JP4331026B2 - フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路 - Google Patents

フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路 Download PDF

Info

Publication number
JP4331026B2
JP4331026B2 JP2004076908A JP2004076908A JP4331026B2 JP 4331026 B2 JP4331026 B2 JP 4331026B2 JP 2004076908 A JP2004076908 A JP 2004076908A JP 2004076908 A JP2004076908 A JP 2004076908A JP 4331026 B2 JP4331026 B2 JP 4331026B2
Authority
JP
Japan
Prior art keywords
flicker noise
noise detection
average luminance
product
integration time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004076908A
Other languages
English (en)
Other versions
JP2005269097A (ja
Inventor
博 大工
朝生 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004076908A priority Critical patent/JP4331026B2/ja
Priority to US10/943,933 priority patent/US7489347B2/en
Publication of JP2005269097A publication Critical patent/JP2005269097A/ja
Application granted granted Critical
Publication of JP4331026B2 publication Critical patent/JP4331026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • H04N23/745Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • H04N23/76Circuitry for compensating brightness variation in the scene by influencing the image signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • H04N17/002Diagnosis, testing or measuring for television systems or their details for television cameras

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Devices (AREA)

Description

この発明は、蛍光灯が使用された室内で、デジタルスチルカメラあるいはデジタルビデオカメラ等で撮影する際に発生するフリッカノイズの検出方法に関するものである。
照明器具として蛍光灯が使用された室内において、デジタルスチルカメラあるいはデジタルビデオカメラ等で撮影すると、イメージセンサを構成する光電変換素子の露光時間と、蛍光灯の発光周波数との関係に基づいて、撮影された画像にフリッカノイズが発生する。また、日本国内では、地域によって交流電源周波数が異なり、この交流電源周波数の相違に基づく蛍光灯の発光周波数の相違により、フリッカノイズの発生状況も異なる。このような状況において、フリッカノイズを検出し、かつ低減する動作を確実にかつ迅速に行うことが必要となっている。
日本国内において、交流電源周波数が50Hzの地域では、蛍光灯の発行周波数は100Hzとなり、交流電源周波数が60Hzの地域では、蛍光灯の発行周波数は120Hzとなる。また、デジタルスチルカメラあるいはデジタルビデオカメラ等に搭載されるAGC回路では、高輝度から低輝度まで広範囲な輝度の撮像対象に対応するため、撮像対象の輝度に合わせてフレームレートを動的に調整することが行われている。
XYアドレス型のCMOSイメージセンサでは、多数の水平選択線にそれぞれ多数の光電変換素子が接続され、先頭の水平選択線から末尾の水平選択線までの垂直走査期間及び垂直ブランキング期間の合計が1フレームの周期となる。
例えば、フレームレートが30fpsで動作していると、1フレームあたり1/30secの周期であり、その周期の範囲で各水平選択線にリセット信号と読み出し信号とが入力され、そのリセット信号の入力から読み出し信号の入力までの時間が、各光電変換素子の露光時間(積分時間)となる。
1フレームの周期が1/30secであって、蛍光灯の発光周期が1/120secであると、蛍光灯の発光周期の整数倍(4倍)が1フレームの周期となる。従って、各水平選択線に接続される光電変換素子の積分動作の開始及び終了のタイミングは、nフレーム目と次のn+1フレーム目とで同一となる。このため、撮像画面において、各水平選択線に対応する各水平ラインの輝度は、各フレームで一定となる。
また、同一フレーム内で異なる水平選択線の積分動作の開始及び終了のタイミングは、蛍光灯の発光周期に対しすべて同一とはならず、撮像画面においては4周期の明暗の横縞が表示される。この現象が、発光周期1/120secの蛍光灯の下で撮像した画像に表れるフリッカノイズである。
一方、1フレームの周期が1/30secであって、蛍光灯の発光周期が1/100secであると、蛍光灯の発光周期の整数倍が1フレームの周期とならず、1フレームあたり3.3周期となる。従って、各水平選択線に接続される光電変換素子の積分動作の開始及び終了のタイミングは、nフレーム目と次のn+1フレーム目とで同一とならず、撮像画面において、各水平選択線に対応する各水平ラインの輝度は、各フレームで一定とならない。
また、同一フレーム内で異なる水平選択線の積分動作の開始及び終了のタイミングは、蛍光灯の発光周期に対しすべて同一とはならず、撮像画面においては3.3周期の明暗の横縞が上方向あるいは下方向に移動するように表示される。この現象が、発光周期1/100secの蛍光灯の下で撮像した画像に表れるフリッカノイズである。このようなフリッカノイズの発生動作については、特許文献1に記載されている。
発光周期1/120secの蛍光灯の下で上記のようなフリッカノイズの発生を防止するには、1フレームの周期である1/30secの範囲内で、各光電変換素子の積分時間を1/120secの整数倍、すなわち1/120sec、2/120sec、3/120sec、4/120secのいずれかとすればよい。
しかし、発光周期1/120secと同1/100secの双方で、フリッカノイズの発生を防止し得る積分時間は、1/30secのフレーム周期内では存在しない。
そこで、撮像された画像の輝度を調整するAGC(Auto Gain Control)回路に、蛍光灯の発光周期を判別し、その発光周期に応じて、各光電変換素子の積分時間を調整可能とする構成を備えた撮像装置が提案されている。
図5は、フリッカノイズキャンセル機能を備えたAGC回路の一例を示す。平均輝度算出回路1は、イメージセンサブロックから出力される輝度データBDに基づいて、1フレーム毎の平均輝度Yaveを算出し、輝度比算出回路2に出力する。輝度比算出回路2は、あらかじめ設定されている目標輝度Ysetと平均輝度Yaveとの比を算出して、トータルゲイン計算回路3に出力する。
トータルゲイン計算回路3は、前フレームのトータルゲインを保持しており、輝度比算出回路2の出力信号と前フレームのトータルゲインとに基づいて、現フレームのトータルゲインを算出し、デコーダ回路4に出力する。
デコーダ回路4は、入力されたトータルゲインに基づいてイメージセンサブロック内のアンプの利得を調整する利得調整信号A1と、各光電変換素子の積分時間を調整する積分時間調整信号A2を出力する。
フリッカノイズ検出回路5は、蛍光灯の発光周期が1/100secであるか1/120secであるか、すなわち交流電源周波数が50Hzであるか60Hzであるかを検出し、その検出信号FCをデコーダ回路4に出力する。そして、デコーダ回路4は検出信号FCに基づいて、発光周期が1/100secでフリッカノイズの発生を防止し得る積分時間あるいは発光周期が1/120secでフリッカノイズの発生を防止し得る積分時間のいずれかを選択する積分時間調整信号A2を出力する。
フリッカノイズ検出回路5の概要を図6に従って説明する。平均輝度算出回路6には、イメージセンサブロックから出力される輝度データBDが入力される。平均輝度算出回路6は、図9に示すように、輝度データBDに基づいて、あらかじめ設定されている2箇所の平均輝度算出領域7a,7bの平均輝度をフレーム毎にそれぞれ算出する。
平均輝度算出領域7a,7bは、撮像された画像上において、あらかじめ設定された所定の水平ラインの本数Dを隔てた2本の水平ラインであり、その本数Dは、蛍光灯の発光周波数AHz、水平選択線の総数V本、フレームレートBfps、としたとき、
D=V×(1/2−(A/Bの剰余)/(A/B)
で表される。
このような本数Dの水平ラインを隔てた平均輝度算出領域7a,7bは、特許文献1に記載されるように、1フレーム内の水平ラインの中から、最大輝度と最小輝度の水平ラインが選択される。
例えば、上記のように発光周期1/100sec、フレームレートが30fpsであると、平均輝度算出領域7a,7b間の水平ラインの本数Dは、水平選択線の総数V本の1/20となる。
平均輝度算出回路6で算出された各平均輝度算出領域7a,7bの平均輝度Ynは、積和演算回路8に出力され、積和演算回路8は15,5フレーム分の平均輝度Ynに基づいて積和演算を行い、その積和演算値Yfを比較回路9に出力する。
比較回路9は、入力された積和演算値Yfと、あらかじめ設定されたしきい値とを比較する。例えばデコーダ回路4から出力される積分時間調整信号A2に基づいて、1/120secの発光周期においてフリッカノイズの発生を防止し得る積分時間が選択されている状態で、1/100secの発光周期の下で撮像された輝度データBDが入力されたとき、積和演算値Yfはしきい値より大きくなる。また、1/120secの発光周期においてフリッカノイズの発生を防止し得る積分時間が選択されている状態で、1/120secの発光周期の下で撮像された輝度データBDが入力されたとき、積和演算値Yfはしきい値より小さくなる。
従って、比較回路9では積和演算値Yfとしきい値との比較に基づいて、1/120secの発光周期の下で撮像されているか、1/100secの発光周期の下で撮像されているかが検出され、その検出信号FCがデコード回路4に出力される。
図7は、積和演算回路8の具体的構成を示す。15.5フレーム分の各平均輝度算出領域7a,7bの平均輝度Ynは直列に接続された31段のシフトレジスタ10の先頭のシフトレジスタに順次入力され、入力された平均輝度Ynは後段のシフトレジスタに順次転送される。
そして、15.5フレーム分の平均輝度Y0〜Y30が各シフトレジスタ10に格納されると、積和演算が開始される。すなわち、各シフトレジスタ10に格納された平均輝度Y0〜Y31が、31個の乗算器11であらかじめ設定されている係数cos0〜cos30にそれぞれ乗算される。また、各シフトレジスタ10に格納された平均輝度Y0〜Y31が、31個の乗算器12であらかじめ設定されている係数sin0〜sin30にそれぞれ乗算される。
そして、各乗算器11の出力信号が加算器13に出力され、各乗算器12の出力信号が加算器14に出力される。加算器13,14は、各乗算器11,12の出力信号を加算し、かつ絶対値を算出し、その算出結果を加算器15に出力する。加算器15では、加算器13,14の出力信号を加算して、積和演算値Yfとして比較回路9に出力する。
前記積和演算回路8で使用する係数cos0〜cos30,sin0〜sin30は、図8に示すように、cos波16及びsin波17をπ/3刻みでプロットしたときの値であり、係数cos0〜cos30の総和及び係数sin0〜sin30の総和は、0となるように決められている。
このような構成により、1/120secの発光周期においてフリッカノイズの発生を防止し得る積分時間が選択されている状態で、1/120secの発光周期の下で撮像している場合には、積和演算値Yfは0に近い値となる。
一方、1/100secの発光周期の下で撮像している場合には、1/120secの発光周期においてフリッカノイズの発生を防止し得る積分時間が選択されていると、フリッカノイズが発生するため、積和演算値Yfの値は大きくなる。
従って、上記のようなフリッカノイズ検出回路5を備えたAGC回路では、フリッカノイズ検出回路5の動作により、1/120secの発光周期の蛍光灯の下での撮像か、あるいは1/100secの発光周期の蛍光灯の下での撮像かが検出される。そして、1/100secの発光周期の蛍光灯の下での撮像では、フリッカノイズ検出回路5から出力される検出信号FCに基づいて、デコード回路4でフリッカノイズを発生させない積分時間が選択されて、積分時間調整信号として出力される。
特開2002−330350号公報
ところが、上記のようなフリッカノイズ検出回路5では、積和演算回路8で15.5フレーム分の平均輝度算出領域7a,7bの平均輝度Y0〜Y30を蓄積した後に積和演算を行う必要があるため、フリッカノイズの検出信号FCを得るまでに時間を要するという問題点がある。特に、フレームレートが30fpsから15fps、7.5fpsというように、小さくなるにつれて、検出信号FCを得るために要する時間が増大する。
また、図10に示すように、上記のようなフリッカノイズの検出動作時に、デコード回路4から出力される積分時間調整信号A2に基づいて選択される積分時間は、最大積分時間Max(1フレームの周期)×1、Max×0.75、Max×0.5、Max×0.25というステップで変化する。すると、フレームレートが15fps、7.5fps、3.75fps等に小さくなると、Max×0.75の積分時間となったとき、発光周期1/120sec及び100secのいずれにおいてもフリッカノイズが発生しない積分時間であるm/20secが存在する。
すなわち、フレームレート15fps、7.5fps、3.75fpsにおける1フレームの周期は2n/30secであるため、Max×1は、次式で表される。
Figure 0004331026
また、Max×0.75は、次式で表される。
Figure 0004331026
また、Max×0.5は、次式で表される。
Figure 0004331026
また、Max×0.25は、次式で表される。
Figure 0004331026
このように、Max×0.75のとき、m/20secとなり、平均輝度算出領域7a,7b間の水平ラインの本数Dが水平選択線の総数V本の1/20であることにより、フリッカノイズを検出できなくなる。
従って、フリッカノイズを検出できない積分時間が存在するため、フリッカノイズ検出回路から誤った検出信号が出力されるという問題点がある。
この発明の目的は、フリッカノイズの検出時間を短縮し得るフリッカノイズ検出方法を提供することにある。また、フリッカノイズの検出時間を短縮し、かつフリッカノイズを確実に検出し得るフリッカノイズ検出方法及びフリッカノイズ検出装置を提供することにある。
上記目的を達成する本発明のフリッカノイズ検出方法では、1フレームで撮像される撮像画面を構成する多数の水平ラインのうち、所定数の間隔を隔てて位置する2本の水平ラインを平均輝度算出領域として設定し、複数フレームの前記平均輝度算出領域の平均輝度をそれぞれ算出し、前記平均輝度に積和演算係数を乗算し、その乗算結果を加算した加算値に基づいてフリッカノイズの検出信号を生成する。そして、前記積和演算係数は、1周期分のsin波及びcos波をπ/3刻みでプロットした値とした。
また、上記目的を達成する本発明のフリッカノイズ検出方法では、前記平均輝度算出領域の間隔を、1フレームの水平ラインの総数の1/2、1/5、1/8、1/20、1/80以外とした。
また、上記目的を達成する本発明のフリッカノイズ検出方法では、前記積和演算係数を、1周期分のsin波及びcos波をπ/3刻みでプロットした値とした。
また、上記目的を達成する本発明のフリッカノイズ検出方法では、フリッカノイズの検出動作時に、前記水平ラインの積分時間を最大積分時間×0.75以外の時間とする。
上記目的を達成する本発明のフリッカノイズ検出装置では、1フレーム毎の輝度データの入力に基づいて、あらかじめ設定された平均輝度算出領域の平均輝度を算出する平均輝度算出回路と、複数の前記平均輝度とあらかじめ設定された積和演算係数とに基づいて積和演算値を算出する積和演算回路と、前記積和演算値とあらかじめ設定されたしきい値との比較に基づいて検出信号を生成する比較回路とを備え、前記積和演算係数は、1、2又は3周期分のsin波及びcos波をπ/3刻みでプロットした値とした。
本発明によれば、フリッカノイズの検出時間を短縮し得るフリッカノイズ検出方法を提供することができる。また、フリッカノイズの検出時間を短縮し、かつフリッカノイズを確実に検出し得るフリッカノイズ検出方法及びフリッカノイズ検出装置を提供することができる。
以下、この発明を具体化した一実施の形態を図面に従って説明する。この実施の形態は、図5に示すAGC回路において、フリッカノイズの検出動作時に、デコード回路4から出力される積分時間調整信号A2に基づく積分時間の選択ステップと、フリッカノイズ検出回路5を構成する積和演算回路8の構成を変更したものである。図5に示すAGC回路及び図6に示すフリッカノイズ検出回路5について、従来例と本実施の形態とでは、積和演算回路及びデコード回路を除いて同様に動作するので、積和演算回路を除いて同一符号を使用して説明する。
図1は、この実施の形態の積和演算回路8aを示す。この積和演算回路8aは、シフトレジスタ21及び乗算器22,23がそれぞれ6段で構成されている点を除いて、図7に示す従来の積和演算回路8と同様である。
図2は、この実施の形態の平均輝度算出領域24a,24bを示す。平均輝度算出領域24a,24bは、撮像された画像上においてあらかじめ設定された2本の水平ラインであり、その間隔Dは、水平ラインの総数をV本としたとき、V/40本とする。
前記積和演算回路8aでは、3フレーム分の各平均輝度算出領域24a,24bの平均輝度Ynがは直列に接続された6段のシフトレジスタ21の先頭のシフトレジスタ21に順次入力され、入力された平均輝度Ynは後段のシフトレジスタ21に順次転送される。
そして、3フレーム分の平均輝度Y0〜Y5が各シフトレジスタ21に格納されると、積和演算が開始される。すなわち、各シフトレジスタ21に格納された平均輝度Y0〜Y5が、乗算器22であらかじめ設定されている係数cos0〜cos5にそれぞれ乗算される。また、各シフトレジスタ21に格納された平均輝度Y0〜Y6が、乗算器23であらかじめ設定されている係数sin0〜sin5にそれぞれ乗算される。
そして、各乗算器22の出力信号が加算器25に出力され、各乗算器23の出力信号が加算器26に出力される。加算器25,26は、各乗算器22,23の出力信号を加算し、かつ絶対値を算出し、その算出結果を加算器27に出力する。加算器27では、加算器25,26の出力信号を加算して、その加算値を積和演算値Yfとして図6に示す比較回路9に出力する。
前記積和演算回路8aで使用する係数cos0〜cos5,sin0〜sin5は、図3に示すように、cos波28及びsin波29をπ/3刻みでプロットしたときの値であり、係数cos0〜cos5の総和及び係数sin0〜sin5の総和は、0となるように決められている。なお、係数cos0〜cos5,sin0〜sin5はcos波28及びsin波29の1周期をπ/3刻みでプロットすることにより得られるが、図3では3周期のcos波28及びsin波29を示す。
このように構成された積和演算回路8aの動作を検証するためのシミュレーション結果を以下に示す。
図11〜図16は、演算係数cos0〜cos5,sin0〜sin5の刻みと検出結果との関係を、平均輝度算出領域24a,24bの間隔Dに基づいて算出したものである。図11は、間隔Dを水平ラインの総数Vの1/6としたとき、フレームレート30fps、15fps、7.5fps、3.75fps、1.875fpsとした場合の演算係数cos0〜cos5,sin0〜sin5の刻みと検出結果との関係を示す。
図12は同様に間隔Dを1/10としたとき、図13は1/40としたとき、図14は間隔Dを1/50としたとき、図15は間隔Dを1/110としたとき、図16は間隔Dを1/200としたとき、演算係数cos0〜cos5,sin0〜sin5の刻みと検出結果との関係を示す。
図11〜図16では、検出結果が0以上となったとき、フリッカノイズを検出可能となることを示す。従って、演算係数cos0〜cos5,sin0〜sin5の刻みをπ/3としたとき、いずれの間隔D及びいずれのフレームレートにおいても、フリッカノイズを検出可能である。
図17〜図22は、平均輝度算出領域24a,24bの間隔Dと検出結果との関係を、演算係数cos0〜cos5,sin0〜sin5の刻みに基づいて算出したものである。図17は、演算係数の刻みをπ/2としたとき、フレームレート30fps、15fps、7.5fps、3.75fps、1.875fpsとした場合の平均輝度算出領域24a,24bの間隔Dと検出結果との関係を示す。
図18は、同様に演算係数の刻みをπ/3としたとき、図19は、π/5としたとき、図20はπ/6としたとき、図21はπ/10としたとき、図22はπ/15としたとき平均輝度算出領域24a,24bの間隔Dと検出結果との関係を示す。
図17〜図22では、検出結果が0以上となったとき、フリッカノイズを検出可能となることを示す。従って、間隔Dを水平ラインの総数Vの1/2、1/5、1/8、1/20、1/80以外とすれば、いずれのフレームレートにおいても、フリッカノイズを検出可能である。
上記のようなシミュレーション結果に基づいて、積和演算回路8aの演算係数cos0〜cos5,sin0〜sin5は、cos波28及びsin波29の1周期をπ/3刻みでプロットした値とする。また、平均輝度算出領域24a,24bの間隔Dを水平ラインの総数Vの1/2、1/5、1/8、1/20、1/80以外とすれば、フリッカノイズを検出することができる。
図4は、上記のようなフリッカノイズの検出動作時におけるデコード回路4の動作を示す。デコード回路4から出力される積分時間調整信号A2に基づいて選択される積分時間は、最大積分時間Max(1フレームの周期)×1、Max×0.5、Max×0.25というステップで変化するようにする。
すなわち、Max×0.75の積分時間となったとき、発光周期1/120sec及び1/100secのいずれにおいてもフリッカノイズが発生しない積分時間であるm/20secが存在するため、このステップを削除する。従って、フリッカノイズを確実に検出可能となる。
上記のように構成されたフリッカノイズ検出回路を備えたAGC回路では、次に示す作用効果を得ることができる。
(1)積和演算回路8aで3フレーム分の平均輝度算出領域24a,24bの平均輝度Y0〜Y5を蓄積すれば、積和演算値Yfを算出することができるため、フリッカノイズの検出信号FCを得るまでの時間を短縮することができる。
(2)積和演算回路8aの演算係数cos0〜cos5,sin0〜sin5は、cos波28及びsin波29の1周期をπ/3刻みでプロットした値とする。また、平均輝度算出領域24a,24bの間隔Dを水平ラインの総数Vの1/2、1/5、1/8、1/20、1/80以外とすることにより、30/2nのフレームレートにおいてフリッカノイズを確実に検出することができる。
(3)フリッカノイズの検出動作時に、デコード回路4から出力される積分時間調整信号A2に基づいて選択される積分時間は、最大積分時間Max(1フレームの周期)×1、Max×0.5、Max×0.25というステップで変化するようにしたので、フリッカノイズが発生しない積分時間であるm/20secを削除することができる。従って、フリッカノイズを確実に検出可能となる。
(4)検出信号FCに基づいて、発光周期1/100secの蛍光灯の下での撮像動作であることが判別されると、デコード回路4で発光周期1/100secに対応する積分時間を選択することができる。従って、撮像画面上におけるフリッカノイズの発生を防止することができる。
上記実施の形態は、次に示すように変更することも可能である。
・積和演算回路8aは、演算係数を増加させることにより、フリッカノイズの検出精度を向上させることができる。従って、演算係数はcos波28及びsin波29の2周期分あるいは3周期分をπ/3刻みでプロットした値としてもよい。この場合には、シフトレジスタ及び乗算器の段数が増加することになるが、前記従来例に対して積和演算値Yfの算出速度を向上させることができる。
一実施の形態の積和演算回路を示すブロック図である。 平均輝度算出領域を示す説明図である。 積和演算係数を示す説明図である。 フリッカノイズ検出動作時にデコーダ回路で選択する積分時間を示す説明図である。 AGC回路を示すブロック図である。 フリッカノイズ検出回路を示すブロック図である。 従来の積和演算回路を示すブロック図である。 従来の積和演算係数を示す説明図である。 従来の平均輝度算出領域を示す説明図である。 従来のフリッカノイズ検出動作時にデコーダ回路で選択する積分時間を示す説明図である。 演算係数の刻みと検出結果との関係のシミュレーション結果を示す説明図である。 演算係数の刻みと検出結果との関係のシミュレーション結果を示す説明図である。 演算係数の刻みと検出結果との関係のシミュレーション結果を示す説明図である。 演算係数の刻みと検出結果との関係のシミュレーション結果を示す説明図である。 演算係数の刻みと検出結果との関係のシミュレーション結果を示す説明図である。 演算係数の刻みと検出結果との関係のシミュレーション結果を示す説明図である。 平均輝度算出領域の間隔と検出結果との関係のシミュレーション結果を示す説明図である。 平均輝度算出領域の間隔と検出結果との関係のシミュレーション結果を示す説明図である。 平均輝度算出領域の間隔と検出結果との関係のシミュレーション結果を示す説明図である。 平均輝度算出領域の間隔と検出結果との関係のシミュレーション結果を示す説明図である。 平均輝度算出領域の間隔と検出結果との関係のシミュレーション結果を示す説明図である。 平均輝度算出領域の間隔と検出結果との関係のシミュレーション結果を示す説明図である。
符号の説明
Vin1,Vin2 相補入力信号
VDD,Vss 電源
Tr1,Tr2 第一の差動対
Tr3,Tr4 第二の差動対
Vout1,Vout2 出力電圧
Tr5〜Tr10 電流合成部Tr31,Tr32,11a
Tr31,Tr32,11a 出力電流相殺回路

Claims (10)

  1. 1フレームで撮像される撮像画面を構成する多数の水平ラインのうち、所定数の間隔を隔てて位置する2本の水平ラインを平均輝度算出領域として設定し、複数フレームの前記平均輝度算出領域の平均輝度をそれぞれ算出し、前記平均輝度に積和演算係数を乗算し、その乗算結果を加算した加算値に基づいてフリッカノイズの検出信号を生成するフリッカノイズ検出方法であって、
    前記積和演算係数は、1周期分のsin波及びcos波をπ/3刻みでプロットした値としたことを特徴とするフリッカノイズ検出方法。
  2. 前記平均輝度算出領域の間隔は、1フレームの水平ラインの総数の1/2、1/5、1/8、1/20、1/80以外としたことを特徴とする請求項1記載のフリッカノイズ検出方法。
  3. 前記積和演算係数は、3周期分のsin波及びcos波をπ/3刻みでプロットした値としたことを特徴とする請求項1又は2記載のフリッカノイズ検出方法。
  4. フリッカノイズの検出動作時に、前記水平ラインの積分時間を最大積分時間×0.75以外の時間とすることを特徴とする請求項1乃至3のいずれかに記載のフリッカノイズ検出方法。
  5. 請求項1乃至4のいずれかに記載のフリッカノイズ検出方法により、発光周期1/120secの蛍光灯に対応する前記水平ラインの積分時間でフリッカノイズが検出された場合には、前記水平ラインの積分時間を、発光周期1/120secの蛍光灯に対応する積分時間から、発光周期1/100secの蛍光灯に対応する積分時間に調整することを特徴とするフリッカノイズ低減方法。
  6. 1フレーム毎の輝度データの入力に基づいて、あらかじめ設定された平均輝度算出領域の平均輝度を算出する平均輝度算出回路と、
    複数の前記平均輝度とあらかじめ設定された積和演算係数とに基づいて積和演算値を算出する積和演算回路と、
    前記積和演算値とあらかじめ設定されたしきい値との比較に基づいて検出信号を生成する比較回路と
    を備えたフリッカノイズ検出回路であって、
    前記積和演算係数は、1、2又は3周期分のsin波及びcos波をπ/3刻みでプロットした値としたことを特徴とするフリッカノイズ検出回路。
  7. 前記積和演算回路は、
    複数の前記平均輝度を格納可能としたシフトレジスタと、
    前記シフトレジスタに格納された平均輝度と、あらかじめ設定された積和演算係数とを乗算する乗算器と、
    前記乗算器の出力信号を加算して前記積和演算値を生成する加算器と
    を備えたことを特徴とする請求項6記載のフリッカノイズ検出回路。
  8. 前記平均輝度算出回路は、平均輝度算出領域の間隔を、1フレームの水平ラインの総数の1/2、1/5、1/8、1/20、1/80以外として平均輝度を算出することを特徴とする請求項6記載のフリッカノイズ検出回路。
  9. 前記平均輝度算出回路には、水平ラインの積分時間を最大積分時間×0.75以外の時間とした輝度データを入力したことを特徴とする請求項6記載のフリッカノイズ検出回路。
  10. 発光周期1/120secの蛍光灯に対応する水平ラインの積分時間でフリッカノイズ検出信号が前記比較回路から出力された場合には、該フリッカノイズ検出信号に基づいて、前記水平ラインの積分時間を、発光周期1/120secの蛍光灯に対応する積分時間から、発光周期1/100secの蛍光灯に対応する積分時間に調整するデコード回路を備えたことを特徴とする請求項6記載のフリッカノイズ検出回路。
JP2004076908A 2004-03-17 2004-03-17 フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路 Expired - Fee Related JP4331026B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004076908A JP4331026B2 (ja) 2004-03-17 2004-03-17 フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路
US10/943,933 US7489347B2 (en) 2004-03-17 2004-09-20 Method and circuit for detecting flicker noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004076908A JP4331026B2 (ja) 2004-03-17 2004-03-17 フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路

Publications (2)

Publication Number Publication Date
JP2005269097A JP2005269097A (ja) 2005-09-29
JP4331026B2 true JP4331026B2 (ja) 2009-09-16

Family

ID=34985797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076908A Expired - Fee Related JP4331026B2 (ja) 2004-03-17 2004-03-17 フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路

Country Status (2)

Country Link
US (1) US7489347B2 (ja)
JP (1) JP4331026B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370979B2 (ja) * 2000-09-08 2003-01-27 三菱電機株式会社 撮像装置および自動レベル調整方法
JP4329617B2 (ja) * 2004-05-19 2009-09-09 ソニー株式会社 撮像装置および撮像方法
KR100640063B1 (ko) * 2005-02-18 2006-10-31 삼성전자주식회사 외부조도를 고려한 영상향상방법 및 장치
KR100639111B1 (ko) * 2005-03-14 2006-10-30 주식회사 코아로직 이미지 센서의 노출 조절 장치 및 그의 조절 방법
JP4207923B2 (ja) * 2005-04-19 2009-01-14 ソニー株式会社 フリッカ補正方法、フリッカ補正装置及び撮像装置
CN100440022C (zh) * 2005-09-23 2008-12-03 北京中星微电子有限公司 行曝光模式下闪烁的判断和消除方法
US7590303B2 (en) * 2005-09-29 2009-09-15 Samsung Electronics Co., Ltd. Image enhancement method using local illumination correction
JP4353223B2 (ja) * 2006-09-07 2009-10-28 ソニー株式会社 画像データ処理装置、画像データ処理方法および撮像システム
JP5159235B2 (ja) * 2007-10-02 2013-03-06 キヤノン株式会社 撮像装置及びその制御方法
TWI469632B (zh) * 2011-11-09 2015-01-11 Silicon Motion Inc 抗閃爍攝錄裝置與攝錄方法
CN104994309B (zh) * 2015-07-07 2017-09-19 广东欧珀移动通信有限公司 一种消除相机光斑的方法及***
US10587818B2 (en) * 2016-08-02 2020-03-10 Magna Electronics Inc. Vehicle vision system with enhanced camera brightness control
US10338746B1 (en) * 2018-01-18 2019-07-02 Stmicroelectronics Asia Pacific Pte Ltd Mutual capacitance sensing using magnitude noise sensing with sine and cosine multipliers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892172B2 (ja) * 1998-07-24 2007-03-14 松下電器産業株式会社 固体撮像装置
JP2000165752A (ja) 1998-11-30 2000-06-16 Toshiba Corp 固体撮像装置の信号処理方法及び固体撮像装置
JP3375557B2 (ja) * 1999-01-29 2003-02-10 松下電器産業株式会社 映像信号処理装置
EP1091571B1 (en) * 1999-10-08 2012-05-30 Panasonic Corporation Apparatus and methods for detection and compensation of illumination flicker, detection and measurement of AC line frequency
JP4416959B2 (ja) 2001-04-26 2010-02-17 富士通マイクロエレクトロニクス株式会社 Xyアドレス型固体撮像装置のフリッカノイズ低減方法
JP2004088720A (ja) * 2002-06-26 2004-03-18 Yokogawa Electric Corp カメラシステム
JP2004112739A (ja) * 2002-07-25 2004-04-08 Fujitsu Ltd 固体イメージセンサ
US7397503B2 (en) * 2003-07-28 2008-07-08 Micron Technology, Inc. Systems and methods for reducing artifacts caused by illuminant flicker

Also Published As

Publication number Publication date
US20050206745A1 (en) 2005-09-22
JP2005269097A (ja) 2005-09-29
US7489347B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
JP4364903B2 (ja) 自動利得制御回路
JP4904749B2 (ja) フリッカ低減方法、フリッカ低減回路及び撮像装置
JP4331026B2 (ja) フリッカノイズ検出方法、フリッカノイズ低減方法及びフリッカノイズ検出回路
JP5136664B2 (ja) 画像処理装置、及びプログラム
JP3730419B2 (ja) 映像信号処理装置
JP3892172B2 (ja) 固体撮像装置
WO2017090300A1 (ja) 画像処理装置、および画像処理方法、ならびにプログラム
WO2007129533A1 (ja) 撮像装置
JP2007104107A (ja) 半導体集積装置及びイメージセンサの黒レベル補正方法
JP2009164774A (ja) 画像処理装置、画像処理方法、プログラム及び記憶媒体
US20100231749A1 (en) Image signal processing device having a dynamic range expansion function and image signal processing method
JP2000224468A (ja) 映像信号処理装置
JP2009081684A (ja) フリッカ低減装置
US20200221028A1 (en) Image processing apparatus and image processing method
JP2010251980A (ja) 画像データ処理装置および撮像装置
JP2009124638A (ja) 画像信号処理回路
WO2012147337A1 (ja) フリッカ検出装置、フリッカ検出方法およびフリッカ検出プログラム
JP2006140787A (ja) 撮像装置
JP5188312B2 (ja) 映像信号処理装置および映像信号処理方法
JP2009213032A (ja) ワイド・ダイナミック・レンジ画像生成処理装置
JP2007274356A (ja) 固体撮像素子の駆動装置及びその駆動方法
WO2017217239A1 (ja) 画像処理装置、画像処理方法、およびプログラム
JP2015192393A (ja) 映像信号処理装置、映像信号処理方法およびプログラム
TW200806049A (en) Method and apparatus for improving transient characteristic of chrominance signal
WO2017122394A1 (ja) 撮像制御装置、および撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140626

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees