JP4327104B2 - Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ - Google Patents

Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ Download PDF

Info

Publication number
JP4327104B2
JP4327104B2 JP2005012509A JP2005012509A JP4327104B2 JP 4327104 B2 JP4327104 B2 JP 4327104B2 JP 2005012509 A JP2005012509 A JP 2005012509A JP 2005012509 A JP2005012509 A JP 2005012509A JP 4327104 B2 JP4327104 B2 JP 4327104B2
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
layer
mos field
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005012509A
Other languages
English (en)
Other versions
JP2006202951A (ja
Inventor
昌司 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005012509A priority Critical patent/JP4327104B2/ja
Priority to US11/117,668 priority patent/US20060172477A1/en
Publication of JP2006202951A publication Critical patent/JP2006202951A/ja
Priority to US12/423,496 priority patent/US20090221122A1/en
Application granted granted Critical
Publication of JP4327104B2 publication Critical patent/JP4327104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、格子定数の異なる２種類の半導体層が積層してなるヘテロ接合構造の一方の半導体層に歪みが印加されるＭＯＳ（Ｍｅｔａｌ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジスタの製造方法及びＭＯＳ型電界効果トランジスタに関する。
従来、ＭＯＳ型電界効果トランジスタは、構造の微細化を進めることにより性能の向上が図られてきた。ところが、近年、情報処理やデータ通信の高速化、低消費電力化のために、低リーク電流で高速動作のできる、より性能の向上したＭＯＳ型電界効果トランジスタが求められるようになってきた。これに対し、従来からのスケーリング則に従ったＭＯＳ型電界効果トランジスタの微細化は、限界に近づきつつあった。
そこで、高速化の方法の一つとして、歪みをチャネルに導入することで、チャネル材料の物性を変えて移動度を向上させる技術が開示されている。
例えば、特許文献１、２では、緩和シリコンゲウマニウム（ＳｉＧｅ）層上にシリコン（Ｓｉ）を積層し、大きな歪みを加えることで、電子移動度を大きく向上させｎＭＯＳ型電界効果トランジスタの特性を大きく向上させている。
また、特許文献３では、同一Ｓｉ基板上に、圧縮歪み状態の第１のＳｉＧｅ層の一部に形成されたｐＭＯＳＦＥＴと、第２のＳｉＧｅ層上の引っ張り歪み状態のＳｉ層に形成されたｎＭＯＳＦＥＴとを作製し、高速・高性能な集積化トランジスタを実現している。
特開平９−３２１３０７号公報 特開２００１−３３２７４５号公報 特開平１０−９２９４７号公報
しかしながら、電子又は正孔の移動度を向上し、駆動電流を大幅に増大させるためには、緩和ＳｉＧｅ層のＧｅ組成を、例えば３０％以上と大きくする必要がある。そうすると、同時に転位密度も増加し、リーク電流が増加し、素子の消費電力が大きくなってしまう。一方、Ｇｅ組成を低くすると、転位密度は減少し、リーク電流は小さくなるが、Ｓｉチャネル層の歪み量は小さくなり、移動度の向上は小さくなるという問題があった。
上記問題点に鑑み、本発明は、緩和ＳｉＧｅ層のＧｅ組成を増大させることなく、歪みＳｉチャネルに、横方向に、従来構造よりも大きな引張り歪みを与えることにより、ｎＭＯＳ、ｐＭＯＳの電子、正孔の移動度を大きく向上させることができ、高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
また、このＭＯＳ型電界効果トランジスタの製造方法により、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＭＯＳ型電界効果トランジスタを提供することを課題とする。
上記課題を解決するために、本発明は以下のことを特徴とする。
１．本発明のＭＯＳ型電界効果トランジスタの製造方法は、シリコンとは異なる格子定数を有する化合物層上に、ＭＯＳ型電界効果トランジスタのチャネル領域となるシリコン層を形成する工程と、前記シリコン層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記ゲート電極及び前記サイドウォールをマスクとして、前記シリコン層及び前記化合物層をエッチングし、前記シリコン層及び前記化合物層に溝を形成する工程と、前記溝内に、前記化合物層の側壁に格子整合するように、シリコン膜を形成する工程と、前記シリコン膜に不純物注入を行いソース・ドレイン領域を形成する工程とを有し、前記化合物層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の内側に延びていることを特徴とする。
２．本発明のＭＯＳ型電界効果トランジスタの製造方法は、前記化合物層が、緩和シリコンゲルマニウム層からなることを特徴とする。
３．本発明のＭＯＳ型電界効果トランジスタは、シリコンとは異なる格子定数を有する化合物層と、前記化合物層上に形成され、ＭＯＳ型電界効果トランジスタのチャネル領域であるシリコン層と、前記シリコン層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁を覆うサイドウォールと、前記ゲート電極の両側に位置する前記シリコン層及び前記化合物層に形成された溝と、前記溝内に形成され、前記化合物層の側壁に格子整合するシリコン膜と、前記シリコン膜内に形成されたソース・ドレイン領域とを有し、前記化合物層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の内側に延びていることを特徴とする。
４．本発明のＭＯＳ型電界効果トランジスタは、前記化合物層が、緩和シリコンゲルマニウム層からなることを特徴とする。
本発明のＭＯＳ型電界効果トランジスタの製造方法により、緩和ＳｉＧｅ層のＧｅ組成を増大させることなく、歪みＳｉチャネルに、横方向に、従来構造よりも大きな引張り歪みを与えることにより、ｎＭＯＳ、ｐＭＯＳの電子、正孔の移動度を大きく向上させることができ、高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することができる。
また、このＭＯＳ型電界効果トランジスタの製造方法を用いることにより、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＭＯＳ型電界効果トランジスタを提供することができる。
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の範囲内で、変更・修正をして他の実施形態をなすことは容易であり、以下の説明が特許請求の範囲を限定するものではない。
本発明の実施形態に係るＭＯＳ型電界効果トランジスタの原理を図１から図３を用いて説明する。
図１は、本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。図２は、本発明に係るＭＯＳ型電界効果トランジスタの原理説明図である。図３は、本発明に係るＭＯＳ型電界効果トランジスタの断面構造設計図である。
図１に示すように、格子定数の異なる２種類の半導体層として、数μｍのシリコンゲルマニウム（ＳｉＧｅ）層２にＳｉ層１をヘテロ接合により積層して、エッチングプロセスによりＳｉＧｅ層２の側壁を露出させ、その側壁にＳｉ１をエピタキシャルに埋め込み成長させ、ＳｉＧｅ層２の縦方向の格子定数を小さくすることで、ＳｉＧｅ層２のＧｅ組成を増大させることなく、ＳｉＧｅ層２の横方向の格子定数を大きくできる。
Ｇｅの組成％は、実用的なレベルである２０％程度としている。３０％以上と大きくすると、転位密度が増加してリーク電流が増加し、半導体素子の消費電力が大きくなる。一方、Ｇｅ組成％を小さくすると、転位密度が減少してリーク電流は小さくなるが、Ｓｉチャネル層の歪み量は小さくなり、移動度の向上は小さくなる。
また、図２に示すように、ＳｉＧｅ層２の側壁にＳｉ層１を埋め込むことで、Ｓｉチャネル近傍で、ＳｉＧｅ層２以上に格子定数が大きくなり、ＳｉＧｅ層２の上層のＳｉの歪みを大きくできる。
さらに、図３に示すように、ゲート長方向に対する、即ち、チャネル方向に対して、ＳｉＧｅ層２の幅ＬＳｉＧｅを埋め込みＳｉ層１の幅ＬＳＤより小さくすることで、容易に、ＳｉＧｅ層２の縦方向の格子定数を小さく、横方向の格子定数を大きくすることができる。
以上により、ＳｉＧｅ層２のＧｅ組成を増大させることなく、歪みＳｉチャネルに、横方向に、従来の構造よりも大きな引張り歪みを与えることができ、ｎＭＯＳ、ｐＭＯＳの電子移動度、正孔移動度を大きく向上させることができる。
本発明に係るＭＯＳ型電界効果トランジスタの構造は、チャネル方向に対して、どの位置でＳｉＧｅ層の側壁にＳｉを再成長させるかという点で、次の６種類がある。
図４、図５、図６は、本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。
図４（ａ）は、ＳｉＧｅ／Ｓｉの再成長界面がゲート電極側の側面に自己整合的に形成されている構造を示す図である。エッチングを施して露出したＳｉＧｅ層２の側壁にＳｉ層１を再成長させた再成長界面が、ゲート電極３側の側面に自己整合的に形成されることで、ゲート電極３下のチャネル領域のみに大きな歪みが印加される。さらに、寄生抵抗領域はＳｉより形成されるので、従来のＭＯＳ型、ＣＭＯＳ型電界効果トランジスタの製造工程で用いる不純物導入技術、例えば、イオン打ち込み法を用いて作製できる。
図４（ｂ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極側の側面より内側に形成されている構造を示す図である。ゲート電極３側の側面より内側に形成されることで、チャネル領域に大きな歪みが印加され、ポケット、エクステンションｐｎ接合がＳｉＧｅ／Ｓｉヘテロ接合界面と交わらないように構成でき、高移動度、かつ、低接合リークのＭＯＳ型電界効果トランジスタを作製できる。
図５（ｃ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極のサイドウォールの外壁端部直下に自己整合的に形成されている構造を示す図である。ゲート電極３のサイドウォール１６の外壁端部直下に自己整合的に形成されることで、チャネル領域、及び、寄生抵抗領域に大きな歪みが印加され、高移動度、低寄生抵抗のトランジスタを作製できる。
図５（ｄ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極の側壁直下とサイドウォールの外側端部直下との間に形成される構造を示す図である。ゲート電極３の側壁直下とサイドウォール１６の外壁端部直下との間に形成されることで、ポケット、エクステンションｐｎ接合がＳｉ／ＳｉＧｅヘテロ接合界面と交わらないように構成でき、高移動度、低寄生抵抗、かつ、接合リーク電流が小さいＭＯＳ型電界効果トランジスタを作製できる。
図６（ｅ）は、ＳｉＧｅ／Ｓｉの再成長界面が基板表面から内部に向うにしたがって、ゲート電極の外側に延びている構造を示す図である。再成長界面が基板表面から内部に向かうに従って、再成長界面がゲート電極３の外側へ延びる構造である。この構造では、ポケット、エクステンションｐｎ接合がＳｉ／ＳｉＧｅヘテロ接合界面と交わらないように形成されることで、接合リーク電流が小さいＭＯＳ型電界効果トランジスタを作製できる。
図６（ｆ）は、ＳｉＧｅ／Ｓｉの再成長界面が基板表面から内部に向うにしたがって、ゲート電極の内側に延びている構造を示す図である。再成長界面が基板表面から内部に向かうに従って、再成長界面がゲート電極３の内側へ延びる構造である。この構造では、チャネルＳｉ層直下でＳｉＧｅの横方向の歪みが最大になるように構成され、Ｓｉチャネル層の歪みが大きくなっていて、特に高移動度のＭＯＳ型電界効果トランジスタが作製できる。
以下、実施例により本発明を更に説明するが、本発明はこれに限定されるものではない。
（実施例１）
図７、図８は、実施例１に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図７（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図７（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。図７（ｃ）は、ＣＶＤ法にてＳｉを埋め戻した状態を示す図である。図８（ｄ）は、エクステンション注入を行った後、サイドウォールを形成し、ソース／ドレイン領域に注入を行った状態を示す図である。図８（ｅ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。図８（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図７に示すように、ＳｉＧｅの緩和バッファ２を有する歪みシリコン基板に、素子分離工程終了後、ＳｉＯＮのゲート絶縁膜７及びポリシリコンのゲート電極３を形成する。次に、ゲート電極３をマスクしてソース／ドレイン領域をエッチングし、その後、ＣＶＤ法でＳｉを埋め戻す。以上により、ＳｉＧｅ層２の縦方向の格子定数を小さくすることで、ＳｉＧｅ層２のＧｅ組成を増大させることなく、ＳｉＧｅ層２の横方向の格子定数を大きくでき、歪みＳｉチャネルに、横方向に、従来の構造よりも大きな引張り歪みを与えることができる。
次に、図８に示すように、パンチスルーストップ及びエクステンション１７注入を行った後、サイドウォール１６を形成し、ソース／ドレイン領域に注入を行う。例えば、ｐ型であれば、ボロン（Ｂ）、ｎ型であれば、ヒ素（Ａｓ）、リン（Ｐ）等がある。活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。さらに、その上にコンタクトエッチングストップ膜１０として、例えば引っ張り応力（テンサイルストレス）を持つＳｉＮ膜を形成し、次に、層間絶縁膜１２を形成し、コンタクトホールをあけ、電極を形成する。
以上により、ＳｉＧｅ層２のＧｅ組成を増大することなく、チャネルＳｉに大きな歪みを印加でき、低リーク電流、高移動度及び高駆動電流のＭＯＳ型電界効果トランジスタを作製できる。
（実施例２）
図９、図１０は、実施例２に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図９（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図９（ｂ）は、ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。図９（ｃ）は、ＣＶＤ法にてＳｉを埋め戻した状態を示す図である。図１０（ｄ）は、エクステンション注入を行った後、サイドウォールを形成した状態を示す図である。図１０（ｅ）は、シリサイドの上にコンタクトエッチングストップ膜を形成した状態を示す図である。図１０（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図９に示すように、ＳｉＧｅの緩和バッファを有する歪みシリコン基板に、素子分離工程終了後、ＳｉＯＮのゲート絶縁膜７及びポリシリコンのゲート電極３を形成する。次に、ゲート電極３にサイドウォール１６を形成し、このサイドウォール１６をマスクして自己整合的にソース／ドレイン領域をエッチングし、その後、ＣＶＤ法でＳｉを埋め戻す。
以上により、ＳｉＧｅ層２の縦方向の格子定数を小さくすることで、ＳｉＧｅ層２のＧｅ組成を増大させることなく、ＳｉＧｅ層２の横方向の格子定数を大きくでき、歪みＳｉチャネルに、横方向に、従来の構造よりも大きな引張り歪みを与えることができる。
また、実施例１で作成したＭＯＳ型電界効果トランジスタでは、ゲート絶縁膜７が薄い場合には、ゲート電極３とソース／ドレイン部のＣＶＤ法で埋め戻されたシリコン層とが接触し、歩留まりが低下する問題があるが、本実施例のように、この間にサイドウォール１６を挿入することにより、歩留まりを大幅に向上できるという利点がある。
次に、図１０に示すように、一度サイドウォール１６を除去し、パンチスルーストップ及びエクステンション注入を行った後、サイドウォール１６を形成し、ソース／ドレイン領域に注入を行う。活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その上にコンタクトエッチングストップ膜１０として、例えば引っ張り応力（テンサイルストレス）をもつＳｉＮ膜を形成し、さらに、層間絶縁膜１２を形成してコンタクトホールをあけ、電極１３を形成する。
以上により、ＳｉＧｅのＧｅ組成を増大することなく、チャネルＳｉ及びエクステンション領域１７に大きな歪みを印加でき、低リーク電流、高移動度、高駆動電流及び低寄生抵抗のＭＯＳ型電界効果トランジスタを作製できる。
（実施例３）
図１１、図１２は、実施例３に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図１１（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図１１（ｂ）は、ゲート電極、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。図１１（ｃ）は、エッチングした部分をＳｉで埋め戻した状態を示す図である。図１２（ｄ）は、ソース／ドレイン領域に注入を行った状態を示す図である。図１２（ｅ）は、シリサイドの上にコンタクトエッチングストップ膜を形成した状態を示す図である。図１２（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図１１に示すように、ＳｉＧｅの緩和バッファを有する歪みシリコン基板に、素子分離工程終了後、ＳｉＯＮのゲート絶縁膜７及びポリシリコンのゲート電極３を形成する。次に、パンチスルーストップ及びエクステンション注入を行った後、サイドウォール１６を形成し、このサイドウォール１６をマスクして自己整合的にソース／ドレイン領域をエッチングし、その後、ＣＶＤ法でＳｉを埋め戻す。
以上により、ＳｉＧｅ層２の縦方向の格子定数を小さくすることで、ＳｉＧｅ層２のＧｅ組成を増大させることなく、ＳｉＧｅ層２の横方向の格子定数を大きくでき、歪みＳｉチャネルに、横方向に、従来の構造よりも大きな引張り歪みを与えることができる。
また、実施例１で作成したＭＯＳ型電界効果トランジスタでは、ゲート絶縁膜７が薄い場合には、ゲート電極３１とソース／ドレイン部のＣＶＤ法で埋め戻されたシリコン層１とが接触し、歩留まりが低下する問題があるが、本実施例のように、この間にサイドウォール１６を挿入することにより、歩留まりを大幅に向上できるという利点がある。
次に、図１２に示すように、ソース／ドレイン領域に注入を行う。活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その上にコンタクトエッチングストップ膜１０として、例えば引っ張り応力（テンサイルストレス）をもつＳｉＮ膜を形成し、さらに、層間絶縁膜１２を形成してコンタクトホールをあけ、電極１３を形成する。
以上により、ＳｉＧｅのＧｅ組成を増大することなく、チャネルＳｉ及びエクステンション領域１７に大きな歪みを印加でき、低リーク電流、高移動度、高駆動電流及び低寄生抵抗のＭＯＳ型電界効果トランジスタを作製できる。
（実施例４）
図１３は、実施例４に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図１３（ｂ）は、ゲート電極、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。図１３（ｂ’）は、歪みＳｉ層及びＳｉＧｅ層を絶縁膜及びサイドウォールに対して選択的に、横方向にエッチングした状態を示す図である。図１３（ｃ）は、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させた状態を示す図である。
実施例４は、実施例１ないし３をさらに発展させたものである。まず、ソース／ドレインとボディとの間の接合リーク電流を低減するために、ゲート電極３にサイドウォール１６を形成した状態で、ソース／ドレイン領域をエッチングする。その後、ポケット、エクステンションｐｎ接合部がＳｉとＳｉＧｅとのヘテロ接合界面と交差せず、接合リーク電流が低減されるように、歪みＳｉ／ＳｉＧｅ層を絶縁膜及びサイドウォール１６に対して選択的に、横方向にエッチングし、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させる。
以上により、ソース／ドレインとボディとの間の接合リーク電流を低減することができ、歩留まりの向上を達成できる。
（実施例５）
図１４は、実施例５に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図１４（ｂ）は、Ｓｉ／ＳｉＧｅ界面が、基板表面から内部に向かうに従って、ゲート電極の内側に延びるようにエッチングをした状態を示す図である。図１４（ｃ）は、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させた状態を示す図である。
実施例５は、実施例１ないし３をさらに発展させたものである。まず、ソース／ドレインとボディとの間の接合リーク電流を低減するために、ゲート電極３にサイドウォール１６を形成した状態で、ソース／ドレイン領域をエッチングする。このとき、基板表面から内部に向かって、Ｓｉ／ＳｉＧｅ界面が内側に延びるような形状にする。これにより、歪みＳｉ／ＳｉＧｅ界面での横方向歪みが大きくなる。その後、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させることで、高移動度のＭＯＳ型電界効果トランジスタを作製できる。
（実施例６）
図１５は、実施例６に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図１５（ｂ）は、ゲート電極、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。図１５（ｂ’）は、ＳｉＧｅ層を歪みＳｉ層に対して選択的にエッチングした状態を示す図である。図１５（ｃ）は、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させた状態を示す図である。
実施例６は、実施例１ないし３をさらに発展させたものである。まず、ソース／ドレインとボディとの間の接合リーク電流を低減するために、ゲート電極３にサイドウォール１６を形成した状態で、ソース／ドレイン領域をエッチングする。その後、歪みＳｉ／ＳｉＧｅ界面での横方向歪みが最大となるアスペクトレシオになるように、ＳｉＧｅ層２を歪みＳｉ層１に対して選択的にエッチングした。その後、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させることで、移動度がさらに高くなるように素子構造をチューニングできる。
以上が本発明の実施形態による説明であるが、発明として、例えば、下記のような特徴を抽出することができるので、ここで列挙しておく。
（付記１）シリコンとは異なる格子定数を有する化合物層とシリコン層と有する基板表面に、絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記化合物層の側壁を露出する工程と、前記化合物の側壁にシリコン膜を格子整合して形成する工程とを有することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記２）付記１に記載のＭＯＳ型電界効果トランジスタの製造方法において、前記化合物層が、緩和シリコンゲルマニウム層からなることを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記３）付記２に記載のＭＯＳ型電界効果トランジスタの製造方法において、ゲート長方向に対する、前記緩和シリコンゲルマニウム層の幅より前記シリコン膜の幅が大きい ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記４）付記２または３に記載のＭＯＳ型電界効果トランジスタの製造方法において、 前記ゲート電極に自己整合するように、前記緩和シリコンゲルマニウム層の側壁に前記シリコン膜を形成することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記５）付記４に記載のＭＯＳ型電界効果トランジスタの製造方法において、前記シリコンゲルマニウム層と前記シリコン膜との接合界面を、ゲート長方向に対し、前記ゲート電極の側壁より内側に形成することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記６）付記４に記載のＭＯＳ型電界効果トランジスタの製造方法において、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面を、前記ゲート電極のサイドウォールに自己整合するように形成することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記７）付記６に記載のＭＯＳ型電界効果トランジスタの製造方法において、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、ゲート長方向に対し、前記ゲート電極の側壁直下と前記サイドウォールの外壁端部直下との間に有することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記８）付記４ないし７のいずれかに記載のＭＯＳ型電界効果トランジスタの製造方法において、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の外側に延びていることを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記９）付記４ないし７のいずれかに記載のＭＯＳ型電界効果トランジスタの製造方法において、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の内側に延びていることを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記１０）付記４ないし９のいずれかに記載のＭＯＳ型電界効果トランジスタの製造方法において、前記緩和シリコンゲルマニウム層を前記シリコン層に対して選択的にエッチングすることにより、ゲート長方向に対する、前記緩和シリコンゲルマニウム層の幅を制御することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
（付記１１）シリコンとは異なる格子定数を有する化合物層とシリコン層と有する基板と、 前記基板上に絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側壁を覆うサイドウォールと、前記化合物層の側壁に格子整合して形成されたシリコン膜とを有することを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１２）付記１１に記載のＭＯＳ型電界効果トランジスタにおいて、前記化合物層が、緩和シリコンゲルマニウム層からなることを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１３）付記１２に記載のＭＯＳ型電界効果トランジスタにおいて、チャネル方向に対し、前記緩和シリコンゲルマニウム層の幅より前記シリコン膜の幅が大きいことを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１４）付記１２または１３に記載のＭＯＳ型電界効果トランジスタにおいて、前記シリコン膜に、寄生抵抗領域を有することを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１５）付記１４に記載のＭＯＳ型電界効果トランジスタにおいて、前記シリコンゲルマニウム層と前記シリコン膜との接合界面を、ゲート長方向に対して、前記ゲート電極の側壁直下より内側に有することを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１６）付記１５に記載のＭＯＳ型電界効果トランジスタにおいて、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、前記サイドウォールの外壁端に沿っていることを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１７）付記１６に記載のＭＯＳ型電界効果トランジスタにおいて、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、ゲート長方向において、前記ゲート電極の側壁直下と前記サイドウォールの外壁端直下との間に有することを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１８）付記１４ないし１７のいずれかに記載のＭＯＳ型電界効果トランジスタにおいて、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の外側に延びていることを特徴とするＭＯＳ型電界効果トランジスタ。
（付記１９）付記１４ないし１７のいずれかに記載のＭＯＳ型電界効果トランジスタにおいて、前記緩和シリコンゲルマニウム層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の内側に延びていることを特徴とするＭＯＳ型電界効果トランジスタ。
本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。 本発明に係るＭＯＳ型電界効果トランジスタの原理説明図である。 本発明に係るＭＯＳ型電界効果トランジスタの断面構造設計図である。 本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。（ａ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極側の側壁に自己整合的に形成されている構造を示す図である。（ｂ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極側の側壁より内側に形成されている構造を示す図である。 本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。（ｃ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極のサイドウォール外壁端部直下に自己整合的に形成されている構造を示す図である。（ｄ）は、ＳｉＧｅ／Ｓｉの再成長界面が、ゲート電極側の側面とサイドウォール外壁端部直下との間に形成される構造を示す図である。 本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。（ｅ）は、ＳｉＧｅ／Ｓｉの再成長界面が基板表面から内部に向うにしたがって、ゲート電極の外側に延びている構造を示す図である。（ｆ）は、ＳｉＧｅ／Ｓｉの再成長界面が基板表面から内部に向うにしたがって、ゲート電極の内側に延びている構造を示す図である。 実施例１に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。（ｃ）は、ＣＶＤ法にてＳｉを埋め戻した状態を示す図である。 実施例１に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｄ）は、エクステンション注入を行った後、サイドウォールを形成し、ソース／ドレイン領域に注入を行った状態を示す図である。（ｅ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。 実施例２に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。（ｂ）は、ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。（ｃ）は、ＣＶＤ法にてＳｉを埋め戻した状態を示す図である。 実施例２に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｄ）は、エクステンション注入を行った後、サイドウォールを形成した状態を示す図である。（ｅ）は、シリサイドの上にコンタクトエッチングストップ膜を形成した状態を示す図である。（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。 実施例３に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。（ｂ）は、ゲート電極、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。（ｃ）は、エッチングした部分をＳｉで埋め戻した状態を示す図である。 実施例３に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｄ）は、ソース／ドレイン領域に注入を行った状態を示す図である。（ｅ）は、シリサイドの上にコンタクトエッチングストップ膜を形成した状態を示す図である。（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。 実施例４に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｂ）は、ゲート電極、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。（ｂ’）は、歪みＳｉ層及び緩和ＳｉＧｅ層を絶縁膜及びサイドウォールに対して選択的に、横方向にエッチングした状態を示す図である。（ｃ）は、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させた状態を示す図である。 実施例５に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｂ）は、Ｓｉ／ＳｉＧｅ界面が基板表面から内部に向かうに従って、ゲート電極の内側に延びるようにエッチングをした状態を示す図である。（ｃ）は、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させた状態を示す図である。 実施例６に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｂ）は、ゲート電極３、サイドウォール１６をマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。（ｂ’）は、緩和ＳｉＧｅ層を歪みＳｉ層に対して選択的にエッチングした状態を示す図である。（ｃ）は、ソース／ドレイン領域にＳｉをＣＶＤ法で再成長させた状態を示す図である。
符号の説明
１ Ｓｉ
２ ＳｉＧｅ層
３ ゲート電極
７ ゲート絶縁膜
１０ コンタクトエッチングストップ膜（ＳｉＮ）
１１ シリサイド
１２ 層間絶縁膜
１３ 電極
１６ サイドウォール
１７ エクステンション

Claims (4)

  1. シリコンとは異なる格子定数を有する化合物層上に、ＭＯＳ型電界効果トランジスタのチャネル領域となるシリコン層を形成する工程と、
    前記シリコン層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極の側壁にサイドウォールを形成する工程と、
    前記ゲート電極及び前記サイドウォールをマスクとして、前記シリコン層及び前記化合物層をエッチングし、前記シリコン層及び前記化合物層に溝を形成する工程と、
    前記溝内に、前記化合物層の側壁に格子整合するように、シリコン膜を形成する工程と、
    前記シリコン膜に不純物注入を行いソース・ドレイン領域を形成する工程とを有し、
    前記化合物層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の内側に延びている
    ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
  2. 請求項１に記載のＭＯＳ型電界効果トランジスタの製造方法において、
    前記化合物層が、緩和シリコンゲルマニウム層からなる
    ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
  3. シリコンとは異なる格子定数を有する化合物層と、
    前記化合物層上に形成され、ＭＯＳ型電界効果トランジスタのチャネル領域であるシリコン層と、
    前記シリコン層上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の側壁を覆うサイドウォールと、
    前記ゲート電極の両側に位置する前記シリコン層及び前記化合物層に形成された溝と、
    前記溝内に形成され、前記化合物層の側壁に格子整合するシリコン膜と、
    前記シリコン膜内に形成されたソース・ドレイン領域とを有し、
    前記化合物層と前記シリコン膜との接合界面が、前記基板表面から内部に向かうにしたがって、前記ゲート電極の内側に延びている
    ことを特徴とするＭＯＳ型電界効果トランジスタ。
  4. 請求項３に記載のＭＯＳ型電界効果トランジスタにおいて、
    前記化合物層が、緩和シリコンゲルマニウム層からなる
    ことを特徴とするＭＯＳ型電界効果トランジスタ。
JP2005012509A 2005-01-20 2005-01-20 Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ Expired - Fee Related JP4327104B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005012509A JP4327104B2 (ja) 2005-01-20 2005-01-20 Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ
US11/117,668 US20060172477A1 (en) 2005-01-20 2005-04-29 MOS field effect transistor and manufacture method therefor
US12/423,496 US20090221122A1 (en) 2005-01-20 2009-04-14 MOS Field Effect Transistor and Manufacture Method Therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005012509A JP4327104B2 (ja) 2005-01-20 2005-01-20 Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2006202951A JP2006202951A (ja) 2006-08-03
JP4327104B2 true JP4327104B2 (ja) 2009-09-09

Family

ID=36757114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005012509A Expired - Fee Related JP4327104B2 (ja) 2005-01-20 2005-01-20 Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ

Country Status (2)

Country Link
US (2) US20060172477A1 (ja)
JP (1) JP4327104B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465972B2 (en) * 2005-01-21 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS device design
US7323392B2 (en) * 2006-03-28 2008-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistor with a highly stressed channel
JP5168274B2 (ja) 2007-05-14 2013-03-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US7671418B2 (en) * 2007-09-14 2010-03-02 Advanced Micro Devices, Inc. Double layer stress for multiple gate transistors
JP2010267713A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
JP2002237590A (ja) * 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ
US6703648B1 (en) * 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
US6867428B1 (en) * 2002-10-29 2005-03-15 Advanced Micro Devices, Inc. Strained silicon NMOS having silicon source/drain extensions and method for its fabrication
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
US20050285140A1 (en) * 2004-06-23 2005-12-29 Chih-Hsin Ko Isolation structure for strained channel transistors
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US7335929B2 (en) * 2004-10-18 2008-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor with a strained region and method of manufacture

Also Published As

Publication number Publication date
US20060172477A1 (en) 2006-08-03
JP2006202951A (ja) 2006-08-03
US20090221122A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
KR102457881B1 (ko) 반도체 소자용 확장 영역
KR100968182B1 (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
JP4439486B2 (ja) 半導体装置
US8334567B2 (en) LDMOS using a combination of enhanced dielectric stress layer and dummy gates
US9105719B2 (en) Multigate metal oxide semiconductor devices and fabrication methods
US20070155063A1 (en) Tensile strained NMOS transistor using group III-N source/drain regions
US20050104057A1 (en) Methods of manufacturing a stressed MOS transistor structure
US7754571B2 (en) Method for forming a strained channel in a semiconductor device
US20070181950A1 (en) Semiconductor device and its manufacturing method capable of suppressing junction leakage current
US20070152277A1 (en) MOS field-effect transistor and manufacturing method thereof
US20130285117A1 (en) CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION
JP4327104B2 (ja) Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ
US7863141B2 (en) Integration for buried epitaxial stressor
US20050012087A1 (en) Self-aligned MOSFET having an oxide region below the channel
US9373639B2 (en) Thin channel-on-insulator MOSFET device with n+ epitaxy substrate and embedded stressor
JP2008071957A (ja) 半導体装置及びその製造方法
US7510926B2 (en) Technique for providing stress sources in MOS transistors in close proximity to a channel region
US20110163393A1 (en) Semiconductor device manufacturing method an integrated circuit comprising such a device
JP4619140B2 (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
JP6840199B2 (ja) 半導体装置
JP2007005621A (ja) 高歪みｍｏｓトランジスタを含む半導体装置
US20230307540A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4265890B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2007053336A (ja) 半導体装置およびその製造方法
CN102412251A (zh) 改进晶体管载流子迁移率的半导体器件及方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4327104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140619

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees