JP4323813B2 - Substrate manufacturing method - Google Patents
Substrate manufacturing method Download PDFInfo
- Publication number
- JP4323813B2 JP4323813B2 JP2003006369A JP2003006369A JP4323813B2 JP 4323813 B2 JP4323813 B2 JP 4323813B2 JP 2003006369 A JP2003006369 A JP 2003006369A JP 2003006369 A JP2003006369 A JP 2003006369A JP 4323813 B2 JP4323813 B2 JP 4323813B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- antenna
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、回路とアンテナとを有する基板の製造方法に関する。
【0002】
【従来の技術】
ICが搭載されたカード型、タグ型又はコイン型等の無線タグは、豊富な情報量と高いセキュリティ性能とを備えているため、交通、流通、及び情報通信分野等で普及が進んでいる。その中でも、基体に外部端子を設けないで、電力供給と信号の送受信とを無線方式によって行う非接触式の無線タグは、接続端子から入り込む静電気によるデータの破壊、接触不良によるデータの誤り、及び送受信不能等の問題が発生しないため、最近注目を集めている。
【0003】
これらの無線方式を用いた非接触式の無線タグの実用例としては、例えば、かざすだけで駅の改札を通過できるSUIKAカード、鍵の偽造を防止できる車のキー等がある。また、その構造としては、例えば、図9に示すように、ICチップ51とICチップ51のパッド部に接続された無線通信用アンテナコイル52とを含む回路モジュールを、塩化ビニル樹脂等の外装材53の熱融着で固定した構造等が提案されている。
【0004】
無線タグは、一般的に、巻線コイル、絶縁基板上に導電性ペーストしたもの、及び金属膜等によってパターンが形成されたもの等が用いられている。より小型の無線タグを実現するために、例えば、特開2001−257292号公報に記載されているように、ICチップ上にアンテナコイルを形成した無線タグも提案されている。これらの無線タグの特徴は、無線通信によって、リーダーから無線タグに書かれている情報を読み出したり、書き込んだりすることである。無線タグは、ICカード等の薄型デバイスに搭載する際には、曲げ強度が強いことが必要とされる。これは、ICカードのようにユーザが携帯して用いるような場合には、収容時に曲げの力が加わる場合があり、曲がっても割れないように、薄膜化して柔軟性を持たせることが必要だからである。
【0005】
半導体層を薄膜化する半導体チップとしては、貼り合せ基板を用いた技術が、特開2002−231909号公報に開示されている。この技術は、半導体装置の微細化・高集積化、及びチップ発熱密度の飛躍的な増大等によって、薄型デバイスに搭載されるLSIチップにおいて、その放熱性及び機械的な柔軟性の点から薄層化が求められているため有効である。
【特許文献1】
特開2001−257292号公報
【特許文献2】
特開2002−231909号公報
【特許文献3】
特開2002−083894号公報
【発明が解決しようとする課題】
しかしながら、特開2001−257292号公報に記載された上記の無線タグは、Si基板上に作成されるため、半導体層を薄膜化することが困難である。また、無線タグに用いられるアンテナコイルを作成するプロセスは、数μm以上の比較的大きなスケールで加工し、酸性の溶液に基板をさらす電着プロセスであるのに対して、無線通信回路を形成するプロセスは、サブミクロン以下の比較的小さなスケールに加工し、スパッタリング、ドライエッチング等の真空技術が主として用いられる半導体プロセスである。そのため、これらの異なるプロセスを同一基板上で混合して用いると、プロセスが複雑になる等の問題点がある。特に、特開2002−083894号公報に開示されているように、アンテナコイルを半導体回路が形成された基板上に作成する場合には、電着プロセス中に、下部の半導体回路がダメージを受ける可能性がある。
【0006】
また、特開2002−231909号公報に開示された方法は、ICチップの半導体回路の部分を薄膜化することはできるが、上記のように無線タグに用いられるアンテナコイルと無線通信回路とを同一基板上で形成する場合の問題点を有する。
【0007】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、回路とアンテナとを有する薄型の基板を製作することを目的とする。
【0008】
【課題を解決するための手段】
本発明の1つの側面は、回路と渦巻状のアンテナコイルとを有する基板の製造方法に係り、回路が形成された半導体層が分離層の上に配置された部材を準備する工程と、渦巻状のアンテナコイルが形成されたアンテナ基板を準備する工程と、前記部材の前記半導体層側を前記アンテナ基板に結合層を介して接合する工程と、前記接合する工程で作製された基板を前記分離層で分離する工程とを含み、前記結合層として、エポキシ、ウレタンあるいはアクリルをベースの樹脂とし、該ベースの樹脂に金属の導電微粒子が配合された導電性の接着剤を用いることによって、前記回路と前記渦巻状のアンテナコイルとが、該渦巻状のアンテナコイルの両端で電気的に接続されることを特徴とする。
【0017】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【0018】
[第1の実施形態]
以下、本発明の第1の実施の形態に係る基板について説明する。図1は、本発明の好適な第1の実施形態に係る基板としてのデバイス10の断面図である。デバイス10は、回路3が形成された半導体層10aと、半導体層10aと結合されて電波の送受信を行うためのアンテナ1が形成されたアンテナ基板10bと、を備える。半導体層10aは、分離層で分離された部分を含む。半導体層10aとアンテナ基板10bとは、結合層2によって結合されるのが望ましいが、本発明はこれに限定されない。例えば、結合層2を用いる代わりに、半導体層10aとアンテナ基板10bとを接触させた後に、熱処理等を行うことによって、両者を貼り合わせてもよい。また、本発明の好適な実施の形態に係るデバイス10は、電波の送信及び受信の少なくとも一方を行う様々な装置に適用することができる。以下、本発明においては、その一例として、無線通信を行う装置に適用する場合について説明する。
【0019】
図1において、アンテナ1は、アンテナ基板10bに形成されて電波の送信及び受信の少なくとも一方を行うために用いられる。アンテナ1は、電波の送信及び受信の少なくとも一方を行う部材として用いられる任意の材料を用いることができるが、例えば、銅等の金属材料を用いるのが望ましい。また、アンテナ1の厚さは、特に限定しないが、5μmが例として挙げられる。
【0020】
結合層2は、半導体層10aとアンテナ基板10bとを接着する任意の接着剤を用いることができる。例えば、結合層2は、アンテナ1で送受信した電波を用いて、半導体層10aに形成された回路3によって通信を行うために、導電性の接着剤(例えば、ベースの樹脂に金属の導電微粒子を配合したもの)を用いることが望ましい。ここで、ベースの樹脂としては、エポキシ、ウレタン、アクリル等があるが、エポキシを用いるのが望ましい。導電性粒子としては、金、銀、ニッケル、カーボン等を用いるのが望ましい。具体的には、銀(Ag)粒子表面を絶縁樹脂で被覆したマイクロカプセル(MC)フィラーを均一分散させた接着剤が好ましく、低コスト、環境に優しい等のメリットを有する。また、アンテナ1の厚さは、特に限定しないが、15μmが例として挙げられる。
【0021】
回路3は、半導体層10aに形成可能な回路、例えば、電子回路、発振回路、光導波路、各種センサー等を含む。また、回路3は、MOSトランジスタ、バイポーラトランジスタ、ダイオード、コイル、キャパシタ、受/発光素子等の素子を含む。また、回路3は、無線通信を行う装置に適用される場合には、無線回路部やID認証回路等が形成されるのが好ましい。
【0022】
半導体層10aは、例えば、半導体集積回路が形成される場合には、半導体基板から分離されたものであることが望ましい。半導体基板としては、例えば、シリコン等の単体の半導体、又はガリウム砒素等の化合物半導体を用いることができる。また、半導体層は、分離層を含む基板を該分離層で分離して形成される。従って、半導体層は、その膜厚が極めて薄いという顕著な特徴を有する。具体的には、半導体層10aの膜厚は、特に限定しないが、50μm以下であるのが好ましく、更に好適には20μmであるのが好ましい。
【0023】
アンテナ基板10bは、その内部にアンテナ1を含み、例えば、無線通信に用いられる場合には、誘電体基板であることが望ましい。
【0024】
デバイス10は、半導体層10aとアンテナ基板10bとを貼り合わせてもよいし、図1に示すように、結合層2で接着してもよい。また、本実施形態に係るデバイス10は、半導体層の膜厚が極めて薄いため、結果として全体の膜厚が非常に薄いという特徴を有する。例えば、デバイス10の全膜厚は、特に限定しないが、100μm以下であるのが好ましく、更に好適には50μm以下(例えば25μm)であるのが好ましい。デバイス10の製造方法としては、デバイス・レイヤー・トランスファー(DLT)プロセスを用いるのが好適である。
【0025】
図2は、図1のデバイス10を上から見たときの平面図である。アンテナ1は、例えば、無線通信用のアンテナとして用いる場合には、図1に示すように渦巻状のアンテナコイルとして形成されるのが望ましい。このアンテナコイルの巻数は、本実施形態では特に限定されず、回路3にインダクタンスを導入したり、磁束を形成したり、磁束の変化による動作等に応じて決定されうる。また、例えば、回路3が高周波回路として用いられる等の場合には、数分の一の巻数で構成することもできる。また、アンテナ1は、パッド101、102を介して半導体層10aと接続されるのが望ましい。パッド101、102は、アンテナ1と半導体層10aとの間で、良好な電気的接触を得るために、導電性の材料を用いるのが望ましい。
【0026】
[基板の作製方法]
以下、本発明の第1の実施の形態に係る結合基板を作製する方法について説明する。図7は、本発明の好適な実施の形態に係るデバイス10の製造方法を説明するための図である。図7(a)〜(f)は、無線回路等を含む回路3を、第1基板10aとして形成するプロセスを示す。また、図7(1)〜(3)は、アンテナ1を第2基板10bに形成するプロセスを示す。また、図7(g)、(h)は、図7(f)の第1基板701と、図7(3)の第2基板702と、を貼り合わせるプロセス示す。また、本実施形態に係るデバイス10の製造方法は、デバイス・レイヤー・トランスファー(DLT)技術を用いることを特徴とする。
【0027】
図7(a)に示す工程では、半導体領域を有するSiシード基板100を用意する。Siシード基板としては、例えば、単結晶シリコンを用いることができる。
【0028】
図7(b)に示す工程では、第1の陽極酸化処理によって、Siシード基板100に第1多孔質Si層11を形成し、更に、図7(c)に示す工程では、第2の陽極酸化処理によって、Siシード基板100に第2多孔質Si層12を形成する。なお、陽極酸化処理によって、Siシード基板100に多孔質Si層を形成する場合には、多孔質Si層を一層で構成してもよいし、上記のように多孔度の異なる複数の層で構成してもよい。また、多孔質Si層を多孔度の異なる複数の層で構成する場合は、例えば、Siシード基板100の半導体領域側から、例えば、高多孔度層、低多孔度層等の順に形成して2層構成にしてもよいし、Siシード基板100の半導体領域側から、例えば、第1の低多孔度層、高多孔度層、第2の低多孔度層等の順に形成して、3層構成にしてもよい。また、3層構成以上の複数層で構成してもよい。高多孔度層の多孔度は、特に限定しないが、例えば、10%〜90%の範囲であるのが好ましい。低多孔度層の多孔度は、特に限定しないが、例えば、0%〜70%の範囲であるのが好ましい。また、上記の低多孔度層及び高多孔度層の形成順序は、一例として示したものに過ぎず、任意の順序で形成することができる。多孔度の異なる複数の層を形成する方法は、例えば、陽極化成における電流密度、化成溶液の種類、或いは濃度等を変化させることによって実施される。
【0029】
なお、陽極化成によって多孔質層を形成する場合には、多孔質層上に半導体膜を成長させる工程(図7(d)に示す工程)の前に、多孔質の孔の内壁に、窒化膜、酸化膜等の保護膜を形成する保護膜形成工程や、水素等を含む雰囲気中での熱処理工程等を行うのが望ましい。また、上記の保護膜形成工程の後には、熱処理工程を行うことが望ましい。
【0030】
図7(d)に示す工程では、水素アニール及び高温CVD等によって、第2多孔質Si層12上に半導体層13を形成する。図7(d)に示す構造の半導体層13としては、例えば、非多孔質単結晶シリコン薄膜、GaAs、InP、GaN等の化合物半導体膜を用いることができる。また、半導体層13が単結晶シリコンの場合には、原料ガスとして、SiH2Cl2、SiHCl3、SiCl4、SiH4、或いはHClガス等を添加してもよい。半導体層13の形成方法は、CVD法に限られず、例えば、MBE法、スパッタ法等を用いてもよい。
【0031】
なお、多孔質層を水素を含む雰囲気中で第1の熱処理を施した後に、半導体層13を成長させる前に、第1の熱処理の温度よりも高い温度で第2の熱処理を施すことが望ましい。第1の熱処理の温度は、特に限定しないが、例えば、800℃〜1000℃の範囲であるのが望ましい。第2の熱処理の温度は、特に限定しないが、例えば、900℃〜多孔質層等の融点の範囲であるのが望ましい。これによって、多孔質層表面の孔を十分に封止することができる。具体的には、例えば、第1の熱処理の温度を950℃として、第2の熱処理の温度を1100℃とすることができる。
【0032】
図7(e)に示す工程では、Siのエピタキシャル成長によって、半導体層13上にエピタキシャルSi層14を形成する。例えば、CVD法によりエピタキシャルSi層14を成長させる場合には、所定の厚み(例えば10nm)までは、20nm/min以下の低成長速度で行うのが望ましい。
【0033】
図7(f)に示す工程では、エピタキシャルSi層14に、高周波回路、ID回路等の回路を有する半導体素子及び/又は半導体集積回路3を形成する。半導体素子及び/又は半導体集積回路3としては、例えば、CMOS、バイポーラトランジスタ、ダイオード、コイル、キャパシタ等の素子、或いは、DRAM、マイクロプロセッサー、ロジックIC、メモリ等の半導体集積回路を作製することができる。これらの素子や回路の用途としては、電子回路、発振回路、受・発光素子、光導波路、各種センサー等が含まれる。
【0034】
以下、図7(f)に示す構造の作成方法を詳細に説明する。図7(f)に示す構造の作成方法としては、例えば、陽極化成による多孔質層を利用する方法、或いは、水素、窒素、若しくはヘリウム等の希ガスをイオン注入したイオン注入層を利用する方法等がある。
【0035】
陽極化成による場合では、Siシード基板100を陽極化成して、表面に分離層として機能する多孔質層11、12を形成する。次に、多孔質層11、12上に、CVD法等によって半導体膜13を形成した後に、半導体膜13に通常の半導体製造プロセスを適用して、半導体素子及び/又は半導体集積回路3を作製する。このようにして、図7(f)に示した基板701が得られる。
【0036】
イオン注入による場合では、シリコン基板100(又はエピタキシャルウエハ)表面に、半導体素子及び/又は半導体集積回路3を作製する。次に、半導体素子及び/又は半導体集積回路3上に、必要に応じて保護膜を形成した後に、所望の深さに水素イオンを注入して、分離層11、12として機能するイオン注入層を形成する。このようにして、図7(f)に示した構造が得られる。また、シリコン基板100表面から所定の深さにイオン注入層を形成した後に、シリコン基板100表面側の領域にデバイスを形成してもよい。また、イオン注入量が多い場合には、デバイスの形成プロセスにおいて、剥離現象が生じうるため、イオン注入量を少なくして(その後、必要に応じてアニール処理を行うのが望ましい)、デバイスの形成プロセス中に剥離が生じないように設計することが望ましい
[アンテナ基板の作製方法]
次に、アンテナ基板を作製する方法について説明する。図7(1)〜(3)は、アンテナ基板を作製するプロセスを示す図である。
【0037】
図7(1)に示す工程では、アンテナ基板として誘電体基板60を用意する。誘電体基板60を用いるのは、アンテナによる通信を効率的に行うためである。例えば、金属基板を用いると、損失が大きくなりアンテナで電波を受信することが難しくなる。
【0038】
図7(2)に示す工程では、誘電体基板60にレジストを塗布して、露光処理によって所定のパターンを焼き付けた後に、エッチング処理を行う。61はエッチング処理によって削除された部分を示す。
【0039】
図7(3)に示す工程では、図7(2)に示す工程において削除された部分61に、銅等の金属を埋め込んで、アンテナパターン1を作成する。銅等の金属を埋め込む方法としては、例えば、めっき法等が挙げられる。
【0040】
また、アンテナ基板を作成するプロセスとしては別の方法を採用することができる。図8(1)〜(6)は、アンテナ基板を作成する別のプロセスを示す図である。
【0041】
図8(1)に示す工程では、アンテナ基板として誘電体基板60を用意する。
【0042】
図8(2)に示す工程では、誘電体基板60上に、銅、銅合金、アルミニウム、アルミニウム合金等を用いて、金属層62を略均一に形成する。
【0043】
図8(3)に示す工程では、金属層62上に、フォトレジスト層61’を略均一に形成して、形成されたフォトレジスト層61’に、アンテナコイルを含む所定のパターンが形成されたマスクを被せて、マスクの外側から所定波長の光を照射してフォトレジスト層61’を露光する。次に、露光されたフォトレジスト層61’に現像処理を施して、フォトレジスト層61’の露光部分を除去して、金属層62の露光パターンと対応する部分を露出させる。
【0044】
図8(4)に示す工程では、金属層62の露出部分に電気めっき又は精密電鋳を施して、金属層62の露出部分に金属めっき層1を積層する。
【0045】
図8(5)に示す工程では、フォトレジスト層61’をアッシング処理等によって除去して、略均一な金属層62上に、パターニングされた金属めっき層(アンテナコイル)1が形成される。
【0046】
図8(6)に示す工程では、アンテナとしてのアンテナコイル1より露出した金属層62の露出部分を選択的にエッチングして、アンテナコイル1より露出した金属層62を除去する。これによって、誘電体基板60上にパターニングされたアンテナコイル1が形成される。
【0047】
なお、本実施形態においては、アンテナコイル1の形成手段として、電気めっき法又は精密電鋳法を用いたが、これに限定されず、例えば、無電解めっき法を用いてアンテナコイル1を形成することもできる。この場合には、アンテナコイル1を形成する場合に電極を必要としないので、フォトレジスト層61’の露光では、金属層62に接続された電極部の形成とリード部の形成とが不要になる。
【0048】
また、無電解めっきは、化学めっきとも呼ばれ、素地金属をめっき金属の金属塩溶液中に浸して、金属イオンを素地表面に析出させるもので、比較的簡単な設備で密着力が強く均一で十分な厚みを有するめっき層が得られるという特徴がある。金属塩は、めっきする金属イオンの供給源となるものであり、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。銅等の金属イオンは、素地となる金属層62上にのみに析出し、絶縁性の表面保護層であるフォトレジスト層61’上には析出しない。素地材は、めっき金属イオンに対してイオン化傾向が小さく、かつ、めっき金属イオンの析出に対する触媒作用をもつ必要がある。このため、アルミニウムからなる金属層62上に銅をめっきする場合には、アルミニウム層の表面にニッケルを数μm以下の厚さに形成し、硝酸亜鉛液に数秒間浸して、亜鉛に置換する前処理を施すことが好ましい。
【0049】
一方、電気めっき法及び精密電鋳法は、めっき金属のイオンを含むめっき浴中に金属層62が形成された誘電体基板60とめっき金属からなる電極とを浸漬し、誘電体基板60に形成された金属層62を陰極として、めっき浴中に浸漬された電極を陽極として電圧を印加し、めっき浴中の金属イオンを金属層62の表面に析出させる方法である。電気めっき法及び精密電鋳法も、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。
【0050】
また、アンテナコイル1上及びその側面には、図示していないがアンテナコイル1を保護するために、保護膜としての絶縁膜が形成されるのが望ましい。この絶縁膜は、例えば、厚さ20μmの半硬化のエポキシ樹脂系を用いることができ、例えば、半硬化のエポキシ樹脂系の絶縁接着剤フィルムを貼り付けることができる。また、この絶縁膜は、ポリイミド等の他の絶縁性樹脂や金属酸化物等であってもよい。
【0051】
[結合基板の作製方法]
次に、図7(f)の工程で得られた基板701と図7(3)の工程で得られたアンテナ基板702とを貼り合わせてデバイス10を作製する方法について説明する。
【0052】
図7(g)に示す工程では、接着層2によって、図7(f)の工程で得られた基板701とアンテナコイル1が形成されたアンテナ基板702とを接着する。
【0053】
図7(h)に示す工程では、第1多孔質Si層11と第2多孔質Si層12とで構成される分離層で分離する。具体的には、第1多孔質Si層11と第2多孔質Si層12とで構成される分離層の側面に、流体によって圧力を印加する。流体によって圧力を印加する方法としては、例えば、液体又は気体からなる流体を高圧のジェットとして、分離層の側面に噴きつけたり、分離層に静圧を印加したりする方法を採用することができる。また、接着層2としては、エポキシ系接着剤や他の接着剤を用いることができる。流体としては、液体であれば、例えば、水、エッチング液、アルコール等を用いることができ、気体であれば、例えば、空気、窒素ガス、アルゴンガス等を用いることができる。以上のようにして、図1に示すようなデバイス10が得られる。
【0054】
なお、第1多孔質Si層11と第2多孔質Si層12とで構成される分離層で分離する方法としては、他には超音波振動を印加する方法を採用することができる。分離層である多孔質層やイオン注入層が部材の側面に表出していない場合には、エッチング等による処理を施して多孔質層を表出させてもよい。また、分離後の多孔質層12は、エッチング等により選択的に除去されてもよい。
【0055】
また、静圧下(実質的に静止した流体による圧力下)で分離するには、例えば、次のような圧力印加機構を採用することができる。即ち、部材の周辺部の少なくとも一部を取り囲んで密閉空間を構成するための密閉空成部材、及びこの密閉空間内に、外部の空間よりも高い圧力を印加することができる圧力印加機構である。とりわけ分離層を水素、窒素、He、希ガス等のイオン注入により作製した場合には、400℃から600℃程度の熱処理を施すことによって、イオン注入により形成される微小気泡層(マイクロバブル層、マイクロキャビティ層)が凝集するので、流体による圧力を加えて切り離される現象を利用して分離することもできる。また、CO2レーザー等によって加熱してもよい。
【0056】
分離層側からチップ化を行う方法としては、通常用いられるダイシング装置を用いることができるが、例えば、エッチング、レーザーアブレーション、超音波カッター、高圧ジェット(例えば、ウォータージェット)等を用いることができる。また、エッチングによりチップ化を行う場合は、例えば、HF及びH2O2の混合液、HF及びHNO3の混合液、アルカリ溶液等のエッチング液を用いることができる。また、レーザーによってチップ化を行う方法としては、例えば、YAGレーザー、CO2レーザー、エキシマレーザー等を採用することができる。
【0057】
また、半導体素子及び/又は半導体集積回路3ごとにチップ化して、単数又は複数の無線タグとしてデバイス10を作製してもよい。デバイス10は、チップ化した後には、例えば、他の回路と接続したり、パッケージングを行ったりすることができる。また、デバイス10は、プラスチックカード上に移設することもできる。
【0058】
また、素子分離に用いられるトレンチ或いはLOCOS(局所酸化)を多孔質層まで達するように処理を施すことが望ましい。また、チップ化されるチップの各々の間を、LOCOS或いはメサエッチングして、チップ間には半導体膜が存在しないようにしてもよい。
【0059】
以上のように、本実施形態によれば、分離層を含む基板を該分離層で分離して形成された半導体層を用いることによって、結果として基板全体を非常に薄くすることができるため、回路及びアンテナが形成された基板(例えば無線タグ)を薄膜化することができる。
【0060】
従って、半導体層を薄膜化することが困難であるという問題点を解決し、回路及びアンテナ形成された基板を効果的に作製することができる。
【0061】
また、回路とアンテナとを別々のプロセスで作製することによって、プロセスが複雑になるという問題点やプロセス中に下部の回路がダメージを受けるといった問題点を解決することができる。
【0062】
[第2の実施形態]
図3は、デバイス10の特徴を生かしたアプリケーションの一例を示す図である。図3は、本実施形態に係るデバイス10を、例えば、紙等の薄板20に貼り付けたものを示す。薄板20等のように薄いものにデバイス10を貼り付けるためには、その全膜厚も薄くする必要がある。従って、本実施形態に係るデバイス10は、非常に薄く作製できるという特徴を有するため、デバイス10を紙等の薄板20に貼り付けて用いるには好適である。
【0063】
[第3の実施形態]
図4は、デバイス10の特徴を生かしたアプリケーションの他の一例を示す図である。図4は、本実施形態に係るデバイス10を、例えば、片側に粘着部を有するシール50に貼り付けたものを示す。シール50は、ユーザが所望の場所にすぐに貼ることができるという利点がある。本実施形態に係るデバイス10は、非常に薄く作製できるため、このようなシール5に貼り付けて用いるには好適である。
【0064】
[第4の実施形態]
図5は、本発明に係るデバイス10を2枚積層して、ラミネート状のプラステック30に実装したときの断面図である。図6は、図5に加えて、更に、本発明に係るデバイス10を横方向にも配置して、ラミネート状のプラステック30に実装したときの断面図である。図5、6では、一つのプラステック30に複数のデバイス10が備えられる。そのため、例えば、デバイス10が無線通信に用いられる場合には、各々のデバイス10に異なる情報を組み入れるか、或いは、各々のデバイス10が異なる周波数に対応できるようにすることによって、ユーザが異なる周波数の使用できる等の利点がある。
【0065】
図5、図6では、2層のデバイス10を積層して配置したが、本発明はこれに限定されない。例えば、デバイス10は、複数層を積層して構成されてもよい。しかしながら、例えば、3層以上積層すると、例えば、中心付近のデバイス10のアンテナは、両側が他の結合基板に挟まれるため、通信を行うことが困難となる。従って、デバイス10は、2層程度に積層されることが望ましい。
【0066】
本実施形態1〜4に係る無線タグとしての結合基板及びその製造方法によれば、薄膜化可能な結合基板(無線タグ)を形成することができ、また、フレキシブルで曲げ強度の高いICタグ、ICカードが作製できる。また、半導体装置の微細化・高集積化に伴って、チップ発熱密度が飛躍的に大きくなるが、本実施形態1〜4に係る結合基板を薄型デバイスに搭載されるLSIチップに適用すれば、放熱性に優れるLSIチップを実現することできる。
【0067】
【発明の効果】
以上のように本発明によれば、回路及びアンテナが形成された薄型の基板を作製することができる。
【図面の簡単な説明】
【図1】本発明の好適な実施の形態に係る基板の断面構造の一例を示す図である。
【図2】本発明の好適な実施の形態に係る基板の平面図の一例を示す図である。
【図3】本発明の好適な実施の形態に係る基板の特徴を生かしたアプリケーションの一例を示す図である。
【図4】本発明の好適な実施の形態に係る基板の特徴を生かしたアプリケーションの一例を示す図である。
【図5】本発明の好適な実施の形態に係る基板をラミネート状のプラステックに実装したときの断面図である。
【図6】本発明の好適な実施の形態に係る基板をラミネート状のプラステックに実装したときの断面図である。
【図7】本発明の好適な実施の形態に係る基板のプロセスの一例を示す図である。
【図8】本発明の好適な実施の形態に係る基板のプロセスの一例を示す図である。
【図9】従来の無線タグの断面構造の一例を示す図である。
【符号の説明】
1 アンテナコイル
2 接着層
3 高周波及びID回路
100 Siシード基板
11 第1多孔質Si層
12 第2多孔質Si層
13 Si層
20 紙
50 無線タグ用のシール基板
60 誘電体基板
702 アンテナコイルが形成された基板[0001]
BACKGROUND OF THE INVENTION
The present invention provides a circuit When antenna And having substrate Manufacturing method About.
[0002]
[Prior art]
Card-type, tag-type, or coin-type wireless tags equipped with ICs have abundant information volume and high security performance, and are therefore widely used in the transportation, distribution, and information communication fields. Among them, the non-contact type wireless tag that performs power supply and signal transmission / reception by a wireless method without providing an external terminal on the base is a data destruction due to static electricity entering from the connection terminal, a data error due to a contact failure, and It has recently attracted attention because it does not cause problems such as inability to send and receive.
[0003]
Practical examples of contactless wireless tags using these wireless systems include, for example, a SUIKA card that can pass through a ticket gate of a station by simply holding it over, a car key that can prevent forgery of keys, and the like. Further, as the structure, for example, as shown in FIG. 9, a circuit module including an
[0004]
In general, a wireless tag includes a wound coil, a conductive paste on an insulating substrate, and a pattern formed by a metal film or the like. In order to realize a smaller wireless tag, a wireless tag in which an antenna coil is formed on an IC chip has been proposed as described in, for example, Japanese Patent Application Laid-Open No. 2001-257292. A feature of these wireless tags is that information written in the wireless tag is read or written from a reader by wireless communication. When the wireless tag is mounted on a thin device such as an IC card, the bending strength is required to be strong. This is because the bending force may be applied at the time of storage when the user carries it like an IC card, and it is necessary to make it thin and flexible so that it will not break even if bent. That's why.
[0005]
As a semiconductor chip for thinning the semiconductor layer, a technique using a bonded substrate is disclosed in Japanese Patent Laid-Open No. 2002-231909. This technology is a thin layer in terms of heat dissipation and mechanical flexibility in LSI chips mounted on thin devices due to miniaturization and high integration of semiconductor devices and dramatic increase in chip heat generation density. It is effective because it is required to be integrated.
[Patent Document 1]
JP 2001-257292 A
[Patent Document 2]
Japanese Patent Laid-Open No. 2002-231909
[Patent Document 3]
Japanese Patent Laid-Open No. 2002-083894
[Problems to be solved by the invention]
However, since the wireless tag described in Japanese Patent Laid-Open No. 2001-257292 is formed on a Si substrate, it is difficult to reduce the thickness of the semiconductor layer. The process of creating an antenna coil used for a wireless tag is an electrodeposition process in which a substrate is exposed to an acidic solution by processing on a relatively large scale of several μm or more, and a wireless communication circuit is formed. The process is a semiconductor process that is processed to a relatively small scale of submicron or less, and vacuum techniques such as sputtering and dry etching are mainly used. Therefore, when these different processes are mixed and used on the same substrate, there is a problem that the process becomes complicated. In particular, as disclosed in Japanese Patent Application Laid-Open No. 2002-083894, when an antenna coil is formed on a substrate on which a semiconductor circuit is formed, the lower semiconductor circuit can be damaged during the electrodeposition process. There is sex.
[0006]
The method disclosed in Japanese Patent Laid-Open No. 2002-231909 can reduce the thickness of the semiconductor circuit portion of the IC chip, but the antenna coil and the wireless communication circuit used in the wireless tag are the same as described above. There is a problem in forming on a substrate.
[0007]
The present invention has been made in view of the above problems, for example, a circuit. When antenna And having The purpose is to produce a thin substrate.
[0008]
[Means for Solving the Problems]
One aspect of the present invention is: Circuit and Spiral antenna coil A step of preparing a member in which a semiconductor layer on which a circuit is formed is disposed on a separation layer; Spiral antenna coil A step of preparing the antenna substrate on which the substrate is formed, a step of bonding the semiconductor layer side of the member to the antenna substrate via a coupling layer, and a substrate manufactured in the bonding step are separated by the separation layer As a bonding layer Epoxy, urethane or acrylic as a base resin, and conductive metal fine particles are blended in the base resin By using a conductive adhesive, the circuit and the Spiral antenna coil When At both ends of the spiral antenna coil Electrically connected Be done It is characterized by that.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
[0018]
[First embodiment]
Hereinafter, the substrate according to the first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view of a
[0019]
In FIG. 1, an
[0020]
The
[0021]
The
[0022]
For example, when a semiconductor integrated circuit is formed, the
[0023]
The
[0024]
In the
[0025]
FIG. 2 is a plan view of the
[0026]
[Production method of substrate]
Hereinafter, a method for manufacturing the bonded substrate according to the first embodiment of the present invention will be described. FIG. 7 is a diagram for explaining a method of manufacturing the
[0027]
In the step shown in FIG. 7A, a
[0028]
In the step shown in FIG. 7B, the first
[0029]
When the porous layer is formed by anodization, a nitride film is formed on the inner wall of the porous hole before the step of growing the semiconductor film on the porous layer (step shown in FIG. 7D). It is desirable to perform a protective film forming step for forming a protective film such as an oxide film, a heat treatment step in an atmosphere containing hydrogen, or the like. Further, it is desirable to perform a heat treatment step after the protective film forming step.
[0030]
In the step shown in FIG. 7D, the
[0031]
Note that it is desirable to perform the second heat treatment at a temperature higher than the temperature of the first heat treatment after the porous layer is subjected to the first heat treatment in an atmosphere containing hydrogen and before the
[0032]
In the step shown in FIG. 7E, an
[0033]
In the step shown in FIG. 7F, a semiconductor element and / or a semiconductor integrated
[0034]
Hereinafter, a method for creating the structure shown in FIG. 7F will be described in detail. As a method for creating the structure shown in FIG. 7F, for example, a method using a porous layer by anodization, or a method using an ion-implanted layer in which a rare gas such as hydrogen, nitrogen, or helium is ion-implanted is used. Etc.
[0035]
In the case of anodizing, the
[0036]
In the case of ion implantation, a semiconductor element and / or a semiconductor integrated
[Method of manufacturing antenna substrate]
Next, a method for manufacturing the antenna substrate will be described. 7 (1) to 7 (3) are diagrams showing a process for manufacturing an antenna substrate.
[0037]
In the step shown in FIG. 7A, a
[0038]
In the step shown in FIG. 7B, a resist is applied to the
[0039]
In the step shown in FIG. 7 (3), the
[0040]
In addition, another method can be employed as a process for creating the antenna substrate. 8 (1) to 8 (6) are diagrams showing another process for creating an antenna substrate.
[0041]
In the step shown in FIG. 8A, a
[0042]
In the step shown in FIG. 8B, the
[0043]
In the step shown in FIG. 8 (3), a
[0044]
In the step shown in FIG. 8 (4), electroplating or precision electroforming is performed on the exposed portion of the
[0045]
In the step shown in FIG. 8 (5), the
[0046]
In the step shown in FIG. 8 (6), the exposed portion of the
[0047]
In the present embodiment, the electroplating method or the precision electroforming method is used as the means for forming the
[0048]
Electroless plating, also called chemical plating, involves immersing a base metal in a metal salt solution of the plating metal and depositing metal ions on the surface of the base. The adhesion is strong and uniform with relatively simple equipment. There is a feature that a plating layer having a sufficient thickness can be obtained. The metal salt serves as a supply source of metal ions to be plated. When copper is plated, a solution of copper sulfate, cupric chloride, copper nitrate or the like is used as a plating solution. Metal ions such as copper are deposited only on the
[0049]
On the other hand, the electroplating method and the precision electroforming method are formed on the
[0050]
In addition, although not shown, an insulating film as a protective film is preferably formed on the
[0051]
[Method of manufacturing bonded substrate]
Next, a method for manufacturing the
[0052]
In the step shown in FIG. 7G, the
[0053]
In the step shown in FIG. 7 (h), separation is performed with a separation layer composed of the first
[0054]
In addition, as a method of separating with a separation layer composed of the first
[0055]
Further, in order to separate under static pressure (under a pressure due to a substantially stationary fluid), for example, the following pressure application mechanism can be employed. That is, a sealed empty member that surrounds at least a part of the periphery of the member to form a sealed space, and a pressure application mechanism that can apply a higher pressure in the sealed space than in the external space. . In particular, when the separation layer is formed by ion implantation of hydrogen, nitrogen, He, a rare gas, or the like, a microbubble layer (microbubble layer, formed by ion implantation is performed by performing heat treatment at about 400 ° C. to 600 ° C. Since the microcavity layer is agglomerated, the microcavity layer can be separated by utilizing the phenomenon of being separated by applying pressure by a fluid. CO 2 You may heat with a laser etc.
[0056]
As a method for forming chips from the separation layer side, a commonly used dicing apparatus can be used. For example, etching, laser ablation, ultrasonic cutter, high-pressure jet (for example, water jet) or the like can be used. Further, when chipping is performed by etching, for example, HF and H 2 O 2 Liquid mixture of HF and HNO 3 An etching solution such as a mixed solution or an alkaline solution can be used. In addition, as a method of forming a chip with a laser, for example, a YAG laser, CO 2 A laser, an excimer laser, or the like can be used.
[0057]
Further, the
[0058]
Further, it is desirable to perform treatment so that a trench or LOCOS (local oxidation) used for element isolation reaches the porous layer. Further, LOCOS or mesa etching may be performed between chips to be chipped so that no semiconductor film exists between the chips.
[0059]
As described above, according to the present embodiment, by using the semiconductor layer formed by separating the substrate including the separation layer by the separation layer, as a result, the entire substrate can be made very thin. In addition, a substrate (eg, a wireless tag) on which an antenna is formed can be thinned.
[0060]
Therefore, it is possible to solve the problem that it is difficult to reduce the thickness of the semiconductor layer, and it is possible to effectively manufacture a substrate on which a circuit and an antenna are formed.
[0061]
Further, by manufacturing the circuit and the antenna by separate processes, the problem that the process becomes complicated and the problem that the lower circuit is damaged during the process can be solved.
[0062]
[Second Embodiment]
FIG. 3 is a diagram illustrating an example of an application that makes use of the characteristics of the
[0063]
[Third embodiment]
FIG. 4 is a diagram illustrating another example of an application that makes use of the characteristics of the
[0064]
[Fourth Embodiment]
FIG. 5 is a cross-sectional view when two
[0065]
5 and 6, the two-
[0066]
According to the coupling substrate as the wireless tag and the manufacturing method thereof according to the first to fourth embodiments, a thinned coupling substrate (wireless tag) can be formed, and the flexible and high bending strength IC tag. An IC card can be manufactured. In addition, as the semiconductor device is miniaturized and highly integrated, the chip heat generation density increases dramatically. However, if the coupling substrate according to the first to fourth embodiments is applied to an LSI chip mounted on a thin device, An LSI chip with excellent heat dissipation can be realized.
[0067]
【The invention's effect】
As described above, according to the present invention, a thin substrate on which a circuit and an antenna are formed can be manufactured.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a cross-sectional structure of a substrate according to a preferred embodiment of the present invention.
FIG. 2 is a diagram showing an example of a plan view of a substrate according to a preferred embodiment of the present invention.
FIG. 3 is a diagram showing an example of an application that makes use of the characteristics of a substrate according to a preferred embodiment of the present invention.
FIG. 4 is a diagram showing an example of an application that makes use of the characteristics of a substrate according to a preferred embodiment of the present invention.
FIG. 5 is a cross-sectional view when a substrate according to a preferred embodiment of the present invention is mounted on a laminated plastic.
FIG. 6 is a cross-sectional view when a substrate according to a preferred embodiment of the present invention is mounted on a laminated plastic.
FIG. 7 is a diagram showing an example of a substrate process according to a preferred embodiment of the present invention.
FIG. 8 is a diagram showing an example of a substrate process according to a preferred embodiment of the present invention.
FIG. 9 is a diagram illustrating an example of a cross-sectional structure of a conventional wireless tag.
[Explanation of symbols]
1 Antenna coil
2 Adhesive layer
3 High frequency and ID circuit
100 Si seed substrate
11 First porous Si layer
12 Second porous Si layer
13 Si layer
20 paper
50 Seal substrate for wireless tags
60 Dielectric substrate
702 Substrate on which antenna coil is formed
Claims (3)
回路が形成された半導体層が分離層の上に配置された部材を準備する工程と、
渦巻状のアンテナコイルが形成されたアンテナ基板を準備する工程と、
前記部材の前記半導体層側を前記アンテナ基板に結合層を介して接合する工程と、
前記接合する工程で作製された基板を前記分離層で分離する工程と、を含み、
前記結合層として、エポキシ、ウレタンあるいはアクリルをベースの樹脂とし、該ベースの樹脂に金属の導電微粒子が配合された導電性の接着剤を用いることによって、前記回路と前記渦巻状のアンテナコイルとが、該渦巻状のアンテナコイルの両端で電気的に接続されることを特徴とする基板の製造方法。A method of manufacturing a substrate having a circuit and a spiral antenna coil,
Preparing a member in which a semiconductor layer in which a circuit is formed is disposed on a separation layer;
Preparing an antenna substrate on which a spiral antenna coil is formed;
Bonding the semiconductor layer side of the member to the antenna substrate via a coupling layer;
Separating the substrate produced in the bonding step with the separation layer,
As the bonding layer, an epoxy, urethane, or acrylic base resin is used, and a conductive adhesive in which metal conductive fine particles are blended in the base resin is used, whereby the circuit and the spiral antenna coil are formed. A method for manufacturing a substrate, wherein the spiral antenna coil is electrically connected at both ends.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006369A JP4323813B2 (en) | 2003-01-14 | 2003-01-14 | Substrate manufacturing method |
US10/748,807 US20040152276A1 (en) | 2003-01-14 | 2003-12-30 | Device, and substrate on which circuit and antenna are formed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006369A JP4323813B2 (en) | 2003-01-14 | 2003-01-14 | Substrate manufacturing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004221284A JP2004221284A (en) | 2004-08-05 |
JP2004221284A5 JP2004221284A5 (en) | 2006-01-19 |
JP4323813B2 true JP4323813B2 (en) | 2009-09-02 |
Family
ID=32896771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003006369A Expired - Fee Related JP4323813B2 (en) | 2003-01-14 | 2003-01-14 | Substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4323813B2 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4767653B2 (en) * | 2004-10-22 | 2011-09-07 | 株式会社半導体エネルギー研究所 | Semiconductor device and wireless chip |
WO2006043611A1 (en) | 2004-10-22 | 2006-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN101950748B (en) * | 2005-01-28 | 2013-06-12 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing the same |
JP5100012B2 (en) * | 2005-01-28 | 2012-12-19 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
KR101293588B1 (en) | 2005-04-27 | 2013-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
JP5030470B2 (en) * | 2005-05-31 | 2012-09-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
US7605056B2 (en) | 2005-05-31 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including separation by physical force |
US7651932B2 (en) | 2005-05-31 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing antenna and method for manufacturing semiconductor device |
JP5004503B2 (en) * | 2005-05-31 | 2012-08-22 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP4925258B2 (en) * | 2006-02-23 | 2012-04-25 | パナソニック株式会社 | Infrared detector |
US7714535B2 (en) | 2006-07-28 | 2010-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
JP4996383B2 (en) * | 2006-07-28 | 2012-08-08 | 株式会社半導体エネルギー研究所 | Power storage device |
WO2010052839A1 (en) | 2008-11-06 | 2010-05-14 | パナソニック株式会社 | Semiconductor device |
EP2746430A1 (en) * | 2012-12-21 | 2014-06-25 | Sony Mobile Communications AB | A method for anodization of a metal base |
-
2003
- 2003-01-14 JP JP2003006369A patent/JP4323813B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004221284A (en) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040152276A1 (en) | Device, and substrate on which circuit and antenna are formed | |
JP4323813B2 (en) | Substrate manufacturing method | |
KR100386520B1 (en) | Manufacturing method of circuit device and circuit device | |
KR100484696B1 (en) | Circuit device and method of manufacturing the same | |
TW546992B (en) | Structure having flush circuitry features and method of making | |
KR100741039B1 (en) | Semiconductor chip and semiconductor device using the semiconductor chip | |
JP3925378B2 (en) | A method for manufacturing a high-frequency module device. | |
US20060071084A1 (en) | Process for manufacture of novel, inexpensive radio frequency identification devices | |
EP1424731A2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
EP1324261A1 (en) | Non-contact data carrier and method of fabricating the same | |
EP1429590A1 (en) | Thin film circuit board device and its manufacturing method | |
JP3377786B2 (en) | Semiconductor chip | |
EP0660967A1 (en) | Methods and apparatus for producing integrated circuit devices | |
TW200535954A (en) | Semiconductor device and manufacturing method thereof | |
US20190221345A1 (en) | Release layer-assisted selective embedding of magnetic material in cored and coreless organic substrates | |
JP4630114B2 (en) | Reader / writer and manufacturing method thereof | |
US7312528B2 (en) | Semiconductor device having antenna connection electrodes | |
JP3377787B1 (en) | Semiconductor chip and semiconductor device using the same | |
JP4434592B2 (en) | device | |
JP4177950B2 (en) | Manufacturing method of semiconductor device | |
CN111902935A (en) | Integrated magnetic core inductor on glass core substrate | |
JP2002092566A (en) | Coil on-chip module, manufacturing method thereof, and non-contact type ic card | |
JP4316851B2 (en) | Manufacturing method of semiconductor chip | |
JP2007180762A (en) | Semiconductor device | |
JP4783997B2 (en) | Contact / non-contact IC module and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |