JP4322516B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4322516B2 JP4322516B2 JP2003038088A JP2003038088A JP4322516B2 JP 4322516 B2 JP4322516 B2 JP 4322516B2 JP 2003038088 A JP2003038088 A JP 2003038088A JP 2003038088 A JP2003038088 A JP 2003038088A JP 4322516 B2 JP4322516 B2 JP 4322516B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- input terminal
- semiconductor device
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速な動作が要求されるＤＲＡＭ（Dynamic Random Access Memory）等の半導体装置に関し、特に各端子間の伝搬速度のバラツキを調整する機能を備えた半導体装置に関する。
【０００２】
【従来の技術】
ＤＲＡＭ等の半導体装置では、データ線、制御信号、クロック信号等の入力信号を介して外部のコントローラとの間でデータのやりとりを行っている。そのため、このような半導体装置では、各端子間または各素子間における各入力信号の伝搬速度の差であるスキューが大きくなると動作上不都合が生じる場合がある。特に、近年ＤＲＡＭ等の半導体装置の動作が高速化するにしたがって、伝搬速度のバラツキをできるだけ小さくするため、入力端子とグランド電位との間の容量である入力端子容量のバラツキ範囲が厳格に規格化されるようになってきている。このため、入力端子容量を調整するための回路を備えた半導体装置が提案されている（例えば、特許文献１参照。）。
【０００３】
このような従来の半導体装置の構成を図４に示す。この従来の半導体装置では、入力端子（ボンディングパッド）１０に接続された静電破壊防止用の入力保護抵抗４０を介して内部回路３０へ配線される途中で、入力端子容量調整用素子部２０を接続切り替え用アルミ配線を介して配置している。入力端子容量調整用素子部２０は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタからなる複数のＭＯＳ型容量素子２１により構成されている。この従来の半導体装置では、アルミ配線のパターンを変更することにより予め用意されていたＭＯＳ型容量素子２１の接続を切り替えることにより入力端子容量の調整が行われていた。
【０００４】
しかし、ＭＯＳトランジスタを用いたＭＯＳ型容量素子２１は、対グランド電位との間の抵抗であるジャンクション抵抗（Ｒｊ）が大きいため、容量を追加した際の抵抗成分が大きくなり、入力抵抗（Ｒｉ）の増加を招いてしまう。
【０００５】
図４に示した従来の半導体装置において、入力端子容量の調整を行った後の等価回路を図５に示す。
【０００６】
ボンディングパッド１０とグランド電位と間の容量としては、ボンディングパッド１０におけるＰＡＤ容量、ボンディングパッド１０から保護抵抗４０までの間の配線における配線容量、出力トランジスタにおける拡散容量、保護抵抗４０より後の内部配線における配線容量、その他の容量等様々な容量が存在する。そして、この容量とグランド電位との間には、それぞれジャンクション抵抗（Ｒｊ）が存在する。
【０００７】
この入力端子１０における入力端子容量（Ｃｉ）は、入力端子１０に接続されている全ての容量（Ｃｊ）を加算したものである。しかし、伝搬速度は、入力端子容量だけによって影響を受けるのではなく、各容量とグランド電位との間のジャンクション抵抗（Ｒｊ）の大きさによっても影響を受ける。そのため、近年の規格では入力端子容量（Ｃｉ）だけでなく入力抵抗（Ｒｉ）についても規格が設けられているものもある。この入力抵抗（Ｒｉ）とは、ジャンクション抵抗Ｒｊを接続されている容量（Ｃｊ）の容量値の大きさに基づいて重み付けして加算することにより算出される値である。
【０００８】
上記で説明したような入力端子容量（Ｃｉ）および入力抵抗（Ｒｉ）の値は、半導体装置の動作が高速化すればより厳しい規格内に収まるようにしなければならない。
【０００９】
例えば、ラムバス（登録商標）ＤＲＡＭ（以下ＲＤＲＡＭと称する。）では、各端子間における入力端子容量（Ｃｉ）のばらつきは６０ｆＦ（フェムトファラッド）以下、入力抵抗（Ｒｉ）は４〜１０Ωの範囲に設定することが定められている。
【００１０】
ＲＤＲＡＭとは、米国ラムバス（Rambus）社により開発されたデータ転送方式であるラムバス・インタフェースに準拠したＤＲＡＭであり、高速データ伝送を実現したＤＲＡＭである。
【００１１】
このＲＤＲＡＭを用いたシステムの代表的な構成を図６に示す。このシステムでは、ラムバスインタフェースを有するコントローラ（マスタ）５０と複数のＲＤＲＡＭ（スレーブ）６０1〜６０nとの間が、ラムバスチャネルと呼ばれるバス配線により接続された構成となっている。このラムバスチャネルは、伝送線のインピーダンスと等価な抵抗を介して終端電源に接続された高速小振幅信号等で構成されている。高速信号の中には２本のクロック信号があり、この２本のクロック信号は、マスタであるコントローラ５０側に供給されるクロック信号であるＣＴＭ（Clock To Master）と、コントローラ５０からスレーブであるＲＤＲＡＭ６０1〜６０n側に折り返されてきたクロック信号であるＣＦＭ（Clock From Master）とにより構成されている。
【００１２】
このようなシステムでは、１チャネル当たり最高で３２個のＲＤＲＡＭが接続されるので、クロック信号はＴＣＬＫとＲＣＬＫで合計６４個のピンに接続されることになる。つまり、最も端のＲＤＲＡＭへ入力されるＣＦＭは６４個目のピンとなる。
【００１３】
このような構成のシステムにおいては、入力抵抗（Ｒｉ）が大きいと、当初は０．８Ｖの振幅だったクロック波形が各ピンの入力抵抗（Ｒｉ）により減衰して、最端のＲＤＲＡＭへ入力される際には振幅が小さくなってしまう。最端のＲＤＲＡＭへ入力されるクロック信号において十分な振幅を確保するためには、各端子における入力抵抗（Ｒｉ）を小さくしなければならない。高周波数になれば振幅自体も小さくする必要があるので、入力抵抗（Ｒｉ）はさらに小さくする必要がある。
【００１４】
このように信号の減衰のみから考えると入力抵抗は極力小さな値に抑えたほうが良いが、あまり小さくしすぎるとパッケージ側のインダクタンスによるオーバーシュートが大きくなるという副作用が発生する。
【００１５】
そのため、入力抵抗の値はある一定の範囲内に抑える必要があり、現在のラムバスの仕様では、上述したように入力抵抗は４〜１０Ωの範囲に設定することが定められている。
【００１６】
上述した従来の半導体装置では、ＭＯＳ型容量素子を用いて入力端子容量の調整を行っていたため入力端子容量の調整を行うことにより入力抵抗も変化してしまう。そのため、入力抵抗をできるだけ変化することなく入力端子容量の調整を行うことも目的として、くし形の配線パターンを用いることにより容量成分を構成することが提案されている（例えば、特許文献２、３参照。）
このようなくし型の配線を用いて容量成分を構成した半導体装置の構成を図７に示す。
【００１７】
この半導体装置では、図７に示されるように、入力端子１０の一部が、一定の間隔で凹凸が設けられたくし形配線により構成されている。そして、このくし形配線に対抗して、くし形配線の凹部とそれぞれかみ合うように凸部が設けられたＧＮＤ（グランド）配線が設けられている。このＧＮＤ配線はグランド電位に接続されているので、くし形配線とＧＮＤ配線との静電結合により容量成分が構成される。そして、このＧＮＤ配線の長さを調整することにより容量の大きさの調整が可能となる。
【００１８】
このようなくし形電極を用いた半導体装置によれば、最上位の配線を変更するだけで入力端子容量の調整が可能であるため、変更に必要な製造工程を最小にすることができる。また、容量素子を配線のみで形成しているため、容量素子を調整したことにより増加する抵抗成分を小さくできるため、入力抵抗の増加分を抑えながら入力端子容量を調整することが可能である。また、パッド周りの禁止領域を有効利用することができるため、入力端子容量を調整するための回路の面積的な増加分を最小限に抑えることができる。
【００１９】
しかし、このようなくし形の配線パターンを用いて入力端子容量を調整するようにした従来の半導体装置では、入力端子容量（Ｃｉ）の調整を行うことは可能であるが、入力抵抗（Ｒｉ）の調整を行うことはできない。そのため、入力端子容量（Ｃｉ）と入力抵抗（Ｒｉ）の両方の規格を満たすことが困難であた。
【００２０】
【特許文献１】
特開２０００−３１３８６号公報
【特許文献２】
特許第３２９２１７５号公報
【特許文献３】
特開昭６２−２９１２１３号公報
【００２１】
【発明が解決しようとする課題】
上述した従来の半導体装置では、入力端子容量と入力抵抗を独立して調整することができず、両方の値を規格内に収める調整が困難であるという問題点があった。
【００２２】
本発明の目的は、入力端子容量と入力抵抗を独立して調整することを可能とし、入力端子容量を変化させることなく、入力抵抗の調整を行うことができる半導体装置を提供することである。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、入力端子を備えた半導体装置であって、
前記入力端子自体の外周に一定の間隔で凹凸を設けることにより形成されたくし形配線と、
前記くし形配線に対抗して設けられ、該くし形配線の凹部とそれぞれかみあうように凸部が形成された容量用配線と、
前記容量用配線の下層に設けられ、コンタクトを介して該容量用配線に接続されるとともに、端部がグランド電位に接続された抵抗配線とを有する。
【００２４】
本発明によれば、容量用配線の長さを変更することにより、容量用配線とくし形配線により形成される容量を調整することができ、容量用配線と抵抗配線を接続するコンタクトの位置を変更することによって、容量用配線とグランド電位との間の抵抗値を調整することができる。そのため、コンタクトの接続を変更するだけで抵抗値を調整することができ、入力端子容量を変化させることなく入力抵抗のみを調整することが可能となる。
【００２５】
また、本発明の他の半導体装置は、入力端子を備えた半導体装置であって、
前記入力端子自体の外周に一定の間隔で凹凸を設けることにより形成されたくし形配線と、
前記くし形配線に対抗して設けられ、該くし形配線の凹部とそれぞれかみあうように凸部が形成された容量用配線と、
前記容量用配線が設けられた位置の外側の下層に設けられ、コンタクトを介して前記入力端子が設けられた層に接続されるとともに端部がグランド電位に接続された抵抗配線と、
前記入力端子が形成された層において、前記コンタクトと前記容量用配線との間を、それぞれ接続するための接続配線とを有する。
【００２６】
本発明によれば、容量用配線の長さを変更することにより、容量用配線とくし形配線により形成される容量を調整することができ、容量用配線と抵抗配線を接続する接続配線の接続位置を変更することによって、容量用配線とグランド電位との間の抵抗値を調整することができる。そのため、コンタクトの接続を変更するだけで抵抗値を調整することができ、入力端子容量を変化させることなく入力抵抗のみを調整することが可能となる。また、コンタクトパターンを変更することなく抵抗値の変更が可能であるため、配線パターンの変更のみで入力端子容量と入力抵抗の両方の値を調整することが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２８】
（第１の実施形態）
図１は本発明の第１の実施形態の半導体装置の構成を示す図である。図１（ａ）は、本実施形態の半導体装置における配線パターンを示す図であり、図１（ｂ）は図１（ａ）における破線部分の断面図である。
【００２９】
本実施形態の半導体装置では、ある入力端子（ボンディングパッド）１０の入力端子容量（Ｃｉ）および入力抵抗（Ｒｉ）を、くし形配線１４、容量用配線１３、抵抗配線１１により調整する。本実施形態の半導体装置は、図５に示した等価回路図において、抵抗成分の小さいボンディングパッド部（ＰＡＤ部）の配線容量と、その抵抗成分を調整するものである。
【００３０】
くし形配線１４は、入力端子１０の外周に、この入力端子１０と同電位で形成されるとともに、一定の間隔で凹凸が設けられたくし形の形状となっている。容量用配線１３は、くし形配線１４に対抗して設けられていて、このくし形配線１４の凹部とそれぞれかみあうように凸部が形成されている。抵抗配線１１は、タングステン、ポリシリコン等の抵抗値の高い材質により形成された配線であり、容量用配線１３の下層に設けられ、一定間隔の複数のコンタクト１２を介してこの容量用配線１３に接続されるとともに、端部がグランド電位に接続されている。
【００３１】
本実施形態の半導体装置の構成をさらに詳細に説明する。本実施形態の半導体装置では、入力端子１０と同電位のくし形配線１４と入力端子１０の電位と異なる電位の容量用配線１３とが、入力端子１０の外周に交互に均等に入力端子１０と同層の配線により配置されている。容量用配線１３の凸部は、くし形配線１４を囲むようにして、それぞれ容量用配線１３の凸部と同層の配線により接続されている。この容量用配線１３の共通接続配線の下層には、図１（ｂ）に示されるように層間膜１５を介して抵抗配線１１が配置され、容量用配線１３と抵抗配線１１とは、複数のコンタクト１２を介して接続することができるような構造となっている。また、抵抗配線１１は固定電源であるグランド電位に接続されている。
【００３２】
本実施形態の半導体装置では、容量用配線１３の長さを変更することにより、容量用配線１３とくし形配線１４により形成される容量を調整することができる。また、容量用配線１３と抵抗配線１１を接続するコンタクト１２の位置を変更することによって、容量用配線１３とグランド電位との間の抵抗値を調整することができる。そして、コンタクト１２の接続を変更するだけで抵抗値を調整することができるので、入力端子容量（Ｃｉ）を変化させずに入力抵抗（Ｒｉ）のみを調整することが可能となる。
【００３３】
図１に示した第１の実施形態の半導体装置の各種配線により構成される回路の等価回路図を図２に示す。
【００３４】
この図２中、コンデンサ１６は、図１中のくし形配線１４と容量用配線１３により構成される容量成分を示したものである。この図２に示された回路図を参照するとわかるように、コンタクト１２を設ける位置を変更することによりコンデンサ１６とグランド電位との間の抵抗値を調整することができる。
【００３５】
つまり、本実施形態の半導体装置によれば、コンタクト１２の接続（コンタクトパターン）を変更するだけで入力抵抗（Ｒｉ）の抵抗値を調整することができるので、パッド側の容量を変更することなく抵抗調整を行うことができる。
【００３６】
（第２の実施形態）
図３は本発明の第２の実施形態の半導体装置の構成を示すブロック図である。図３（ａ）は、本実施形態の半導体装置における配線パターンを示す図であり、図３（ｂ）は図３（ａ）における破線部分の断面図である。図３において、図１中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。
【００３７】
上記第１の実施形態では、コンタクトパターンを変更して抵抗値の調整を行っていたが、本実施形態では、アルミ配線の配線パターンを変更することにより抵抗値の調整を行うようにしたものである。
【００３８】
容量調整のための容量用配線１３、くし形配線１４の構成は、図１に示した第１の実施形態と同様な構成のためその説明は省略する。本実施形態では、容量用配線１３の真下ではなく、容量用配線１３の外側の下層に、タングステン、ポリシリコン等の抵抗値の高い材質により形成された抵抗配線１１が配置されている。この抵抗配線１１は、第１の実施形態と同様に、端部がグランド電位に接続されている。そして、抵抗配線１１は、一定間隔のコンタクト１２を介して入力端子１０、くし形配線１４、容量用配線１３等が設けられた層に接続されている。そして、この複数のコンタクト１２は、接続配線１７により容量用配線１３にそれぞれ接続されている。
【００３９】
本実施形態によれば、入力端子容量（Ｃｉ）の調整と同様に、アルミ配線の配線パターンを変更するだけで入力抵抗（Ｒｉ）の抵抗値の調整を行うことが可能となる。
【００４０】
図３に示した第２の実施形態の半導体装置の各種配線により構成される回路の等価回路図は、図２に示した回路図とほぼ同様であり、複数のコンタクト１２と容量用配線１３との間が直接接続されずに接続配線１７によりそれぞれ接続されている点のみが異なるだけである。よって、アルミ配線の配線パターンを変更して、接続配線１７の接続位置を変更することにより、容量用配線１３とグランド電位との間の抵抗値を調整することができる。
【００４１】
上記で説明した第１の実施形態では、入力端子容量（Ｃｉ）と入力抵抗（Ｒｉ）の調整のためには、アルミ配線パターンとコンタクトパターンを変更する必要があったが、本実施形態では、アルミ配線パターンの変更のみに入力端子容量（Ｃｉ）と入力抵抗（Ｒｉ）の両方の値を調整することが可能となる。ただし、本実施形態では抵抗配線１１を容量用配線１３の外側に設ける必要があるため、上記で説明した第１の実施形態と比較すると、使用面積が増大してしまう。
【００４２】
上記第１および第２の実施形態では、半導体装置としてＤＲＡＭを用いた場合について説明したが、本発明はこれに限定されるものではなく、ＤＲＡＭ以外の他の半導体装置であっても各端子間の入力抵抗および入力端子容量を調整する必要がある半導体装置であれば同様に本発明を適用することができるものである。
【００４３】
さらに、上記第１および第２の実施形態では、入力端子（ボンディングパッド）が四角形であり、くし形配線１４および容量用配線１３がこの入力端子１０の３辺を覆うようにして設けられている場合を用いて説明したが、本発明はこのような構成に限定されるものではなく、１辺のみ、隣接する２辺のみ、または対抗する２辺のみがくし形配線１４および容量用配線１３により覆われているような場合に対しても適用可能である。また、４辺の全てがくし形配線１４および容量用配線１３により覆われている場合にも同様に本発明は適用可能である。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、コンタクトパターンまたはアルミ配線の接続パターンを変更することで入力抵抗を変更できるので、入力端子容量と入力抵抗を独立して調整することが可能となり、入力端子容量を変化させることなく入力抵抗の調整を行うことができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置における配線パターンを示す図（図１（ａ））および、図１（ａ）における破線部分の断面図（図１（ｂ））である。
【図２】図１に示した第１の実施形態の半導体装置の各種配線により構成される回路の等価回路図である。
【図３】本発明の第２の実施形態の半導体装置における配線パターンを示す図（図２（ａ））および、図２（ａ）における破線部分の断面図（図２（ｂ））である。
【図４】入力端子容量を調整するための回路を備えた従来の半導体装置の構成を示す図である。
【図５】図４に示した従来の半導体装置において、入力端子容量の調整を行った後の等価回路を示す図である。
【図６】ラムバスＤＲＡＭを用いたシステムの代表的な構成を示す図である。
【図７】くし型の配線を用いて容量成分を構成した半導体装置の構成を示す図である。
【符号の説明】
１０ 入力端子
１１ 抵抗配線
１２ コンタクト
１３ 容量用配線
１４ くし形配線
１５ 層間膜
１６ コンデンサ
１７ 接続配線
２０ 入力端子容量調整用素子部
２１ ＭＯＳ型容量素子
３０ 内部回路
４０ 入力保護抵抗
５０ コントローラ
６０1〜６０n ＲＤＲＡＭ
【発明の属する技術分野】
本発明は、高速な動作が要求されるＤＲＡＭ（Dynamic Random Access Memory）等の半導体装置に関し、特に各端子間の伝搬速度のバラツキを調整する機能を備えた半導体装置に関する。
【０００２】
【従来の技術】
ＤＲＡＭ等の半導体装置では、データ線、制御信号、クロック信号等の入力信号を介して外部のコントローラとの間でデータのやりとりを行っている。そのため、このような半導体装置では、各端子間または各素子間における各入力信号の伝搬速度の差であるスキューが大きくなると動作上不都合が生じる場合がある。特に、近年ＤＲＡＭ等の半導体装置の動作が高速化するにしたがって、伝搬速度のバラツキをできるだけ小さくするため、入力端子とグランド電位との間の容量である入力端子容量のバラツキ範囲が厳格に規格化されるようになってきている。このため、入力端子容量を調整するための回路を備えた半導体装置が提案されている（例えば、特許文献１参照。）。
【０００３】
このような従来の半導体装置の構成を図４に示す。この従来の半導体装置では、入力端子（ボンディングパッド）１０に接続された静電破壊防止用の入力保護抵抗４０を介して内部回路３０へ配線される途中で、入力端子容量調整用素子部２０を接続切り替え用アルミ配線を介して配置している。入力端子容量調整用素子部２０は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタからなる複数のＭＯＳ型容量素子２１により構成されている。この従来の半導体装置では、アルミ配線のパターンを変更することにより予め用意されていたＭＯＳ型容量素子２１の接続を切り替えることにより入力端子容量の調整が行われていた。
【０００４】
しかし、ＭＯＳトランジスタを用いたＭＯＳ型容量素子２１は、対グランド電位との間の抵抗であるジャンクション抵抗（Ｒｊ）が大きいため、容量を追加した際の抵抗成分が大きくなり、入力抵抗（Ｒｉ）の増加を招いてしまう。
【０００５】
図４に示した従来の半導体装置において、入力端子容量の調整を行った後の等価回路を図５に示す。
【０００６】
ボンディングパッド１０とグランド電位と間の容量としては、ボンディングパッド１０におけるＰＡＤ容量、ボンディングパッド１０から保護抵抗４０までの間の配線における配線容量、出力トランジスタにおける拡散容量、保護抵抗４０より後の内部配線における配線容量、その他の容量等様々な容量が存在する。そして、この容量とグランド電位との間には、それぞれジャンクション抵抗（Ｒｊ）が存在する。
【０００７】
この入力端子１０における入力端子容量（Ｃｉ）は、入力端子１０に接続されている全ての容量（Ｃｊ）を加算したものである。しかし、伝搬速度は、入力端子容量だけによって影響を受けるのではなく、各容量とグランド電位との間のジャンクション抵抗（Ｒｊ）の大きさによっても影響を受ける。そのため、近年の規格では入力端子容量（Ｃｉ）だけでなく入力抵抗（Ｒｉ）についても規格が設けられているものもある。この入力抵抗（Ｒｉ）とは、ジャンクション抵抗Ｒｊを接続されている容量（Ｃｊ）の容量値の大きさに基づいて重み付けして加算することにより算出される値である。
【０００８】
上記で説明したような入力端子容量（Ｃｉ）および入力抵抗（Ｒｉ）の値は、半導体装置の動作が高速化すればより厳しい規格内に収まるようにしなければならない。
【０００９】
例えば、ラムバス（登録商標）ＤＲＡＭ（以下ＲＤＲＡＭと称する。）では、各端子間における入力端子容量（Ｃｉ）のばらつきは６０ｆＦ（フェムトファラッド）以下、入力抵抗（Ｒｉ）は４〜１０Ωの範囲に設定することが定められている。
【００１０】
ＲＤＲＡＭとは、米国ラムバス（Rambus）社により開発されたデータ転送方式であるラムバス・インタフェースに準拠したＤＲＡＭであり、高速データ伝送を実現したＤＲＡＭである。
【００１１】
このＲＤＲＡＭを用いたシステムの代表的な構成を図６に示す。このシステムでは、ラムバスインタフェースを有するコントローラ（マスタ）５０と複数のＲＤＲＡＭ（スレーブ）６０1〜６０nとの間が、ラムバスチャネルと呼ばれるバス配線により接続された構成となっている。このラムバスチャネルは、伝送線のインピーダンスと等価な抵抗を介して終端電源に接続された高速小振幅信号等で構成されている。高速信号の中には２本のクロック信号があり、この２本のクロック信号は、マスタであるコントローラ５０側に供給されるクロック信号であるＣＴＭ（Clock To Master）と、コントローラ５０からスレーブであるＲＤＲＡＭ６０1〜６０n側に折り返されてきたクロック信号であるＣＦＭ（Clock From Master）とにより構成されている。
【００１２】
このようなシステムでは、１チャネル当たり最高で３２個のＲＤＲＡＭが接続されるので、クロック信号はＴＣＬＫとＲＣＬＫで合計６４個のピンに接続されることになる。つまり、最も端のＲＤＲＡＭへ入力されるＣＦＭは６４個目のピンとなる。
【００１３】
このような構成のシステムにおいては、入力抵抗（Ｒｉ）が大きいと、当初は０．８Ｖの振幅だったクロック波形が各ピンの入力抵抗（Ｒｉ）により減衰して、最端のＲＤＲＡＭへ入力される際には振幅が小さくなってしまう。最端のＲＤＲＡＭへ入力されるクロック信号において十分な振幅を確保するためには、各端子における入力抵抗（Ｒｉ）を小さくしなければならない。高周波数になれば振幅自体も小さくする必要があるので、入力抵抗（Ｒｉ）はさらに小さくする必要がある。
【００１４】
このように信号の減衰のみから考えると入力抵抗は極力小さな値に抑えたほうが良いが、あまり小さくしすぎるとパッケージ側のインダクタンスによるオーバーシュートが大きくなるという副作用が発生する。
【００１５】
そのため、入力抵抗の値はある一定の範囲内に抑える必要があり、現在のラムバスの仕様では、上述したように入力抵抗は４〜１０Ωの範囲に設定することが定められている。
【００１６】
上述した従来の半導体装置では、ＭＯＳ型容量素子を用いて入力端子容量の調整を行っていたため入力端子容量の調整を行うことにより入力抵抗も変化してしまう。そのため、入力抵抗をできるだけ変化することなく入力端子容量の調整を行うことも目的として、くし形の配線パターンを用いることにより容量成分を構成することが提案されている（例えば、特許文献２、３参照。）
このようなくし型の配線を用いて容量成分を構成した半導体装置の構成を図７に示す。
【００１７】
この半導体装置では、図７に示されるように、入力端子１０の一部が、一定の間隔で凹凸が設けられたくし形配線により構成されている。そして、このくし形配線に対抗して、くし形配線の凹部とそれぞれかみ合うように凸部が設けられたＧＮＤ（グランド）配線が設けられている。このＧＮＤ配線はグランド電位に接続されているので、くし形配線とＧＮＤ配線との静電結合により容量成分が構成される。そして、このＧＮＤ配線の長さを調整することにより容量の大きさの調整が可能となる。
【００１８】
このようなくし形電極を用いた半導体装置によれば、最上位の配線を変更するだけで入力端子容量の調整が可能であるため、変更に必要な製造工程を最小にすることができる。また、容量素子を配線のみで形成しているため、容量素子を調整したことにより増加する抵抗成分を小さくできるため、入力抵抗の増加分を抑えながら入力端子容量を調整することが可能である。また、パッド周りの禁止領域を有効利用することができるため、入力端子容量を調整するための回路の面積的な増加分を最小限に抑えることができる。
【００１９】
しかし、このようなくし形の配線パターンを用いて入力端子容量を調整するようにした従来の半導体装置では、入力端子容量（Ｃｉ）の調整を行うことは可能であるが、入力抵抗（Ｒｉ）の調整を行うことはできない。そのため、入力端子容量（Ｃｉ）と入力抵抗（Ｒｉ）の両方の規格を満たすことが困難であた。
【００２０】
【特許文献１】
特開２０００−３１３８６号公報
【特許文献２】
特許第３２９２１７５号公報
【特許文献３】
特開昭６２−２９１２１３号公報
【００２１】
【発明が解決しようとする課題】
上述した従来の半導体装置では、入力端子容量と入力抵抗を独立して調整することができず、両方の値を規格内に収める調整が困難であるという問題点があった。
【００２２】
本発明の目的は、入力端子容量と入力抵抗を独立して調整することを可能とし、入力端子容量を変化させることなく、入力抵抗の調整を行うことができる半導体装置を提供することである。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、入力端子を備えた半導体装置であって、
前記入力端子自体の外周に一定の間隔で凹凸を設けることにより形成されたくし形配線と、
前記くし形配線に対抗して設けられ、該くし形配線の凹部とそれぞれかみあうように凸部が形成された容量用配線と、
前記容量用配線の下層に設けられ、コンタクトを介して該容量用配線に接続されるとともに、端部がグランド電位に接続された抵抗配線とを有する。
【００２４】
本発明によれば、容量用配線の長さを変更することにより、容量用配線とくし形配線により形成される容量を調整することができ、容量用配線と抵抗配線を接続するコンタクトの位置を変更することによって、容量用配線とグランド電位との間の抵抗値を調整することができる。そのため、コンタクトの接続を変更するだけで抵抗値を調整することができ、入力端子容量を変化させることなく入力抵抗のみを調整することが可能となる。
【００２５】
また、本発明の他の半導体装置は、入力端子を備えた半導体装置であって、
前記入力端子自体の外周に一定の間隔で凹凸を設けることにより形成されたくし形配線と、
前記くし形配線に対抗して設けられ、該くし形配線の凹部とそれぞれかみあうように凸部が形成された容量用配線と、
前記容量用配線が設けられた位置の外側の下層に設けられ、コンタクトを介して前記入力端子が設けられた層に接続されるとともに端部がグランド電位に接続された抵抗配線と、
前記入力端子が形成された層において、前記コンタクトと前記容量用配線との間を、それぞれ接続するための接続配線とを有する。
【００２６】
本発明によれば、容量用配線の長さを変更することにより、容量用配線とくし形配線により形成される容量を調整することができ、容量用配線と抵抗配線を接続する接続配線の接続位置を変更することによって、容量用配線とグランド電位との間の抵抗値を調整することができる。そのため、コンタクトの接続を変更するだけで抵抗値を調整することができ、入力端子容量を変化させることなく入力抵抗のみを調整することが可能となる。また、コンタクトパターンを変更することなく抵抗値の変更が可能であるため、配線パターンの変更のみで入力端子容量と入力抵抗の両方の値を調整することが可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２８】
（第１の実施形態）
図１は本発明の第１の実施形態の半導体装置の構成を示す図である。図１（ａ）は、本実施形態の半導体装置における配線パターンを示す図であり、図１（ｂ）は図１（ａ）における破線部分の断面図である。
【００２９】
本実施形態の半導体装置では、ある入力端子（ボンディングパッド）１０の入力端子容量（Ｃｉ）および入力抵抗（Ｒｉ）を、くし形配線１４、容量用配線１３、抵抗配線１１により調整する。本実施形態の半導体装置は、図５に示した等価回路図において、抵抗成分の小さいボンディングパッド部（ＰＡＤ部）の配線容量と、その抵抗成分を調整するものである。
【００３０】
くし形配線１４は、入力端子１０の外周に、この入力端子１０と同電位で形成されるとともに、一定の間隔で凹凸が設けられたくし形の形状となっている。容量用配線１３は、くし形配線１４に対抗して設けられていて、このくし形配線１４の凹部とそれぞれかみあうように凸部が形成されている。抵抗配線１１は、タングステン、ポリシリコン等の抵抗値の高い材質により形成された配線であり、容量用配線１３の下層に設けられ、一定間隔の複数のコンタクト１２を介してこの容量用配線１３に接続されるとともに、端部がグランド電位に接続されている。
【００３１】
本実施形態の半導体装置の構成をさらに詳細に説明する。本実施形態の半導体装置では、入力端子１０と同電位のくし形配線１４と入力端子１０の電位と異なる電位の容量用配線１３とが、入力端子１０の外周に交互に均等に入力端子１０と同層の配線により配置されている。容量用配線１３の凸部は、くし形配線１４を囲むようにして、それぞれ容量用配線１３の凸部と同層の配線により接続されている。この容量用配線１３の共通接続配線の下層には、図１（ｂ）に示されるように層間膜１５を介して抵抗配線１１が配置され、容量用配線１３と抵抗配線１１とは、複数のコンタクト１２を介して接続することができるような構造となっている。また、抵抗配線１１は固定電源であるグランド電位に接続されている。
【００３２】
本実施形態の半導体装置では、容量用配線１３の長さを変更することにより、容量用配線１３とくし形配線１４により形成される容量を調整することができる。また、容量用配線１３と抵抗配線１１を接続するコンタクト１２の位置を変更することによって、容量用配線１３とグランド電位との間の抵抗値を調整することができる。そして、コンタクト１２の接続を変更するだけで抵抗値を調整することができるので、入力端子容量（Ｃｉ）を変化させずに入力抵抗（Ｒｉ）のみを調整することが可能となる。
【００３３】
図１に示した第１の実施形態の半導体装置の各種配線により構成される回路の等価回路図を図２に示す。
【００３４】
この図２中、コンデンサ１６は、図１中のくし形配線１４と容量用配線１３により構成される容量成分を示したものである。この図２に示された回路図を参照するとわかるように、コンタクト１２を設ける位置を変更することによりコンデンサ１６とグランド電位との間の抵抗値を調整することができる。
【００３５】
つまり、本実施形態の半導体装置によれば、コンタクト１２の接続（コンタクトパターン）を変更するだけで入力抵抗（Ｒｉ）の抵抗値を調整することができるので、パッド側の容量を変更することなく抵抗調整を行うことができる。
【００３６】
（第２の実施形態）
図３は本発明の第２の実施形態の半導体装置の構成を示すブロック図である。図３（ａ）は、本実施形態の半導体装置における配線パターンを示す図であり、図３（ｂ）は図３（ａ）における破線部分の断面図である。図３において、図１中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。
【００３７】
上記第１の実施形態では、コンタクトパターンを変更して抵抗値の調整を行っていたが、本実施形態では、アルミ配線の配線パターンを変更することにより抵抗値の調整を行うようにしたものである。
【００３８】
容量調整のための容量用配線１３、くし形配線１４の構成は、図１に示した第１の実施形態と同様な構成のためその説明は省略する。本実施形態では、容量用配線１３の真下ではなく、容量用配線１３の外側の下層に、タングステン、ポリシリコン等の抵抗値の高い材質により形成された抵抗配線１１が配置されている。この抵抗配線１１は、第１の実施形態と同様に、端部がグランド電位に接続されている。そして、抵抗配線１１は、一定間隔のコンタクト１２を介して入力端子１０、くし形配線１４、容量用配線１３等が設けられた層に接続されている。そして、この複数のコンタクト１２は、接続配線１７により容量用配線１３にそれぞれ接続されている。
【００３９】
本実施形態によれば、入力端子容量（Ｃｉ）の調整と同様に、アルミ配線の配線パターンを変更するだけで入力抵抗（Ｒｉ）の抵抗値の調整を行うことが可能となる。
【００４０】
図３に示した第２の実施形態の半導体装置の各種配線により構成される回路の等価回路図は、図２に示した回路図とほぼ同様であり、複数のコンタクト１２と容量用配線１３との間が直接接続されずに接続配線１７によりそれぞれ接続されている点のみが異なるだけである。よって、アルミ配線の配線パターンを変更して、接続配線１７の接続位置を変更することにより、容量用配線１３とグランド電位との間の抵抗値を調整することができる。
【００４１】
上記で説明した第１の実施形態では、入力端子容量（Ｃｉ）と入力抵抗（Ｒｉ）の調整のためには、アルミ配線パターンとコンタクトパターンを変更する必要があったが、本実施形態では、アルミ配線パターンの変更のみに入力端子容量（Ｃｉ）と入力抵抗（Ｒｉ）の両方の値を調整することが可能となる。ただし、本実施形態では抵抗配線１１を容量用配線１３の外側に設ける必要があるため、上記で説明した第１の実施形態と比較すると、使用面積が増大してしまう。
【００４２】
上記第１および第２の実施形態では、半導体装置としてＤＲＡＭを用いた場合について説明したが、本発明はこれに限定されるものではなく、ＤＲＡＭ以外の他の半導体装置であっても各端子間の入力抵抗および入力端子容量を調整する必要がある半導体装置であれば同様に本発明を適用することができるものである。
【００４３】
さらに、上記第１および第２の実施形態では、入力端子（ボンディングパッド）が四角形であり、くし形配線１４および容量用配線１３がこの入力端子１０の３辺を覆うようにして設けられている場合を用いて説明したが、本発明はこのような構成に限定されるものではなく、１辺のみ、隣接する２辺のみ、または対抗する２辺のみがくし形配線１４および容量用配線１３により覆われているような場合に対しても適用可能である。また、４辺の全てがくし形配線１４および容量用配線１３により覆われている場合にも同様に本発明は適用可能である。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、コンタクトパターンまたはアルミ配線の接続パターンを変更することで入力抵抗を変更できるので、入力端子容量と入力抵抗を独立して調整することが可能となり、入力端子容量を変化させることなく入力抵抗の調整を行うことができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置における配線パターンを示す図（図１（ａ））および、図１（ａ）における破線部分の断面図（図１（ｂ））である。
【図２】図１に示した第１の実施形態の半導体装置の各種配線により構成される回路の等価回路図である。
【図３】本発明の第２の実施形態の半導体装置における配線パターンを示す図（図２（ａ））および、図２（ａ）における破線部分の断面図（図２（ｂ））である。
【図４】入力端子容量を調整するための回路を備えた従来の半導体装置の構成を示す図である。
【図５】図４に示した従来の半導体装置において、入力端子容量の調整を行った後の等価回路を示す図である。
【図６】ラムバスＤＲＡＭを用いたシステムの代表的な構成を示す図である。
【図７】くし型の配線を用いて容量成分を構成した半導体装置の構成を示す図である。
【符号の説明】
１０ 入力端子
１１ 抵抗配線
１２ コンタクト
１３ 容量用配線
１４ くし形配線
１５ 層間膜
１６ コンデンサ
１７ 接続配線
２０ 入力端子容量調整用素子部
２１ ＭＯＳ型容量素子
３０ 内部回路
４０ 入力保護抵抗
５０ コントローラ
６０1〜６０n ＲＤＲＡＭ
Claims (4)
- 入力端子を備えた半導体装置であって、
前記入力端子自体の外周に一定の間隔で凹凸を設けることにより形成されたくし形配線と、
前記くし形配線に対抗して設けられ、該くし形配線の凹部とそれぞれかみあうように凸部が形成された容量用配線と、
前記容量用配線の下層に設けられ、コンタクトを介して該容量用配線に接続されるとともに、端部がグランド電位に接続された抵抗配線とを有する半導体装置。 - 入力端子を備えた半導体装置であって、
前記入力端子自体の外周に一定の間隔で凹凸を設けることにより形成されたくし形配線と、
前記くし形配線に対抗して設けられ、該くし形配線の凹部とそれぞれかみあうように凸部が形成された容量用配線と、
前記容量用配線が設けられた位置の外側の下層に設けられ、コンタクトを介して前記入力端子が設けられた層に接続されるとともに端部がグランド電位に接続された抵抗配線と、
前記入力端子が形成された層において、前記コンタクトと前記容量用配線との間を、それぞれ接続するための接続配線とを有する半導体装置。 - 前記入力端子が四角形であり、前記くし形配線および前記容量用配線が該入力端子の３辺を覆うようにして設けられている請求項１または２記載の半導体装置。
- 前記コンタクトが複数設けられている請求項１乃至請求項３のいずれか１項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038088A JP4322516B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
| US10/777,188 US6940148B2 (en) | 2003-02-17 | 2004-02-13 | Semiconductor device capable of adjusting input resistance without changing input terminal capacitance |
| TW093103614A TWI233202B (en) | 2003-02-17 | 2004-02-16 | Semiconductor device capable of adjusting input resistance without changing input terminal capacitance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038088A JP4322516B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247659A JP2004247659A (ja) | 2004-09-02 |
| JP4322516B2 true JP4322516B2 (ja) | 2009-09-02 |
Family
ID=32844453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038088A Expired - Fee Related JP4322516B2 (ja) | 2003-02-17 | 2003-02-17 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6940148B2 (ja) |
| JP (1) | JP4322516B2 (ja) |
| TW (1) | TWI233202B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153484A (ja) * | 2006-12-19 | 2008-07-03 | Elpida Memory Inc | 半導体集積回路 |
| GB2464542A (en) * | 2008-10-21 | 2010-04-28 | Cambridge Silicon Radio Ltd | Interdigitised metal on metal capacitor |
| JP5696686B2 (ja) * | 2011-08-30 | 2015-04-08 | 株式会社豊田中央研究所 | 半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724569A (en) * | 1980-07-18 | 1982-02-09 | Mitsubishi Electric Corp | Uhf band gaas fet |
| JPS6119136A (ja) * | 1984-07-05 | 1986-01-28 | Toshiba Corp | 半導体装置のワイヤボンデイング方法およびこれに用いるボンデイングパツド |
| JPS62291213A (ja) * | 1986-06-10 | 1987-12-18 | Nec Corp | 圧電振動子 |
| JPH03138962A (ja) | 1989-10-23 | 1991-06-13 | Nec Corp | 半導体集積回路 |
| JPH0498685A (ja) | 1990-08-13 | 1992-03-31 | Hitachi Ltd | 半導体集積回路装置 |
| JP3513333B2 (ja) * | 1995-09-29 | 2004-03-31 | キヤノン株式会社 | 多層プリント配線板およびそれを実装する電子機器 |
| JPH09102728A (ja) | 1995-10-04 | 1997-04-15 | Fujitsu Ltd | 弾性表面波素子 |
| US6764812B1 (en) * | 1996-06-25 | 2004-07-20 | Ronald M. Kubacki | Plasma deposited selective wetting material |
| JP4080582B2 (ja) * | 1997-12-22 | 2008-04-23 | 株式会社東芝 | 半導体集積回路装置 |
| JP3164066B2 (ja) | 1998-07-09 | 2001-05-08 | 日本電気株式会社 | 半導体装置 |
| JP3292175B2 (ja) * | 1999-05-13 | 2002-06-17 | 日本電気株式会社 | 半導体装置 |
| JP2001168223A (ja) * | 1999-12-07 | 2001-06-22 | Fujitsu Ltd | 半導体装置 |
| JP2001267503A (ja) * | 2000-03-16 | 2001-09-28 | Toshiba Corp | キャパシタ及び集積回路 |
| JP2002222918A (ja) | 2001-01-23 | 2002-08-09 | Nec Microsystems Ltd | 半導体装置 |
-
2003
- 2003-02-17 JP JP2003038088A patent/JP4322516B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-13 US US10/777,188 patent/US6940148B2/en not_active Expired - Fee Related
- 2004-02-16 TW TW093103614A patent/TWI233202B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200421597A (en) | 2004-10-16 |
| US6940148B2 (en) | 2005-09-06 |
| US20040159941A1 (en) | 2004-08-19 |
| TWI233202B (en) | 2005-05-21 |
| JP2004247659A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266821A (en) | Chip decoupling capacitor | |
| TW200302627A (en) | Semiconductor integrated circuit apparatus | |
| US20090134524A1 (en) | Semiconductor integrated circuit | |
| US6268643B1 (en) | Lead frame device for delivering electrical power to a semiconductor die | |
| US6124625A (en) | Chip decoupling capacitor | |
| JP4322516B2 (ja) | 半導体装置 | |
| JP2002532903A (ja) | 容量性素子を有する集積回路 | |
| KR20230013557A (ko) | 평면형 t-코일 및 이를 포함하는 집적 회로 | |
| KR100304676B1 (ko) | 지연시간의 증가없이 소정의 용량치로 설정가능한 반도체 장치및 그 제조방법 | |
| JP2682397B2 (ja) | セルベース設計半導体集積回路装置 | |
| JP4904619B2 (ja) | 半導体装置 | |
| US20190363060A1 (en) | Apparatuses and methods for pin capacitance reduction including bond pads and circuits in a semiconductor device | |
| JP4457551B2 (ja) | 静電放電と過電圧に対する集積回路の保護 | |
| JPS63142656A (ja) | セミカスタム半導体集積回路 | |
| US20170263693A1 (en) | Semiconductor device | |
| US20080217750A1 (en) | Semiconductor device | |
| US20150014837A1 (en) | Image forming apparatus, chip, and chip package | |
| KR20090026604A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| JP3119625B2 (ja) | 容量素子内蔵半導体装置および入力端子容量調整方法 | |
| US10847433B2 (en) | Apparatuses and methods for coupling contact pads to a circuit in a semiconductor device | |
| JP2005038881A (ja) | 半導体装置、及び分圧回路 | |
| KR100329076B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS58141567A (ja) | 半導体集積回路の入力保護装置 | |
| JPH03270067A (ja) | 半導体集積装置 | |
| JP2003152091A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041217 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |