JP4317332B2

JP4317332B2 - Method for manufacturing substrate for active matrix display device

Info

Publication number: JP4317332B2
Application number: JP2001180183A
Authority: JP
Inventors: 満千田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-06-14
Filing date: 2001-06-14
Publication date: 2009-08-19
Anticipated expiration: 2021-06-14
Also published as: JP2002373990A

Description

【０００１】
【発明の属する技術分野】
本発明は、多結晶シリコン薄膜を用いた薄膜トランジスタを有するアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ；ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）は、アクティブマトリクス型液晶表示装置等に応用できるため、近年その開発が盛んに行われている。特に、多結晶シリコン（ｐ−Ｓｉ）薄膜を活性層に用いたＴＦＴは、従来の非晶質シリコン（ａ−Ｓｉ）薄膜を活性層に用いたＴＦＴと比較して電子移動度が２桁以上大きい。このため素子のサイズを小さくでき、高精細化が可能であるという優位点がある。また、駆動回路等の周辺回路も各画素をスイッチングするＴＦＴと同一の基板上に集積できるため、工程数や部品数を大幅に減少でき、低コストで高信頼性を有する液晶表示装置を得ることができる。
【０００３】
ところで、シリコン（Ｓｉ）結晶の（１１１）面と（１００）面とを比較すると、（１１１）面は電子移動度が（１００）面の約２／３であり、正孔の移動度は約２倍である。すなわち、ｎチャネルＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｅｄｅｄＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）は、（１００）面を優先配向させたｐ−Ｓｉ薄膜（以下「（１００）優先配向ｐ−Ｓｉ薄膜」という。）でチャネル領域を形成することにより移動度が向上し、ｐチャネルＭＯＳＦＥＴは、（１１１）面を優先配向させたｐ−Ｓｉ薄膜（以下「（１１１）優先配向ｐ−Ｓｉ薄膜」という。）でチャネル領域を形成することにより移動度が向上する。特開平６−２８３４２２号公報（以下「文献１」という。）に開示されているように、ガラス基板上に（１１１）優先配向ｐ−Ｓｉ薄膜を形成する方法としては、水素及び酸素が十分に除去されたａ−Ｓｉ薄膜にパルスレーザを多数回照射することが知られている。
【０００４】
一方、特開平１０−２６１７９９号公報（以下「文献２」という。）及び特開平１０−４１２３４号公報（以下「文献３」という。）には、基板に対するレーザの相対的な移動量を小さくして重ね率が高くなるようにしたパルスレーザをａ−Ｓｉ薄膜又はｐ−Ｓｉ薄膜に照射することにより、（１００）優先配向ｐ−Ｓｉ薄膜が形成されることが開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の方法で形成された（１００）優先配向ｐ−Ｓｉ薄膜は、表面粗さ（表面凹凸）が平方自乗平均（ＲＭＳ）で１５ｎｍ程度と大きく、下地のシリコン酸化膜（ＳｉＯ₂膜）と（１００）優先配向ｐ−Ｓｉ薄膜との良好な界面が得られない。このため、耐圧や移動度が低下し、優れた特性のＴＦＴを得ることが困難であるという問題が生じている。
【０００６】
また、（１００）優先配向ｐ−Ｓｉ薄膜をアイランド状にパターニングした後の下地にも凹凸が残ることがあるため、表示領域のＴＦＴのチャネル領域に（１００）優先配向ｐ−Ｓｉ薄膜を用いると、液晶表示装置の表示品質が劣化するおそれがあるという問題が生じている。表面粗さを減少させる対策として、文献２に、（１００）優先配向ｐ−Ｓｉ薄膜表面を化学機械研磨（ＣＭＰ；ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法を用いて研磨することにより平坦化する方法が開示されている。しかし、ＣＭＰ法は研磨処理に要する時間が多大であり、また、面積の大きい基板全面で均一な平坦度を得るのが困難である。
【０００７】
本発明の目的は、優れたＴＦＴ特性及び表示品質が得られる周辺回路一体型のアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のバスラインと、前記複数のバスラインで画定された複数の画素領域がマトリクス状に配置された表示領域と、前記表示領域の周囲に配置された周辺回路形成領域と、前記基板上に形成され、（１００）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第１の薄膜トランジスタと、前記基板上に形成され、（１１１）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第２の薄膜トランジスタとを有することを特徴とするアクティブマトリクス型表示装置用基板によって達成される。
【０００９】
また、上記目的は、基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域に、（１００）優先配向多結晶シリコン薄膜を形成する第１の工程と、前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域以外の第２の領域に、（１１１）優先配向多結晶シリコン薄膜を形成する第２の工程とを有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法によって達成される。
【００１０】
【発明の実施の形態】
まず、本発明の実施の形態の前提となる発明原理について説明する。文献２及び文献３では、パルスレーザ照射中のチャンバ内の雰囲気等については言及されていない。しかし、本発明者は（１００）優先配向ｐ−Ｓｉ薄膜を形成するためには、レーザビームの高い重ね率だけでなく、照射雰囲気中の酸素分圧又はａ−Ｓｉ薄膜上の酸化膜が重要な役割を果たすことを見い出した。さらに、酸素分圧を変化させることにより、ｐ−Ｓｉの結晶方位を変化させることなく（１００）優先配向ｐ−Ｓｉ薄膜の表面粗さを低減できることを見い出し、所定の酸素分圧で表面粗さを８ｎｍ程度（ＲＭＳ）にすることができた。しかし、それ以上酸素分圧が低すぎると（１００）優先配向ｐ−Ｓｉ薄膜が形成されないことも分かった。
【００１１】
具体的には、基板上に形成されたａ−Ｓｉ薄膜又は任意の結晶方位を有するｐ−Ｓｉ薄膜に対してパルスレーザを照射する際に、レーザビームの重ね率を９５〜９９．９％とし、酸素分圧を重ね率に適した所定の値以上としたときに、（１００）優先配向ｐ−Ｓｉ薄膜を得ることができた。酸素分圧は、重ね率が９５％のときが１０Ｐａ以上であり、重ね率が９９％のときが０．１Ｐａ以上である。また、レーザの照射エネルギーは表面粗さが最大となるところの近傍である。また、真空中又は不活性ガス雰囲気中でのパルスレーザ照射であっても、ａ−Ｓｉ薄膜表面に薄い酸化膜３６のある状態で、レーザの重ね率を９５〜９９．９％とすることにより、同様に（１００）優先配向ｐ−Ｓｉ薄膜を得ることができた。ただし、酸化膜が厚すぎると（１００）面を得ることが困難となり、レーザ・アブレーション等の原因ともなるので、酸化膜の膜厚は１〜１０ｎｍ程度であることが望ましい。酸素を含む雰囲気中で結晶化を行うと表面が酸化されて、薄い酸化膜が形成されることから、（１００）優先配向ｐ−Ｓｉ薄膜を形成するためには、レーザ照射による結晶化の際にａ−Ｓｉ薄膜又はｐ−Ｓｉ薄膜の表面に薄い酸化膜ができていることが重要であり、この酸化膜の存在によって（１００）面が安定化されると考えられる。
【００１２】
次に、本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板について図１乃至図１２を用いて説明する。図１は、本実施の形態によるアクティブマトリクス型表示装置用基板の構成を示している。ガラス基板２上には、画素領域がマトリクス状に配置された表示領域３０が形成されている。表示領域３０の周囲のガラス基板２端部には、図中右側にゲートバスライン駆動回路形成領域３２が形成され、図中上側にドレインバスライン駆動回路形成領域３３が形成されている。また、両駆動回路形成領域３２、３３を含むガラス基板２端部の周辺回路形成領域には、メモリやプロセッサ（ＣＰＵ）等が配置されていてもかまわない。
【００１３】
図２は、本実施の形態によるアクティブマトリクス型表示装置用基板上の一素子を基板面に垂直に切断した断面を示している。図２（ａ）は表示領域３０の画素領域毎にスイッチング素子として形成されたＴＦＴ２６の断面を示しており、図２（ｂ）はゲートバスライン駆動回路形成領域３２に回路素子として形成されたＴＦＴ２７の断面を示している。図２（ａ）に示すように、ガラス基板２上には下地シリコン窒化膜（下地ＳｉＮ膜）３が形成されている。下地ＳｉＮ膜３上には下地ＳｉＯ₂膜４が形成されている。下地ＳｉＯ₂膜４上には、チャネル領域となる（１１１）優先配向ｐ−Ｓｉ薄膜８が形成されている。（１１１）優先配向ｐ−Ｓｉ薄膜８の図中左端部にはドレイン領域１６が形成され、図中右端部にはソース領域１４が形成されている。（１１１）優先配向ｐ−Ｓｉ薄膜８上にはゲート絶縁膜１０を介してゲート電極１２が形成されている。ゲート電極１２上には層間絶縁膜１８が形成されている。層間絶縁膜１８上にはドレイン電極２４が形成されており、コンタクトホール２０を介して、ドレイン領域１６と電気的に接続されている。同様に、層間絶縁膜１８上にはソース電極２２が形成されており、コンタクトホール２０’を介して、ソース領域１４と電気的に接続されている。
【００１４】
また、ゲートバスライン駆動回路形成領域３２のＴＦＴ２７は、図２（ｂ）に示すように、チャネル領域が（１００）優先配向ｐ−Ｓｉ薄膜９で形成されていることを除き、図２（ａ）に示すＴＦＴ２６と同様の構成を有している。
【００１５】
次に、本実施の形態によるアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置の製造方法について図３乃至図１２を用いて説明する。図３乃至図１２は、本実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。図３乃至図１２において、（ａ）は図２（ａ）と同一の断面を示しており、（ｂ）は図２（ｂ）と同一の断面を示している。
【００１６】
まず、図３（ａ）、（ｂ）に示すようなガラス基板２上に、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法やＬＰＣＶＤ（ＬｏｗＰｒｅｓｓｕｒｅＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、スパッタ法等を用いて、例えば膜厚５０ｎｍ程度の下地ＳｉＮ膜３を成膜する。続いて、下地ＳｉＮ膜３上に、例えば膜厚２００ｎｍ程度の下地ＳｉＯ₂膜４を成膜する（図４（ａ）、（ｂ））。次に、図５（ａ）、（ｂ）に示すように、プラズマＣＶＤ法やＬＰＣＶＤ法、スパッタ法等を用いて、１０〜２００ｎｍ程度（例えば５０ｎｍ）の膜厚のａ−Ｓｉ薄膜６を成膜する。次に、例えば４５０℃で２時間程度の水素抜きアニール（熱処理）を行う。なお、ａ−Ｓｉ薄膜６中の水素濃度が十分に低ければ、水素抜きアニールの工程を省くことも可能である。続いて、ａ−Ｓｉ薄膜６表面にフッ酸処理を行い、ａ−Ｓｉ薄膜６表面の自然酸化膜を除去する。
【００１７】
次に、図６（ａ）、（ｂ）に示すように、真空中又は窒素、ヘリウム、アルゴン、ネオン、キセノン、クリプトン等の不活性ガス雰囲気中で、表示領域３０のａ−Ｓｉ薄膜６へパルスレーザを照射して、（１１１）優先配向ｐ−Ｓｉ薄膜８を形成する。このとき、図１に示すゲートバスライン駆動回路形成領域３２及びドレインバスライン駆動回路形成領域３３等の周辺回路形成領域にはパルスレーザが照射されないように、マスク３８を用いてレーザ光を遮光する。
【００１８】
高真空中でレーザ照射するとレーザの照射窓にＳｉが付着してレーザ照射装置の保守点検の周期が短くなるため、パルスレーザ照射時のアニールチャンバ内の真空度はあまり高くないことが望ましい。一度高真空に排気し、ある程度の圧力まで不活性ガスを導入して、レーザ照射を行ってもよい。
【００１９】
パルスレーザは、ＸｅＣｌ（波長３０８ｎｍ）やＫｒＦ（波長２４８ｎｍ）、ＡｒＦ（波長１９３ｎｍ）等のエキシマレーザが使用される。パルスレーザには、例えば２００×０．５ｍｍ²の長尺ビームを使用する。照射方法は、１ショット照射する毎に照射領域の短軸方向に照射領域を移動させるスキャンアニールを用い、重ね率は例えば９８．０〜９９．９％とする。このときパルスレーザは、同一領域について５０〜１０００ショット照射することになる。（１１１）優先配向ｐ−Ｓｉ薄膜８を形成するためには、重ね率９９％（同一領域について１００ショット）以上であることが望ましい。また、照射方法はスキャンアニールに限られず、位置を固定して５０〜１０００ショット照射し、それから照射領域のごく一部だけが重なるように照射領域を移動させて同様に５０〜１０００ショット照射することを繰り返してもよい。この場合、ビームの照射領域の形状は、長尺ビームよりも縦横比が小さく正方形に近い形状の方が好ましい。照射されるパルスレーザの照射エネルギー密度は、ｐ−Ｓｉが微結晶化するエネルギー密度よりも小さい１００〜１０００ｍＪ／ｃｍ²程度（例えば４００ｍＪ／ｃｍ²）とする。
【００２０】
ここで、図６（ｃ）は図６（ａ）に示す（１１１）優先配向ｐ−Ｓｉ薄膜８を基板面に垂直方向に見た平面図であり、図６（ｄ）は図６（ｂ）に示すａ−Ｓｉ薄膜６を基板面に垂直方向に見た平面図である。図６（ｃ）、（ｄ）に示すように、このレーザ照射により、多数の（１１１）配向の結晶粒４０が配列した（１１１）優先配向ｐ−Ｓｉ薄膜８が表示領域３０のみに形成される。
【００２１】
次に、酸素分圧が０．１Ｐａ以上となるようにアニールチャンバ内に酸素ガスを導入する。続いて、図７（ａ）、（ｂ）に示すように、酸素を含む雰囲気中で、ゲートバスライン駆動回路形成領域３２及びドレインバスライン駆動回路形成領域３３等の周辺回路形成領域のａ−Ｓｉ薄膜６へパルスレーザを照射し、（１００）優先配向ｐ−Ｓｉ薄膜９を形成する。このとき、既に（１１１）優先配向ｐ−Ｓｉ薄膜８が形成された表示領域３０にはパルスレーザが照射されないように、マスク３８’を用いてレーザ光を遮光する。パルスレーザの重ね率は例えば９９％とする。この際、ステージあるいはパルスレーザの１ショット毎の移動距離は長尺ビームの短軸方向の長さの１％である５μｍとなるが、その精度は±１μｍ以下であることが望ましい。パルスレーザの照射エネルギー密度は、例えば３８０ｍＪ／ｃｍ²とする。この照射エネルギーは、表面の凹凸が最大となるエネルギーに近い値であることが望ましい。照射中のパルスレーザのエネルギー変動は小さい方が望ましく、±３％以下、好ましくは±１％以下であることが望ましい。
【００２２】
ここで、図７（ｃ）は図７（ａ）に示す（１１１）優先配向ｐ−Ｓｉ薄膜８を基板面に垂直方向に見た平面図であり、図７（ｄ）は図７（ｂ）に示す（１００）優先配向ｐ−Ｓｉ薄膜９を基板面に垂直方向に見た平面図である。図７（ｃ）、（ｄ）に示すように、このレーザ照射により、周辺回路形成領域のみに正方形状の多数の（１００）配向の結晶粒４１が格子状に配列した（１００）優先配向ｐ−Ｓｉ薄膜９が形成される。なお、（１００）優先配向ｐ−Ｓｉ薄膜９を形成した後に、（１１１）優先配向ｐ−Ｓｉ薄膜８を形成してももちろん構わない。
【００２３】
なお、酸素ガスを導入して（１００）優先配向ｐ−Ｓｉ薄膜９を形成した工程の後に、結晶化のときよりも低い照射エネルギー密度（例えば３４０ｍＪ／ｃｍ²）、少ない重ね率（９０〜９７％程度）で、（１１１）優先配向ｐ−Ｓｉ薄膜８が形成された表示領域３０のみ又は基板全面にレーザ照射を行ってもよい。この酸素を含む雰囲気中でのレーザ照射により、表示領域３０に形成された（１１１）優先配向ｐ−Ｓｉ薄膜８の欠陥が修復され、良好な界面が得られる。
【００２４】
次に、図８（ａ）、（ｂ）に示すように、（１１１）優先配向ｐ−Ｓｉ薄膜８及び（１００）優先配向ｐ−Ｓｉ薄膜９をパターニングしてアイランド化する。次に、両ｐ−Ｓｉ薄膜８、９に例えばボロン（Ｂ）をイオンドーピングしてからアニールし、Ｐ型のｐ−Ｓｉ薄膜８、９を形成する。次に、プラズマＣＶＤ法等を用いて、両ｐ−Ｓｉ薄膜８、９上にＳｉＯ₂等を成膜し、ゲート絶縁膜１０を形成する。両ｐ−Ｓｉ薄膜８、９をパターニングする前に連続的にゲート絶縁膜１０を形成し、その後にパターニングしてもよい。
【００２５】
次に、図９（ａ）、（ｂ）に示すように、スパッタ法等を用いてゲート形成金属層を成膜してパターニングし、ゲート絶縁膜１０上のゲート電極１２を形成する。次に、図１０（ａ）、（ｂ）に示すように、ゲート電極１２をマスクとして両ｐ−Ｓｉ薄膜８、９にリン（Ｐ）をイオンドーピングして、次いでアニール処理を行い、共にＮ型のソース領域１４、ドレイン領域１６を自己整合的に形成する。次に、図１１（ａ）、（ｂ）に示すように、プラズマＣＶＤ法等を用いて、ゲート電極１２、ソース／ドレイン領域１４、１６上にＳｉＮ膜等を成膜し、層間絶縁膜１８を形成する。
【００２６】
次に、図１２（ａ）、（ｂ）に示すように、ソース／ドレイン領域１４、１６上の層間絶縁膜１８を開口してコンタクトホール２０、２０’を形成する。次に、層間絶縁膜１８上に、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）、Ｔｉをこの順に成膜してパターニングし、コンタクトホール２０を介してドレイン領域１６に接続されるドレイン電極２４を形成し、同時にコンタクトホール２０’を介してソース領域１４に接続されるソース電極２２を形成する。以上説明した工程を経て、図２（ａ）、（ｂ）に示す本実施の形態によるアクティブマトリクス型表示装置用基板が完成する。この後対向基板と貼り合わせ、両基板間に液晶を封止して、本実施の形態による液晶表示装置が完成する。
【００２７】
本実施の形態によれば、同一基板上の異なる領域に、（１１１）優先配向ｐ−Ｓｉ薄膜８と（１００）優先配向ｐ−Ｓｉ薄膜９とを選択的に形成することができる。このため、周辺回路形成領域のＴＦＴ２７を（１００）優先配向ｐ−Ｓｉ薄膜９でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴとしても、表示領域３０のＴＦＴ２６を（１１１）優先配向ｐ−Ｓｉ薄膜８でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴとすることができる。したがって、表示領域３０のＴＦＴ２６のｐ−Ｓｉ薄膜をパターニングした後の下地の凹凸が減少するので液晶表示装置の表示品質が劣化することがない。なお、表示領域３０のＴＦＴ２６は、周辺回路形成領域のＴＦＴ２７ほどの特性は要求されないため、（１１１）優先配向ｐ−Ｓｉ薄膜８でｎチャネルを形成することによる移動度の低下は問題とならない。また、周辺回路形成領域のＴＦＴ２７を（１００）優先配向ｐ−Ｓｉ薄膜９でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴとし、表示領域３０のＴＦＴ２６を（１１１）優先配向ｐ−Ｓｉ薄膜８でｐチャネルが形成されたｐチャネルＭＯＳＦＥＴとすることももちろん可能である。
【００２８】
また、図６及び図７に示した工程で、ＣＭＯＳ形成用のより微細なパターンを有するマスク３８を使用すれば、（１００）優先配向ｐ−Ｓｉ薄膜９でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴと、（１１１）優先配向ｐ−Ｓｉ薄膜８でｐチャネルが形成されたｐチャネルＭＯＳＦＥＴとが互いに相補型に接続されたＣＭＯＳ（ＣｏｍｐｉｅｍｅｎｔａｒｙＭＯＳ）回路を形成することができる。ＣＭＯＳ回路の集積度を向上させるためには、ｎＭＯＳの電子移動度だけでなく、ｐＭＯＳの正孔の移動度の向上が不可欠である。Ｓｉ結晶の（１１１）面は、（１００）面と比較すると、電子移動度が約２／３であり、正孔の移動度が約２倍である。このため、本実施の形態によれば、周辺回路形成領域内のＣＭＯＳ回路の面積を縮小でき、回路の集積度を向上させ、駆動回路だけでなくその他の回路（メモリ等）を集積させることができる。
【００２９】
次に、本発明の第２の実施の形態によるアクティブマトリクス型表示装置用基板について図１３及び図１４を用いて説明する。本実施の形態によるアクティブマトリクス型表示装置用基板の構成は、図１及び図２に示した第１の実施の形態によるアクティブマトリクス型表示装置用基板と同一であるのでその説明は省略する。
【００３０】
本実施の形態によるアクティブマトリクス型表示装置用基板の製造方法について、第１の実施の形態の説明で用いた図３乃至図５、図８乃至図１２を参照しつつ、図１３及び図１４を用いて説明する。まず、図３乃至図５に示した第１の実施の形態と同様に、ガラス基板２上に例えば膜厚５０ｎｍ程度の下地ＳｉＮ膜３、膜厚２００ｎｍ程度の下地ＳｉＯ₂膜４及び膜厚１０〜２００ｎｍ程度（例えば５０ｎｍ）のａ−Ｓｉ薄膜６をこの順に成膜する。続いて、プラズマＣＶＤ法、ＬＰＣＶＤ法、スパッタ法等を用いて、膜厚１〜２０ｎｍ程度（例えば５ｎｍ）の酸化膜（ＳｉＯ₂膜）３６を成膜する。次に、例えば４５０℃で２時間程度の水素抜きアニールを行う。次に、図１３（ａ）、（ｂ）に示すように、酸化膜３６をパターニングし、ゲートバスライン駆動回路形成領域３２及びドレインバスライン駆動回路形成領域３３等の周辺回路形成領域以外の酸化膜３６を除去する。
【００３１】
次に、図１４（ａ）、（ｂ）に示すように、真空中又は窒素、アルゴン等の不活性ガス雰囲気中で、第１の実施の形態と同様のパルスレーザを照射する。ここで、図１４（ｃ）は図１４（ａ）に示す（１１１）優先配向ｐ−Ｓｉ薄膜８を基板面に垂直に見た平面図であり、図１４（ｄ）は図１４（ｂ）に示す（１００）優先配向ｐ−Ｓｉ薄膜９を基板面に垂直に見た平面図である。図１４（ｃ）、（ｄ）に示すように、このレーザ照射により、多数の（１１１）配向の結晶粒４０が配列した表示領域の（１１１）優先配向ｐ−Ｓｉ薄膜８と、正方形状の多数の（１００）配向の結晶粒４１が格子状に配列した周辺回路形成領域の（１００）優先配向ｐ−Ｓｉ薄膜９とが同時に形成される。その後、図８乃至図１２に示した第１の実施の形態と同様の製造工程を経て、本実施の形態によるアクティブマトリクス型表示装置用基板が完成する。
【００３２】
本実施の形態では、所定の形状にパターニングされた酸化膜３６を用いて、一工程のみのレーザ照射で（１１１）優先配向ｐ−Ｓｉ薄膜８と（１００）優先配向ｐ−Ｓｉ薄膜９とを同時に形成している。このため、本実施の形態によれば、第１の実施の形態と同様の効果をより容易に実現できる。
【００３３】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態の図７（ａ）、（ｂ）に示した工程では、酸素を含む雰囲気中でレーザを照射しているが、本発明はこれに限らず、オゾン、水蒸気又は原子状酸素等を含む雰囲気中でも同様の効果が得られる。
【００３４】
また、上記実施の形態では、熱処理工程以外でのガラス基板２の温度を室温としたが、本発明はこれに限らず、ガラス基板２にダメージのない室温から４５０℃程度までの範囲の温度を用いてもよい。
【００３５】
さらに、上記実施の形態では、ａ−Ｓｉ薄膜６表面をフッ酸処理することにより自然酸化膜を除去しているが、本発明はこれに限られない。ａ−Ｓｉ薄膜６を成膜した後、大気にさらすことなくアニールチャンバへ搬送すれば、自然酸化膜が形成されないため、フッ酸処理する必要はない。
【００３６】
また、上記第２の実施の形態では、ａ−Ｓｉ薄膜６上の酸化膜３６をプラズマＣＶＤ法、ＬＰＣＶＤ法及びスパッタ法等で形成したが、本発明はこれに限られない。水素抜きアニール及び自然酸化膜の除去の後に、基板をオゾン水や過酸化水素水等の酸化性を有する溶液に浸したり、酸素プラズマに浸したり、あるいは酸素を含む雰囲気中で紫外光を照射したりすることにより酸化膜３６を形成してもよい。また、ａ−Ｓｉ薄膜６上に塗布したレジストを所定の形状にパターニングした後にオゾン水等に浸して酸化膜３６を形成し、その後レジストを除去することにより、酸化膜３６を選択的に形成してもよい。さらに、酸素を含む雰囲気中で、所定の形状のフォトマスク等を用いて紫外光や紫外領域のレーザをａ−Ｓｉ薄膜６に照射することにより、酸化膜３６を選択的に形成してもよい。
【００３７】
以上説明した実施の形態によるアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置は、以下のようにまとめられる。
（付記１）
基板上に形成された複数のバスラインと、
前記複数のバスラインで画定された複数の画素領域がマトリクス状に配置された表示領域と、
前記表示領域の周囲に配置された周辺回路形成領域と、
前記基板上に形成され、（１００）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第１の薄膜トランジスタと、
前記基板上に形成され、（１１１）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第２の薄膜トランジスタと
を有することを特徴とするアクティブマトリクス型表示装置用基板。
【００３８】
（付記２）
付記１記載のアクティブマトリクス型表示装置用基板において、
前記第１の薄膜トランジスタはｎチャネルＭＯＳＦＥＴであり、
前記第２の薄膜トランジスタはｐチャネルＭＯＳＦＥＴであること
を特徴とするアクティブマトリクス型表示装置用基板。
【００３９】
（付記３）
付記２記載のアクティブマトリクス型表示装置用基板において、
前記周辺回路形成領域にはＣＭＯＳ回路が形成され、
前記ＣＭＯＳ回路は前記第１及び第２の薄膜トランジスタが互いに相補型に接続されて形成されていること
を特徴とするアクティブマトリクス型表示装置用基板。
【００４０】
（付記４）
付記１記載のアクティブマトリクス型表示装置用基板において、
前記第１の薄膜トランジスタは前記表示領域に形成され、
前記第２の薄膜トランジスタは前記周辺回路形成領域に形成されていること
を特徴とするアクティブマトリクス型表示装置用基板。
【００４１】
（付記５）
対抗して配置された一対の基板と、前記一対の基板間に封止された液晶とを有する液晶表示装置において、
前記基板の少なくとも一方に付記１乃至４のいずれか１項に記載のアクティブマトリクス型表示装置用基板を用いること
を特徴とする液晶表示装置。
【００４２】
（付記６）
基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域に、（１００）優先配向多結晶シリコン薄膜を形成する第１の工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域以外の第２の領域に、（１１１）優先配向多結晶シリコン薄膜を形成する第２の工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４３】
（付記７）
付記６記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１の工程は、酸素を含む雰囲気中で第１のレーザビームを照射して（１００）優先配向多結晶シリコン薄膜を形成し、
前記第２の工程は、真空中又は不活性ガス雰囲気中で第２のレーザビームを照射して（１１１）優先配向多結晶シリコン薄膜を形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４４】
（付記８）
付記７記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１の工程は、前記第２の領域を遮光して前記第１のレーザビームを照射し、
前記第２の工程は、前記第１の領域を遮光して前記第２のレーザビームを照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４５】
（付記９）
付記６記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１及び第２の工程の前に、前記第１の領域の表面に酸化膜を形成する工程をさらに有し、
前記第１の工程は、第１のレーザビームを照射して（１００）優先配向多結晶シリコン薄膜を形成し、
前記第２の工程は、真空中又は不活性ガス雰囲気中で第２のレーザビームを照射して（１１１）優先配向多結晶シリコン薄膜を形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４６】
（付記１０）
付記９記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記酸化膜は、１ｎｍ以上１０ｎｍ以下の膜厚で形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４７】
（付記１１）
付記７乃至１０のいずれか１項に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４８】
（付記１２）
付記７乃至１１のいずれか１項に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第２のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４９】
【発明の効果】
以上の通り、本発明によれば、優れたＴＦＴ特性及び表示品質が得られる周辺回路一体型のアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の構成を示す図である。
【図２】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の構成を示す断面図である。
【図３】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図４】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図５】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【図７】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【図８】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図９】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１０】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１１】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１３】本発明の第２の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１４】本発明の第２の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【符号の説明】
２ガラス基板
３下地ＳｉＮ膜
４下地ＳｉＯ₂膜
６ａ−Ｓｉ薄膜
８（１１１）優先配向ｐ−Ｓｉ薄膜
９（１００）優先配向ｐ−Ｓｉ薄膜
１０ゲート絶縁膜
１２ゲート電極
１４ソース領域
１６ドレイン領域
１８層間絶縁膜
２０、２０’ コンタクトホール
２２ソース電極
２４ドレイン電極
２６、２７ＴＦＴ
３０表示領域
３２ゲートバスライン駆動回路形成領域
３３ドレインバスライン駆動回路形成領域
３６酸化膜
３８、３８’ マスク
４０（１１１）配向の結晶粒
４１（１００）配向の結晶粒[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a substrate for an active matrix display device having a thin film transistor using a polycrystalline silicon thin film, a liquid crystal display device including the same, and a method for manufacturing the same.
[0002]
[Prior art]
Thin film transistors (TFTs) have been actively developed in recent years because they can be applied to active matrix liquid crystal display devices and the like. In particular, a TFT using a polycrystalline silicon (p-Si) thin film as an active layer has an electron mobility of two orders of magnitude or more compared with a TFT using a conventional amorphous silicon (a-Si) thin film as an active layer. large. For this reason, there exists an advantage that the size of an element can be made small and high definition is possible. In addition, since peripheral circuits such as driving circuits can be integrated on the same substrate as the TFT for switching each pixel, the number of processes and parts can be greatly reduced, and a liquid crystal display device having high reliability at low cost can be obtained. Can do.
[0003]
By the way, comparing the (111) plane and the (100) plane of silicon (Si) crystal, the (111) plane has an electron mobility of about 2/3 of the (100) plane, and the hole mobility is about 2 times. That is, an n-channel MOSFET (Metal Oxidized Semiconductor Field Effect Transistor) forms a channel region with a p-Si thin film having a (100) plane preferentially oriented (hereinafter referred to as “(100) preferentially oriented p-Si thin film”). Thus, the mobility is improved, and the p-channel MOSFET is formed by forming a channel region with a p-Si thin film in which the (111) plane is preferentially oriented (hereinafter referred to as “(111) preferential orientation p-Si thin film”). Mobility is improved. As disclosed in JP-A-6-283422 (hereinafter referred to as “Document 1”), hydrogen and oxygen are sufficient as a method of forming a (111) preferentially oriented p-Si thin film on a glass substrate. It is known that the removed a-Si thin film is irradiated with a pulse laser many times.
[0004]
On the other hand, in Japanese Patent Application Laid-Open No. 10-261799 (hereinafter referred to as “Document 2”) and Japanese Patent Application Laid-Open No. 10-41234 (hereinafter referred to as “Reference 3”), the relative movement amount of the laser with respect to the substrate is reduced. It is disclosed that a (100) preferentially oriented p-Si thin film is formed by irradiating an a-Si thin film or a p-Si thin film with a pulse laser having a high overlap ratio.
[0005]
[Problems to be solved by the invention]
However, the (100) preferentially oriented p-Si thin film formed by the above method has a surface roughness (surface roughness) as large as about 15 nm in terms of the root mean square (RMS), and the underlying silicon oxide film (SiO 2). ₂ Film) and a (100) preferentially oriented p-Si thin film cannot be obtained. For this reason, the breakdown voltage and the mobility are lowered, and it is difficult to obtain a TFT having excellent characteristics.
[0006]
In addition, since unevenness may remain on the base after patterning the (100) preferentially oriented p-Si thin film into an island shape, using the (100) preferentially oriented p-Si thin film in the channel region of the TFT in the display region. There is a problem that the display quality of the liquid crystal display device may be deteriorated. As a countermeasure for reducing the surface roughness, Document 2 discloses a method of planarizing a (100) preferentially oriented p-Si thin film surface by polishing it using a chemical mechanical polishing (CMP) method. Yes. However, the CMP method takes a long time for the polishing process, and it is difficult to obtain uniform flatness over the entire surface of the substrate having a large area.
[0007]
An object of the present invention is to provide a peripheral circuit integrated substrate for an active matrix display device capable of obtaining excellent TFT characteristics and display quality, a liquid crystal display device including the same, and a manufacturing method thereof.
[0008]
[Means for Solving the Problems]
The object is to provide a plurality of bus lines formed on a substrate, a display area in which a plurality of pixel areas defined by the plurality of bus lines are arranged in a matrix, and a periphery arranged around the display area. A first thin film transistor having a channel formation region formed on the substrate and having a channel region formed of a (100) preferentially oriented polycrystalline silicon thin film; and a (111) preferentially oriented polycrystalline silicon formed on the substrate. This is achieved by an active matrix display substrate having a second thin film transistor having a channel region formed of a thin film.
[0009]
Further, the object is to provide a first step of forming a (100) preferentially oriented polycrystalline silicon thin film in a first region of the amorphous silicon thin film or the polycrystalline silicon thin film formed on the substrate, An active matrix comprising: a second step of forming a (111) preferentially oriented polycrystalline silicon thin film in a second region other than the first region of the amorphous silicon thin film or the polycrystalline silicon thin film; This is achieved by a method for manufacturing a substrate for a type display device.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
First, the principle of the invention as a premise of the embodiment of the present invention will be described. Documents 2 and 3 do not mention the atmosphere in the chamber during pulse laser irradiation. However, in order to form a (100) preferentially oriented p-Si thin film, the present inventor not only has a high overlap ratio of laser beams but also an oxygen partial pressure in an irradiation atmosphere or an oxide film on the a-Si thin film. Found to play a role. Furthermore, it was found that by changing the oxygen partial pressure, the surface roughness of the (100) preferentially oriented p-Si thin film can be reduced without changing the crystal orientation of the p-Si, and the surface roughness at a predetermined oxygen partial pressure. Was about 8 nm (RMS). However, it was also found that if the oxygen partial pressure is too low, a (100) preferentially oriented p-Si thin film cannot be formed.
[0011]
Specifically, when the pulsed laser is irradiated to the a-Si thin film formed on the substrate or the p-Si thin film having an arbitrary crystal orientation, the laser beam overlap rate is set to 95 to 99.9%. A (100) preferentially oriented p-Si thin film could be obtained when the oxygen partial pressure was not less than a predetermined value suitable for the overlap rate. The oxygen partial pressure is 10 Pa or more when the overlap rate is 95%, and is 0.1 Pa or more when the overlap rate is 99%. The laser irradiation energy is in the vicinity where the surface roughness is maximum. Further, even when pulse laser irradiation is performed in a vacuum or in an inert gas atmosphere, the laser overlap ratio is set to 95 to 99.9% with the thin oxide film 36 on the surface of the a-Si thin film. Similarly, a (100) preferentially oriented p-Si thin film could be obtained. However, if the oxide film is too thick, it becomes difficult to obtain the (100) plane, which causes laser ablation and the like. Therefore, the thickness of the oxide film is preferably about 1 to 10 nm. When crystallization is performed in an atmosphere containing oxygen, the surface is oxidized and a thin oxide film is formed. Therefore, in order to form a (100) preferentially oriented p-Si thin film, crystallization by laser irradiation is performed. In addition, it is important that a thin oxide film is formed on the surface of the a-Si thin film or the p-Si thin film, and the presence of this oxide film is considered to stabilize the (100) plane.
[0012]
Next, an active matrix display device substrate according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a configuration of a substrate for an active matrix display device according to this embodiment. On the glass substrate 2, a display area 30 is formed in which pixel areas are arranged in a matrix. At the edge of the glass substrate 2 around the display region 30, a gate bus line drive circuit formation region 32 is formed on the right side in the figure, and a drain bus line drive circuit formation region 33 is formed on the upper side in the figure. Further, a memory, a processor (CPU), or the like may be arranged in the peripheral circuit formation region at the end of the glass substrate 2 including both the drive circuit formation regions 32 and 33.
[0013]
FIG. 2 shows a cross section of one element on the substrate for an active matrix display device according to the present embodiment cut perpendicularly to the substrate surface. 2A shows a cross section of the TFT 26 formed as a switching element for each pixel area of the display area 30, and FIG. 2B shows a TFT 27 formed as a circuit element in the gate bus line driving circuit formation area 32. The cross section of is shown. As shown in FIG. 2A, a base silicon nitride film (base SiN film) 3 is formed on the glass substrate 2. On the underlying SiN film 3, the underlying SiO ₂ A film 4 is formed. Base SiO ₂ On the film 4, a (111) preferentially oriented p-Si thin film 8 to be a channel region is formed. A drain region 16 is formed at the left end of the (111) preferentially oriented p-Si thin film 8 in the drawing, and a source region 14 is formed at the right end of the drawing. A gate electrode 12 is formed on the (111) preferentially oriented p-Si thin film 8 with a gate insulating film 10 interposed therebetween. An interlayer insulating film 18 is formed on the gate electrode 12. A drain electrode 24 is formed on the interlayer insulating film 18 and is electrically connected to the drain region 16 through the contact hole 20. Similarly, a source electrode 22 is formed on the interlayer insulating film 18 and is electrically connected to the source region 14 through a contact hole 20 ′.
[0014]
Further, as shown in FIG. 2B, the TFT 27 in the gate bus line drive circuit formation region 32 has the same structure as that of FIG. 2A except that the channel region is formed of the (100) preferentially oriented p-Si thin film 9. The configuration is the same as that of the TFT 26 shown in FIG.
[0015]
Next, an active matrix display device substrate according to this embodiment and a method of manufacturing a liquid crystal display device including the same will be described with reference to FIGS. 3 to 12 are process cross-sectional views illustrating a method for manufacturing an active matrix display device substrate according to the present embodiment. 3 to 12, (a) shows the same cross section as FIG. 2 (a), and (b) shows the same cross section as FIG. 2 (b).
[0016]
First, on a glass substrate 2 as shown in FIGS. 3A and 3B, for example, a film thickness is formed by using a plasma CVD (Chemical Vapor Deposition) method, an LPCVD (Low Pressure Chemical Vapor Deposition) method, a sputtering method, or the like. A base SiN film 3 of about 50 nm is formed. Subsequently, a base SiON film having a thickness of, for example, about 200 nm is formed on the base SiN film 3. ₂ A film 4 is formed (FIGS. 4A and 4B). Next, as shown in FIGS. 5A and 5B, an a-Si thin film 6 having a thickness of about 10 to 200 nm (for example, 50 nm) is formed by plasma CVD, LPCVD, sputtering, or the like. Film. Next, hydrogen removal annealing (heat treatment) is performed at 450 ° C. for about 2 hours, for example. If the hydrogen concentration in the a-Si thin film 6 is sufficiently low, the hydrogen removal annealing process can be omitted. Subsequently, hydrofluoric acid treatment is performed on the surface of the a-Si thin film 6 to remove the natural oxide film on the surface of the a-Si thin film 6.
[0017]
Next, as shown in FIGS. 6A and 6B, to the a-Si thin film 6 in the display region 30 in a vacuum or in an inert gas atmosphere such as nitrogen, helium, argon, neon, xenon, or krypton. A (111) preferentially oriented p-Si thin film 8 is formed by irradiating a pulse laser. At this time, the mask 38 is used to shield the laser light so that the peripheral circuit formation regions such as the gate bus line drive circuit formation region 32 and the drain bus line drive circuit formation region 33 shown in FIG. .
[0018]
When laser irradiation is performed in a high vacuum, Si adheres to the laser irradiation window and the maintenance inspection period of the laser irradiation apparatus is shortened. Therefore, it is desirable that the degree of vacuum in the annealing chamber during pulse laser irradiation is not so high. Laser irradiation may be performed by evacuating to high vacuum once and introducing an inert gas to a certain pressure.
[0019]
As the pulse laser, an excimer laser such as XeCl (wavelength 308 nm), KrF (wavelength 248 nm), ArF (wavelength 193 nm) or the like is used. For a pulse laser, for example, 200 x 0.5 mm ² Use a long beam. The irradiation method uses scan annealing in which the irradiation region is moved in the minor axis direction of the irradiation region every time one shot is irradiated, and the overlapping rate is set to, for example, 98.0 to 99.9%. At this time, the pulse laser irradiates 50 to 1000 shots in the same region. In order to form the (111) preferentially oriented p-Si thin film 8, it is desirable that the overlapping rate is 99% (100 shots for the same region) or more. Also, the irradiation method is not limited to scan annealing, 50 to 1000 shots are irradiated with a fixed position, and then the irradiation region is moved so that only a part of the irradiation region overlaps, and similarly 50 to 1000 shots are irradiated. May be repeated. In this case, the shape of the irradiation region of the beam is preferably a shape having a smaller aspect ratio than a long beam and close to a square. The irradiation energy density of the irradiated pulse laser is 100 to 1000 mJ / cm, which is smaller than the energy density at which p-Si is crystallized. ² Degree (for example, 400 mJ / cm ² ).
[0020]
Here, FIG. 6C is a plan view of the (111) preferentially oriented p-Si thin film 8 shown in FIG. 6A as viewed in the direction perpendicular to the substrate surface, and FIG. It is the top view which looked at the a-Si thin film 6 shown in FIG. As shown in FIGS. 6C and 6D, by this laser irradiation, a (111) preferentially oriented p-Si thin film 8 in which a large number of (111) oriented crystal grains 40 are arranged is formed only in the display region 30. The
[0021]
Next, oxygen gas is introduced into the annealing chamber so that the oxygen partial pressure becomes 0.1 Pa or more. Subsequently, as shown in FIGS. 7A and 7B, in the oxygen-containing atmosphere, a− in the peripheral circuit formation region such as the gate bus line drive circuit formation region 32 and the drain bus line drive circuit formation region 33. The Si thin film 6 is irradiated with a pulse laser to form a (100) preferentially oriented p-Si thin film 9. At this time, the laser beam is shielded using the mask 38 ′ so that the display region 30 in which the (111) preferentially oriented p-Si thin film 8 has already been formed is not irradiated with the pulse laser. The overlap rate of the pulse laser is, for example, 99%. At this time, the moving distance for each shot of the stage or pulse laser is 5 μm, which is 1% of the length of the long beam in the short axis direction, but the accuracy is desirably ± 1 μm or less. The irradiation energy density of the pulse laser is, for example, 380 mJ / cm. ² And The irradiation energy is desirably a value close to the energy at which the surface unevenness is maximized. The energy fluctuation of the pulse laser during irradiation is desirably small, and is desirably ± 3% or less, preferably ± 1% or less.
[0022]
Here, FIG. 7C is a plan view of the (111) preferentially oriented p-Si thin film 8 shown in FIG. 7A as viewed in the direction perpendicular to the substrate surface, and FIG. 2 is a plan view of the (100) preferentially oriented p-Si thin film 9 shown in FIG. As shown in FIGS. 7C and 7D, by this laser irradiation, a large number of square (100) -oriented crystal grains 41 are arranged in a lattice shape only in the peripheral circuit formation region. A Si thin film 9 is formed. Of course, the (111) preferentially oriented p-Si thin film 8 may be formed after the (100) preferentially oriented p-Si thin film 9 is formed.
[0023]
Note that, after the step of forming the (100) preferentially oriented p-Si thin film 9 by introducing oxygen gas, the irradiation energy density (for example, 340 mJ / cm 2) lower than that at the time of crystallization. ² The laser irradiation may be performed only on the display region 30 where the (111) preferentially oriented p-Si thin film 8 is formed or on the entire surface of the substrate with a small overlay ratio (about 90 to 97%). By the laser irradiation in the atmosphere containing oxygen, the defect of the (111) preferentially oriented p-Si thin film 8 formed in the display region 30 is repaired, and a good interface is obtained.
[0024]
Next, as shown in FIGS. 8A and 8B, the (111) preferentially oriented p-Si thin film 8 and the (100) preferentially oriented p-Si thin film 9 are patterned to form islands. Next, for example, boron (B) is ion-doped into the p-Si thin films 8 and 9 and then annealed to form P-type p-Si thin films 8 and 9. Next, SiO 2 is deposited on both p-Si thin films 8 and 9 using a plasma CVD method or the like. ₂ Etc. are formed to form the gate insulating film 10. The gate insulating film 10 may be continuously formed before patterning both the p-Si thin films 8 and 9, and then patterned.
[0025]
Next, as shown in FIGS. 9A and 9B, a gate forming metal layer is formed and patterned by sputtering or the like, and the gate electrode 12 on the gate insulating film 10 is formed. Next, as shown in FIGS. 10A and 10B, both p-Si thin films 8 and 9 are ion-doped with phosphorus (P) using the gate electrode 12 as a mask, and then an annealing process is performed. A source region 14 and a drain region 16 of the mold are formed in a self-aligned manner. Next, as shown in FIGS. 11A and 11B, a SiN film or the like is formed on the gate electrode 12 and the source / drain regions 14 and 16 by using a plasma CVD method or the like, and an interlayer insulating film 18 is formed. Form.
[0026]
Next, as shown in FIGS. 12A and 12B, the interlayer insulating film 18 on the source / drain regions 14 and 16 is opened to form contact holes 20 and 20 ′. Next, on the interlayer insulating film 18, for example, titanium (Ti), aluminum (Al), and Ti are formed in this order and patterned to form the drain electrode 24 connected to the drain region 16 through the contact hole 20. At the same time, the source electrode 22 connected to the source region 14 through the contact hole 20 ′ is formed. Through the steps described above, the active matrix display device substrate according to this embodiment shown in FIGS. 2A and 2B is completed. After that, the liquid crystal display device according to the present embodiment is completed by pasting to the opposite substrate and sealing the liquid crystal between both the substrates.
[0027]
According to the present embodiment, the (111) preferentially oriented p-Si thin film 8 and the (100) preferentially oriented p-Si thin film 9 can be selectively formed in different regions on the same substrate. Therefore, even if the TFT 27 in the peripheral circuit formation region is an n-channel MOSFET in which an n-channel is formed by the (100) preferentially oriented p-Si thin film 9, the TFT 26 in the display region 30 is the (111) preferentially oriented p-Si thin film 8. An n-channel MOSFET in which an n-channel is formed can be used. Therefore, since the unevenness of the base after patterning the p-Si thin film of the TFT 26 in the display region 30 is reduced, the display quality of the liquid crystal display device is not deteriorated. Note that the TFT 26 in the display region 30 does not require the same characteristics as the TFT 27 in the peripheral circuit formation region. Therefore, a decrease in mobility due to the formation of the n channel with the (111) preferentially oriented p-Si thin film 8 does not cause a problem. Further, the TFT 27 in the peripheral circuit formation region is an n-channel MOSFET in which an n channel is formed with the (100) preferentially oriented p-Si thin film 9, and the TFT 26 in the display region 30 is a p channel with the (111) preferentially oriented p-Si thin film 8. Of course, a p-channel MOSFET in which is formed is also possible.
[0028]
6 and 7, if a mask 38 having a finer pattern for forming a CMOS is used, an n-channel MOSFET in which an n-channel is formed with a (100) preferentially oriented p-Si thin film 9 is used. Thus, a CMOS (Complementary MOS) circuit can be formed in which a p-channel MOSFET in which a p-channel is formed by the (111) preferentially oriented p-Si thin film 8 is connected to each other in a complementary manner. In order to improve the integration degree of the CMOS circuit, it is indispensable to improve not only the electron mobility of the nMOS but also the hole mobility of the pMOS. Compared with the (100) plane, the (111) plane of Si crystal has an electron mobility of about 2/3 and a hole mobility of about twice. For this reason, according to the present embodiment, the area of the CMOS circuit in the peripheral circuit formation region can be reduced, the degree of circuit integration can be improved, and not only the drive circuit but also other circuits (memory and the like) can be integrated. it can.
[0029]
Next, an active matrix display device substrate according to a second embodiment of the present invention will be described with reference to FIGS. Since the configuration of the active matrix display device substrate according to the present embodiment is the same as that of the active matrix display device substrate according to the first embodiment shown in FIGS. 1 and 2, description thereof is omitted.
[0030]
The manufacturing method of the active matrix display device substrate according to the present embodiment will be described with reference to FIGS. 13 to 14 and FIGS. 8 to 12 used in the description of the first embodiment. It explains using. First, similarly to the first embodiment shown in FIGS. 3 to 5, on the glass substrate 2, for example, a base SiN film 3 having a thickness of about 50 nm and a base SiON having a thickness of about 200 nm are formed. ₂ The film 4 and the a-Si thin film 6 having a thickness of about 10 to 200 nm (for example, 50 nm) are formed in this order. Subsequently, an oxide film (SiO2) having a thickness of about 1 to 20 nm (for example, 5 nm) is formed by plasma CVD, LPCVD, sputtering, or the like. ₂ Film) 36 is formed. Next, hydrogen removal annealing is performed at 450 ° C. for about 2 hours, for example. Next, as shown in FIGS. 13A and 13B, the oxide film 36 is patterned to oxidize regions other than the peripheral circuit formation regions such as the gate bus line drive circuit formation region 32 and the drain bus line drive circuit formation region 33. The film 36 is removed.
[0031]
Next, as shown in FIGS. 14A and 14B, the same pulse laser as in the first embodiment is irradiated in a vacuum or in an inert gas atmosphere such as nitrogen or argon. Here, FIG. 14C is a plan view of the (111) preferentially oriented p-Si thin film 8 shown in FIG. 14A viewed perpendicularly to the substrate surface, and FIG. 14D is a plan view of FIG. 2 is a plan view of the (100) preferentially oriented p-Si thin film 9 shown in FIG. As shown in FIGS. 14C and 14D, by this laser irradiation, the (111) preferentially oriented p-Si thin film 8 in the display region in which a large number of (111) oriented crystal grains 40 are arranged, and the square shape The (100) preferentially oriented p-Si thin film 9 in the peripheral circuit forming region in which a large number of (100) oriented crystal grains 41 are arranged in a lattice is simultaneously formed. Thereafter, through the same manufacturing process as that of the first embodiment shown in FIGS. 8 to 12, the substrate for an active matrix display device according to this embodiment is completed.
[0032]
In the present embodiment, (111) preferentially oriented p-Si thin film 8 and (100) preferentially oriented p-Si thin film 9 are formed by laser irradiation of only one step using oxide film 36 patterned into a predetermined shape. Forming at the same time. For this reason, according to the present embodiment, the same effects as those of the first embodiment can be realized more easily.
[0033]
The present invention is not limited to the above embodiment, and various modifications can be made.
For example, in the steps shown in FIGS. 7A and 7B of the above embodiment, laser irradiation is performed in an atmosphere containing oxygen. However, the present invention is not limited to this, and ozone, water vapor, or atomic state is used. Similar effects can be obtained even in an atmosphere containing oxygen or the like.
[0034]
Moreover, in the said embodiment, although the temperature of the glass substrate 2 except the heat processing process was made into room temperature, this invention is not restricted to this, The temperature of the range from about room temperature to about 450 degreeC without the glass substrate 2 being damaged. It may be used.
[0035]
Furthermore, although the natural oxide film is removed by hydrofluoric acid treatment on the surface of the a-Si thin film 6 in the above embodiment, the present invention is not limited to this. If the a-Si thin film 6 is formed and then transferred to the annealing chamber without being exposed to the atmosphere, a natural oxide film is not formed, so that hydrofluoric acid treatment is not necessary.
[0036]
In the second embodiment, the oxide film 36 on the a-Si thin film 6 is formed by plasma CVD, LPCVD, sputtering, or the like, but the present invention is not limited to this. After hydrogen removal annealing and removal of the natural oxide film, the substrate is immersed in an oxidizing solution such as ozone water or hydrogen peroxide solution, immersed in oxygen plasma, or irradiated with ultraviolet light in an atmosphere containing oxygen. Alternatively, the oxide film 36 may be formed. In addition, the resist applied on the a-Si thin film 6 is patterned into a predetermined shape, and then immersed in ozone water or the like to form the oxide film 36. Then, the resist is removed to selectively form the oxide film 36. May be. Furthermore, the oxide film 36 may be selectively formed by irradiating the a-Si thin film 6 with ultraviolet light or a laser in the ultraviolet region using a photomask having a predetermined shape in an atmosphere containing oxygen. .
[0037]
The active matrix display device substrate and the liquid crystal display device including the same according to the embodiment described above can be summarized as follows.
(Appendix 1)
A plurality of bus lines formed on the substrate;
A display region in which a plurality of pixel regions defined by the plurality of bus lines are arranged in a matrix;
A peripheral circuit formation region disposed around the display region;
A first thin film transistor having a channel region formed on the substrate and formed of a (100) preferentially oriented polycrystalline silicon thin film;
A second thin film transistor having a channel region formed on the substrate and formed of a (111) preferentially oriented polycrystalline silicon thin film;
A substrate for an active matrix display device, comprising:
[0038]
(Appendix 2)
In the substrate for an active matrix display device according to appendix 1,
The first thin film transistor is an n-channel MOSFET;
The second thin film transistor is a p-channel MOSFET
A substrate for an active matrix display device.
[0039]
(Appendix 3)
In the substrate for an active matrix display device according to appendix 2,
A CMOS circuit is formed in the peripheral circuit formation region,
The CMOS circuit is formed by connecting the first and second thin film transistors in a complementary manner.
A substrate for an active matrix display device.
[0040]
(Appendix 4)
In the substrate for an active matrix display device according to appendix 1,
The first thin film transistor is formed in the display region;
The second thin film transistor is formed in the peripheral circuit formation region.
A substrate for an active matrix display device.
[0041]
(Appendix 5)
In a liquid crystal display device having a pair of substrates disposed to face each other and a liquid crystal sealed between the pair of substrates,
5. The active matrix display device substrate according to any one of appendices 1 to 4, wherein at least one of the substrates is used.
A liquid crystal display device.
[0042]
(Appendix 6)
A first step of forming a (100) preferentially oriented polycrystalline silicon thin film in a first region of an amorphous silicon thin film or a polycrystalline silicon thin film formed on a substrate;
A second step of forming a (111) preferentially oriented polycrystalline silicon thin film in a second region other than the first region of the amorphous silicon thin film or the polycrystalline silicon thin film;
A method of manufacturing a substrate for an active matrix display device, comprising:
[0043]
(Appendix 7)
In the method for manufacturing an active matrix display device substrate according to appendix 6,
In the first step, a (100) preferentially oriented polycrystalline silicon thin film is formed by irradiating a first laser beam in an atmosphere containing oxygen,
In the second step, a (111) preferentially oriented polycrystalline silicon thin film is formed by irradiating a second laser beam in a vacuum or in an inert gas atmosphere.
A method for manufacturing a substrate for an active matrix type display device.
[0044]
(Appendix 8)
In the method for manufacturing an active matrix display device substrate according to appendix 7,
In the first step, the second region is shielded and irradiated with the first laser beam,
The second step irradiates the second laser beam while shielding the first region.
A method for manufacturing a substrate for an active matrix type display device.
[0045]
(Appendix 9)
In the method for manufacturing an active matrix display device substrate according to appendix 6,
Before the first and second steps, further comprising a step of forming an oxide film on the surface of the first region;
The first step irradiates a first laser beam to form a (100) preferentially oriented polycrystalline silicon thin film;
In the second step, a (111) preferentially oriented polycrystalline silicon thin film is formed by irradiating a second laser beam in a vacuum or in an inert gas atmosphere.
A method for manufacturing a substrate for an active matrix type display device.
[0046]
(Appendix 10)
Appendix 9 Substrate for active matrix display device In the manufacturing method of
The oxide film is formed with a thickness of 1 nm to 10 nm.
A method for manufacturing a substrate for an active matrix type display device.
[0047]
(Appendix 11)
Appendices 7 to 10 Substrate for active matrix display device In the manufacturing method of
The first laser beam is irradiated with an overlap rate of 95% or more and 99.9% or less.
A method for manufacturing a substrate for an active matrix type display device.
[0048]
(Appendix 12)
Appendices 7 to 11 Substrate for active matrix display device In the manufacturing method of
The second laser beam is irradiated with an overlap rate of 95% or more and 99.9% or less.
A method for manufacturing a substrate for an active matrix type display device.
[0049]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a peripheral circuit integrated active matrix display device substrate and a liquid crystal display device including the same, which can obtain excellent TFT characteristics and display quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an active matrix display device substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a configuration of an active matrix display device substrate according to the first embodiment of the present invention;
FIG. 3 is a process cross-sectional view illustrating the method for manufacturing the substrate for the active matrix display device according to the first embodiment of the invention.
4 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention. FIG.
FIG. 5 is a process cross-sectional view illustrating the method for manufacturing the substrate for the active matrix display device according to the first embodiment of the invention.
6A and 6B are a process cross-sectional view and a plan view illustrating a method for manufacturing an active matrix display device substrate according to the first embodiment of the invention.
7A and 7B are a process cross-sectional view and a plan view showing a method for manufacturing a substrate for an active matrix display device according to the first embodiment of the invention.
FIG. 8 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 9 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 10 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 11 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 12 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 13 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the second embodiment of the invention.
FIGS. 14A and 14B are a process cross-sectional view and a plan view illustrating a method for manufacturing an active matrix display device substrate according to a second embodiment of the present invention. FIGS.
[Explanation of symbols]
2 Glass substrate
3 Underlying SiN film
4 Base SiO ₂ film
6 a-Si thin film
8 (111) preferentially oriented p-Si thin film
9 (100) Preferentially oriented p-Si thin film
10 Gate insulation film
12 Gate electrode
14 Source region
16 Drain region
18 Interlayer insulation film
20, 20 'contact hole
22 Source electrode
24 Drain electrode
26, 27 TFT
30 display area
32 Gate bus line drive circuit formation region
33 Drain bus line drive circuit formation region
36 Oxide film
38, 38 'mask
40 (111) oriented crystal grains
41 (100) oriented crystal grains

Claims

基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域に、酸素を含む雰囲気中で第１のレーザビームを照射して、ｎＭＯＳＦＥＴのチャネル領域を形成するための（１００）優先配向多結晶シリコン薄膜を形成する第１の工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域以外の第２の領域に、真空中又は不活性ガス雰囲気中で第２のレーザビームを照射して（１１１）優先配向多結晶シリコン薄膜を形成する第２の工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。For irradiating the first region of the amorphous silicon thin film or the polycrystalline silicon thin film formed on the substrate with the first laser beam in an oxygen-containing atmosphere to form a channel region of the nMOSFET (100) a first step of forming a preferentially oriented polycrystalline silicon thin film;
A second laser beam other than the first region of the amorphous silicon thin film or the polycrystalline silicon thin film is irradiated with a second laser beam in a vacuum or in an inert gas atmosphere to give (111) preferentially oriented polycrystal And a second step of forming a silicon thin film. A method for manufacturing a substrate for an active matrix display device.

請求項１記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the board | substrate for active matrix type display devices of Claim 1 ,
The method of manufacturing a substrate for an active matrix display device, wherein the first laser beam is irradiated at an overlapping rate of 95% to 99.9%.

請求項１又は２に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第２のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the substrate for active matrix type display devices according to claim 1 or 2 ,
The method of manufacturing a substrate for an active matrix display device, wherein the second laser beam is irradiated at an overlapping rate of 95% to 99.9%.

基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域の表面に酸化膜を形成する工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち前記第１の領域以外の第２の領域と、前記第１の領域とに真空中又は不活性ガス雰囲気中でレーザビームを照射して、ｎＭＯＳＦＥＴのチャネル領域を形成するための（１００）優先配向多結晶シリコン薄膜を前記第１の領域に形成するとともに、（１１１）優先配向多結晶シリコン薄膜を前記第２の領域に形成する工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。Forming an oxide film on the surface of the first region of the amorphous silicon thin film or the polycrystalline silicon thin film formed on the substrate;
The nMOSFET is irradiated with a laser beam in a vacuum or in an inert gas atmosphere to the second region other than the first region in the amorphous silicon thin film or the polycrystalline silicon thin film and the first region. Forming a (100) preferentially oriented polycrystalline silicon thin film in the first region and forming a (111) preferentially oriented polycrystalline silicon thin film in the second region. A method for manufacturing a substrate for an active matrix display device.

請求項４記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記酸化膜は、１ｎｍ以上１０ｎｍ以下の膜厚で形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the substrate for active matrix type display devices according to claim 4 ,
The method of manufacturing a substrate for an active matrix display device, wherein the oxide film is formed to a thickness of 1 nm to 10 nm.

請求項４又は５に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記レーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the substrate for active matrix type display devices according to claim 4 or 5 ,
The method of manufacturing a substrate for an active matrix display device, wherein the laser beam is irradiated at an overlapping rate of 95% to 99.9%.