JP4317332B2 - Method for manufacturing substrate for active matrix display device - Google Patents
Method for manufacturing substrate for active matrix display device Download PDFInfo
- Publication number
- JP4317332B2 JP4317332B2 JP2001180183A JP2001180183A JP4317332B2 JP 4317332 B2 JP4317332 B2 JP 4317332B2 JP 2001180183 A JP2001180183 A JP 2001180183A JP 2001180183 A JP2001180183 A JP 2001180183A JP 4317332 B2 JP4317332 B2 JP 4317332B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- active matrix
- display device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多結晶シリコン薄膜を用いた薄膜トランジスタを有するアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置及びその製造方法に関する。
【0002】
【従来の技術】
薄膜トランジスタ(TFT;Thin Film Transistor)は、アクティブマトリクス型液晶表示装置等に応用できるため、近年その開発が盛んに行われている。特に、多結晶シリコン(p−Si)薄膜を活性層に用いたTFTは、従来の非晶質シリコン(a−Si)薄膜を活性層に用いたTFTと比較して電子移動度が2桁以上大きい。このため素子のサイズを小さくでき、高精細化が可能であるという優位点がある。また、駆動回路等の周辺回路も各画素をスイッチングするTFTと同一の基板上に集積できるため、工程数や部品数を大幅に減少でき、低コストで高信頼性を有する液晶表示装置を得ることができる。
【0003】
ところで、シリコン(Si)結晶の(111)面と(100)面とを比較すると、(111)面は電子移動度が(100)面の約2/3であり、正孔の移動度は約2倍である。すなわち、nチャネルMOSFET(Metal Oxieded Semiconductor Field Effect Transistor)は、(100)面を優先配向させたp−Si薄膜(以下「(100)優先配向p−Si薄膜」という。)でチャネル領域を形成することにより移動度が向上し、pチャネルMOSFETは、(111)面を優先配向させたp−Si薄膜(以下「(111)優先配向p−Si薄膜」という。)でチャネル領域を形成することにより移動度が向上する。特開平6−283422号公報(以下「文献1」という。)に開示されているように、ガラス基板上に(111)優先配向p−Si薄膜を形成する方法としては、水素及び酸素が十分に除去されたa−Si薄膜にパルスレーザを多数回照射することが知られている。
【0004】
一方、特開平10−261799号公報(以下「文献2」という。)及び特開平10−41234号公報(以下「文献3」という。)には、基板に対するレーザの相対的な移動量を小さくして重ね率が高くなるようにしたパルスレーザをa−Si薄膜又はp−Si薄膜に照射することにより、(100)優先配向p−Si薄膜が形成されることが開示されている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の方法で形成された(100)優先配向p−Si薄膜は、表面粗さ(表面凹凸)が平方自乗平均(RMS)で15nm程度と大きく、下地のシリコン酸化膜(SiO2膜)と(100)優先配向p−Si薄膜との良好な界面が得られない。このため、耐圧や移動度が低下し、優れた特性のTFTを得ることが困難であるという問題が生じている。
【0006】
また、(100)優先配向p−Si薄膜をアイランド状にパターニングした後の下地にも凹凸が残ることがあるため、表示領域のTFTのチャネル領域に(100)優先配向p−Si薄膜を用いると、液晶表示装置の表示品質が劣化するおそれがあるという問題が生じている。表面粗さを減少させる対策として、文献2に、(100)優先配向p−Si薄膜表面を化学機械研磨(CMP;Chemical Mechanical Polishing)法を用いて研磨することにより平坦化する方法が開示されている。しかし、CMP法は研磨処理に要する時間が多大であり、また、面積の大きい基板全面で均一な平坦度を得るのが困難である。
【0007】
本発明の目的は、優れたTFT特性及び表示品質が得られる周辺回路一体型のアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のバスラインと、前記複数のバスラインで画定された複数の画素領域がマトリクス状に配置された表示領域と、前記表示領域の周囲に配置された周辺回路形成領域と、前記基板上に形成され、(100)優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第1の薄膜トランジスタと、前記基板上に形成され、(111)優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第2の薄膜トランジスタとを有することを特徴とするアクティブマトリクス型表示装置用基板によって達成される。
【0009】
また、上記目的は、基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第1の領域に、(100)優先配向多結晶シリコン薄膜を形成する第1の工程と、前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第1の領域以外の第2の領域に、(111)優先配向多結晶シリコン薄膜を形成する第2の工程とを有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法によって達成される。
【0010】
【発明の実施の形態】
まず、本発明の実施の形態の前提となる発明原理について説明する。文献2及び文献3では、パルスレーザ照射中のチャンバ内の雰囲気等については言及されていない。しかし、本発明者は(100)優先配向p−Si薄膜を形成するためには、レーザビームの高い重ね率だけでなく、照射雰囲気中の酸素分圧又はa−Si薄膜上の酸化膜が重要な役割を果たすことを見い出した。さらに、酸素分圧を変化させることにより、p−Siの結晶方位を変化させることなく(100)優先配向p−Si薄膜の表面粗さを低減できることを見い出し、所定の酸素分圧で表面粗さを8nm程度(RMS)にすることができた。しかし、それ以上酸素分圧が低すぎると(100)優先配向p−Si薄膜が形成されないことも分かった。
【0011】
具体的には、基板上に形成されたa−Si薄膜又は任意の結晶方位を有するp−Si薄膜に対してパルスレーザを照射する際に、レーザビームの重ね率を95〜99.9%とし、酸素分圧を重ね率に適した所定の値以上としたときに、(100)優先配向p−Si薄膜を得ることができた。酸素分圧は、重ね率が95%のときが10Pa以上であり、重ね率が99%のときが0.1Pa以上である。また、レーザの照射エネルギーは表面粗さが最大となるところの近傍である。また、真空中又は不活性ガス雰囲気中でのパルスレーザ照射であっても、a−Si薄膜表面に薄い酸化膜36のある状態で、レーザの重ね率を95〜99.9%とすることにより、同様に(100)優先配向p−Si薄膜を得ることができた。ただし、酸化膜が厚すぎると(100)面を得ることが困難となり、レーザ・アブレーション等の原因ともなるので、酸化膜の膜厚は1〜10nm程度であることが望ましい。酸素を含む雰囲気中で結晶化を行うと表面が酸化されて、薄い酸化膜が形成されることから、(100)優先配向p−Si薄膜を形成するためには、レーザ照射による結晶化の際にa−Si薄膜又はp−Si薄膜の表面に薄い酸化膜ができていることが重要であり、この酸化膜の存在によって(100)面が安定化されると考えられる。
【0012】
次に、本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板について図1乃至図12を用いて説明する。図1は、本実施の形態によるアクティブマトリクス型表示装置用基板の構成を示している。ガラス基板2上には、画素領域がマトリクス状に配置された表示領域30が形成されている。表示領域30の周囲のガラス基板2端部には、図中右側にゲートバスライン駆動回路形成領域32が形成され、図中上側にドレインバスライン駆動回路形成領域33が形成されている。また、両駆動回路形成領域32、33を含むガラス基板2端部の周辺回路形成領域には、メモリやプロセッサ(CPU)等が配置されていてもかまわない。
【0013】
図2は、本実施の形態によるアクティブマトリクス型表示装置用基板上の一素子を基板面に垂直に切断した断面を示している。図2(a)は表示領域30の画素領域毎にスイッチング素子として形成されたTFT26の断面を示しており、図2(b)はゲートバスライン駆動回路形成領域32に回路素子として形成されたTFT27の断面を示している。図2(a)に示すように、ガラス基板2上には下地シリコン窒化膜(下地SiN膜)3が形成されている。下地SiN膜3上には下地SiO2膜4が形成されている。下地SiO2膜4上には、チャネル領域となる(111)優先配向p−Si薄膜8が形成されている。(111)優先配向p−Si薄膜8の図中左端部にはドレイン領域16が形成され、図中右端部にはソース領域14が形成されている。(111)優先配向p−Si薄膜8上にはゲート絶縁膜10を介してゲート電極12が形成されている。ゲート電極12上には層間絶縁膜18が形成されている。層間絶縁膜18上にはドレイン電極24が形成されており、コンタクトホール20を介して、ドレイン領域16と電気的に接続されている。同様に、層間絶縁膜18上にはソース電極22が形成されており、コンタクトホール20’を介して、ソース領域14と電気的に接続されている。
【0014】
また、ゲートバスライン駆動回路形成領域32のTFT27は、図2(b)に示すように、チャネル領域が(100)優先配向p−Si薄膜9で形成されていることを除き、図2(a)に示すTFT26と同様の構成を有している。
【0015】
次に、本実施の形態によるアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置の製造方法について図3乃至図12を用いて説明する。図3乃至図12は、本実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。図3乃至図12において、(a)は図2(a)と同一の断面を示しており、(b)は図2(b)と同一の断面を示している。
【0016】
まず、図3(a)、(b)に示すようなガラス基板2上に、プラズマCVD(Chemical Vapor Deposition)法やLPCVD(Low Pressure Chemical Vapor Deposition)法、スパッタ法等を用いて、例えば膜厚50nm程度の下地SiN膜3を成膜する。続いて、下地SiN膜3上に、例えば膜厚200nm程度の下地SiO2膜4を成膜する(図4(a)、(b))。次に、図5(a)、(b)に示すように、プラズマCVD法やLPCVD法、スパッタ法等を用いて、10〜200nm程度(例えば50nm)の膜厚のa−Si薄膜6を成膜する。次に、例えば450℃で2時間程度の水素抜きアニール(熱処理)を行う。なお、a−Si薄膜6中の水素濃度が十分に低ければ、水素抜きアニールの工程を省くことも可能である。続いて、a−Si薄膜6表面にフッ酸処理を行い、a−Si薄膜6表面の自然酸化膜を除去する。
【0017】
次に、図6(a)、(b)に示すように、真空中又は窒素、ヘリウム、アルゴン、ネオン、キセノン、クリプトン等の不活性ガス雰囲気中で、表示領域30のa−Si薄膜6へパルスレーザを照射して、(111)優先配向p−Si薄膜8を形成する。このとき、図1に示すゲートバスライン駆動回路形成領域32及びドレインバスライン駆動回路形成領域33等の周辺回路形成領域にはパルスレーザが照射されないように、マスク38を用いてレーザ光を遮光する。
【0018】
高真空中でレーザ照射するとレーザの照射窓にSiが付着してレーザ照射装置の保守点検の周期が短くなるため、パルスレーザ照射時のアニールチャンバ内の真空度はあまり高くないことが望ましい。一度高真空に排気し、ある程度の圧力まで不活性ガスを導入して、レーザ照射を行ってもよい。
【0019】
パルスレーザは、XeCl(波長308nm)やKrF(波長248nm)、ArF(波長193nm)等のエキシマレーザが使用される。パルスレーザには、例えば200×0.5mm2の長尺ビームを使用する。照射方法は、1ショット照射する毎に照射領域の短軸方向に照射領域を移動させるスキャンアニールを用い、重ね率は例えば98.0〜99.9%とする。このときパルスレーザは、同一領域について50〜1000ショット照射することになる。(111)優先配向p−Si薄膜8を形成するためには、重ね率99%(同一領域について100ショット)以上であることが望ましい。また、照射方法はスキャンアニールに限られず、位置を固定して50〜1000ショット照射し、それから照射領域のごく一部だけが重なるように照射領域を移動させて同様に50〜1000ショット照射することを繰り返してもよい。この場合、ビームの照射領域の形状は、長尺ビームよりも縦横比が小さく正方形に近い形状の方が好ましい。照射されるパルスレーザの照射エネルギー密度は、p−Siが微結晶化するエネルギー密度よりも小さい100〜1000mJ/cm2程度(例えば400mJ/cm2)とする。
【0020】
ここで、図6(c)は図6(a)に示す(111)優先配向p−Si薄膜8を基板面に垂直方向に見た平面図であり、図6(d)は図6(b)に示すa−Si薄膜6を基板面に垂直方向に見た平面図である。図6(c)、(d)に示すように、このレーザ照射により、多数の(111)配向の結晶粒40が配列した(111)優先配向p−Si薄膜8が表示領域30のみに形成される。
【0021】
次に、酸素分圧が0.1Pa以上となるようにアニールチャンバ内に酸素ガスを導入する。続いて、図7(a)、(b)に示すように、酸素を含む雰囲気中で、ゲートバスライン駆動回路形成領域32及びドレインバスライン駆動回路形成領域33等の周辺回路形成領域のa−Si薄膜6へパルスレーザを照射し、(100)優先配向p−Si薄膜9を形成する。このとき、既に(111)優先配向p−Si薄膜8が形成された表示領域30にはパルスレーザが照射されないように、マスク38’を用いてレーザ光を遮光する。パルスレーザの重ね率は例えば99%とする。この際、ステージあるいはパルスレーザの1ショット毎の移動距離は長尺ビームの短軸方向の長さの1%である5μmとなるが、その精度は±1μm以下であることが望ましい。パルスレーザの照射エネルギー密度は、例えば380mJ/cm2とする。この照射エネルギーは、表面の凹凸が最大となるエネルギーに近い値であることが望ましい。照射中のパルスレーザのエネルギー変動は小さい方が望ましく、±3%以下、好ましくは±1%以下であることが望ましい。
【0022】
ここで、図7(c)は図7(a)に示す(111)優先配向p−Si薄膜8を基板面に垂直方向に見た平面図であり、図7(d)は図7(b)に示す(100)優先配向p−Si薄膜9を基板面に垂直方向に見た平面図である。図7(c)、(d)に示すように、このレーザ照射により、周辺回路形成領域のみに正方形状の多数の(100)配向の結晶粒41が格子状に配列した(100)優先配向p−Si薄膜9が形成される。なお、(100)優先配向p−Si薄膜9を形成した後に、(111)優先配向p−Si薄膜8を形成してももちろん構わない。
【0023】
なお、酸素ガスを導入して(100)優先配向p−Si薄膜9を形成した工程の後に、結晶化のときよりも低い照射エネルギー密度(例えば340mJ/cm2)、少ない重ね率(90〜97%程度)で、(111)優先配向p−Si薄膜8が形成された表示領域30のみ又は基板全面にレーザ照射を行ってもよい。この酸素を含む雰囲気中でのレーザ照射により、表示領域30に形成された(111)優先配向p−Si薄膜8の欠陥が修復され、良好な界面が得られる。
【0024】
次に、図8(a)、(b)に示すように、(111)優先配向p−Si薄膜8及び(100)優先配向p−Si薄膜9をパターニングしてアイランド化する。次に、両p−Si薄膜8、9に例えばボロン(B)をイオンドーピングしてからアニールし、P型のp−Si薄膜8、9を形成する。次に、プラズマCVD法等を用いて、両p−Si薄膜8、9上にSiO2等を成膜し、ゲート絶縁膜10を形成する。両p−Si薄膜8、9をパターニングする前に連続的にゲート絶縁膜10を形成し、その後にパターニングしてもよい。
【0025】
次に、図9(a)、(b)に示すように、スパッタ法等を用いてゲート形成金属層を成膜してパターニングし、ゲート絶縁膜10上のゲート電極12を形成する。次に、図10(a)、(b)に示すように、ゲート電極12をマスクとして両p−Si薄膜8、9にリン(P)をイオンドーピングして、次いでアニール処理を行い、共にN型のソース領域14、ドレイン領域16を自己整合的に形成する。次に、図11(a)、(b)に示すように、プラズマCVD法等を用いて、ゲート電極12、ソース/ドレイン領域14、16上にSiN膜等を成膜し、層間絶縁膜18を形成する。
【0026】
次に、図12(a)、(b)に示すように、ソース/ドレイン領域14、16上の層間絶縁膜18を開口してコンタクトホール20、20’を形成する。次に、層間絶縁膜18上に、例えばチタン(Ti)、アルミニウム(Al)、Tiをこの順に成膜してパターニングし、コンタクトホール20を介してドレイン領域16に接続されるドレイン電極24を形成し、同時にコンタクトホール20’を介してソース領域14に接続されるソース電極22を形成する。以上説明した工程を経て、図2(a)、(b)に示す本実施の形態によるアクティブマトリクス型表示装置用基板が完成する。この後対向基板と貼り合わせ、両基板間に液晶を封止して、本実施の形態による液晶表示装置が完成する。
【0027】
本実施の形態によれば、同一基板上の異なる領域に、(111)優先配向p−Si薄膜8と(100)優先配向p−Si薄膜9とを選択的に形成することができる。このため、周辺回路形成領域のTFT27を(100)優先配向p−Si薄膜9でnチャネルが形成されたnチャネルMOSFETとしても、表示領域30のTFT26を(111)優先配向p−Si薄膜8でnチャネルが形成されたnチャネルMOSFETとすることができる。したがって、表示領域30のTFT26のp−Si薄膜をパターニングした後の下地の凹凸が減少するので液晶表示装置の表示品質が劣化することがない。なお、表示領域30のTFT26は、周辺回路形成領域のTFT27ほどの特性は要求されないため、(111)優先配向p−Si薄膜8でnチャネルを形成することによる移動度の低下は問題とならない。また、周辺回路形成領域のTFT27を(100)優先配向p−Si薄膜9でnチャネルが形成されたnチャネルMOSFETとし、表示領域30のTFT26を(111)優先配向p−Si薄膜8でpチャネルが形成されたpチャネルMOSFETとすることももちろん可能である。
【0028】
また、図6及び図7に示した工程で、CMOS形成用のより微細なパターンを有するマスク38を使用すれば、(100)優先配向p−Si薄膜9でnチャネルが形成されたnチャネルMOSFETと、(111)優先配向p−Si薄膜8でpチャネルが形成されたpチャネルMOSFETとが互いに相補型に接続されたCMOS(Compiementary MOS)回路を形成することができる。CMOS回路の集積度を向上させるためには、nMOSの電子移動度だけでなく、pMOSの正孔の移動度の向上が不可欠である。Si結晶の(111)面は、(100)面と比較すると、電子移動度が約2/3であり、正孔の移動度が約2倍である。このため、本実施の形態によれば、周辺回路形成領域内のCMOS回路の面積を縮小でき、回路の集積度を向上させ、駆動回路だけでなくその他の回路(メモリ等)を集積させることができる。
【0029】
次に、本発明の第2の実施の形態によるアクティブマトリクス型表示装置用基板について図13及び図14を用いて説明する。本実施の形態によるアクティブマトリクス型表示装置用基板の構成は、図1及び図2に示した第1の実施の形態によるアクティブマトリクス型表示装置用基板と同一であるのでその説明は省略する。
【0030】
本実施の形態によるアクティブマトリクス型表示装置用基板の製造方法について、第1の実施の形態の説明で用いた図3乃至図5、図8乃至図12を参照しつつ、図13及び図14を用いて説明する。まず、図3乃至図5に示した第1の実施の形態と同様に、ガラス基板2上に例えば膜厚50nm程度の下地SiN膜3、膜厚200nm程度の下地SiO2膜4及び膜厚10〜200nm程度(例えば50nm)のa−Si薄膜6をこの順に成膜する。続いて、プラズマCVD法、LPCVD法、スパッタ法等を用いて、膜厚1〜20nm程度(例えば5nm)の酸化膜(SiO2膜)36を成膜する。次に、例えば450℃で2時間程度の水素抜きアニールを行う。次に、図13(a)、(b)に示すように、酸化膜36をパターニングし、ゲートバスライン駆動回路形成領域32及びドレインバスライン駆動回路形成領域33等の周辺回路形成領域以外の酸化膜36を除去する。
【0031】
次に、図14(a)、(b)に示すように、真空中又は窒素、アルゴン等の不活性ガス雰囲気中で、第1の実施の形態と同様のパルスレーザを照射する。ここで、図14(c)は図14(a)に示す(111)優先配向p−Si薄膜8を基板面に垂直に見た平面図であり、図14(d)は図14(b)に示す(100)優先配向p−Si薄膜9を基板面に垂直に見た平面図である。図14(c)、(d)に示すように、このレーザ照射により、多数の(111)配向の結晶粒40が配列した表示領域の(111)優先配向p−Si薄膜8と、正方形状の多数の(100)配向の結晶粒41が格子状に配列した周辺回路形成領域の(100)優先配向p−Si薄膜9とが同時に形成される。その後、図8乃至図12に示した第1の実施の形態と同様の製造工程を経て、本実施の形態によるアクティブマトリクス型表示装置用基板が完成する。
【0032】
本実施の形態では、所定の形状にパターニングされた酸化膜36を用いて、一工程のみのレーザ照射で(111)優先配向p−Si薄膜8と(100)優先配向p−Si薄膜9とを同時に形成している。このため、本実施の形態によれば、第1の実施の形態と同様の効果をより容易に実現できる。
【0033】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態の図7(a)、(b)に示した工程では、酸素を含む雰囲気中でレーザを照射しているが、本発明はこれに限らず、オゾン、水蒸気又は原子状酸素等を含む雰囲気中でも同様の効果が得られる。
【0034】
また、上記実施の形態では、熱処理工程以外でのガラス基板2の温度を室温としたが、本発明はこれに限らず、ガラス基板2にダメージのない室温から450℃程度までの範囲の温度を用いてもよい。
【0035】
さらに、上記実施の形態では、a−Si薄膜6表面をフッ酸処理することにより自然酸化膜を除去しているが、本発明はこれに限られない。a−Si薄膜6を成膜した後、大気にさらすことなくアニールチャンバへ搬送すれば、自然酸化膜が形成されないため、フッ酸処理する必要はない。
【0036】
また、上記第2の実施の形態では、a−Si薄膜6上の酸化膜36をプラズマCVD法、LPCVD法及びスパッタ法等で形成したが、本発明はこれに限られない。水素抜きアニール及び自然酸化膜の除去の後に、基板をオゾン水や過酸化水素水等の酸化性を有する溶液に浸したり、酸素プラズマに浸したり、あるいは酸素を含む雰囲気中で紫外光を照射したりすることにより酸化膜36を形成してもよい。また、a−Si薄膜6上に塗布したレジストを所定の形状にパターニングした後にオゾン水等に浸して酸化膜36を形成し、その後レジストを除去することにより、酸化膜36を選択的に形成してもよい。さらに、酸素を含む雰囲気中で、所定の形状のフォトマスク等を用いて紫外光や紫外領域のレーザをa−Si薄膜6に照射することにより、酸化膜36を選択的に形成してもよい。
【0037】
以上説明した実施の形態によるアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置は、以下のようにまとめられる。
(付記1)
基板上に形成された複数のバスラインと、
前記複数のバスラインで画定された複数の画素領域がマトリクス状に配置された表示領域と、
前記表示領域の周囲に配置された周辺回路形成領域と、
前記基板上に形成され、(100)優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第1の薄膜トランジスタと、
前記基板上に形成され、(111)優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第2の薄膜トランジスタと
を有することを特徴とするアクティブマトリクス型表示装置用基板。
【0038】
(付記2)
付記1記載のアクティブマトリクス型表示装置用基板において、
前記第1の薄膜トランジスタはnチャネルMOSFETであり、
前記第2の薄膜トランジスタはpチャネルMOSFETであること
を特徴とするアクティブマトリクス型表示装置用基板。
【0039】
(付記3)
付記2記載のアクティブマトリクス型表示装置用基板において、
前記周辺回路形成領域にはCMOS回路が形成され、
前記CMOS回路は前記第1及び第2の薄膜トランジスタが互いに相補型に接続されて形成されていること
を特徴とするアクティブマトリクス型表示装置用基板。
【0040】
(付記4)
付記1記載のアクティブマトリクス型表示装置用基板において、
前記第1の薄膜トランジスタは前記表示領域に形成され、
前記第2の薄膜トランジスタは前記周辺回路形成領域に形成されていること
を特徴とするアクティブマトリクス型表示装置用基板。
【0041】
(付記5)
対抗して配置された一対の基板と、前記一対の基板間に封止された液晶とを有する液晶表示装置において、
前記基板の少なくとも一方に付記1乃至4のいずれか1項に記載のアクティブマトリクス型表示装置用基板を用いること
を特徴とする液晶表示装置。
【0042】
(付記6)
基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第1の領域に、(100)優先配向多結晶シリコン薄膜を形成する第1の工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第1の領域以外の第2の領域に、(111)優先配向多結晶シリコン薄膜を形成する第2の工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0043】
(付記7)
付記6記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第1の工程は、酸素を含む雰囲気中で第1のレーザビームを照射して(100)優先配向多結晶シリコン薄膜を形成し、
前記第2の工程は、真空中又は不活性ガス雰囲気中で第2のレーザビームを照射して(111)優先配向多結晶シリコン薄膜を形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0044】
(付記8)
付記7記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第1の工程は、前記第2の領域を遮光して前記第1のレーザビームを照射し、
前記第2の工程は、前記第1の領域を遮光して前記第2のレーザビームを照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0045】
(付記9)
付記6記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第1及び第2の工程の前に、前記第1の領域の表面に酸化膜を形成する工程をさらに有し、
前記第1の工程は、第1のレーザビームを照射して(100)優先配向多結晶シリコン薄膜を形成し、
前記第2の工程は、真空中又は不活性ガス雰囲気中で第2のレーザビームを照射して(111)優先配向多結晶シリコン薄膜を形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0046】
(付記10)
付記9記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記酸化膜は、1nm以上10nm以下の膜厚で形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0047】
(付記11)
付記7乃至10のいずれか1項に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第1のレーザビームは、95%以上99.9%以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0048】
(付記12)
付記7乃至11のいずれか1項に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第2のレーザビームは、95%以上99.9%以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【0049】
【発明の効果】
以上の通り、本発明によれば、優れたTFT特性及び表示品質が得られる周辺回路一体型のアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の構成を示す図である。
【図2】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の構成を示す断面図である。
【図3】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図4】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図5】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図6】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【図7】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【図8】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図9】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図10】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図11】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図12】本発明の第1の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図13】本発明の第2の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図14】本発明の第2の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【符号の説明】
2 ガラス基板
3 下地SiN膜
4 下地SiO2膜
6 a−Si薄膜
8 (111)優先配向p−Si薄膜
9 (100)優先配向p−Si薄膜
10 ゲート絶縁膜
12 ゲート電極
14 ソース領域
16 ドレイン領域
18 層間絶縁膜
20、20’ コンタクトホール
22 ソース電極
24 ドレイン電極
26、27 TFT
30 表示領域
32 ゲートバスライン駆動回路形成領域
33 ドレインバスライン駆動回路形成領域
36 酸化膜
38、38’ マスク
40 (111)配向の結晶粒
41 (100)配向の結晶粒[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a substrate for an active matrix display device having a thin film transistor using a polycrystalline silicon thin film, a liquid crystal display device including the same, and a method for manufacturing the same.
[0002]
[Prior art]
Thin film transistors (TFTs) have been actively developed in recent years because they can be applied to active matrix liquid crystal display devices and the like. In particular, a TFT using a polycrystalline silicon (p-Si) thin film as an active layer has an electron mobility of two orders of magnitude or more compared with a TFT using a conventional amorphous silicon (a-Si) thin film as an active layer. large. For this reason, there exists an advantage that the size of an element can be made small and high definition is possible. In addition, since peripheral circuits such as driving circuits can be integrated on the same substrate as the TFT for switching each pixel, the number of processes and parts can be greatly reduced, and a liquid crystal display device having high reliability at low cost can be obtained. Can do.
[0003]
By the way, comparing the (111) plane and the (100) plane of silicon (Si) crystal, the (111) plane has an electron mobility of about 2/3 of the (100) plane, and the hole mobility is about 2 times. That is, an n-channel MOSFET (Metal Oxidized Semiconductor Field Effect Transistor) forms a channel region with a p-Si thin film having a (100) plane preferentially oriented (hereinafter referred to as “(100) preferentially oriented p-Si thin film”). Thus, the mobility is improved, and the p-channel MOSFET is formed by forming a channel region with a p-Si thin film in which the (111) plane is preferentially oriented (hereinafter referred to as “(111) preferential orientation p-Si thin film”). Mobility is improved. As disclosed in JP-A-6-283422 (hereinafter referred to as “Document 1”), hydrogen and oxygen are sufficient as a method of forming a (111) preferentially oriented p-Si thin film on a glass substrate. It is known that the removed a-Si thin film is irradiated with a pulse laser many times.
[0004]
On the other hand, in Japanese Patent Application Laid-Open No. 10-261799 (hereinafter referred to as “
[0005]
[Problems to be solved by the invention]
However, the (100) preferentially oriented p-Si thin film formed by the above method has a surface roughness (surface roughness) as large as about 15 nm in terms of the root mean square (RMS), and the underlying silicon oxide film (SiO 2). 2 Film) and a (100) preferentially oriented p-Si thin film cannot be obtained. For this reason, the breakdown voltage and the mobility are lowered, and it is difficult to obtain a TFT having excellent characteristics.
[0006]
In addition, since unevenness may remain on the base after patterning the (100) preferentially oriented p-Si thin film into an island shape, using the (100) preferentially oriented p-Si thin film in the channel region of the TFT in the display region. There is a problem that the display quality of the liquid crystal display device may be deteriorated. As a countermeasure for reducing the surface roughness,
[0007]
An object of the present invention is to provide a peripheral circuit integrated substrate for an active matrix display device capable of obtaining excellent TFT characteristics and display quality, a liquid crystal display device including the same, and a manufacturing method thereof.
[0008]
[Means for Solving the Problems]
The object is to provide a plurality of bus lines formed on a substrate, a display area in which a plurality of pixel areas defined by the plurality of bus lines are arranged in a matrix, and a periphery arranged around the display area. A first thin film transistor having a channel formation region formed on the substrate and having a channel region formed of a (100) preferentially oriented polycrystalline silicon thin film; and a (111) preferentially oriented polycrystalline silicon formed on the substrate. This is achieved by an active matrix display substrate having a second thin film transistor having a channel region formed of a thin film.
[0009]
Further, the object is to provide a first step of forming a (100) preferentially oriented polycrystalline silicon thin film in a first region of the amorphous silicon thin film or the polycrystalline silicon thin film formed on the substrate, An active matrix comprising: a second step of forming a (111) preferentially oriented polycrystalline silicon thin film in a second region other than the first region of the amorphous silicon thin film or the polycrystalline silicon thin film; This is achieved by a method for manufacturing a substrate for a type display device.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
First, the principle of the invention as a premise of the embodiment of the present invention will be described.
[0011]
Specifically, when the pulsed laser is irradiated to the a-Si thin film formed on the substrate or the p-Si thin film having an arbitrary crystal orientation, the laser beam overlap rate is set to 95 to 99.9%. A (100) preferentially oriented p-Si thin film could be obtained when the oxygen partial pressure was not less than a predetermined value suitable for the overlap rate. The oxygen partial pressure is 10 Pa or more when the overlap rate is 95%, and is 0.1 Pa or more when the overlap rate is 99%. The laser irradiation energy is in the vicinity where the surface roughness is maximum. Further, even when pulse laser irradiation is performed in a vacuum or in an inert gas atmosphere, the laser overlap ratio is set to 95 to 99.9% with the
[0012]
Next, an active matrix display device substrate according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a configuration of a substrate for an active matrix display device according to this embodiment. On the
[0013]
FIG. 2 shows a cross section of one element on the substrate for an active matrix display device according to the present embodiment cut perpendicularly to the substrate surface. 2A shows a cross section of the
[0014]
Further, as shown in FIG. 2B, the
[0015]
Next, an active matrix display device substrate according to this embodiment and a method of manufacturing a liquid crystal display device including the same will be described with reference to FIGS. 3 to 12 are process cross-sectional views illustrating a method for manufacturing an active matrix display device substrate according to the present embodiment. 3 to 12, (a) shows the same cross section as FIG. 2 (a), and (b) shows the same cross section as FIG. 2 (b).
[0016]
First, on a
[0017]
Next, as shown in FIGS. 6A and 6B, to the a-Si
[0018]
When laser irradiation is performed in a high vacuum, Si adheres to the laser irradiation window and the maintenance inspection period of the laser irradiation apparatus is shortened. Therefore, it is desirable that the degree of vacuum in the annealing chamber during pulse laser irradiation is not so high. Laser irradiation may be performed by evacuating to high vacuum once and introducing an inert gas to a certain pressure.
[0019]
As the pulse laser, an excimer laser such as XeCl (wavelength 308 nm), KrF (wavelength 248 nm), ArF (wavelength 193 nm) or the like is used. For a pulse laser, for example, 200 x 0.5 mm 2 Use a long beam. The irradiation method uses scan annealing in which the irradiation region is moved in the minor axis direction of the irradiation region every time one shot is irradiated, and the overlapping rate is set to, for example, 98.0 to 99.9%. At this time, the pulse laser irradiates 50 to 1000 shots in the same region. In order to form the (111) preferentially oriented p-Si
[0020]
Here, FIG. 6C is a plan view of the (111) preferentially oriented p-Si
[0021]
Next, oxygen gas is introduced into the annealing chamber so that the oxygen partial pressure becomes 0.1 Pa or more. Subsequently, as shown in FIGS. 7A and 7B, in the oxygen-containing atmosphere, a− in the peripheral circuit formation region such as the gate bus line drive
[0022]
Here, FIG. 7C is a plan view of the (111) preferentially oriented p-Si
[0023]
Note that, after the step of forming the (100) preferentially oriented p-Si
[0024]
Next, as shown in FIGS. 8A and 8B, the (111) preferentially oriented p-Si
[0025]
Next, as shown in FIGS. 9A and 9B, a gate forming metal layer is formed and patterned by sputtering or the like, and the
[0026]
Next, as shown in FIGS. 12A and 12B, the
[0027]
According to the present embodiment, the (111) preferentially oriented p-Si
[0028]
6 and 7, if a
[0029]
Next, an active matrix display device substrate according to a second embodiment of the present invention will be described with reference to FIGS. Since the configuration of the active matrix display device substrate according to the present embodiment is the same as that of the active matrix display device substrate according to the first embodiment shown in FIGS. 1 and 2, description thereof is omitted.
[0030]
The manufacturing method of the active matrix display device substrate according to the present embodiment will be described with reference to FIGS. 13 to 14 and FIGS. 8 to 12 used in the description of the first embodiment. It explains using. First, similarly to the first embodiment shown in FIGS. 3 to 5, on the
[0031]
Next, as shown in FIGS. 14A and 14B, the same pulse laser as in the first embodiment is irradiated in a vacuum or in an inert gas atmosphere such as nitrogen or argon. Here, FIG. 14C is a plan view of the (111) preferentially oriented p-Si
[0032]
In the present embodiment, (111) preferentially oriented p-Si
[0033]
The present invention is not limited to the above embodiment, and various modifications can be made.
For example, in the steps shown in FIGS. 7A and 7B of the above embodiment, laser irradiation is performed in an atmosphere containing oxygen. However, the present invention is not limited to this, and ozone, water vapor, or atomic state is used. Similar effects can be obtained even in an atmosphere containing oxygen or the like.
[0034]
Moreover, in the said embodiment, although the temperature of the
[0035]
Furthermore, although the natural oxide film is removed by hydrofluoric acid treatment on the surface of the a-Si
[0036]
In the second embodiment, the
[0037]
The active matrix display device substrate and the liquid crystal display device including the same according to the embodiment described above can be summarized as follows.
(Appendix 1)
A plurality of bus lines formed on the substrate;
A display region in which a plurality of pixel regions defined by the plurality of bus lines are arranged in a matrix;
A peripheral circuit formation region disposed around the display region;
A first thin film transistor having a channel region formed on the substrate and formed of a (100) preferentially oriented polycrystalline silicon thin film;
A second thin film transistor having a channel region formed on the substrate and formed of a (111) preferentially oriented polycrystalline silicon thin film;
A substrate for an active matrix display device, comprising:
[0038]
(Appendix 2)
In the substrate for an active matrix display device according to appendix 1,
The first thin film transistor is an n-channel MOSFET;
The second thin film transistor is a p-channel MOSFET
A substrate for an active matrix display device.
[0039]
(Appendix 3)
In the substrate for an active matrix display device according to
A CMOS circuit is formed in the peripheral circuit formation region,
The CMOS circuit is formed by connecting the first and second thin film transistors in a complementary manner.
A substrate for an active matrix display device.
[0040]
(Appendix 4)
In the substrate for an active matrix display device according to appendix 1,
The first thin film transistor is formed in the display region;
The second thin film transistor is formed in the peripheral circuit formation region.
A substrate for an active matrix display device.
[0041]
(Appendix 5)
In a liquid crystal display device having a pair of substrates disposed to face each other and a liquid crystal sealed between the pair of substrates,
5. The active matrix display device substrate according to any one of appendices 1 to 4, wherein at least one of the substrates is used.
A liquid crystal display device.
[0042]
(Appendix 6)
A first step of forming a (100) preferentially oriented polycrystalline silicon thin film in a first region of an amorphous silicon thin film or a polycrystalline silicon thin film formed on a substrate;
A second step of forming a (111) preferentially oriented polycrystalline silicon thin film in a second region other than the first region of the amorphous silicon thin film or the polycrystalline silicon thin film;
A method of manufacturing a substrate for an active matrix display device, comprising:
[0043]
(Appendix 7)
In the method for manufacturing an active matrix display device substrate according to
In the first step, a (100) preferentially oriented polycrystalline silicon thin film is formed by irradiating a first laser beam in an atmosphere containing oxygen,
In the second step, a (111) preferentially oriented polycrystalline silicon thin film is formed by irradiating a second laser beam in a vacuum or in an inert gas atmosphere.
A method for manufacturing a substrate for an active matrix type display device.
[0044]
(Appendix 8)
In the method for manufacturing an active matrix display device substrate according to appendix 7,
In the first step, the second region is shielded and irradiated with the first laser beam,
The second step irradiates the second laser beam while shielding the first region.
A method for manufacturing a substrate for an active matrix type display device.
[0045]
(Appendix 9)
In the method for manufacturing an active matrix display device substrate according to
Before the first and second steps, further comprising a step of forming an oxide film on the surface of the first region;
The first step irradiates a first laser beam to form a (100) preferentially oriented polycrystalline silicon thin film;
In the second step, a (111) preferentially oriented polycrystalline silicon thin film is formed by irradiating a second laser beam in a vacuum or in an inert gas atmosphere.
A method for manufacturing a substrate for an active matrix type display device.
[0046]
(Appendix 10)
The oxide film is formed with a thickness of 1 nm to 10 nm.
A method for manufacturing a substrate for an active matrix type display device.
[0047]
(Appendix 11)
Appendices 7 to 10 Substrate for active matrix display device In the manufacturing method of
The first laser beam is irradiated with an overlap rate of 95% or more and 99.9% or less.
A method for manufacturing a substrate for an active matrix type display device.
[0048]
(Appendix 12)
Appendices 7 to 11 Substrate for active matrix display device In the manufacturing method of
The second laser beam is irradiated with an overlap rate of 95% or more and 99.9% or less.
A method for manufacturing a substrate for an active matrix type display device.
[0049]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a peripheral circuit integrated active matrix display device substrate and a liquid crystal display device including the same, which can obtain excellent TFT characteristics and display quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an active matrix display device substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a configuration of an active matrix display device substrate according to the first embodiment of the present invention;
FIG. 3 is a process cross-sectional view illustrating the method for manufacturing the substrate for the active matrix display device according to the first embodiment of the invention.
4 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention. FIG.
FIG. 5 is a process cross-sectional view illustrating the method for manufacturing the substrate for the active matrix display device according to the first embodiment of the invention.
6A and 6B are a process cross-sectional view and a plan view illustrating a method for manufacturing an active matrix display device substrate according to the first embodiment of the invention.
7A and 7B are a process cross-sectional view and a plan view showing a method for manufacturing a substrate for an active matrix display device according to the first embodiment of the invention.
FIG. 8 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 9 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 10 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 11 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 12 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the first embodiment of the invention.
FIG. 13 is a process cross-sectional view illustrating the method of manufacturing the active matrix display device substrate according to the second embodiment of the invention.
FIGS. 14A and 14B are a process cross-sectional view and a plan view illustrating a method for manufacturing an active matrix display device substrate according to a second embodiment of the present invention. FIGS.
[Explanation of symbols]
2 Glass substrate
3 Underlying SiN film
4 Base SiO 2 film
6 a-Si thin film
8 (111) preferentially oriented p-Si thin film
9 (100) Preferentially oriented p-Si thin film
10 Gate insulation film
12 Gate electrode
14 Source region
16 Drain region
18 Interlayer insulation film
20, 20 'contact hole
22 Source electrode
24 Drain electrode
26, 27 TFT
30 display area
32 Gate bus line drive circuit formation region
33 Drain bus line drive circuit formation region
36 Oxide film
38, 38 'mask
40 (111) oriented crystal grains
41 (100) oriented crystal grains
Claims (6)
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第1の領域以外の第2の領域に、真空中又は不活性ガス雰囲気中で第2のレーザビームを照射して(111)優先配向多結晶シリコン薄膜を形成する第2の工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。For irradiating the first region of the amorphous silicon thin film or the polycrystalline silicon thin film formed on the substrate with the first laser beam in an oxygen-containing atmosphere to form a channel region of the nMOSFET (100) a first step of forming a preferentially oriented polycrystalline silicon thin film;
A second laser beam other than the first region of the amorphous silicon thin film or the polycrystalline silicon thin film is irradiated with a second laser beam in a vacuum or in an inert gas atmosphere to give (111) preferentially oriented polycrystal And a second step of forming a silicon thin film. A method for manufacturing a substrate for an active matrix display device.
前記第1のレーザビームは、95%以上99.9%以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the board | substrate for active matrix type display devices of Claim 1 ,
The method of manufacturing a substrate for an active matrix display device, wherein the first laser beam is irradiated at an overlapping rate of 95% to 99.9%.
前記第2のレーザビームは、95%以上99.9%以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the substrate for active matrix type display devices according to claim 1 or 2 ,
The method of manufacturing a substrate for an active matrix display device, wherein the second laser beam is irradiated at an overlapping rate of 95% to 99.9%.
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち前記第1の領域以外の第2の領域と、前記第1の領域とに真空中又は不活性ガス雰囲気中でレーザビームを照射して、nMOSFETのチャネル領域を形成するための(100)優先配向多結晶シリコン薄膜を前記第1の領域に形成するとともに、(111)優先配向多結晶シリコン薄膜を前記第2の領域に形成する工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。Forming an oxide film on the surface of the first region of the amorphous silicon thin film or the polycrystalline silicon thin film formed on the substrate;
The nMOSFET is irradiated with a laser beam in a vacuum or in an inert gas atmosphere to the second region other than the first region in the amorphous silicon thin film or the polycrystalline silicon thin film and the first region. Forming a (100) preferentially oriented polycrystalline silicon thin film in the first region and forming a (111) preferentially oriented polycrystalline silicon thin film in the second region. A method for manufacturing a substrate for an active matrix display device.
前記酸化膜は、1nm以上10nm以下の膜厚で形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the substrate for active matrix type display devices according to claim 4 ,
The method of manufacturing a substrate for an active matrix display device, wherein the oxide film is formed to a thickness of 1 nm to 10 nm.
前記レーザビームは、95%以上99.9%以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。In the manufacturing method of the substrate for active matrix type display devices according to claim 4 or 5 ,
The method of manufacturing a substrate for an active matrix display device, wherein the laser beam is irradiated at an overlapping rate of 95% to 99.9%.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180183A JP4317332B2 (en) | 2001-06-14 | 2001-06-14 | Method for manufacturing substrate for active matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001180183A JP4317332B2 (en) | 2001-06-14 | 2001-06-14 | Method for manufacturing substrate for active matrix display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002373990A JP2002373990A (en) | 2002-12-26 |
JP4317332B2 true JP4317332B2 (en) | 2009-08-19 |
Family
ID=19020642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001180183A Expired - Fee Related JP4317332B2 (en) | 2001-06-14 | 2001-06-14 | Method for manufacturing substrate for active matrix display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4317332B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4611621B2 (en) * | 2003-06-20 | 2011-01-12 | 株式会社 日立ディスプレイズ | Thin film semiconductor device and manufacturing method thereof |
CN103165422A (en) * | 2013-03-08 | 2013-06-19 | 上海和辉光电有限公司 | Method for forming polycrystalline silicon by high-energy radiation source |
-
2001
- 2001-06-14 JP JP2001180183A patent/JP4317332B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002373990A (en) | 2002-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6492659B1 (en) | Semiconductor device having single crystal grains with hydrogen and tapered gate insulation layer | |
JPH06296023A (en) | Thin-film semiconductor device and manufacture thereof | |
JP4436469B2 (en) | Semiconductor device | |
JPH11102867A (en) | Forming of semiconductor thin film, and plastic substrate | |
JPH05335482A (en) | Multilayer semiconductor integrated circuit having thin film transistor | |
JPH11307777A (en) | Top gate type thin-film transistor and manufacture thereof | |
JPH06124890A (en) | Fabricating method for film-like semiconductor device | |
JP4312741B2 (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
JP4317332B2 (en) | Method for manufacturing substrate for active matrix display device | |
JP2001189462A (en) | Manufacturing method of semiconductor device | |
JP4304374B2 (en) | Top gate type thin film transistor | |
JP2734359B2 (en) | Thin film transistor and method of manufacturing the same | |
JP2000068518A (en) | Manufacture of thin-film transistor | |
JP3279280B2 (en) | Method for manufacturing thin film semiconductor device | |
JP2005056971A (en) | Thin film transistor and its manufacturing method | |
JP4211085B2 (en) | Thin film transistor manufacturing method | |
JP4271453B2 (en) | Semiconductor crystallization method and thin film transistor manufacturing method | |
JP3921384B2 (en) | Manufacturing method of semiconductor device | |
JP3602344B2 (en) | Thin film transistor and method for manufacturing the same | |
JP3357321B2 (en) | Method for manufacturing semiconductor device | |
JPH0388322A (en) | Heat treating method | |
JP3383280B2 (en) | Method for manufacturing semiconductor device | |
JPH07193245A (en) | Manufacture of thin-film transistor | |
JP4104901B2 (en) | Active matrix display device | |
JPH02122631A (en) | Manufacture of thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |