JP4271453B2 - Semiconductor crystallization method and thin film transistor manufacturing method - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体結晶化方法に関し、特に液晶表示装置などに用いられる薄膜トランジスタ（Thin Film Transistor，ＴＦＴ）やＴＦＴの動作層などに用いられる半導体を結晶化するための半導体結晶化方法に関する。
【０００２】
【従来の技術】
ＴＦＴの動作層には、近年、高移動度が得られ周辺回路の同時形成が可能なポリシリコン（ｐ−Ｓｉ）の利用が実用化され始めている。ｐ−Ｓｉ膜を用いたＴＦＴは、通常はガラス基板上に下地絶縁膜を介して成膜したアモルファスシリコン（ａ−Ｓｉ）膜に、紫外波長・短パルスのエキシマレーザを照射し、ａ−Ｓｉ膜を溶融結晶化させてｐ−Ｓｉ膜を形成することによって得られる。
【０００３】
図２２は従来の半導体結晶化方法の説明図、図２３は従来の半導体結晶化方法により得られる結晶化後の半導体の走査型電子顕微鏡写真の一例である。半導体の結晶化は、ここでは図２２に示すように、３００ｍｍ×３００ｍｍのガラス基板上にＳｉＯ₂膜などの下地絶縁膜を介して全面に成膜したａ−Ｓｉ膜１００に対し、波長３０８ｎｍでパルス持続時間４０ナノ秒（ｎｓ）のＸｅＣｌエキシマレーザを、ビームサイズ１００ｍｍ×１ｍｍ、５０μｍステップでスキャン照射することによって行なっている。この方法の場合、核はａ−Ｓｉ膜１００中でランダムに発生し易く、上記のレーザ照射条件では、図２３に示すように、核から等方的に成長した結晶粒が粒径１μｍ弱程度の略多角形状を呈するようになる。
【０００４】
このようなエキシマレーザ結晶化によって得られるｐ−Ｓｉ膜を用いてＴＦＴを形成した場合には、そのチャネルに多数の結晶粒が存在してしまう。一般に、チャネル内に存在する結晶粒の粒径が大きく、チャネル内に粒界が少ない場合には、チャネルを移動する電子の移動度は比較的大きくなる。これに対し、チャネル内に存在する結晶粒の粒径が小さく、チャネル内に粒界が多数存在する場合には、逆に電子の移動度は小さくなってしまう。そのため、エキシマレーザ結晶化では、形成されるＴＦＴの特性にばらつきが生じてしまう場合がある。さらに、粒界には欠陥が多く、チャネル内に粒界が存在することで、ＴＦＴ特性は抑えられてしまう。
【０００５】
最近では、ａ−Ｓｉ膜に対してＣＷ（Continuous Wave）レーザを照射することにより、ガラス基板上に大粒径の結晶粒からなるｐ−Ｓｉ膜を得ようとする試みもなされている（非特許文献１参照）。ＣＷレーザを用いたｐ−Ｓｉ膜の形成では、ａ−Ｓｉ膜に対して常時一定のレーザスキャン照射が行われることでスキャン方向と同方向に結晶成長が起こり、結晶成長距離が長く、大きな単結晶域を得ることができる。そのため、ａ−Ｓｉ膜に対してＴＦＴのチャネルの電子走行方向となる方向にＣＷレーザをスキャン照射すれば、電子走行方向に略平行に成長した大きな結晶粒をより多く形成することができる。さらに、チャネルを電子走行方向に対して垂直方向に横切るような粒界が形成されにくいため、電子移動度を向上させることが可能になる。
【０００６】
【非特許文献１】
佐々木伸夫、外６名，「ＣＷラテラル結晶化（ＣＬＣ）技術による移動度５００ｃｍ²／Ｖｓを超える新低温ポリＳｉＴＦＴ技術」，電子情報通信学会論文誌，電子情報通信学会，２００２年８月，Ｖｏｌ．Ｊ８５−Ｃ，Ｎｏ．８，ｐ．６０１−６０８
【０００７】
【発明が解決しようとする課題】
しかし、ＣＷレーザを用いたｐ−Ｓｉ膜の形成においては、チャネルの電子走行方向に成長した結晶粒を多く形成することはできるが、結晶化にあたってａ−Ｓｉ膜のいずれの領域に単結晶域が形成されるかを予測することは難しく、ａ−Ｓｉ膜の所望の領域に選択的に単結晶域を形成することは困難である。そのため、ＴＦＴのチャネルを形成する領域に単結晶が形成されるとは限らず、ＴＦＴのチャネル内に電子走行方向に略平行な粒界が存在してしまう場合もあり得る。このように、ＴＦＴの電子移動度の更なる向上には未だ解決すべき課題が残されている。特に、液晶表示装置において、複数のＴＦＴを有する画素領域およびその周辺回路がガラス基板上に形成されるいわゆるシステム・オン・パネルを実現するためには、ＴＦＴのチャネルとなる領域を均質性良く確実に単結晶化してＴＦＴを形成することのできる結晶化方法の確立が望まれる。
【０００８】
本発明はこのような点に鑑みてなされたものであり、半導体の所望の領域を単結晶化することのできる半導体結晶化方法およびＴＦＴの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す構成から実現可能な半導体結晶化方法が提供される。本発明の半導体結晶化方法は、半導体を成膜し、前記半導体の一部の領域を挟むように対向する分離層を形成し、前記半導体に対して前記分離層の一端側から他端側へ向かう方向にレーザをスキャン照射することを特徴とする。
【００１０】
このような半導体結晶化方法では、図１に示すように、例えば絶縁性のガラス基板１上に半導体としてａ−Ｓｉ膜３を成膜し、このａ−Ｓｉ膜３の所望の領域（一部の領域、例えばＴＦＴ形成におけるチャネル形成領域５）を挟むように対向する分離層６を形成し、ａ−Ｓｉ膜３に対して分離層６の一端側から他端側へ向かう方向にレーザをスキャン照射する。ａ−Ｓｉ膜３の縁部やその近傍では、レーザスキャン照射後の周囲への熱拡散のためその冷却速度が速く、微結晶が形成され易い。これに対し、分離層６に挟まれた領域では、レーザスキャン照射によって分離層６も温度上昇することでその冷却速度が遅くなり、大きな結晶粒が形成されるようになる。さらに、ａ−Ｓｉ膜３の縁部やその近傍から分離層６に挟まれた領域に向かって成長する結晶粒の粒界は、分離層６によってその領域内への進入がブロックされる。分離層６の間隔が十分に狭ければ、この分離層６に挟まれた領域は単結晶になる。
【００１１】
【発明の実施の形態】
以下、本発明の半導体結晶化方法をＴＦＴ形成に適用した場合を例に、図面を参照して詳細に説明する。
【００１２】
まず、第１の実施の形態について説明する。
図１は半導体結晶化方法の原理説明図、図２は結晶化する半導体の平面模式図である。ただし、図１は、図２のＡ−Ａ断面の位置に対応する断面模式図である。
【００１３】
第１の実施の形態の半導体結晶化では、まず、図１および図２に示すように、ガラス基板１上に下地ＳｉＯ₂膜２を介して形成された半導体であるａ−Ｓｉ膜３をアイランド状に加工するとともに、そのアイランド内に２本のスリット４を対向して形成する。これらのスリット４は、ａ−Ｓｉ膜３の一部の領域、例えばａ−Ｓｉ膜３の結晶化によりＴＦＴのチャネルとして形成される領域（チャネル形成領域）５を挟むようにして形成される。さらに、これらのスリット４は、図２に示すように、後述するようにスリット４の一端側から他端側へ向かう方向にａ−Ｓｉ膜３に対して行なわれるＣＷレーザのスキャン照射の際にＣＷレーザが先に到達する一端側に間隔が狭くなった部分が設けられて、対称に形成される。
【００１４】
次いで、加工後に空間になっているスリット４の領域に分離層６を形成する。この分離層６は、図１に示したように、ＳｉＯ₂からなる分離絶縁膜７とｐ−Ｓｉからなる保温膜８とがスリット４の領域に積層された構造となるよう形成される。
【００１５】
分離層６の形成後は、ａ−Ｓｉ膜３に対してＣＷレーザを一定のエネルギおよびスキャン速度で分離層６の一端側から他端側へ向かう方向（図２の矢印方向）にスキャン照射することにより、ａ−Ｓｉ膜３をアイランドの一方の縁部側から他方の縁部側に向かって結晶化していく。
【００１６】
図３はレーザスキャン照射後の半導体の状態を示す平面模式図である。ａ−Ｓｉ膜３に対してＣＷレーザを分離層６の一端側から他端側へ向かう方向にスキャン照射すると、レーザ加熱によってａ−Ｓｉ膜３は溶融し、結晶化される。この結晶化の際には、アイランドの縁部やその近傍は、アイランド周辺への熱拡散のためその冷却速度が速く、微結晶９が形成され易い。一方、分離層６に挟まれたチャネル形成領域５では、ＣＷレーザの照射条件（エネルギやスキャン速度）を適当に選ぶことにより、その冷却速度を十分に遅くすることができる。これは、レーザ加熱による分離層６の温度上昇によって、チャネル形成領域５、特にそのエッジ部での急速な温度低下が抑えられるためであり、その結果、チャネル形成領域５での微結晶の形成が抑制されるようになる。スリット４に分離層６を形成せずに空間としておきａ−Ｓｉ膜３に対してＣＷレーザをスキャン照射すると、チャネル形成領域５の冷却が速く、チャネル形成領域５のエッジ部で核発生が起こり易く、チャネル形成領域５に微結晶や粒界が形成される場合がある。上記のように、スリット４に分離層６を形成することにより、ＣＷレーザのスキャン照射で分離層６が加熱され、チャネル形成領域５の冷却が遅くなり、そのエッジ部での核発生が抑制されるようになる。
【００１７】
さらに、分離層６は、その一端側で分離層６の間隔が狭くなっているため、ここでアイランドの一方の縁部側から他方の縁部側に向かってチャネル形成領域５内を成長していく結晶粒が選択されるようになる。それにより、チャネル形成領域５内に多数の結晶粒が成長するのを回避することができ、チャネル形成領域５内の粒界の数を減少させることができるようになる。また、チャネル形成領域５を横切ろうとする粒界１０は、分離層６によってチャネル形成領域５内への進入がブロックされ、チャネル形成領域５には分離層６と略平行に成長する結晶粒が形成されるようになる。
【００１８】
このような半導体結晶化によれば、数μｍの幅で数十μｍの長さの比較的大きな結晶粒を形成することができ、分離層６の間隔が十分に狭ければ、チャネル形成領域５を単結晶化することができる。
【００１９】
ａ−Ｓｉ膜３の結晶化後には、ＴＦＴのパターンがエッチングなどにより形成される。図４はＴＦＴパターンの一例である。ＴＦＴのチャネル幅およびチャネル長さは、通常はこの第１の実施の形態の半導体結晶化方法により得られる結晶粒の大きさに比べて小さく、形成するＴＦＴのチャネル幅およびチャネル長さに応じた間隔および長さで分離層６を形成すれば、チャネルを単結晶で構成することができる。上記の半導体結晶化方法を用いてチャネル形成領域５を単結晶化し、図４に示すように、このチャネル形成領域５がＴＦＴのチャネルとなるようにＴＦＴパターン１１を形成することにより、高移動度のＴＦＴを形成することができる。
【００２０】
なお、ＣＷレーザによる結晶化技術は、これまで主にＳＯＩ（Silicon On Insulator）の分野で研究がなされてきたが、ガラス基板１では熱的に耐えないといわれてきた。確かに、ａ−Ｓｉ膜３がガラス基板１の全面に成膜されている状態でＣＷレーザを照射すると、ａ−Ｓｉ膜３の温度上昇とともにガラス基板１の温度も上昇し、クラックの発生やガラス基板１中の不純物のａ−Ｓｉ膜３への拡散などが観察される。しかし、上記のようにａ−Ｓｉ膜３をあらかじめアイランド状に加工しておくことにより、ガラス基板１の温度上昇は抑えられ、クラックの発生などを回避することができる。
【００２１】
次に、第１の実施の形態の半導体結晶化方法を用いたＴＦＴ形成を、図５から図９を参照して具体的に説明する。図５はスリット形成工程の断面模式図、図６はスリット形成工程の一部平面模式図、図７は分離絶縁膜および保温膜の形成工程の断面模式図、図８は露光工程の断面模式図、図９はエッチング工程の断面模式図である。ただし、図５から図９において、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００２２】
まず、図５に示すように、ガラス基板１上に、下地ＳｉＯ₂膜２を膜厚約２００ｎｍで成膜した後、この下地ＳｉＯ₂膜２上にａ−Ｓｉ膜３を膜厚約１００ｎｍで成膜する。続いて、ａ−Ｓｉ膜３にドライエッチングを施し、図５および図６に示すように、ａ−Ｓｉ膜３を、対向する２本のスリット４を有するアイランド状に加工する。アイランドは、例えば縦１００μｍ〜２００μｍ程度、横５０μｍ〜７０μｍ程度の大きさにａ−Ｓｉ膜３を加工して形成し、スリット４は、例えば幅１μｍ〜２μｍ程度となるように形成する。このスリット４は、図６に示したように、その一端側で間隔が狭くなるようにして対称に形成する。また、スリット４の間隔および長さは、形成するＴＦＴのチャネル幅およびチャネル長さに応じた間隔および長さとする。
【００２３】
スリット４の形成後は、図７に示すように、下地ＳｉＯ₂膜２、ａ−Ｓｉ膜３およびスリット４上に、ＳｉＯ₂を膜厚約５０ｎｍで成膜して分離絶縁膜７を形成する。さらに、この分離絶縁膜７上に、ａ−Ｓｉを膜厚約１００ｎｍで成膜し、公知のＮｉ添加ＳＰＣ法により温度５５０℃で熱処理してｐ−Ｓｉ化して保温膜８を形成する。
【００２４】
次いで、図８に示すように、保温膜８表面にネガレジスト１２を塗布し、アイランド状に加工されたａ−Ｓｉ膜３の部分が開口されているマスク１３を用い、ガラス基板１の背面側からｇ線（波長４３６ｎｍ）を露光する。通常、露光に用いられるｇ線は、ａ−Ｓｉとｐ−Ｓｉとで吸収係数が約１桁異なり、ａ−Ｓｉにはほとんど吸収されるが、ｐ−Ｓｉは透過する割合が高い。したがって、ガラス基板１の背面側からｇ線を露光した場合には、ａ−Ｓｉ膜３上方のネガレジスト１２は感光されず、スリット４上方のネガレジスト１２だけが感光され、現像後には、図９に示すようなレジストパターンが形成されるようになる。
【００２５】
レジストパターン形成後は、そのレジストパターンをマスクにしたドライエッチングにより保温膜８および分離絶縁膜７をエッチングする。レジストパターンの除去後、スリット４の領域には、上記図１に示したような分離絶縁膜７と保温膜８とが積層された分離層６が対向して形成される。
【００２６】
この状態でＣＷレーザ、例えばＮｄ：ＹＡＧレーザ（２ω，波長５３２ｎｍ）を、エネルギ６Ｗ、ビーム径４００μｍ×４０μｍ、スキャン速度２０ｃｍ／ｓで、ａ−Ｓｉ膜３に対して分離層６の一端側から他端側へ向かう方向にスキャン照射する。ここで、ＣＷレーザのスキャン照射は、ガラス基板１の背面側からでも、分離層６が形成されている表面側からでも、いずれも問題なくａ−Ｓｉ膜３を結晶化することができる。
【００２７】
ａ−Ｓｉ膜３の結晶化後はドライエッチングによりＴＦＴパターンを形成し、以降、公知の方法によりゲート絶縁膜およびゲート電極を形成し、不純物を導入して活性化した後、ソース・ドレイン電極を形成してＴＦＴとすればよい。
【００２８】
このようにしてＴＦＴを形成すれば、そのチャネルを形成すべき所望の領域を分離層６で挟んでその領域を単結晶化することが可能であるため、結晶粒径や粒界に起因するＴＦＴ特性のばらつきを抑えることができるようになる。また、良好なＴＦＴ特性が得られるため、駆動回路一体型の高品質な液晶表示装置も実現可能となる。
【００２９】
なお、分離層６が形成されるスリットの形状は、上記図６のように一端側の間隔を狭くしたもののほか、以下の図１０〜図１３に第１〜第４の変形例としてそれぞれ示すような形状とすることもできる。
【００３０】
図１０はスリット形状の第１の変形例を示す図である。この図１０に示す対向する２本のスリット４ａは対称関係にあり、スリット４ａの一端側、他端側の両端部で間隔が狭くなった形状になっている。このような形状のスリット４ａに分離層が形成され、ａ−Ｓｉ膜３に対して図１０の矢印方向にＣＷレーザがスキャン照射されると、スリット４ａの間隔が狭くなっている部分でチャネル形成領域５内を成長していく結晶粒が選択されるようになる。この図１０に示したスリット４ａのような形状とした場合には、ＣＷレーザのスキャン照射方向は、図１０の矢印方向と反対方向であってもよい。
【００３１】
図１１はスリット形状の第２の変形例を示す図である。この図１１に示す対向する２本のスリット４ｂは対称関係にあり、ＣＷレーザが先に到達する一端側の間隔が狭く、一端側から他端側に向かって緩やかに間隔が広がった形状になっている。このような形状のスリット４ｂに分離層が形成される。このスリット４ｂの場合も上記図１０のスリット４ａと同様、ａ−Ｓｉ膜３に対して図１１の矢印方向にＣＷレーザがスキャン照射されると、スリット４ｂの間隔が狭くなっている部分でチャネル形成領域５内を成長していく結晶粒が選択されるようになる。
【００３２】
図１２はスリット形状の第３の変形例を示す図である。この図１２に示す対向する２本のスリット４ｃ，４ｄは非対称関係にあり、直線形状のスリット４ｃと略Ｌ字形状のスリット４ｄとが並設されている。スリット４ｃ，４ｄは、スリット４ｃ，４ｄの間隔が狭くなっている部分からスリット４ｃ，４ｄが延びる方向と、図１２に矢印で示したＣＷレーザのスキャン照射方向とが平行にならないように形成されている。このようなスリット４ｃ，４ｄに分離層を形成して、ａ−Ｓｉ膜３に対してＣＷレーザをスキャン照射した場合には、スリット４ｃ，４ｄの間隔が狭くなっている部分でチャネル形成領域５に成長する結晶粒が選択される。さらに、スリット４ｃ，４ｄの間隔が狭くなっている部分からチャネル形成領域５内にスキャン照射方向に生じる粒界が進入しても、その粒界はスリット４ｄにぶつかって途切れるようになる。したがって、ＴＦＴのチャネルを単結晶で形成する歩留りが向上するようになる。
【００３３】
図１３はスリット形状の第４の変形例を示す図である。この図１３に示す対向する２本のスリット４ｅ，４ｆは非対称関係にあり、Ｌ字形状のスリット４ｅと直線形状のスリット４ｆとが並設されている。これらのスリット４ｅ，４ｆに分離層を形成して、ａ−Ｓｉ膜３に対して図１３の矢印方向にＣＷレーザをスキャン照射した場合には、スリット４ｅ，４ｆの間隔が狭くなった部分でチャネル形成領域５内に成長する結晶粒が選択される。また、チャネル形成領域５にスキャン照射方向に略平行に生じる粒界が進入するのを防止できる。さらに、チャネル形成領域５への結晶粒の進入方向と、ＣＷレーザのスキャン照射方向とが平行でないため、スリット４ｅ，４ｆの間隔が狭くなっている部分からチャネル形成領域５内に粒界が進入しても、その粒界はスリット４ｅにぶつかって途切れるようになる。したがって、ＴＦＴのチャネルを単結晶で形成する歩留りが向上するようになる。
【００３４】
以上の説明では、ａ−Ｓｉ膜のアイランド内に、対向する１組のスリットを形成してこのスリットの領域に分離層を形成し、分離層で挟まれた領域に単体のＴＦＴのチャネルを形成する場合について述べたが、第１の実施の形態の半導体結晶化方法は回路形成にも適用可能である。図１４は回路形成への応用例を示す図である。例えば、図１４に示すように、ａ−Ｓｉ膜３で形成されたひとつのアイランド内に２組のスリット、例えば上記図１２に示した形状の１組のスリット４ｃ，４ｄを並設し、各組のスリット４ｃ，４ｄ間を単結晶化する。そして、それぞれの単結晶域にＴＦＴパターン１１ａを形成すれば、ＣＭＯＳインバータが形成可能である。このように、ひとつのアイランド内に複数組のスリットを設け、ＴＦＴが形成される領域をすべて選択的に単結晶化することも可能である。形成する回路構成によってスリットの配置を最適化すれば、単結晶ＴＦＴによる回路が形成可能である。なお、スリット形状は、勿論、図１４に示した形状に限らず、上記図１，図１０，図１１，図１３に例示した形状とすることが可能である。
【００３５】
次に、本発明の参考の形態について説明する。
参考の形態は、ａ−Ｓｉ膜にスリットを形成せずに、ａ−Ｓｉ膜の所定の領域を変質させ、その領域を分離層とする点で第１の実施の形態と相違する。以下、参考の形態の半導体結晶化方法を、ＴＦＴ形成に適用した場合を例に、図１５から図２１を参照して具体的に説明する。図１５はａ−Ｓｉ膜形成工程の一部平面模式図、図１６は図１５のＢ−Ｂ断面の位置に対応する断面模式図、図１７はレジスト形成工程の一部平面模式図、図１８は図１７のＣ−Ｃ断面の位置に対応する断面模式図、図１９は分離層形成工程の一部平面模式図、図２０は図１９のＤ−Ｄ断面の位置に対応する断面模式図、図２１はレーザスキャン照射工程の一部平面模式図である。
【００３６】
参考の形態の半導体結晶化では、まず、図１６に示すように、ガラス基板２１上に下地ＳｉＯ₂膜２２を介してａ−Ｓｉ膜２３を成膜し、これを図１５および図１６に示すように、アイランド状に加工する。アイランドは、例えば縦１００μｍ〜２００μｍ程度、横５０μｍ〜７０μｍ程度の大きさに加工する。
【００３７】
次いで、図１７および図１８に示すように、下地ＳｉＯ₂膜２２およびａ−Ｓｉ膜２３上に、対向する２本のスリット２４ａを有するマスク２４を形成する。このマスク２４は、レジストで形成しても、ＳｉＯ₂膜（膜厚約５０ｎｍ）で形成しても、Ｍｏ（膜厚約３００ｎｍ）のような金属薄膜で形成してもよい。マスク２４のスリット２４ａは、例えば幅１μｍ〜２μｍ程度となるように形成する。このスリット２４ａは、図１７に示したようにその間隔が一端側で狭くなるように対称に形成される。スリット２４ａの間隔および長さは、形成するＴＦＴのチャネル幅およびチャネル長さに応じた間隔および長さとする。マスク２４の形成後は、図１８に示したように、そのスリット２４ａからａ−Ｓｉ膜２３の露出部分に酸素イオンをイオン注入する。
【００３８】
イオン注入後、マスク２４を除去して熱処理を施し、図１９および図２０に示すように、ａ−Ｓｉ膜２３の酸素イオンがイオン注入された部分を酸化膜（ＳｉＯ₂膜）に変質させる。この変質後に得られる酸化膜の細線が、対向する分離層２６となり、分離層２６に挟まれた領域がチャネル形成領域２５となる。
【００３９】
このようにして分離層２６を形成した後、ａ−Ｓｉ膜２３に対してＣＷレーザを図２１の矢印方向にスキャン照射する。このレーザスキャン照射は、ガラス基板２１の背面側からでも、分離層２６が形成された表面側からでも可能であり、また、レーザ照射条件は第１の実施の形態の場合と同程度でよい。
【００４０】
レーザ加熱によってａ−Ｓｉ膜２３が溶融結晶化される際には、埋め込み形成された分離層２６の温度も上昇し、チャネル形成領域２５のエッジ部の温度低下が抑えられ、核発生が抑制される。さらに、この分離層２６が存在することにより、チャネル形成領域２５内に成長する結晶粒が選択され、また、チャネル形成領域２５を横切ろうとする粒界がブロックされる。これにより、チャネル形成領域２５には分離層２６に略平行に成長する結晶粒が形成され、チャネル形成領域２５を単結晶化することができる。
【００４１】
その後、チャネル形成領域２５がＴＦＴのチャネルとなるようにドライエッチングにより加工し、ＴＦＴパターンを形成する。以降は、ゲート絶縁膜およびゲート電極を形成し、公知の方法でＴＦＴを形成すればよい。
【００４２】
なお、この参考の形態におけるマスク２４のスリット２４ａの形状を、第１の実施の形態において図１０〜図１３に変形例として例示したスリット形状と同様の形状に変更することもできる。これにより、それぞれのスリット形状に応じた分離層２６を形成することができ、上記図１０〜図１３で述べたのと同様の効果を得ることができる。また、第１の実施の形態において図１４に示したように、参考の形態の半導体結晶化方法を回路形成に適用することも可能である。
【００４３】
また、以上の説明では、絶縁基板であるガラス基板上に、結晶化する半導体としてａ−Ｓｉ膜を成膜したが、ａ−Ｓｉ膜のほか、半導体としてｐ−Ｓｉ膜を成膜し、これにＣＷレーザをスキャン照射してチャネル形成領域を単結晶化するようにしてもよい。
【００４４】
また、以上の説明では、半導体結晶化方法をＴＦＴ形成に適用した場合を例にして述べたが、本発明はＴＦＴ形成に限らずそのほかの半導体の結晶化にも広く用いることができる。
【００４５】
【発明の効果】
以上説明したように本発明では、半導体の一部の領域を挟むように対向する分離層を形成した後、その半導体に対して、分離層の一端側から他端側へ向かう方向にレーザをスキャン照射することにより、この半導体を結晶化するようにした。これにより、分離層で挟んだ所望の半導体領域を選択的に均質性良く結晶化することができる。
【図面の簡単な説明】
【図１】半導体結晶化方法の原理説明図である。
【図２】結晶化する半導体の平面模式図である。
【図３】レーザスキャン照射後の半導体の状態を示す平面模式図である。
【図４】ＴＦＴパターンの一例である。
【図５】スリット形成工程の断面模式図である。
【図６】スリット形成工程の一部平面模式図である。
【図７】分離絶縁膜および保温膜の形成工程の断面模式図である。
【図８】露光工程の断面模式図である。
【図９】エッチング工程の断面模式図である。
【図１０】スリット形状の第１の変形例を示す図である。
【図１１】スリット形状の第２の変形例を示す図である。
【図１２】スリット形状の第３の変形例を示す図である。
【図１３】スリット形状の第４の変形例を示す図である。
【図１４】回路形成への応用例を示す図である。
【図１５】ａ−Ｓｉ膜形成工程の一部平面模式図である。
【図１６】図１５のＢ−Ｂ断面の位置に対応する断面模式図である。
【図１７】レジスト形成工程の一部平面模式図である。
【図１８】図１７のＣ−Ｃ断面の位置に対応する断面模式図である。
【図１９】分離層形成工程の一部平面模式図である。
【図２０】図１９のＤ−Ｄ断面の位置に対応する断面模式図である。
【図２１】レーザスキャン照射工程の一部平面模式図である。
【図２２】従来の半導体結晶化方法の説明図である。
【図２３】従来の半導体結晶化方法により得られる結晶化後の半導体の走査型電子顕微鏡写真の一例である。
【符号の説明】
１，２１ ガラス基板
２，２２ 下地ＳｉＯ₂膜
３，２３ ａ−Ｓｉ膜
４，４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ，２４ａ スリット
５，２５ チャネル形成領域
６，２６ 分離層
７ 分離絶縁膜
８ 保温膜
９ 微結晶
１０ 粒界
１１，１１ａ ＴＦＴパターン
１２ ネガレジスト
１３，２４ マスク[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor crystallization method, and more particularly to a semiconductor crystallization method for crystallizing a semiconductor used in a thin film transistor (TFT) used in a liquid crystal display device or the like, an operation layer of the TFT, or the like.
[0002]
[Prior art]
In recent years, the use of polysilicon (p-Si), which can obtain a high mobility and can simultaneously form peripheral circuits, has been put into practical use for the operation layer of TFT. A TFT using a p-Si film usually irradiates an amorphous silicon (a-Si) film formed on a glass substrate via a base insulating film with an excimer laser having an ultraviolet wavelength and a short pulse, thereby a-Si. It is obtained by melt crystallization of the film to form a p-Si film.
[0003]
FIG. 22 is an explanatory diagram of a conventional semiconductor crystallization method, and FIG. 23 is an example of a scanning electron micrograph of a semiconductor after crystallization obtained by the conventional semiconductor crystallization method. In this case, the crystallization of the semiconductor is performed on a 300 mm × 300 mm glass substrate as shown in FIG. ₂ The a-Si film 100 formed on the entire surface through a base insulating film such as a film is scanned with a XeCl excimer laser having a wavelength of 308 nm and a pulse duration of 40 nanoseconds (ns) in a beam size of 100 mm × 1 mm in 50 μm steps. This is done by irradiating. In this method, nuclei are easily generated randomly in the a-Si film 100. Under the above laser irradiation conditions, as shown in FIG. 23, the crystal grains grown isotropically from the nuclei have a grain size of about 1 μm or less. As shown in FIG.
[0004]
When a TFT is formed using a p-Si film obtained by such excimer laser crystallization, a large number of crystal grains exist in the channel. In general, when the grain size of the crystal grains present in the channel is large and there are few grain boundaries in the channel, the mobility of electrons moving through the channel is relatively large. On the other hand, when the grain size of the crystal grains present in the channel is small and there are many grain boundaries in the channel, the electron mobility is conversely reduced. Therefore, excimer laser crystallization may cause variations in the characteristics of TFTs formed. Furthermore, there are many defects in the grain boundaries, and the presence of grain boundaries in the channel suppresses the TFT characteristics.
[0005]
Recently, an attempt has been made to obtain a p-Si film made of crystal grains having a large grain size on a glass substrate by irradiating the a-Si film with a CW (Continuous Wave) laser (non-non-crystalline). Patent Document 1). In the formation of a p-Si film using a CW laser, a constant laser scan irradiation is always performed on the a-Si film, so that crystal growth occurs in the same direction as the scan direction, the crystal growth distance is long, and a large single unit is formed. A crystal region can be obtained. Therefore, if the a-Si film is scanned and irradiated with the CW laser in the direction that is the electron traveling direction of the TFT channel, a larger number of large crystal grains grown substantially parallel to the electron traveling direction can be formed. Further, since it is difficult to form a grain boundary that crosses the channel in a direction perpendicular to the electron traveling direction, the electron mobility can be improved.
[0006]
[Non-Patent Document 1]
Nobuo Sasaki, 6 others, "mobility of 500cm by CW lateral crystallization (CLC) technology ² / Low-temperature poly-Si TFT technology exceeding Vs ”, IEICE Transactions, IEICE, August 2002, Vol. J85-C, No. 8, p. 601-608
[0007]
[Problems to be solved by the invention]
However, in the formation of a p-Si film using a CW laser, a large number of crystal grains grown in the electron traveling direction of the channel can be formed. It is difficult to predict whether a single crystal region will be formed, and it is difficult to selectively form a single crystal region in a desired region of the a-Si film. For this reason, a single crystal is not always formed in a region for forming a TFT channel, and there may be a grain boundary substantially parallel to the electron traveling direction in the TFT channel. Thus, there are still problems to be solved for further improvement of the electron mobility of TFT. In particular, in a liquid crystal display device, in order to realize a so-called system-on-panel in which a pixel region having a plurality of TFTs and a peripheral circuit thereof are formed on a glass substrate, the region serving as a TFT channel is ensured with high uniformity. Therefore, it is desired to establish a crystallization method capable of forming a TFT by single crystallization.
[0008]
The present invention has been made in view of these points, and an object thereof is to provide a semiconductor crystallization method and a TFT manufacturing method capable of single-crystallizing a desired region of a semiconductor.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a semiconductor crystallization method that can be realized from the configuration shown in FIG. In the semiconductor crystallization method of the present invention, a semiconductor is formed, an opposing separation layer is formed so as to sandwich a part of the semiconductor, and the semiconductor is directed from one end side to the other end side of the separation layer. It is characterized by irradiating a laser in the direction of scanning.
[0010]
In such a semiconductor crystallization method, as shown in FIG. 1, for example, an a-Si film 3 is formed as a semiconductor on an insulating glass substrate 1, and a desired region (part of the a-Si film 3 is partially formed). The separation layer 6 is formed so as to sandwich the region, for example, the channel formation region 5 in TFT formation), and the laser is scanned in the direction from one end side to the other end side of the separation layer 6 with respect to the a-Si film 3. Irradiate. At the edge of the a-Si film 3 or in the vicinity thereof, the cooling rate is high due to thermal diffusion to the periphery after laser scanning irradiation, and microcrystals are easily formed. On the other hand, in the region sandwiched between the separation layers 6, the temperature of the separation layer 6 also rises due to laser scanning irradiation, so that the cooling rate is slowed down and large crystal grains are formed. Furthermore, the grain boundary of the crystal grains growing from the edge of the a-Si film 3 or the vicinity thereof to the region sandwiched between the separation layers 6 is blocked by the separation layer 6 from entering the region. If the interval between the separation layers 6 is sufficiently narrow, the region sandwiched between the separation layers 6 becomes a single crystal.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a case where the semiconductor crystallization method of the present invention is applied to TFT formation will be described in detail with reference to the drawings.
[0012]
First, the first embodiment will be described.
FIG. 1 is a diagram illustrating the principle of a semiconductor crystallization method, and FIG. 2 is a schematic plan view of a semiconductor to be crystallized. However, FIG. 1 is a schematic cross-sectional view corresponding to the position of the AA cross section of FIG.
[0013]
In the semiconductor crystallization of the first embodiment, first, as shown in FIG. 1 and FIG. ₂ The a-Si film 3, which is a semiconductor formed through the film 2, is processed into an island shape, and two slits 4 are formed facing each other in the island. These slits 4 are formed so as to sandwich a partial region of the a-Si film 3, for example, a region (channel formation region) 5 formed as a TFT channel by crystallization of the a-Si film 3. Further, as shown in FIG. 2, these slits 4 are formed during CW laser scanning irradiation performed on the a-Si film 3 in a direction from one end side to the other end side of the slit 4 as will be described later. A portion having a narrow interval is provided on one end side where the CW laser reaches first, and is formed symmetrically.
[0014]
Next, the separation layer 6 is formed in the region of the slit 4 that is a space after processing. As shown in FIG. 1, the separation layer 6 is made of SiO 2. ₂ An isolation insulating film 7 made of p-Si and a heat insulating film 8 made of p-Si are formed so as to be laminated in the region of the slit 4.
[0015]
After the separation layer 6 is formed, the a-Si film 3 is scanned and irradiated with a CW laser at a constant energy and scanning speed in a direction from one end side to the other end side of the separation layer 6 (arrow direction in FIG. 2). As a result, the a-Si film 3 is crystallized from one edge side of the island toward the other edge side.
[0016]
FIG. 3 is a schematic plan view showing the state of the semiconductor after laser scan irradiation. When the CW laser is scanned onto the a-Si film 3 in the direction from one end side to the other end side of the separation layer 6, the a-Si film 3 is melted and crystallized by laser heating. At the time of crystallization, the edge portion of the island and its vicinity have a high cooling rate due to thermal diffusion to the periphery of the island, and the microcrystal 9 is easily formed. On the other hand, in the channel forming region 5 sandwiched between the separation layers 6, the cooling rate can be sufficiently slowed by appropriately selecting the irradiation conditions (energy and scan speed) of the CW laser. This is because the temperature rise of the separation layer 6 due to laser heating suppresses a rapid temperature drop in the channel formation region 5, particularly in the edge portion thereof. It will be suppressed. When the a-Si film 3 is scanned and irradiated with a CW laser without forming the separation layer 6 in the slit 4, the channel formation region 5 is cooled quickly and nucleation occurs at the edge of the channel formation region 5. In some cases, microcrystals and grain boundaries may be formed in the channel formation region 5. As described above, by forming the separation layer 6 in the slit 4, the separation layer 6 is heated by the scanning irradiation of the CW laser, the cooling of the channel formation region 5 is delayed, and the generation of nuclei at the edge portion is suppressed. Become so.
[0017]
Further, since the separation layer 6 has a narrow gap between the separation layers 6 at one end thereof, the separation layer 6 grows in the channel formation region 5 from one edge side of the island to the other edge side. Grain will be selected. As a result, it is possible to avoid the growth of a large number of crystal grains in the channel formation region 5 and to reduce the number of grain boundaries in the channel formation region 5. Further, the grain boundary 10 that attempts to cross the channel formation region 5 is blocked from entering the channel formation region 5 by the separation layer 6, and crystal grains that grow substantially parallel to the separation layer 6 are formed in the channel formation region 5. Will be formed.
[0018]
According to such semiconductor crystallization, relatively large crystal grains having a width of several μm and a length of several tens of μm can be formed. If the interval between the separation layers 6 is sufficiently narrow, the channel formation region 5 can be formed. Can be single-crystallized.
[0019]
After the a-Si film 3 is crystallized, a TFT pattern is formed by etching or the like. FIG. 4 is an example of a TFT pattern. The channel width and channel length of the TFT are usually smaller than the crystal grain size obtained by the semiconductor crystallization method of the first embodiment, and correspond to the channel width and channel length of the TFT to be formed. If the separation layer 6 is formed with an interval and a length, the channel can be composed of a single crystal. By using the semiconductor crystallization method described above, the channel formation region 5 is single-crystallized and, as shown in FIG. 4, the TFT pattern 11 is formed so that the channel formation region 5 becomes the channel of the TFT. TFTs can be formed.
[0020]
The crystallization technique using the CW laser has been studied mainly in the field of SOI (Silicon On Insulator), but it has been said that the glass substrate 1 is not thermally resistant. Certainly, when the CW laser is irradiated while the a-Si film 3 is formed on the entire surface of the glass substrate 1, the temperature of the glass substrate 1 rises as the temperature of the a-Si film 3 increases, The diffusion of impurities in the glass substrate 1 to the a-Si film 3 is observed. However, by processing the a-Si film 3 into an island shape in advance as described above, the temperature rise of the glass substrate 1 can be suppressed and the occurrence of cracks can be avoided.
[0021]
Next, TFT formation using the semiconductor crystallization method of the first embodiment will be specifically described with reference to FIGS. 5 is a schematic cross-sectional view of the slit forming process, FIG. 6 is a schematic partial plan view of the slit forming process, FIG. 7 is a schematic cross-sectional view of the separation insulating film and heat insulating film forming process, and FIG. FIG. 9 is a schematic sectional view of the etching process. 5 to 9, the same elements as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0022]
First, as shown in FIG. ₂ After the film 2 is formed with a film thickness of about 200 nm, the underlying SiO 2 ₂ An a-Si film 3 is formed on the film 2 with a film thickness of about 100 nm. Subsequently, the a-Si film 3 is dry-etched, and the a-Si film 3 is processed into an island shape having two slits 4 facing each other, as shown in FIGS. The island is formed, for example, by processing the a-Si film 3 into a size of about 100 μm to 200 μm in length and about 50 μm to 70 μm in width, and the slit 4 is formed to have a width of about 1 μm to 2 μm, for example. As shown in FIG. 6, the slits 4 are formed symmetrically so that the interval is narrowed at one end thereof. Further, the interval and length of the slits 4 are set according to the channel width and channel length of the TFT to be formed.
[0023]
After the formation of the slit 4, as shown in FIG. ₂ On the film 2, the a-Si film 3 and the slit 4, SiO ₂ Is formed with a film thickness of about 50 nm to form an isolation insulating film 7. Further, a-Si is formed on the isolation insulating film 7 with a film thickness of about 100 nm and heat-treated at a temperature of 550 ° C. by a known Ni-added SPC method to form p-Si to form a heat insulating film 8.
[0024]
Next, as shown in FIG. 8, a negative resist 12 is applied to the surface of the heat insulating film 8, and a back surface side of the glass substrate 1 is used using a mask 13 in which a part of the a-Si film 3 processed into an island shape is opened. To g-line (wavelength 436 nm). Normally, the g-line used for exposure has an absorption coefficient of about an order of magnitude different between a-Si and p-Si, and is almost absorbed by a-Si, but p-Si has a high transmission rate. Therefore, when g-line is exposed from the back side of the glass substrate 1, the negative resist 12 above the a-Si film 3 is not exposed, only the negative resist 12 above the slit 4 is exposed, and after development, FIG. A resist pattern as shown in FIG. 9 is formed.
[0025]
After the resist pattern is formed, the heat retaining film 8 and the isolation insulating film 7 are etched by dry etching using the resist pattern as a mask. After the resist pattern is removed, the separation layer 6 in which the separation insulating film 7 and the heat insulating film 8 as shown in FIG.
[0026]
In this state, a CW laser, for example, an Nd: YAG laser (2ω, wavelength 532 nm) is applied from one end of the separation layer 6 to the a-Si film 3 with an energy of 6 W, a beam diameter of 400 μm × 40 μm, and a scanning speed of 20 cm / s. Scan irradiation is performed in the direction toward the other end. Here, the scan irradiation of the CW laser can crystallize the a-Si film 3 without any problem from the back side of the glass substrate 1 or from the surface side where the separation layer 6 is formed.
[0027]
After the a-Si film 3 is crystallized, a TFT pattern is formed by dry etching. Thereafter, a gate insulating film and a gate electrode are formed by a known method. After activating by introducing impurities, the source / drain electrodes are formed. A TFT may be formed.
[0028]
If a TFT is formed in this manner, a desired region in which the channel is to be formed can be sandwiched between the separation layers 6 and the region can be single-crystallized. Therefore, the TFT caused by the crystal grain size or grain boundary Variations in characteristics can be suppressed. Further, since good TFT characteristics can be obtained, a high-quality liquid crystal display device integrated with a drive circuit can be realized.
[0029]
In addition, the shape of the slit in which the separation layer 6 is formed is shown as the first to fourth modified examples in FIGS. 10 to 13 below in addition to the one having a narrow interval on one end side as shown in FIG. It can also be made into a simple shape.
[0030]
FIG. 10 is a diagram showing a first modification of the slit shape. The two opposing slits 4a shown in FIG. 10 are in a symmetrical relationship, and have a shape in which the gap is narrowed at both ends on one end side and the other end side of the slit 4a. When the separation layer is formed in the slit 4a having such a shape, and the C-W laser is scanned in the arrow direction of FIG. 10 to the a-Si film 3, a channel is formed at a portion where the interval between the slits 4a is narrow. Crystal grains that grow in the region 5 are selected. In the case of a shape like the slit 4a shown in FIG. 10, the scan irradiation direction of the CW laser may be opposite to the arrow direction in FIG.
[0031]
FIG. 11 is a diagram showing a second modification of the slit shape. The two opposing slits 4b shown in FIG. 11 are in a symmetrical relationship, and the interval at which one end side where the CW laser reaches first is narrow, and the interval gradually increases from one end side toward the other end side. ing. A separation layer is formed in the slit 4b having such a shape. In the case of the slit 4b as well as the slit 4a of FIG. 10, when the CW laser is scanned and irradiated in the arrow direction of FIG. 11 on the a-Si film 3, the channel is formed at the portion where the interval of the slit 4b is narrow. Crystal grains that grow in the formation region 5 are selected.
[0032]
FIG. 12 is a diagram showing a third modification of the slit shape. The two opposing slits 4c and 4d shown in FIG. 12 are in an asymmetric relationship, and a linear slit 4c and a substantially L-shaped slit 4d are juxtaposed. The slits 4c and 4d are formed so that the direction in which the slits 4c and 4d extend from the portion where the interval between the slits 4c and 4d is narrow is not parallel to the scanning direction of the CW laser indicated by the arrow in FIG. ing. When separation layers are formed in the slits 4c and 4d and the a-Si film 3 is scanned and irradiated with a CW laser, the channel forming region 5 is formed in a portion where the interval between the slits 4c and 4d is narrow. The crystal grain that grows at a distance is selected. Further, even if a grain boundary generated in the scan irradiation direction enters the channel formation region 5 from a portion where the distance between the slits 4c and 4d is narrow, the grain boundary hits the slit 4d and is interrupted. Therefore, the yield of forming the TFT channel with a single crystal is improved.
[0033]
FIG. 13 is a diagram showing a fourth modification of the slit shape. The two opposing slits 4e and 4f shown in FIG. 13 are in an asymmetric relationship, and an L-shaped slit 4e and a linear slit 4f are juxtaposed. When separation layers are formed in these slits 4e and 4f and the a-Si film 3 is scanned and irradiated with a CW laser in the direction of the arrow in FIG. 13, the gap between the slits 4e and 4f is narrowed. Crystal grains that grow in the channel formation region 5 are selected. In addition, it is possible to prevent the grain boundary generated substantially parallel to the scanning irradiation direction from entering the channel forming region 5. Further, since the crystal grain entering direction to the channel forming region 5 and the scan irradiation direction of the CW laser are not parallel, the grain boundary enters the channel forming region 5 from the portion where the distance between the slits 4e and 4f is narrow. Even so, the grain boundary hits the slit 4e and breaks. Therefore, the yield of forming the TFT channel with a single crystal is improved.
[0034]
In the above description, a pair of opposed slits are formed in the island of the a-Si film, a separation layer is formed in the slit region, and a channel of a single TFT is formed in the region sandwiched between the separation layers. As described above, the semiconductor crystallization method of the first embodiment can be applied to circuit formation. FIG. 14 is a diagram showing an application example to circuit formation. For example, as shown in FIG. 14, two sets of slits, for example, one set of slits 4 c and 4 d having the shape shown in FIG. 12, are arranged in parallel in one island formed of the a-Si film 3. A single crystal is formed between the pair of slits 4c and 4d. If a TFT pattern 11a is formed in each single crystal region, a CMOS inverter can be formed. As described above, it is also possible to provide a plurality of sets of slits in one island and selectively single-crystallize all regions where TFTs are formed. If the arrangement of the slits is optimized depending on the circuit configuration to be formed, a circuit using a single crystal TFT can be formed. Needless to say, the slit shape is not limited to the shape shown in FIG. 14, and may be the shape illustrated in FIGS. 1, 10, 11, and 13.
[0035]
next, Reference of the present invention Will be described.
reference This embodiment differs from the first embodiment in that a predetermined region of the a-Si film is altered without forming a slit in the a-Si film, and that region is used as a separation layer. Less than, reference The semiconductor crystallization method of the embodiment will be specifically described with reference to FIG. 15 to FIG. 15 is a partial schematic plan view of the a-Si film forming step, FIG. 16 is a schematic sectional view corresponding to the position of the BB cross section of FIG. 15, FIG. 17 is a partial schematic plan view of the resist forming step, and FIG. Is a schematic cross-sectional view corresponding to the position of the CC cross section of FIG. 17, FIG. 19 is a partial schematic plan view of the separation layer forming step, FIG. 20 is a schematic cross-sectional view corresponding to the position of the DD cross section of FIG. FIG. 21 is a partial schematic plan view of the laser scan irradiation process.
[0036]
reference In the semiconductor crystallization of the form, first, as shown in FIG. ₂ An a-Si film 23 is formed through the film 22 and processed into an island shape as shown in FIGS. 15 and 16. The island is processed into a size of about 100 μm to 200 μm in length and about 50 μm to 70 μm in width, for example.
[0037]
Next, as shown in FIG. 17 and FIG. ₂ A mask 24 having two opposing slits 24 a is formed on the film 22 and the a-Si film 23. Even if this mask 24 is formed of a resist, it is SiO. ₂ It may be formed of a film (film thickness of about 50 nm) or a metal thin film such as Mo (film thickness of about 300 nm). The slit 24a of the mask 24 is formed to have a width of about 1 μm to 2 μm, for example. As shown in FIG. 17, the slits 24a are formed symmetrically so that the interval is narrowed on one end side. The intervals and lengths of the slits 24a are determined according to the channel width and channel length of the TFT to be formed. After the formation of the mask 24, oxygen ions are implanted into the exposed portion of the a-Si film 23 through the slit 24a as shown in FIG.
[0038]
After the ion implantation, the mask 24 is removed and heat treatment is performed. As shown in FIGS. 19 and 20, the portion of the a-Si film 23 into which the oxygen ions are implanted is an oxide film (SiO 2). ₂ To be transformed into a membrane). The fine line of the oxide film obtained after this alteration becomes the opposing separation layer 26, and the region sandwiched between the separation layers 26 becomes the channel formation region 25.
[0039]
After forming the separation layer 26 in this manner, the a-Si film 23 is scanned with a CW laser in the direction of the arrow in FIG. This laser scan irradiation can be performed from the back side of the glass substrate 21 or from the surface side on which the separation layer 26 is formed, and the laser irradiation conditions may be the same as those in the first embodiment.
[0040]
When the a-Si film 23 is melted and crystallized by laser heating, the temperature of the embedded separation layer 26 also rises, the temperature drop at the edge portion of the channel formation region 25 is suppressed, and the generation of nuclei is suppressed. The Furthermore, the presence of the isolation layer 26 selects crystal grains that grow in the channel formation region 25 and blocks grain boundaries that attempt to cross the channel formation region 25. As a result, crystal grains that grow substantially parallel to the separation layer 26 are formed in the channel formation region 25, and the channel formation region 25 can be single-crystallized.
[0041]
Thereafter, the channel formation region 25 is processed by dry etching so as to become a TFT channel, and a TFT pattern is formed. Thereafter, a gate insulating film and a gate electrode are formed, and a TFT may be formed by a known method.
[0042]
In addition, this reference The shape of the slit 24a of the mask 24 in the embodiment can be changed to the same shape as the slit shape exemplified as a modification in FIGS. 10 to 13 in the first embodiment. Thereby, the separation layer 26 according to each slit shape can be formed, and the same effect as described in FIGS. 10 to 13 can be obtained. Further, as shown in FIG. 14 in the first embodiment, reference It is also possible to apply the semiconductor crystallization method of this form to circuit formation.
[0043]
In the above description, an a-Si film is formed as a semiconductor to be crystallized on a glass substrate which is an insulating substrate, but a p-Si film is formed as a semiconductor in addition to the a-Si film. Alternatively, the channel formation region may be single-crystallized by scanning irradiation with a CW laser.
[0044]
In the above description, the case where the semiconductor crystallization method is applied to TFT formation has been described as an example. However, the present invention is not limited to TFT formation and can be widely used for crystallization of other semiconductors.
[0045]
【The invention's effect】
As described above, in the present invention, after forming a separation layer facing each other so as to sandwich a part of a semiconductor region, the laser is scanned in the direction from one end side to the other end side of the separation layer. This semiconductor was crystallized by irradiation. Thereby, a desired semiconductor region sandwiched between the separation layers can be selectively crystallized with high homogeneity.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of a semiconductor crystallization method.
FIG. 2 is a schematic plan view of a semiconductor to be crystallized.
FIG. 3 is a schematic plan view showing a state of a semiconductor after laser scan irradiation.
FIG. 4 is an example of a TFT pattern.
FIG. 5 is a schematic sectional view of a slit forming process.
FIG. 6 is a partial plan view schematically illustrating a slit forming process.
FIG. 7 is a schematic cross-sectional view of a process for forming an isolation insulating film and a heat insulating film.
FIG. 8 is a schematic cross-sectional view of an exposure process.
FIG. 9 is a schematic cross-sectional view of an etching process.
FIG. 10 is a diagram showing a first modified example of a slit shape.
FIG. 11 is a diagram showing a second modification of the slit shape.
FIG. 12 is a diagram showing a third modification of the slit shape.
FIG. 13 is a diagram showing a fourth modification of the slit shape.
FIG. 14 is a diagram illustrating an application example to circuit formation.
FIG. 15 is a partial plan view schematically illustrating an a-Si film forming process.
16 is a schematic cross-sectional view corresponding to the position of the BB cross section of FIG.
FIG. 17 is a partial plan view schematically illustrating a resist forming process.
18 is a schematic cross-sectional view corresponding to the position of the CC cross section of FIG.
FIG. 19 is a partial schematic plan view of a separation layer forming step.
20 is a schematic cross-sectional view corresponding to the position of the DD cross section of FIG.
FIG. 21 is a partial plan view schematically illustrating a laser scan irradiation process.
FIG. 22 is an explanatory diagram of a conventional semiconductor crystallization method.
FIG. 23 is an example of a scanning electron micrograph of a semiconductor after crystallization obtained by a conventional semiconductor crystallization method.
[Explanation of symbols]
1,21 Glass substrate
2,22 Base SiO ₂ film
3,23 a-Si film
4, 4a, 4b, 4c, 4d, 4e, 4f, 24a Slit
5,25 channel formation region
6,26 Separation layer
7 Isolation film
8 Thermal insulation membrane
9 Microcrystal
10 grain boundaries
11, 11a TFT pattern
12 Negative resist
13,24 mask

Claims (3)

半導体を結晶化する半導体結晶化方法において、
半導体を成膜し、前記半導体の一部の領域を挟むように対向する分離層を形成し、前記半導体に対して前記分離層の一端側から他端側へ向かう方向にレーザをスキャン照射する半導体結晶化方法であって、
前記半導体の前記一部の領域を挟むように対向する前記分離層を形成する際には、
前記半導体に前記一部の領域を挟むように対向するスリットを形成し、
前記半導体および前記スリット上に分離絶縁膜を形成し、
前記分離絶縁膜上に保温膜を形成し、
前記分離絶縁膜および前記保温膜を前記スリットの領域にのみ残して除去することによって、前記分離層を形成することを特徴とする半導体結晶化方法。In a semiconductor crystallization method for crystallizing a semiconductor,
A semiconductor in which a semiconductor is formed, an opposing separation layer is formed so as to sandwich a part of the semiconductor, and a laser is irradiated to the semiconductor in a direction from one end side to the other end side of the separation layer A crystallization method comprising:
When forming the separation layer facing to sandwich the partial region of the semiconductor,
Forming a slit facing the semiconductor so as to sandwich the partial region,
Forming an isolation insulating film on the semiconductor and the slit;
Forming a heat insulating film on the isolation insulating film;
The semiconductor crystallization method , wherein the isolation layer is formed by removing the isolation insulating film and the heat insulating film while leaving only the slit region . 前記半導体の前記一部の領域を挟むように対向する前記分離層を形成する際には、
対向する前記分離層の間隔が前記一端側で狭くなるように前記分離層を形成することを特徴とする請求項１記載の半導体結晶化方法。When forming the separation layer facing to sandwich the partial region of the semiconductor,
2. The semiconductor crystallization method according to claim 1, wherein the separation layer is formed so that an interval between the separation layers facing each other is narrowed on the one end side. 結晶化されたチャネルを有する薄膜トランジスタの製造方法において、
絶縁基板上に半導体を成膜する工程と、前記半導体の薄膜トランジスタのチャネルとなる領域を挟むように対向する分離層を形成する工程と、前記半導体に対して前記分離層の一端側から他端側へ向かう方向にレーザをスキャン照射し前記薄膜トランジスタのチャネルとなる領域を結晶化する工程と、を有する薄膜トランジスタの製造方法であって、
前記半導体の薄膜トランジスタのチャネルとなる領域を挟むように対向する分離層を形成する工程には、
前記半導体に、前記薄膜トランジスタのチャネルとなる領域を挟むように対向するスリットを形成する工程と、
前記半導体および前記スリット上に分離絶縁膜を形成する工程と、
前記分離絶縁膜上に保温膜を形成する工程と、
前記分離絶縁膜および前記保温膜を前記スリットの領域にのみ残して除去する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。In a method of manufacturing a thin film transistor having a crystallized channel,
Forming a semiconductor film on an insulating substrate; forming a separation layer facing the semiconductor thin film transistor channel region; and one end side of the separation layer from the other end side of the semiconductor. A step of crystallizing a region that becomes a channel of the thin film transistor by scanning irradiation with a laser in a direction toward the
In the step of forming an isolation layer that faces the channel region of the semiconductor thin film transistor,
Forming opposing slits in the semiconductor so as to sandwich a region to be a channel of the thin film transistor;
Forming an isolation insulating film on the semiconductor and the slit;
Forming a heat insulating film on the isolation insulating film;
Removing the isolation insulating film and the heat retaining film leaving only the slit region;
A method for producing a thin film transistor, comprising:

Images