JP4310845B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP4310845B2 JP4310845B2 JP12028599A JP12028599A JP4310845B2 JP 4310845 B2 JP4310845 B2 JP 4310845B2 JP 12028599 A JP12028599 A JP 12028599A JP 12028599 A JP12028599 A JP 12028599A JP 4310845 B2 JP4310845 B2 JP 4310845B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- epitaxial layer
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に関する。
【0002】
【従来の技術】
固体撮像素子として、受光センサ部での余剰の電荷を基板側に排出するようにした、いわゆる縦型オーバーフロードレイン方式の固体撮像素子が知られている。本出願人は、先に縦型オーバーフロードレイン方式の固体撮像素子において、受光センサ部の空乏領域を厚さ2μm以上の高抵抗エピタキシャル層により形成し、近赤外線領域にも感度を有せしめたCCD固体撮像素子を開発した(特願平8−152494号参照)。
【0003】
図8は、このCCD固体撮像素子を示す。このCCD固体撮像素子1は、第1導電型、例えばn型のシリコンからなる半導体基板2上に、同導電型の低不純物濃度、即ちn- のエピタキシャル層3が形成されたn型の半導体基体10を有し、この半導体基体10のエピタキシャル層3内にオーバーフローバリア領域となる第2導電型、例えばp型の第1の半導体ウエル領域4が形成され、この第1のp型半導体ウエル領域4上にエピタキシャル成長により、第1のp型半導体ウエル領域4より比抵抗の高い高抵抗半導体領域、いわゆる高抵抗エピタキシャル層5が形成される。この高抵抗エピタキシャル層5は、その厚さを2μm以上、好ましくは5μm以上とし、第1のp型半導体ウエル領域4より低濃度のp型領域又はn型領域、又はノンドープ(真性半導体)領域で形成される。
【0004】
この高抵抗エピタキシャル層5の表面にマトリック配列の各受光センサ部11を構成するための、n+ 半導体領域6及びこの上のp+ の正電荷蓄積領域7が形成される。また、高抵抗エピタキシャル層5の各受光センサ部列の一側に対応する位置に、読み出しゲート部13を挟んで垂直転送レジスタ12のn型の転送チャネル領域9が形成される。転送チャネル領域9下には第2のp型半導体ウエル領域8が形成される。さらに各受光センサ部11を区画するp型のチャネルストップ領域14が形成される。
【0005】
転送チャネル領域9、チャネルストップ領域14及び読み出しゲート部13上に、ゲート絶縁膜15を介して、例えば多結晶シリコンからなる転送電極16が形成され、転送チャネル領域9、ゲート絶縁膜15及び転送電極16によりCCD構造の垂直転送レジスタ12が構成される。さらに、転送電極16上を被覆する層間絶縁膜18を介して受光センサ部11の開口を除く他所全面に遮光膜17が形成される。
【0006】
このようにして、受光センサ部11と、オーバーフローバリア領域となる第1のp型半導体ウエル領域4と、オーバーフロードレインとなる基板2が垂直方向に形成されてなる縦型オーバーフロードレイン方式のCCD固体撮像素子1が構成される。
【0007】
このCCD固体撮像素子1においては、赤外線が十分吸収される深さにオーバーフローバリア領域4が形成され、オーバーフローバリア領域4に達する高抵抗エピタキシャル層5が空乏化されることで、近赤外線領域にも感度を有することができる。
【0008】
【発明が解決しようとする課題】
ところで、上述の近赤外線領域にも感度を有するCCD固体撮像素子1においては、例えば高抵抗エピタキシャル層5をp--型にして形成した場合に、図9の比較例1に示すように、スクライブライン21上より切断して固体撮像チップを得たときに、そのスクライブ面にp--の高抵抗エピタキシャル層5とn型の半導体基体10、即ちそのn- エピタキシャル層3とで形成されるpn接合22が露出した形となり、半導体基体10とGND、即ちチャネルストップ領域14を通してGND電位が与えられているp--高抵抗エピタキシャル層5との間でリーク電流が発生する恐れがある。
【0009】
また、p--高抵抗エピタキシャル層15の周辺領域部には、ゲート絶縁膜、pn接合部の保護を目的とした保護トランジスタ24が形成される。図9の比較例1では、p--の高抵抗エピタキシャル層5にp型のベース領域23を形成し、ベース領域23内にn型のエミッタ領域26を形成し、さらに、n型のコレクタ電極取り出し領域27を形成して高抵抗エピタキシャル層5をコレクタ領域とした保護トランジスタ(バーティカル型のnpnバイポーラトランジスタ)24が構成される。28はp+ のベース電極取り出し領域、Cはコレクタ端子、Bはベース端子、Eはエミッタ端子を示す。
【0010】
この保護トランジスタ24では、コレクタ領域がp--高抵抗エピタキシャル層5で構成されるので、静電強度が低下し、即ち保護トランジスタの保護能力が弱くなるという問題が発生する。
【0011】
一方、上述のCCD固体撮像素子1において、例えば高抵抗エピタキシャル層5をn--型にして形成した場合には、図12のポテンシャル分布Iで示すように、オーバーフローバリア領域4にホール電荷hに対してポテンシャルの窪みが形成され、このオーバーフローバリア領域4に蓄積されたホール電荷hがチャネルストップ領域14に排出され難くなり、飽和電荷量Qsの減少や、ホール電荷hが排出されやすい周辺部の画素と周辺部以外の画素との間に差が生じて起こる、いわゆるシェーディングの悪化等が問題となる。
【0012】
この点を改善するために、本出願人は、図10及び図11に示すように、高抵抗エピタキシャル層5をn--型にした場合にも、垂直方向に隣り合う受光センサ部間の転送電極16下、従ってp型チャネルストップ領域14下に対応する高抵抗エピタキシャル層5内の部分に、内部p型半導体領域25を設けるようにしたCCD固体撮像素子を提案した(特願平10−90175号参照)。
【0013】
この図10及び図11のCCD固体撮像素子によれば、図13のポテンシャル分布IIで示すようにホール電荷hに対するポテンシャルの窪みが形成されず高抵抗エピタキシャル層5の深い位置で光電変換により発生したホール電荷hはオーバーフローバリア領域4に蓄積されず、内部p型半導体領域25を通りp型チャネルストップ領域14を介して排出される。
【0014】
また、周辺部の保護トランジスタ24は、n--の高抵抗エピタキシャル層5がコレクタ領域として構成されるので、保護トランジスタ24としての保護能力が確保できる。しかし乍ら、各画素内に設ける内部p型半導体領域25は、画素の微細化の妨げとなる。
【0015】
本発明は、上述の点に鑑み、特性を損なうことなく画素の微細化を図り、且つスクライブ面でのリーク電流の発生を回避できるようにした固体撮像素子及びその製造方法を提供するものである。
【0016】
【課題を解決するための手段】
本発明に係る固体撮像素子は、第1導電型の半導体基体の画素領域に対応する領域部に形成されたオーバーフローバリア領域となる第2導電型の不純物領域と、第2導電型の不純物領域上に形成された高抵抗エピタキシャル層による第2導電型の領域部と、画素領域の周辺の領域部に対応する半導体基体上に形成された高抵抗エピタキシャル層による第1導電の領域部とを有し、固体撮像チップのスクライブ面に第1導電型の半導体基体及び第1導電型の領域部が露出し、スクライ面にpn接合部が露出されない構成とされる。
【0017】
本発明に係る固体撮像素子の製造方法は、第1導電型の半導体基体の画素領域に対応する領域部に第2導電型の不純物を導入してオーバーフローバリア領域となる第2導電型の不純物領域を形成する工程と、第2導電型の不純物領域を含む前記半導体基体上に、ノンドープ又は第1導電型の高抵抗エピタキシャル層を成長し、同時に不純物領域の第2導電型不純物を高抵抗エピタキシャル層へ拡散して高抵抗エピタキシャル層の不純物領域に対応する領域部を第2導電型にし、半導体基体の第1導電型不純物を高抵抗エピタキシャル層へ拡散して高抵抗エピタキシャル層の画素領域の周辺に対応する領域部を第1導電型にする工程を有し、固体撮像チップのスクライブ面に第1導電型の半導体基体及び第1導電型の領域部が露出し、スクライブ面にpn接合部が露出しない構成とする。
【0018】
本発明によれば、オーバーフローバリアとなる不純物領域に対応する高抵抗エピタキシャル層の領域部を上記不純物領域と同導電型に形成し、高抵抗エピタキシャル層の周辺部に対応する領域部を半導体基体と同導電型に形成するので、不純物領域の近傍で光電変換された一方の電荷は、不純物領域に蓄積されず高抵抗エピタキシャル層を通ってチャネルストップ領域に排出される。
【0019】
また、図11に示すような内部第2導電型「半導体領域が不要となり、画素の微細化も可能となる。
高抵抗エピタキシャル層の周辺部に対応する領域部を、半導体基体と同導電型に形成するので、図2に示すように、スクライブライン上より切断された固体撮像チップのスクライブ面では、pn接合部は露出されず、スクライブ面でのリーク電流の発生はない。
【0020】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0021】
図1及び図2は、本発明に係る縦型オーバーフロードレイン方式の固体撮像素子の一実施の形態を示す。本実施の形態は、近赤外線領域にも感度を有するCCD固体撮像素子に適用した場合である。図1は固体撮像素子の撮像領域の要部の平面図、図2は画素領域及び周辺領域付近の断面図を示す。
【0022】
本実施の形態に係る固体撮像素子31は、第1導電型、例えばn型のシリコンからなる半導体基板32上に、同導電型の低不純物濃度、即ちn- のエピタキシャル層33が形成されたn型の半導体基体40を有し、この半導体基体40のエピタキシャル層33内の画素領域に対応する領域部にオーバーフローバリア領域となる第2導電型の半導体領域、本例ではp型の第1の半導体ウエル領域34が形成され、この第1のp型半導体ウエル領域34上にエピタキシャル成長により、第1のp型半導体ウエル領域34より比抵抗の高い(従って第1のp型半導体ウエル領域34より低不純物濃度である)高抵抗の半導体領域、いわゆる高抵抗エピタキシャル層35が形成される。この高抵抗エピタキシャル層35に受光センサ部41を形成するための、n+ の半導体領域36及びこの上のp+ の正電荷蓄積領域37が形成される。
【0023】
また、受光センサ部41の各列の一側に対応する位置の高抵抗エピタキシャル層35に後述の垂直転送レジスタ43を構成するためのn型の転送チャネル領域39が形成され、この転送チャネル領域39下に第2のp型半導体ウエル領域38が形成される。さらに受光センサ部41を区画する位置の高抵抗エピタキシャル層35にp型のチャネルストップ領域44が形成される。
【0024】
受光センサ部41は、画素となるもので、図1に示すように複数の受光センサ部41がマトリックス状に配列される。受光センサ部41と垂直転送レジスタ43との間に読み出しゲート部42が形成される。
【0025】
転送チャネル領域39、チャネルストップ領域44及び読み出しゲート部42上に、ゲート絶縁膜45を介して例えば2層構造の多結晶シリコンからなる転送電極46〔46a,46b〕が形成され、転送チャネル領域39、ゲート絶縁膜45及び転送電極46によりCCD構造の垂直転送レジスタ43が構成される。
【0026】
らに、転送電極46上を被覆する層間絶縁膜48を介して受光センサ部41の開口を除く全面に例えばAl等による遮光膜47が形成される。
【0027】
第1導電型の低不純物濃度のエピタキシャル層33は、いわゆるシャッタ電圧を低減するために設けるもので、このエピタキシャル層33を形成することにより、基板電圧Vsub によるシャッタ電圧の低電圧化が容易になる。
【0028】
オーバーフローバリア領域となる第1のp型半導体ウエル領域34は、好ましくは不純物の濃度が1014〜1016cm-3の範囲内とされる。
【0029】
高抵抗エピタキシャル層35の厚さは、2μm以上、好ましくは5μm以上とし、例えば10μm程度とすることができる。高抵抗エピタキシャル層35の不純物濃度は1015cm-3未満、例えば1013cm-3とすることができる。
【0030】
そして、本実施の形態においては、特に、高抵抗エピタキシャル層35の画素領域に対応する領域部、即ちオーバーフローバリア領域となる第1のp型半導体ウエル領域34に対応する領域部35Aを、第1のp型半導体ウエル領域34と同導電型で形成し、高抵抗エピタキシャル層35の周辺領域部35Bを、n型半導体基体40と同導電型で形成する。
【0031】
高抵抗エピタキシャル層35の領域部35Aは、オーバーフローバリア領域となる第1のp型半導体ウエル領域34より低不純物濃度のp--高抵抗領域で形成される。また、高抵抗エピタキシャル層35の周辺領域部35Bは、n型半導体基体40のn- のエピタキシャル層33より低不純物濃度のn--高抵抗領域で形成される。
【0032】
高抵抗エピタキシャル層35のn--の周辺領域部35Bには、前述と同様の保護トランジスタ51が形成される。この保護トランジスタ51は、n--の周辺領域部35Bにp型のベース領域52を形成し、ベース領域52内にn型のエミッタ領域53を形成し、さらに、コレクタ領域となるn--の領域部35Bにn型のコレクタ電極取り出し領域54を形成し、さらに、ベース領域52内にp型のベース電極取り出し領域55を形成して構成される。Cはコレクタ端子、Bはベース端子、Eはエミッタ端子である。
【0033】
この固体撮像素子31では、赤外線が十分吸収される深さにオーバーフローバリア領域となる第1のp型半導体ウエル領域34が形成され、このオーバーフローバリア領域34に達する高抵抗エピタキシャル層35が空乏化されることで、近赤外線領域にも感度を有することができる。
【0034】
本実施の形態に係る近赤外線領域にも感度をもつ固体撮像素子31によれば、高抵抗エピタキシャル層35のオーバーフローバリア領域34に対応する領域部35Aがp型として形成されているため、即ち、受光センサ部31の空乏化領域となる高抵抗エピタキシャル層の領域部35A及びオーバーフローバリア領域34を含む領域が全てp型で形成されているため、前述の図11に示す垂直方向に隣り合う画素間に対応する位置にホール電荷の排除に供する内部p型半導体領域25を設けることなく、図3のポテンシャル分布III で示すようにホール電荷hに対するポテンシャルの窪みが発生しない。
【0035】
即ち、内部p型半導体領域25を設けることなく、高抵抗エピタキシャル層35の深い位置で光電変換により発生したホール電荷hは、オーバーフローバリア領域34に蓄積されることなく高抵抗エピタキシャル層35のp--領域部35Aを通って表面のp型チャネルストップ領域44へ排出することができる。これにより、オーバーフローバリア領域34は完全に空乏化する。従って、飽和電荷量Qsの減少や、シェーディング等の問題は起こらず、各画素の特性の均一化が図れる。そして、内部p型半導体領域25を省略できる分、さらに画素を微細化することができる。
【0036】
また、高抵抗エピタキシャル層35の周辺領域部35Bはn型半導体基体40と同導電型のn--に形成されているので、図2に示すように、スクライブライン57上より切断された固体撮像チップのスクライブ面にn型半導体基体40及びn −− の周辺領域部35Bが露出し、スクライブ面にpn接合が露出することはなく、スクライブ面でのn型半導体基体とGND間にリーク電流は発生しない。
【0037】
また、縦方向の画素間の混色を防止することができる。
【0038】
上述の本実施の形態に係る固体撮像素子31は、例えば次のように製造される。
【0039】
図4は、本発明の製造方法の一例を示す。先ず、図4Aに示すように、例えばn型のシリコン半導体基板32上に、基板32と同導電型の低不純物濃度のn- エピタキシャル層33を形成したn型半導体基体40を設ける。このn型半導体基体40のn- エピタキシャル層33の画素領域に対応する領域部表面にp型不純物を導入してオーバーフローバリア領域となる第1のp型半導体ウエル領域34を形成する。
【0040】
この第1のp型半導体ウエル領域34の形成に際して、本例では、p型不純物として拡散係数の異なる複数種の同導電型不純物、例えばアルミニウム(Al)不純物とボロン(B)不純物とを例えばイオン注入で導入する。アルミニウム不純物は、ボロン不純物に対して拡散係数が小さい。導入するドーズ量の比としては、Al:B=10〜100:1程度とすることができる。
【0041】
次に、図4Bに示すように、n型半導体基体40上の全面にn型又はノンドープ(真性半導体)による高抵抗エピタキシャル層35を成長する。このエピタキシャル成長時、第1のp型半導体ウエル領域33から主として拡散係数の大きいボロン不純物がエピタキシャル層へ拡散し、即ちいわゆるボロン不純物のアウトディフェージョン60によって、高抵抗エピタキシャル層35のうちの第1のp型半導体ウエル領域、即ち、オーバーフローバリア領域33上に対応する領域部35Aがp--高抵抗領域として成長する。
【0042】
オーバーフローバリア領域34は、主として拡散係数の小さいアルミニウム不純物によって形成されることになる。
【0043】
p型不純物となるアルミニウムは、シリコン半導体内において、拡散係数が小さいと共に、固溶度(いわゆる溶解度)も小さく、活性化率が小さい。しかし、オーバーフローバリア領域34は、不純物濃度が1014〜1016cm-3と低いので、オーバーフローバリア領域34の不純物としてアルミニウムを用いることができる。
【0044】
一方、高抵抗エピタキシャル層35の周辺領域部35Bでは、n型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときは基体40のn-エピタキシャル層33からのn型不純物のエピタキシャル層35への拡散によって、基体40と同導電型のn--高抵抗領域となる。
【0045】
次いで、高抵抗エピタキシャル層35の画素領域に対応するp--高抵抗領域部35Aに、前述した受光センサ部41を構成するn+ 半導体領域36及びp+ の正電荷蓄積領域37、第2のp型半導体ウエル領域38、n型の転送チャネル領域39、さらにp型チャネルストップ領域44を夫々例えばイオン注入で形成する。また、高抵抗エピタキシャル層35の周辺のn--領域部35Bに保護トランジスタ51を構成するp型ベース領域52、n型エミッタ領域53、p+ ベース電極取り出し領域55及びn+ コレクタ電極取り出し領域54を、例えばイオン注入で形成する。
【0046】
次いで、表面を覆って全面にゲート絶縁膜45を形成し、この上に選択的に多結晶シリコン層による転送電極46を形成する。この後は、転送電極46を層間絶縁膜48で覆い、これの上に例えばAl等による遮光膜47を形成する。遮光膜47には、受光センサ部41に対応する部分に開口を形成する。さらに、図示せざるも、層間絶縁膜、平坦化膜を積層し、平坦化膜上に色フィルタ及びオンチップマイクロレンズ等を形成する。このようにして、図7に示すCCD固体撮像素子31を得る。
【0047】
この図4の実施の形態に係る製法によれば、オーバーフローバリア領域34を、p型不純物として拡散係数の大きいボロン不純物と拡散係数の小さいアルミニウム不純物とのイオン注入で形成することにより、n型又はノンドープの高抵抗エピタキシャル層35の成長時に、オーバーフローバリア領域34からのボロン不純物のアウトディフュージョンによって、高抵抗エピタキシャル層35のオーバーフローバリア領域34上に対応する領域部35Aをp--高抵抗領域とすることができる。同時に、高抵抗エピタキシャル層35の周辺領域部35Bでは、n型エピタキシャル成長、又はノンドープエピタキシャル成長のときにはn型半導体基体40からのn型不純物のアウトディフュージョンによって、n--高抵抗領域とすることができる。
【0048】
また、オーバーフローバリア領域34は、主として拡散係数の小さいアルミニウム不純物によって形成されるので、オーバーフローバリア領域34の厚さ、不純物濃度の変動が抑えられ、従って撮像素子特性のばらつきが生じにくい。
【0049】
図5は、本発明の製造方法の他の例を示す。先ず、図5Aに示すように、例えばn型のシリコン半導体基板32上に、同導電型の低不純物濃度のn- エピタキシャル層33を形成したn型半導体基板40を設ける。このn- エピタキシャル層33の画素領域に対応する領域部表面に、同一種類のp型不純物を打ち込みエネルギー及び不純物濃度を異ならしめてイオン注入してオーバーフローバリア領域となる第1のp型半導体ウエル領域34を形成する。
【0050】
この例では、不純物としてボロン(B)不純物を用い、高打ち込みエネルギー例えば2MeV程度の打ち込みエネルギーで深い位置に不純物濃度ピーク位置RP1がくるようにイオン注入した第1のボロンイオン注入部61と、之より低打ち込みエネルギー例えば100keV程度の打ち込みエネルギーで浅い位置に不純物濃度ピーク位置RP2がくるようにイオン注入した第2のボロンイオン注入部62を形成してオーバーフローバリア領域34を形成する。
【0051】
第1のボロンイオン注入部61は、第2のボロンイオン注入部62より高不純物濃度とする。例えば、導入するドーズ量の比としては、第1のボロンイオン注入部61:第2のボロンイオン注入部62=10〜100:1程度とすることができる。
【0052】
次に、図5Bに示すように、n型半導体基体40上に全面にn型又はノンドープ(真性半導体)による高抵抗エピタキシャル層35を成長する。このエピタキシャル成長時、オーバーフローバリア領域34の主として第2のボロンイオン注入部62からのボロン不純物のアウトディフュージョンによって、高抵抗エピタキシャル層35のうちオーバーフローバリア領域34上に対応する領域部35Aがp--高抵抗領域として成長する。オーバーフローバリア領域34は、第1のボロンイオン注入部61のボロン不純物を主たる不純物にして形成されることになる。
【0053】
一方、高抵抗エピタキシャル層35の周辺領域部35Bは、n型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときは基体40のn- エピタキシャル層33からのn型不純物のアウトディフュージョンによって、基体40と同導電型のn--高抵抗領域となる。次いで、前述と同様にして、図7に示すCCD固体撮像素子31を得る。
【0054】
この図5の実施の形態に係る製造方法によれば、オーバーフローバリア領域34を、同一種類の不純物、本例ではボロン不純物を用い、打ち込みエネルギー及び不純物濃度を異にした第1及び第2のボロンイオン注入部61及び62によって形成することにより、n型、又はノンドープの高抵抗エピタキシャル層35の成長時に、第2のボロンイオン注入部62からのアウトディフュージョンによって高抵抗エピタキシャル層35のオーバーフローバリア領域34上に対応する領域部35Aをp--高抵抗領域とすることができる。同時に、高抵抗エピタキシャル層35の周辺領域35Bでは、n型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときには基体40からのn型不純物のアウトディフュージョンによって、n--高抵抗領域とすることができる。
【0055】
また、オーバーフローバリア領域34は、主として深い位置にRP1がある第1のボロンイオン注入部61によるボロン不純物で形成されるので、オーバーフローバリア領域34の厚さ、不純物濃度の変動が抑えられ、撮像素子特性のばらつきが生じにくい。
【0056】
図6は、本発明の製造方法のさらに他の例を示す。先ず、図6Aに示すように、例えばn型のシリコン半導体基板32上に、同導電型の低不純物濃度のn- エピタキシャル層33を形成したn型半導体基体40を設ける。このn- エピタキシャル層33の画素領域に対応する領域部表面に、オーバーフローバリア領域となる第1のp型半導体ウエル領域34を例えばイオン注入により形成する。この例ではボロン不純物をイオン注入して第1のp型半導体ウエル領域34を形成する。
【0057】
次に、図6Bに示すように、n型半導体基体40上に全面にn型又はノンドープ(真性半導体)による高抵抗エピタキシャル層35を成長する。このエピタキシャル成長時、オーバーフローバリア領域33からの不純物のアウトディフュージョンにより高抵抗エピタキシャル層35のうちのオーバーフローバリア領域34上に対応する領域部35Aがp--高抵抗領域として成長する。一方、高抵抗エピタキシャル層35の周辺領域部35Bでは、n型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときは基体40のn-エピタキシャル層33からのn型不純物のエピタキシャル層35へのアウトディフュージョンによって、基体40と同導電型のn--高抵抗領域となる。
【0058】
次いで、前述と同様にして、図7に示すCCD固体撮像素子31を得る。
【0059】
この図6の実施の形態に係る製造方法においても、高抵抗エピタキシャル層35の成長時に、その高抵抗エピタキシャル層35のオーバーフローバリア領域34上に対応する領域部35Aをp--高抵抗領域とし、周辺領域部35Bをn--高抵抗領域とすることができる。但し、この図6の例ではオーバーフローバリア領域34の厚み、不純物濃度のばらつきが生じ易く、この点では、前述の図4及び図5の製法の方が優れている。
【0060】
上述の各実施の形態に係る製造方法によれば、オーバーフローバリア領域34を構成する不純物のアウトディフュージョン量を制御することによって、高抵抗エピタキシャル層のチップ周辺部はn型の領域部35Bとし、画素領域に対応する領域部35Aはp型の領域部35Aとすることができる。
【0061】
従って、上述した飽和電荷量Qsの減少や、シェーディングの増大なしに画素を微細化でき、また固体撮像チップのスクライブ面で半導体基体とグランド(GND)間のリーク電流が発生せず、更に、保護トランジスタの静電強度、いわゆる保護能力を改善した近赤外線領域に感度を持つCCD固体撮像素子を容易に製造することができる。
【0062】
また、図4及び図5の例においては、エピタキシャル成長時のオーバーフローバリア領域34の厚み、不純物濃度の変動が抑えられ、撮像素子特性のばらつきを抑えて歩留りよく近赤外線領域にも感度を有するCCD固体撮像素子31を製造できる。
【0063】
尚、上例ではn型半導体基板32上にn- エピタキシャル層33を形成したが、このn- エピタキシャル層33を省略した構成にも本発明は適用できる。
【0064】
本発明の固体撮像素子は、例えばCMOSセンサ、内部増幅型センサ等、CCD固体撮像素子以外の固体撮像素子にも適用できる。
【0065】
本発明の固体撮像素子は、上述の例に限定されるものでなく、本発明の要旨を逸脱しない範囲内でその他の様々な構成を取り得る。
【0066】
【発明の効果】
本発明に係る固体撮像素子によれば、高抵抗エピタキシャル層のオーバーフローバリア領域となる不純物領域上に対応する領域部を該不純物領域と同導電型である第2導電型で形成し、エピタキシャル層の周辺領域部を半導体基体と同導電型である第1導電型で形成することにより、不純物領域の近傍で光電変換された一方の電荷が不純物領域に蓄積されることなく表面のチャネルストップ領域に排出され、従って、飽和電荷量Qsの減少や、シェーディングの増大を生じさせることなく、画素の微細化が図れる。
【0067】
また、固体撮像チップのスクライブ面においてpn接合の露出がなく、半導体基体とグランド(GND)間にリーク電流が発生しない。
【0068】
縦方向の画素間の混色を防止することができる。
【0069】
また、高抵抗エピタキシャル周辺領域部に形成される保護トランジスタの静電強度が低下する事を回避できる。従って、縦型オーバーフロードレイン方式で近赤外線領域にも感度を有する固体撮像素子を、高画素数、高信頼性をもって提供することができる。また、撮像素子特性のばらつきが生じにくい固体撮像素子を提供できる。
【0070】
本発明に係る固体撮像素子の製造方法によれば、上記固体撮像素子を歩留り良く製造することができる。また、不純物領域の厚さ、不純物濃度の変動を抑え、従って、素子特性のばらつきを抑えて歩留り良く固体撮像素子を製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る固体撮像素子の撮像領域の要部の平面図である。
【図2】本発明の一実施の形態に係る固体撮像素子の画素部及び周辺領域の要部の断面図である。
【図3】図1のA−A部分の基板厚さ方向のポテンシャル分布図である。
【図4】A〜B 本発明の一実施の形態に係る固体撮像素子の製造方法の一例を示す製造工程図である。
【図5】A〜B 本発明の一実施の形態に係る固体撮像素子の製造方法の他の例を示す製造工程図である。
【図6】A〜B 本発明の一実施の形態に係る固体撮像素子の製造方法の他の例を示す製造工程図である。
【図7】本発明の一実施の形態に係る固体撮像素子の製造工程図である。
【図8】従来例の固体撮像素子の画素部分の断面図である。
【図9】比較例1に係る固体撮像素子の要部の断面図である。
【図10】比較例2に係る固体撮像素子の撮像領域の要部の平面図である。
【図11】比較例2に係る固体撮像素子の要部の断面図である。
【図12】比較例1の画素間の基板厚さ方向のポテンシャル分布図である。
【図13】比較例2の画素間の基板厚さ方向のポテンシャル分布図である。
【符号の説明】
1,31‥‥固体撮像素子、32‥‥n型半導体基板、32‥‥n- エピタキシャル層、40‥‥n型半導体基板、34‥‥オーバーフローバリア領域(不純物領域)、35‥‥高抵抗エピタキシャル層、41‥‥受光センサ部、42‥‥読み出しゲート部、43‥‥垂直転送レジスタ、44‥‥チャネルストップ領域、51‥‥保護トランジスタ、57‥‥スクライブライン
Claims (7)
- 第1導電型の半導体基体の画素領域に対応する領域部に形成されたオーバーフローバリア領域となる第2導電型の不純物領域と、
前記第2導電型の不純物領域上に形成された高抵抗エピタキシャル層による第2導電型の領域部と、
前記画素領域の周辺の領域部に対応する半導体基体上に形成された前記高抵抗エピタキシャル層による第1導電型の領域部とを有し、
固体撮像チップのスクライブ面に前記第1導電型の半導体基体及び前記第1導電型の領域部が露出し、該スクライブ面にpn接合部が露出されない構成とされて成る
ことを特徴とする固体撮像素子。 - 前記第2導電型の不純物領域が、ボロン不純物を有する領域で形成されて成る
ことを特徴とする請求項1に記載の固体撮像素子。 - 前記第2導電型の不純物領域が、アルミニウム不純物を含む領域で形成されて成る
ことを特徴とする請求項1に記載の固体撮像素子。 - 第1導電型の半導体基体の画素領域に対応する領域部に第2導電型の不純物を導入してオーバーフローバリア領域となる第2導電型の不純物領域を形成する工程と、
前記第2導電型の不純物領域を含む前記半導体基体上に、ノンドープ又は第1導電型の高抵抗エピタキシャル層を成長し、同時に前記不純物領域の第2導電型不純物を該高抵抗エピタキシャル層へ拡散して該高抵抗エピタキシャル層の前記不純物領域に対応する領域部を第2導電型にし、前記半導体基体の第1導電型不純物を該高抵抗エピタキシャル層へ拡散して該高抵抗エピタキシャル層の前記画素領域の周辺に対応する領域部を第1導電型にする工程を有し、
固体撮像チップのスクライブ面に前記第1導電型の半導体基体及び前記第1導電型の領域部が露出し、該スクライブ面にpn接合部が露出しない構成とする
ことを特徴とする固体撮像素子の製造方法。 - 同一種類の不純物を打ち込みエネルギー及び不純物濃度を異ならしてイオン注入して前記第2導電型の不純物領域を形成する
ことを特徴とする請求項4に記載の固体撮像素子の製造方法。 - 拡散係数の異なる複数種の不純物をイオン注入して前記第2導電型の不純物領域を形成する
ことを特徴とする請求項4に記載の固体撮像素子の製造方法。 - アルミニウム不純物とボロン不純物をイオン注入して前記第2導電型の不純物領域を形成する
ことを特徴とする請求項4に記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12028599A JP4310845B2 (ja) | 1999-04-27 | 1999-04-27 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12028599A JP4310845B2 (ja) | 1999-04-27 | 1999-04-27 | 固体撮像素子及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000311995A JP2000311995A (ja) | 2000-11-07 |
JP2000311995A5 JP2000311995A5 (ja) | 2006-02-02 |
JP4310845B2 true JP4310845B2 (ja) | 2009-08-12 |
Family
ID=14782467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12028599A Expired - Fee Related JP4310845B2 (ja) | 1999-04-27 | 1999-04-27 | 固体撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4310845B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151371B2 (ja) * | 2007-09-28 | 2013-02-27 | ソニー株式会社 | 固体撮像装置並びにカメラ |
-
1999
- 1999-04-27 JP JP12028599A patent/JP4310845B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000311995A (ja) | 2000-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4419238B2 (ja) | 固体撮像素子及びその製造方法 | |
US7855406B2 (en) | Solid-state imaging device and method of manufacturing the same | |
US7250325B2 (en) | Image sensor with deep well region and method of fabricating the image sensor | |
US8436406B2 (en) | Solid-state image sensing device and camera system using the same | |
US6713796B1 (en) | Isolated photodiode | |
JP3702854B2 (ja) | 固体撮像素子 | |
US8409903B2 (en) | Image sensor with improved color crosstalk | |
KR100734159B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
US7420234B2 (en) | Solid-state imaging device and method for fabricating same | |
US6169318B1 (en) | CMOS imager with improved sensitivity | |
US7651883B2 (en) | High energy implant photodiode stack | |
US20080251822A1 (en) | Amplification-type solid-state image sensing device | |
US20040217390A1 (en) | Solid-state imaging device and method for manufacturing the same | |
KR20080012370A (ko) | Cmos 이미저를 위한 절연 처리 및 구조 | |
TWI451564B (zh) | 具有二磊晶層之影像感測器及其製造方法 | |
JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
US6551910B2 (en) | Method of manufacturing solid-state image pickup device | |
JP2006073804A (ja) | 固体撮像素子とその製造方法 | |
JP2008103566A (ja) | 固体撮像装置 | |
JPH1131839A (ja) | 電磁放射検出器、該検出器を用いた高感度ピクセル構造、及び該検出器の製造方法 | |
US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
JP4310845B2 (ja) | 固体撮像素子及びその製造方法 | |
JP2002134731A (ja) | 光電変換素子および固体撮像素子 | |
JP4332917B2 (ja) | 固体撮像素子 | |
JP2004342784A (ja) | 固体撮像素子および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090504 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |