JP4304302B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4304302B2 JP4304302B2 JP2000235809A JP2000235809A JP4304302B2 JP 4304302 B2 JP4304302 B2 JP 4304302B2 JP 2000235809 A JP2000235809 A JP 2000235809A JP 2000235809 A JP2000235809 A JP 2000235809A JP 4304302 B2 JP4304302 B2 JP 4304302B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type semiconductor
- region
- epitaxial layer
- overflow barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に関し、特に縦型オーバーフロードレイン構造を有する固体撮像素子に関する。
【0002】
【従来の技術】
固体撮像素子として、受光部での余剰電荷を基板側に排出するようにした、いわゆる縦型オーバーフロードレイン方式の固体撮像素子が知られている。この固体撮像素子は第一導電型半導体基板中に、オーバーフローバリア領域となる第二導電型半導体領域が形成され、第一導電型半導体基板表面に受光部及び電荷転送部が形成された構造となっている。
【0003】
従来、オーバーフローバリア領域となる第二導電型半導体領域は第一導電型半導体基板に第二導電型の不純物をイオン注入後、ある深さまで熱拡散するか、第一導電型半導体基板に第二導電型の不純物を高エネルギーイオン注入することにより形成してきた。上述の方法で形成されるオーバーフローバリア領域と受光部表面との間隔は最大でも2μm程度であった。
【0004】
光が受光部に入射した場合、基板の光吸収によって受光部直下の領域で電荷が生成される。オーバーフローバリアよりも浅い位置で発生した電荷は蓄積領域に流入し信号電荷に寄与する。しかし、波長が長い光はオーバーフローバリア領域よりも深い位置まで到達しそこで光が吸収されるために、発生する電荷は基板に流れてしまい信号電荷に寄与することはない。例えば、900nmの波長の近赤外光の8割以上がオーバーフローバリアよりも深い位置で吸収され信号電荷に寄与しなかった。
【0005】
以上のことより明らかなように、オーバーフローバリア領域と受光部表面との間隔は感度の波長依存性(以下分光感度とも言う。)に大きく影響する。受光部表面とオーバーフローバリア領域との間隔が2μmである従来法のオーバーフローバリア領域を有する固体撮像素子の分光感度は波長500nm付近でピークを持つ、しかし、波長が900nmの光に対する分光感度はその1割以下である(図5実線参照)。
【0006】
【発明が解決しようとする課題】
近年、監視用途や工業用途で可視光よりも長波長領域の光に対する感度を向上したCCD(charge coupled device)の要望が高まってきた。長波長の光に対する感度を増加するためには、オーバーフローバリア領域と受光部表面との間隔を大きくする必要がある。
【0007】
オーバーフローバリア領域と受光部表面との間隔を大きくする方法として、従来より以下の3方法が用いられてきた。
【0008】
▲1▼オーバーフローバリア領域を形成するためのイオン注入エネルギーを上げる方法、▲2▼イオン注入後に長時間熱拡散を行ない、オーバーフローバリア領域を基板深部に形成する方法、及び▲3▼オーバーフローバリア領域を基板表面近傍に形成した後に基板表面にエピタキシャル層を形成し受光部とオーバーフローバリア領域との間隔を確保する方法、である。
【0009】
しかし、▲1▼のイオン注入エネルギーを増加する方法は、イオン注入装置の性能及びフォトレジスト層のイオン注入に対する阻止能によって限界があり、最深でも基板表面から2μm程度までにしかオーバーフローバリア領域を形成できなかった。
【0010】
また、▲2▼の熱拡散時間を長くする方法では、オーバーフローバリア領域を基板深部に形成するためには熱拡散時間を非常に長時間としなければならない。そのため、不純物の水平方向への拡散が無視できなくなること、及び熱処理中に発生する金属不純物汚染等により素子特性が劣化したり、スループットが減少するなどの問題が発生する。
これらの理由により、オーバーフローバリア領域を基板深部に形成するためには▲3▼のオーバーフローバリア領域となるべき領域を基板表面近傍に形成後、基板表面に半導体エピタキシャル成長を行う方法が適当である。
【0011】
▲3▼の方法は特開平9−331058号公報に詳細に述べられている。この方法では、半導体基板に低エネルギーイオン注入を行なうことで、半導体基板の表面近傍にオーバーフローバリア領域を形成し、半導体基板表面にエピタキシャル層を形成することを特徴とする。
【0012】
一般に、エピタキシャル成長を行った場合、半導体基板とエピタキシャル層との界面には積層欠陥や転移などが存在して結晶欠陥密度が高くなることが知られている。これらの結晶欠陥は、暗電流の原因となり固体撮像素子の特性を劣化させる問題点があった。
【0013】
特に特開平9−331058号公報ではオーバーフローバリア領域は半導体基板の表面近傍に形成される。そのために半導体基板とオーバーフローバリア領域とのp/n接合面と半導体基板とエピタキシャル層との界面が非常に近接して存在していた。つまり従来法では、結晶欠陥密度の高い界面(エピタキシャル層/基板界面)と電界が最大となるp/n接合面が非常に近接しているためにそれらの相乗効果により暗電流が非常に大きかった。この暗電流は再生画像上でノイズとして検出され、画質を劣化させる原因の一つとなっていた。
【0014】
そこで本発明は、エピタキシャル成長と高エネルギーイオン注入法とを用いてオーバーフローバリア領域を深く形成することで赤外光等の長波長の光線に対する受光感度を向上し、さらに半導体基板とエピタキシャル層との界面欠陥に起因して発生し信号電荷にノイズとして加わる暗電流を低減することを目的とする。
【0015】
【課題を解決するための手段】
本発明は、(1)第一導電型半導体基板と、
(2)該第一導電型半導体基板中に形成されたオーバーフローバリア領域である第二導電型半導体領域と、
(3)該第一導電型半導体基板上に成長された第一導電型半導体エピタキシャル層と、
(4)該第一導電型半導体エピタキシャル層へ当該第一導電型半導体エピタキシャル層の第一導電型不純物濃度より高濃度に第一導電型不純物が導入されてなる電荷蓄積領域である第一導電型高濃度領域と、該第一導電型高濃度領域上に設けられ該第一導電型半導体エピタキシャル層の表面部に存在する第二導電型半導体領域で構成される受光部と、を少なくとも有する撮像素子であって、
(A)該オーバーフローバリア領域と該受光部表面との間隔が3μm以上であり、
(B)該第一導電型半導体基板と該第一導電型半導体エピタキシャル層との界面部で第一導電型不純物濃度が第二導電型不純物濃度よりも高く、
(C)該オーバーフローバリア領域と該第一導電型半導体エピタキシャル層の間に、第一導電型不純物濃度が該界面部の界面方向に沿って当該撮像素子の領域全面にわたって均一である第一導電型半導体基板領域が介在する、
オーバーフロードレイン方式の撮像素子を提供する。
また本発明は、前記第一導電型半導体エピタキシャル層が、第一導電型不純物濃度が前記界面部の界面方向に沿って当該撮像素子の複数の受光部を含む領域にわたって均一である第一導電型エピタキシャル領域を前記第一導電型半導体基板上に有する、上記の撮像素子を提供する。
また本発明は、前記第一導電型半導体エピタキシャル層が、第一導電型不純物を導入しながらエピタキシャル成長を行って形成された層である、上記のいずれかの撮像素子を提供する。
また本発明は、前記受光部からの電荷を転送する電荷転送部が、前記第一導電型半導体エピタキシャル層の表面部に設けられている、上記のいずれかの撮像素子を提供する。
【0016】
ここで、オーバーフローバリア領域とは、第一導電型半導体基板中に存在し、第二導電型不純物を含有する領域であって、該第一導電型半導体に含まれる第一導電型不純物濃度以上の濃度を有する部分とする。
【0017】
ここで、「受光部表面とオーバーフローバリア領域との間隔」とは、受光部の表面と、オーバーフローバリア領域の第二導電型不純物の濃度ピークとの間隔を示すものとする。
【0018】
【発明の実施の形態】
本発明の固体撮像素子は第一導電型半導体基板の深部にオーバーフローバリア領域となる第二導電型半導体領域を有し、該第一導電型半導体基板上に成長される第一導電型半導体エピタキシャル層を有し、該第一導電型のエピタキシャル層の表面部に受光部が形成されて成る構成において、オーバーフローバリア領域となる第二導電型半導体領域が第一導電型半導体基板と第一導電型エピタキシャル層との界面から充分に深く形成されているために、第一導電型半導体基板とエピタキシャル層との界面部における第二導電型半導体不純物の濃度が第一導電型半導体基板にあらかじめ含有されている第一導電型半導体不純物濃度よりも低いことを特徴としている。
【0019】
オーバーフローバリア領域を形成する空乏層内において最も電界が強くなるのがp/n接合面である。一方、結晶欠陥密度は基板とエピタキシャル層との界面で最も大きくなる。結晶欠陥の存在により発生する暗電流は、その部分(暗電流の原因となる結晶欠陥が存在する部分)にかかる電界が増大するとともに増大するので、従来法の構造においては、電界が最大となる箇所(p/n接合面)と結晶欠陥が最も多い箇所(基板/エピタキシャル層 界面)とが重なってしまい、非常に大きな暗電流を生じていた。
【0020】
本発明の固体撮像素子では、オーバーフローバリア領域のp/n接合面を基板深部に形成することで、暗電流の原因となる結晶欠陥密度の高い基板/エピタキシャル層界面と、印加電圧が最も高くなるp/n接合面との間隔を大きくすることで、暗電流を非常に効果的に抑制することが可能となった。
【0021】
また、本発明の固体撮像素子は上記第一導電型半導体エピタキシャル層の表面部に形成される受光部と第二導電型半導体からなるオーバーフローバリア領域との間隔が3μm以上であることを特徴とする。
【0022】
本発明のこの特徴により、本発明の撮像素子は可視光線よりも長い波長において受光感度を改善することができた。受光部表面とオーバーフローバリア領域との間隔は従来法(2μm)よりも大きければ可視光線よりも波長の長い光に対する受光感度は増大するが、実用的には上述したように3μm以上であることが望ましい。
【0023】
また、所望の波長域の光に対する吸収長と同程度かそれよりも大きくすることが望ましい。受光部表面とオーバーフローバリア領域との間隔は第一導電型半導体エピタキシャル層の厚さにより調整することが可能である。
【0024】
例えば、700nmの光の吸収長は、4.4μmであるので、700nmの入射光に対する感度を増加する場合には、受光部表面とオーバーフローバリア領域との間隔は少なくともこれ以上の間隔であることが望ましい。700nmの波長の光入射に対して基板に流れ出る信号電荷量は、オーバーフローバリア領域が20μmの深さとすると約1.1%に、30μmの深さとすると約0.001%に低減できる。これより700nmの入射光について、バリア領域の深さが2μmの場合の分光感度と比べると、バリア領域の深さが20μmの場合には分光感度は約2.69倍となり、30μmでは約2.72倍となる。
【0025】
また、900nmの光の吸収長は、27μmであるので、900nmの入射光に対する感度を増加する場合には、受光部表面とオーバーフローバリア領域との間隔は少なくともこれ以上の間隔であることが望ましい。900nmの波長の光入射に対して基板に流れ出る信号電荷量は、オーバーフローバリア領域が20μmの深さとすると約5割、30μmの深さとすると約3割に低減できる。これより900nmの入射光について、バリア領域の深さが2μmの場合の分光感度と比べると、バリア領域の深さが20μmの場合には分光感度は約7倍となり、30μmでは約10倍となる。
【0026】
従来の製造方法では、オーバーフローバリア領域と受光部表面との間隔は最大で約2μmであった。そのために、900nmの入射光の吸収による生成電荷のうち約9割が信号電荷に寄与せず基板に流出していた。
【0027】
オーバーフローバリア領域を深くすることで、長波長光により生成された電荷も有効な信号電荷となるので、受光感度が向上する。可視領域で最も重要な500nmの波長の光入射に対してはバリア領域の深さが3μm以上で基板に流れ出る信号電荷はほぼなくなり感度は飽和に達する。
【0028】
前記の第一導電型半導体基板中に存在するオーバーフローバリア領域としての第二導電型半導体領域はイオン注入とその後の熱処理により形成されることが望ましい。
【0029】
図1は本発明による縦型オーバーフロードレイン構造を持つ固体撮像素子の実施例の断面構成図を示したものである。n型半導体基板1中にp型のオーバーフローバリア領域2、さらにn型半導体基板1上に低濃度のn型半導体エピタキシャル層3が形成されている。そして、このn型半導体エピタキシャル層3にp型半導体ウェル領域4とn型の転送チャネル領域5と転送電極6で構成される垂直転送レジスタ部7、n型の電荷蓄積領域8と高濃度のp型半導体領域9で構成される受光部10、転送電極6とp型半導体領域11で構成される電荷蓄積領域から垂直転送レジスタへの電荷転送を行うトランスファゲート部12、チャネルストップ領域13、遮光膜14が形成されている。また、転送電極6とn型半導体エピタキシャル層3の間にはゲート絶縁膜15が、転送電極6と遮光膜14の間には層間絶縁膜16が形成されている。
【0030】
本発明による固体撮像素子の製造方法の実施例を図2、及び図3を参照して説明する。図2はこの実施例の製造工程を示したものである。まず、図2(a)に示すように、n型半導体基板1(ここではn型不純物をドープしたシリコン基板)にp型不純物(例えばホウ素)をイオン注入しオーバーフローバリア領域2を形成する。
【0031】
このp型不純物領域はオーバーフローバリア領域を形成し、オーバーフローバリアの高さは主にそのドーズ量に依存する。基板中のn型不純物の濃度が1×1011〜1×1014atoms cm-3程度のn型基板を用いて、基板印加電圧が5〜10Vにおいて適当なポテンシャル高さのオーバーフローバリアを形成するためのp型不純物のドーズ量は1×1011〜1×1012atoms cm-2である。さらに、イオン注入されたp型不純物濃度のピークが基板表面から深い位置に形成され、熱拡散後も基板表面近傍にp/n接合面が形成されないような高い加速電圧でイオン注入することが望ましい。より具体的には、結晶欠陥密度が高く暗電流の発生原因であるエピタキシャル層/基板界面とp/n接合面とは、少なくとも、1.5μm以上離れていることが望ましい。
【0032】
図3(a)はオーバーフローバリア領域の形成に前記の高エネルギーイオン注入を用い、さらに熱処理を行なって活性化を行なった後の不純物の深さ方向プロファイルを模式的に示したものである。本発明の撮像素子では、オーバーフローバリア領域を形成するp型半導体不純物領域とn型半導体基板とによるp/n接合面A及びBは、結晶欠陥が多いエピタキシャル層/基板界面(n型半導体基板表面)から深く形成される。一方、従来法によりオーバーフローバリア領域を形成した場合の不純物の深さ方向プロファイルをプロファイルを図3(b)に示す。この場合には、p/n接合面Cはエピタキシャル層と基板(n型半導体基板表面)との界面近傍に形成される。
【0033】
オーバーフローバリア領域2の形成後、図2(b)に示すようにn型半導体基板1全面にシリコンをエピタキシャル成長する。エピタキシャル層3の不純物濃度は電子シャッター機能により蓄積電荷を基板に引き抜く際の基板印加電圧、蓄積電荷を垂直転送レジスタに転送する際のゲート印加電圧に影響を与え、一般に濃度が低いほどこれらの電圧は低くなる傾向がある。また、エピタキシャル層3を厚くすることで受光感度が向上する。
【0034】
次に図2(c)に示すとおり、エピタキシャル層3上に、パターニングされた第一のフォトレジスト層17を形成し、この第一のフォトレジスト層17をマスクにしてエピタキシャル層3にp型不純物をイオン注入することによって垂直転送レジスタ部7のp型の半導体ウエル領域4を形成する。続いて、第一のフォトレジスト層17をマスクにしてエピタキシャル層3にn型不純物をイオン注入することにより垂直転送レジスタ部7のn型転送チャネル領域5を形成し、第一のフォトレジスト層17を除去する。
【0035】
次に図2(d)に示す様に、エピタキシャル層3上にパターニングされた第二のフォトレジスト層18を形成し、この第二のフォトレジスト層18をマスクにしてエピタキシャル層3にp型不純物をイオン注入してp型半導体領域11を形成し、ドーズ量を調整することにより、トランスファーゲート部12の閾値電圧を調整する。イオン注入後第二のフォトレジスト層18を除去する。
【0036】
次に図2(e)に示すように、エピタキシャル層3上にパターニングされた第3のフォトレジスト層19を形成し、この第3のフォトレジスト層19をマスクにしてエピタキシャル層3にp型不純物をイオン注入し、チャネルストップ層13を形成する。このチャネルストップ層13により隣接画素からの信号電荷の混入を防ぐことができる。イオン注入後、第3のフォトレジスト層19は除去する。
【0037】
次に図2(f)に示すようにエピタキシャル層3上にパターニングされた第4のフォトレジスト層20を形成し、この第4のフォトレジスト層20をマスクにしてエピタキシャル層3にn型不純物をイオン注入することにより電荷蓄積領域8を形成する。さらに第4のフォトレジスト層20をマスクにして、p型不純物を高ドーズ量注入することにより高濃度のp型半導体領域9を形成する。この高濃度のp型半導体領域9は表面欠陥に起因した暗電流を低減する役割がある。イオン注入後、第4のフォトレジスト層20は除去する。
【0038】
次に図2(g)に示すようにゲート絶縁膜15(シリコン酸化膜)を成膜する。更に蓄積領域から垂直転送領域へのトランスファー電極兼垂直転送用電極となる転送電極6をポリシリコン等で形成する。最後に転送電極を層間絶縁膜16で覆い、受光部を除いて遮光膜14を形成する。遮光膜にはタングステンやアルミニウムなどの金属膜を用いる。以上の製造方法により、本発明の固体撮像素子が完成する。
【0039】
本発明の固体撮像素子が従来と比べ暗電流が低減する理由を以下に述べる。
【0040】
図4に図1に示した本実施例の固体撮像素子の受光部中央部a−b断面の(a)不純物プロファイル、(b)ポテンシャル分布、及び(c)オーバーフローバリア領域付近の電界強度分布を示す。図4(b)より、オーバーフローバリア領域内にポテンシャルのピーク(オーバーフローバリアピーク)があり、フォトダイオードチャネル電位とこのピークの電位差がオーバーフローバリアとなる。オーバーフローバリアは信号電荷の蓄積とともに小さくなり余剰電子を基板に放出する機能を持つ。また、受光部の光入射によってオーバーフローバリアピークよりも浅い位置で生成された電子は信号電荷に寄与し、オーバーフローバリアピークよりも深いところで生成された電子は信号電荷に寄与せず基板に流れるため、オーバーフローバリア領域の受光部表面からの深さは感度に大きく影響する。よって、所望する波長の光に対して十分な感度を得るためにはエピタキシャル層の厚さを所望する波長の光を十分に吸収できる程度大きくし、オーバーフローバリア領域を受光部表面から深くする必要がある。図5は分光感度のオーバーフローバリア領域深さ依存性を示したものである。縦軸は撮像素子の感度で。横軸は撮像素子に照射した光の波長である。
【0041】
また、曲線と横軸とで囲まれた面積は、それぞれの撮像素子の総感度を表す。
【0042】
図5を見て直ちに理解できるように、オーバーフローバリア領域が深くなればなるほど、感度ピークが長波長側に移動し、面積が増加する、つまり、受光感度が上昇することが解る。
【0043】
さらに、図6は入射光の波長=500nm,700nm,900nmのとき感度のオーバーフローバリア領域の深さ依存性を示している。図6は、異なる波長の入射光を、異なる深さのオーバーフローバリア領域を有する受光部に入射させた時に、オーバーフローバリア領域の深さにより各波長の光の感度がどのように変化するかを示したものである。
【0044】
図6より、エピタキシャル成長を用いない場合、オーバーフローバリア領域の深さは2μm程度であるが、エピタキシャル層を形成することで2μm以上の深さにオーバーフローバリア領域を形成することが可能になり、オーバーフローバリア領域深さの増大に伴い感度が増大していることがわかる。特に可視領域で重要な500nmの波長の光に関しては、オーバーフローバリア領域の深さを3μm以上にすることで感度が飽和していることがわかる。さらに長波長領域での感度が大幅に増大しており、波長=900nmの入射光に対して、オーバーフローバリア領域深さが10μmで約4倍、20μmで約7倍となる。一方、n型半導体基板/エピタキシャル層界面付近には多くの欠陥が存在する。この界面は図4(b)よりオーバーフローバリアピークよりも浅く位置し、この欠陥に起因した暗電流成分は信号電荷に加わり固体撮像素子の特性が劣化する。欠陥に起因した暗電流は一般に欠陥付近の電界が強くなることにより増大することが知られている。図4(c)からオーバーフローバリア領域付近の電界はp/n接合面A及びp/n接合面Bのところで最大になっている。従来構造では電界最大部であるp/n接合面Aは欠陥密度最大部であるn型半導体基板/エピタキシャル層界面とほぼ一致していた。そのため、従来構造では信号電荷に加わる暗電流は大きかった。本実施例ではオーバーフローバリア領域2を高エネルギーイオン注入を用いて基板表面でのp型不純物濃度がn型半導体基板濃度よりも低くなるように形成し、オーバーフローバリア領域2とn型半導体基板とのp/n接合面Aを界面付近から遠ざけている。界面欠陥に起因した暗電流はこのp/n接合面Aとエピタキシャル層界面との間隔が長いほど減少する。なお、高エネルギーイオン注入により界面付近に新たな欠陥が発生するがオーバーフローバリア領域2形成のためのp型不純物のドーズ量は1×1011〜1×1012atoms cm-2と比較的少なく、イオン注入後の熱処理で欠陥は十分に回復できる。よって、高エネルギーイオン注入に伴う欠陥発生による暗電流の増加は界面付近の欠陥に起因する暗電流に比べ小さく無視できる。これより、従来構造に比べ暗電流の少ない固体撮像素子ができる。
【0045】
本例では、オーバーフローバリア領域2を用いて基板方向に電荷を引き抜く、縦型オーバーフロードレイン構造の場合を示したが、本発明は受光部横にゲートとドレインを設けた横型オーバーフロードレイン構造にも適用できるのは明らかである。また、本発明は、CCDによらずCMOS型イメージセンサにも適用できる。信号電荷として電子の場合を説明したが、p型とn型の不純物を入れ替えることで、正孔の場合にも同様に適用できる。
【0046】
【実施例】
本発明のオーバーフロードレイン形式の撮像素子を製造した。以下に図2を用いてその製法を記す。
【0047】
図2(a)に示すように、不純物としてPを2×1014atoms cm-3含んだn型半導体基板1の全面にp型不純物であるB+を2.5MeV、ドーズ量が5×1011atoms cm-2の条件でイオン注入を行ないオーバーフローバリア領域2を形成した。
【0048】
続いて、このn型半導体基板1を拡散炉に入れて、950℃で30分間熱処理を行なった。これにより、オーバーフローバリア領域2が活性化される。
【0049】
この段階で、n型半導体基板1の深さ方向の不純物濃度分布をSIMS(Secondary ion mass spectrometry)により調査したところ、オーバーフローバリア領域のBの濃度ピークは基板表面から3.4μmに存在しており、そのピーク濃度は1.3×1016atoms cm-3であった。また、基板表面(将来のエピタキシャル層/基板界面)において、B濃度は1×1012atoms cm-3以下であり、基板中に予め導入されていたPよりも濃度が低かった。さらに、オーバーフローバリア領域と基板とのp/n接合面は、基板表面から2.8μmと4.0μmの2箇所に広がっていた。
【0050】
続いて、図2(b)に示すようにn型半導体基板1全面にn型不純物を導入しながら、シリコンのエピタキシャル成長を行う。このエピタキシャル層中のn型不純物の濃度は、蓄積電荷を基板に引き抜く際の基板印加電圧及び蓄積電荷を垂直転送レジスタに転送する際のゲート印加電圧を下げる目的で、n型半導体基板1中のn型不純物の濃度よりも低くすることが望ましい。
【0051】
引き続いて、エピタキシャル成長装置の反応容器中に、既に、オーバーフローバリア領域が形成されたn型半導体基板1を設置し、エピタキシャル層の成長を行なった。
【0052】
エピタキシャル層の原料ガスとしては、SiHCl3を採用した。エピタキシャル反応炉は縦形バレル式の炉を用いた。成膜容器内の圧力を760torrで、原料ガスであるSiHCl3とともに、ドーパントガスとしてPH3を反応炉に導入して、n型半導体基板1上にリンを不純物として含んだエピタキシャル膜を成長させた。
【0053】
事前調査の結果得られた成長速度のデータよりエピタキシャル層の膜厚を約10μmとするように、反応開始より2.7minで原料ガス及びドーパントガスの供給を止めエピタキシャル層の成長を停止した。
【0054】
エピタキシャル層成長を終了した段階で反応容器から取り出したテスト用の基板を用いて評価を行なった。基板の断面を走査型電子顕微鏡で観察したところ、エピタキシャル層の厚さは10μmであった。
【0055】
また、SIMSの深さ方向分析法によりエピタキシャル層中のP濃度を評価した。それによると、P濃度はエピタキシャル層の成膜開始直後より徐々に増加して、エピタキシャル層/基板界面から約2μmの地点で5×1013atoms cm-3で一定となった。
【0056】
次に図2(c)に示すとおり、エピタキシャル層3上に、パターニングされた第一のフォトレジスト層17を通常のi線を用いたフォトリソグラフィーにより作成した。
【0057】
この第一のフォトレジスト層17をマスクにしてエピタキシャル層3にB+を200keVでドーズ量2.5×1012atoms cm-2で注入して垂直転送レジスタ部7のp型の半導体ウエル領域4を形成した。このp型半導体ウエル領域は、表面から2.5μmの深さまで広がっており、p型半導体ウエル中でBは、5×1015〜2×1016atoms cm-3の濃度である。引き続いて、p型半導体ウエルにn型不純物である、As+を150keVで4×1012atoms cm-2でイオン注入することにより垂直転送レジスタ部7のn型転送チャネル領域5を形成した。この後に、第一のフォトレジスト層17を除去し、基板を950℃で30分間熱処理を行なうことで、不純物を活性化した。
【0058】
次に図2(d)のように、エピタキシャル層3上に新たにレジストを塗布しパターニングされた第二のフォトレジスト層18を公知のフォトリソグラフィー法により作成した。この第二のフォトレジスト層18の開口は、一つ前の工程で作成された転送チャンネル領域及びp型ウエルと接するように作成されている。
この第二のフォトレジスト層18をマスクにしてエピタキシャル層3にp型不純物であるB+を注入エネルギー60keVで、6.0×1011atoms cm-2で注入して、p型半導体領域11を形成した。なお、B+の注入量は、トランスファーゲート部12の閾値電圧を微調整するために事前に計算された値となっている。p型半導体領域11の形成後、第二のフォトレジスト層18を除去し、基板を950℃で30分間熱処理を行なうことで、不純物を活性化した。
【0059】
続いて、図2(e)に示すように、エピタキシャル層3上にパターニングされた第3のフォトレジスト層19を形成し、この第3のフォトレジスト層19をマスクにしてエピタキシャル層3にp型不純物であるB+を注入エネルギー20keV、ドーズ量1×1013atoms cm-2の条件で注入して、チャネルストップ層13を形成する。このチャネルストップ層13により隣接画素からの信号電荷の混入を防ぐことができる。イオン注入後、第3のフォトレジスト層19を除去し、基板を950℃で30分間熱処理を行なうことで、不純物を活性化した。
【0060】
次に図2(f)に示すようにエピタキシャル層3上にパターニングされた第4のフォトレジスト層20を形成し、この第4のフォトレジスト層20をマスクにしてエピタキシャル層3にn型不純物であるP+を注入エネルギー150keV、ドーズ量5×1012atoms cm-2の条件で注入して電荷蓄積領域8を形成する。さらに第4のフォトレジスト層20をマスクにして、p型不純物であるB+を注入エネルギー35keV、ドーズ量6×1013atoms cm-2の条件で高ドーズ量注入することにより高濃度のp型半導体領域9を形成する。この高濃度のp型半導体領域9は、エピタキシャル層の表面欠陥に起因した暗電流を低減する役割がある。イオン注入後、第4のフォトレジスト層20を除去し基板を950℃で30分間熱処理を行なうことで、不純物を活性化した。
【0061】
次に図2(g)に示すようにゲート絶縁膜15としてシリコン酸化膜を熱酸化法により50nmの厚さで成膜する。更に蓄積領域から垂直転送領域へのトランスファー電極兼垂直転送用電極となる転送電極6を定法に従って成膜した。最後に転送電極を層間絶縁膜16で覆い、受光部を除いて遮光膜14を形成する。遮光膜としてはスパッタリング成膜法で形成した400nmのアルミニウムを用いた。これにより本発明の固体撮像素子が完成した。
【0062】
このようにして得られた固体撮像素子の検出感度の入射光波長依存性を調査したところ波長700nmで最大であった。
【0063】
さらに、オーバーフローバリア領域が深さ2μmである従来法の固体撮像素子と比較した場合、本発明の固体撮像素子は入射光波長が500nmで、1.1倍、入射光波長が700nmで2.6倍、入射光波長が900nmで6倍の感度を有していた。
【0064】
また、本発明の固体撮像素子においては、最後の熱処理後においても。オーバーフリーバリアと基板とのp/n接合面が、エピタキシャル層/基板界面と2.5μm(4.3μm)分離しているために、暗電流は、従来法の約1/3に低下した。
【0065】
【発明の効果】
上述のように本発明の固体撮像素子によれば、エピタキシャル成長を用いてオーバーフローバリア領域を受光部表面から3μm以上に深く形成することで可視領域で最も重要な500nmの波長の光に対する感度は飽和し、500nmの波長よりも長波長の領域での感度は大幅に向上する。さらに、オーバーフローバリア領域形成に高エネルギーイオン注入を用いて欠陥密度の高い基板/エピタキシャル層界面での電界強度を下げることで信号電荷に加わる暗電流の増加を大幅に低減することができる。
【図面の簡単な説明】
【図1】本発明の固体撮像素子の実施例の断面構成図
【図2】本発明の固体撮像装置の実施例の製造工程
【図3】オーバーフローバリア領域を(a)高エネルギーイオン注入を用いた方法(b)従来の製造方法により形成した場合の深さ方向の不純物プロファイル。
【図4】図1a-b断面における(a)不純物プロファイル(b)電子の感じるポテンシャル分布(c)オーバーフローバリア領域付近の電界強度
【図5】分光感度のオーバーフローバリア領域深さ依存性
【図6】オーバーフローバリア領域深さに対する感度の入射光波長依存性
【符号の説明】
1:n型半導体基板
2:オーバーフローバリア領域
3:低濃度のn型半導体エピタキシャル層
4:p型の半導体ウェル領域
5:転送チャネル領域
6:転送電極
7:垂直転送レジスタ部
8:電荷蓄積領域
9:高濃度のp型半導体領域
10:受光部
11:p型半導体領域
12:トランスファゲート部
13:チャネルストップ領域
14:遮光膜
15:ゲート絶縁膜
16:層間絶縁膜
17:第一のフォトレジスト層
18:第二のフォトレジスト層
19:第3のフォトレジスト層
20:第4のフォトレジスト層
Claims (4)
- (1)第一導電型半導体基板と、
(2)該第一導電型半導体基板中に形成されたオーバーフローバリア領域である第二導電型半導体領域と、
(3)該第一導電型半導体基板上に成長された第一導電型半導体エピタキシャル層と、
(4)該第一導電型半導体エピタキシャル層へ当該第一導電型半導体エピタキシャル層の第一導電型不純物濃度より高濃度に第一導電型不純物が導入されてなる電荷蓄積領域である第一導電型高濃度領域と、該第一導電型高濃度領域上に設けられ該第一導電型半導体エピタキシャル層の表面部に存在する第二導電型半導体領域で構成される受光部と、を少なくとも有する撮像素子であって、
(A)該オーバーフローバリア領域と該受光部表面との間隔が3μm以上であり、
(B)該第一導電型半導体基板と該第一導電型半導体エピタキシャル層との界面部で第一導電型不純物濃度が第二導電型不純物濃度よりも高く、
(C)該オーバーフローバリア領域と該第一導電型半導体エピタキシャル層の間に、第一導電型不純物濃度が該界面部の界面方向に沿って当該撮像素子の領域全面にわたって均一である第一導電型半導体基板領域が介在する、
オーバーフロードレイン方式の撮像素子。 - 前記第一導電型半導体エピタキシャル層は、第一導電型不純物濃度が前記界面部の界面方向に沿って当該撮像素子の複数の受光部を含む領域にわたって均一である第一導電型エピタキシャル領域を前記第一導電型半導体基板上に有する、請求項1に記載の撮像素子。
- 前記第一導電型半導体エピタキシャル層は、第一導電型不純物を導入しながらエピタキシャル成長を行って形成された層である、請求項1又は2に記載の撮像素子。
- 前記受光部からの電荷を転送する電荷転送部が、前記第一導電型半導体エピタキシャル層の表面部に設けられている、請求項1から3のいずれかに記載の撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000235809A JP4304302B2 (ja) | 2000-08-03 | 2000-08-03 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000235809A JP4304302B2 (ja) | 2000-08-03 | 2000-08-03 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002050755A JP2002050755A (ja) | 2002-02-15 |
JP4304302B2 true JP4304302B2 (ja) | 2009-07-29 |
Family
ID=18727955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000235809A Expired - Fee Related JP4304302B2 (ja) | 2000-08-03 | 2000-08-03 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4304302B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882207B2 (ja) * | 2004-04-28 | 2012-02-22 | ソニー株式会社 | 固体撮像素子 |
JP2006074419A (ja) * | 2004-09-02 | 2006-03-16 | Casio Comput Co Ltd | 画像読取装置及びその駆動制御方法 |
KR101534544B1 (ko) * | 2008-09-17 | 2015-07-08 | 삼성전자주식회사 | 에피 층을 갖는 픽셀 셀을 구비한 이미지 센서, 이를 포함하는 시스템, 및 픽셀 셀 형성 방법 |
CN109564924A (zh) * | 2016-04-21 | 2019-04-02 | Towerjazz松下半导体有限公司 | 固态图像摄像装置及其制造方法 |
-
2000
- 2000-08-03 JP JP2000235809A patent/JP4304302B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002050755A (ja) | 2002-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7589366B2 (en) | Solid-state imaging device and method for manufacturing the same | |
KR101544511B1 (ko) | 게터링 영역들을 갖는 이미지 센서의 제조 방법 | |
US11355658B2 (en) | Imaging apparatus, method of manufacturing the same, and camera | |
JP2006019360A (ja) | 固体撮像装置およびその製造方法 | |
US7713808B2 (en) | CMOS image sensor and method for fabricating the same | |
CN108183113B (zh) | 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法 | |
JP4304302B2 (ja) | 固体撮像素子 | |
KR102279835B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN110176467B (zh) | Cmos图像传感器及其制造方法 | |
JP4359739B2 (ja) | 光電変換素子および固体撮像素子 | |
CN100576511C (zh) | Cmos图像传感器的制造方法 | |
JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 | |
KR100924047B1 (ko) | 이미지 센서 및 그 제조 방법 | |
JP2007201087A (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
KR100240188B1 (ko) | 고체촬상소자 및 그 제조방법 | |
US20060019423A1 (en) | Method for manufacturing solid-state image sensor | |
KR940008027B1 (ko) | Ccd 고체촬상소자 및 그 제조방법 | |
JP4008113B2 (ja) | 固体撮像装置およびその製造方法 | |
JPH03289173A (ja) | 電荷移送型固体撮像素子 | |
CN118053883A (zh) | Cmos图像传感器制作方法 | |
CN116137271A (zh) | 背照式图像传感器及制作方法 | |
JP3026834B2 (ja) | 固体撮像装置 | |
JPH0645583A (ja) | 半導体装置の製造方法と固体撮像装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090407 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |