JP4293747B2 - 有機el表示装置およびその制御方法 - Google Patents

有機el表示装置およびその制御方法 Download PDF

Info

Publication number
JP4293747B2
JP4293747B2 JP2001394087A JP2001394087A JP4293747B2 JP 4293747 B2 JP4293747 B2 JP 4293747B2 JP 2001394087 A JP2001394087 A JP 2001394087A JP 2001394087 A JP2001394087 A JP 2001394087A JP 4293747 B2 JP4293747 B2 JP 4293747B2
Authority
JP
Japan
Prior art keywords
organic
light emitting
pixel
light emission
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001394087A
Other languages
English (en)
Other versions
JP2003195816A (ja
Inventor
洋 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001394087A priority Critical patent/JP4293747B2/ja
Publication of JP2003195816A publication Critical patent/JP2003195816A/ja
Application granted granted Critical
Publication of JP4293747B2 publication Critical patent/JP4293747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光画素の発光素子(電気光学素子)として、有機材料のエレクトロルミネッセンス(以下、有機EL(electroluminescence)と記す)素子を用いた有機EL表示装置およびその制御方法に関する。
【0002】
【従来の技術】
フラットパネルディスプレイは、平面型で奥行きがなく、軽量なディスプレイであり、今後のマルチメディア時代を支えるデバイスとして期待されている。フラットパネルディスプレイとしては、液晶ディスプレイ、有機ELディスプレイなどが代表的なものとして挙げられる。現在、フラットパネルディスプレイとして最も普及しているのが液晶ディスプレイである。ただし、この液晶ディスプレイについては、高画質化の妨げとなる問題点がいくつか挙げられる。
【0003】
すなわち、従来の液晶ディスプレイでは、バックライトを必要とするため、高輝度を得るにはその発光輝度を上げる必要がある。発光輝度を上げると、表示輝度は高くなるものの、液晶により完全に光を遮断することが不可能なため、黒色の表示性能が悪化する。また、液晶ディスプレイの最高輝度はバックライトにより規定されるため、コントラストはバックライトの輝度で必然的に決まる。したがって、ブラウン管(以下、CRT(cathode ray tube)と記す)によるディスプレイのように、入力信号以外の方法により意図的にコントラストや輝度をコントロールすることは非常に困難である。
【0004】
さらに、液晶ディスプレイは、画素に書き込まれた情報を1フィールド期間ホールドするホールド型ディスプレイであるため、動画表示の画質という観点からするとCRTによるディスプレイに比べて大きく劣っている。これは、CRTの表示光がインパルス的であるのに対して、液晶ディスプレイでは1フィールド期間のホールドによって表示光の変化が原理的には階段状(実際には、デバイスの応答時間の存在によって指数関数的に変化)になり、動画を表示するとボケが知覚されるからである。
【0005】
一方、有機ELディスプレイは、その発光画素の発光素子として、10V以下の駆動電圧で、数100〜数10000cd/m2の輝度を得ることが可能な有機EL素子を用いていることから、自発光タイプで視野角依存性がなく、しかもコントラスト比が高く、かつホールド型ディスプレイに比べて動画の表示性能が優れているなどの特長を持つため、次世代のフラットパネルディスプレイとして有望視されている。
【0006】
有機ELディスプレイの駆動方式としては、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とが挙げられる。ディスプレイの大型化・高精細化を実現するには、単純マトリクス方式の場合は、各画素の発光期間が走査線(即ち、垂直方向の画素数)の増加によって減少するため、瞬間的に各画素の有機EL素子が高輝度で発光することが要求される。一方、アクティブマトリクス方式の場合は、各画素が1フレームの期間に亘って発光を持続するため、ディスプレイの大型化・高精細化が容易である。
【0007】
【発明が解決しようとする課題】
このアクティブマトリクス型有機ELディスプレイにおいては、従来、発光画素の駆動については入力信号(映像信号)レベルにかかわらず常に一定の条件で行っていた。そのため、高輝度化、高コントラスト化については有機EL素子の特性に依存する割合が大きく、同様に低消費電力化についても有機EL素子の特性に依存せざるを得なかった。しかも、高輝度化のために有機EL素子に対して高い電圧を印加したり、あるいは大きい電流を流し続けると、有機EL素子の特性が劣化する傾向にあり、さらには消費電力も増大するという問題が発生する。
【0008】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、有機EL素子の特性に依存することなく、高コントラスト化および低消費電力化が可能な有機EL表示装置およびその制御方法を提供することにある。
【0009】
【課題を解決するための手段】
上記の目的を達成するために、本発明では、発光画素として有機EL素子が行列状に配置されてなる有機EL表示装置において、画素領域の全発光画素の有機EL素子に流れる総電流値または当該画素領域を所定の領域単位で分割した複数の発光画素を含む領域毎に有機EL素子に流れる電流値を検出する検出手段(検出ステップ)と、この検出手段が検出した電流値に基づいて当該検出手段が検出した領域の発光画素に流れる電流を制御する第1の制御手段(第1の制御ステップ)と、前記検出手段が検出した電流値に基づいて当該検出手段が検出した領域の発光画素の発光時間を制御する第2の制御手段(第2の制御ステップ)とを備え、
記第1の制御手段(第1の制御ステップ)では、前記検出手段が検出した電流値に基づいて、有機EL表示装置に入力されるアナログ映像信号のクランプレベルとピークレベルとを制御することにより発光画素に流れる電流を制御し、
前記第2の制御手段(第2の制御ステップ)では、前記検出手段が(検出ステップで)検出した電流値を電圧値に変換し、この変換電圧を基準電圧と比較し、前記変換電圧が前記基準電圧よりも大きいときは前記発光画素の発光時間を短く設定し、前記変換電圧が前記基準電圧よりも小さいときは前記発光画素の発光時間を長く設定するように前記発光画素の発光時間を制御する
ことを特徴としている。
【0010】
発光画素の有機EL素子に流れる電流を制御する技術は、CRTによる一般的なテレビジョン受像機において、過電流保護や画質改善のために使用されているビーム電流制御の技術である。ただし、その制御をかけ過ぎると、黒階調あるいは白階調がつぶれてしまう。そこで、黒階調あるいは白階調のつぶれが目立たない範囲内で発光画素に流れる電流の制御を行うとともに、その制御の足りない分を発光時間の制御で補うようにする。この発光時間の制御において、検出した電流値が大きいときには、発光画素の発光時間を短く設定することで、画面全体の発光輝度および消費電力が抑制される。一方、検出した電流値が小さいときには、発光画素の発光時間を長く設定することで、高輝度化が図られる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0012】
[第1実施形態]
図1は、本発明の第1実施形態に係る有機EL表示装置の構成の概略を示すブロック図である。図1から明らかなように、本実施形態に係る有機EL表示装置は、有機ELパネル11、映像信号処理回路12、A/D変換回路13、駆動回路14、画素電流検出回路15および発光時間制御回路16を有する構成となっている。
【0013】
図2に、有機ELパネル11の構成例を示す。ここでは、図面の簡略化のために、R(赤)G(緑)B(青)の各画素回路のうち、1色の画素回路のみを例に採って示している。同図において、有機ELパネル11は、透明ガラスなどの基板上に有機EL素子21を含む画素回路が行列状に多数配列された構成となっている。具体的には、基板上に、透明導電膜からなる第1の電極(例えば、陽極)が形成され、その上にさらに正孔輸送層、発光層、電子輸送層および電子注入層が順次堆積されることで有機層が形成され、この有機層上にさらに低仕事関数の金属からなる第2の電極(例えば、陰極)が形成されることで有機EL素子21が形成されている。
【0014】
この有機EL素子21において、第1の電極と第2の電極との間に直流電圧を印加することにより、正孔が第1の電極(陽極)から正孔輸送層を経て、電子が第2の電極(陰極)から電子輸送層を経てそれぞれ発光層内に注入され、この注入された正負のキャリアによって発光層内の蛍光分子が励起状態となり、この励起分子の緩和過程で発光が得られるようになっている。
【0015】
有機EL素子21を含む画素回路において、有機EL素子21を駆動する能動素子として、一般的に、薄膜トランジスタ(Thin Film Transistor;TFT)が用いられる。画素回路は、通常、TFTを複数個有するとともに、画素情報(輝度情報)を保持するキャパシタを有する構成となっている。ただし、ここでは、図面の簡略化のために、画素回路として、有機EL素子21に対して直列に接続されて当該素子を駆動するためのTFT22のみを代表して示している。
【0016】
図2では図示を省略しているが、有機ELパネル11の基板上には垂直画素数に対応した本数のゲート線と水平画素数に対応した本数のデータ線とがマトリクス状に配線されており、その交差部分に有機EL素子21を含む画素回路が配されることになる。そして、これら画素回路が垂直走査回路(図示せず)によって行単位で順次選択され、その選択された1行分の画素回路に対して図1の駆動回路14から各列ごとにデータ線を通して輝度情報が与えられることになる。
【0017】
選択された1行分の画素回路の各々において、データ線から駆動用TFT22を通して輝度情報が選択的に与えられることによって有機EL素子21の駆動が行われる。ここで、有機EL素子21が例えば流れる電流によって輝度が変化する構成のデバイスであるとすると、有機EL素子21に流れる電流は、駆動用TFT22とは別のTFT(図示せず)によって各画素の輝度情報に応じて制御されることになる。
【0018】
有機EL素子21の一端(本例では、カソード)は全画素共通に接続され、さらに図1の画素電流検出回路15の入力端に接続されている。これにより、画素電流検出回路15には、全画素の有機EL素子21に流れる電流(総画素電流)が流入することになる。画素電流検出回路15は、全画素に流れる総画素電流を映像信号の垂直周期、即ち1フィールド期間に亘って検出し、かつ検出した電流値をその出力段の電流−電圧変換回路部分にて電圧値(検出電圧)に変換して出力する。
【0019】
画素電流検出回路15から出力される検出電圧は、映像信号処理回路12および発光時間制御回路16に供給される。映像信号処理回路12は、入力される複合映像信号に対して、同期分離や色信号処理などの各種の信号処理を行う。この映像信号処理回路12で分離された水平同期信号(H−SYNC)および垂直同期信号(V−SYNC)は発光時間制御回路16に供給され、また生成されたアナログRGB映像信号はA/D変換回路13でデジタルRGB映像信号に変換されて駆動回路14に供給される。
【0020】
この映像信号処理回路12はさらに、画素電流検出回路15から出力される検出電圧に基づいてアナログRGB映像信号の信号レベルを制御する処理も行う。アナログRGB映像信号の信号レベルを制御することにより、有機EL素子21に流れる電流が制御される。すなわち、画素電流検出回路15→映像信号処理回路12→A/D変換回路13→駆動回路14により、画素電流検出回路15が検出した電流値に基づいて有機EL素子21に流れる電流を制御するフィードバック制御系が構成されている。
【0021】
ここで、映像信号の信号レベルの制御について述べる。この信号レベルの制御の技術は、CRTによる一般的なテレビジョン受像機において、過電流保護や画質改善のために使用されているビーム電流制御、即ちABL(Automatic Brightness Limitter;自動輝度制限)の技術である。したがって、映像信号処理回路12における信号レベルの制御系については、一例として、特表2001−508556号公報に記載された制御装置を用いることが可能である。
【0022】
信号レベルの制御に関しては、図3に示す1H(Hは水平走査期間)の複合映像信号の波形図において、クランプレベル(ペデスタルレベル)をコントロールするブライト型ABLと、コントラスト(ピークレベル)をコントロールするピーク型ABLとに分けられる。
【0023】
ブライト型ABLは、文字通りブライトネス(輝度)を制御するため、クランプレベルを下げる方向に大きく変化させると黒階調がつぶれてしまう欠点を持っている。逆に、ピーク型ABLは、コントラストを上げる方向に大きく変化させるとダイナミックレンジを外れ、白階調がつぶれてしまう欠点を持っている。したがって、アナログRGB映像信号の信号レベルを制御するに当たっては、ブライト型ABLとピーク型ABLとをバランス良く用いることが重要である。
【0024】
一方、画素電流検出回路15→発光時間制御回路16→駆動回路14により、画素電流検出回路15が検出した電流値に基づいて有機EL素子21の発光時間を制御するフィードバック制御系が構成されている。図4に、発光時間制御回路16の構成の一例を示す。本例に係る発光時間制御回路16は、画素電流検出回路15から出力される検出電圧Vdetを基準電圧Vrefと比較する比較器161と、この比較器161の比較結果に基づいて有機EL素子21の発光時間を制御するデューティ制御回路162とを有する構成となっている。
【0025】
比較器161は、画素電流検出回路15から出力される検出電圧Vdetを基準電圧Vrefと比較し、例えば、検出電圧Vdetが基準電圧Vrefよりも高いときに高レベル、検出電圧Vdetが基準電圧Vref以下のときに低レベルの比較結果(デジタル信号)を出力する。デューティ制御回路162は、比較器161の比較結果が高レベルのときは有機EL素子21の発光時間を短く設定し、当該比較結果が低レベルのときは発光時間を長く設定するようにデューティ制御を行う。
【0026】
次に、画素電流検出回路15→発光時間制御回路16→駆動回路14によるフィードバック制御系の動作について、図5および図6の各波形図を用いて説明する。なお、図5は、1フィールドにおける映像信号と基準電圧Vrefとの関係を示す波形図である。また、図6は、1フィールドにおけるデューティ制御による発光期間−非発光期間の関係を示す波形図である。
【0027】
先ず、画素電流検出回路15で全画素に流れる電流値を1フィールド期間に亘って検出する。通常、映像信号には垂直ブランキング区間が存在するため、入力信号(表示信号)と全画素に流れる電流とを比較した場合、この垂直ブランキング区間において電流は減少する。それ以外の部分については、入力信号および画素の発光時間との関係に比例した出力が得られる。
【0028】
画素電流検出回路15で検出された電流値は、その出力段部分で電圧値に変換されて発光時間制御回路16に供給される。なお、画素電流検出回路15の出力段部分(電流−電圧変換回路部分)では、検出電圧Vdetが入力信号に比例した成分と垂直ブランキング区間の成分とを含んでいるため、それらの影響を考慮して電圧変換を行うようにする。
【0029】
発光時間制御回路16(図4参照)において、比較器161は、任意に設定した基準電圧Vrefと検出電圧Vdetとを比較する。この比較において、比較器161は例えば、検出電圧Vdetが基準電圧Vrefよりも高いときに高レベル、検出電圧Vdetが基準電圧Vref以下のときに低レベルのデジタル信号を出力する。これにより、以降、すべてデジタル処理となるため、アナログ的なバラツキや偏差などを考慮する必要はない。
【0030】
デューティ制御回路162は、比較器161の比較結果が高レベルのとき、即ち検出電圧Vdetが基準電圧Vrefよりも高いときには、有機EL素子21の発光時間を短く設定することで、画面全体の発光輝度および消費電力を抑制する。発光時間が短くなることにより、一般的な動作状態における消費電力の削減が可能となる。
【0031】
一方、比較器161の比較結果が低レベルのとき、即ち検出電圧Vdetが基準電圧Vref以下のときには、有機EL素子21の発光時間を長く設定することで、高輝度化を図る。発光時間を長く設定することで、一般的な動作状態における最大輝度を大きくすることが可能となる。
【0032】
このように、有機EL素子21を含む発光画素が行列状に配列されてなる有機ELパネル11において、全画素の総画素電流を検出し、その検出した総画素電流に基づく検出電圧Vdetと基準電圧Vrefとの比較結果に応じて有機EL素子21の発光時間を制御するようにし、発光期間/非発光期間を適宜組み合わせることにより、高コントラスト化と低消費電力化という相反する条件を両立させることが可能となる。
【0033】
すなわち、小面積を光らせるときには、発光期間を長く設定し、高輝度で有機EL素子21を発光させることにより、コントラスト感のあるインパクトのある画像を表示できる。また、大面積の明るい画面においては、輝度を抑制することにより、画質を損なうことなく、有機EL素子21の発熱や駆動電流による有機EL素子21の劣化を抑制することができるため、本有機EL表示装置の長寿命化を図ることができる。
【0034】
また、発光時間制御回路16における比較器161の基準電圧Vrefの設定により、最大輝度と消費電力とのどちらを重要視するかを任意に選択することができる。さらに、上記の制御においては、有機EL素子21の発光時間のみを制御するようにしているため、信号の階調表現に影響を与えることなく、入力信号(表示信号)に応じた発光時間の最適な設定が可能となる。
【0035】
なお、本例に係る発光時間制御回路16においては、検出電圧Vdetを比較器161で単一の基準電圧Vrefと比較し、その比較結果に基づいて有機EL素子21の発光時間を2段階に制御するとしたが、この2段階制御に限られるものではなく、電圧値が異なるn個の基準電圧Vref1〜Vrefnを用意し、これらn個の基準電圧Vref1〜Vrefnとの比較結果に基づいて発光時間を多段階に制御する構成を採ることも可能である。
【0036】
また、基準電圧Vrefの電圧値を可変とし、入力信号に応じてその電圧値を切り替えるようにすることも可能である。一例として、テキスト表示と動画表示とで基準電圧Vrefの電圧値を切り替えるようにすることで、入力信号(表示する画像)に応じた最適な表示を実現できる。
【0037】
以上説明した本実施形態に係る有機EL表示装置において、その特徴とするところは、画素電流検出回路15が検出した電流値に基づいて、有機EL素子21に流れる電流を制御するフィードバック制御系と、有機EL素子21の発光時間を制御するフィードバック制御系とを併用するようにした点にある。
【0038】
具体的には、前者のフィードバック制御系による制御(ブライト型ABL/ピーク型ABL)では、先述したように、映像信号処理回路12において、アナログRGB映像信号の信号レベルをコントロールすることになるが、クランプレベルを下げる方向に大きく変化させると黒階調がつぶれ、逆にコントラストを上げる方向に大きく変化させると白階調がつぶれてしまう。
【0039】
したがって、先ずブライト型ABL/ピーク型ABLでは、黒階調がつぶれたり、白階調がつぶれたりする欠点が目立たない範囲内でアナログRGB映像信号の信号レベルをコントロールする。そして、アナログRGB映像信号の信号レベルのコントロールで足りない分を、後者のフィードバック制御系による発光時間の制御、即ち画素電流検出回路15が検出した電流値に基づく有機EL素子21の発光時間の制御を行うようにする。
【0040】
このように、有機EL素子21に流れる電流の制御と発光時間の制御とを組み合わせることにより、それぞれの欠点を補いつつ適正な量を制御することができるため、最終的な有機EL素子21の発光輝度の制御幅を大きくすることができるとともに、視覚的にも、発光画素の特性的にも最適な条件で、また寿命などを意識した意図的な条件で有機EL素子21を発光させることができる。
【0041】
また、電流量と発光時間とを適切な範囲で使用することができるため、動画表示に適した発光時間と階調表現とを両立させることができる。すなわち、発光時間を長くし過ぎると、液晶ディスプレイに代表されるホールド型ディスプレイに比べて優れている筈の動画の表示性能を悪化させることになる。したがって、デューティ制御の可変幅をあまり大きく設定せずに、動画表示に適した発光時間を設定することが重要となる。具体的には、発光時間をフィールド周波数(リフレッシュレート)の10%〜50%の時間で制御するようにするのが好ましい。
【0042】
また、アナログ/デジタル変換を必要とする回路構成においては、アナログブロックにおける制御を大きくすると、その制御分が階調表現や色再現のロスとなってしまう。したがって、極力アナログブロックにおける制御を少なくすることが望ましいことから、上述した組み合わせによる制御を考慮した場合には、低階調の表現における制御については、デジタル処理にて発光時間を制御することによってロスなく制御を行い、高階調においてはアナログブロックで信号レベルを制御するようにする。
【0043】
この場合、低階調においては発光時間を長く、信号レベルについては最大に制御することで、階調表現をロスすることなく、小面積の明るい部分を引き立たせることが可能になる。逆に、明るいシーンにおいては発光時間を短く、また信号レベルを下げることによって若干の階調表現のロスはあるものの、画面全体の輝度を抑制することが可能である。どちらの制御においても、発光時間の制御については、動画の表示特性を犠牲にすることがないように、先述したように、フィールド周波数の10%〜50%の時間で制御するようにする。
【0044】
[第2実施形態]
図4は、本発明の第2実施形態に係る有機EL表示装置の構成の概略を示すブロック図であり、図中、図1および図2と同等部分には同一符号を付して示している。
【0045】
本実施形態に係る有機EL表示装置では、有機EL素子12を含む発光画素が行列状に配置されてなる有機ELパネル11の画素領域を所定の領域単位で分割し、その分割した領域毎に有機EL素子21に流れる電流値を画素電流検出回路15で検出し、この検出した領域毎の電流値に基づいて、有機EL素子21に流れる電流を制御するとともに、有機EL素子21の発光時間を制御する構成を採っている。
【0046】
ここでは、説明の簡単化のため、8行37列の画素配列を例に採って説明するものとする。この8行37列の画素配列の画素領域において、1行毎に行単位で領域を8分割し、その分割した領域毎に有機EL素子21に流れる電流値を画素電流検出回路15で検出するようにしている。ここでは、8行37列の画素配列を例に採ったが、実際の有機EL表示装置においては、さらに多数の画素配列となることから、所定数の行毎に行単位で領域を8分割することになる。ただし、分割数は8分割に限られるものではなく、任意に設定可能である。
【0047】
画素電流検出回路15は、分割した領域毎に検出した電流値をその出力段の電流−電圧変換回路部分にて電圧値(検出電圧)に変換して出力する。画素電流検出回路15から出力される検出電圧は、映像信号処理回路12および発光時間制御回路16に供給される。その結果、画素電流検出回路15→映像信号処理回路12→A/D変換回路13→駆動回路14により、画素電流検出回路15が検出した電流値に基づいて有機EL素子21に流れる電流を制御するフィードバック制御系が構成される。このフィードバック制御系での処理については、第1実施形態に係る有機EL表示装置の場合と同様である。
【0048】
また、画素電流検出回路15→発光時間制御回路16→駆動回路14により、画素電流検出回路15が検出した電流値に基づいて有機EL素子21の発光時間を制御するフィードバック制御系が構成される。このフィードバック制御系での動作が、本実施形態の特徴とする部分である。その動作について、図8および図9の各波形図を用いて説明する。なお、図8は、1フィールドにおける映像信号と基準電圧Vrefおよび検出データとの関係を示す波形図である。また、図9は、1フィールドにおけるデューティ制御による発光期間−非発光期間の関係を示す波形図である。
【0049】
先ず、画素領域を8分割し、その分割した領域毎に有機EL素子21に流れる電流値を検出するということは、1画面(1フィールド)を8分割し、画素電流を1画面当たり8回検出することを意味している。具体的には、画素電流検出回路15は、図8のサンプリングパルスに同期して、分割した領域毎に有機EL素子21に流れる電流値(画素電流)を検出する。
【0050】
以降、その検出した電流値を電圧値(検出電圧Vdet)に変換し、この検出電圧Vdetを、図4の比較器161で基準電圧Vrefと比較する動作が、分割した領域単位で順に行われる。なお、画素電流検出回路15および発光時間制御回路16での処理動作は、基本的に、第1実施形態の場合と同じである。そして、デューティ制御回路162において、比較器161から順に供給される比較結果に基づいて有機EL素子21の発光時間の制御が行われる。
【0051】
上述したように、1画面を複数の領域に分割し、その分割した各領域毎に画素電流を検出することにより、1画面の全画素電流を検出するよりも検出時間が短くなり、1画面をより細かくデューティ制御することが可能となるため、第1実施形態での発光時間制御に係る作用効果に加えて、画面の明るさに速やかに追従する制御を実現できるとともに、よりダイナミックな画像表示を実現できる、という作用効果が得られる。
【0052】
具体的な制御としては、例えば、検出した8データすべてが基準電圧Vrefよりも高い場合、即ち画面全体が明るい場合には、サンプリングした検出データがすべて高レベルとなる。このときは、制御ステップ幅を大きくし、早く発光時間の下限値へ到達させるように制御を行う。
【0053】
ここで、制御ステップ幅について説明する。制御ステップ幅は、制御の分解能とも言える。垂直走査周波数が例えば60Hzの場合、1フィールドは約16.6msであり、発光時間の上限と下限との差を50%とし、1%ステップ幅で制御とすると、全体が白の画面から黒の画面に急に切り替わったときに制御にかかる時間Tは、
T=16.6ms×50=830ms
となる。
【0054】
本例の場合は、1画面につき8データで発光時間の制御を行うため、発光時間の上限から下限への制御にかかる時間は、約100ms(≒830ms/8)となる。したがって、ブラウン管のテレビジョンにおけるビーム電流を制御することによる明るさ制御にかかる時間がおよそ200msであることと比較しても、動画表示においてもまったく問題ない、即ち違和感を生じさせないレベルにすることができる。
【0055】
本実施形態においては、発光画素が行列状に配置されてなる画素領域を垂直方向において行単位で分割するとしたが、垂直方向での分割に限られるものではなく、水平方向において列単位で分割したり、垂直および水平の両方向において分割することも可能である。
【0056】
なお、上記各実施形態においては、発光画素に流れる電流の制御と発光画素の発光時間の制御とを併用した構成を前提として説明したが、これら制御を必ずしも併用する必要はなく、例えば発光画素に流れる電流の制御だけを用いる構成を採ることも可能である。この場合には、発光画素に過電流が流れるのを阻止できるため発光画素の保護を図ることができ、加えてより優れた画質を得ることができる。
【0057】
また、上記各実施形態においては、RGBのうちの1色についての構成を例に採って説明したが、実際には、これら各実施形態に係るフィードバック制御系がRGBの各色毎に設けられる。そして、各色毎に有機EL素子に流れる電流値を検出し、その色毎の検出電流値に基づいて、有機EL素子の電流および発光時間の制御がRGB毎に行われることになる。
【0058】
これにより、ホワイトバランスに影響を与えることなく、入力信号に応じた最適な設定が可能となる。RGBそれぞれの発光時間が異なる場合には、一定の係数をかけることにより、ホワイトバランスに影響を与えないようにすることができる。発光時間制御回路16においては、RGBの各色に対して別々の基準電圧を設定するようにすることも可能である。
【0059】
また、有機EL素子に流れる電流値の検出に当たっては、RGBの有機EL素子に流れる電流値を各色毎に検出しても良く、またRGBの有機EL素子に流れる全画素分の総電流値を検出し、この総電流値に基づいて有機EL素子の電流および発光時間をRGB毎に制御するように構成することも可能である。
【0060】
【発明の効果】
以上説明したように、本発明によれば、本発明によれば、発光画素の有機EL素子に流れる電流値を検出し、その検出した電流値に基づいて発光画素に流れる電流を制御することにより、発光画素に過電流が流れるのを阻止できるため発光画素の保護を図ることができ、加えてより優れた画質を得ることができる。特に、発光画素に流れる電流の制御と発光画素の発光時間の制御とを併用することにより、視覚的にも、発光画素の特性的にも最適な条件で、また寿命などを意識した意図的な条件で画素を発光させることができるため、高コントラストでかつ長寿命な有機EL表示装置を実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る有機EL表示装置の構成の概略を示すブロック図である。
【図2】有機ELパネルの構成例を示す概略構成図である。
【図3】1Hの複合映像信号の波形図である。
【図4】発光時間制御回路の構成の一例を示すブロック図である。
【図5】第1実施形態に係る1フィールドにおける映像信号と基準電圧Vrefとの関係を示す波形図である。
【図6】第1実施形態に係る1フィールドにおけるデューティ制御による発光期間−非発光期間の関係を示す波形図である。
【図7】本発明の第2実施形態に係る有機EL表示装置の構成の概略を示すブロック図である。
【図8】第2実施形態に係る1フィールドにおける映像信号と基準電圧Vrefおよび検出データとの関係を示す波形図である。
【図9】第2実施形態に係る1フィールドにおけるデューティ制御による発光期間−非発光期間の関係を示す波形図である。
【符号の説明】
11…有機ELパネル、12…映像信号処理回路、14…駆動回路、15…画素電流検出回路、16…発光時間制御回路、21…有機EL素子、22…TFT(薄膜トランジスタ)、161…比較器、162…デューティ制御回路

Claims (4)

  1. 画素領域の全発光画素の有機EL素子に流れる総電流値または当該画素領域を所定の領域単位で分割した複数の発光画素を含む領域毎に有機EL素子に流れる電流値を検出する検出手段と、
    前記検出手段が検出した電流値に基づいて当該検出手段が検出した領域の発光画素に流れる電流を制御する第1の制御手段と、
    前記検出手段が検出した電流値に基づいて当該検出手段が検出した領域の発光画素の発光時間を制御する第2の制御手段とを備え、
    前記第1の制御手段は、
    前記検出手段が検出した電流値に基づいて、有機EL表示装置に入力されるアナログ映像信号のクランプレベルとピークレベルとを制御することにより発光画素に流れる電流を制御し、
    前記第2の制御手段は、
    前記検出手段が検出した電流値を電圧値に変換する電流−電圧変換手段と、
    前記電流−電圧変換手段の出力電圧を基準電圧と比較して比較結果をデジタル信号として出力する比較手段とを有し、
    前記比較手段の比較結果に基づいて前記出力電圧が前記基準電圧よりも大きいときは前記発光画素の発光時間を短く設定し、前記出力電圧が前記基準電圧よりも小さいときは前記発光画素の発光時間を長く設定するように前記発光画素の発光時間を制御する
    有機EL表示装置。
  2. 前記第1の制御手段は、前記検出手段が検出した電流値に基づいて前記発光画素に流れる過電流を阻止すべく当該発光画素に流れる電流を制御する
    請求項1記載の有機EL表示装置。
  3. 画素領域の全発光画素の有機EL素子に流れる総電流値または当該画素領域を所定の領域単位で分割した複数の発光画素を含む領域毎に有機EL素子に流れる電流値を検出する検出ステップと、
    前記検出ステップで検出した電流値に基づいて当該検出手段が検出した領域の発光画素に流れる電流を制御する第1の制御ステップと、
    前記検出ステップで検出した電流値に基づいて当該検出手段が検出した領域の発光画素の発光時間を制御する第2の制御ステップとを有し、
    前記第1の制御ステップでは、
    前記検出ステップで検出した電流値に基づいて、有機EL表示装置に入力されるアナログ映像信号のクランプレベルとピークレベルとを制御することにより発光画素に流れる電流を制御し、
    前記第2の制御ステップでは、
    前記検出ステップで検出した電流値を電圧値に変換し、この変換電圧を基準電圧と比較し、前記変換電圧が前記基準電圧よりも大きいときは前記発光画素の発光時間を短く設定し、前記変換電圧が前記基準電圧よりも小さいときは前記発光画素の発光時間を長く設定するように前記発光画素の発光時間を制御する
    有機EL表示装置の制御方法。
  4. 前記第1の制御ステップでは、前記検出ステップで検出した電流値に基づいて前記発光画素に流れる過電流を阻止すべく当該発光画素に流れる電流を制御する 請求項記載の有機EL表示装置の制御方法。
JP2001394087A 2001-12-26 2001-12-26 有機el表示装置およびその制御方法 Expired - Fee Related JP4293747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001394087A JP4293747B2 (ja) 2001-12-26 2001-12-26 有機el表示装置およびその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001394087A JP4293747B2 (ja) 2001-12-26 2001-12-26 有機el表示装置およびその制御方法

Publications (2)

Publication Number Publication Date
JP2003195816A JP2003195816A (ja) 2003-07-09
JP4293747B2 true JP4293747B2 (ja) 2009-07-08

Family

ID=27600916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394087A Expired - Fee Related JP4293747B2 (ja) 2001-12-26 2001-12-26 有機el表示装置およびその制御方法

Country Status (1)

Country Link
JP (1) JP4293747B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497304B2 (en) 2012-12-21 2019-12-03 Sony Corporation Display unit, image processing device, display method, and electronic apparatus for controlling luminance

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161566B2 (en) * 2003-01-31 2007-01-09 Eastman Kodak Company OLED display with aging compensation
KR100490624B1 (ko) 2003-02-10 2005-05-17 삼성에스디아이 주식회사 화상 표시 장치
JP4534031B2 (ja) * 2003-03-06 2010-09-01 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機el表示装置
JP5021884B2 (ja) * 2003-08-06 2012-09-12 日本電気株式会社 表示駆動回路及びそれを用いた表示装置
JP2005099713A (ja) 2003-08-25 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP4534052B2 (ja) * 2003-08-27 2010-09-01 奇美電子股▲ふん▼有限公司 有機el基板の検査方法
JP2005157009A (ja) * 2003-11-26 2005-06-16 Toshiba Matsushita Display Technology Co Ltd El表示装置。
JP2005308857A (ja) * 2004-04-19 2005-11-04 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
JP4274070B2 (ja) 2004-07-23 2009-06-03 ソニー株式会社 表示装置及びその駆動方法
JP4622389B2 (ja) * 2004-08-30 2011-02-02 ソニー株式会社 表示装置及びその駆動方法
JP2006235492A (ja) 2005-02-28 2006-09-07 Seiko Epson Corp 有機el装置及びその駆動方法並びに電子機器
JP4462081B2 (ja) * 2005-03-18 2010-05-12 セイコーエプソン株式会社 有機el装置及びその駆動方法並びに電子機器
JP2006259573A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機el装置及びその駆動方法並びに電子機器
KR100707640B1 (ko) 2005-04-28 2007-04-12 삼성에스디아이 주식회사 발광 표시장치 및 그 구동 방법
WO2007004155A2 (en) * 2005-07-04 2007-01-11 Koninklijke Philips Electronics N.V. Oled display with extended grey scale capability
JP2008026395A (ja) 2006-07-18 2008-02-07 Sony Corp 消費電力検出装置、消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力検出方法、消費電力制御方法及びコンピュータプログラム
RU2469414C2 (ru) * 2007-06-13 2012-12-10 Сони Корпорейшн Устройство дисплея, способ обработки сигнала изображения и программа
JP2011100144A (ja) * 2010-12-16 2011-05-19 Global Oled Technology Llc Oled表示装置
CN104361859B (zh) * 2014-11-18 2017-01-11 深圳市华星光电技术有限公司 显示装置及其亮度调节方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497304B2 (en) 2012-12-21 2019-12-03 Sony Corporation Display unit, image processing device, display method, and electronic apparatus for controlling luminance

Also Published As

Publication number Publication date
JP2003195816A (ja) 2003-07-09

Similar Documents

Publication Publication Date Title
JP4293747B2 (ja) 有機el表示装置およびその制御方法
US6980180B2 (en) Organic EL display apparatus and method of controlling the same
US20080042938A1 (en) Driving method for el displays with improved uniformity
TWI260577B (en) Image display device and color balance adjustment method thereof
US9620055B2 (en) Organic electroluminescent display device including gamma reference voltage generator and method of driving the same
US20070008297A1 (en) Method and apparatus for image based power control of drive circuitry of a display pixel
US20070176862A1 (en) Active matrix display with pixel to pixel non-uniformity improvement at low luminance level
US20100013866A1 (en) Light source device and liquid crystal display unit
US6870323B1 (en) Color display with white light emitting elements
US8330684B2 (en) Organic light emitting display and its driving method
KR20160078748A (ko) 표시장치와 그 구동 방법
US10971050B2 (en) Method for driving a display panel to display image, display apparatus thereof, and driver enabled to perform the method
US20050225254A1 (en) Display device
US20060152452A1 (en) Electroluminescent display device with duty cycle control
KR20010091985A (ko) 영상표시장치 및 그의 구동방법
KR100624366B1 (ko) 표시장치 및 그의 동적 감마 적용방법
US8259039B2 (en) Display apparatus and method for driving display panel
JP2003122305A (ja) 有機el表示装置およびその制御方法
JP2003131619A (ja) 自己発光型表示装置
Sempel et al. Design aspects of low power polymer/OLED passive-matrix displays
CN110867161B (zh) 一种显示补偿方法、显示补偿装置、显示面板及存储介质
JP2006195306A (ja) 発光素子の駆動方法、発光素子の駆動装置、表示装置
JP2002287664A (ja) 表示パネルとその駆動方法
CN115641814B (zh) 显示装置及其驱动方法
US20080002070A1 (en) Driving oled display with improved uniformity

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070219

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees