JP4284089B2 - Receiving machine - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、直交復調を行う受信装置等に用いられる直接検波回路を備える受信機に係り、特にイメージ信号除去比を向上でき、更にハードウェアの負荷や処理の負荷を軽減できる直接検波回路を備える受信機に関する。
【０００２】
【従来の技術】
受信機等に用いられる検波方式の１つである直接検波方式の検波回路では、変調された電波を受信して、この受信信号の中心周波数（希望受信周波数）とほぼ同一の周波数（ローカル周波数）の搬送波信号を局部発振器で出力し、受信信号と局部発振器からの局部発振信号と混合することにより、ＲＦ帯域の受信波を直接ベースバンド信号に変換して検波復調するように構成されている。
【０００３】
まず、直接検波方式の検波回路の概略構成について、図１２を使って説明する。図１２は、直接検波方式を実現する一般的な直接検波回路の構成ブロック図である。
直接検波方式を実現する一般的な直接検波回路（従来の第１の直接検波回路）は、図１２に示すように、帯域ろ波フィルタ（図ではBand Pass Filter：ＢＰＦ）１と、増幅器２と、乗算器３と、乗算器４と、局部発振器５と、９０°移相器６と、低域ろ波器７（図ではLow Pass Filter:ＬＰＦ）と、低域ろ波器８と、ＡＤ変換器９と、ＡＤ変換器１０と、ベースバンド復調部１１とから構成されている。
【０００４】
帯域ろ波フィルタ１は、空中線から入力された受信信号を所要の帯域、減衰量にフィルタリングして希望の周波数帯域の信号を抽出して出力する一般的な帯域ろ波フィルタである。
増幅器２は、受信機で必要な所定の増幅度を有する一般的な増幅器である。
【０００５】
局部発振器５は、受信周波数と同一の周波数の搬送波を出力する一般的な局部発振器である。
９０°移相器６は、局部発振器５から出力される信号を９０°移相させる移相器である。
乗算器３は、局部発振器５から出力される受信周波数と同一の周波数の搬送波と受信信号との乗算を行って同相成分を出力するものである。
乗算器４は、局部発振器５からの受信周波数と同一の周波数の搬送波を９０°移相器６で９０°移相させた搬送波と受信信号との乗算を行って直交成分を出力するものである。
【０００６】
低域ろ波器７は、乗算器３から出力される同相成分の2倍波を除去する一般的な低域ろ波器（Low Pass Filter:ＬＰＦ）である。
低域ろ波器８は、乗算器４から出力される直交成分の2倍波を除去する一般的な低域ろ波器（Low Pass Filter:ＬＰＦ）である。
【０００７】
ＡＤ変換器９は、アナログ信号をデジタル信号に変換し、同相成分のデジタル信号を出力するものである。
ＡＤ変換器１０は、アナログ信号をデジタル信号に変換し、直交成分デジタル信号を出力するものである。
ベースバンド復調部１１は、入力される同相成分及び直交性分のデジタル信号からデジタル信号処理により復調処理を行い、復調信号を出力するものである。
【０００８】
次に、従来の第１の直接検波回路の動作について、図１２を使って説明する。従来の第１の直接検波回路では、空中線から入力された受信信号が、帯域ろ波フィルタ（ＢＰＦ）１で所要の帯域、減衰量にフィルタリングされて希望の周波数帯域の受信信号となり、増幅器２において受信機で必要な所定の増幅度で増幅される。
【０００９】
そして、増幅器２からの増幅された受信信号は、乗算器３において、局部発振器５からの受信周波数と同一の周波数の搬送波と乗算されて、同相成分が出力されると共に、乗算器４で局部発振器５からの搬送波を９０°移相器６で９０°移相させた搬送波と乗算されて、直交成分が出力される。
【００１０】
乗算器３からの同相成分、及び乗算器４からの直交成分は、各々低域ろ波器７、低域ろ波器８で２倍波が除去され、ＡＤ変換器９、ＡＤ変換器１０でアナログ信号からデジタル信号に変換されて、同相出力及び直交出力のデジタル信号が出力され、ベースバンド復調部１１で復調処理が為されて、復調信号が出力されるようになっている。
【００１１】
従来の第１の直接検波回路による周波数変換の様子を周波数スペクトラムで説明すると、図１３に示すように、局部発振器５から発振される受信周波数と同一の周波数の搬送波を乗算することによってダウンコンバートされ、ベースバンドフィルタ（ＬＰＦ７，８）でベースバンド帯域の受信希望信号の同相、直交成分信号が抽出されて出力されることになる。図１３は、直交検波方式の周波数変換の様子（周波数スペクトラム）を示す説明図である。
【００１２】
しかしながら、このような直接検波方式においては、局部発振器５からの搬送波出力周波数と希望受信周波数が同一であるため、局部発振器５からの出力が、再び乗算処理の別の入力に入力されて局部発振器５の出力と再度乗算されベースバンド信号のＤＣ成分にオフセットが生じるＤＣ（直流）オフセットという現象を生じたり、乗算されたベースバンド信号の中心が周波数０（ぜろ）の近傍であるため、１／ｆ雑音を生じたりするといった根本的な問題があり、広帯域で安定に受信を行うことが困難であった。
【００１３】
これに対して低ＩＦ（low Intermediate Frequency：low IF）方式の直接検波回路がある。
低ＩＦ方式の直接検波回路とは、希望受信周波数と局部発振器の周波数にＤＣオフセットや１／ｆ雑音を生じない程度のオフセット周波数（周波数差）を設けて低いＩＦに直交した局部発振器により変換し、その後そのオフセット周波数でデジタル信号処理により周波数変換を行い、同相出力と直交出力を得るものである。
【００１４】
ここで、従来の低ＩＦ方式の直接検波回路（従来の第２の直接検波回路）の構成例について、図１４を使って説明する。図１４は、従来の低ＩＦ方式の直接検波回路の構成例の構成ブロック図である。
従来の低ＩＦ方式の直接検波回路（従来の第２の直接検波回路）は、図１４に示すように、帯域ろ波フィルタ（図ではBand Pass Filter：ＢＰＦ）１と、増幅器２と、乗算器３と、乗算器４と、局部発振器５′と、９０°移相器６と、低域ろ波器７（図ではLow Pass Filter:ＬＰＦ）と、低域ろ波器８と、ＡＤ変換器９と、ＡＤ変換器１０と、ベースバンド復調部１１と、周波数変換処理部１２とから構成されている。
【００１５】
従来の第２の検波回路における局部発振器５′と、周波数変換処理部１２を除く部分は、従来の第１の検波回路と同様である。
局部発振器５′は、希望受信周波数にＤＣオフセットや１／ｆ雑音を生じない程度のオフセット（周波数差）を設けた周波数の搬送波を出力する一般的な局部発振器である。
周波数変換処理部１２は、デジタル信号処理によって、局部発振器５′で設けたオフセットを周波数変換によって取り除くデジタル信号処理を行うものである。
【００１６】
従来の第２の検波回路の動作は、空中線から入力された受信信号が、帯域ろ波フィルタ（ＢＰＦ）１で所要の帯域、減衰量にフィルタリングされて希望の周波数帯域の受信信号となり、増幅器２において受信機で必要な所定の増幅度で増幅されされる。
【００１７】
そして、増幅器２からの増幅された受信信号は、乗算器３において、局部発振器５′からの受信周波数とオフセット周波数を有する周波数の搬送波と乗算されて、同相成分が出力されると共に、乗算器４で局部発振器５′からの搬送波を９０°移相器６で９０°移相させた搬送波と乗算されて、直交成分が出力される。
【００１８】
乗算器３からの同相成分、及び乗算器４からの直交成分は、各々低域ろ波器７、低域ろ波器８で２倍波が除去され、ＡＤ変換器９、ＡＤ変換器１０でアナログ信号からデジタル信号に変換されて、同相出力及び直交出力のデジタル信号が出力され、周波数変換処理部１２で前述のオフセット周波数だけ周波数変換され、ベースバンド復調部１１で復調処理が為されて、復調信号が出力されるようになっている。
【００１９】
従来の第２の直接検波回路による周波数変換の様子を周波数スペクトラムで説明すると、図１５に示すように、希望波（図中網掛け部分）を含む受信信号に局部発振器５から発振される（受信周波数＋オフセット）の周波数の搬送波を乗算することによってダウンコンバートされてベースバンド帯域に周波数変換され、希望波（図中、右の網掛け部分）は、オフセットされている周波数帯に変換され、ベースバンドフィルタ（ＬＰＦ７，８）でベースバンド帯域の同相、直交成分信号が出力され、Ａ／Ｄ変換後にチャネル選択フィルタの機能を実現する周波数変換処理部１２の処理で希望波部分（図中、左の網掛け部分）が抽出されて、中心周波数０の直交信号に変換される。図１５は、低ＩＦ方式の直交検波の周波数変換の様子（周波数スペクトラム）を示す説明図である。
【００２０】
しかし低ＩＦ方式ではイメージ周波数（影像周波数）の信号が希望信号と折り重ならないようにイメージ信号を抑圧する必要がある。
上記従来の第２の直接検波回路では、送信側の局部発振周波数の乗算の際に発生したイメージ周波数の信号が含まれる受信信号について、帯域ろ波フィルタ１で希望波に対してイメージ周波数信号を充分に減衰させることが難しいという問題点があり、場合によっては、帯域ろ波フィルタ１の中心周波数や帯域等を可変にする必要が生じてくる。
つまり、図１４に示したような構成方法では、直接検波回路を有する受信機の広帯域性を得ることが難しく、低ＩＦ方式を広帯域受信機として構成することが困難となる。
【００２１】
上記のようなイメージ周波数信号の問題に対して、イメージ信号を除去する処理構成を設ける方法がある。
例えば、低ＩＦ方式の直接検波回路において、希望受信周波数とオフセット周波数を設けた局部発振周波数を乗算して低ＩＦにダウンコンバートした後にイメージ除去処理を行い、その後ＡＤ変換後にデジタル信号処理によりオフセット周波数を周波数変換して同相出力と直交出力を得るものである。
【００２２】
ここで、従来の低ＩＦ方式でイメージ信号除去処理を設けた直接検波回路（従来の第３の直接検波回路）の構成例について、図１６を使って説明する。図１６は、従来の低ＩＦ方式でイメージ信号除去処理を設けた直接検波回路の構成例の構成ブロック図である。
従来の低ＩＦ方式でイメージ信号除去処理を設けた直接検波回路（従来の第３の直接検波回路）は、図１６に示すように、従来の第２の直接検波回路の構成に加えて、ＡＤ変換器９、ＡＤ変換器１０の前段にイメージ除去処理部１３を設けた構成である。
【００２３】
従来の第３の検波回路では、第２の検波回路と同様に、局部発振器５′からの受信周波数とオフセット周波数を有する周波数の搬送波を用いて、乗算器３及び乗算器４で同相成分、直交成分が出力され、低域ろ波器７、低域ろ波器８で２倍波が除去されたものについて、イメージ除去処理部１３でイメージ周波数の信号が除去されてから、周波数変換処理部１２で前述のオフセット周波数だけ周波数変換され、ベースバンド復調部１１で復調処理が為されて、復調信号が出力されるようになっている。
【００２４】
尚、デジタル信号処理技術を用いてデジタル変調信号の復調を行う受信機に関する従来技術としては、平成１０年８月７日公開の特開平１０−２０９９０４号「受信機」（出願人：日立電子株式会社、発明者：若井 洋丈他）がある。
この従来技術は、ＩＦ帯の信号に周波数変換された信号を帯域通過フィルタにより帯域制限する手段を有し、Ａ／Ｄ変換後に複素処理回路により、中心周波数のずれを補正し、ディジタルフィルタにより、ベースバンド帯で狭帯域なフィルタ処理をし、復調出力を得る受信機であり、これにより、広帯域なアナログフィルタで帯域通過処理を行い、Ａ／Ｄ変換後狭帯域なフィルタ処理を行うことにより、アナログフィルタの製造コストを押さえ、特性を補正するためのＩＦフィルタ等化器が不要な回路が実現できるものである。（特許文献１参照）。
【００２５】
【特許文献１】
特開平１０−２０９９０４号公報
【００２６】
【発明が解決しようとする課題】
しかしながら、従来の第３の直接検波回路では、イメージ除去処理部１３がアナログ処理であるため、アナログ素子のばらつき等によりアナログフィルタの係数誤差等が発生し、イメージ除去比が充分でないといった問題が存在する。
例えば素子値のばらつきが平均値として１％の場合、アナログ処理では４０ｄＢ程度のイメージ抑圧比が限度であり、イメージ除去の性能が悪いという問題点があった。
【００２７】
そこで、アナログ処理では、アナログフィルタの係数誤差等の関係でイメージ除去比が充分でないという問題点を解決する方法として、イメージ除去をデジタル信号処理により行うことによって、イメージ除去比を向上する技術が、特願２００２−０８３１９１号「直接検波回路」（出願人：日立国際電気株式会社、発明者：井手 輝二他）に提案されている。
【００２８】
特願２００２−０８３１９１号提案の「直接検波回路」は、低ＩＦ方式の受信機において、デジタル信号処理によりイメージ信号を除去するものである。
【００２９】
デジタル信号処理でイメージ除去を行う方法として複素周波数変換を行う方法がある。図１７に、低ＩＦ方式の場合のイメージ周波数信号が希望周波数信号と局部発振周波数を中心にして周波数軸上で対象の位置にある場合の例を示す。図１７は、低ＩＦ方式の直接検波回路における周波数変換の周波数スペクトラムの様子を示す説明図である。
【００３０】
この場合、希望周波数信号の中心周波数ｆ_ｃ（又はｆ_ｄ）、イメージ周波数信号の中心周波数ｆ_ｕ（又はｆ_ｄ）、局部発振周波数ｆ_Ｃ′（又はｆ_Ｌ）、Δｆ（又はｆ_ｉ）＝ｆ_ｃ‐ｆ_Ｃ′、（２πｆ_ｃ＝ω_ｃ，２πｆ_ｄ＝ω_ｄ，２πｆ_ｕ＝ω_ｕ，２πｆ_ｄ＝ω_ｄ，２πｆ_Ｃ′＝ω_Ｃ′，２πｆ_ｉ＝ω_ｉ）としている。
【００３１】
次に、特願２００２−０８３１９１号提案の「直接検波回路」について、図１８を使って簡単に説明する。図１８は、デジタル信号処理によりイメージ信号を除去する直接検波回路の構成例を示すブロック図である。
当該提案の直接検波回路は、図１６に示した低ＩＦ方式でイメージ信号除去処理を設けた直接検波回路における、アナログ処理によるイメージ除去処理部１３の代わりに、ＡＤ変換器９及びＡＤ変換器１０の後段にデジタル処理によるイメージ除去処理部１３′を設けたものである。
【００３２】
図１８に示す直接検波回路では、空中線から入力された受信信号が、帯域ろ波フィルタ（ＢＰＦ）１で所要の帯域、減衰量により希望の周波数帯域の信号が抽出され、（低雑音）増幅器２において受信機で必要な所定の増幅度で線形増幅される。
【００３３】
そして、増幅器２からの増幅された受信信号は、乗算器（ミキサ）３において、局部発振器５′からの受信周波数と一定のオフセット周波数を有する周波数の搬送波と乗算（周波数変換）されて、同相成分が出力されると共に、乗算器（ミキサ）４で局部発振器５′からの搬送波を９０°移相器６で９０°移相させた搬送波と乗算（周波数変換）されて、直交成分が出力される。
【００３４】
そして、同相成分、直交成分各々が、低域ろ波器７、低域ろ波器８で受信信号周波数と局部発振周波数が加算された周波数成分の信号が除去され、ＡＤ変換器９、ＡＤ変換器１０でアナログ信号からデジタル信号に変換され、デジタル信号の同相出力及び直交出力が得られる。
【００３５】
そして、デジタル信号の同相出力及び直交出力は、デジタル信号処理によるイメージ除去処理部１３′によりイメージ信号成分が除去され、周波数変換処理部１２で中心周波数がオフセット周波数を有する信号を中心周波数が０であるベースバンド帯域へ変換され、ベースバンド復調部１１により復調処理されて復調信号が出力される。
【００３６】
ここで、図１８の低ＩＦ方式の受信機におけるデジタル信号処理部２０内の具体的構成例について、図１９を使って簡単に説明する。図１９は、デジタル信号処理によりイメージ信号を除去する直接検波回路のデジタル信号処理部２０内の具体的構成例を示すブロック図である。
尚、第１９図においては、イメージ除去処理部１３′及び周波数変換処理部１２を、複素周波数変換処理及びＬＰＦ（低域ろ波）で行う方法を示している。
【００３７】
図１９に示すように、デジタル信号処理部２０の内部は、複素周波数変換部２４と、低域ろ波器（図では、ＬＰＦ）２５及び低域ろ波器（図では、ＬＰＦ）２６と、復調処理部２９とから構成されている。
【００３８】
特に複素周波数変換部２４の内部は、図１９に示すように、イメージを除去するために予め設定されたＳＩＮテーブル４１とＣＯＳテーブル４２と、同相成分入力（ｉ相入力）にＳＩＮテーブル４１の値を乗算する乗算器４３とＣＯＳテーブル４２の値を乗算する乗算器４４と、直交成分入力（Ｑ相入力）にＳＩＮテーブル４１の値を乗算する乗算器４６とＣＯＳテーブル４２の値を乗算する乗算器４５と、乗算器４３出力と乗算器４５出力とを減算（加算）する加算器４７と、乗算器４４出力と乗算器４６出力とを加算（減算）する加算器４８とが設けられている。
【００３９】
図１８に示した受信機の動作原理を説明すると、希望周波数信号Ｖ_ｄ（ｔ）とイメージ周波数信号Ｖ_ｕ（ｔ）が空中線より受信信号として帯域ろ波フィルタ（ＢＰＦ）１に入力される。このＢＰＦは強い信号の入力により受信機が飽和するのを防ぐためのものであり、受信機の選択作用とは異なる。尚、希望周波数信号及びイメージ周波数信号は搬送波信号としているが、一般の変調波信号としても同様である。
【００４０】
図１８において、
希望周波数信号Ｖ_ｄ(t)＝２cos（ω_ｄt)＝exp｛ｊ(ω_ｄt)｝+exp｛-ｊ(ω_ｄt)｝
イメージ周波数信号Ｖ_ｕ(t)＝２cos（ω_ｕt)＝exp｛ｊ(ω_ｕt)｝+exp｛-ｊ(ω_ｕt)｝
局部発振周波数信号Ｖ_Ｌ(t)＝２cos（ω_Ｌt)＝exp｛ｊ(ω_Ｌt)｝+exp｛-ｊ(ω_Ｌt)｝
ω_ｄ−ω_Ｌ＝ω_ｉ（低ＩＦにおける中間周波数）
ω_Ｌ−ω_ｕ＝ω_ｉ（低ＩＦにおける中間周波数）
とすると、乗算器（ミキサ）３及び乗算器（ミキサ）４の出力は複素数表示で次式となる。
[exp｛ｊ(ω_ｄt)｝+exp｛-ｊ(ω_ｄt)｝+exp｛ｊ(ω_ｕt)｝+exp｛-ｊ(ω_ｕt)｝][exp｛-ｊ(ω_Ｌt)｝]
＝exp｛ｊ(ω_ｄ-ω_Ｌ)t｝+exp｛-ｊ(ω_ｄ+ω_Ｌ)t｝+exp｛ｊ(ω_ｕ-ω_Ｌ)t｝+exp｛-ｊ(ω_ｕ+ω_Ｌ)t｝
＝exp｛ｊ(ω_ｉt)｝+exp｛-ｊ(ω_ｄ+ω_Ｌ)t｝+exp｛-ｊ(ω_ｉt)｝+exp｛-ｊ(ω_ｕ+ω_Ｌ)t｝
【００４１】
そして、乗算器（ミキサ）３及び乗算器（ミキサ）４の後段のＬＰＦ７及びＬＰＦ８により(ω_ｄ+ω_Ｌ)と(ω_ｕ+ω_Ｌ)の成分は除去され、次式となる。
exp｛ｊ(ω_ｉt)｝+exp｛-ｊ(ω_ｉt)｝
【００４２】
そして、ＬＰＦ７及びＬＰＦ８の後段のＡＤ変換器９及びＡＤ変換器１０によりアナログ信号からデジタル信号へ変換され、イメージ除去処理部１３′（図１９では、イメージ除去処理部１３′を複素周波数変換処理で実現）に各々入力される。
【００４３】
イメージ除去処理部１３′に相当する複素周波数変換部２４により、
[exp｛ｊ(ω_ｉt)｝+exp｛-ｊ(ω_ｉt)｝][exp｛-ｊ(ω_ｉt)｝]
＝ベースバンド信号＋[exp｛-ｊ(２ω_ｉt)｝]
となり、複素周波数変換部２４の後段のＬＰＦ２５及びＬＰＦ２６により所望のベースバンド信号が得られる。
【００４４】
しかしながら、上式には乗算器（ミキサ）３からＡＤ変換器９への同相成分、及び乗算器（ミキサ）４からＡＤ変器１０への直交成分について、アナログの乗算器に起因する各々の系統の間の振幅偏差、及び主として９０°度移相器６の位相誤差に起因する同相及び直交の各々の系統の間の位相偏差が存在し、これは実際には使用するアナログ処理の素子（乗算器乗算器３，乗算器４及び９０°移相器６）等に依存するものである。
【００４５】
図１８において、乗算器（ミキサ）３の利得をＡ_１、乗算器（ミキサ）４の利得をＡ_２、Ａ_２／Ａ_１＝ｇとして空中線からの入力信号ｘ(t)＝cos（ω_Ｃｔ＋θ）、局部発振器５′からの出力をｃｏｓ（ω_Ｃ′ｔ）（ω_Ｃ′ｔ＝２πｆ_Ｃ′ｔ）とすると、ＬＰＦ７及びＬＰＦ８を通過した出力は次式となる。
ｙ(t)＝ｘ(t)[cos（ω_Ｃ′ｔ）‐ｊｇsin（ω_Ｃ′ｔ＋Δφ)]
＝cos（ω_Ｃｔ＋θ）[cos（ω_Ｃ′ｔ）‐ｊｇsin（ω_Ｃ′ｔ＋Δφ)]
＝（１／２）[exp｛ｊ(ω_Ｃ′−ω_Ｃ）t−θ]（１／２）[１‐ｇexp｛ｊΔφ｝]
＋（１／２）[exp｛ｊ(ω_Ｃ−ω_Ｃ′）t＋θ]（１／２）[１＋ｇexp｛−ｊΔφ｝]
【００４６】
ここで、ｆ_ｃ：所望波信号周波数，ｆ_ｕ：イメージ波信号周波数とし、
ｆ_ｃ−ｆ_ｃ′＝ｆ_ｃ′−ｆ_ｕ＝Δｆとする。
【００４７】
上式の第１項がイメージ信号として生じる信号成分、第２項が所望波として生じる信号成分である。
図１８及び図１９におけるイメージ周波数信号成分を空中線からの入力信号ｘ（ｔ）＝ｃｏｓ（ω_Ｕｔ＋θ）（ここで、ω_Ｕｔ＋θ＝２πｆ_Ｕｔ）とすると、同様に第１項がイメージ信号として生じる信号成分、第２項が所望波として生じる信号成分である事が確認される。
【００４８】
これよりイメージ除去比（電力）Ｒ^２は、
Ｒ^２＝［１＋ｇ^２−２ｇcos（Δφ）］／［１＋ｇ^２＋２ｇcos（Δφ）］となる。
例として、イメージ除去比を６０ｄＢ程度以上確保するためには、例として乗算器（ミキサ）の偏差ｇを０．０１ｄＢ、９０°移相器の位相誤差を０．０５°程度以内とする必要がある。
【００４９】
上記提案された低ＩＦ方式の受信機のように、デジタル信号処理によりイメージ信号を除去する方法を用いた場合においても、乗算器（ミキサ）３，４や、９０°移相器６等はアナログ処理により行うために、アナログ処理により発生する位相誤差、振幅誤差まで考慮したイメージ除去は行われていない。
【００５０】
本発明は上記実情に鑑みて為されたもので、乗算器（ミキサ）や、９０°移相器等のアナログ素子に起因して発生する位相誤差、振幅誤差を、デジタル信号処理により補正することにより、ハードウェアの負荷や処理の負荷を小さく抑えたまま、イメージ除去比を向上できる直接検波回路を提供することを目的とする。
【００５３】
【課題を解決するための手段】
本発明は、直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う受信機において、受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、デジタル信号に変換された信号に対して、位相偏差を補正する位相偏差補正処理部、及び振幅偏差を補正する振幅偏差補正処理部と、位相偏差及び振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、イメージ除去された信号に対してオフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有し、位相偏差補正処理部が、入力されるデジタル信号の同相成分及び直交成分を乗算することにより位相偏差を検出し、検出した位相偏差を低域ろ波し、積分して、ループ時定数に逆比例する定数を乗算する制御ループにより収束させ、収束させた位相偏差を同相成分と乗算して、乗算した結果を直交成分から減算して直交出力とする位相偏差補正処理部であることを特徴とするものなので、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差及び位相偏差を補正してイメージ除去比を向上できる。
【００５４】
本発明は、直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う受信機において、受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、デジタル信号に変換された信号に対して、位相偏差を補正する位相偏差補正処理部、及び振幅偏差を補正する振幅偏差補正処理部と、位相偏差及び振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、イメージ除去された信号に対してオフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有し、位相偏差補正処理部が、入力されるデジタル信号の同相成分を自乗し、入力されるデジタル信号の直交成分を自乗し、前記２つの自乗した結果の差をとることにより振幅偏差を検出し、検出した振幅偏差を低域ろ波し、積分して、ループ時定数に逆比例する定数を乗算する制御ループにより収束させ、収束させた振幅偏差を入力振幅に比例する値から減算又は加算し、減算又は加算した結果を直交成分と乗算して直交出力とする位相偏差補正処理部であることを特徴とするものなので、簡単な構成及び簡単な処理によって、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差及び位相偏差を補正してイメージ除去比を向上できる。
【００５５】
本発明は、上記受信機において、振幅偏差補正処理部が、入力されるデジタル信号の同相成分を自乗し、入力されるデジタル信号の直交成分を自乗し、２つの自乗した結果の差をとることにより振幅偏差を検出し、検出した振幅偏差を低域ろ波し、積分して、ループ時定数に逆比例する定数を乗算する制御ループにより収束させ、収束させた振幅偏差を入力振幅に比例する値から減算又は加算し、減算又は加算した結果を直交成分と乗算して直交出力とする振幅偏差補正処理部であって、位相偏差補正処理部が、振幅偏差補正処理部の前段に構成されることを特徴とするものなので、簡単な構成及び簡単な処理によって、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差及び位相偏差を補正してイメージ除去比を向上できる。
【００５６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００５７】
本発明に係る直接検波回路を備える受信機は、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理により、位相偏差補正処理部が入力される同相成分及び直交成分のデジタル信号から位相偏差を検出して補正し、振幅偏差補正処理部が振幅偏差を検出して補正してから、イメージ除去部が受信信号に含まれるイメージ周波数信号を除去するので、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差及び振幅偏差を補正してイメージ除去比を向上できるものである。
【００５８】
まず、本発明に係る直接検波回路の原理的構成について図１、図２を使って説明する。図１は、本発明に係る直接検波回路の原理的構成例を示す構成ブロック図であり、図２は、図１のデジタル信号処理部２０内部の第１の構成例を示すブロック図である。尚、図１８，１９と同様の構成をとる部分については同一の符号を付して説明する。
【００５９】
本発明に係る低ＩＦ方式の直接検波回路（本回路）は、図１に示すように、従来と同様の構成として、帯域ろ波フィルタ（図ではBand Pass Filter：ＢＰＦ）１と、（低雑音）増幅器２と、乗算器３と、乗算器４と、局部発振器５′と、９０°移相器６と、低域ろ波器（図ではLow Pass Filter:ＬＰＦ）７と、低域ろ波器８と、ＡＤ変換器９と、ＡＤ変換器１０とから構成され、更に本発明の特徴部分であるデジタル信号処理部２０が設けられている。
【００６０】
尚、本発明の実施の形態における各部と図１の各部との対応を示すと、広帯域帯域制限部は帯域ろ波フィルタ１と低雑音増幅器２に相当し、第１の周波数変換部は、乗算器３と乗算器４と局部発振器５′と９０°移相器６と低域ろ波器７と低域ろ波器８に相当し、アナログ−デジタル変換部はＡＤ変換器９とＡＤ変換器１０に相当している。
【００６１】
次に、本回路の各部について説明するが、従来及び課題で説明した構成と同様の構成については、説明を省略し、本発明の特徴部分であるデジタル信号処理部２０について図２を使って具体的に説明する。図２は、本発明のデジタル信号処理部２０内部の第１の構成例を示すブロック図である。
本発明のデジタル信号処理部２０の第１の構成例は、アナログ処理における振幅補正を行う振幅補正処理部２１と、アナログ処理における位相補正を行う位相補正処理部２２と、従来と同様の、イメージ除去処理部１３′及び周波数変換処理部１２に相当する複素周波数変換部２４と低域ろ波器（図ではＬＰＦ）２５，２６と、最終的に復調処理を行う復調処理部２９とから構成されている。
【００６２】
次に、本発明の低ＩＦ方式受信機における直接検波処理の動作について、図１，図２を使って説明する。
本発明の低ＩＦ方式受信機では、空中線から入力された受信信号が、帯域ろ波フィルタ（ＢＰＦ）１で所要の帯域、減衰量により使用する周波数帯以外の信号が除去され、（低雑音）増幅器２において受信機で必要な所要の増幅度により線形の増幅処理が行われる。
【００６３】
そして、（低雑音）増幅器２からの増幅された受信信号は、乗算器（ミキサ）３において、局部発振器５′からの受信周波数とオフセット周波数を有する周波数の搬送波と乗算（周波数変換）されて、同相成分が出力されると共に、乗算器（ミキサ）４で局部発振器５′からの搬送波を９０°移相器６で９０°移相させた搬送波と乗算（周波数変換）されて、直交成分が出力される。
【００６４】
そして、同相成分、直交成分各々が、低域ろ波器７、低域ろ波器８で入力及び局部発振器５′の出力の約２倍（入力信号周波数と局部発振器の出力周波数の和）の周波数成分が減衰されて、ＡＤ変換器９、ＡＤ変換器１０でアナログ信号からデジタル信号に変換され、デジタル信号の同相出力及び直交出力が得られる。
【００６５】
そして、デジタル信号の同相出力及び直交出力は、デジタル信号処理部２０に入力されて、まず、振幅補正処理部２１及び位相補正処理部２２により同相及び直交信号の間の振幅偏差及び位相偏差の補正処理が行われ、イメージ除去処理及び周波数変換処理に相当する複素周波数変換部２４及び低域ろ波器２５，２６でイメージ信号が除去され、中心周波数がオフセット周波数を有する信号を中心周波数が０であるベースバンド帯域（基底帯域）へ変換され、復調処理部２９により復調処理されて復調信号が出力される。
【００６６】
振幅補正処理部２１は、前段の乗算器３、４や９０°移相器６等のアナログ素子でその特性に応じて発生した振幅偏差を検出し、検出結果に応じて補正するものである。
位相補正処理部２２は、前段の乗算器３、４や９０°移相器６等のアナログ素子でその特性に応じて発生した位相偏差を検出し、検出結果に応じて補正するものである。
尚、振幅補正処理部２１及び位相補正処理部２２の詳細については、後述する。
【００６７】
図２に示した第１の構成例では、振幅補正処理部２１の次に位相補正処理部２２が配置されているが、振幅補正処理部２１と位相補正処理部２２とは、各々独立した処理を行うものなので、図３に示すように、デジタル信号処理部２０内部で位相補正処理部２２を配置して位相補正処理を先に行い、次に振幅補正処理部２１を配置して振幅補正処理を行うようにしても構わない（第２の構成例）。図３は、本発明のデジタル信号処理部２０内部の第２の構成例を示すブロック図である。
また、振幅補正処理部２１又は位相補正処理部２２の何れか一方のみを有する構成であっても構わない。
【００６８】
ここで、本発明のデジタル信号処理部２０内部の複素周波数変換部２４の内部構成例について図４を使って説明する。図４は、本発明のデジタル信号処理部２０内部の複素周波数変換部２４の内部構成例を示すブロック図である。
本発明の複素周波数変換部２４の内部は、図４に示すように、イメージを除去するために予め設定されたＳＩＮテーブル４１とＣＯＳテーブル４２と、同相成分入力（ｉ相入力）にＳＩＮテーブル４１の値を乗算する乗算器４３とＣＯＳテーブル４２の値を乗算する乗算器４４と、直交成分入力（Ｑ相入力）にＳＩＮテーブル４１の値を乗算する乗算器４６とＣＯＳテーブル４２の値を乗算する乗算器４５と、乗算器４３出力と乗算器４５出力とを減算（加算）する加算器４７と、乗算器４４出力と乗算器４６出力とを加算（減算）する加算器４８とが設けられている。
【００６９】
本発明の直接検波回路における複素周波数変換部２４の動作は、前段の位相補正処理部２２又は振幅補正処理部２１から出力される位相補正及び振幅補正済みの同相成分及び直交成分の各信号が、乗算器４３，乗算器４４，乗算器４５，乗算器４６に入力され、各々ＳＩＮテーブル４１及びＣＯＳテーブル４２の値が乗算され、加算器４７及び加算器４８の処理により周波数変換が行われてイメージが除去されることになる。
【００７０】
また、ＳＩＮテーブル４１，ＣＯＳテーブル４２に予め設定されている値は、イメージを除去するために行う周波数変換に対応するものであり、後続の低域ろ波器２５，２６の動作によって、最終的にオフセットが取り除かれて、所望の希望波信号が抽出されて、復調処理部２９に出力されるようになっている。
【００７１】
尚、一般的に搬送波の乗算処理は搬送周波数が高くなるにつれて、処理負荷が大きくなるため、搬送波の乗算処理部分はＦＰＧＡ（Field Programmable Gate Array），その他の部分はＤＳＰ（Digital Signal Processor）等を使用して構成することが好ましい。
【００７２】
また、本発明の直接検波回路をＤＳＰ等を用いて実現する場合、乗算器、加算器、減算器などをソフトウェアによって実現するようにしても構わない。
【００７３】
本発明のデジタル信号処理部２０において、イメージ除去処理をヒルベルトフィルタで行う第３の構成例について図５を使って説明する。図５は、イメージ除去処理を行う部分について、図２，図３の複素周波数変換処理部２４に替えてヒルベルトフィルタを使用した第３の構成例を示すブロック図である。
【００７４】
本発明のデジタル信号処理部２０において、振幅補正処理部２１及び位相補正処理部２２における補正処理後に、イメージ除去処理を行うイメージ除去処理部２３の内部構成例としては、ヒルベルトフィルタ３１と、遅延器３２と、加算器３３とから構成されている。
【００７５】
ヒルベルトフィルタ３１は、ヒルベルト変換処理を行って入力信号を９０度移相させる移相処理を行う有限長インパルス応答（Finite impulse Response：ＦＩＲ）フィルタである。尚、具体的構成例等については、既に公知の技術であるから説明は省略する。
【００７６】
また、入力デジタル信号を９０度移相させる移相処理を行う構成であれば、ヒルベルトフィルタに限定せず、別の構成であっても構わない。
ヒルベルトフィルタを用いたシミュレーション結果では、イメージ除去比６０ｄＢと大きな効果が得られることが確認されているので、ヒルベルトフィルタを用いることが好適と考えられる。
【００７７】
遅延器３２は、ヒルベルトフィルタ３１における処理遅延時間に相当する遅延時間分だけ、入力信号を遅延させる遅延器である。
加算器３３は、ヒルベルトフィルタ３１で９０°移相された直交成分信号と、遅延器３２で遅延された同相成分信号とを加算又は減算する加算器である。
【００７８】
ヒルベルト（変換）フィルタ３１は、周波数特性が次式で表せる９０度移相処理である。
Ｈ（ｊω）＝ｅ^{−ｊπ／２}＝−ｊ（０≦ω≦π)
＋ｊ（π≦ω≦２π)
【００７９】
そこで、Ｈ（ｊω）を逆フーリエ変換して、フィルタ係数ｈ_ｋを求めると、次式となる。但し、−∞＜ｋ＜∞である。
ｈ_ｋ＝０ （ｋ：偶数）
２／（ｋπ） （ｋ：奇数）
【００８０】
実際にヒルベルト変換処理を実現するヒルベルトフィルタ３１では、フィルタのタップ長を有限長で打ち切り、窓関数を伝達関数に掛ける構成及び操作を行う。
【００８１】
尚、図５に示したデジタル信号処理部２０では、イメージ除去処理部２３から出力されるイメージが除去された信号が複素周波数変換部２７で周波数変換され、低域ろ波器２８ａ又は低域ろ波器２８ｂで帯域が制限されて、復調処理部２９で復調されるようになっている。
【００８２】
なお、図５のＬＰＦ２８ａ及びＬＰＦ２８ｂは、図１９又は図２，図３の構成中のＬＰＦ２５，２６とは機能、性能が異なり、原理的には不要であり、復調処理部２９の機能に含める事が可能である。
【００８３】
次に、本発明のデジタル信号処理部２０において、イメージ除去処理を複素係数フィルタで行う第４の構成例について図６を使って説明する。図６は、イメージ除去処理を行う部分について、図２，図３の複素周波数変換処理部２４や図５のヒルベルトフィルタに替えて、複素係数フィルタを使用した第４の構成例を示すブロック図である。
【００８４】
本発明のデジタル信号処理部２０において、振幅補正処理部２１及び位相補正処理部２２における補正処理後に、イメージ除去処理を行うイメージ除去処理部２３′を複素係数フィルタで構成する場合の内部構成例としては、図６に示すように、イメージを除去するために予め設定された係数ａ５１と係数ｂ５２と、同相成分入力（ｉ相入力）に係数ａ５１の値を乗算する乗算器５３と係数ｂ６２の値を乗算する乗算器５４と、直交成分入力（Ｑ相入力）に係数ａ５１の値を乗算する乗算器５６と係数ｂ５２の値を乗算する乗算器５５と、乗算器５３出力と乗算器５５出力とを減算する加算器５７と、乗算器５４出力と乗算器５６出力とを加算する加算器５８とが設けられている。
【００８５】
本発明の直接検波回路におけるイメージ除去処理部２３′の動作は、前段の位相補正処理部２２又は振幅補正処理部２１から出力される位相補正及び振幅補正済みの同相（Ｉ相）、直交（Ｑ相）の各信号が、乗算器５３，乗算器５４，乗算器５５，乗算器５６に入力され、各々係数ａ５１及び係数ｂ５２の値が乗算され、加算器５７及び加算器５８の処理により複素係数フィルタ処理が行われてイメージが除去されることになる。
【００８６】
また、係数ａ５１，係数ｂ５２に予め設定されている値は、イメージを除去するために行う複素係数フィルタ処理に対応するものであり、後続の複素周波数変換部２７′の動作によって、最終的にオフセットが取り除かれて、所望の希望波信号が抽出されて、復調処理部２９に出力されるようになっている。
【００８７】
ここで、図６に示すイメージ除去を複素係数フィルタで実現する場合の原理について、図７を使って説明する。図７は、複素係数フィルタによるイメージ除去の原理を説明する説明図である。
デジタル処理による複素係数フィルタでは、図７に示すように、実信号の周波数特性を有するフィルタの周波数応答を周波数軸方向にシフト（図７ではω（あるいは−ω_ｃ））することにより得られる。
図６のイメージ除去処理部２３′では、複素数の入力信号（ｘ＋ｊｙ）に複素係数フィルタの係数（ａ＋ｊｂ）を畳み込み演算するものであるから、出力信号は、
（ｘ＋ｊｙ）＊（ａ＋ｊｂ）＝ａ＊ｘ−ｂ＊ｙ＋ｊ（ａ＊ｙ＋ｂ＊ｘ）となる。
（ｘは同相入力、ｙは直交入力）（＊は、畳み込み演算を示す）
【００８８】
次に、本発明の特徴部分であるデジタル信号処理部２０における位相補正処理部２２について説明する。
位相補正処理部２２は、前段の乗算器３、４や９０°移相器６等のアナログ素子でその特性に応じて発生した位相偏差を検出し、検出結果に応じて補正するものである。
【００８９】
本発明の位相補正処理部２２の原理的構成例について、図８を使って具体的構成例で説明する。図８は、本発明のデジタル信号処理部２０内部の位相補正処理部２２の原理的構成例を示すブロック図である。
本発明のデジタル信号処理部２０における位相補正処理部２２は、原理的には、乗算器６１と、乗算器６２と、加算器６３と、ＬＰＦ６４と、積分器６５と、乗算器６６とから構成されている。
【００９０】
乗算器６２は、位相補正処理部２２に入力されるデジタル信号の同相成分（Ｉ入力）と直交成分（Ｑ入力）とを乗算することにより位相偏差を検出するものである。
ＬＰＦ６４及び積分器６５及び乗算器６６は、乗算器６２によって検出された位相偏差を、制御ループにより収束させるものである。
上記乗算器６２及びＬＰＦ６４及び積分器６５及び乗算器６６が、デジタル信号処理部２０の前段のアナログ素子の特性による位相偏差を検出及び制御する部分である。
【００９１】
乗算器６１は、上記制御ループにより収束された位相偏差の値を同相成分（Ｑ入力）と乗算するものである。
加算器６３は、乗算器６１で乗算された結果を直交成分（Ｑ入力）から滅算して直交出力（Ｑ出力）とするものである。
上記乗算器６１及び加算器６３が、デジタル信号処理部２０の前段のアナログ素子の特性による位相偏差を補正する部分である。
【００９２】
本発明のデジタル信号処理部２０における位相補正処理部２２の動作原理について、図１，図２，図８を使って説明する。
空中線からの入力信号ｘ（ｔ）＝cos（ω_Ｃｔ＋θ）（ω_Ｃｔ：希望信号の角周波数）とし、局部発振器５′の出力信号をcos（ω_Ｃ′ｔ）、９０°移相器６の位相角を９０°＋Δφとすると、位相補正処理部２２に入力される同相（Ｉ）及び直交（Ｑ）入力は、次式となる。（ここでは、同相（Ｉ）及び直交（Ｑ）入力間の振幅偏差は０ｄＢとする。）
【００９３】
cos（ω_Ｃｔ＋θ）[cos（ω_Ｃ′ｔ）−ｊsin（ω_Ｃ′ｔ＋Δφ）]
＝(1/2)｛cos(ω_Ｃ′−ω_Ｃ）t＋θ｝−ｊ(1/2)[sin｛(ω_Ｃ′−ω_Ｃ）t＋θ−Δφ｝]
【００９４】
そして、乗算器６２により同相（Ｉ）入力及び直交（Ｑ）入力の乗算処理が為され、乗算結果は次式となる。
Ｉ入力×Ｑ入力＝−(1/4)｛cos(ω_Ｃ′−ω_Ｃ）t＋θ｝sin｛(ω_Ｃ′−ω_Ｃ）t＋θ−Δφ｝
＝−(1/8)sin（Δφ）
【００９５】
入力信号は、(ω_Ｃ′−ω_Ｃ）t＋θ＝αとおき、cos（Δφ）≒１とすると
入力信号＝(1/2)｛cosα｝−ｊ(1/2)[sin(Δφ)cos(α）＋cos(Δφ)sin（α）]
＝(1/2)｛cosα｝−ｊ(1/2)[sin(Δφ)cos(α）＋sin（α）]
【００９６】
ここでcos（α）は同相（Ｉ）の入力信号、sin（α）は直交（Ｑ）の入力信号なので、これをそれぞれＩ及びＱとすると、図８においてＩと検出されたsin（Δφ）（係数は１に正規化）を乗算器６１で乗算し、直交（Ｑ）側の入力信号から加算器６３で減算し、Ｉ及びＱの入力信号及び出力信号を１に正規化すると出力は次式となる。
出力信号＝｛Ｉ｝−ｊ｛Ｉｓｉｎ（Δφ）−Ｉｓｉｎ（Δφ）＋Ｑ｝
＝｛Ｉ｝−ｊ｛Ｑ｝
となり、位相補正処理が行われることになる。
【００９７】
尚、図８のＬＰＦ６４、積分器６５及び乗算器６６は制御ループ６９を構成する要素であり、Ｇｐｐはループ時定数に逆比例する定数である。
【００９８】
次に、本発明のもう１つの特徴部分であるデジタル信号処理部２０における振幅補正処理部２１について説明する。
振幅補正処理部２１は、デジタル信号処理部２０の前段の乗算器３、４や９０°移相器６等のアナログ素子において、その特性に応じて発生した振幅偏差を検出し、検出結果に応じて補正するものである。
【００９９】
次に、本発明のデジタル信号処理部２０における振幅補正処理部２１の原理的構成例について、図９を使って具体的構成例で説明する。図９は、本発明のデジタル信号処理部２０内部の振幅補正処理部２１の原理的構成例を示すブロック図である。
本発明のデジタル信号処理部２０における振幅補正処理部２１は、原理的には、自乗器７１と、乗算器７２と、自乗器７３と、減算器７４と、ＬＰＦ７５、積分器７６と、乗算器７７と、加算器７８とから構成されている。
【０１００】
自乗器７１は、振幅補正処理部２１に入力されるデジタル信号の同相成分（Ｉ入力）を自乗するものである。
自乗器７３は、振幅補正処理部２１に入力されるデジタル信号の直交成分（Ｑ入力）を自乗するものである。
減算器７４は、自乗器７１からの同相成分（Ｉ入力）自乗値と、自乗器７３からの直交成分（Ｑ入力）自乗値とを減算することにより振幅偏差を検出するものである。
【０１０１】
ＬＰＦ７５及び積分器７６及び乗算器７７は、減算器７４によって検出された振幅偏差を、制御ループにより収束させるものである。
上記自乗器７１、７３及び減算器７４及びＬＰＦ７５及び積分器７６及び乗算器７７が、デジタル信号処理部２０の前段のアナログ素子の特性による振幅偏差を検出、制御する部分である。
【０１０２】
加算器７８は、上記制御ループにより収束された振幅偏差の値を入力振幅に比例する値（入力振幅比例値）から減算又は加算するものである。
乗算器７２は、加算器７８により求めた振幅偏差に基づく値を同相成分（Ｑ入力）と乗算して直交出力（Ｑ出力）とするものである。
上記加算器７８及び乗算器７２が、デジタル信号処理部２０の前段のアナログ素子の特性による振幅偏差を補正する部分である。
【０１０３】
本発明のデジタル信号処理部２０における振幅補正処理部２１の動作原理について、図１、図２、図９を使って説明する。
図９において、図１に示した乗算器（ミキサ）３の利得をＡ_１、乗算器（ミキサ）４利得をＡ_２、Ａ_１／Ａ_２＝Δｇとして、空中線からの入力信号ｘ(t)＝cos（ω_Ｃ′ｔ＋φ）がＬＰＦ７及びＬＰＦ８を通過した出力は、次式のようになる。
【０１０４】
ｙ(t)＝ｘ(t)[cos（ω_Ｃ′ｔ）‐ｊ（Δｇ）sin（ω_Ｃ′ｔ＋Δφ)]
＝cos(ω_Ｃｔ＋θ）[cos（ω_Ｃ′ｔ）‐ｊ（Δｇ）sin（ω_Ｃ′ｔ＋Δφ)]
＝cos(ω_Ｃ′−ω_Ｃ）t＋θ]−ｊ[（Δｇ）sin(ω_Ｃ′−ω_Ｃ）t＋Δφ−θ｝]
【０１０５】
図９において、前段からの同相入力をＩ、前段からの直交入力をＱとすると、自乗器７１及び自乗器７３の出力は各々次式となる。
Ｉ^２＝（１／２）（１＋cos｛２［（ω_Ｃ′−ω_Ｃ）ｔ＋θ］｝
Ｑ^２＝（Δｇ）^２（１／２）（１−cos｛２［（ω_Ｃ′−ω_Ｃ）ｔ＋θ＋Δφ］｝
【０１０６】
ここで、Δｇ＝１＋ΔＡと置きかえると、
Δｇ^２＝１＋２ΔＡ＋ΔＡ^２≒１＋２ΔＡ
となる。
【０１０７】
ＬＰＦ７５でcos｛２［（ω_Ｃ′−ω_Ｃ）ｔ＋θ］｝の成分は十分に減衰されると、ＬＰＦ７５の出力は次式となる。
Ｑ^２−Ｉ^２＝（Δｇ）^２（１／２）−１／２≒ΔＡ（ΔＡ^２は１＞ΔＡのため無視する）
【０１０８】
図９のＬＰＦ７５、積分器７６及び乗算器７７は制御ループ７９を構成する要素であり、Ｇｐはループ時定数に逆比例する定数である。
加算器７８の出力（１−ΔＡ）をＱ側の直交入力（１＋ΔＡ）と乗算すると、
（１−ΔＡ）（１＋ΔＡ）→１（ΔＡ^２は１＞ΔＡのため無視する）
となり誤差が補償される。（ここではＩ^２及びＱ^２は１に正規化してある。）
【０１０９】
本発明のデジタル信号処理部２０内の位相補正処理部２２の具体的構成例を図１０に、また、本発明のデジタル信号処理部２０内の振幅補正処理部２１の具体的構成例を図１１に示す。図１０は、本発明のデジタル信号処理部２０内の位相補正処理部２２の具体的構成例を示すブロック図であり、図１１は、本発明のデジタル信号処理部２０内の振幅補正処理部２１の具体的構成例を示すブロック図である。
【０１１０】
本発明のデジタル信号処理部２０内の位相補正処理部２２の具体的構成例としては、図１０に示すように、制御ループ６９を構成するＬＰＦ６４の内部が、乗算器６２出力と乗算器８４出力とを加算する加算器８３と、加算器８３出力を遅延する遅延器８５と、遅延器８５出力に係数１を乗算する乗算器８４と、遅延器８５出力に係数２を乗算する乗算器８６とから構成されている。
【０１１１】
また、積分器６５の内部が、ＬＰＦ６４出力と、遅延器８９出力を加算する加算器８８と、加算器８８出力を遅延させる遅延器８９とから構成されている。
【０１１２】
同様に、本発明のデジタル信号処理部２０内の振幅補正処理部２１の具体的構成例としては、図１１に示すように、制御ループ７９を構成するＬＰＦ７５の内部が、減算器７４出力と乗算器９４出力とを加算する加算器９３と、加算器９３出力を遅延する遅延器９５と、遅延器９５出力に係数１を乗算する乗算器９４と、遅延器９５出力に係数２を乗算する乗算器９６とから構成されている。
【０１１３】
また、積分器７６の内部が、ＬＰＦ７５出力と、遅延器９９出力を加算する加算器９８と、加算器９８出力を遅延させる遅延器９９とから構成されている。
【０１１４】
なお、デジタル信号処理部２０については、ＦＰＧＡ（Field Programmable Gate ArrayＦ），ＤＳＰ（Digital Signal Processor）等の論理回路を構成できるハードウェアあるいは数値演算を行うソフトウェアのいずれでも実現可能である。
【０１１５】
本発明の有効性を確認するために、計算機シミュレーションを実施した。シミュレーションの諸元は、最大帯域幅が（１／４）ｆ_ｓ（ｆ_ｓ：サンプリング周波数）、希望波周波数がｆ_Ｌ＋ｆ_ｓ／２４（ｆ_Ｌ：局部発信周波数）、イメージ波周波数がｆ_Ｌ−ｆ_ｓ／１６、初期位相偏差が１０°、初期振幅偏差が１ｄＢとした。
初期位相偏差が１０°、初期振幅偏差が１ｄＢで、補正処理を行わない場合のイメージ除去比は、約２０ｄＢであったのに対し、補正処理を行った場合、補正処理により、位相偏差が０．０５°、振幅偏差が０．０１ｄＢ以内に収束しており、約６０ｄＢ以上のイメージ抑圧比が実現できることを確認した。
【０１１６】
本発明の低ＩＦ方式の直接検波回路によれば、デジタル信号処理部２０内でイメージ除去処理を行う前に、振幅補正処理部２１において、乗算器３，４や、９０°移相器６等のアナログ処理用素子に起因する振幅偏差（誤差）を検出して補正するので、ハードウェア構成及び処理の負荷を増大することなく振幅偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上できる効果がある。
【０１１７】
また、本発明の低ＩＦ方式の直接検波回路によれば、デジタル信号処理部２０内でイメージ除去処理を行う前に、位相補正処理部２２において、乗算器３，４や、９０°移相器６等のアナログ処理用素子に起因する位相偏差（誤差）を検出して補正するので、ハードウェア構成及び処理の負荷を増大することなく位相偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上できる効果がある。
【０１１８】
また、本発明の低ＩＦ方式の直接検波回路によれば、デジタル信号処理部２０内でイメージ除去処理を行う前に、振幅補正処理部２１及び位相補正処理部２２において、乗算器３，４や、９０°移相器６等のアナログ処理用素子に起因する振幅偏差（誤差）及び位相偏差（誤差）を検出して補正するので、ハードウェア構成及び処理の負荷を増大することなく振幅偏差（誤差）及び位相偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上できる効果がある。
具体的には従来のアナログ処理及びデジタル処理では得られなかった６０ｄＢ程度のイメージ除去が可能となった。
【０１１９】
また、本発明の低ＩＦ方式の直接検波回路によれば、デジタル信号処理部２０内の位相補正処理部２２では、乗算器６２が入力されるデジタル信号の同相成分（Ｉ入力）及び直交成分（Ｑ入力）とを乗算して前段の乗算器３、４や９０°移相器６等のアナログ素子でその特性に応じて発生した位相偏差を検出し、ＬＰＦ６４及び積分器６５及び乗算器６６によって、制御ループで位相偏差の検出結果を収束させ、乗算器６１で収束された検出結果を同相成分（Ｉ入力）に乗算し、加算器６３で乗算結果を直交成分（Ｑ入力）から減算して補正し、直交成分（Ｑ）出力とするものであるので、簡単な構成及び簡単な処理の組合せによって、アナログ素子で発生した位相偏差を補正でき、ハードウェア構成及び処理の負荷を増大することなく位相偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上できる効果がある。
【０１２０】
また、本発明の低ＩＦ方式の直接検波回路によれば、デジタル信号処理部２０内の振幅補正処理部２１では、自乗器７１が入力されるデジタル信号の同相成分（Ｉ入力）を自乗し、自乗器７３が直交成分（Ｑ入力）を自乗し、減算器７４が両自乗結果を減算して前段の乗算器３、４や９０°移相器６等のアナログ素子でその特性に応じて発生した振幅偏差を検出し、ＬＰＦ７５及び積分器７６及び乗算器７７によって、制御ループで振幅偏差の検出結果を収束させ、加算器７８で収束された検出結果を入力振幅に比例する値から減算又は加算し、乗算器７２で加算器７８により求めた振幅偏差に基づく値を同相成分（Ｑ入力）と乗算して直交成分（Ｑ）出力とするものであるので、簡単な構成及び簡単な処理の組合せによって、アナログ素子で発生した振幅偏差を補正でき、デジタル信号処理により行うために、ハードウェア構成及び処理の負荷を増大することなく振幅偏差（誤差）を取り除くことができ、後段のイメージ除去処理におけるイメージ除去比を向上できる効果がある。
【０１２１】
以上詳細に説明したように、本発明を実施することにより、従来の低ＩＦ方式の受信機においてデジタル信号処理によりイメージ除去を行う場合に、主としてミキサ、９０°移相器等のアナログ処理用素子に起因する振幅偏差（誤差）、位相偏差（誤差）によりイメージ抑圧が十分でないという欠点を改善し、本発明では、デジタル信号処理の内部で、イメージ除去処理の前に、振幅補正処理部２１による振幅偏差補正、又は位相補正処理部２２による位相偏差補正、又はその両方を行い、アナログ処理用素子に起因する振幅偏差、位相偏差を補正してからイメージ除去処理を施すので、デジタル信号処理により行うためにハードウエアの負荷を増大することなく、また処理の負荷を増大することなく、且つイメージ除去費を向上した低ＩＦ方式の受信機を構成することができる効果がある。
【０１２２】
【発明の効果】
本発明によれば、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理により、位相偏差補正処理部が入力される同相成分及び直交成分のデジタル信号から位相偏差を検出して補正してから、イメージ除去部が受信信号に含まれるイメージ周波数信号を除去する受信機としているので、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差を補正してイメージ除去比を向上できる効果がある。
【０１２３】
本発明によれば、受信周波数に対してオフセットを有する周波数の搬送波を発振する局部発振器を用いて直交検波された同相成分のデジタル信号と直交成分のデジタル信号を入力し、デジタル信号処理により、振幅偏差補正処理部が入力される同相成分及び直交成分のデジタル信号から振幅偏差を検出して補正してから、イメージ除去部が受信信号に含まれるイメージ周波数信号を除去する受信機としているので、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差を補正してイメージ除去比を向上できる効果がある。
【０１２４】
本発明によれば、デジタル信号に対して、振幅偏差を補正する振幅偏差補正処理部と位相偏差を補正する位相偏差補正処理部とを設け、イメージ除去部が振幅偏差及び位相偏差が補正されたデジタル信号に対してイメージ除去処理を施す上記低ＩＦ方式の受信機としているので、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差及び位相偏差を補正してイメージ除去比を向上できる効果がある。
【０１２５】
本発明によれば、位相偏差補正処理部が、入力されるデジタル信号の同相成分及び直交成分を乗算することにより位相偏差を検出し、検出した位相偏差を同相成分と乗算して、乗算した結果を直交成分から滅算して直交出力とする上記受信機としているので、簡単な構成及び簡単な処理によって、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する位相偏差を補正してイメージ除去比を向上できる効果がある。
【０１２６】
本発明によれば、振幅偏差補正処理部が、入力されるデジタル信号の同相成分の自乗値と直交成分の自乗値との差の値により振幅偏差を算出し、振幅偏差の値を入力振幅に比例する値から減算又は加算した値を直交成分と乗算して直交出力とする上記受信機としているので、簡単な構成及び簡単な処理によって、ハードウェアの負荷や処理の負荷を小さく抑えたまま、アナログ素子に起因する振幅偏差を補正してイメージ除去比を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明に係る直接検波回路の原理的構成例を示す構成ブロック図である。
【図２】本発明のデジタル信号処理部内部の第１の構成例を示すブロック図である。
【図３】本発明のデジタル信号処理部内部の第２の構成例を示すブロック図である。
【図４】本発明のデジタル信号処理部内部の複素周波数変換部の内部構成例を示すブロック図である。
【図５】イメージ除去処理を行う部分について、図２，図３の複素周波数変換処理部に替えてヒルベルトフィルタを使用した第３の構成例を示すブロック図である。
【図６】イメージ除去処理を行う部分について、図２，図３の複素周波数変換処理部や図５のヒルベルトフィルタに替えて複素係数フィルタを使用した第４の構成例を示すブロック図である。
【図７】複素係数フィルタによるイメージ除去の原理を説明する説明図である。
【図８】本発明のデジタル信号処理部内部の位相補正処理部の原理的構成例を示すブロック図である。
【図９】本発明のデジタル信号処理部内部の振幅補正処理部の原理的構成例を示すブロック図である。
【図１０】、本発明のデジタル信号処理部内の位相補正処理部の具体的構成例を示すブロック図である。
【図１１】本発明のデジタル信号処理部内の振幅補正処理部の具体的構成例を示すブロック図である。
【図１２】直接検波方式を実現する一般的な直接検波回路の構成ブロック図である。
【図１３】直交検波方式の周波数変換の様子（周波数スペクトラム）を示す説明図である。
【図１４】従来の低ＩＦ方式の直接検波回路の構成例の構成ブロック図である。
【図１５】低ＩＦ方式の直交検波の周波数変換の様子（周波数スペクトラム）を示す説明図である。
【図１６】従来の低ＩＦ方式でイメージ信号除去処理を設けた直接検波回路の構成例の構成ブロック図である。
【図１７】低ＩＦ方式の直接検波回路における周波数変換の周波数スペクトラムの様子を示す説明図である。
【図１８】デジタル信号処理によりイメージ信号を除去する直接検波回路の構成例を示すブロック図である。
【図１９】デジタル信号処理によりイメージ信号を除去する直接検波回路のデジタル信号処理部内の具体的構成例を示すブロック図である。
【符号の説明】
１…帯域ろ波フィルタ（ＢＰＦ）、 ２…増幅器、 ３，４…乗算器、 ５，５′…局部発振器、 ６…９０°移相器、 ７，８…低域ろ波器（ＬＰＦ）、 ９，１０…ＡＤ変換器、 １１…ベースバンド復調部、 １２…周波数変換処理部、 １３、１３′…イメージ除去処理部、 ２０…デジタル信号処理部、 ２１…振幅補正処理部、 ２２…位相補正処理部、 ２３、２３′…イメージ除去処理部、 ２４…複素周波数変換部、 ２５，２６…低域ろ波器（ＬＰＦ）、 ２７、２７′…複素周波数変換部、 ２８ａ、２８ｂ…ＬＰＦ、 ２９…復調処理部、 ３１…ヒルベルトフィルタ、 ３２…遅延器、 ３３…加算器、 ４１…ＳＩＮテーブル、 ４２…ＣＯＳテーブル、 ４３、４４，４５，４６…乗算器、 ４７，４８…加算器、 ５１…係数ａ、 ５２…係数ｂ、 ５３，５４，５５，５６…乗算器、 ５７，５８…加算器、 ６１，６２…乗算器、 ６３…加算器、 ６４…ＬＰＦ、 ６５…積分器、 ６６…乗算器、 ６９…制御ループ、 ７１、７３…自乗器、 ７２…乗算器、 ７４…減算器、 ７５…ＬＰＦ、 ７６…積分器、 ７７…乗算器、 ７８…加算器 ７９…制御ループ、 ８３…加算器、 ８４、８６…乗算器、 ８５…遅延器、 ８８…加算器、 ８９…遅延器、 ９３…加算器、 ９４、９６…乗算器、 ９５…遅延器、 ９８…加算器、 ９９…遅延器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiver including a direct detection circuit used in a receiving apparatus or the like that performs quadrature demodulation, and in particular, includes a direct detection circuit that can improve an image signal rejection ratio and further reduce hardware load and processing load. Regarding the receiver.
[0002]
[Prior art]
A direct detection type detection circuit, which is one of the detection methods used in receivers, etc., receives a modulated radio wave and has a frequency (local frequency) that is substantially the same as the center frequency (desired reception frequency) of this received signal. The carrier wave signal is output by a local oscillator, and the received signal and the local oscillation signal from the local oscillator are mixed, thereby converting the received wave in the RF band directly into a baseband signal and detecting and demodulating it.
[0003]
First, a schematic configuration of a direct detection type detection circuit will be described with reference to FIG. FIG. 12 is a configuration block diagram of a general direct detection circuit that realizes the direct detection method.
As shown in FIG. 12, a general direct detection circuit (first conventional direct detection circuit) that realizes the direct detection system includes a bandpass filter (Band Pass Filter: BPF in the figure) 1, an amplifier 2, and the like. , Multiplier 3, multiplier 4, local oscillator 5, 90 ° phase shifter 6, low-pass filter 7 (Low Pass Filter: LPF in the figure), low-pass filter 8, AD It comprises a converter 9, an AD converter 10, and a baseband demodulator 11.
[0004]
The band-pass filter 1 is a general band-pass filter that filters a received signal input from an antenna to a required band and attenuation amount, extracts a signal in a desired frequency band, and outputs it.
The amplifier 2 is a general amplifier having a predetermined amplification necessary for the receiver.
[0005]
The local oscillator 5 is a general local oscillator that outputs a carrier wave having the same frequency as the reception frequency.
The 90 ° phase shifter 6 is a phase shifter that shifts the signal output from the local oscillator 5 by 90 °.
The multiplier 3 multiplies the received signal by the carrier wave having the same frequency as the reception frequency output from the local oscillator 5 and outputs an in-phase component.
The multiplier 4 multiplies a carrier wave having the same frequency as the reception frequency from the local oscillator 5 by 90 ° phase shift by the 90 ° phase shifter 6 and the received signal and outputs a quadrature component. .
[0006]
The low-pass filter 7 is a general low-pass filter (LPF) that removes the second harmonic of the in-phase component output from the multiplier 3.
The low-pass filter 8 is a general low-pass filter (LPF) that removes the second harmonic wave of the quadrature component output from the multiplier 4.
[0007]
The AD converter 9 converts an analog signal into a digital signal and outputs an in-phase component digital signal.
The AD converter 10 converts an analog signal into a digital signal and outputs an orthogonal component digital signal.
The baseband demodulator 11 performs demodulation processing by digital signal processing from the input in-phase component and quadrature digital signals, and outputs a demodulated signal.
[0008]
Next, the operation of the conventional first direct detection circuit will be described with reference to FIG. In the first conventional direct detection circuit, the received signal input from the antenna is filtered to a required band and attenuation amount by a bandpass filter (BPF) 1 to be a received signal in a desired frequency band. Amplified at a predetermined amplification level required by the receiver.
[0009]
The amplified reception signal from the amplifier 2 is multiplied by a carrier wave having the same frequency as the reception frequency from the local oscillator 5 in the multiplier 3, and an in-phase component is output. 5 is multiplied by the carrier whose phase is shifted by 90 ° by the 90 ° phase shifter 6, and the quadrature component is output.
[0010]
The in-phase component from the multiplier 3 and the quadrature component from the multiplier 4 are removed from the second harmonic by the low-pass filter 7 and the low-pass filter 8, respectively, and the AD converter 9 and the AD converter 10 respectively. An analog signal is converted into a digital signal, and an in-phase output signal and a quadrature output digital signal are output. The baseband demodulator 11 performs a demodulation process to output a demodulated signal.
[0011]
The state of frequency conversion by the conventional first direct detection circuit will be described in terms of the frequency spectrum. As shown in FIG. 13, it is down-converted by multiplying the carrier wave having the same frequency as the reception frequency oscillated from the local oscillator 5. The in-phase and quadrature component signals of the desired reception signal in the baseband band are extracted and output by the baseband filters (LPFs 7 and 8). FIG. 13 is an explanatory diagram showing the state of frequency conversion (frequency spectrum) in the orthogonal detection method.
[0012]
However, in such a direct detection method, since the carrier wave output frequency from the local oscillator 5 and the desired reception frequency are the same, the output from the local oscillator 5 is again input to another input of the multiplication process, and the local oscillator A phenomenon of DC (direct current) offset in which the output of 5 is re-multiplied with the DC component of the baseband signal to generate an offset, or the center of the multiplied baseband signal is in the vicinity of the frequency 0 (zero). There is a fundamental problem such as / f noise, and it is difficult to perform stable reception in a wide band.
[0013]
On the other hand, there is a low IF (low intermediate frequency: low IF) type direct detection circuit.
The low-IF direct detection circuit provides an offset frequency (frequency difference) that does not cause DC offset or 1 / f noise between the desired reception frequency and the local oscillator frequency, and converts it by a local oscillator orthogonal to the low IF. Then, frequency conversion is performed by digital signal processing at the offset frequency to obtain an in-phase output and a quadrature output.
[0014]
Here, a configuration example of a conventional low-IF direct detection circuit (conventional second direct detection circuit) will be described with reference to FIG. FIG. 14 is a configuration block diagram of a configuration example of a conventional low IF direct detection circuit.
As shown in FIG. 14, a conventional low IF direct detection circuit (conventional second direct detection circuit) includes a bandpass filter (Band Pass Filter: BPF in the figure) 1, an amplifier 2, and a multiplier. 3, a multiplier 4, a local oscillator 5 ′, a 90 ° phase shifter 6, a low-pass filter 7 (Low Pass Filter: LPF in the figure), a low-pass filter 8, and an AD converter 9, an AD converter 10, a baseband demodulator 11, and a frequency conversion processor 12.
[0015]
The portions other than the local oscillator 5 'and the frequency conversion processing unit 12 in the conventional second detection circuit are the same as those in the conventional first detection circuit.
The local oscillator 5 ′ is a general local oscillator that outputs a carrier wave having a frequency in which a DC offset or an offset (frequency difference) that does not cause 1 / f noise is generated in a desired reception frequency.
The frequency conversion processing unit 12 performs digital signal processing that removes the offset provided by the local oscillator 5 ′ by frequency conversion by digital signal processing.
[0016]
The operation of the conventional second detection circuit is as follows. The received signal input from the antenna is filtered by the bandpass filter (BPF) 1 into a required band and attenuation amount to obtain a received signal in a desired frequency band. Are amplified at a predetermined amplification level required by the receiver.
[0017]
The amplified received signal from the amplifier 2 is multiplied by a carrier wave having a frequency having a reception frequency and an offset frequency from the local oscillator 5 ′ in the multiplier 3, and an in-phase component is output. Then, the carrier wave from the local oscillator 5 'is multiplied by the carrier wave phase-shifted by 90 ° by the 90 ° phase shifter 6, and the quadrature component is output.
[0018]
The in-phase component from the multiplier 3 and the quadrature component from the multiplier 4 are removed from the second harmonic by the low-pass filter 7 and the low-pass filter 8, respectively, and the AD converter 9 and the AD converter 10 respectively. An analog signal is converted into a digital signal, a digital signal having an in-phase output and a quadrature output is output, the frequency conversion processing unit 12 performs frequency conversion by the above-described offset frequency, and the baseband demodulation unit 11 performs demodulation processing. A demodulated signal is output.
[0019]
The state of frequency conversion by the conventional second direct detection circuit will be described in terms of the frequency spectrum. As shown in FIG. 15, the local oscillator 5 oscillates the received signal including the desired wave (shaded portion in the figure) (received). The frequency is converted to the baseband band by multiplying the carrier wave with the frequency of (frequency + offset), and the desired wave (the shaded portion on the right in the figure) is converted to the offset frequency band and The in-phase and quadrature component signals of the baseband are output by the band filters (LPFs 7 and 8), and the desired wave portion (left in the figure) ) Is extracted and converted into an orthogonal signal having a center frequency of zero. FIG. 15 is an explanatory diagram showing a state (frequency spectrum) of frequency conversion in low-IF quadrature detection.
[0020]
However, in the low IF method, it is necessary to suppress the image signal so that the image frequency (image frequency) signal does not overlap with the desired signal.
In the conventional second direct detection circuit, the band-pass filter 1 applies an image frequency signal to a desired signal for a reception signal including an image frequency signal generated when multiplying the local oscillation frequency on the transmission side. There is a problem that it is difficult to sufficiently attenuate, and in some cases, it is necessary to make the center frequency, band, etc. of the bandpass filter 1 variable.
That is, with the configuration method as shown in FIG. 14, it is difficult to obtain a wide band characteristic of a receiver having a direct detection circuit, and it is difficult to configure a low IF system as a wide band receiver.
[0021]
There is a method of providing a processing configuration for removing the image signal in order to solve the problem of the image frequency signal as described above.
For example, in a low-IF direct detection circuit, image removal processing is performed after multiplying the local oscillation frequency provided with the desired reception frequency and offset frequency and down-converting to low IF. Is subjected to frequency conversion to obtain an in-phase output and a quadrature output.
[0022]
Here, a configuration example of a conventional direct detection circuit (conventional third direct detection circuit) provided with an image signal removal process in the low IF method will be described with reference to FIG. FIG. 16 is a configuration block diagram of a configuration example of a direct detection circuit provided with an image signal removal process in a conventional low IF method.
As shown in FIG. 16, the conventional direct detection circuit (conventional third direct detection circuit) provided with the image signal removal processing in the conventional low IF method has an AD configuration in addition to the configuration of the conventional second direct detection circuit. In this configuration, an image removal processing unit 13 is provided before the converter 9 and the AD converter 10.
[0023]
In the conventional third detection circuit, similarly to the second detection circuit, a carrier wave having a frequency having a reception frequency and an offset frequency from the local oscillator 5 'is used, and the multiplier 3 and the multiplier 4 use the in-phase component and the quadrature component. For the components whose components are output and the second harmonics are removed by the low-pass filter 7 and the low-pass filter 8, the image frequency signal is removed by the image removal processing unit 13, and then the frequency conversion processing unit 12. Thus, the frequency is converted by the above-described offset frequency, and demodulated by the baseband demodulator 11 to output a demodulated signal.
[0024]
Incidentally, as a conventional technique related to a receiver that demodulates a digital modulation signal using a digital signal processing technique, Japanese Patent Laid-Open No. 10-209904 “Receiver” (applicant: Hitachi Electronics Co., Ltd.) published on August 7, 1998. Company, inventor: Hirotake Wakai and others).
This prior art has means for band-limiting a signal frequency-converted to an IF band signal by a band pass filter, corrects the shift of the center frequency by a complex processing circuit after A / D conversion, This is a receiver that performs narrowband filtering in the baseband and obtains a demodulated output, thereby performing bandpass processing with a wideband analog filter and performing narrowband filtering after A / D conversion, A circuit that does not require an IF filter equalizer for correcting the characteristics while suppressing the manufacturing cost of the analog filter can be realized. (See Patent Document 1).
[0025]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-209904
[0026]
[Problems to be solved by the invention]
However, in the conventional third direct detection circuit, since the image removal processing unit 13 is an analog process, there is a problem that the coefficient error of the analog filter occurs due to variations in analog elements, and the image removal ratio is not sufficient. To do.
For example, when the variation of the element values is 1% as an average value, there is a problem that the image suppression ratio of about 40 dB is the limit in the analog processing, and the image removal performance is poor.
[0027]
Therefore, in the analog processing, as a method for solving the problem that the image removal ratio is not sufficient due to the coefficient error of the analog filter, a technique for improving the image removal ratio by performing image removal by digital signal processing, This is proposed in Japanese Patent Application No. 2002-083191 “Direct Detection Circuit” (Applicant: Hitachi Kokusai Electric Inc., Inventor: Teruji Ide et al.).
[0028]
The “direct detection circuit” proposed in Japanese Patent Application No. 2002-083191 removes an image signal by digital signal processing in a low-IF receiver.
[0029]
There is a method of performing complex frequency conversion as a method of performing image removal by digital signal processing. FIG. 17 shows an example in which the image frequency signal in the low IF method is located at the target position on the frequency axis with the desired frequency signal and the local oscillation frequency as the center. FIG. 17 is an explanatory diagram showing the state of the frequency spectrum of the frequency conversion in the low IF type direct detection circuit.
[0030]
In this case, the center frequency f of the desired frequency signal _c (Or f _d ), Center frequency f of the image frequency signal _u (Or f _d ), Local oscillation frequency f _C ′ (Or f _L ), Δf (or f _i ) = F _c -F _C ', (2πf _c = Ω _c , 2πf _d = Ω _d , 2πf _u = Ω _u , 2πf _d = Ω _d , 2πf _C ′ = Ω _C ', 2πf _i = Ω _i ).
[0031]
Next, the “direct detection circuit” proposed in Japanese Patent Application No. 2002-083191 will be briefly described with reference to FIG. FIG. 18 is a block diagram illustrating a configuration example of a direct detection circuit that removes an image signal by digital signal processing.
The proposed direct detection circuit includes an AD converter 9 and an AD converter 10 instead of the image removal processing unit 13 by analog processing in the direct detection circuit provided with the image signal removal processing by the low IF method shown in FIG. In the subsequent stage, an image removal processing unit 13 'by digital processing is provided.
[0032]
In the direct detection circuit shown in FIG. 18, a signal in a desired frequency band is extracted from a received signal input from an antenna by a bandpass filter (BPF) 1 according to a required band and attenuation amount, and a (low noise) amplifier 2 Are linearly amplified at a predetermined amplification level required by the receiver.
[0033]
The amplified reception signal from the amplifier 2 is multiplied (frequency converted) by the multiplier (mixer) 3 with the reception frequency from the local oscillator 5 ′ and a carrier wave having a certain offset frequency to obtain an in-phase component. And the multiplier (mixer) 4 multiplies the carrier wave from the local oscillator 5 'by the 90 ° phase shifter 6 by the 90 ° phase shifter 6 (frequency conversion), and outputs a quadrature component. .
[0034]
Then, each of the in-phase component and the quadrature component is removed by the low-pass filter 7 and the low-pass filter 8 and the signal of the frequency component obtained by adding the reception signal frequency and the local oscillation frequency is removed. The analog signal is converted into a digital signal by the device 10, and an in-phase output and a quadrature output of the digital signal are obtained.
[0035]
The in-phase output and the quadrature output of the digital signal are obtained by removing the image signal component by the image removal processing unit 13 ′ by digital signal processing, and using the frequency conversion processing unit 12 as the signal having the center frequency of 0 as the center frequency. The signal is converted into a certain baseband, demodulated by the baseband demodulator 11, and a demodulated signal is output.
[0036]
Here, a specific configuration example in the digital signal processing unit 20 in the low-IF receiver of FIG. 18 will be briefly described with reference to FIG. FIG. 19 is a block diagram illustrating a specific configuration example in the digital signal processing unit 20 of the direct detection circuit that removes an image signal by digital signal processing.
FIG. 19 shows a method in which the image removal processing unit 13 ′ and the frequency conversion processing unit 12 are performed by complex frequency conversion processing and LPF (low-pass filtering).
[0037]
As shown in FIG. 19, the digital signal processor 20 includes a complex frequency converter 24, a low-pass filter (LPF in the figure) 25, a low-pass filter (LPF in the figure) 26, And a demodulation processing unit 29.
[0038]
In particular, as shown in FIG. 19, the complex frequency conversion unit 24 includes a SIN table 41 and a COS table 42 which are set in advance to remove an image, and values of the SIN table 41 for in-phase component input (i-phase input). A multiplier 43 that multiplies the values of the COS table 42, a multiplier 44 that multiplies the values of the COS table 42, a multiplier 46 that multiplies the quadrature component input (Q phase input) with the values of the SIN table 41, and a multiplication that multiplies the values of the COS table 42. A multiplier 45, an adder 47 for subtracting (adding) the output of the multiplier 43 and the output of the multiplier 45, and an adder 48 for adding (subtracting) the output of the multiplier 44 and the output of the multiplier 46 are provided. .
[0039]
The operation principle of the receiver shown in FIG. _d (T) and image frequency signal V _u (T) is input to the bandpass filter (BPF) 1 as a received signal from the antenna. This BPF is intended to prevent the receiver from becoming saturated due to the input of a strong signal, and is different from the selection operation of the receiver. The desired frequency signal and the image frequency signal are carrier signals, but the same applies to general modulation wave signals.
[0040]
In FIG.
Desired frequency signal V _d (t) = 2cos (ω _d t) = exp {j (ω _d t)} + exp {-j (ω _d t)}
Image frequency signal V _u (t) = 2cos (ω _u t) = exp {j (ω _u t)} + exp {-j (ω _u t)}
Local oscillation frequency signal V _L (t) = 2cos (ω _L t) = exp {j (ω _L t)} + exp {-j (ω _L t)}
ω _d −ω _L = Ω _i (Intermediate frequency at low IF)
ω _L −ω _u = Ω _i (Intermediate frequency at low IF)
Then, the outputs of the multiplier (mixer) 3 and the multiplier (mixer) 4 are represented by the following formulas in complex numbers.
[exp {j (ω _d t)} + exp {-j (ω _d t)} + exp {j (ω _u t)} + exp {-j (ω _u t)}] [exp {-j (ω _L t)}]
= Exp {j (ω _d -ω _L ) t} + exp {-j (ω _d + ω _L ) t} + exp {j (ω _u -ω _L ) t} + exp {-j (ω _u + ω _L ) t}
= Exp {j (ω _i t)} + exp {-j (ω _d + ω _L ) t} + exp {-j (ω _i t)} + exp {-j (ω _u + ω _L ) t}
[0041]
Then, the LPF 7 and LPF 8 in the subsequent stage of the multiplier (mixer) 3 and the multiplier (mixer) 4 (ω _d + ω _L ) And (ω _u + ω _L ) Is removed, and the following equation is obtained.
exp {j (ω _i t)} + exp {-j (ω _i t)}
[0042]
The analog signal is converted into a digital signal by the AD converter 9 and the AD converter 10 subsequent to the LPF 7 and LPF 8, and the image removal processing unit 13 ′ (in FIG. 19, the image removal processing unit 13 ′ is converted by complex frequency conversion processing. Input).
[0043]
By the complex frequency conversion unit 24 corresponding to the image removal processing unit 13 ′,
[exp {j (ω _i t)} + exp {-j (ω _i t)}] [exp {-j (ω _i t)}]
= Baseband signal + [exp {-j (2ω _i t)}]
Thus, a desired baseband signal is obtained by the LPF 25 and the LPF 26 subsequent to the complex frequency converter 24.
[0044]
However, in the above equation, the in-phase component from the multiplier (mixer) 3 to the AD converter 9 and the quadrature component from the multiplier (mixer) 4 to the AD converter 10 are each caused by an analog multiplier. And the phase deviation between the in-phase and quadrature systems mainly due to the phase error of the 90 ° phase shifter 6, which is actually the analog processing element used (multiplication It depends on the multiplier 3, the multiplier 4 and the 90 ° phase shifter 6).
[0045]
In FIG. 18, the gain of the multiplier (mixer) 3 is A ₁ , The gain of the multiplier (mixer) 4 is A ₂ , A ₂ / A ₁ = G input signal x (t) = cos (ω _C t + θ), and the output from the local oscillator 5 ′ is cos (ω _C ′ T) (ω _C 'T = 2πf _C ′ T), the outputs passing through LPF7 and LPF8 are as follows.
y (t) = x (t) [cos (ω _C 'T) -jgsin (ω _C 'T + Δφ)]
= Cos (ω _C t + θ) [cos (ω _C 'T) -jgsin (ω _C 'T + Δφ)]
= (1/2) [exp {j (ω _C ′ −ω _C ) T−θ] (1/2) [1-gexp {jΔφ}]
+ (1/2) [exp {j (ω _C −ω _C ′) T + θ] (1/2) [1 + gexp {−jΔφ}]
[0046]
Where f _c : Desired wave signal frequency, f _u : Image wave signal frequency
f _c -F _c ′ = F _c '-F _u = Δf.
[0047]
The first term in the above equation is a signal component generated as an image signal, and the second term is a signal component generated as a desired wave.
The image frequency signal component in FIG. 18 and FIG. 19 is input signal x (t) = cos (ω _U t + θ) (where ω _U t + θ = 2πf _U t), it is confirmed that the first term is a signal component generated as an image signal and the second term is a signal component generated as a desired wave.
[0048]
From this image rejection ratio (power) R ² Is
R ² = [1 + g ² -2 gcos (Δφ)] / [1 + g ² +2 gcos (Δφ)].
As an example, in order to ensure an image rejection ratio of about 60 dB or more, for example, the deviation g of the multiplier (mixer) needs to be 0.01 dB, and the phase error of the 90 ° phase shifter needs to be about 0.05 ° or less. is there.
[0049]
Even in the case of using a method for removing an image signal by digital signal processing, such as the proposed low IF receiver, the multipliers (mixers) 3 and 4 and the 90 ° phase shifter 6 are analog. Since the processing is performed, image removal is not performed in consideration of the phase error and the amplitude error generated by the analog processing.
[0050]
The present invention has been made in view of the above circumstances, and corrects phase errors and amplitude errors caused by analog elements such as multipliers (mixers) and 90 ° phase shifters by digital signal processing. Accordingly, an object of the present invention is to provide a direct detection circuit capable of improving the image rejection ratio while keeping the hardware load and processing load small.
[0053]
[Means for Solving the Problems]
The present invention provides a receiver that performs demodulation processing by converting to a baseband by a local oscillator of orthogonal carrier wave signals, and a first frequency conversion unit that performs frequency conversion to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency; An analog-to-digital converter that converts the frequency-converted received signal from an analog signal to a digital signal, a phase deviation correction processor that corrects the phase deviation of the signal converted to a digital signal, and an amplitude deviation An amplitude deviation correction processing unit; an image removal unit that performs an image removal process on the digital signal whose phase deviation and amplitude deviation are corrected; and a second frequency conversion process that removes an offset from the image-removed signal. With frequency converter Then, the phase deviation correction processing unit detects the phase deviation by multiplying the in-phase component and the quadrature component of the input digital signal, filters the detected phase deviation, and integrates it to obtain the loop time constant. A phase deviation correction processing unit that converges by a control loop that multiplies an inversely proportional constant, multiplies the converged phase deviation by the in-phase component, and subtracts the multiplied result from the quadrature component to obtain a quadrature output. Therefore, the image rejection ratio can be improved by correcting the amplitude deviation and the phase deviation caused by the analog element while keeping the hardware load and the processing load small.
[0054]
The present invention In a receiver that performs demodulation processing by converting to a baseband by a local oscillator of an orthogonal carrier signal, a first frequency conversion unit that performs frequency conversion to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency, and the frequency conversion An analog-digital conversion unit that converts the received signal from an analog signal to a digital signal, a phase deviation correction processing unit that corrects the phase deviation of the signal converted into the digital signal, and an amplitude deviation correction process that corrects the amplitude deviation An image removing unit that performs image removal processing on the digital signal whose phase deviation and amplitude deviation are corrected, and a second frequency conversion unit that performs frequency conversion processing that removes an offset from the image-removed signal. Have The phase deviation correction processing unit uses the in-phase component of the input digital signal. , Square the orthogonal component of the input digital signal, and take the difference between the two squared results The amplitude deviation is detected, and the detected amplitude deviation is low-pass filtered, integrated, and converged by a control loop that multiplies a constant that is inversely proportional to the loop time constant. Subtract or add from a value proportional to input amplitude, subtract or add Result of orthogonal component And multiplication This is a phase deviation correction processing unit that produces quadrature output, so that the amplitude caused by analog elements can be reduced with a simple configuration and simple processing while keeping the hardware load and processing load small. The image rejection ratio can be improved by correcting the deviation and the phase deviation.
[0055]
According to the present invention, in the receiver, the amplitude deviation correction processing unit squares the in-phase component of the input digital signal, squares the quadrature component of the input digital signal, and calculates a difference between the results of the squares of the two. The amplitude deviation is detected by, the detected amplitude deviation is low-pass filtered, integrated, and converged by a control loop that multiplies a constant inversely proportional to the loop time constant, and the converged amplitude deviation is proportional to the input amplitude. An amplitude deviation correction processing unit that subtracts or adds from a value and multiplies the result of the subtraction or addition with an orthogonal component to produce an orthogonal output, Phase deviation compensation The correct processing section Width deviation compensation Since it is configured in the preceding stage of the positive processing unit, amplitude deviation and phase deviation caused by analog elements while keeping hardware load and processing load small by simple configuration and simple processing. To improve the image removal ratio.
[0056]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
The function realizing means described below may be any circuit or device as long as it can realize the function, and part or all of the function can be realized by software. is there. Furthermore, the function realizing means may be realized by a plurality of circuits, and the plurality of function realizing means may be realized by a single circuit.
[0057]
A receiver including a direct detection circuit according to the present invention inputs an in-phase component digital signal and a quadrature component digital signal that are quadrature-detected using a local oscillator that oscillates a carrier wave having a frequency offset from the reception frequency. The phase deviation correction processing unit detects and corrects the phase deviation from the digital signal of the in-phase component and the quadrature component input by the digital signal processing, and after the amplitude deviation correction processing unit detects and corrects the amplitude deviation, Since the image removal unit removes the image frequency signal contained in the received signal, the image removal ratio is improved by correcting the phase deviation and amplitude deviation caused by analog elements while keeping the hardware load and processing load small. It can be done.
[0058]
First, the basic configuration of the direct detection circuit according to the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing a basic configuration example of a direct detection circuit according to the present invention, and FIG. 2 is a block diagram showing a first configuration example inside the digital signal processing unit 20 of FIG. Parts having the same configuration as in FIGS. 18 and 19 will be described with the same reference numerals.
[0059]
As shown in FIG. 1, a low IF direct detection circuit (this circuit) according to the present invention has a bandpass filter (Band Pass Filter: BPF in FIG. ) Amplifier 2, multiplier 3, multiplier 4, local oscillator 5 ′, 90 ° phase shifter 6, low-pass filter (Low Pass Filter: LPF in the figure) 7, low-pass filter A digital signal processing unit 20 that is a characteristic part of the present invention is provided.
[0060]
Note that the correspondence between each unit in the embodiment of the present invention and each unit in FIG. 1 is shown. The wideband band limiting unit corresponds to the bandpass filter 1 and the low noise amplifier 2, and the first frequency conversion unit is a multiplication unit. It corresponds to the circuit 3, the multiplier 4, the local oscillator 5 ', the 90 ° phase shifter 6, the low-pass filter 7 and the low-pass filter 8, and the analog-digital conversion unit is an AD converter 9 and an AD converter. It corresponds to 10.
[0061]
Next, each part of the circuit will be described. However, the description of the same configuration as the configuration described in the related art and the problem will be omitted, and the digital signal processing unit 20 which is a characteristic part of the present invention will be described with reference to FIG. I will explain it. FIG. 2 is a block diagram showing a first configuration example inside the digital signal processing unit 20 of the present invention.
The first configuration example of the digital signal processing unit 20 according to the present invention includes an amplitude correction processing unit 21 that performs amplitude correction in analog processing, a phase correction processing unit 22 that performs phase correction in analog processing, and an image similar to the conventional one. A complex frequency conversion unit 24 corresponding to the removal processing unit 13 ′ and the frequency conversion processing unit 12, low-pass filters (LPF in the figure) 25 and 26, and a demodulation processing unit 29 that finally performs a demodulation process. ing.
[0062]
Next, the operation of the direct detection process in the low IF receiver of the present invention will be described with reference to FIGS.
In the low IF receiver according to the present invention, a signal other than the frequency band to be used is removed from the received signal input from the antenna by the bandpass filter (BPF) 1 depending on the required band and attenuation amount (low noise). In the amplifier 2, a linear amplification process is performed according to a required amplification degree required by the receiver.
[0063]
Then, the amplified received signal from the (low noise) amplifier 2 is multiplied (frequency converted) by the multiplier (mixer) 3 with the reception frequency from the local oscillator 5 'and the carrier wave having the offset frequency. The in-phase component is output, and the multiplier (mixer) 4 multiplies the carrier wave from the local oscillator 5 ′ by the 90 ° phase shifter 6 by 90 ° (frequency conversion) to output the quadrature component. Is done.
[0064]
Each of the in-phase component and the quadrature component is approximately twice the input and the output of the local oscillator 5 ′ (the sum of the input signal frequency and the output frequency of the local oscillator) in the low-pass filter 7 and the low-pass filter 8. The frequency component is attenuated and converted from an analog signal to a digital signal by the AD converter 9 and the AD converter 10, and an in-phase output and a quadrature output of the digital signal are obtained.
[0065]
Then, the in-phase output and the quadrature output of the digital signal are input to the digital signal processing unit 20, and first, the amplitude deviation and the phase deviation between the in-phase and quadrature signals are corrected by the amplitude correction processing unit 21 and the phase correction processing unit 22. The image signal is removed by the complex frequency conversion unit 24 and the low-pass filters 25 and 26 corresponding to the image removal process and the frequency conversion process, and the signal having the center frequency having the offset frequency is zero. The signal is converted into a certain baseband (baseband), demodulated by the demodulation processor 29, and a demodulated signal is output.
[0066]
The amplitude correction processing unit 21 detects amplitude deviations generated according to the characteristics of analog elements such as the multipliers 3 and 4 and the 90 ° phase shifter 6 in the previous stage, and corrects them according to the detection results.
The phase correction processing unit 22 detects a phase deviation generated according to the characteristics of analog elements such as the multipliers 3 and 4 and the 90 ° phase shifter 6 in the previous stage, and corrects them according to the detection result.
Details of the amplitude correction processing unit 21 and the phase correction processing unit 22 will be described later.
[0067]
In the first configuration example shown in FIG. 2, the phase correction processing unit 22 is arranged next to the amplitude correction processing unit 21. However, the amplitude correction processing unit 21 and the phase correction processing unit 22 are independent processes. As shown in FIG. 3, the phase correction processing unit 22 is arranged in the digital signal processing unit 20 to perform the phase correction processing first, and then the amplitude correction processing unit 21 is arranged to arrange the amplitude correction processing. May be performed (second configuration example). FIG. 3 is a block diagram showing a second configuration example inside the digital signal processing unit 20 of the present invention.
Further, the configuration may include only one of the amplitude correction processing unit 21 and the phase correction processing unit 22.
[0068]
Here, an internal configuration example of the complex frequency conversion unit 24 in the digital signal processing unit 20 of the present invention will be described with reference to FIG. FIG. 4 is a block diagram showing an example of the internal configuration of the complex frequency conversion unit 24 in the digital signal processing unit 20 of the present invention.
As shown in FIG. 4, the complex frequency conversion unit 24 of the present invention includes a SIN table 41 and a COS table 42 set in advance to remove an image, and an SIN table 41 as an in-phase component input (i-phase input). The multiplier 43 that multiplies the values of the COS table 42, the multiplier 44 that multiplies the values of the COS table 42, the multiplier 46 that multiplies the quadrature component input (Q phase input) with the value of the SIN table 41, and the values of the COS table 42. A multiplier 45, an adder 47 for subtracting (adding) the output of the multiplier 43 and the output of the multiplier 45, and an adder 48 for adding (subtracting) the output of the multiplier 44 and the output of the multiplier 46. ing.
[0069]
In the operation of the complex frequency converter 24 in the direct detection circuit of the present invention, the phase correction and amplitude corrected in-phase component and quadrature component signals output from the previous phase correction processing unit 22 or amplitude correction processing unit 21 are Multiplier 43, multiplier 44, multiplier 45, and multiplier 46 are input and multiplied by the values of SIN table 41 and COS table 42, respectively, and frequency conversion is performed by the processing of adder 47 and adder 48. Will be removed.
[0070]
The values set in advance in the SIN table 41 and the COS table 42 correspond to the frequency conversion performed to remove the image, and the final values are determined by the operations of the subsequent low-pass filters 25 and 26. Thus, the desired signal is extracted and output to the demodulation processing unit 29.
[0071]
In general, the carrier multiplication processing load increases as the carrier frequency increases, so that the carrier multiplication processing part is an FPGA (Field Programmable Gate Array), and the other part is a DSP (Digital Signal Processor). It is preferable to use and configure.
[0072]
Further, when the direct detection circuit of the present invention is realized using a DSP or the like, a multiplier, an adder, a subtractor, and the like may be realized by software.
[0073]
A third configuration example in which image removal processing is performed by a Hilbert filter in the digital signal processing unit 20 of the present invention will be described with reference to FIG. FIG. 5 is a block diagram illustrating a third configuration example in which a Hilbert filter is used instead of the complex frequency conversion processing unit 24 of FIGS.
[0074]
In the digital signal processing unit 20 of the present invention, an example of the internal configuration of the image removal processing unit 23 that performs image removal processing after the correction processing in the amplitude correction processing unit 21 and the phase correction processing unit 22 includes a Hilbert filter 31, a delay device 32 and an adder 33.
[0075]
The Hilbert filter 31 is a finite impulse response (FIR) filter that performs a phase shift process that performs a Hilbert transform process and shifts an input signal by 90 degrees. In addition, since it is a well-known technique about a specific structural example etc., description is abbreviate | omitted.
[0076]
In addition, the configuration is not limited to the Hilbert filter as long as the phase shift processing is performed to shift the input digital signal by 90 degrees, and another configuration may be used.
As a result of simulation using the Hilbert filter, it has been confirmed that a large effect with an image removal ratio of 60 dB can be obtained. Therefore, it is considered preferable to use the Hilbert filter.
[0077]
The delay device 32 is a delay device that delays the input signal by a delay time corresponding to the processing delay time in the Hilbert filter 31.
The adder 33 is an adder that adds or subtracts the quadrature component signal shifted by 90 ° by the Hilbert filter 31 and the in-phase component signal delayed by the delay device 32.
[0078]
The Hilbert (conversion) filter 31 is a 90-degree phase shift process whose frequency characteristic can be expressed by the following equation.
H (jω) = e ^{-Jπ / 2} = -J (0 ≦ ω ≦ π)
+ J (π ≦ ω ≦ 2π)
[0079]
Therefore, H (jω) is subjected to inverse Fourier transform, and the filter coefficient h _k Is obtained as follows. However, −∞ <k <∞.
h _k = 0 (k: even number)
2 / (kπ) (k: odd number)
[0080]
In the Hilbert filter 31 that actually realizes the Hilbert transform processing, the filter tap length is cut off at a finite length, and the configuration and operation are performed such that the window function is multiplied by the transfer function.
[0081]
In the digital signal processing unit 20 shown in FIG. 5, the signal from which the image output from the image removal processing unit 23 is removed is frequency-converted by the complex frequency conversion unit 27, and the low-pass filter 28a or the low-pass filter is obtained. The band is limited by the waver 28 b and demodulated by the demodulation processing unit 29.
[0082]
The LPF 28a and LPF 28b in FIG. 5 are different in function and performance from the LPFs 25 and 26 in the configuration of FIG. 19 or FIG. 2 and FIG. 3, and are unnecessary in principle, and are included in the function of the demodulation processing unit 29. Is possible.
[0083]
Next, a fourth configuration example in which image removal processing is performed by a complex coefficient filter in the digital signal processing unit 20 of the present invention will be described with reference to FIG. FIG. 6 is a block diagram showing a fourth configuration example in which a complex coefficient filter is used instead of the complex frequency conversion processing unit 24 of FIGS. 2 and 3 and the Hilbert filter of FIG. is there.
[0084]
In the digital signal processing unit 20 of the present invention, as an example of an internal configuration in the case where the image removal processing unit 23 ′ that performs image removal processing after the correction processing in the amplitude correction processing unit 21 and the phase correction processing unit 22 is configured with a complex coefficient filter. As shown in FIG. 6, the values of a coefficient a51 and a coefficient b52 that are set in advance to remove an image, and a multiplier 53 that multiplies the in-phase component input (i-phase input) by the value of the coefficient a51 and the value of the coefficient b62. , A multiplier 56 that multiplies the quadrature component input (Q phase input) by the value of the coefficient a51, a multiplier 55 that multiplies the value of the coefficient b52, an output of the multiplier 53, and an output of the multiplier 55 Are added, and an adder 58 that adds the output of the multiplier 54 and the output of the multiplier 56 is provided.
[0085]
The operation of the image removal processing unit 23 ′ in the direct detection circuit of the present invention is the same as that of the phase correction and amplitude correction output from the phase correction processing unit 22 or the amplitude correction processing unit 21 in the previous stage (I-phase), quadrature (Q Phase) signals are input to a multiplier 53, a multiplier 54, a multiplier 55, and a multiplier 56, multiplied by the values of the coefficient a51 and the coefficient b52, respectively, and processed by an adder 57 and an adder 58 to form complex coefficients. Filtering is performed to remove the image.
[0086]
The values set in advance for the coefficient a51 and the coefficient b52 correspond to the complex coefficient filtering process performed to remove the image, and are finally offset by the operation of the subsequent complex frequency conversion unit 27 '. Is removed, and a desired desired wave signal is extracted and output to the demodulation processing unit 29.
[0087]
Here, the principle when the image removal shown in FIG. 6 is realized by a complex coefficient filter will be described with reference to FIG. FIG. 7 is an explanatory diagram for explaining the principle of image removal by the complex coefficient filter.
In the complex coefficient filter by digital processing, as shown in FIG. 7, the frequency response of the filter having the frequency characteristic of the real signal is shifted in the frequency axis direction (in FIG. 7, ω (or −ω _c )) To obtain.
In the image removal processing unit 23 ′ in FIG. 6, the complex input signal (x + jy) is subjected to a convolution operation with the complex coefficient filter coefficient (a + jb).
(X + jy) * (a + jb) = a * x−b * y + j (a * y + b * x).
(X is in-phase input, y is quadrature input) (* indicates convolution operation)
[0088]
Next, the phase correction processing unit 22 in the digital signal processing unit 20 which is a characteristic part of the present invention will be described.
The phase correction processing unit 22 detects a phase deviation generated according to the characteristics of analog elements such as the multipliers 3 and 4 and the 90 ° phase shifter 6 in the previous stage, and corrects them according to the detection result.
[0089]
A principle configuration example of the phase correction processing unit 22 of the present invention will be described with reference to FIG. 8 as a specific configuration example. FIG. 8 is a block diagram showing an example of the basic configuration of the phase correction processing unit 22 inside the digital signal processing unit 20 of the present invention.
In principle, the phase correction processing unit 22 in the digital signal processing unit 20 of the present invention includes a multiplier 61, a multiplier 62, an adder 63, an LPF 64, an integrator 65, and a multiplier 66. Has been.
[0090]
The multiplier 62 detects a phase deviation by multiplying the in-phase component (I input) and the quadrature component (Q input) of the digital signal input to the phase correction processing unit 22.
The LPF 64, the integrator 65, and the multiplier 66 converge the phase deviation detected by the multiplier 62 using a control loop.
The multiplier 62, the LPF 64, the integrator 65, and the multiplier 66 are parts for detecting and controlling the phase deviation due to the characteristic of the analog element in the previous stage of the digital signal processing unit 20.
[0091]
The multiplier 61 multiplies the phase deviation value converged by the control loop by the in-phase component (Q input).
The adder 63 subtracts the result multiplied by the multiplier 61 from the quadrature component (Q input) to obtain a quadrature output (Q output).
The multiplier 61 and the adder 63 are parts for correcting the phase deviation due to the characteristics of the analog element in the previous stage of the digital signal processing unit 20.
[0092]
The operation principle of the phase correction processing unit 22 in the digital signal processing unit 20 of the present invention will be described with reference to FIGS.
Input signal x (t) = cos (ω from antenna _C t + θ) (ω _C t: angular frequency of the desired signal), and the output signal of the local oscillator 5 'is cos (ω _C ′ T) When the phase angle of the 90 ° phase shifter 6 is 90 ° + Δφ, the in-phase (I) and quadrature (Q) inputs input to the phase correction processing unit 22 are expressed by the following equations. (Here, the amplitude deviation between the in-phase (I) and quadrature (Q) inputs is 0 dB.)
[0093]
cos (ω _C t + θ) [cos (ω _C 'T) -jsin (ω _C 'T + Δφ)]
= (1/2) {cos (ω _C ′ −ω _C ) T + θ} -j (1/2) [sin {(ω _C ′ −ω _C ) T + θ−Δφ}]
[0094]
Then, the multiplier 62 multiplies the in-phase (I) input and the quadrature (Q) input, and the multiplication result is as follows.
I input × Q input = − (1/4) {cos (ω _C ′ −ω _C ) T + θ} sin {(ω _C ′ −ω _C ) T + θ−Δφ}
=-(1/8) sin (Δφ)
[0095]
The input signal is (ω _C ′ −ω _C ) If t + θ = α and cos (Δφ) ≒ 1,
Input signal = (1/2) {cosα} −j (1/2) [sin (Δφ) cos (α) + cos (Δφ) sin (α)]
= (1/2) {cosα} -j (1/2) [sin (Δφ) cos (α) + sin (α)]
[0096]
Here, cos (α) is an in-phase (I) input signal and sin (α) is a quadrature (Q) input signal. If these are I and Q, respectively, sin (Δφ) detected as I in FIG. (The coefficient is normalized to 1) is multiplied by the multiplier 61, subtracted by the adder 63 from the quadrature (Q) side input signal, and the I and Q input and output signals are normalized to 1, the output is as follows. It becomes an expression.
Output signal = {I} −j {Isin (Δφ) −Isin (Δφ) + Q}
= {I} -j {Q}
Thus, phase correction processing is performed.
[0097]
Note that the LPF 64, the integrator 65, and the multiplier 66 in FIG. 8 are elements constituting the control loop 69, and Gpp is a constant that is inversely proportional to the loop time constant.
[0098]
Next, the amplitude correction processing unit 21 in the digital signal processing unit 20 which is another characteristic part of the present invention will be described.
The amplitude correction processing unit 21 detects the amplitude deviation generated according to the characteristics of the analog elements such as the multipliers 3 and 4 and the 90 ° phase shifter 6 in the previous stage of the digital signal processing unit 20, and according to the detection result. To correct.
[0099]
Next, a basic configuration example of the amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention will be described with reference to FIG. 9 as a specific configuration example. FIG. 9 is a block diagram showing an example of the basic configuration of the amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention.
In principle, the amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention includes a squarer 71, a multiplier 72, a squarer 73, a subtractor 74, an LPF 75, an integrator 76, and a multiplier. 77 and an adder 78.
[0100]
The squarer 71 squares the in-phase component (I input) of the digital signal input to the amplitude correction processing unit 21.
The squarer 73 squares the quadrature component (Q input) of the digital signal input to the amplitude correction processing unit 21.
The subtractor 74 detects an amplitude deviation by subtracting the in-phase component (I input) square value from the squarer 71 and the quadrature component (Q input) square value from the squarer 73.
[0101]
The LPF 75, the integrator 76, and the multiplier 77 converge the amplitude deviation detected by the subtractor 74 by the control loop.
The squarers 71 and 73, the subtractor 74, the LPF 75, the integrator 76, and the multiplier 77 are parts for detecting and controlling the amplitude deviation due to the characteristics of the analog element in the preceding stage of the digital signal processing unit 20.
[0102]
The adder 78 subtracts or adds the value of the amplitude deviation converged by the control loop from a value proportional to the input amplitude (input amplitude proportional value).
The multiplier 72 multiplies the value based on the amplitude deviation obtained by the adder 78 by the in-phase component (Q input) to obtain a quadrature output (Q output).
The adder 78 and the multiplier 72 are portions for correcting the amplitude deviation due to the characteristic of the analog element in the previous stage of the digital signal processing unit 20.
[0103]
The operation principle of the amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention will be described with reference to FIGS.
In FIG. 9, the gain of the multiplier (mixer) 3 shown in FIG. ₁ , Multiplier (mixer) 4 gain A ₂ , A ₁ / A ₂ = Δg, the input signal x (t) = cos (ω _C The output when 't + φ) passes through LPF7 and LPF8 is as follows.
[0104]
y (t) = x (t) [cos (ω _C 'T) -j (Δg) sin (ω _C 'T + Δφ)]
= Cos (ω _C t + θ) [cos (ω _C 'T) -j (Δg) sin (ω _C 'T + Δφ)]
= Cos (ω _C ′ −ω _C ) T + θ] −j [(Δg) sin (ω _C ′ −ω _C ) T + Δφ−θ}]
[0105]
In FIG. 9, assuming that the in-phase input from the previous stage is I and the quadrature input from the previous stage is Q, the outputs of the squarer 71 and the squarer 73 are respectively given by the following equations.
I ² = (1/2) (1 + cos {2 [(ω _C ′ −ω _C ) T + θ]}
Q ² = (Δg) ² (1/2) (1-cos {2 [(ω _C ′ −ω _C ) T + θ + Δφ]}
[0106]
Here, if Δg = 1 + ΔA is replaced,
Δg ² = 1 + 2ΔA + ΔA ² ≒ 1 + 2ΔA
It becomes.
[0107]
Cos {2 [(ω _C ′ −ω _C ) T + θ]} is sufficiently attenuated, the output of the LPF 75 is given by the following equation.
Q ² -I ² = (Δg) ² (1/2) −1 / 2≈ΔA (ΔA ² Is ignored because 1> ΔA)
[0108]
The LPF 75, the integrator 76, and the multiplier 77 in FIG. 9 are elements constituting the control loop 79, and Gp is a constant that is inversely proportional to the loop time constant.
When the output (1-ΔA) of the adder 78 is multiplied by the quadrature input (1 + ΔA) on the Q side,
(1-ΔA) (1 + ΔA) → 1 (ΔA ² Is ignored because 1> ΔA)
The error is compensated. (Here I ² And Q ² Is normalized to 1. )
[0109]
A specific configuration example of the phase correction processing unit 22 in the digital signal processing unit 20 of the present invention is shown in FIG. 10, and a specific configuration example of the amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention is shown in FIG. Shown in FIG. 10 is a block diagram showing a specific configuration example of the phase correction processing unit 22 in the digital signal processing unit 20 of the present invention. FIG. 11 shows an amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention. It is a block diagram which shows the specific structural example of these.
[0110]
As a specific configuration example of the phase correction processing unit 22 in the digital signal processing unit 20 of the present invention, as shown in FIG. 10, the LPF 64 constituting the control loop 69 includes multiplier 62 output and multiplier 84 output. , An adder 83 for delaying the output of the adder 83, a multiplier 84 for multiplying the output of the delay 85 by a coefficient 1, and a multiplier 86 for multiplying the output of the delay 85 by a coefficient 2. It is composed of
[0111]
Further, the integrator 65 includes an LPF 64 output, an adder 88 that adds the output of the delay unit 89, and a delay unit 89 that delays the output of the adder 88.
[0112]
Similarly, as a specific configuration example of the amplitude correction processing unit 21 in the digital signal processing unit 20 of the present invention, as shown in FIG. 11, the LPF 75 constituting the control loop 79 multiplies the output of the subtractor 74. An adder 93 for adding the output of the adder 94, a delay unit 95 for delaying the output of the adder 93, a multiplier 94 for multiplying the output of the delay unit 95 by a coefficient 1, and a multiplication for multiplying the output of the delay unit 95 by a coefficient 2. And the device 96.
[0113]
The integrator 76 includes an LPF 75 output, an adder 98 for adding the delay 99 output, and a delay 99 for delaying the adder 98 output.
[0114]
The digital signal processing unit 20 can be realized by either hardware that can configure a logic circuit such as an FPGA (Field Programmable Gate Array F) or a DSP (Digital Signal Processor) or software that performs numerical operations.
[0115]
In order to confirm the effectiveness of the present invention, a computer simulation was performed. The specification of the simulation is that the maximum bandwidth is (1/4) f. _s (F _s : Sampling frequency), the desired wave frequency is f _L + F _s / 24 (f _L : Local transmission frequency), image wave frequency is f _L -F _s / 16, the initial phase deviation was 10 °, and the initial amplitude deviation was 1 dB.
When the initial phase deviation is 10 °, the initial amplitude deviation is 1 dB, and the correction process is not performed, the image removal ratio is about 20 dB. However, when the correction process is performed, the phase deviation is 0 by the correction process. It was confirmed that the image deviation ratio of .05 ° and the amplitude deviation converged within 0.01 dB and an image suppression ratio of about 60 dB or more can be realized.
[0116]
According to the low IF direct detection circuit of the present invention, before the image removal process is performed in the digital signal processing unit 20, the amplitude correction processing unit 21 uses the multipliers 3 and 4, the 90 ° phase shifter 6 and the like. Since the amplitude deviation (error) due to the analog processing element is detected and corrected, the amplitude deviation (error) can be removed without increasing the hardware configuration and the processing load, and in the image removal process in the subsequent stage There is an effect that the image removal ratio can be improved.
[0117]
Further, according to the low IF direct detection circuit of the present invention, before performing the image removal processing in the digital signal processing unit 20, the phase correction processing unit 22 uses the multipliers 3 and 4 and the 90 ° phase shifter. Since phase deviations (errors) caused by analog processing elements such as 6 are detected and corrected, phase deviations (errors) can be removed without increasing the hardware configuration and processing load, and subsequent image removal This has the effect of improving the image removal ratio in processing.
[0118]
In addition, according to the low IF direct detection circuit of the present invention, before the image removal processing is performed in the digital signal processing unit 20, the amplitude correction processing unit 21 and the phase correction processing unit 22 use multipliers 3, 4 and Since the amplitude deviation (error) and phase deviation (error) caused by the analog processing element such as the 90 ° phase shifter 6 are detected and corrected, the amplitude deviation (without increasing the hardware configuration and processing load) Error) and phase deviation (error) can be removed, and the image removal ratio in the subsequent image removal processing can be improved.
Specifically, image removal of about 60 dB, which was not obtained by conventional analog processing and digital processing, can be performed.
[0119]
Further, according to the low IF direct detection circuit of the present invention, the phase correction processing unit 22 in the digital signal processing unit 20 has an in-phase component (I input) and a quadrature component ( Q input) is detected by the analog elements such as the multiplier 3, 4 and the 90 ° phase shifter 6 in the previous stage, and the phase deviation generated according to the characteristic is detected by the LPF 64, the integrator 65 and the multiplier 66. Then, the detection result of the phase deviation is converged in the control loop, the in-phase component (I input) is multiplied by the detection result converged by the multiplier 61, and the multiplication result is subtracted from the quadrature component (Q input) by the adder 63. Since the correction is made into the quadrature component (Q) output, the phase deviation generated in the analog element can be corrected by a combination of a simple configuration and a simple process without increasing the hardware configuration and the processing load. phase The difference that can be removed (error), there is an effect capable of improving the image rejection ratio in a subsequent stage of the image removal process.
[0120]
Further, according to the low IF direct detection circuit of the present invention, the amplitude correction processing unit 21 in the digital signal processing unit 20 squares the in-phase component (I input) of the digital signal input to the squarer 71, Squarer 73 squares the quadrature component (Q input), and subtracter 74 subtracts the squared result to generate according to the characteristics of analog elements such as multiplier 3, 4 and 90 ° phase shifter 6 in the previous stage. The detected amplitude deviation is detected, the detection result of the amplitude deviation is converged in the control loop by the LPF 75, the integrator 76, and the multiplier 77, and the detection result converged by the adder 78 is subtracted or added from the value proportional to the input amplitude. Since the multiplier 72 multiplies the value based on the amplitude deviation obtained by the adder 78 with the in-phase component (Q input) to obtain the quadrature component (Q) output, a combination of a simple configuration and a simple process By analog elements Since the generated amplitude deviation can be corrected and performed by digital signal processing, the amplitude deviation (error) can be removed without increasing the hardware configuration and processing load, and the image removal ratio in the subsequent image removal processing is improved. There is an effect that can be done.
[0121]
As described in detail above, by implementing the present invention, when image removal is performed by digital signal processing in a conventional low-IF receiver, analog processing elements such as a mixer and a 90 ° phase shifter are mainly used. In the present invention, the amplitude correction processing unit 21 uses the amplitude correction processing unit 21 before the image removal processing within the digital signal processing. Amplitude deviation correction and / or phase deviation correction by the phase correction processing unit 22 are performed, and the image deviation processing is performed after correcting the amplitude deviation and phase deviation caused by the analog processing element. Therefore, without increasing the hardware load, without increasing the processing load, and low IF with improved image removal cost There is an effect that can be configured expressions receiver.
[0122]
【The invention's effect】
According to the present invention, an in-phase component digital signal and a quadrature component digital signal that have been quadrature-detected using a local oscillator that oscillates a carrier wave having an offset with respect to the reception frequency are input, and a digital signal process Since the deviation correction processing unit detects and corrects the phase deviation from the input in-phase and quadrature component digital signals, the image removal unit is a receiver that removes the image frequency signal included in the received signal. There is an effect that the image rejection ratio can be improved by correcting the phase deviation caused by the analog element while keeping the load of the wear and the processing load small.
[0123]
According to the present invention, an in-phase component digital signal and a quadrature component digital signal that are quadrature-detected using a local oscillator that oscillates a carrier wave having a frequency offset from the reception frequency are input, and the amplitude is obtained by digital signal processing Since the deviation correction processing unit detects and corrects the amplitude deviation from the input in-phase and quadrature component digital signals, the image removal unit is a receiver that removes the image frequency signal included in the reception signal. There is an effect that the image rejection ratio can be improved by correcting the amplitude deviation caused by the analog element while keeping the load of the wear and the processing load small.
[0124]
According to the present invention, an amplitude deviation correction processing unit that corrects an amplitude deviation and a phase deviation correction processing unit that corrects a phase deviation are provided for a digital signal, and the image removal unit corrects the amplitude deviation and the phase deviation. Since the receiver uses the above-mentioned low-IF method that performs image removal processing on digital signals, the image is corrected by correcting amplitude deviation and phase deviation caused by analog elements while keeping hardware load and processing load small. The removal ratio can be improved.
[0125]
According to the present invention, the phase deviation correction processing unit detects the phase deviation by multiplying the in-phase component and the quadrature component of the input digital signal, and multiplies the detected phase deviation by the in-phase component and multiplies the result. Therefore, the phase deviation caused by analog elements can be reduced with a simple configuration and simple processing while keeping the hardware load and processing load small. There is an effect that the image removal ratio can be improved by correcting.
[0126]
According to the present invention, the amplitude deviation correction processing unit calculates the amplitude deviation based on the difference value between the square value of the in-phase component and the square value of the quadrature component of the input digital signal, and sets the amplitude deviation value as the input amplitude. Since it is the above-mentioned receiver that multiplies the value obtained by subtracting or adding from the proportional value with the quadrature component to obtain the quadrature output, the hardware load and processing load are kept small with a simple configuration and simple processing. There is an effect that the image rejection ratio can be improved by correcting the amplitude deviation caused by the analog element.
[Brief description of the drawings]
FIG. 1 is a configuration block diagram showing a principle configuration example of a direct detection circuit according to the present invention.
FIG. 2 is a block diagram showing a first configuration example inside the digital signal processing unit of the present invention.
FIG. 3 is a block diagram illustrating a second configuration example inside the digital signal processing unit of the present invention;
FIG. 4 is a block diagram showing an example of the internal configuration of a complex frequency conversion unit in the digital signal processing unit of the present invention.
FIG. 5 is a block diagram showing a third configuration example in which a Hilbert filter is used instead of the complex frequency conversion processing unit in FIGS.
6 is a block diagram illustrating a fourth configuration example using a complex coefficient filter in place of the complex frequency conversion processing unit in FIGS. 2 and 3 and the Hilbert filter in FIG.
FIG. 7 is an explanatory diagram for explaining the principle of image removal by a complex coefficient filter;
FIG. 8 is a block diagram showing an example of the basic configuration of a phase correction processing unit inside the digital signal processing unit of the present invention.
FIG. 9 is a block diagram showing an example of the basic configuration of an amplitude correction processing unit inside the digital signal processing unit of the present invention.
FIG. 10 is a block diagram showing a specific configuration example of a phase correction processing unit in the digital signal processing unit of the present invention.
FIG. 11 is a block diagram illustrating a specific configuration example of an amplitude correction processing unit in the digital signal processing unit of the present invention.
FIG. 12 is a configuration block diagram of a general direct detection circuit that realizes a direct detection system;
FIG. 13 is an explanatory diagram showing a state of frequency conversion (frequency spectrum) in a quadrature detection method;
FIG. 14 is a configuration block diagram of a configuration example of a conventional low IF type direct detection circuit;
FIG. 15 is an explanatory diagram showing a state (frequency spectrum) of frequency conversion of low-IF type quadrature detection;
FIG. 16 is a configuration block diagram of a configuration example of a direct detection circuit provided with an image signal removal process in a conventional low IF method.
FIG. 17 is an explanatory diagram showing a state of a frequency spectrum of frequency conversion in a low IF type direct detection circuit;
FIG. 18 is a block diagram illustrating a configuration example of a direct detection circuit that removes an image signal by digital signal processing;
FIG. 19 is a block diagram illustrating a specific configuration example in a digital signal processing unit of a direct detection circuit that removes an image signal by digital signal processing;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Band-pass filter (BPF), 2 ... Amplifier, 3, 4 ... Multiplier, 5, 5 '... Local oscillator, 6 ... 90 degree phase shifter, 7, 8 ... Low-pass filter (LPF), DESCRIPTION OF SYMBOLS 9,10 ... AD converter, 11 ... Baseband demodulation part, 12 ... Frequency conversion processing part, 13, 13 '... Image removal processing part, 20 ... Digital signal processing part, 21 ... Amplitude correction processing part, 22 ... Phase correction Processing unit, 23, 23 '... Image removal processing unit, 24 ... Complex frequency conversion unit, 25, 26 ... Low pass filter (LPF), 27, 27' ... Complex frequency conversion unit, 28a, 28b ... LPF, 29 DESCRIPTION OF SYMBOLS ... Demodulation process part 31 ... Hilbert filter 32 ... Delay device 33 ... Adder 41 ... SIN table 42 ... COS table 43, 44, 45, 46 ... Multiplier 47, 48 ... Adder 51 ... Coefficient a, 52 ... Coefficient b 53, 54, 55, 56 ... multiplier 57, 58 ... adder 61,62 ... multiplier 63 ... adder 64 ... LPF 65 ... integrator 66 ... multiplier 69 ... control loop 71 73 ... Squarer, 72 ... Multiplier, 74 ... Subtractor, 75 ... LPF, 76 ... Integrator, 77 ... Multiplier, 78 ... Adder 79 ... Control loop, 83 ... Adder, 84, 86 ... Multiplier 85 ... Delayer, 88 ... Adder, 89 ... Delayer, 93 ... Adder, 94, 96 ... Multiplier, 95 ... Delayer, 98 ... Adder, 99 ... Delayer

Claims (3)

直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う受信機において、
受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、
前記周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、
前記デジタル信号に変換された信号に対して、位相偏差を補正する位相偏差補正処理部、及び振幅偏差を補正する振幅偏差補正処理部と、
前記位相偏差及び前記振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、
前記イメージ除去された信号に対して前記オフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有し、
前記位相偏差補正処理部が、入力されるデジタル信号の同相成分及び直交成分を乗算することにより位相偏差を検出し、前記検出した位相偏差を低域ろ波し、積分して、ループ時定数に逆比例する定数を乗算する制御ループにより収束させ、前記収束させた位相偏差を前記同相成分と乗算して、前記乗算した結果を前記直交成分から減算して直交出力とする位相偏差補正処理部であることを特徴とする受信機。In a receiver that performs demodulation processing by converting to a baseband by a local oscillator of orthogonal carrier signals,
A first frequency converter that converts the frequency to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency;
An analog-digital converter that converts the frequency-converted received signal from an analog signal to a digital signal;
A phase deviation correction processing unit that corrects a phase deviation and an amplitude deviation correction processing unit that corrects an amplitude deviation for the signal converted into the digital signal;
An image removal unit that performs image removal processing on the digital signal in which the phase deviation and the amplitude deviation are corrected;
A second frequency conversion unit that performs a frequency conversion process for removing the offset from the image-removed signal;
The phase deviation correction processing unit detects the phase deviation by multiplying the in-phase component and the quadrature component of the input digital signal, and the detected phase deviation is low-pass filtered and integrated to obtain a loop time constant. A phase deviation correction processing unit that converges by a control loop that multiplies an inversely proportional constant, multiplies the converged phase deviation by the in-phase component, and subtracts the multiplied result from the quadrature component to obtain a quadrature output. A receiver characterized by being. 直交した搬送波信号の局部発振器により基底帯域に変換して復調処理を行う受信機において、
受信周波数に対するオフセットを有する局部発振周波数で低域に周波数変換する第１の周波数変換部と、
前記周波数変換された受信信号をアナログ信号からデジタル信号に変換するアナログ−デジタル変換部と、
前記デジタル信号に変換された信号に対して、位相偏差を補正する位相偏差補正処理部、及び振幅偏差を補正する振幅偏差補正処理部と、
前記位相偏差及び前記振幅偏差が補正されたデジタル信号に対してイメージ除去処理を施すイメージ除去部と、
前記イメージ除去された信号に対して前記オフセットを取り除く周波数変換処理を行う第２の周波数変換部とを有し、
前記振幅偏差補正処理部が、入力されるデジタル信号の同相成分を自乗し、入力されるデジタル信号の直交成分を自乗し、前記２つの自乗した結果の差をとることにより振幅偏差を検出し、前記検出した振幅偏差を低域ろ波し、積分して、ループ時定数に逆比例する定数を乗算する制御ループにより収束させ、前記収束させた振幅偏差を入力振幅に比例する値から減算又は加算し、前記減算又は加算した結果を前記直交成分と乗算して直交出力とする振幅偏差補正処理部であることを特徴とする受信機。In a receiver that performs demodulation processing by converting to a baseband by a local oscillator of orthogonal carrier signals,
A first frequency converter that converts the frequency to a low frequency with a local oscillation frequency having an offset with respect to the reception frequency;
An analog-digital converter that converts the frequency-converted received signal from an analog signal to a digital signal;
A phase deviation correction processing unit that corrects a phase deviation and an amplitude deviation correction processing unit that corrects an amplitude deviation for the signal converted into the digital signal;
An image removal unit that performs image removal processing on the digital signal in which the phase deviation and the amplitude deviation are corrected;
A second frequency conversion unit that performs a frequency conversion process for removing the offset from the image-removed signal;
The amplitude deviation correction processing unit squares the in-phase component of the input digital signal, squares the quadrature component of the input digital signal, and detects the amplitude deviation by taking the difference between the two squared results, The detected amplitude deviation is low-pass filtered, integrated, and converged by a control loop that multiplies a constant inversely proportional to the loop time constant, and the converged amplitude deviation is subtracted or added from a value proportional to the input amplitude. And a receiver that is an amplitude deviation correction processing section that multiplies the result of the subtraction or addition with the orthogonal component to generate an orthogonal output. 振幅偏差補正処理部が、入力されるデジタル信号の同相成分を自乗し、入力されるデジタル信号の直交成分を自乗し、前記２つの自乗した結果の差をとることにより振幅偏差を検出し、前記検出した振幅偏差を低域ろ波し、積分して、ループ時定数に逆比例する定数を乗算する制御ループにより収束させ、前記収束させた振幅偏差を入力振幅に比例する値から減算又は加算し、前記減算又は加算した結果を前記直交成分と乗算して直交出力とする振幅偏差補正処理部であって、
前記位相偏差補正処理部が、前記振幅偏差補正処理部の前段に構成されることを特徴とする請求項１記載の受信機。The amplitude deviation correction processing unit squares the in-phase component of the input digital signal, squares the quadrature component of the input digital signal, detects the amplitude deviation by taking the difference between the two squared results, The detected amplitude deviation is low-pass filtered, integrated, and converged by a control loop that multiplies a constant inversely proportional to the loop time constant, and the converged amplitude deviation is subtracted or added from a value proportional to the input amplitude. An amplitude deviation correction processing unit that multiplies the orthogonal component by the result of the subtraction or addition to obtain an orthogonal output,
The position phase difference compensation processing unit, a receiver according to claim 1, characterized in that it is configured in front of the amplitude deviation compensation processing unit.

Images