JP4283739B2 - 対向電流コンバータ力率補正パワーサプライ - Google Patents

Description

（１．発明の分野）
本発明は、概して、パワーサプライに関し、より具体的には、力率補正を実行する対向電流（ｏｐｐｏｓｅｄ ｃｕｒｒｅｎｔ）コンバータを有するパワーサプライに関する。

パワーサプライは、パワーのソースとして、電子回路を有するほとんどのデバイスを含む多くの電気デバイスにおいて利用される。パワーサプライは、単相または多相の交流電流ソースからの入力パワーを利用して出力パワーを生成し得る。出力パワーは、所定の範囲の出力電流で、１つ以上の所定の電圧を有して生成され得る。出力パワーは、パワーサプライがサービスを行う負荷に依存する、ほぼ任意の大きさの交流電流（ＡＣ）または直流電流（ＤＣ）であり得る。

いくつかのパワーサプライおよび関連した電気デバイスの負荷は、非線形パワー電子負荷として分類され得る。このような非線形パワー電子負荷は、通常、過剰な負荷電流高調波による所望でない低力率によって特徴付けられる整流器／キャパシタ入力段を備える。負荷電流高調波は、このような非線形パワー電子負荷に供給されるＲＭＳ電流の大きさを増加させることになる。負荷電流高調波は結果として力率を低減させる。なぜなら、高調波電流は非線形パワー電子負荷に有用なパワーを供給しないからである。

高パワーオーディオ増幅器または磁気共鳴画像勾配型増幅器等の大きいキロワット非線形パワー電子負荷は、入力パワーのソースに著しい電流を要求する。入力パワーのソースからのパワーフィードは、制限電流を流す容量を有する回路ブレーカから負荷に供給され得る。例えば、単相配電システムである入力パワーのソースからのパワーフィードが、ほぼ１の力率の１５アンペアの持続ＲＭＳ電流で定格化された回路ブレーカから供給され得る。低力率を有する負荷が存在する場合、より多くのＲＭＳ電流が必要とされ、負荷が実質的パワーを利用しない場合でさえ、回路ブレーカはパワーフィードを開き得る。

高調波の結果として生じるさらなるＲＭＳ電流の大きさを低減するために力率補正（ＰＦＣ）が用いられ得る。力率補正は、ＡＣソースから引き込まれた電流を、ＡＣソースから引き出された電圧と同相かつ同一形状に維持するように機能することを含み得る。非線形電子負荷パワー電子負荷については、受動的および能動的力率補正アプローチがある。受動的アプローチは、直流インダクタフィルタおよび共振フィルタを含む。能動的アプローチは、ブースト派生コンバータおよび他のスイッチモードベースのシステムを含む。

一般に、ブースト派生コンバータは、入力パワーソースの周波数（通常５０〜６０Ｈｚ）よりも高いスイッチング周波数で動作して、入力電流波形の形状を制御する。ブースト派生コンバータの動作周波数は、所望でない高電流リップル周波数（例えば、歪み）をもたらし得る。力率補正に加えて、一般的な入力ブーストコンバータと呼ばれるブースト派生コンバータは、公称１００ＶＡＣ（日本）、公称１２０ＶＡＣ（米国）および公称２３０ＶＡＣ（欧州）等の範囲の入力電圧を許容する能力を有する。ブースト派生コンバータは、さらに、コンバータの出力電圧の電圧レギュレーションを提供し得る。

いくつかのＰＦＣブースト派生コンバータは、不連続導通モード（ＤＣＭ）で動作する。このようなスイッチモード動作と関連したリップル電流を最小化するために、いくつかのブースト派生コンバータがインターリーブ構成で動作する。インターリーブ構成は、スイッチング周期の間に連続的に動作して、リップル周波数を増加させる一方で、リップルの大きさを低減する複数のスイッチを備える。リップルの大きさが低減されると、所望でないライン電流をさらに低減し、従って、力率を改善する。

しかしながら、低減された大きさのリップル電流は、依然として所望でない負荷電流を生成する。さらに、パワーを処理するために経なければならない段の数に基づき、公知のブースト派生コンバータ内で著しいパワー損失が起こる。ブースト派生コンバータは、ブリッジ整流器である第１の段と、ＤＣ−ＤＣブーストコンバータである第２の段と、ガルバニック絶縁を有するＤＣ−ＤＣパワーコンバータである第３の段とを備え得る。著しく増加したパワー損失は、低供給電圧の状態の間、入力電流が高いために、公知のブースト派生コンバータにおいても生じる。いくつかのブースト派生コンバータは、さらに、インダクタを高速で磁化および消磁することができないために、ブースト派生コンバータに含まれたブーストインダクタのサイズを制限しなければならない。ブーストインダクタのサイズを制限することによって、リップル電流が増加して、低入力電圧の周期の間、入力電流がある期間にわたって歪む（ｄＩ／ｄｔ）ことを回避し得る。

従って、より低い高調波、より大きいパワー効率、およびリップル電流の最小化を有する力率補正パワーサプライが必要とされる。

（要旨）
本発明は、ＡＣパワーソースからＤＣパワーを供給するための力率補正パワーサプライを提供する。この力率補正パワーサプライは、入力段パワーコンバータおよび出力段パワーコンバータを備える。入力段パワーコンバータは、ブーストコンバータとして動作し、ＡＣ入力電圧（Ｖｉｎ）を、ブースト電圧（Ｖｂｏｏｓｔ）である第１のＤＣ電圧に変換する。出力段パワーコンバータは、ＤＣ−ＤＣコンバータとして動作し、ブースト電圧を、絶縁されたＤＣ出力電圧である第２のＤＣ電圧に変換する。ＤＣ出力電圧は、オーディオ増幅器等の負荷に供給するためにＤＣレールに供給される。

入力段パワーコンバータは、少なくとも１つの対向電流コンバータ（ｏｐｐｏｓｅｄ ｃｕｒｒｅｎｔ ｃｏｎｖｅｒｔｅｒ）と、力率補正（ＰＦＣ）コントローラとを備える。対向電流コンバータは、ＤＣ出力電圧の力率補正および電圧レギュレーションを実行するようにＰＦＣコントローラによって制御され得る。対向電流コンバータを使用するので、ＡＣ入力電圧（Ｖｉｎ）を整流するブリッジ整流器は必要なく、従って、これに伴う損失が回避される。対向電流コンバータは、さらに、ＰＦＣコントローラによるインターリーブで動作され、リップル電流を低減し、かつ力率を改善する。

対向電流コンバータは、少なくとも１対のブーストスイッチと、少なくとも１対のブーストインダクタと、少なくとも１つのブーストキャパシタとを備える。ブーストスイッチは、ＰＦＣコントローラによって選択されたデューティサイクルで開閉するように方向付けられる。１対のブーストスイッチのデューティサイクルは、１対のブーストスイッチが各デューティサイクルの間、同時に閉じられるように制御され得る。ブーストスイッチの各々が閉じられた場合、期間の中心は、実質的に同じであり得る。ブーストスイッチのデューティサイクルは、ブーストインダクタを磁化および消磁する。ブーストインダクタは、パワーソースによって、およびブーストキャパシタに蓄積されたパワーによって磁化され得る。ブーストインダクタの消磁は、ピーク充電電流（Ｉｃ）および正弦波の平均波形を有するパルス幅変調（ＰＷＭ）電圧（Ｖｃ）を供給する。ブーストキャパシタは、ＰＷＭ電圧（Ｖｃ）およびピーク充電電流（Ｉｃ）によってブースト電圧（Ｖｂｏｏｓｔ）に充電される。ピークツーピーク入力電圧（Ｖｉｎ）の大きさは、ブースト電圧（Ｖｏｏｓｔ）の大きさに対するブースト比だけ増加される。

対向電流コンバータによって生成されたＰＷＭ電圧（Ｖｃ）の正弦波の平均波形は、力率を改善するために、１対のブーストスイッチを介してＰＦＣコントローラによって制御され得る。ＰＷＭ電圧（Ｖｃ）の平均波形の振幅は、ＡＣ入力電圧（Ｖｉｎ）の波形の振幅と実質的に同じになるように制御され得る。従って、ＡＣ電流波形は、ＡＣ入力電圧（Ｖｉｎ）とほぼ同じ波形で維持され得、力率が改善される。ブーストスイッチのデューティサイクルは、約９０ＶＡＣ〜約２６５ＶＡＣ等のＡＣ入力電圧（Ｖｉｎ）の大きさの範囲を補償するように、ＰＦＣコントローラによってさらに制御される。整流されないＡＣ入力電圧（Ｖｉｎ）は、約３８０ＶＤＣ〜約４００ＶＤＣ等のブースト電圧（Ｖｏｏｓｔ）を生成するために用いられ得る。

ＰＦＣコントローラは、さらに、対向電流コンバータで力率補正パワーサプライのＤＣ出力電圧をさらにレギュレートし得る。電圧レギュレーションは、トラッキングゲイン比に基づいて制御され得る。トラッキングゲイン比は、入力電圧（Ｖｉｎ）およびＰＷＭ電圧（Ｖｃ）の所望の比である。ＰＷＭ電圧（Ｖｃ）が平均的相対大きさにおいてブーストスイッチを介して入力電圧（Ｖｉｎ）よりも小さいようにＰＦＣコントローラによって（トラッキングゲイン比に基づいて）制御されると、入力電流（Ｉｉｎ）がパワーソースから流れる。入力電流（Ｉｉｎ）の流れは、力率補正パワーサプライがパワーを負荷に供給し、かつ、ブースト電圧（Ｖｏｏｓｔ）を維持することを可能にする。ＰＷＭ電圧（Ｖｃ）がさらに低下すると、さらなる入力電流（Ｉｉｎ）が供給され、従って、さらなるパワーが負荷に供給され得る。従って、入力電流（Ｉｉｎ）は、入力電圧（Ｖｉｎ）とＰＷＭ電圧（Ｖｃ）との間の相対大きさの差を示す。

ＰＷＭ電圧（Ｖｃ）の相対大きさが、ほぼ入力電圧（Ｖｉｎ）にまで増加すると、入力電流（Ｉｉｎ）は減衰し、負荷にわずかなパワーしか供給されない一方で、依然として、ブースト電圧（Ｖｏｏｓｔ）を維持し得る。ＰＷＭ電圧の相対大きさが入力電圧（Ｖｉｎ）と等しい場合、わずかな入力電流（Ｉｉｎ）しか流れない。ＰＷＭ電圧（Ｖｃ）が増加して相対大きさが入力電圧（Ｖｉｎ）を超えると、力率補正パワーサプライは、パワーをパワーソースに戻し得る。

ＤＣ出力電圧のレギュレーションは、対向電流コンバータによって生成されたＰＷＭ電圧（Ｖｃ）の大きさを変更するために、ＰＦＣコントローラの全電圧ゲインを変更することを含み得る。力率補正パワーサプライのＤＣ出力電圧を増加するために、全電圧ゲインが低減され得る。全電圧ゲインの低下は、ＰＷＭ電圧（Ｖｃ）の振幅を減少させる。ＤＣ出力電圧を低減するために、全電圧ゲインが増加させられ得る。ＰＦＣコントローラによる電圧レギュレーションは、測定された入力電圧（Ｖｉｎ）、測定されたＤＣ出力電圧および測定された入力電流（Ｉｉｎ）に基づき得る。さらに、測定されたブースト電圧（Ｖｏｏｓｔ）を用いて、全電圧ゲインのさらなる安定化が達成され得る。

本発明の他のシステム、方法、特徴、および有利な点は、以下の図および詳細な説明を精査することによって当業者に明らかであるか、または明らかになる。すべてのこのようなさらなるシステム、方法、特徴、および有利な点がこの記載に含まれ、本発明の範囲に含まれ、かつ上記の請求項によって保護されることが意図される。

本発明は、以下の図面および記載を参照してより良く理解され得る。図におけるコンポーネントは必ずしも縮尺通りではなく、本発明の原理を説明することに力点が置かれる。さらに、図において、種々の図を通じて同じ参照符号が対応する部分を示す。

本発明による力率補正パワーサプライは、力率補正コントローラと結合された対向電流コンバータを含む入力段パワーコンバータであって、該対向電流コンバータは、ブーストキャパシタ、ブーストインダクタ、および、デューティサイクルで動作可能な１対のブーストスイッチを備え、該１対のブーストスイッチは、該ブーストインダクタを磁化するために、該デューティサイクルの一部分の間に同時に閉じられるように構成され、該１対のブーストスイッチは、第１のＤＣ電圧に該ブーストキャパシタを充電するために、該デューティサイクルの一部分の間に各々が開かれるように構成され、該１対のブーストスイッチのインターリーブされたスイッチングは、該力率補正コントローラによって、該第１のＤＣ電圧をレギュレートし、かつ該入力段パワーコンバータに供給可能なＡＣ入力電流の波形を制御するように制御可能である、入力段パワーコンバータと、該入力段パワーコンバータと結合された出力段パワーコンバータであって、該出力段パワーコンバータは、該第１のＤＣ電圧を、該第１のＤＣ電圧から絶縁された第２のＤＣ電圧に変換するように構成される、出力段パワーコンバータとを備え、これにより上記目的を達成する。

前記入力段パワーコンバータは、前記力率補正コントローラによって方向付けられるように、パワーソースからのパワーを消費し、および該パワーソースにパワーを供給してもよい。

前記１対のブーストスイッチは、力率を改善するためにＡＣ入力電圧の波形の振幅と実質的に同様である平均振幅を有する正弦波形を有するパルス幅変調電圧を形成するように、前記力率補正コントローラによって制御されてもよい。

前記出力段パワーコンバータは、直列共振スイッチモードコンバータを備えてもよい。

前記出力段パワーコンバータは、不連続電流モードの固定周波数で動作するように構成されてもよい。

前記出力段パワーコンバータは、全波ブリッジスイッチモードコンバータを備えてもよい。

前記出力段パワーコンバータは、半波ブリッジスイッチモードコンバータを備えてもよい。

前記入力段パワーコンバータと結合されたソフトスタート回路をさらに備え、該ソフトスタート回路は、複数のスイッチおよび抵抗器を備え、該入力段パワーコンバータに供給されるＡＣ入力電流を選択的に制限してもよい。

前記入力段パワーコンバータと結合されたラインフィルタをさらに備え、電磁干渉を最小化してもよい。

本発明による力率補正パワーサプライは、入力および出力を有する対向電流コンバータと、該対向電流コンバータと結合された力率補正コントローラであって、該対向電流コンバータは、パワーソースによって該入力に供給可能なＡＣライン電流の波形を制御するように該力率補正コントローラによって方向付けられる、力率補正コントローラと、該対向電流コンバータの該出力と結合された出力段パワーコンバータであって、該出力段パワーコンバータは、該対向電流コンバータの出力に供給されたＤＣブースト電圧の絶縁および電圧変換を提供するように構成される、出力段パワーコンバータとを備え、これにより上記目的を達成する。

前記対向電流コンバータは、ブーストコンバータとして、前記入力にて整流されないＡＣ電圧を受取り、かつ、前記出力にてＤＣブースト電圧を供給するように構成されてもよい。

前記力率補正コントローラは、前記対向電流コンバータを制御して、前記出力にて供給される前記ＤＣブースト電圧をレギュレートするように構成されてもよい。

前記対向電流コンバータは、周波数変調を有する前記力率補正コントローラによって電磁干渉を制御するように方向付けられてもよい。

前記対向電流コンバータは、前記ＡＣライン電流の波形を制御するために、１対のブーストスイッチを備え、該１対のブーストスイッチのそれぞれは、デューティサイクルで動作可能であり、かつ実質的に同じ時間の中心で閉じるように構成されてもよい。

前記対向電流コンバータは、ブーストキャパシタと複数のブーストスイッチとを備え、該ブーストスイッチは、前記力率補正コントローラによって該ブーストキャパシタを前記ＤＣブースト電圧に充電するようにスイッチ可能であってもよい。

前記出力段パワーコンバータは、固定周波数スイッチモードパワーコンバータと変圧器とを備え、該固定周波数スイッチモードパワーコンバータは、ＤＣ出力電圧をＤＣレールに供給するように構成され、該変圧器は、該対向電流コンバータのスイッチングノイズを最小化するようにガルバニック絶縁を有してもよい。

前記対向電流コンバータは、中心点で結合された第１のブーストキャパシタと第２のブーストキャパシタとを備え、該中心点は、該パワーサプライのコモンラインと結合するように構成され、該第１および第２のブーストキャパシタの各々は、前記ＤＣブースト電圧に充電可能であってもよい。

本発明による力率補正パワーサプライは、力率補正コントローラと、該力率補正コントローラと結合された対向電流コンバータであって、該対向電流コンバータは、整流されないＡＣ入力電圧を受取り、かつ、ＤＣブースト電圧を供給するように構成される、対向電流コンバータと、該対向電流コンバータと結合され、そして、該ＤＣブースト電圧を受取り、かつ、ＤＣ出力電圧を供給するように構成される出力段パワーコンバータであって、該力率構成コントローラは、フィードフォワード制御で構成され、該ＤＣブースト電圧の関数として該対向電流コンバータを方向付ける、出力段パワーコンバータとを備え、これにより上記目的を達成する。

前記対向電流コンバータは、中心点を介して結合された第１のブーストキャパシタと第２のブーストキャパシタとを含む、半波ブリッジコンバータを備え、該中心点は、パワーソースの前記コモンラインと結合するように構成されてもよい。

前記対向電流コンバータは、第１のブーストスイッチと第２のブーストスイッチとを備え、該第１のブーストスイッチと該第２のブーストスイッチは、前記フィードフォワード制御を有する前記力率補正コントローラによってスケーリング可能である、ダブルエッジの自然パルス幅変調される三角波のただひとつでスイッチング可能であってもよい。

前記対向電流コンバータは、インターリーブで動作するように構成され、該対向電流コンバータは、インターリーブで動作して、前記力率補正コントローラによって方向付けられる、前記整流されないＡＣ入力電圧の正弦波形と実質的に同一である平均波形を有するパルス幅変調電圧を形成してもよい。

前記対向電流コンバータは、前記ＤＣブースト電圧を供給するように並列で結合される複数の対向電流コンバータを備えてもよい。

前記対向電流コンバータは、全波ブリッジコンバータを形成するように結合された複数の対向電流コンバータを備えてもよい。

前記全波ブリッジコンバータは、４のインターリーブで動作可能であってもよい。

前記対向電流コンバータは、複数の全波ブリッジコンバータを形成するように結合された複数の対向電流コンバータを備え、該全波ブリッジコンバータは、直列で結合されてもよい。

前記対向電流コンバータは、複数の対向電流コンバータを備え、該複数の対向電流コンバータの各々は、３相のパワーソースのうちの１相と結合するように構成されてもよい。

前記力率補正コントローラは、少なくとも１つの前記ＤＣ出力電圧および整流されたＡＣ入力電流の関数として前記対向電流コンバータを方向付けるようにさらに構成されてもよい。

本発明による力率補正パワーサプライは、ＡＣ入力電圧とＡＣ入力電流とを受取り、かつＤＣブースト電圧を供給するように構成される対向電流コンバータであって、該対向電流コンバータは、デューティサイクルを有する第１のブーストスイッチおよび第２のブーストスイッチを備え、該第１および第２のブーストスイッチは、該デューティサイクルの間に同時に閉じられ得る、対向電流コンバータと、該対向電流コンバータと結合された力率を制御する手段であって、力率を制御する該手段は、該第１および該第２のブーストスイッチの該デューティサイクルを制御して、該ＡＣ入力電流の波形を調整して力率を改善する、手段とを備え、これにより上記目的を達成する。

前記ＤＣブースト電圧を所望のＤＣ出力電圧に変換する手段をさらに包含してもよい。

前記力率を制御する手段は、前記ＤＣブースト電圧の関数として前記所望のＤＣ出力電圧をレギュレートするように構成されてもよい。

前記力率を制御する手段は、前記ＤＣブースト電圧および前記所望のＤＣ出力電圧の関数として該所望のＤＣ出力電圧をレギュレートするように構成されてもよい。

前記力率を制御する手段は、前記ＤＣブースト電圧と、前記所望のＤＣ出力電圧と、前記ＡＣ入力電流との関数として該所望のＤＣ出力電圧をレギュレートするように構成されてもよい。

前記ＤＣブースト電圧を変換する手段は、前記所望のＤＣ出力電圧を前記対向電流コンバータからガルバニック絶縁するように構成されてもよい。

前記力率を制御する手段は、フィードフォワード制御で、前記ＡＣ入力電圧の大きさの関数として前記デューティサイクルを制御するように構成されてもよい。

本発明による力率補正パワーサプライは、力率補正コントローラと、該力率補正コントローラと結合された対向電流コンバータとを備え、該対向電流コンバータは、入力および出力を備え、該対向電流コンバータは、ＤＣブースト電圧の大きさをレギュレートするために、出力にて提供される該ＤＣブースト電圧の関数として該力率補正コントローラによって制御可能であり、該対向電流コンバータは、パワーソースによって該入力に供給可能であるＡＣ入力電流の波形を制御するように、該力率補正コントローラによってさらに制御可能であり、これにより上記目的を達成する。

前記対向電流コンバータはブーストキャパシタを備え、該ブーストキャパシタは、前記ＤＣブースト電圧に充電可能であってもよい。

前記ブーストキャパシタは、複数のブーストキャパシタであり、該ブーストキャパシタの各々は、前記ＤＣブースト電圧に充電可能であってもよい。

前記力率補正コントローラと結合された電流感知デバイスをさらに備え、該電流感知デバイスは、前記ＡＣ入力電流を感知するように構成され、該力率補正コントローラは、前記ＤＣブースト電圧をレギュレートし、かつ、該ＤＣブースト電圧の関数および該力率補正コントローラによって感知される該ＡＣ入力電流の波形を制御する、該力率補正コントローラによって感知されてもよい。

前記対向電流コンバータは、１対のブーストスイッチを備え、該１対のブーストスイッチは、前記ＤＣブースト電圧をレギュレートし、かつ前記ＡＣ入力電流の波形を制御するように前記力率補正コントローラによって制御可能なデューティサイクルを有してもよい。

前記１対のブーストスイッチは、各デューティサイクルの特定の部分の間、同時に閉じられるように構成されてもよい。

前記１対のブーストスイッチの前記デューティサイクルは、実質的に１であるように前記力率補正コントローラによって制御可能であってもよい。

前記力率補正コントローラは、前記ＤＣブースト電圧と比例するように変調波形をスケーリングするように構成され、前記１対のブーストスイッチは、該力率補正コントローラによって該変調波形でスイッチング可能であってもよい。

前記力率補正コントローラは、該力率補正コントローラによって感知された前記ＡＣ入力電流の関数として、出力電圧フィードバック制御ループで前記ＤＣブースト電圧を制御するように構成されてもよい。

前記力率補正コントローラは、入力電圧フィードフォワード制御ループと、出力電圧フィードバック制御ループと、電圧制御内部ループとを備え、前記ＤＣブースト電圧は、該電圧制御内部ループへのフィードフォワード制御信号として供給されてもよい。

前記対向電流コンバータの出力は、出力段パワーコンバータと結合されるように構成され、該出力段パワーコンバータは、スイッチモードコンバータと変圧器とを備え、該対向電流コンバータの出力にて供給される前記ＤＣブースト電圧の絶縁および電圧変換を提供してもよい。

本発明による方法は、力率補正パワーサプライで力率補正を実行する方法であって、該方法は、ＡＣ入力電圧とＡＣ入力電流とを有するＡＣパワーソースを提供するステップと、力率補正コントローラによって制御される対向電流コンバータで該ＡＣ入力電圧を第１のＤＣ電圧に変換するステップと、出力段パワーコンバータで該第１のＤＣ電圧を第２のＤＣ電圧に変換するステップと、負荷に供給するために該第２のＤＣ電圧をパワーレールに供給するステップとを包含し、これにより上記目的を達成する。

前記ＡＣ入力電圧を第１のＤＣ電圧に変換するステップは、前記第２のＤＣ電圧を該第１のＤＣ電圧の関数として所望の大きさにレギュレートするステップを包含してもよい。

前記対向電流コンバータは、複数のブーストインダクタと複数のブーストキャパシタとを備え、前記ＡＣ入力電圧を前記第１のＤＣ電圧に変換する動作は、前記ＡＣパワーソースおよび第１のブーストキャパシタで該ブーストインダクタの１つを磁化するステップと、該ブーストインダクタの該１つを消磁して、第２のブーストキャパシタに充電するステップとを包含してもよい。

前記ＡＣ入力電圧を前記第１のＤＣ電圧に変換するステップは、前記対向電流コンバータに含まれる第１のブーストインダクタおよび第２のブーストインダクタを連続的に磁化および消磁するために、実質的に同じ時間の中心で閉じられるべき該対向電流コンバータに含まれる第１のブーストスイッチおよび第２のブーストスイッチをスイッチングするステップを包含してもよい。

前記ＡＣ入力電圧を前記第１のＤＣ電圧に変換するステップは、前記対向電流コンバータでパルス幅変調電圧を生成して、該対向電流コンバータに含まれるブーストキャパシタを該第１のＤＣ電圧に充電するステップを包含してもよい。

前記パルス幅変調電圧を生成するステップは、該パルス幅変調電圧の相対的大きさが前記ＡＣ入力電圧の相対的大きさよりも小さくなるようにレギュレートして前記パワーレールにパワーを提供するステップを包含してもよい。

前記パルス幅変調電圧を生成するステップは、該パルス幅変調電圧の正弦波形の平均振幅を、前記ＡＣ入力電圧の波形の振幅と実質的に同様であるように調整して、力率を改善するステップを包含してもよい。

本発明による方法は、力率補正パワーサプライで力率補正を実行する方法であって、該方法は、ＡＣ入力電圧とＡＣ入力電流とを有するＡＣパワーソースを提供するステップと、力率補正コントローラによって制御される対向電流コンバータで該ＡＣ入力電圧をＤＣ電圧に変換するステップと、該対向電流コンバータによって該ＡＣ入力電圧から生成されたパルス幅変調電圧の大きさを低減して、該対向電流コンバータへのＡＣ入力電流の流れを増加させるステップと、該パルス幅変調電圧の大きさを増加させて、該対向電流コンバータへのＡＣ入力電流の流れを低減するステップとを包含し、これにより上記目的を達成する。

前記パルス幅変調電圧の大きさを増減させるステップは、前記ＤＣ電圧の関数として前記力率補正コントローラで該ＤＣ電圧をレギュレートするステップを包含してもよい。

前記パルス幅変調電圧の大きさを増減させるステップは、静止状態の間に該パルス幅変調電圧で前記ＡＣ入力電圧をトラッキングするステップを包含してもよい。

前記パルス幅変調電圧の大きさを増減させるステップは、前記力率補正コントローラで前記ＤＣ電圧と比例するように変調する三角波形をスケーリングするステップを包含してもよい。

前記パルス幅変調電圧の大きさを増減させるステップは、前記ＤＣ電圧で該ＤＣ電圧のフィードフォワード制御を実行するステップと、前記ＡＣ入力電流で該ＤＣ電圧のフィードバック制御を実行するステップとを包含してもよい。

前記パルス幅変調電圧の平均振幅を、前記ＡＣ入力電圧の振幅と実質的に同じに維持するステップをさらに包含してもよい。

前記対向電流コンバータは、第１のブーストスイッチと第２のブーストスイッチとを備え、かつ、前記パルス幅変調電圧の大きさを低減するステップは、該第１のブーストスイッチのデューティサイクルのオンタイム部分を低減するステップと、該第２のブーストスイッチのデューティサイクルのオンタイム部分を増加させるステップとを包含し、該第１および該第２のブーストスイッチの両方は、各デューティサイクルの部分の間に同時に閉じられてもよい。

前記パルス幅変調電圧の大きさを増加させるステップは、前記第１のブーストスイッチの前記デューティサイクルを増加させるステップと、前記第２のブーストスイッチの前記デューティサイクルを低減するステップとを包含してもよい。

本発明は、対向電流コンバータを使用するので、ＡＣ入力電圧（Ｖｉｎ）を整流するブリッジ整流器は必要なく、従って、これに伴う損失が回避される。対向電流コンバータは、さらに、ＰＦＣコントローラによるインターリーブで動作され、リップル電流を低減し、かつ力率を改善することができる。

（好ましい実施形態の詳細な説明）
本発明は、力率補正パワーサプライを含む。この力率補正パワーサプライは、高効率スイッチモード動作を用いてレギュレートされた出力電圧（単数または複数）を提供する。さらに、パワーサプライは、高調波およびリップル電流を最小にする。パワーサプライは入力力率を１になるように増加させる力率補正（ＰＦＣ）を有する非線形パワー電子負荷として動作する。

図１は、オーディオ増幅器１０２にレギュレートされたＤＣ電圧を供給する例示応用例における力率補正パワーサプライ１００のブロック図である。力率補正パワーサプライ１００は、１つ以上の出力パワーライン１０４に出力パワーを提供する。示された例において、出力パワーライン１０４は、正のＤＣレール１０６に提供された正のＤＣ出力電圧（＋Ｖｃｃ）と、負のＤＣレール１０８に提供された負のＤＣ出力電圧（−Ｖｃｃ）とを含む。力率補正パワーサプライ１００の他の例は、これよりも少ないか、またはこれよりも多い数の出力電圧およびレールを備え得る。力率補正パワーサプライ１００は、入力ライン１１０をさらに備え得る。ＡＣライン等のパワーソース１１２からの入力電圧（Ｖｉｎ）および入力電流（Ｉｉｎ）が入力ライン１１０に提供され得る。

示される例において、正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）の形態のＤＣ出力パワーは、オーディオ増幅器１０２の正および負のＤＣレールに供給される。ＤＣ出力パワーを利用して、オーディオ増幅器１０２は、オーディオ信号入力ライン１１４にて受信された入力オーディオ信号を増幅して、増幅されたオーディオ信号ライン１１６上に増幅された出力オーディオ信号を生成し得る。例えば、入力オーディオ信号がマイクロホンから発生され得、増幅された出力オーディオ信号がスピーカを駆動し得る。他の例において、他の負荷は、力率補正パワーサプライ１００からパワーを源とし得る。

図２は、力率補正パワーサプライ１００の例のより詳細なブロック図である。力率補正パワーサプライ１００は、入力段パワーコンバータ２０２と、出力段パワーコンバータ２０４とを備える。力率補正パワーサプライ１００は、さらに、前段２０６を備え得る。図１におけるように、パワーソース１１２は、力率補正パワーサプライ１００にパワーを供給する。パワーソース１１２によって供給された入力電圧（Ｖｉｎ）は、例えば、約９０ＶＡＣ〜約２６５ＶＡＣの範囲であり得る。

説明される例示において、力率補正パワーサプライ１００は、パワーソース１１２である単相アウトレットと取り外し可能に接続することができるパワープラグ２１０を備える。パワープラグ２１０は、フィーダライン２１２、コモンライン２１４、およびグラウンド２１６を備え得る。他の例において、パワーソース１１２に対して他の電圧範囲、位相の数、および相互接続が可能である。本明細書中で用いられるように、用語「結合された（ｃｏｕｐｌｅｄ）」および「電気的に結合された（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｕｐｌｅｄ）」は、１つ以上の中間コンポーネントを通じての直接的および間接的接続の両方として定義され、ここで、接続は電圧および電流を導通する。

前段２０６は、ラインフィルタ２２０およびソフトスタート回路２２２を備え得る。ラインフィルタ２２０は、力率補正パワーサプライ１００の入力電流リップルによって引き起こされる電磁干渉（ＥＭＩ）を低減することができる任意の形態のフィルタであり得る。ソフトスタート回路２２２は、第１の起動スイッチ２２４と、第２の起動スイッチ２２６と、正の温度係数抵抗器等の抵抗器２２８とを備え得る。第１および第２の起動スイッチ２２４および２２６は、抵抗器２２８においてスイッチングすることによって起動中に突入電流を穏やかにするように動作され得る。さらに、第１および第２の起動スイッチ２２４および２２６は、故障を検出すると、力率補正パワーサプライ１００に故障電流が流れ込むことを防止するために開かれ得る。ＥＭＩおよびソフトスタートが問題でない場合、前段２０６は不必要である。

入力段パワーコンバータ２０２は、力率補正（ＰＦＣ）コントローラ２３２によって制御される対向電流コンバータ２３０を備える。対向電流コンバータ２３０は、ＡＣ−ＤＣブーストコンバータとして動作して、整流されないＡＣ入力電圧（Ｖｉｎ）を、約３８０ＶＤＣ〜約４００ＶＤＣ等の所定のＤＣブースト電圧（Ｖｂｏｏｓｔ）に上昇させる。対向電流コンバータ２３０は、第１のブーストインダクタ（Ｌｐ）２３４、第１のブーストスイッチ（Ｓｐ）２３６、第１のブーストダイオード（Ｄｐ）２３８、および第１のブーストキャパシタ（Ｃｐ）２４０を備える。さらに、対向電流コンバータ２３０は、第２のブーストインダクタ（Ｌｎ）２４４、第２のブーストスイッチ（Ｓｎ）２４６、第２のブーストダイオード２４８（Ｄｎ）および第２のブーストキャパシタ（Ｃｎ）２５０を備える。第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０の各々は、対向電流コンバータ２３０によってブースト電圧（Ｖｂｏｏｓｔ）に別々に充電される。従って、対向電流コンバータ２３０は、実際に、ＡＣ入力電圧（Ｖｉｎ）をＤＣブースト電圧（Ｖｂｏｏｓｔ）のペアに上昇させる。

対向電流コンバータは、Ｓｔａｎｌｅｙによる米国特許第５，６５７，２１９号（’２１９特許）に記載され、これは、参考のため援用される。’２１９特許に記載された対向電流コンバータは、正および負のＤＣレールから供給されるＤＣパワーを利用して、増幅された出力パワーを負荷に提供する増幅器として動作する。しかしながら、図２に示されるように、対向電流コンバータ２３０をブーストコンバータとして動作させた場合、負荷は、ＡＣラインから取り込まれたＡＣパワーであり、ＤＣレールにパワーを供給する。換言すると、対向電流コンバータ２３０は、’２１９特許の対向電流コンバータと比較した場合、ブーストコンバータとして「逆方向（ｂａｃｋｗａｒｄｓ）」パワーフローで動作する。従って、ＡＣラインは、対向電流コンバータ２３０へ電流を駆動して入力電圧（Ｖｉｎ）と対向電流コンバータ２３０によって生成されるパルス幅変調（ＰＷＭ）電圧（Ｖｃ）との間の大きさの差に基づいて、ＤＣレールに供給する。

本明細書中で用いられる「ＰＷＭ電圧（Ｖｃ）」という用語は、対向電流コンバータ２３０における第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の高周波スイッチングによって生成される電圧の平均値のことである。力率補正を実行するために、ＰＷＭ電圧（Ｖｃ）の平均値が、ライン電圧（Ｖｉｎ）と同じ周波数および位相の正弦波で維持され得る。ＰＷＭ電圧（Ｖｃ）の正弦波および平均値は、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６のスイッチングの結果として生じたより高い周波数波形から形成される。第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の制御は、ＰＷＭ電圧（Ｖｃ）の正弦波形の振幅を制御することによって、ＰＷＭ電圧（Ｖｃ）の平均値を制御する。さらに、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の制御は、ＰＷＭ電圧（Ｖｃ）の正弦波形の周波数および位相を制御する。

’２１９特許におけるように、示された対向電流コンバータ２３０は、インターリーブの最適使用によってラインリップル電流をフィルタリングするように動作する半波ブリッジ構成である。従って、入力リップル電流は、周波数が２倍になり、かつ、振幅が最小になる。リップル電流の最小化は、所望でない電流を最小化し、従って、力率を改善する。さらに、ラインフィルタ２２０は、より経済的に構成され得る。なぜなら、最小化されたリップル電流は、規制に準拠させるための入力パワーのフィルタリングをそれほど必要とし得ないからである。対向電流コンバータ２３０は、インターリーブの実行を最適化するために、変調波形として三角波形を有するダブルエッジ自然パルス幅変調（ＰＷＭ）を利用する。

図３は、ブーストスイッチのペア（第１のブーストスイッチ（Ｓｐ）２３６および第２のブーストスイッチ（Ｓｎ）２４６）の動作を示すタイミング図である。第１の変調波形３０２は、第１のブーストスイッチ（Ｓｐ）２３６を表し、第２の変調波形３０４の動作は、第２のブーストスイッチ（Ｓｎ）２４６の動作を表す。第１および第２の変調波形３０２および３０４は、実質的にパルスの中心の共通タイムを共有し、かつ対称的に変調し、これにより、これらの波形のデューティサイクルの和がほぼ１の定数であるＰＷＭ信号である。

示された変調波形において、パワーソース１１２（図２）からの入力電圧（Ｖｉｎ）は、どちらかというと負であり、正になり得る。このような遷移は、第１および第２の変調波形３０２および３０４上の矢印によって示されるデューティおよびデューティトレンドを確立する。

図３は、変調位相図３０６をさらに含む。変調位相図３０６は、第１の変調波形３０２の変調を表す第１のベクトル３０８と、第２の変調波形３０４の変調を表す第２のベクトル３１０とを備える。図３に示される変調波形３０２および３０４は、変調位相図３０６の周囲で約１８０度均等に間隔を空けて離れる。

図２において、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４の第１の側は、パワーソース１１２からのフィーダライン２１２と電気的に結合される。第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４の第２の側は、各々第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の第１の側、ならびに各々第１および第２のブーストダイオード（Ｄｐ、Ｄｎ）２３８および２４８の一方の側と電気的に結合される。第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の他方の側は、各々第２および第１のブーストダイオード（Ｄｎ、Ｄｐ）２４８および２３８の他方の側、各々第１および第２のブーストキャパシタ（ＣｐおよびＣｎ）２４０および２５０の第１の側、ならびに各々第１および第２のブースト電圧出力ライン２５２および２５４と結合される。第１および第２のブーストキャパシタ（ＣｐおよびＣｎ）２４０および２５０の他方の側は、ブースト中心点２５６と電気的に結合される。ブースト中心点２５６は、さらに、コモンライン２１４と電気的に結合される。

第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４は、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の動作によって磁化および消磁される。第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４を磁化するためのパワーは、パワーソース１１２から、および、第１および第２のブーストキャパシタ（ＣｐおよびＣｎ）２４０および２５０からも提供される。第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６と２４６は、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４と２４４と第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）Ｌｐ）２４０と２５０との間に、接続される。従って、第１ブーストキャパシタ（Ｃｐ）２４０に蓄積される電圧は、パワーソース２１２からの利用可能な電圧が第１のブーストインダクタ（Ｌｐ）２３４を磁化するように寄与し得る。同様に、第２のブーストキャパシタ（Ｃｎ）２５０に蓄積される電圧は、パワーソース２１２からの利用可能な電圧が第２のブーストインダクタ（Ｌｎ）２４４を磁化するように寄与し得る。

第２のブーストキャパシタ（Ｃｎ）２５０に蓄積されたエネルギーは、第１のブーストインダクタ（Ｌｐ）２３４の消磁から導出される。同様に、第１のブーストキャパシタ（Ｃｐ）２４０に蓄積されたエネルギーは、第２のブーストインダクタ（Ｌｎ）２４４の消磁から導出される。第１のブーストインダクタ（Ｌｐ）２３４は、正のインダクタ電圧と負の電流（例えば、Ｖ−Ｉ平面の第４象現）で磁化される。負の電流は、入力段２０２から出てパワーソース２１２に流れるという規則が理解されるべきである。さらに、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２６４の各々の正端子は、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６と各々電気的に結合される。

従って、第１のブーストスイッチ（Ｓｐ）２３６が開いているとき（第１のブーストインダクタ（Ｌｐ）２３４の消磁モード）に、電流は、コモンライン２１４から第２のブーストキャパシタ（Ｃｎ）２５０、第１のブーストダイオード（Ｄｐ）２３８および第１のブーストインダクタ（Ｌｐ）２３４を通ってフィーダリン２１２に流れる。他方、第２のブーストインダクタ（Ｌｎ）２４４は、負のインダクタ電圧および正の電流（例えば、第２の象現）であるエネルギーで磁化される。従って、第２のブーストスイッチ（Ｓｎ）２４６が開いているときに、正の電流は、フィーダライン２１２から第２のブーストインダクタ（Ｌｎ）２４４、第２のブーストダイオード（Ｄｎ）２４８および第１のブーストキャパシタ（Ｃｐ）２４０を通ってコモンライン２１４に流れる。

第１のブーストインダクタ（Ｌｐ）２３４の消磁は、第１のブーストスイッチ（Ｓｐ）２３６が開いているときに開始し、電流が、第１のブーストダイオード（Ｄｐ）２３８を通って第１のブーストインダクタ（Ｌｐ）２３４から第２のブーストキャパシタ（Ｃｎ）２５０に流れ込むことを可能にする。第１のブーストインダクタ（Ｌｐ）２３４の消磁が終了し、そして、第１のブーストスイッチ（Ｓｐ）２３６が閉じていると磁化が再開する。同様に、第２のブーストスイッチ（Ｓｎ）２４６が開くと、第２のブーストインダクタ（ＬＮ）２４４の消磁が開始し、第２のブーストインダクタ（Ｌｎ）２４４からの電流が第２のブーストダイオード（Ｄｎ）２４８を通って流れ第１のブーストキャパシタ（Ｃｐ）２４０に流れ込むことが可能になる。

第２のブーストインダクタ（Ｌｎ）２４４の消磁が終了し、そして、第２のブーストスイッチ（Ｓｎ）２４６が閉じていると磁化が再開する。第１のブーストインダクタ（Ｌｐ）２３６が大きい負のインダクタ電流または正の入力電流（Ｉｉｎ）を搬送すべき場合にはいつでもパワーソース２１２がサイクルの負の部分にあるという事実によって磁化が促進される。同様に、第２のブーストインダクタ（Ｌｎ）２４６が大きい正のインダクタ電流または負の入力電流（Ｉｉｎ）を搬送すべき場合にいつでもライン１１２がサイクルの正の部分にある。入力電圧（Ｖｉｎ）が実質的に、入力電流（Ｉｉｎ）と同じ波形である場合、コンバータが抵抗負荷として機能した結果として高力率になる。

効率的な磁化サイクルは、入力電流（Ｉｉｎ）スルーレートが制限されることなく、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４のより大きい値のブーストインダクタンスの使用を可能にする。より大きい値のブーストインダクタンスを用いることによって、パワーソース１１２に印加されるリップル電流を低減する。第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０に蓄積された電圧は、パワーソース１１２によって供給される最大ピーク電圧よりも大きくなる。こうならない場合、入力電圧（Ｖｉｎ）がピークの間、意図されない電流が第１および第２のブーストダイオード（Ｄｐ、Ｄｎ）２３８および２４８を通って流れる。

従って、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０の電圧は、入力電圧（Ｖｉｎ）を越えるようにブーストされる。例えば、約２６５Ｖ ＲＭＳの高さのライン電圧（Ｖｉｎ）での動作は、個々の第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）の電圧が約３８０ＶＤＣ〜約４００ＶＤＣになるようにブーストされることを必要とし得る。この例において、ブーストスイッチ（Ｓｐ）２３６および（Ｓｎ）２４６ならびにブーストダイオード（Ｄｐ）２３８および（Ｄｎ）２４８は、全電圧の約７６０〜約８００ＶＤＣに曝され得る。

第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０に提供されたＰＷＭ電圧（Ｖｃ）およびピーク充電電流（Ｉｃ）は、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の連係動作によって生成された正弦波形である。振幅、従って、ＰＷＭ電圧（Ｖｃ）の波形の平均値もまた、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の連係動作によって制御され得る。さらに、ＰＷＭ電圧（Ｖｃ）の大きさ、従って、ピーク充電電流（Ｉｃ）の大きさは、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６の連係動作によって制御され得る。

起動中、ブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０の第１の充電が、パワーソース１１２のライン電圧（Ｖｉｎ）および低周波ピーク充電電流（Ｉｃ）から行われ得る。ピーク充電電流（Ｉｃ）は、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４、ならびに第１および第２のフリーホイーリングブーストダイオード（Ｄｐ、Ｄｎ）２３８および２４８を通って流れ得る。対向電流コンバータ２３０は、初期ブースト電圧（Ｖｂｏｏｓｔ）を生成するためにＰＷＭ電圧（Ｖｃ）の生成の動作を行う必要がない。第１および第２のブーストキャパシタ（Ｃｐ，Ｃｎ）２４０および２５０の初期充電から生じる突入電流は、ソフトスタート回路２２２で穏やかにされ得る。第１の起動スイッチ２２４を閉じ、かつ、第２の起動スイッチ２２６を開いたままの状態にすることによって、突入電流を穏やかにするために抵抗器２２８のインピーダンスが用いられ得る。後続の起動で、第２の起動スイッチ２２６が閉じられ得る。故障状態が生じた場合、第１の起動スイッチ２２４および第２の起動スイッチ２２６の両方が開かれて、パワーソース１１２からの入力電流（Ｉｉｎ）の流れを停止させるように動作され得る。

示された力率補正パワーサプライ１００において、対向電流コンバータ２３０は、入力電圧（Ｖｉｎ）に直接結合される。ブリッジ整流器段は用いられない。従って、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６にわたるピークツーピーク入力電圧（Ｖｉｎ）は、ブリッジ整流器段によって整流された入力電圧（Ｖｉｎ）の大きさの２倍の大きさである。

第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２２６および２４６が実質的に同じ時間中心で動作されるので、入力電圧（Ｖｉｎ）波形の低電圧部分を正確にトラッキングし、かつＰＷＭ電圧（Ｖｃ）を生成するためのさらなるスイッチ、インダクタおよび／またはキャパシタは必要でなく、かつ、力率補正パワーサプライ１００内のブリッジ整流器段がないので、損失が低減される。絶縁されたゲートバイポーラトランジスタ（ＩＧＢＴ）または他のタイプのデバイス等の高電圧スイッチ技術は、より高いピークツーピーク入力電圧（Ｖｉｎ）を許容するために、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６に利用され得る。あるいは、ソフトスイッチングまたはゼロ電圧スイッチング（ＺＶＳ）は、より低速の高電圧スイッチ技術で利用され得る。

対向電流コンバータ２３０の出力電圧は、第１のブーストキャパシタ（Ｃｐ）２４０および第２のブーストキャパシタ（Ｃｎ）２５０の両方に提供される。対向電流コンバータ２３０の出力電圧は、ブースト電圧（Ｖｂｏｏｓｔ）とも呼ばれ得る。第１のブーストキャパシタ（Ｃｐ）２４０と第２のブーストキャパシタ（Ｃｎ）２５０の各々のブースト電圧（Ｖｏｏｓｔ）は、約３８０ＶＤＣ〜約４００ＶＤＣ等の相対的に高いＤＣ電圧であり得る。相対的に高いＤＣ電圧は、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４によって各々提供されるＰＷＭ電圧（Ｖｃ）およびピーク充電電流（Ｉｃ）によって、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０を充電することによって達成され得る。

第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６のデューティサイクルでのスイッチングにより、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４を磁化および消磁される。第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０を充電するための所望の位相および大きさのＰＷＭ電圧（Ｖｃ）波形がデューティサイクルの制御によって生成される。第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０は、各々、ブースト電圧（Ｖｏｏｓｔ）に充電される。第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０の各々は、ブースト電圧（Ｖｂｏｏｓｔ）に別々に充電されるので、対向電流コンバータ２３０は、約７６０ＶＤＣ〜約８００ＶＤＣ等の、このブースト電圧（Ｖｂｏｏｓｔ）の約２倍にされ得る。

ブースト比は、ブースト電圧（Ｖｂｏｏｓｔ）を入力電圧（Ｖｉｎ）の瞬時値で割ることによって決定され得る。比較的低い入力電圧（Ｖｉｎ）（日本における１００ＶＡＣ定格等）では、所望のブースト電圧（Ｖｂｏｏｓｔ）を達成するためにより高いブースト比が必要とされる。しかしながら、対向電流コンバータ２３０に関しては、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６、ならびに第１および第２のブーストダイオード（Ｄｐ、Ｄｎ）２３８および２４８のデューティサイクルは、高出力パワーおよび低入力ライン電圧（例えば、高ブースト比）で約５０％に収斂する。他方、いくつかのブーストコンバータは、ダイオードのデューティサイクルがゼロに達するという痛手を受けるが、スイッチデューティサイクルは、高ブースト比を生成するために、低電圧で１００％になる。

第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４は、パワーソース１１２と、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０との両方によって磁化されるので、スイッチデューティサイクルは、著しく低くなり得る。さらに、フライバックおよび共振コンバータと比較して、対向電流コンバータ２３０によってでは入力電流（Ｉｉｎ）の高ピーク電流は見られない。高ピーク電流は、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４のより大きいインダクタンスで回避され得る。なぜなら、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４を完全に磁化するために十分なパワーが利用可能であるので、スイッチデューティサイクルの間の不十分な磁化および消磁をほとんど気にせずに、インダクタンスが増加され得る。不十分な磁化および消磁は、いくつかのブーストコンバータにおいて、低瞬時入力電圧で著しいライン電流の歪みを引き起こし得る。

過渡ピーク入力電圧耐性（ｖｏｌｔａｇｅ ｉｍｍｕｎｉｔｙ）は、さらに、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４のインダクタンスの大きさに基づいて対向電流コンバータ２３０によって提供され得る。過渡ピーク入力電圧が第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４を有意に磁化するには持続が不十分である場合、ダメージなく、大きい過渡電圧が可能である。有意な磁化（ｓｉｇｎｉｆｉｃａｎｔ ｍａｇｎｅｔｉｚａｔｉｏｎ）は、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０を過充電するための十分に大きい大きさを有するピーク充電電流（Ｉｃ）を生成する磁化の量である。

第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４のインダクタンスは、さらに、循環電流および静止スイッチング損失を最小にするために十分な大きさに設計され得る。例えば、力率補正パワーサプライ１００の５０／６０Ｈｚのインダクタンスは、広帯域幅オーディオ増幅器設計によって必要とされるインダクタンス（従って、パワー）の大きさよりもはるかに大きくなり得る。第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４のサイズへの制限は、物理サイズ制限およびインダクタパワー損失（Ｉ^２Ｒ）によって管理され得る。いくつかのブーストコンバータにおいて、大きいインダクタンスを使用すると、低パワー入力でありながら、入力電圧（Ｖｉｎ）と入力電流（Ｉｉｎ）との谷に入力波形の歪みが生じることにも留意されたい。対向電流コンバータ２３０に関しては、このような歪みは生じない。なぜなら、対向電流コンバータ２３０は、真のＡＣ入力コンバータだからである。

第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４のインダクタンスの物理サイズおよび大きさは、力率補正パワーサプライ１００によって供給される負荷の動作特性を考慮に入れることによっても決定され得る。例えば、力率補正パワーサプライ１００は、オーディオ増幅器である負荷に供給する場合、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４の物理サイズはより小さくなり得る。オーディオ増幅器の平均パワーサプライが、通常、オーディオ増幅器のピーク需要電力よりもはるかに小さいので、それらのサイズを最小化するために第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４の低速熱時定数（ｓｌｏｗ ｔｈｅｒｍａｌ ｔｉｍｅ ｃｏｎｓｔａｎｔ）が利用され得る。この例において、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４は、定格ベンチパワーサイジングよりも小さめであり得る。過小寸法である場合、第１および第２のブーストインダクタ（Ｌｐ、Ｌｎ）２３４および２４４は、また、温度過昇状態を防止するためにモニタリンクされ得る。

ＰＦＣコントローラ２３２は、対向電流コンバータ２３０が力率補正および電圧レギュレーションを実行するように方向付けることができる回路またはデバイスであり得る。対向電流コンバータ２３０を方向付けることは、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６のスイッチングデューティ（デューティサイクル）を制御することを包含する。デューティサイクルの活性部分（ａｃｔｉｖａｔｉｏｎ ｐｏｒｔｉｏｎ）は、実質的に同じ時間中心を維持する。換言すると、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６は、ＰＦＣコントローラ２３２によって各デューティサイクルの一部分の間に同時に活性化される。ＰＦＣコントローラ２３２は、第１のスイッチ制御ライン２５８および第２のスイッチ制御ライン２６０で、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６を各々選択的に活性化および不活性化し得る。第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６のデューティサイクルは、ＰＦＣコントローラ２３２によって感知された電圧および電流に基づいてＰＦＣコントローラ２３２によって方向付けられ得る。

示されたＰＦＣコントローラ２３２は、入力電圧感知ライン２６２上の対向電流コンバータ２３０への入力電圧（Ｖｉｎ）を感知する。入力電圧（Ｖｉｎ）は、フィーダライン２１２とコモンライン２１４との間で測定されることによって、対向電流コンバータ２３０の入力側で測定され得る。パワーソース１１２から流れる入力電流（Ｉｉｎ）の大きさおよび波形は、ＡＣ電流を感知するための電流変圧器、ロゴスキーコイル（Ｒｏｇｏｗｓｋｉ ｃｏｉｌ）、抵抗分路器、または、任意の他のメカニズムといった電流センサ２６４で測定され得る。電流センサ２６４は、入力電流感知ライン２６６上で測定された入力電流（Ｉｉｎ）をＰＦＣコントローラ２３２に提供し得る。測定された入力電流（Ｉｉｎ）は、スケーリングファクタ（Ｋａ）でスケーリングされ、スケーリングして測定された入力電流（Ｋａ^＊Ｉｉｎ）を形成し得る。

正のＤＣレール１０６および負のＤＣレール１０８上の正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）は、さらに、正のＶｃｃ感知ライン２６８および負のＶｃｃ感知ライン２７０上のＰＦＣコントローラ２３２によって各々感知される。ＰＦＣコントローラ２３２は、さらに、ブースト電圧感知ライン２７２上の対向電流コンバータ２３０のブースト電圧（Ｖｂｏｏｓｔ）を感知し得る。ブースト電圧（Ｖｂｏｏｓｔ）は、第１のブースト電圧出力ライン２５２と第２のブースト電圧出力ライン２５４との間で測定することによって対向電流コンバータ２３０の出力側にわたって測定され得る。

ＰＦＣコントローラ２３２による力率補正は、パワーソース１１２から対向電流コンバータ２３０に供給されたＡＣ入力電流（Ｉｉｎ）の正弦波形の調整を暗黙的に含む。ＡＣ入力電流（Ｉｉｎ）の正弦波形は、第１および第２のブーストキャパシタ２４０および２５０に供給されたＰＷＭ電圧（Ｖｃ）の正弦波形に対する調整によって暗黙的に調整される。ＰＷＭ電圧（Ｖｃ）の波形は、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６をスイッチングして、対向電流コンバータ２３０に供給されたＡＣ入力電圧（Ｖｉｎ）の正弦波形と実質的に同一である平均波形を維持することによって調整される。

ＰＷＭ電圧（Ｖｃ）の平均波形を入力電圧（Ｖｉｎ）の正弦波形と実質的に同じものとして維持することによって、高調波が最小化され、力率が改善される。ＰＷＭ電圧（Ｖｃ）および入力電圧（Ｖｉｎ）の波形が実質的に同一である場合、入力電流（Ｉｉｎ）の波形も入力電圧（Ｖｉｎ）の正弦波形の形状と実質的に同一である。従って、力率補正パワーサプライ１００は、パワーソース１１２の観点から、実質的に抵抗負荷として見える。

他方、電圧レギュレーションは、力率補正パワーサプライ１００上の入力電圧（Ｖｉｎ）と負荷とが変動する場合の、ＰＦＣコントローラ２３２の全電圧ゲインを制御することを包含する。電圧ゲインの制御は、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６のスイッチングを制御して、ＰＷＭ電圧（Ｖｃ）、従って、ブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０に供給されるピーク充電電流（Ｉｃ）の大きさを制御することを包含する。対向電流コンバータ２３０のＰＷＭ電圧（Ｖｃ）の大きさは、正のＤＣレール１０６および負のＤＣレール１０８上で所望の電圧を維持するように変更され得る。

上述のように、対向電流コンバータ２３０は、「バックワード」増幅器として動作する。（ブースト電圧（Ｖｂｏｏｓｔ）を介して）ＤＣレールにＤＣ出力パワーを供給するために、パワーソース１１２は、入力電流（Ｉｉｎ）を対向電流コンバータ２３０に「押し込む（ｐｕｓｈ）」。入力電流（Ｉｉｎ）を流し込むために、入力電圧（Ｖｉｎ）の大きさは、「トラッキングゲイン比（ｔｒａｃｋｉｎｇ ｇａｉｎ ｒａｔｉｏ）」に基づいてＰＷＭ電圧（Ｖｃ）の相対大きさを超えるように維持される。「トラッキングゲイン比」は、平均ＡＣ ＰＷＭ電圧（Ｖｃ）の大きさに対するＡＣ入力電圧（Ｖｉｎ）の大きさの所望の比として定義される。ＰＷＭ電圧（Ｖｃ）は、対向電流コンバータ２３０によって、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０をブースト電圧（Ｖｂｏｏｓｔ）に充電することによって生成される。

入力電圧（Ｖｉｎ）の相対大きさがＰＷＭ電圧（Ｖｃ）の大きさと（トラッキングゲイン比に基づいて）実質的に同じである場合、対向電流コンバータ２３０に流れ込む入力電流（Ｉｉｎ）の大きさは最小である。ＰＷＭ電圧（Ｖｃ）の大きさが（トラッキングゲイン比に基づいて）入力電圧（Ｖｉｎ）の相対大きさよりも低くなると、対向電流コンバータ２３０に流れ込む入力電流（Ｉｉｎ）の大きさが比例的に増加する。同様に、入力電圧（Ｖｉｎ）の相対大きさに対してＰＷＭ電圧（Ｖｃ）の大きさが（トラッキングゲイン比に基づいて）増加すると、対向電流コンバータ２３０に流れ込む入力電流（Ｉｉｎ）の大きさが減少する。

図４は、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ／Ｕｎｉｔｒｏｄｅ ＵＣ３８５４と類似のＰＦＣコントローラ２３２の例である。示されたＰＦＣコントローラ２３２は、差動増幅器４０２、入力電圧フィードフォワード制御ループ４０４、出力電圧フィードバック制御ループ４０６および電流制御内部ループ４０８を備える。差動増幅器４０２は、スケーリングファクタ（Ｋｉｎ）で動作し、入力電圧感知ライン２６２上で受け取られた入力電圧（Ｖｉｎ）を所定の電圧の大きさにスケーリングする。スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）は、その後、入力電圧フィードフォワード制御ループ４０４および出力電圧フィードバック制御ループ４０６に供給される。

入力電圧フィードフォワード制御ループ４０４は、ローパス（ＬＰ）フィルタ４１２、二乗乗算器４１４、および除算器４１６を備える。ＬＰフィルタ４１２は、スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）のＤＣまたは平均値を抽出するように動作する。ＬＰフィルタ４１２は、入力電圧（Ｖｉｎ）の平均値を抽出する前に、入力電圧（Ｖｉｎ）の整流も含み得る。ブリッジ整流器が入力段パワーコンバータ２０２（図２）の前に含まれる場合、入力電圧（Ｖｉｎ）は極性を変更せず、従って、ＬＰフィルタ４１２で整流される必要がない。二乗乗算器４１４は、ＬＰフィルタ４１２によって提供されるスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）の平均値を二乗する。スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）の二乗した値が除算器４１６の分母として提供される。

第１および第２のブーストスイッチ２３６および２４６（図２）のデューティサイクルは、入力電圧フィードフォワード制御ループ４０４で制御され得る。デューティサイクルは、パワーソース１１２（図１）から力率補正パワーサプライ１００に提供された入力電圧（Ｖｉｎ）の範囲に基づいて制御され得る。従って、入力電圧フィードフォワード制御ループ４０４は、変化する入力電圧（Ｖｉｎ）に対して、定常的平均入力パワーで機能する入力段パワーコンバータ２０２（図２）を保持する１つのフィードフォワード技術を提供する。他の例において、同様の機能を達成するために他の技術が用られてもよい。

出力電圧フィードバック制御ループ４０６は、差動入力増幅器４２０、加算器４２２、積分器４２４、および乗算器４２６を備える。差動入力増幅器４２０は、正のＶｃｃ感知ライン２６８から正のＤＣ出力電圧（＋Ｖｃｃ）、および、負のＶｃｃ感知ライン２７０から負のＤＣ出力電圧（−Ｖｃｃ）を受け取る。差動入力増幅器４２０は、正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）の差をスケーリングし得る。

単相の応用例において、差動入力増幅器４２０は、所定のゲイン定数（Ｋｆ）をさらに備え得る。ゲイン定数（Ｋｆ）は、差動入力増幅器４２０の出力電圧を差動入力増幅器４２０の動作電圧と適合するようにスケーリングし得る。スケーリングされたバージョンの所望のＤＣ出力電圧（Ｖｒｅｆ）は、加算器４２２によってスケーリングされた差動電圧（２＊Ｋｆ＊Ｖｃｃ）から引かれる。出力電圧フィードバック制御ループ４０６の応答速度をかなり大きくすると、単相回路におけるライン電流の歪みは実質的に低下され得る。従って、制御は、積分器４２４によって減速されてもよい。積分器４２４は、積分器４２４の出力に比例項を含むことによって、比例積分器（ＰＩ）コントローラとしても動作し得る。加算器４２２の出力は、積分器４２４によって積分され、かつ、電圧誤差補償信号（Ｖｅｒｒ）として乗算器４２６に提供される。

電圧誤差補償信号（Ｖｅｒｒ）は、実際のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）と基準電圧（Ｖｒｅｆ）との間の誤差電圧を表す高度にフィルタリングされた信号である。乗算器４２６は、電圧誤差補償信号（Ｖｅｒｒ）とスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を乗算する。乗算器４２６は、さらに、ゲイン係数を調整するためにゲイン定数（Ｋｍ）も含み得る。その結果が分子として除算器４１６に提供され、スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）の二乗値によってスケーリングされる。除算器４１６は、所望の電流波形（Ｉｄ）のスケーリングされたバージョンを生成する。所望の電流波形（Ｉｄ）は、実質的に１の力率を達成し得る電流波形である。所望の電流波形（Ｉｄ）は、電流制御内部ループ４０８に提供される。

電流制御内部ループ４０８は、加算器４３０、誤差増幅器４３２、およびスイッチコントローラ４３４を備える。加算器４３０は、入力電流感知ライン２６６上で受け取られたスケーリングされた測定入力ライン電流（Ｋａ＊Ｉｉｎ）を所望の電流波形（Ｉｄ）から引いて、電流誤差信号（Ｉｅ）を生成する。誤差増幅器は、電流誤差信号（Ｉｅ）を形成するために積分し、かつ、比例誤差を提供して、スイッチコントローラ４３４を駆動し、ピーク充電電流（Ｉｃ）およびＰＷＭ電圧（Ｖｃ）を生成する。スイッチコントローラ４３４は、比例誤差によって駆動され、対向電流コンバータ２３０通じてのトランスコンダクタンスを制御することによって、対向電流コンバータ２３０（図２）の実効入力インピーダンスを制御する。

対向電流コンバータ２３０の実効入力インピーダンスは、入力電流（Ｉｉｎ）で除算された入力電圧（Ｖｉｎ）から引かれたＰＷＭ電圧（Ｖｃ）である。実効入力インピーダンスの制御は、ＡＣ入力電流（Ｉｉｎ）の波形の位相制御、従って、力率を制御する。負の電流フィードバックの適度な量は、対向電流パワーコンバータ２３０（図２）の実効入力インピーダンスの増大の効果を有し得る。対向電流コンバータ２３０の実効入力インピーダンスの変動が、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６のデューティサイクルによって達成され得る。デューティサイクルは、トランスコンダクタンス、従って、対向電流コンバータ２３０の実効入力インピーダンスを調整するように選択的に変化され得る。

図４に示されるＰＦＣコントローラ２３２に関して、トランスコンダクタンスの制御は、主に、内部電流制御ループ４０８の入力ライン電流（Ｉｉｎ）に基づく。ＰＷＭ電圧（Ｖｃ）と入力電圧（Ｖｉｎ）との大きさの差は、入力電流（Ｉｉｎ）の流れに基づいて決定され得る。換言すると、ＰＷＭ電圧（Ｖｃ）（例えば、より高い電圧ゲイン）の大きさがより大きいと、結果的にはピーク充電電流（Ｉｃ）をより低くする。同様に、ＰＷＭ電圧（Ｖｃ）（例えば、より低いゲイン）の大きさがより小さいと、ピーク充電電流（Ｉｃ）がより高くなる。入力ライン電流（Ｉｉｎ）の大きさに基づいて、ＰＦＣコントローラ２３２の全電圧ゲインは調整され得る。

スイッチコントローラ４３４は、パルス幅変調（ＰＷＭ）変調器４３６、および、対向電流コンバータ２３０のブーストスイッチを駆動するための複数のゲートドライバ４３８を備え得る。図２に示される例において、ＰＷＭ電圧（Ｖｃ）の大きさを制御するために第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６が駆動される。第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６（図２）は、第１のスイッチ制御ライン２５８および第２のスイッチ制御ライン２６０を介して各々駆動され得る。

対向電流コンバータ２３０を駆動するために、ＰＷＭ変調器４３６は、ダブルエッジ自然ＰＷＭで動作し、インターリーブの使用を最適化し得る。ダブルエッジ自然ＰＷＭにおいて、変調する波形は三角波形であり、変調された信号は、時間の連続変数である。従って、ＰＷＭ変調器は、Ｎのインターリーブで動作し、ここで、Ｎは、ブーストスイッチおよびゲートドライバ４３８の数である。示される例において、対向電流コンバータ２３０（図２）は、２つのブーストスイッチ（第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）２３６および２４６）を備え、従って、Ｎ＝２である。他の例において、さらなるブーストスイッチが含まれてもよい。

図５は、図４を参照して記載されたものとは異なった制御構造を有するＰＦＣコントローラ２３２の別の例である。簡略化するために、以下の記載は、これらの差異に的を絞る。この例において、電圧ゲインは、入力電圧（Ｖｉｎ）に基づいてＰＦＣコントローラ２３２によって主に制御される。図５のＰＦＣコントローラ２３２は、差動増幅器４０２、入力電圧フィードフォワード制御ループ５０２、出力電圧フィードバック制御ループ５０４、および電圧制御内部ループ５０６を備える。差動増幅器４０２は、スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を入力電圧フィードフォワード制御ループ５０２に含まれる加算器５１０に提供する。

出力電圧フィードバック制御ループ５０４は、図４と同様に、差動増幅器４２０、加算器４２２および積分器４２４を備える。さらに、出力電圧フィードバック制御ループ５０４は、電圧誤差補償信号（Ｖｅｒｒ）とスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を乗算する乗算器５１２を備える。その結果は、加算器５１０に提供される。加算器５１０は、電圧誤差補償信号（Ｖｅｒｒ＊Ｋｍ＊Ｋｉｎ＊Ｖｉｎ）およびスケーリングされた測定された入力電流（Ｋａ＊Ｉｉｎ）をスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）から引いて、電流誤差信号（Ｉｅ）を生成してスイッチコントローラ５０６を駆動する。スイッチコントローラ５０６は、ＰＷＭ変調器５１６および複数のゲートドライバ５１８を備える。

図４のＰＷＭ変調器４３６と同様に、ＰＷＭ変調器５１６は、対向電流コンバータ２３０におけるブーストスイッチのデューティサイクル（図２の例において、Ｎ＝２）を方向付けるＮのインターリーブで動作する。しかしながら、図５のＰＷＭ変調器５１６は、さらなるフィードフォワード制御ループをさらに備える。ブースト電圧感知ライン２７２上のブースト電圧（Ｖｂｏｏｓｔ）は、フィードフォワード信号として、ＰＷＭ変調器５１６に提供される。内部電圧制御ループ５０６は、ＰＷＭ変調器５１６によって生成された変調波形のスケーリングの制御を提供する。変調する三角波形は、所望のブースト電圧（Ｖｂｏｏｓｔ）に比例するようにスケーリングされ得る。さらなるフィードフォワード制御ループは、加算器５１０から提供された電流誤差信号（Ｉｅ）のゲイン安定化を提供する。

電圧制御内部ループ５０６の電圧ゲインは、トラッキングゲイン比に基づいて固定され得る。従って、ＰＷＭ変調器５１６のゲインは、ブーストキャパシタ上のブースト電圧（Ｖｂｏｏｓｔ）の誤差を補償する逆数ゲインであり得る。このような補償がない場合、ＰＷＭ変調器５１６のゲインは、ブーストキャパシタのブースト電圧（Ｖｂｏｏｓｔ）に比例し、すなわち、固定されず、変化する。この制御法を用いて、ＰＦＣコントローラ２３２は、対向電流コンバータ２３０のＰＷＭ電圧（Ｖｃ）がブースト電圧（Ｖｂｏｏｓｔ）に基づいて振幅制御された場合、電圧制御を提供するデューティとして線形である内部制御ループ（電圧制御内部ループ５０６）を備える。ゲイン安定化のための類似のタイプのフィードフォワード制御ループが、さらに、図４を参照して記載されたＰＦＣコントローラ２３２で実装され得る。

図５の例示的ＰＦＣコントローラ２３２において、入力電圧フィードフォワード制御ループ５０２は、電圧制御内部ループ５０６への主な信号としてスケーリングされた入力電
圧（Ｋｉｎ＊Ｖｉｎ）を確立する。電圧制御内部ループ５０６は、（１／Ｋｉｎ）の電圧ゲインを備える。電圧ゲイン（１／Ｋｉｎ）は、Ｋｉｎを消去し、制御信号として入力電圧（Ｖｉｎ）のみを残して、負荷のない状態下でＰＷＭ電圧（Ｖｃ）を生成する。その結果、静止状態（例えば、力率補正パワーサプライへの負荷が小さいか、または無い）の間、第１のコンバータ段２０２（図２）は、ＰＷＭ電圧（Ｖｃ）で入力電圧（Ｖｉｎ）をトラッキングし得る。入力電圧（Ｖｉｎ）は、トラッキングゲイン比に基づいて、ＰＷＭ電圧（Ｖｃ）によってトラッキングされ得る。従って、対向電流コンバータ２３０は、デフォルトによってパワーを伝送し得ない。図５のＰＦＣコントローラ２３２を用いる対向電流コンバータ２３０の動作は、動作の反転（ｒｅｖｅｒｓｅ）増幅器の形態として記載され得る。反転増幅器の動作は、従来の増幅器動作の反対であり、そこでは、増幅器は、ここでの場合のように、入力をトラッキングするのではなく、期待された形態の出力を有するように駆動される。

フィードフォワード制御ループは、主な制御信号としてスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）で動作するので、出力電圧フィードバック制御ループ５０４からの電圧誤差補償信号（Ｖｅｒｒ）の影響が最小化される。フィードフォワード制御が電圧制御内部ループ５０６によって提供されるため、力率補正パワーサプライ１００（図１）の電圧レギュレーションを損なうことなく電圧誤差補償信号（Ｖｅｒｒ）が最小化され得る。ブースト電圧（Ｖｂｏｏｓｔ）でのさらなるフィードフォワード制御の結果、乗算器５１２は、フィードフォワード制御信号の一部分のみを管理し得る。さらに、乗算器５１２は、ダイナミックレンジをあまり有しなくて良い。従って、乗算器５１２は、図４を参照して記載される乗算器４２６ほどには正確でなく、かつ高価でなくて良い。

非静止状態の間、図５のＰＦＣコントローラ２３２は、スケーリングされた、測定された入力電流（Ｋａ＊Ｉｉｎ）の形態での比較的適度な量の負の電流フィードバックを用いて、対向電流コンバータ２３０（図２）の実効入力インピーダンスを制御し得る。実効入力インピーダンスの制御は、上述のように、力率を制御する。

さらに、非静止状態の間、全電圧ゲインは、力率補正パワーサプライ１００（図１）のＤＣ出力電圧（正および負のＤＣ出力電圧（＋Ｖｃｃおよび−Ｖｃｃ））をレギュレートするように調整され得る。上述のように、全電圧ゲインの調整は、出力フィードバック制御ループ５０４を通じて行われ得る。ＰＦＣコントローラ２３２の全電圧ゲインが変更されると、対向電流コンバータ２３０は、良好に制御されて、パワーソース１１２（図１）からパワーを取得するか、または、パワーソース１１２にパワーを戻し得る。

従って、入力段パワーコンバータ２０２は、第１象現および第３象現にてパワーソース１１２へのパワーのソースとして、かつ、第２および第４象現にてパワーソース１１２からのパワーを消費するように動作し得る。ＰＦＣコントローラ２３２は、１未満である全フィードフォワード増幅器ゲインを生成し、パワーは、対向電流コンバータ２３０に流れ込む。他方、全電圧ゲインが１を超える場合、パワーは、対向電流コントローラ２３２からパワーソース１１２に流れ出す。

ＰＦＣコントローラ２３２の全電圧ゲインを約１になるように変更するために、電圧ゲインの制御に寄与する乗算器５１２は、乗算器５１２のバイポーラ入力に提供された入力電圧（Ｋｉｎ＊Ｖｉｎ）を有する、少なくとも１つの２象現分で動作する乗算器（２および４象現で動作する）であり得る。ＰＦＣコントローラ２３２の全電圧ゲインは、乗算器５１２および電圧制御内部ループ５０６を考慮しない場合、スケーリング増幅器４０２のスケーリングファクタ（Ｋｉｎ）または加算器５１０内のスケーリングを調整することによって、わずかに１を超えるように設定され得る。従って、全電圧ゲインを低減するために乗算器５１２が用いられ得る。

この制御方法において、乗算器５１２の必要とされる全作業範囲は、２象現分でよい。力率補正パワーサプライ１００（図１）への負荷が増加すると、出力電圧フィードバック制御ループ５０４は、乗算器５１２にバイアスをかけて電圧誤差補償信号（Ｖｅｒｒ）で動作することが必要とされるに過ぎないから、乗算器５１２は２象現分でよい。パワーソース１１２にパワーを戻す必要が最小であるべきなので、乗算器５１２は、４象現分動作をサポートする必要がない。

あるいは、乗算器５１２は、４象現動作をサポートし得る。従って、ＰＦＣコントローラ２３２は、パワーソース１１２（図１）にパワーを調達するか、または、これからのパワーを消費するように対向電流コンバータ２３０（図２）を制御し得る。４象現分動作をサポートする際に、ＰＦＣコントローラ２３２の全電圧ゲインは、乗算器５１２および電圧制御内部ループ５０６を考慮しない場合、実質的に１に設定され得る。その結果、乗算器５１２は、全電圧ゲインを１を超える、および１未満の両方に調整し得る。

対向電流コンバータ２３０（図２）のブーストキャパシタが過剰なエネルギーを蓄積した場合、エネルギーは、パワーソース１１２（図１）に戻され得る。蓄積されるエネルギーが過剰になる主な原因は、パワーソース１１２のサージおよび出力電圧フィードバック制御ループ５０４または電圧制御内部ループ５０６における制御オーバーシュートであり得る。ブーストキャパシタ上の電圧が入力および出力コンバータ２０２および２０４（図２）にとって有害である場合、ＰＦＣコントローラ２３２は、電圧が安全なレベルに低下（ｂｌｅｅｄ ｄｏｗｎ）するまで対向電流コンバータ２３０のすべてのスイッチングをディセーブルし得る。

図６は、さらに別の例示的ＰＦＣコントローラ２３２である。この例において、ＰＦＣコントローラ２３２は、図５と同様に、差動増幅器４０２、入力電圧フィードフォワード制御ループ５０２および電圧制御内部ループ５０６を備える。差動増幅器４０２、入力電圧フィードフォワード制御ループ５０２および電圧制御内部ループ５０６は、すべて、図５の例と同様に機能する。図６のＰＦＣコントローラは、図５を参照して記載された出力電圧フィードバック制御ループ５０４と同様である出力電圧フィードバック制御ループ６０２をさらに備える。

しかしながら、出力電圧制御ループ６０２は、整流器６０４、ローパス（ＬＰ）フィルタ６０６、および加算器６０８を備える。整流器６０４、ローパスフィルタ６０６および加算器６０８は、測定された入力電流（Ｉｉｎ）を出力電圧フィードバック制御ループ６０２に導入する。測定された入力電流（Ｉｉｎ）は、スケーリングファクタ（Ｋｂ）でスケーリングされて、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）を形成し得る。

スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）は、整流器６０４に提供され得る。整流器６０４は、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）の整流を提供し得る。ブリッジ整流器が入力段パワーコンバータ２０２の前に備えられる場合のように、入力電流（Ｉｉｎ）がすでに整流されている場合、測定入力電流（Ｉｉｎ）は極性を変更せず、従って、整流器６０４は不必要である。整流、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）の平均は、ＬＰフィルタ６０６によってフィルタリングされる。フィルタリングに続いて、フィルタリング、整流、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）は、加算器６０８によって電圧誤差補償信号（Ｖｅｒｒ）に加算され、ＤＣ出力電圧の（正および負のＤＣ出力電圧（＋Ｖｃｃおよび−Ｖｃｃ））「スーパーレギュレーション（ｓｕｐｅｒ ｒｅｇｕｌａｔｉｏｎ）」を行う。

スーパーレギュレーションは、入力段パワーコンバータ２０２（図２）によって引き出された測定された入力電流（Ｉｉｎ）の平均値の大きさを感知することによって導出され得る。ＤＣ出力電圧（正および負のＤＣ出力電圧（＋Ｖｃｃおよび−Ｖｃｃ））は、その後、測定された入力電流（Ｉｉｎ）の平均値の大きさに応答して調整され得る。ＤＣ出力電圧が上昇した場合、この効果は、任意の実効供給インピーダンスを低下させ、従って、測定された入力電流（Ｉｉｎ）の平均値の大きさを増加させることである。同様に、ＤＣ出力電圧が低下した場合、実効供給インピーダンスは上昇し、測定された入力電流（Ｉｉｎ）の平均値の大きさは小さくなる。十分な電流フィードバックが行われた場合、ＤＣ出力電圧がパワーの流出の増加を伴って上昇する。このような応答は、負の出力抵抗を定義することによる。

電圧制御内部制御ループ５０６上で用いられる瞬時的な負の電流フィードバックの量は、スーパーレギュレーションによって増加され得る。しかしながら、図４に示されるＰＦＣコントローラ２３２の電流制御内部ループ４０８等におけるような、比較的大量の瞬時的な負の電流フィードバックの場合には、スーパーレギュレーションは不必要である。しかしながら、図５および図６におけるような比較的少ない量の負の電流フィードバックの場合には、瞬間的な負の電流フィードバックを増加させることは小さいデューティ対電圧変換誤差から生じた入力電流（Ｉｉｎ）の歪みを低減する。入力段パワーコンバータ２０２（ブーストコンバータ）の入力インピーダンスが非常に低いので、ＰＷＭ電圧（Ｖｃ）における小さい歪みは、入力電流（Ｉｉｎ）の大きい歪みとして表し得る。負の電流フィードバックを通じて第１のパワー段コンバータ２０２のインピーダンスを増加することにより、第１のパワー段コンバータ２０２の線形的要求が緩和され得る。しかしながら、ＤＣ出力電圧のレギュレーションは、影響され得る。

図５を参照して記載されたＰＦＣコントローラ２３２と同様に、単相ＰＦＣ回路におけるライン電流の歪みは、出力電圧フィードバック制御ループ６０２の過度に速い応答速度によって実質的に劣化される。従って、図５および図６に示されるＰＦＣコントローラ２３４の出力電圧フィードバック制御ループ５０４および６０２の応答速度は、穏やかに遅くなり得る。しかしながら、この遅さが負荷または入力電圧（Ｖｉｎ）変化に対する応答を高速でトラッキングすることを難しくさせ得る。

図６のスーパーレギュレーションは、応答速度の改善を達成する。測定入力電流（Ｉｉｎ）の追加フィードバックもまた、早くなくても、入力電流（Ｉｉｎ）の歪みに加算することを避けるために、速すぎてもいけないが、改善された応答速度が達成され得る。制御補償信号のリップル（電圧誤差補償信号（Ｖｅｒｒ）および整流、スケーリングした測定入力電流（Ｋｂ＊Ｉｉｎ））は、異なるように位相制御され得る。リップルは、正味リップルが、制御補償信号のどちらか１つによってもたらされたものよりも小さくなるように位相制御され得る。

図２において、示された出力段パワーコンバータ２０４は、対向電流コンバータ２３０から第１のブースト電圧出力ライン２５２および第２のブースト電圧出力ライン２５４上のブースト電圧（Ｖｂｏｏｓｔ）および電流を受け取る。あるいは、ブースト電圧（Ｖｂｏｏｓｔ）が負荷に直接パワーを供給するために使用できる場合、出力段パワーコンバータ２０４は省略され得る。出力段パワーコンバータ２０４に供給されるピーク電流は、第２のパワーコンバータ２０４内の全波ブリッジ形態を用いることなく効果的に半分にされ得る。ピーク電流は、上述のように、入力段パワーコンバータ２０２に供給される入力電圧（Ｖｉｎ）の大きさを２倍にすることによって効果的に半分にされている。

出力段パワーコンバータ２０４は、入力段パワーコンバータ２０２によって提供されたブースト電圧（Ｖｂｏｏｓｔ）の電圧変換を、かつ、出力段パワーコンバータ２０４によって提供されるＤＣ出力パワーのガルバニック絶縁を提供することができる回路またはデバイス（単数または複数）であり得る。例示的出力段パワーコンバータ２０４は、半波ブリッジ直列共振スイッチモードコンバータ２７３を備えるＤＣ−ＤＣパワーコンバータである。別の例において、全波ブリッジ直列共振スイッチコンバータ、または同様の機能を提供する任意の他のスイッチモードコンバータ構成が利用され得る。

直列共振半波ブリッジは、例示的力率補正パワーサプライ１００において特に適切である。なぜなら、これは、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０の各々にブースト電圧を低周波数で平衡状態に保つように強制することはおそらく好ましくないからである。平衡ブースト電圧（Ｖｂｏｏｓｔ）は、取得され得ない。なぜなら、パワーソース周波数でのブースト電圧（Ｖｂｏｏｓｔ）のＡＣリップルは、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）２４０および２５０上の逆位相であり得るからである。

示された出力段パワーコンバータ２０４は、１次側２７６および２次側２７８を有する変換器（Ｔ１）２７４を備える。１次側２７６は、第１のスイッチ（Ｓ３）２８０、第２のスイッチ（Ｓ４）２８２、共振インダクタ（Ｌｒ）２８４および共振キャパシタ（Ｃｒ）２８６を含む。第１および第２のスイッチ（Ｓ３、Ｓ４）２８０および２８２は、各第１および第２のブースト電圧出力ライン２５２および２５４と一方の側で、および共振中心点２８８ともう一方の側で電気的に結合される。共振インダクタ（Ｌｒ）２８４は、共振中心点２８８と共振キャパシタ（Ｃｒ）２８６との間で直列で結合される。

変圧器２７４は、２次側２７８のガルバニック絶縁を提供する１次巻線２９０および２次巻線２９２を備える。１次巻線２９０は、共振キャパシタ（Ｃｒ）２８６、およびパワーソース１１２のコモンライン２１４と電気的に結合される。第２の側２７８は、ブリッジ整流器を形成するための複数の２次ダイオード（ＢＲ１）２９４を備える。さらに、２次側２７８は、力率補正パワーサプライ１００のＤＣ出力パワーの最終フィルタリングのための第１の２次キャパシタ（Ｃ５）２９６および第２の２次キャパシタ（Ｃ６）２９８を備える。ＤＣ出力パワーは、正のＤＣレール１０６に提供された正のＤＣ出力電圧（＋Ｖｃｃ）と、負のＤＣレール１０８に提供された負のＤＣ出力電圧（−Ｖｃｃ）とを備える。第１の２次キャパシタ（Ｃ５）２９６は、正のＤＣレール１０６とグラウンド接続点２９９との間に電気的に結合される。第２の２次キャパシタ（Ｃ６）２９８は、負のＤＣレール１０８とグラウンド接続点２９９との間に結合される。

第１および第２のスイッチ（Ｓ３、Ｓ４）２８０および２８２は、出力段スイッチモードコントローラ（図示せず）によって直列共振不連続スイッチングモード（ＤＣＭ（ｄｉｓｃｏｎｔｉｎｕｏｕｓ ｓｗｉｔｃｈｉｎｇ ｍｏｄｅ））制御で動作してブースト電圧（Ｖｂｏｏｓｔ）を第１および第２のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）を変換するように方向付けられ得る。出力段パワーコンバータ２０４は、スイッチがゼロ電流でオフになる場合に、第１および第２のスイッチ（Ｓ３、Ｓ４）２８０および２８２は、動作が不連続モードの状態で保たれることが可能になるようにレギュレートされ得ない。デッドタイムを管理することによって、スイッチは、ゼロ電圧でもオンになり得る。これは、ゼロ電圧スイッチング（ＺＶＳ）として知られ、かつ、第１および第２のスイッチ（Ｓ３、Ｓ４）２８０および２８２におけるスイッチング損失を最小限にするために用いられ得る。他方、入力段パワーコンバータ２０２の制御はＰＦＣコントローラ２３２で行われ、上述のように、電圧レギュレーションを含む。従って、出力段パワーコンバータ２０４の電圧レギュレーションは不必要である。ＰＦＣコントローラ２３２が入力段パワーコンバータ２０２を制御して、パワーをパワーソース１１２に供給する場合、出力段パワーコンバータ２０４は、さらに、共振中心点２８８に共振電流を戻し得る。起動中、出力段パワーコンバータ２０４は、さらに、動作を直ちに開始して、別個のソフトスタートモード制御を必要とすることなく、第１および第２の２次キャパシタ（Ｃ５、Ｃ６）２９６および２９８を充電し得る。

出力段パワーコンバータ２０４の動作周波数は固定され得る。出力段パワーコンバータ２０４は、入力段パワーコンバータ２０２と、オーディオ増幅器１０２（図１）等の負荷との間に挿入される。この構成において、出力段パワーコンバータ２０４は、負荷のスイッチモード動作から入力段パワーコンバータ２０２の可変の周波数動作のスイッチングノイズをフィルタリングおよび切り離すために適切であり得る。力率補正パワーサプライ１００は、オーディオ増幅器１０２（図１）を供給し得る。出力段パワーコンバータ２０４の周波数は、スイッチモードオーディオ増幅器１０２の動作の固定周波数に同期され、オーディオ増幅器１０２の増幅されたオーディオ出力信号におけるうなりを回避し得る。

出力段パワーコンバータ２０４によって提供されるフィルタリングに基づいて、ＰＦＣコントローラ２３２は、対向電流コンバータ２３０の動作がＦＭ（ｆｒｅｑｕｅｎｃｙ ｍｏｄｕｌａｔｉｏｎ）で動作するように方向付け得る。入力段パワーコンバータ２０２は、共振ではないので、後続のＦＭが可能である。入力段パワーコンバータ２０２のＦＭの使用は、電磁気干渉（ＥＭＩ）制御を改善し、従って、ライン導通スイッチングノイズを除去するために用いられ得るラインフィルタ２２０のコスト、サイズおよび重量をさらに低減し得る。

ＰＦＣコントローラ２３２および出力段スイッチモードコントローラはまた、スイッチの各々のゲートドライバを、ガルバニック絶縁し得る。従って、ＰＦＣコントローラ２３２および出力段スイッチモードコントローラは、出力段パワーコンバータ２０４の２次側でグラウンド２９９（図８）にグラウンド基準化され得る。ＤＣ出力電圧（第１および第２のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ））がレギュレートされる変数として直接利用可能である。ＰＦＣコントローラ２３２が、入力および出力段パワーコンバータ２０２および２０４のグラウンド基準側上にある場合、入力電圧感知ライン２６２および入力電流感知ライン２６６に提供された信号もまたガルバニック絶縁され得る。変調器５１６のフィードフォワードゲイン制御を提供するためのＶｂｏｏｓｔの感知もガルバニック絶縁されるべきである。

出力段スイッチモードコントローラは、さらに、負の第２のブーストコンバータ出力ライン２５４からパワー供給され得る。これは、ＰＦＣコントローラ２３２および出力段スイッチモードコントローラの両方に初期パワーを印加するために別個に制御されたパワーサプライを用いることなく、出力段パワーコンバータ２０４を始動することを可能にし得る。

図７は、力率補正パワーサプライ１００の別の例を示す。図２と同様に、力率補正パワーサプライ１００は前段７０２を備え得る。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ７０４および出力段パワーコンバータ７０６を備える。パワーソース１１２は、フィーダライン７１２、コモンライン７１４、およびグラウンド７１６を備えるパワープラグ７１０を介して、約９０ＶＡＣ〜約２６５ＶＡＣの範囲の単相パワーを力率補正パワーサプライ１００に供給し得る。別の例において、他の電圧範囲、位相の数、およびパワーソース１１２への相互接続が可能である。

図２のように、前段７０２は、ラインフィルタ７２０およびソフトスタート回路７２２を備えてもよいし、備えなくてもよい。入力段パワーコンバータ７０４は、並列で電気的に結合された第１の対向電流コンバータ７２６および第２の対向電流コンバータ７２８を用いてブーストコンバータとして動作し得る。第１および第２の対向電流コンバータ７２６および７２８の各々は、図２を参照して記載された対向電流コンバータ２３０のように動作する半波ブリッジ構成である。

第１の対向電流コンバータ７２６は、第１および第２のブーストスイッチ（Ｓｐ１、Ｓｎ１）７３０および７３２、第１および第２のブーストインダクタ（Ｌｐ１、Ｌｎ１）７３４および７３６、ならびに第１および第２のブーストダイオード（Ｄｐ１、Ｄｎ１）７３８および７４０を備える。第２の対向電流コンバータ７２８は、第１および第２のブーストスイッチ（Ｓｐ２、Ｓｎ２）７５０および７５２、第１および第２のブーストインダクタ（Ｌｐ２、Ｌｎ２）７５４および７５６、ならびに第１および第２のブーストダイオード（Ｄｐ２、Ｄｎ２）７５８および７６０を備える。しかしながら、この例において、第１のブーストキャパシタ（Ｃｐ）７３０および第２のブーストキャパシタ（Ｃｎ）７３２は、対向電流コンバータ７２６および７２８の各々に共通である。従って、約３８０ＶＤＣ〜４００ＶＤＣ等のブースト電圧（Ｖｂｏｏｓｔ）は、第１および第２のブーストキャパシタ（Ｃｐ、Ｃｎ）７３０および７３２の各々にまたがる。

第１および第２の対向電流コンバータ７２６および７２８は、リップル電流の低減およびリップル周波数の増加をさらに獲得するために、インターリーブ制御を伴って並列で動作される。４つのブーストスイッチ（Ｓｐ１、Ｓｎ１、Ｓｐ２、Ｓｎ２）７３０、７３２、７５０および７５２を用いて、４のインターリーブ数（Ｎ＝４）得られ得る。４のインターリーブ数は、約９０度分離された４つの変調ベクトルを提供し得る。従って、リップル電流は、第４次に（ｔｏ ｔｈｅ ｆｏｕｒｔｈ ｏｒｄｅｒ）キャンセルされ、残りのリップルの振幅が低減され、リップルの周波数は増加される。並列動作により、対向電流コンバータ７２６および７２８の各々が図２を参照して記載された単一の対向電流コンバータ２３０の電流をほぼ半分にすることがさらに可能である。

対向電流コンバータ７２６および７２８は、図２、図４、図５および図６を参照してすでに記載したことと同様に、ＰＦＣコントローラ（図示せず）で制御される。ＰＦＣコントローラは、２つの別個のＰＷＭ変調三角波形を提供し、対向電流コンバータ７２６および７２８の各々のブーストスイッチ（Ｓｐ１、Ｓｎ１、Ｓｐ２、Ｓｎ２）７３０、７３２、７５０および７５２を別々に制御し得る。三角波形の各々は、約１８０度分離された角度を基準とした変調器を生成し得る。２つの三角波形は、４つの動作のインターフィーブを維持するために、ＰＦＣコントローラによって位相直交（Ｐｈａｓｅ ｑｕａｄｒａｔｕｒｅ）で維持される。対向電流コンバータ７２６および７２８は、図２の例におけるように、ＥＭＩを改善するＦＭでも動作され得る。

図８は、第１および第２のブーストスイッチ（Ｓｐ１、Ｓｐ２およびＳｎ１、Ｓｎ２）７３０、７５０および７３２、７５２の動作を示すタイミング図である。第１の変調波形８０２および第２の変調波形８０４は、第１の対向電流コンバータ７２６の第１および第２のブーストスイッチ（Ｓｐ１、Ｓｎ１）７３０および７３２の動作を表す。第３の変調波形８０６および第４の変調波形８０８は、第２の対向電流コンバータ７２８の第１および第２のブーストスイッチ（Ｓｐ２、Ｓｎ２）７５０および７５２の動作を表す。

第１および第２の変調波形８０２および８０４、ならびに第３および第４の変調波形８０６および８０８の各々はＰＷＭ信号である。第１および第２の変調波形８０２および８０４は、それらのパルスの中心について実質的に共通タイムを共有し、対称的に変調し、これにより、これらの波形のデューティサイクルの和は、ほぼ１の定数である。同様に、第３および第４の変調波形８０６および８０８のデューティサイクルの和は、ほぼ１の定数である。示される例示的変調波形において、パワーソース１１２からの入力電圧（Ｖｉｎ）は、どちらかというと負であり、かつ、より正の電圧に向かって遷移して、第１、第２、第３および第４の変調波形８０２、８０４、８０６および８０８上の矢印によって示されるデューティおよびデューティトレンドを有する。さらに、約９０度均等に分離された４つの変調ベクトルを含む変調位相図８１０が示される。図３に示されるように、変調ベクトルの各々は、４のインターリーブ（Ｎ＝４）で動作する変調波形８０２、８０４、８０６および８０８を表す。

図７において、出力段パワーコンバータ７０６は、入力段パワーコンバータ７０４によって提供されるブースト電圧（Ｖｂｏｏｓｔ）の電圧変換、および出力段パワーコンバータ７０６によって提供されるＤＣ出力電圧のガルバニック絶縁を提供することができる回路またはデバイス（単数または複数）であり得る。例示的出力段パワーコンバータ７０６は、固定周波数で動作する半波ブリッジ直列共振スイッチモードコンバータ７６４を備えるＤＣ−ＤＣパワーコンバータである。出力段パワーコンバータ７０６は、図２を参照して記載された出力段パワーコンバータ２０４に形状および機能が類似である。別の例において、全波ブリッジ直列スイッチモードコンバータ、または同様の機能を提供する任意の他のスイッチモードコンバータ構成が利用され得る。

図９は、図７の例と同様に前段９０２を含み得る力率補正パワーサプライ１００の別の例である。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ９０４および出力段パワーコンバータ９０６を備える。明瞭にするために、図７との相違のみが詳細に記載される。図９の例において、入力段パワーコンバータ９０２は、第１の対向電流コンバータ９１０および第２の対向電流コンバータ９１２を備える。第１および第２の対向電流コンバータ９１０および９１２は、各々、全波ブリッジコンバータを形成するように電気的に結合された半波ブリッジ段であり得る。このような構成は、’２１９特許に記載される。図７と同様に、第１の対向電流コンバータ９１０および第２の対向電流コンバータ９１２は、４のインターリーブ（Ｎ＝４）でインターリーブされて、リップル電流を最小化し得る。４のインターリーブによって、さらに、スイッチング周波数よりも４倍高いリップル周波数がもたらされる。

全波ブリッジ構成において、第１および第２の対向電流コンバータ９１０および９１２は、単一の全波ブリッジブーストキャパシタ（Ｃ１）９１４を共有する。この構成において、全波ブリッジブーストキャパシタ（Ｃ１）９１４は、ピークツーピーク電圧ではなく、ピーク電圧のみを経験する。従って、全波ブリッジ構成により、図７の構成と比較すると、全波ブリッジブーストキャパシタ（Ｃ１）９１４（例えば、より低い出力電圧（Ｖｂｏｏｓｔ））に対して必要とされる全電圧がより小さくなる。図７において、ブースト電圧（Ｖｂｏｏｓｔ）は、直列で電気的に結合された２つのブーストキャパシタの各々にまたがってあった。従って、ピークツーピーク電圧は、ブースト電圧（Ｖｂｏｏｓｔ）の２倍である。

図９に示される構成において、全波ブリッジブーストキャパシタ（Ｃ１）９１４は、約９０ＶＡＣと約２６５ＶＡＣとの間等のパワーソース１１２からの入力電圧（Ｖｉｎ）により、約３８０ＶＤＣと４００ＶＤＣとの間等のブースト電圧（Ｖｂｏｏｓｔ）に充電され得る。第１および第２の対向電流コンバータ９１０および９１２に含まれるブーストスイッチ（Ｓｐ１、Ｓｐ２およびＳｎ１、Ｓｎ２）のスイッチング周波数は、電圧がより低いためにさらに増加され得る。さらに、対向電流コンバータ９１０および９１２は、上述のように、ＦＭで動作され得る。その結果、より小さいラインフィルタ９１６が利用され得る。さらに、ブーストインダクタ（Ｌｐ１、Ｌｎ１、Ｌｐ２、Ｌｎ２）は実行スイッチング周波数がより高く、かつ電圧がより低いために、より小さくなり得る。

出力段パワーコンバータ９０６が全波ブリッジブーストキャパシタ（Ｃ１）９１４間に電気的に結合されるので、より低いブースト電圧（Ｖｂｏｏｓｔ）は、出力段パワーコンバータ９０６に提供される。しかしながら、より低いブースト電圧（Ｖｂｏｏｓｔ）の場合、出力段パワーコンバータ９０６上の電流は２倍になり得る。電流の２倍の増加を軽減するために、出力段パワーコンバータ９０６に含まれるガルバニック絶縁された変換器（Ｔ１）９２２の１次巻線９２０が２倍にされ得る。ブースト電圧（Ｖｂｏｏｓｔ）は、示されるように、出力段パワーコンバータ９０６に含まれる非共振全波ブリッジスイッチモードコンバータ９２４を用いて２倍にされ得る。全波ブリッジスイッチモードコンバータ９２４の使用は、多キロワット出力段パワー増幅器９０６等の負荷への実際のアプローチであり得る。あるいは、全波ブリッジスイッチモードコンバータ９２４は、直列共振形態または同様の機能を提供するスイッチモードコンバータの任意の形態であり得る。

図１０は、各第１および第２の対向電流コンバータ９１０および９１２（図９）内のブーストスイッチ（Ｓｐ１、Ｓｎ１およびＳｐ２、Ｓｎ２）の動作を示すタイミング図である。第１の変調波形１００２および第２の変調波形１００４は、第１の対向電流コンバータ９１０の各ブーストスイッチ（Ｓｐ１、Ｓｎ１）の動作を表す。第３の変調波形１００８および第４の変調波形１００６は、第２の対向電流コンバータ７２８の各ブーストスイッチ（Ｓｐ２、Ｓｎ２）の動作を表す。

図８と同様に、第１および第２の変調波形１００２および１００４、ならびに第３および第４の変調波形１００６および１００８の各々はＰＷＭ信号である。さらに、連係して動作する変調波形は、パルスの中心について、実質的に共通タイムを共有し、対称的に変調し、これにより、これらの波形のデューティサイクルの和は、ほぼ１の定数である。すでに記載されたタイミング図のように、入力電圧（Ｖｉｎ）は負であり、示されるタイミングに対して、より正の電圧に遷移する。しかしながら、図１０のタイミング図において、全波ブリッジの対向電流コンバータ９１０および９１２（図９）（２つの半波ブリッジ）は、変調された逆位相であり、パワーソース１１２からの実行入力電圧（Ｖｉｎ）を２倍にする。ブーストスイッチＳｎ１のスイッチデューティは、ブーストスイッチＳｐ２のスイッチデューティと、および、ブーストスイッチＳｐ１のスイッチデューティは、ブーストスイッチＳｎ２のスイッチデューティと等しいことに留意されたい。ＰＷＭ電圧（Ｖｃ）を２倍にするために、第１および第２の半波ブリッジ９１０および９１２の各々のＰＷＭ電圧（Ｖｃ）が加算される。さらに、均等に約９０度の間隔が空けられた４つの変調ベクトルを含む変調位相図１０１０が示される。

図１１は、さらに、前段１１０２を備え得る別の例示的力率補正パワーサプライ１００である。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ１１０４および出力段パワーコンバータ１１０６を備える。この例において、入力段パワーコンバータ１１０４は、直列で電気的に結合された第１の全波ブリッジ１１１２および第２の全波ブリッジ１１１４を備える。第１の全波ブリッジ１１１２は、各々が半波ブリッジである第１の対向電流コンバータ１１２０および第２の対向電流コンバータ１１２２を備える。第２の全波ブリッジ１１１４は、各々が半波ブリッジである第３の対向電流コンバータ１１２４および第４の対向電流コンバータ１１２６を備える。図９と同様に、第１の全波ブリッジ１１１２は、さらに、第１および第２の対向電流コンバータ１１２０および１１２２によって共有される第１の全波ブリッジブーストキャパシタ（Ｃ_１）１１３０を備え、第２の全波ブリッジ１１１４は、第３および第４の対向電流コンバータ１１２４および１１２６によって共有される第２の全波ブリッジブーストキャパシタ（Ｃ_２）１１３２を備える。対向電流コンバータ１１２０、１１２２、１１２４および１１２６は、上述のように、ＥＭＩを改善するために、ＦＭで動作され得る。

図１１の力率補正パワーサプライ１００は、８のインターリーブ数（Ｎ＝８）で動作する。第１および第２の全波ブリッジ１１１２および１１１４は、直列であるので、第１および第２の全波ブリッジ１１１２および１１１４の各々は、全ブースト電圧（Ｖｂｏｏｓｔ）の半分のみを提供する。例えば、所望の全ブースト電圧（Ｖｂｏｏｓｔ）が約３８０ＶＤＣである場合、第１および第２の全波ブリッジ１１１２および１１１４の各々は、第１および第２の全波ブリッジブーストキャパシタ（Ｃ_１、Ｃ_２）１１３０および１１３２上でそれぞれ動作する電圧である約１９０ＶＤＣで動作し得る。従って、ＰＷＭ電圧（Ｖｃ）は、さらに、４のファクタで低減され得る。

インターリーブ数が８であるために、非インターリーブブーストコンバータＰＦＣと比較して、入力リップル電流振幅が６４のファクタで低減される。さらに、リップル周波数は、８倍に増加される。さらに、変調ベクトルは、４象現の周囲に約４５度の間隔で配置される。実際、より低い動作電圧は、対向電流コンバータ１１２０、１１２２、１１２４および１１２６のより高いスイッチング周波数を可能にする。より高いスイッチング周波数は、正味のインダクタの大きさが、非インターリーブＰＦＣブーストコンバータにおいて必要とされるものよりも十分に小さくなるように低減されることを可能にする。

図１２は、図１１に示される力率補正パワーサプライ１００のタイミング図である。タイミング波形は、各々の対向電流コンバータ１１２０、１１２２、１１２４および１１２６（図１１）内のブーストスイッチ（Ｓｐ１、Ｓｎ１；Ｓｐ２、Ｓｎ２；Ｓｐ３、Ｓｎ３およびＳｐ４、Ｓｎ４）の各々を駆動するＰＷＭ波形である。第１および第２の変調波形１２０２および１２０４は、第１の対向電流コンバータ１１２０の各ブーストスイッチ（Ｓｐ１、Ｓｎ１）の動作を表す。第３および第４の変調波形１２０６および１２０８は、第２の対向電流コンバータ１１２２の各ブーストスイッチ（Ｓｎ２、Ｓｐ２）の動作を表す。第５および第６の変調波形１２１０および１２１２は、第３の対向電流コンバータ１１２４の各ブーストスイッチ（Ｓｐ３、Ｓｎ３）の動作を表す。第７および第８の変調波形１２１４および１２１６は、第４の対向電流コンバータ１１２６の各ブーストスイッチ（Ｓｎ４、Ｓｐ４）の動作を表す。

タイミング波形は、波形上の矢印で示されるように、より負になるかなりの負の入力電圧（Ｖｉｎ）を表す。各それぞれの対向電流コンバータ１１２０、１１２２、１１２４および１１２６ブースとスイッチのペア（Ｓｐ１、Ｓｎ１；Ｓｐ２、Ｓｎ２；Ｓｐ３、Ｓｎ３およびＳｐ４、Ｓｎ４）は、上述のように、ほぼ１であるデューティサイクルの和を有する。さらに、変調波形１２０２、１２０４、１２０６、１２０８、１２１０、１２１２、１２１４および１２１６の各々を表す８の変調ベクトル（Ｎ＝８）を含む変調位相図１２１８が示される。変調ベクトルは、変調位相図１２１８の周囲に約４５度離れて均等に配置される。

図１１において、出力段パワーコンバータ１１０６は、第１の第２段コンバータ１１４０および第２の第２段コンバータ１１４２を備える。例示的第１および第２の第２段コンバータ１１４０および１１４２は、各々、全波ブリッジ非共振スイッチモードコンバータ１１４４（チョッパ）を備える。換言すると、第１および第２の第２段コンバータ１１４０および１１４２は、おのおの、直列共振、または、同様の機能を有する任意の他のスイッチモードコンバータ構成を備え得る。第１および第２の第２段コンバータ１１４０および１１４２は、マスターコントローラ（図示せず）で動作し得る。マスターコントローラは、第１および第２の第２段コンバータ１１４０および１１４２を固定周波数およびインターリーブで動作させ得る。インターリーブは、正のＤＣレール１０６および負のＤＣレール１０８上のリップル周波数を２倍にする。さらに、第２段パワーコンバータ１１４０および１１４２のキャパシタ（Ｃ５、Ｃ６）におけるリップル電流が低減される。

第１および第２の全波ブリッジ１１１２および１１１４の直列構成は、自己安定性をさらに提供し得る。第１の全波ブリッジブーストキャパシタ（Ｃ_１）１１３０および第２の全波ブリッジブーストキャパシタ（Ｃ_２）１１３２にかかる電圧が実質的に平衡状態である場合、同じ放電電流が第１の第２段コンバータ１１４０および第２の第２段コンバータ１１４２の各々を通って流れる。同じ電流経路に接続されることによって、第１および第２の全波ブリッジ１１１２および１１１４は、実質的に同じ電流を処理する。電圧が実質的に等しくない場合、第１または第２の全波ブリッジブーストキャパシタ１１３０または１１３２上に蓄積されたより大きい電圧を有する全波ブリッジ第２段コンバータ１１４０または１１４２は、電圧が平衡状態に達し、かつ、第２段コンバータ１１４０および１１４２がパワーを共有し、従って、電流を共有するまで、各々の蓄積された電圧を放電する。第２段コンバータ１１４０および１１４２の両方は、同じ正のＤＣレール１０６および負のＤＣレール１０８にＤＣ出力電圧を供給する。従って、第２段コンバータ１１４０および１１４２は、さらに、実質的に同一の電圧で動作することによってパワーを共有する。

図１３は、３相力率補正（ＰＦＣ）を提供する力率補正パワーサプライ１００のさらに別の例である。力率補正パワーサプライ１００は、前段１３０２を含み得る。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ１３０４および出力段パワーコンバータ１３０６を備える。３相パワーソース１３１２は、３相ＡＣ入力電圧（Ｖｉｎ）および入力電流（Ｉｉｎ）を力率補正パワーサプライ１００に提供する。これ以外においては、示された力率補正パワーサプライ１００は、図２を参照して記載された単相の実施例と機能的に同様である。前段１３０２は、ＥＭＩをフィルタリングする３相ラインフィルタ１３１４、ならびに、上述のように、突入および故障電流を管理する第１のソフトスタート回路１３１６および第２のソフトスタート回路１３１８を備える。

入力段パワーコンバータ１３０４は、３相の各々でそれぞれ動作する第１の対向電流コンバータ１３２２、第２の対向電流コンバータ１３２４、および第３の対向電流コンバータ１３２６を備える。対向電流コンバータ１３２２、１３２４および１３２６は、中間キャパシタ電圧で「擬似中性（ｐｓｅｕｄｏ ｎｅｕｔｒａｌ）」をさらに埋め込む共通の３相ブーストキャパシタ（Ｃ１）１３３０を共有する。対向電流コンバータ１３２２、１３２４および１３２６は、上述のように、ＰＦＣコントローラによって制御される。ＰＦＣコントローラ（図示せず）は、各対向電流コンバータ１３２２、１３２４および１３２６のブーストスイッチを制御するために、３つの別個のＰＷＭ変調三角波形を生成し得る。

ＰＦＣコントローラによって個々の対向電流コンバータ１３２２、１３２４および１３２６に提供される変調は、トリプレンズ（ｔｒｉｐｌｅｎｓ）を含み得る。このトリプレンズ（ｔｒｉｐｌｅｎｓ）により、擬似中性点に付加され得る第３の高調波がもたらされる。第３の高調波は、対向電流コンバータ１３２２、１３２４および１３２６に供給されるピーク電圧を、パワーソース１３０２によって提供される入力電圧（Ｖｉｎ）のダイナミックレンジにわたって約１３％だけ低減することを可能にする。従って、ブースト電圧（Ｖｂｏｏｓｔ）は、所望の出力電圧よりも小さくなり得る。なぜなら、このトリプレンズ（ｔｒｉｐｌｅｎｓ）を付加することによって差が補填されるからである。

例えば、ブースト電圧（Ｖｂｏｏｓｔ）は、約３８０ＶＤＣ〜４００ＶＤＣであることが望ましい場合、出力電圧は、パワーソース１３１２によって提供される２０８ＶＡＣ（デルタ）入力電圧（Ｖｉｎ）の３４０ＶＤＣ〜３６０ＶＤＣ未満であり得る。トリプレンズ（ｔｒｉｐｌｅｎｓ）を付加しない場合、２０８ＶＡＣ入力電圧（Ｖｉｎ）のブースト電圧（Ｖｂｏｏｓｔ）は、約３８０ＶＤＣ〜４００ＶＤＣの所望の電圧を必要とする。この点で、図１３の入力段パワーコンバータ１３０４は、図２を参照して記載された単相設計の実施例とよりも、図９を参照して記載された全波ブリッジ設計の実施例とより多くの共通点を有する。

対向電流コンバータ１３２２、１３２４および１３２６の位相間インターリーブの最良の位相合わせは変化され得る。各位相は、２のインターリーブであり得るが、３相のリップル電流の最適化は、すでに記載した単相の実施例ほど簡単ではない。６のインターリーブは、例示的入力段パワーコンバータ１３０４にとって望まれる。しかしながら、６のインターリーブについては、３相であるために、リップル電流が対向電流コンバータ１３２２、１３２４および１３２６のスイッチング周波数の６倍未満の周波数で、各位相に依然として存在し得る。ここで、スイッチング周波数の２倍および４倍でリップルの不完全な消去が生じ得る。３相ラインフィルタ１３１４のＥＭＩフィルタリングは、このようなリップルを最小化するために適切にサイズ調整され得る。各位相の対向電流コンバータ１３２２、１３２４および１３２６内の２のインターリーブは、スイッチング周波数の奇数倍のリップルを消去し得ないことにも留意されたい。

図１４は、２のインターリーブで独立して動作する対向電流コンバータ１３２２、１３２４および１３２６の各々について第１および第２のブーストスイッチ（Ｓｐｘ、Ｓｎｘ）の動作を示すタイミング図である。「ｘ」は、考察している対向電流コンバータに応じて１、２または３のいずれかであり得る。図３と同様に、第１の変調波形１４０２は、第１のブーストスイッチ（Ｓｐｘ）を表し、第２の変調波形１４０４は、第２のブーストスイッチ（Ｓｎｘ）の動作を表すことが示される。第１および第２の変調波形１４０２および１０４０は、これらの波形の中心の実質的に共通タイムを共有するＰＷＭ信号である。ＰＷＭ信号は、対称的に変調され、これにより、これらの信号のデューティサイクルの和は、ほぼ１の定数である。示される例示的変調波形において、パワーソース３１２からの入力電圧（Ｖｉｎ）は、どちらかというと負であり、正になっていき、第１および第２の変調波形１４０２および１４０４上の矢印によって示されるデューティおよびデューティトレンドを有する。

さらに、図１４に示されるのは、第２の変調波形１４０４の変調を表す第２のベクトル１４１０に対する第１の変調波形１４０２の変調を表す第１のベクトル１４０８の位相関係を示す変調位相図１４０６である。示されるように、ベクトルは、約１８０度離れて配置される。図１３に示される例示的出力段パワーコンバータ１３０６は、全波ブリッジ直列共振スイッチモードコンバータ１３３４を備え、上述のようにスイッチ電流を低減する。他の実施例において、チョッパ、半波ブリッジ等の他のＤＣ−ＤＣスイッチモードコンバータが用いられ得る。

図１５は、図１〜図１４を参照して記載された力率補正パワーサプライ１００のすでに記載された例示的動作を示すプロセスフローチャートである。動作は、ブロック１５０２で開始し、ここで、ＡＣ入力電圧（Ｖｉｎ）およびＡＣ入力電流（Ｉｉｎ）の形態のＡＣパワーがパワーソースから力率補正パワーサプライ１００に供給される。１つ以上のソフトスタート回路がブロック１５０４で活性化され、突入電流を制限する抵抗器（単数または複数）におけるスイッチングによってソフトスタートを有効にする。ブロック１５０６にて、入力段パワーコンバータのブーストキャパシタおよび出力段パワーコンバータのキャパシタは、初期充電され、ソフトスタート回路（単数または複数）は、抵抗器（単数または複数）をスイッチオフにすることによってソフトスタートを無効にする。

ブロック１５０８において、ＰＦＣコントローラは、対向電流コンバータ（単数または複数）におけるブーストスイッチのスイッチングを制御して、ＡＣ電圧を第１のＤＣ電圧に変換する。ＡＣ電圧は、少なくとも１つのブーストキャパシタを、第１のＤＣ電圧であるブースト電圧（Ｖｂｏｏｓｔ）に充電することによって変換される。ブーストキャパシタは、対向電流コンバータによって提供されるＰＷＭ電圧（Ｖｃ）とピーク充電電流（Ｉｃ）とで充電される。ブロック１５１０において、第１のＤＣ電圧は、出力段パワーコンバータに供給される。ブロック１５１２において、出力段パワーコンバータは、第１のＤＣ電圧を第２のＤＣ電圧に変換する。ブロック１５１４において、力率補正パワーサプライのＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）として第２のＤＣ電圧が正および負のＤＣレールに提供される。

ブロック１５１６において、ＰＦＣコントローラは、測定された電圧および電流を感知する。上述のように、測定された電圧および電流は、パワーソースからの入力電圧（Ｖｉｎ）、パワーソースからの入力電流、および正および負のＤＣレール上のＤＣ出力電圧を含む。さらに、対向電流コンバータ（単数または複数）からのブースト電圧（Ｖｂｏｏｓｔ）が感知され得る。ブロック１５１８において、ＰＦＣコントローラは、パワーソースから提供された可能な入力電圧（Ｖｉｎ）の範囲に対応する目的で、パワーソースからの入力電圧（Ｖｉｎ）を考慮に入れる。

入力電圧（Ｖｉｎ）がどちらかというと負であり、正になっていく場合、ブロック１５２０において、ＰＦＣコントローラは、第１のブーストスイッチ（単数または複数）（Ｓｐ）のデューティサイクルのオンタイム部分を増加させ、さらに、ブロック１５２２において、第２のブーストスイッチ（単数または複数）（Ｓｎ）のデューティサイクルのオンタイム部分を低減するが、それぞれのデューティサイクルの時間の実質的に共通の中心を維持する。従って、第１および第２のブーストスイッチ（Ｓｐ、Ｓｎ）は、各デューティサイクルの一部分の間、同時に閉じられる。ブロック１５１８において、入力電圧（Ｖｉｎ）がどちらかというと正であり、負になっていく場合、ブロック１５２６において、ＰＦＣコントローラは、第１のブーストスイッチ（単数または複数）（Ｓｐ）のデューティサイクルのオンタイム部分を低減し、さらに、ブロック１５２８において、第２のブーストスイッチ（単数または複数）（Ｓｎ）のデューティサイクルのオンタイム部分を増加させるが、各デューティサイクルの時間の実質的に共通の中心を維持する。

図１６において、ブロック１５３０にて、ＰＦＣコントローラは、対向電流コンバータによって生成されるＰＷＭ電圧（Ｖｃ）の波形の平均振幅が、入力電圧（Ｖｉｎ）の波形の振幅よりも大きいか、または小さいかを考慮に入れる。波形が等しくない場合、ＰＦＣコントローラは、ブロック１５３２において、ＰＷＭ電圧（Ｖｃ）の波形をＰＷＭ変調器で調整し、電圧を平衡状態にする。

ブロック１５３４において、ＰＦＣコントローラは、力率補正パワーサプライのＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）の大きさが低いかどうかを判定する。上述のように、低ＤＣ出力電圧を決定するためにブースト電圧（Ｖｂｏｏｓｔ）もまた測定され得る。ＤＣ出力電圧が低い場合、ブロック１５３６において、全電圧ゲインが低減される。ＰＦＣコントローラの全電圧ゲインが低減されて、ＰＷＭ電圧（Ｖｃ）の振幅を小さくし、これにより、ピーク充電電流（Ｉｃ）を増加させ、これにより、力率補正パワーサプライによってパワーソースからＤＣレールにより多くのパワーが供給される。ピーク充電電流が増加すると、ブースト電圧（Ｖｂｏｏｓｔ）の大きさも増加する。動作は、その後、図１５のブロック１５１６に戻り、力率の制御およびＤＣ出力電圧のレギュレートを継続する。

ブロック１５３０に戻って、ＰＷＭ電圧（Ｖｃ）の波形が、入力電圧（Ｖｉｎ）の波形と実質的に平衡状態にある場合、動作は、ブロック１５３４に進む。ブロック１５３４において、ＤＣ出力電圧が低くない場合、ＰＦＣコントローラは、ブロック１５３８にて、ＤＣ出力電圧（および、ブースト電圧（Ｖｂｏｏｓｔ））が高いかどうかを判定する。高い場合、ブロック１５４０にて、全電圧ゲインが増加される。これにより、ピーク充電電流が、低減され、ブースト電圧（Ｖｂｏｏｓｔ）およびＤＣ出力電圧の大きさが低減される。動作は、その後、図１５のブロック１５１６に戻る。図１６のブロック１５３８にて、ＤＣ出力電圧（および／またはブースト電圧（Ｖｂｏｏｓｔ））が高くない場合、動作は、同様に、図１５のブロック１５１６に戻り、制御を継続する。

力率補正パワーサプライの上述の例は、ＤＣ負荷に供給するためにＡＣパワーソースを利用する。力率補正パワーサプライは、少なくとも１つの対向電流コンバータを備え、ＤＣ電圧レギュレーションおよび力率補正を実行する。インターリーブを使用することによって、対向電流コンバータ（単数または複数）は、さらに、リップル電流を低減するように動作し、従って、さらに、力率を改善する。対向電流コンバータ（単数または複数）を使用するので、力率補正パワーサプライは、ブリッジ整流器なしで動作し、これにより、初期段を除去する。初期段の除去は、所望されるレギュレートＤＣ出力電圧を負荷のために生成する出力段が続く対向電流コンバータを備える入力段のみを有することによって損失を低減する。

対向電流コンバータ（単数または複数）は、ＰＦＣコントローラで制御され、ブーストコンバータとして動作し、かつ、ＤＣ電圧であるブースト電圧（Ｖｂｏｏｓｔ）を提供する。ＰＦＣコントローラは、対向電流コンバータ（単数または複数）を制御して、対向電流コンバータに含まれるブーストスイッチのデューティサイクルを調整することによって、電圧レギュレーションおよび力率補正の両方を実行する。力率補正は、ＡＣ入力電圧（Ｖｉｎ）の波形の値と実質的に同様のＰＷＭ電圧の波形の平均値を維持することに基づく。

フィードフォワード電圧レギュレーション制御もまた、対向電流コンバータへの測定入力電圧（Ｖｉｎ）に基づいてＰＦＣコントローラによって実行され得る。力率補正パワーサプライのＤＣ出力電圧（正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）に基づいたフィードバックコントロールは、電圧レギュレーションのためにも用いられ得る。さらに、さらなるフィードフォワードコントロールが電圧レギュレーションのために対向電流コンバータの測定ブースト電圧（Ｖｂｏｏｓｔ）を利用し得る。フィードバックコントロールは、さらに、対向電流コンバータを通って流れる測定された電流を利用して、電圧レギュレーションをさらに改善し得る。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

（要約）
力率補正パワーサプライは、入力段パワーコンバータと出力段パワーコンバータとを備える。入力段パワーコンバータは、対向電流コンバータと力率補正コントローラとを備える。力率補正コントローラは、対向電流コンバータの動作を力率補正および電圧レギュレーションを実行するように方向付け得る。対向電流コンバータに、パワーソースからＡＣ入力電圧とＡＣ入力電流とが供給される。ＡＣ入力電圧は、対向電流コンバータによってＤＣブースト電圧に変換される。ＤＣブースト電圧は、出力段パワーコンバータによって所望のＤＣ出力電圧に変換され得る。所望のＤＣ出力電圧は、力率補正パワーサプライの負荷のためのＤＣレールに供給され得る。

図１は、力率補正パワーサプライおよびオーディオ増幅器のブロック図である。 図２は、図１に示される力率補正パワーサプライの模式図である。 図３は、図２の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図４は、図２に示される力率補正パワーサプライに含まれる力率補正コントローラの模式図である。 図５は、図２に示される力率補正パワーサプライに含まれる力率補正コントローラの別の模式図である。 図６は、図２に示される力率補正パワーサプライに含まれる力率補正コントローラのさらに別の模式図である。 図７は、図１に示される力率補正パワーサプライの別の模式図である。 図８は、図７の力率補正パワーサプライに含まれる入力段コンバータのタイミング図である。 図９は、図１に示される力率補正パワーサプライの別の模式図である。 図１０は、図９の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図１１は、図１に示される力率補正パワーサプライのさらに別の模式図である。 図１２は、図１１の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図１３は、図１に示される力率補正パワーサプライのさらに別の模式図である。 図１４は、図１３の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図１５は、図１の力率補正パワーサプライの動作を示すプロセスフローチャートの一部分である。 図１６は、図１の力率補正パワーサプライの動作を示すプロセスフローチャートの第２の部分である。

符号の説明

１００ 力率補正パワーサプライ
１０２ オーディオ増幅器
１０４ 出力パワーライン
１０６ 正のＤＣレール
１０８ 負のＤＣレール
１１０ 入力ライン
１１２ パワーソース
１１４ オーディオ信号入力ライン
１１６ オーディオ信号ライン
２０２ 入力段パワーコンバータ
２０４ 出力段パワーコンバータ
２０６ 前段
２１０ パワープラグ
２１２ フィーダライン
２１４ コモンライン
２１６ グラウンド
２２０ ラインフィルタ
２２２ ソフトスタート回路
２２４ 第１の起動スイッチ
２２６ 第２の起動スイッチ
２２８ 抵抗器
２３０ 対向電流コンバータ
２３２ 力率補正コントローラ
２３４ 第１のブーストインダクタ
２３６ 第１のブーストスイッチ
２３８ 第１のブーストダイオード
２４０ 第１のブーストキャパシタ
２４４ 第２のブーストインダクタ
２４６ 第２のブーストスイッチ
２４８ 第２のブーストダイオード
２５０ 第２のブーストキャパシタ
２５２ 第１のブースト電圧出力ライン
２５４ 第２のブースト電圧出力ライン
２５６ ブースト中心点
２５８ 第１のスイッチ制御ライン
２６０ 第２のスイッチ制御ライン
２６２ 入力電圧感知ライン
２６４ 電流センサ
２６６ 入力電流感知ライン
２６８ 正のＶｃｃ感知ライン
２７０ 負のＶｃｃ感知ライン
２７２ ブースト電圧感知ライン
２７４ 変換器
２７６ 第１の側
２７８ 第２の側
２８０ 第１のスイッチ
２８２ 第２のスイッチ
２８４ 共振インダクタ
２８６ 共振キャパシタ
２８８ 共振中心点
２９０ １次巻線
２９２ ２次巻線
２９４ ２次ダイオード
２９６ 第１の２次キャパシタ
２９８ 第２の２次キャパシタ
２９９ グラウンド接続
３０２ 第１の変調波形
３０４ 第２の変調波形
３０６ 変調位相図
３０８ 第１のベクトル
４０２ 差動増幅器
４０４ 入力電圧フィードフォワード制御ループ
４０６ 出力電圧フィードバック制御ループ
４０８ 電流制御内部ループ
４１２ ローパスフィルタ
４１４ 二乗乗算器
４１６ 除算器
４２０ 差動入力増幅器
４２２ 加算器
４２４ 積分器
４２６ 乗算器
４３０ 加算器
４３２ 誤差増幅器
４３４ スイッチコントローラ
４３６ ＰＷＭ変調器
４３８ ゲートドライバ
５０２ 入力電圧フィードフォワード制御ループ
５０４ 出力電圧フィードバック制御ループ
５０６ 電圧制御内部ループ
５１０ 加算器
５１２ 乗算器
５１６ ＰＷＭ変調器
５１８ ゲートドライバ
６０２ 出力電圧制御ループ
６０４ 整流器
６０６ ローパスフィルタ
６０８ 加算器
７０２ 前段
７０４ 入力段パワーコンバータ
７０６ 出力段パワーコンバータ
７０８ 加算器
７１０ パワープラグ
７１２ フィーダライン
７１４ コモンライン
７１６ グラウンド
７２０ ラインフィルタ
７２２ ソフトスタート回路
７２６ 第１の対向電流コンバータ
７２８ 第２の対向電流コンバータ
７３０ 第１のブーストスイッチ
７３２ 第２のブーストスイッチ
７３４ 第１のブーストダイオード
７３６ 第２のブーストダイオード
７３８ 第１の対向電流コンバータ
７４０ 第２の対向電流コンバータ
７５０ 第１のブーストスイッチ
７５２ 第２のブーストスイッチ
７５４ 第１のブーストインダクタ
７５６ 第２のブーストインダクタ
７５８ 第１のブーストダイオード
７６０ 第２のブーストダイオード
８０２ 第１の変調波形
８０４ 第２の変調波形
８０６ 第３の変調波形
８０８ 第４の変調波形
８１０ 変調位相図
９０２ 前段
９０４ 入力段パワーコンバータ
９０６ 出力段パワーコンバータ
９１０ 第１の対向電流コンバータ
９１２ 第２の対向電流コンバータ
９１４ 全波ブリッジブーストキャパシタ
９１６ ラインフィルタ
９２０ １次巻線
９２２ 変換器
９２４ 全波ブリッジスイッチモードコンバータ
１００２ 第１の変調波形
１００４ 第２の変調波形
１００６ 第３の変調波形
１００８ 第４の変調波形
１０１０ 変調位相図
１１０２ 前段
１１０４ 入力段パワーコンバータ
１１０６ 出力段パワーコンバータ
１１１２ 第１の全波ブリッジ
１１１４ 第２の全波ブリッジ
１１２０ 第１の対向電流コンバータ
１１２２ 対向電流コンバータ
１１２４ 対向電流コンバータ
１１２６ 対向電流コンバータ
１１３０ 第１の全波ブリッジブーストキャパシタ
１１３２ 第２の全波ブリッジブーストキャパシタ
１１４０ 第１の第２段コンバータ
１１４２ 第２の第２段コンバータ
１１４４ 非共振スイッチモードコンバータ
１２０２ 第１の変調波形
１２０４ 第２の変調波形
１２０６ 第３の変調波形
１２０８ 第４の変調波形
１２１０ 第５の変調波形
１２１２ 第６の変調波形
１２１４ 第７の変調波形
１２１６ 第８の変調波形
１３０２ 前段
１３０４ 入力段パワーコンバータ
１３０６ 出力段パワーコンバータ
１３１２ ３相パワーソース
１３１４ ３相ラインフィルタ
１３１６ 第１のソフトスタート回路
１３１８ 第２のソフトスタート回路
１３２２ 第１の対向電流コンバータ
１３２４ 第２の対向電流コンバータ
１３２６ 第３の対向電流コンバータ
１３３０ ３相ブーストキャパシタ
１３３２ 対向電流コン
１３３４ 全波ブリッジ直列共振スイッチモードコンバータ

Claims (56)

1. 力率補正コントローラに結合された対向電流コンバータを含む入力段パワーコンバータと、該入力段パワーコンバータに結合された出力段パワーコンバータとを備える、力率補正パワーサプライであって、
   該対向電流コンバータは、少なくとも１つのブーストキャパシタ、第１のブーストインダクタ（Ｌｐ）、第２のブーストインダクタ（Ｌｎ）、第１のブーストダイオード（Ｄｐ）、第２のブーストダイオード（Ｄｎ）、および、デューティサイクルで動作可能な１対のブーストスイッチを備え、該１対のブーストスイッチは、該第１のブーストインダクタおよび該第２のブーストインダクタを磁化するために、該デューティサイクルの一部分の間に同時に閉じられるように構成され、
   該第１のブーストインダクタ（Ｌｐ）の一方側は、該１対のブーストスイッチのうちの一方のブーストスイッチの一方側および該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、
   該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、
   該第２のブーストインダクタ（Ｌｎ）の他方側は、該１対のブーストスイッチのうちの他方のブーストスイッチの一方側および該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、
   該１対のブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、
   該１対のブーストスイッチは、第１のＤＣ電圧に該ブーストキャパシタを充電するために、該デューティサイクルの一部分の間に各々が開かれるように構成され、
   該１対のブーストスイッチのインターリーブされたスイッチングは、該力率補正コントローラによって、各ブーストスイッチが共通の時点に対して対称に開かれる長さを変調することにより、該第１のＤＣ電圧をレギュレートし、該入力段パワーコンバータに供給可能なＡＣ入力電流の波形を制御するように制御可能であり、
   該出力段パワーコンバータは、該第１のＤＣ電圧を、該第１のＤＣ電圧から絶縁された第２のＤＣ電圧に変換するように構成される、力率補正パワーサプライ。
2. 前記入力段パワーコンバータは、前記力率補正コントローラによって方向付けられるように、パワーソースからのパワーを消費し、該パワーソースにパワーを供給するように構成されている、請求項１に記載の力率補正パワーサプライ。
3. 前記１対のブーストスイッチは、ＡＣ入力電圧端子と前記少なくとも１つのブーストキャパシタとの間にパルス幅変調電圧を形成するように前記力率補正コントローラによって制御可能であり、該パルス幅変調電圧は、力率を改善するためにＡＣ入力電圧の波形の振幅と実質的に同様である平均振幅を有する正弦波形を有する、請求項１〜２のいずれかに記載の力率補正パワーサプライ。
4. 前記出力段パワーコンバータは、直列共振スイッチモードコンバータを備える、請求項１〜３のいずれかに記載の力率補正パワーサプライ。
5. 前記出力段パワーコンバータは、不連続電流モードの固定周波数で動作するように構成される、請求項１〜４のいずれかに記載の力率補正パワーサプライ。
6. 前記出力段パワーコンバータは、全波ブリッジスイッチモードコンバータを備える、請求項１〜５のいずれかに記載の力率補正パワーサプライ。
7. 前記出力段パワーコンバータは、半波ブリッジスイッチモードコンバータを備える、請求項１〜５のいずれかに記載の力率補正パワーサプライ。
8. 前記入力段パワーコンバータに結合されたソフトスタート回路をさらに備え、該ソフトスタート回路は、複数のスイッチおよび抵抗器を備え、該入力段パワーコンバータに供給されるＡＣ入力電流を選択的に制限する、請求項１〜７のいずれかに記載の力率補正パワーサプライ。
9. 前記入力段パワーコンバータに結合されたラインフィルタをさらに備え、電磁干渉を最小化する、請求項１〜８のいずれかに記載の力率補正パワーサプライ。
10. 入力と出力と少なくとも１つのブーストキャパシタと第１のブーストインダクタ（Ｌｐ）と第２のブーストインダクタ（Ｌｎ）と第１のブーストダイオード（Ｄｐ）と第２のブーストダイオード（Ｄｎ）と複数のブーストスイッチとを備える対向電流コンバータと、該対向電流コンバータに結合された力率補正コントローラと、該対向電流コンバータの出力に結合された出力段パワーコンバータとを備える、力率補正パワーサプライであって、
    該第１のブーストインダクタ（Ｌｐ）の一方側は、該１対のブーストスイッチのうちの一方のブーストスイッチの一方側および該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、
    該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、
    該第２のブーストインダクタ（Ｌｎ）の他方側は、該１対のブーストスイッチのうちの他方のブーストスイッチの一方側および該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、
    該１対のブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、
    該複数のブーストスイッチは、共通の時点に対して該複数のブーストスイッチの各々のパルス幅を対称的に変調することにより、パワーソースによって該入力に供給可能なＡＣライン電流の波形を制御するように、該力率補正コントローラによるインターリーブされたスイッチングにより作動し、
    該出力段パワーコンバータは、該対向電流コンバータの出力に供給されたＤＣブースト電圧の絶縁および電圧変換を提供するように構成される、力率補正パワーサプライ。
11. 前記対向電流コンバータは、ブーストコンバータとして、前記入力にて整流されていないＡＣ電圧を受取り、前記出力にて前記ＤＣブースト電圧を供給するように構成される、請求項１０に記載の力率補正パワーサプライ。
12. 前記力率補正コントローラは、前記対向電流コンバータを制御して、前記出力にて供給される前記ＤＣブースト電圧をレギュレートするように構成される、請求項１０〜１１のいずれかに記載の力率補正パワーサプライ。
13. 前記対向電流コンバータは、周波数変調を有する前記力率補正コントローラによって電磁干渉を制御するように方向付けられる、請求項１０〜１２のいずれかに記載の力率補正パワーサプライ。
14. 前記ブーストスイッチは、前記力率補正コントローラによって前記少なくとも１つのブーストキャパシタを前記ＤＣブースト電圧に充電するようにスイッチングされる、請求項１０〜１３のいずれかに記載の力率補正パワーサプライ。
15. 前記出力段パワーコンバータは、固定周波数スイッチモードパワーコンバータと変圧器とを備え、該固定周波数スイッチモードパワーコンバータは、ＤＣ出力電圧をＤＣレールに供給するように構成され、該変圧器は、該対向電流コンバータのスイッチングノイズを最小化するようにガルバニック絶縁を有する、請求項１０〜１４のいずれかに記載の力率補正パワーサプライ。
16. 前記少なくとも１つのブーストキャパシタは、中心点で結合された第１のブーストキャパシタと第２のブーストキャパシタとを備え、該中心点は、前記パワーソースのコモンラインに結合するように構成され、該第１のブーストキャパシタおよび該第２のブーストキャパシタの各々は、前記ＤＣブースト電圧に充電可能である、請求項１０〜１３または１５のいずれかに記載の力率補正パワーサプライ。
17. 力率補正コントローラと、該力率補正コントローラに結合された対向電流コンバータと、該対向電流コンバータに結合された出力段パワーコンバータとを備える、力率補正パワーサプライであって、
    該対向電流コンバータは、少なくとも１つのブーストキャパシタと、複数のブーストスイッチと、第１のブーストインダクタ（Ｌｐ）と、第２のブーストインダクタ（Ｌｎ）と、第１のブーストダイオード（Ｄｐ）と、第２のブーストダイオード（Ｄｎ）とを備え、
    該第１のブーストインダクタ（Ｌｐ）の一方側は、該ブーストスイッチのうちの一方のブーストスイッチの一方側および該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、
    該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、
    該第２のブーストインダクタ（Ｌｎ）の他方側は、該ブーストスイッチのうちの他方のブーストスイッチの一方側および該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、
    該ブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、
    該対向電流コンバータは、整流されていないＡＣ入力電圧を受取り、ＤＣブースト電圧を供給するように構成され、
    該出力段パワーコンバータは、該ＤＣブースト電圧を受取り、ＤＣ出力電圧を供給するように構成され、
    該力率補正コントローラは、フィードフォワード制御で、該複数のブーストスイッチの全てに共通なパルス幅の共通の時点に対して該複数のブーストスイッチの各々のパルス幅を該ＤＣブースト電圧の関数として対称的に変調するように構成され、
    該ブーストスイッチは、該力率補正コントローラによるインターリーブされたスイッチングにより作動する、力率補正パワーサプライ。
18. 前記対向電流コンバータは、半波ブリッジコンバータを備え、前記少なくとも１つのブーストキャパシタは、中心点を介して結合された第１のブーストキャパシタと第２のブーストキャパシタとを備え、該中心点は、パワーソースのコモンラインに結合するように構成される、請求項１７に記載の力率補正パワーサプライ。
19. 前記複数のブーストスイッチは、第１のブーストスイッチと第２のブーストスイッチとを備え、該第１のブーストスイッチと該第２のブーストスイッチは、前記フィードフォワード制御を有する前記力率補正コントローラによって所望のＤＣブースト電圧に比例するようにスケーリングされたダブルエッジの自然パルス幅変調される三角波のただひとつでスイッチングされる、請求項１７〜１８のいずれかに記載の力率補正パワーサプライ。
20. 前記対向電流コンバータは、インターリーブで動作して、ＡＣ入力電圧端子と前記少なくとも１つのブーストキャパシタとの間にパルス幅変調電圧を形成するように前記力率補正コントローラによって方向付けられ、該パルス幅変調電圧は、前記整流されていないＡＣ入力電圧の正弦波形と実質的に同一である平均波形を有する、請求項１７〜１９のいずれかに記載の力率補正パワーサプライ。
21. 前記対向電流コンバータは、前記ＤＣブースト電圧を供給するように並列で結合される複数の対向電流コンバータを備える、請求項１７〜２０のいずれかに記載の力率補正パワーサプライ。
22. 前記対向電流コンバータは、全波ブリッジコンバータを形成するように結合された複数の対向電流コンバータを備える、請求項１７〜２０のいずれかに記載の力率補正パワーサプライ。
23. 前記全波ブリッジコンバータは、４のインターリーブで動作可能である、請求項２２に記載の力率補正パワーサプライ。
24. 前記対向電流コンバータは、複数の全波ブリッジコンバータを形成するように結合された複数の対向電流コンバータを備え、該全波ブリッジコンバータは、直列で結合される、請求項１７〜２０のいずれかに記載の力率補正パワーサプライ。
25. 前記対向電流コンバータは、複数の対向電流コンバータを備え、該複数の対向電流コンバータの各々は、３相のパワーソースのうちの１相に結合するように構成される、請求項１７〜２０のいずれかに記載の力率補正パワーサプライ。
26. 前記力率補正コントローラは、前記ＤＣ出力電圧および整流されたＡＣ入力電流のうちの少なくとも１つの関数として前記対向電流コンバータを方向付けるようにさらに構成される、請求項１７〜２５のいずれかに記載の力率補正パワーサプライ。
27. 対向電流コンバータと、該対向電流コンバータに結合された力率を制御する手段とを備える、力率補正パワーサプライであって、
    該対向電流コンバータは、ＡＣ入力電圧とＡＣ入力電流とを受取り、ＤＣブースト電圧を供給するように構成され、
    該対向電流コンバータは、少なくとも１つのブーストキャパシタと、第１のブーストインダクタ（Ｌｐ）と、第２のブーストインダクタ（Ｌｎ）と、第１のブーストダイオード（Ｄｐ）と、第２のブーストダイオード（Ｄｎ）と、デューティサイクルを有する第１のブーストスイッチおよび第２のブーストスイッチとを備え、該第１のブーストスイッチおよび該第２のブーストスイッチは、該デューティサイクルの間に同時に閉じられ得、
    該第１のブーストインダクタ（Ｌｐ）の一方側は、該第１のブーストスイッチおよび該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、
    該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、
    該第２のブーストインダクタ（Ｌｎ）の他方側は、該第２のブーストスイッチおよび該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、
    該第１のブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、
    該第２のブーストスイッチは、該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、
    該力率を制御する手段は、該複数のブーストスイッチの各々のパルス幅の共通の時点に対する対称的な変調によるインターリーブされたスイッチングにより該第１のブーストスイッチおよび該第２のブーストスイッチの該デューティサイクルを制御して、該ＡＣ入力電流の波形を調整して力率を改善するように構成される、力率補正パワーサプライ。
28. 前記ＤＣブースト電圧を所望のＤＣ出力電圧に変換する手段をさらに備える、請求項２７に記載の力率補正パワーサプライ。
29. 前記力率を制御する手段は、前記ＤＣブースト電圧の関数として前記所望のＤＣ出力電圧をレギュレートするように構成される、請求項２８に記載の力率補正パワーサプライ。
30. 前記力率を制御する手段は、前記ＤＣブースト電圧および前記所望のＤＣ出力電圧の関数として該所望のＤＣ出力電圧をレギュレートするように構成される、請求項２８に記載の力率補正パワーサプライ。
31. 前記力率を制御する手段は、前記ＤＣブースト電圧と、前記所望のＤＣ出力電圧と、前記ＡＣ入力電流との関数として該所望のＤＣ出力電圧をレギュレートするように構成される、請求項２８に記載の力率補正パワーサプライ。
32. 前記ＤＣブースト電圧を変換する手段は、前記所望のＤＣ出力電圧を前記対向電流コンバータからガルバニック絶縁するように構成される、請求項２８〜３１のいずれかに記載の力率補正パワーサプライ。
33. 前記力率を制御する手段は、フィードフォワード制御で、前記ＡＣ入力電圧の大きさの関数として前記デューティサイクルを制御するように構成される、請求項２８〜３２のいずれかに記載の力率補正パワーサプライ。
34. 力率補正コントローラと、該力率補正コントローラに結合された対向電流コンバータとを備える、力率補正パワーサプライであって、
    該対向電流コンバータは、入力と、出力と、複数のブーストスイッチと、第１のブーストインダクタ（Ｌｐ）と、第２のブーストインダクタ（Ｌｎ）と、第１のブーストダイオード（Ｄｐ）と、第２のブーストダイオード（Ｄｎ）と、少なくとも１つのブーストキャパシタとを備え、該少なくとも１つのブーストキャパシタは、ＤＣブースト電圧に充電可能であり、
    該第１のブーストインダクタ（Ｌｐ）の一方側は、該ブーストスイッチのうちの一方のブーストスイッチの一方側および該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、
    該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、
    該第２のブーストインダクタ（Ｌｎ）の他方側は、該ブーストスイッチのうちの他方のブーストスイッチの一方側および該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、
    該ブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、
    該複数のブーストスイッチの各々のパルス幅は、該ＤＣブースト電圧の大きさをレギュレートするために、出力にて提供される該ＤＣブースト電圧の関数として該ブーストスイッチに共通の時点に対して対称的に変調するように、該力率補正コントローラによるインターリーブされたスイッチングにより制御され、
    該対向電流コンバータはまた、パワーソースによって該入力に供給可能であるＡＣ入力電流の波形を制御するように、該力率補正コントローラによって制御される、力率補正パワーサプライ。
35. 前記少なくとも１つのブーストキャパシタは、前記ＤＣブースト電圧に充電可能である、請求項３４に記載の力率補正パワーサプライ。
36. 前記少なくとも１つのブーストキャパシタは、複数のブーストキャパシタであり、該ブーストキャパシタの各々は、前記ＤＣブースト電圧に充電可能である、請求項３５に記載の力率補正パワーサプライ。
37. 前記力率補正コントローラに結合された電流感知デバイスをさらに備え、該電流感知デバイスは、前記ＡＣ入力電流を感知するように構成され、該力率補正コントローラは、前記ＤＣブースト電圧をレギュレートし、該ＤＣブースト電圧および該力率補正コントローラによって感知される該ＡＣ入力電流の関数として該ＡＣ入力電流の波形を制御するように構成される、請求項３４〜３６のいずれかに記載の力率補正パワーサプライ。
38. １対のブーストスイッチは、各デューティサイクルの特定の部分の間、同時に閉じられるように構成される、請求項３４〜３７のいずれかに記載の力率補正パワーサプライ。
39. １対のブーストスイッチの前記デューティサイクルの和は、１であるように前記力率補正コントローラによって制御される、請求項３４〜３８のいずれかに記載の力率補正パワーサプライ。
40. 前記力率補正コントローラは、前記ＤＣブースト電圧と線形比例する変調波形を生成するように構成され、１対のブーストスイッチは、該力率補正コントローラによって該変調波形でスイッチングされる、請求項３４〜３９のいずれかに記載の力率補正パワーサプライ。
41. 前記力率補正コントローラは、該力率補正コントローラによって感知された前記ＡＣ入力電流の関数として、出力電圧フィードバック制御ループで前記ＤＣブースト電圧を制御するように構成される、請求項３４〜４０のいずれかに記載の力率補正パワーサプライ。
42. 前記力率補正コントローラは、入力電圧フィードフォワード制御ループと、出力電圧フィードバック制御ループと、電圧制御内部ループとを備え、前記ＤＣブースト電圧は、該電圧制御内部ループへのフィードフォワード制御信号として供給される、請求項３４〜４１のいずれかに記載の力率補正パワーサプライ。
43. 前記対向電流コンバータの出力は、出力段パワーコンバータに結合されるように構成され、該出力段パワーコンバータは、スイッチモードコンバータと変圧器とを備え、該対向電流コンバータの出力にて供給される前記ＤＣブースト電圧の絶縁および電圧変換を提供する、請求項３４〜４２のいずれかに記載の力率補正パワーサプライ。
44. 力率補正パワーサプライを用いて力率補正を実行する方法であって、
    該方法は、
    ＡＣ入力電圧とＡＣ入力電流とを有するＡＣパワーソースを提供することと、
    力率補正コントローラによって制御される対向電流コンバータを用いて該ＡＣ入力電圧を第１のＤＣ電圧に変換することであって、該対向電流コンバータは、少なくとも１つのブーストキャパシタと、第１のブーストスイッチと、第２のブーストスイッチと、第１のブーストインダクタ（Ｌｐ）と、第２のブーストインダクタ（Ｌｎ）と、第１のブーストダイオード（Ｄｐ）と、第２のブーストダイオード（Ｄｎ）とを備え、該第１のブーストインダクタ（Ｌｐ）の一方側は、該第１のブーストスイッチの一方側および該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、該第２のブーストインダクタ（Ｌｎ）の他方側は、該第２のブーストスイッチの一方側および該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、該第１のブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、該第２のブーストスイッチは、該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合され、該ＡＣ入力電圧を第１のＤＣ電圧に変換することは、該第１のブーストスイッチと該第２のブーストスイッチとを同じ時点で閉じられるようにインターリーブスイッチングすることにより、該第１のブーストスイッチおよび該第２のブーストスイッチを介して該少なくとも１つのブーストキャパシタと、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）との間に電流を流して、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）をシーケンシャルに磁化および消磁し、該少なくとも１つのブーストキャパシタを該第１のＤＣ電圧に充電することを包含する、ことと、
    出力段パワーコンバータを用いて該第１のＤＣ電圧を第２のＤＣ電圧に変換することと、
    負荷を供給するために該第２のＤＣ電圧をパワーレールに供給することと
    を包含する、方法。
45. 前記ＡＣ入力電圧を第１のＤＣ電圧に変換することは、前記第２のＤＣ電圧を該第１のＤＣ電圧の関数として所望の大きさにレギュレートすることを包含する、請求項４４に記載の方法。
46. 前記少なくとも１つのブーストキャパシタは、第１のキャパシタと、第２のキャパシタとを備え、
    前記ＡＣ入力電圧を前記第１のＤＣ電圧に変換する動作は、
    前記ＡＣパワーソースおよび該第１のブーストキャパシタを用いて該第１のブーストインダクタ（Ｌｐ）または該第２のブーストインダクタ（Ｌｎ）のうちの１つを磁化することと、
    該第１のブーストインダクタ（Ｌｐ）または該第２のブーストインダクタ（Ｌｎ）のうちの該１つを消磁して、該第２のブーストキャパシタに充電することと
    を包含する、請求項４４〜４５のいずれかに記載の方法。
47. パルス幅変調電圧を生成することは、該パルス幅変調電圧の相対的大きさが前記ＡＣ入力電圧の相対的大きさよりも小さくなるようにレギュレートして前記パワーレールにパワーを提供することを包含する、請求項４４〜４６のいずれかに記載の方法。
48. パルス幅変調電圧を生成することは、前記ＡＣ入力電圧の波形の振幅と実質的に同様であるように該パルス幅変調電圧の正弦波形の平均振幅を調整して、力率を改善することを包含する、請求項４４〜４７のいずれかに記載の方法。
49. 力率補正パワーサプライを用いて力率補正を実行する方法であって、
    該方法は、
    ＡＣ入力電圧とＡＣ入力電流とを有するＡＣパワーソースを提供することと、
    力率補正コントローラによって制御される対向電流コンバータを用いて該ＡＣ入力電圧をＤＣ電圧に変換することであって、該対向電流コンバータは、複数のブーストスイッチと、第１のブーストインダクタ（Ｌｐ）と、第２のブーストインダクタ（Ｌｎ）と、第１のブーストダイオード（Ｄｐ）と、第２のブーストダイオード（Ｄｎ）と、少なくとも１つのブーストキャパシタとを備え、該第１のブーストインダクタ（Ｌｐ）の一方側は、該ブーストスイッチのうちの一方のブーストスイッチの一方側および該第１のブーストダイオード（Ｄｐ）のカソードに電気的に結合され、該第１のブーストインダクタ（Ｌｐ）の他方側は、該第２のブーストインダクタ（Ｌｎ）の一方側に電気的に結合され、該第２のブーストインダクタ（Ｌｎ）の他方側は、該ブーストスイッチのうちの他方のブーストスイッチの一方側および該第２のブーストダイオード（Ｄｎ）のアノードに電気的に結合され、該ブーストスイッチは、該第１のブーストインダクタ（Ｌｐ）および該第２のブーストインダクタ（Ｌｎ）と、該少なくとも１つのブーストキャパシタとの間に電気的に結合される、ことと、
    該力率補正コントローラが、該複数のブーストスイッチに共通の時点に対して該複数のスイッチの各々のパルス幅をインターリーブされたスイッチングにより対称的に変調することにより、該対向電流コンバータによって生成されたパルス幅変調電圧の大きさを制御することと、
    該パルス幅変調電圧の該大きさを低減して、該対向電流コンバータへのＡＣ入力電流の流れを増加させることであって、該パルス幅変調電圧は、該ＡＣ入力電圧から該対向電流コンバータにより生成され、該少なくとも１つのブーストキャパシタに入力される、ことと、
    該パルス幅変調電圧の大きさを増加させて、該対向電流コンバータへのＡＣ入力電流の流れを低減することと
    を包含する、方法。
50. 前記パルス幅変調電圧の大きさを増減させることは、前記ＤＣ電圧の関数として前記力率補正コントローラを用いて該ＤＣ電圧をレギュレートすることを包含する、請求項４９に記載の方法。
51. 前記パルス幅変調電圧の大きさを増減させることは、前記ＡＣ入力電圧と該パルス幅変調電圧との比に基づいて前記力率補正パワーサプライにわずかな負荷が印加されるか負荷が印加されないときに該パルス幅変調電圧を用いて前記ＡＣ入力電圧をトラッキングすることを包含する、請求項４９〜５０のいずれかに記載の方法。
52. 前記パルス幅変調電圧の大きさを増減させることは、前記力率補正コントローラが、前記ブーストスイッチのうちの少なくとも一部を制御するために用いられる変調する三角波形を前記ＤＣ電圧と比例するようにスケーリングすることを包含する、請求項４９〜５１のいずれかに記載の方法。
53. 前記パルス幅変調電圧の大きさを増減させることは、前記ＤＣ電圧を用いて該ＤＣ電圧のフィードフォワード制御を実行することと、前記ＡＣ入力電流を用いて該ＤＣ電圧のフィードバック制御を実行することとを包含する、請求項４９〜５２のいずれかに記載の方法。
54. 前記パルス幅変調電圧の平均振幅を、前記ＡＣ入力電圧の振幅と実質的に同じに維持することをさらに包含する、請求項４９〜５３のいずれかに記載の方法。
55. 前記対向電流コンバータは、第１のブーストスイッチと第２のブーストスイッチとを備え、前記パルス幅変調電圧の大きさを低減することは、該第１のブーストスイッチのデューティサイクルのオンタイム部分を低減することと、該第２のブーストスイッチのデューティサイクルのオンタイム部分を増加させることとを包含し、該第１のブーストスイッチおよび該第２のブーストスイッチの両方は、各デューティサイクルの部分の間に同時に閉じられる、請求項４９〜５４のいずれかに記載の方法。
56. 前記パルス幅変調電圧の大きさを増加させることは、前記第１のブーストスイッチの前記デューティサイクルを増加させることと、前記第２のブーストスイッチの前記デューティサイクルを低減することとを包含する、請求項５５に記載の方法。

Images