JP4280871B2 - Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method - Google Patents
Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP4280871B2 JP4280871B2 JP2007294306A JP2007294306A JP4280871B2 JP 4280871 B2 JP4280871 B2 JP 4280871B2 JP 2007294306 A JP2007294306 A JP 2007294306A JP 2007294306 A JP2007294306 A JP 2007294306A JP 4280871 B2 JP4280871 B2 JP 4280871B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hafnium
- semiconductor device
- oxide layer
- containing silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 111
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 229910052735 hafnium Inorganic materials 0.000 claims description 87
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 34
- 229910052757 nitrogen Inorganic materials 0.000 claims description 31
- 239000013078 crystal Substances 0.000 claims description 27
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- 238000005121 nitriding Methods 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000002441 X-ray diffraction Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 131
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 40
- 229910052796 boron Inorganic materials 0.000 description 40
- 229910052710 silicon Inorganic materials 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- -1 amido Silane Chemical compound 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- VHYFNPMBLIVWCW-UHFFFAOYSA-N 4-Dimethylaminopyridine Chemical compound CN(C)C1=CC=NC=C1 VHYFNPMBLIVWCW-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- SNHHQYZORFPDIQ-UHFFFAOYSA-N (1-methoxy-2-methylpropan-2-yl)oxysilane Chemical compound COCC(C)(C)O[SiH3] SNHHQYZORFPDIQ-UHFFFAOYSA-N 0.000 description 1
- 229960000549 4-dimethylaminophenol Drugs 0.000 description 1
- YWATTXMDZQWERV-UHFFFAOYSA-N CN(C)[Hf] Chemical compound CN(C)[Hf] YWATTXMDZQWERV-UHFFFAOYSA-N 0.000 description 1
- OEZJRMFFFWXQJL-UHFFFAOYSA-N COCC(C)(O[Hf])C Chemical compound COCC(C)(O[Hf])C OEZJRMFFFWXQJL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VQGBTZXHAYEEDG-UHFFFAOYSA-N N,N-dimethyl-2-silyloxypropan-1-amine Chemical compound CN(C)CC(C)O[SiH3] VQGBTZXHAYEEDG-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WZVIPWQGBBCHJP-UHFFFAOYSA-N hafnium(4+);2-methylpropan-2-olate Chemical compound [Hf+4].CC(C)(C)[O-].CC(C)(C)[O-].CC(C)(C)[O-].CC(C)(C)[O-] WZVIPWQGBBCHJP-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法に関するものであり、特に、リーク電流値が低く、ボロン漏れ耐性が良好な絶縁膜積層体およびその製造方法に関するものである。 The present invention relates to an insulating film stack, a method for manufacturing an insulating film stack, a semiconductor device, and a method for manufacturing a semiconductor device. In particular, the present invention relates to an insulating film stack having a low leakage current value and good boron leakage resistance. It relates to a manufacturing method.
年々半導体装置は大容量化、大規模化が進展し、そのため半導体デバイスも微細化されている。この半導体デバイスの微細化に伴い、平面におけるリソグラフィ技術によるパターン寸法の縮小化とともに、縦方向の膜厚も縮小化されている。例えばトランジスタのゲート絶縁膜としても、膜厚が３ｎｍ以下の極薄のゲート絶縁膜が要求されている。しかし、ゲート絶縁膜として従来から用いられているシリコン酸化膜では、膜厚３ｎｍ以下になると様々な不具合が発生する。 The capacity and scale of semiconductor devices have increased year by year, and semiconductor devices have also been miniaturized. Along with the miniaturization of semiconductor devices, the film thickness in the vertical direction is reduced along with the reduction of pattern dimensions by lithography in the plane. For example, as a gate insulating film of a transistor, an extremely thin gate insulating film having a thickness of 3 nm or less is required. However, in the silicon oxide film conventionally used as the gate insulating film, various problems occur when the film thickness is 3 nm or less.
例えば、ゲート絶縁膜が薄くなると、直接トンネル現象に起因してゲートリーク電流が増加する問題がある。また、ゲート絶縁膜の薄膜化に伴って、ゲート電極中のドーパント不純物（例えばボロン）が、ゲート絶縁膜中を熱拡散して、ゲート絶縁膜下のシリコン基板に突き抜けるいわゆるボロン漏れ現象が発生するおそれがある。
このためゲート絶縁膜には、リーク電流値を少なくすること、ボロン漏れ耐性に優れていることが求められている。
For example, when the gate insulating film becomes thin, there is a problem that the gate leakage current increases due to the direct tunnel phenomenon. In addition, as the gate insulating film becomes thinner, a dopant impurity (for example, boron) in the gate electrode thermally diffuses in the gate insulating film and a so-called boron leakage phenomenon occurs that penetrates into the silicon substrate under the gate insulating film. There is a fear.
For this reason, the gate insulating film is required to have a low leakage current value and an excellent boron leakage resistance.
現在、シリコン酸化膜以外のゲート絶縁膜の材料としては、Ｈｆ酸化物を母材としたＨｆＳｉＯＮ、ＨｆＡｌＯＮ、ＨｆＺｒＳｉＯＮ、ＨｆＺｒＡｌＯＮなどが知られている。
これらの材料は、ＭＯＣＶＤ法などで作製されるが、非晶質であることが好ましいとされている。その理由は、これらの材料からなる膜が多結晶化されると、必然的に結晶粒界が存在することになり、この結晶粒界が要因になってリーク電流値が増大してしまう、ということである。
Currently, HfSiON, HfAlON, HfZrSiON, HfZrAlON, and the like using Hf oxide as a base material are known as materials for gate insulating films other than silicon oxide films.
These materials are produced by MOCVD or the like, but are preferably amorphous. The reason is that when a film made of these materials is polycrystallized, a crystal grain boundary necessarily exists, and this crystal grain boundary causes a leakage current value to increase. That is.
Ｈｆを含有する窒化シリコン酸化膜を非晶質膜として形成する方法として、下記の特許文献に開示された技術が知られている。下記特許文献１においては、１０００℃以上の熱処理後でも結晶粒界が形成されないゲート絶縁膜の形成方法が開示されている。この特許文献１によると、ＳｉＯ２からなる下地界面層上に、金属濃度を６２％以下にし、窒素濃度を３０％以上とした金属珪酸化膜を形成させ、その上には、５０％〜８０％以下の窒素を含有した金属珪酸化膜を形成させることによって、ゲート絶縁膜を形成している。つまり、窒素濃度に分布をもたせることによって、結晶粒界が形成されないゲート絶縁膜を作製している。
As a method for forming a silicon nitride oxide film containing Hf as an amorphous film, techniques disclosed in the following patent documents are known.
特許文献１に記載の絶縁膜によれば、膜中に窒素が含有されているため、ボロン漏れ耐性は良好であると考えられる。しかしながら、膜が非晶質膜では、結晶質膜に比べて誘電率が減少し、要求されるＥＯＴ（Equivalent Oxide Thickness）において、結晶膜に比べて非晶質の方が物理膜厚は薄くなる。これにより、直接トンネル現象に起因したゲートリーク電流を抑制することが困難である。
上記のように、現状においては、ボロン漏れの抑制とリーク電流増加の抑制とを同時に解決する方法は確立されていない。
本発明は、上記事情に鑑みてなされたものであって、ボロン漏れの抑制とリーク電流増加の抑制とを同時に実現可能な、絶縁膜及びこの絶縁膜を備えた半導体装置と、絶縁膜の製造方法及び半導体装置の製造方法を提供することを目的とする。
As described above, at present, a method for simultaneously solving the suppression of boron leakage and the suppression of increase in leakage current has not been established.
The present invention has been made in view of the above circumstances, and is capable of simultaneously realizing suppression of boron leakage and suppression of increase in leakage current, and manufacturing of the insulating film, a semiconductor device including the insulating film, and the insulating film It is an object to provide a method and a method for manufacturing a semiconductor device.
上記の課題を解決するために発明者等が鋭意研究を重ねた結果、ボロン漏れ耐性が良好で且つゲートリーク電流値の低い理想的なゲート絶縁膜は、以下の特性が必要であると考えられる。すなわち、結晶粒界の形成により生じるリーク電流値の増大と、薄膜化による直接トンネル現象に起因したゲートリーク電流の増大とを抑制し、更に、絶縁膜中に窒素を含有させることでボロン漏れを抑制する必要がある。そこで、本発明者等は、以下の構成を採用することによって上記課題の解決を図ることにした。 As a result of extensive research conducted by the inventors to solve the above problems, an ideal gate insulating film having good boron leakage resistance and a low gate leakage current value is considered to require the following characteristics. . That is, an increase in the leakage current value caused by the formation of crystal grain boundaries and an increase in the gate leakage current due to the direct tunnel phenomenon due to the thinning of the film are suppressed, and further boron leakage is prevented by containing nitrogen in the insulating film. It is necessary to suppress. Therefore, the present inventors have decided to solve the above problem by adopting the following configuration.
本発明の半導体装置用の絶縁膜積層体は、半導体基板上に、微結晶組織からなるハフニウム含有窒化シリコン酸化物層と、非晶質組織からなるハフニウム含有窒化シリコン酸化物層とが順次積層されてなる積層膜からなり、前記積層膜の窒素濃度が１５原子％以上４０原子％以下の範囲であることを特徴とする。
更に、本発明の半導体装置用の絶縁膜積層体においては、前記の微結晶組織からなるハフニウム含有窒化シリコン酸化物層の、Ｉｎ−ｐｌａｎｅ−Ｘ線回折測定法の（１１１）の回折ピークから求めた結晶サイズが１ｎｍ以上５ｎｍ以下の範囲であることが好ましい。
In the insulating film laminate for a semiconductor device of the present invention, a hafnium-containing silicon nitride oxide layer having a microcrystalline structure and a hafnium-containing silicon nitride oxide layer having an amorphous structure are sequentially stacked on a semiconductor substrate. The nitrogen concentration of the laminated film is in the range of 15 atomic% to 40 atomic% .
Furthermore, in the insulating film laminate for a semiconductor device of the present invention, the hafnium-containing silicon nitride oxide layer having the microcrystalline structure is obtained from the diffraction peak of (111) in the In-plane-X-ray diffraction measurement method. The crystal size is preferably in the range of 1 nm to 5 nm.
次に、本発明の半導体装置用の絶縁膜積層体の製造方法は、半導体基板上に、微結晶組織からなるハフニウム含有窒化シリコン酸化物層を形成する微結晶質層形成工程を行った後に、非晶質組織からなるハフニウム含有窒化シリコン酸化物層を形成する非晶質層形成工程を行うことを特徴とする。
また、本発明の半導体装置用の絶縁膜積層体の製造方法においては、前記微結晶質層形成工程が、非晶質組織からなる第１ハフニウム含有シリコン酸化物層を形成する工程と、前記第１ハフニウム含有シリコン酸化物層を窒素、酸素またはアルゴンの雰囲気中でアニールする工程とを少なくとも含むことが好ましい。
更に、前記第１ハフニウム含有シリコン酸化物層の（Ｓｉ／（Ｈｆ＋Ｓｉ））比が０原子％超５０原子％以下の範囲であることが好ましい。
また、本発明の半導体装置用の絶縁膜積層体の製造方法においては、前記非晶質層形成工程が、非晶質組織からなる第２ハフニウム含有シリコン酸化物層を形成する工程と、前記第２ハフニウム含有シリコン酸化物層をアンモニア雰囲気中で窒化処理またはプラズマ雰囲気中で窒化処理する工程とからなることが好ましい。
また、前記第２ハフニウム含有窒化シリコン酸化物層の（Ｓｉ／（Ｈｆ＋Ｓｉ））比が０原子％超５０原子％以下の範囲であることが好ましい。
Next, in the method for manufacturing an insulating film laminate for a semiconductor device of the present invention, after performing a microcrystalline layer forming step of forming a hafnium-containing silicon nitride oxide layer having a microcrystalline structure on a semiconductor substrate , An amorphous layer forming step of forming a hafnium-containing silicon nitride oxide layer having an amorphous structure is performed .
In the method for manufacturing an insulating film laminate for a semiconductor device according to the present invention, the microcrystalline layer forming step includes a step of forming a first hafnium-containing silicon oxide layer having an amorphous structure, It is preferable to include at least a step of annealing the 1 hafnium-containing silicon oxide layer in an atmosphere of nitrogen, oxygen, or argon.
Furthermore, it is preferable that the (Si / (Hf + Si)) ratio of the first hafnium-containing silicon oxide layer is in the range of more than 0 atomic% and not more than 50 atomic%.
In the method for manufacturing an insulating film laminate for a semiconductor device of the present invention, the amorphous layer forming step includes a step of forming a second hafnium-containing silicon oxide layer having an amorphous structure, It is preferable to comprise a step of nitriding the 2 hafnium-containing silicon oxide layer in an ammonia atmosphere or in a plasma atmosphere.
The (Si / (Hf + Si)) ratio of the second hafnium-containing silicon nitride oxide layer is preferably in the range of more than 0 atomic% and not more than 50 atomic%.
次に、本発明の半導体装置は、半導体基板上に形成されたＭＯＳトランジスタを具備してなり、前記ＭＯＳトランジスタのゲート絶縁膜が、先のいずれかに記載の半導体装置用の絶縁膜積層体であることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板上にＭＯＳトランジスタを形成する際に、前記ＭＯＳトランジスタのゲート絶縁膜を、先のいずれかに記載の半導体装置用の絶縁膜積層体の製造方法によって製造することを特徴とする。
Next, a semiconductor device according to the present invention includes a MOS transistor formed on a semiconductor substrate, and the gate insulating film of the MOS transistor is the insulating film stack for a semiconductor device according to any one of the above. It is characterized by being.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein when a MOS transistor is formed on a semiconductor substrate, the gate insulating film of the MOS transistor is manufactured as described above. It is manufactured by a method.
上記の絶縁膜積層体によれば、微結晶組織からなるハフニウム含有窒化シリコン酸化物層と、非晶質組織からなるハフニウム含有窒化シリコン酸化物層とが積層されることによって、絶縁積層体全体の誘電率が向上し、半導体基板に対するリーク電流を抑制でき、かつ、ボロン漏れ耐性を高めることができる。また、絶縁膜積層体の窒素濃度が１５〜４０原子％の範囲に設定されることで、ボロン漏れ耐性をより高めることができる。
また、上記の絶縁膜積層体によれば、微結晶組織からなるハフニウム含有窒化シリコン酸化物層の結晶サイズが１ｎｍ以上５ｎｍ以下の範囲とされているので、ゲートリーク電流を大幅に抑制できる。
According to the insulating film stack, the hafnium-containing silicon nitride oxide layer having a microcrystalline structure and the hafnium-containing silicon nitride oxide layer having an amorphous structure are stacked, thereby The dielectric constant is improved, the leakage current to the semiconductor substrate can be suppressed, and the boron leakage resistance can be increased. Moreover, boron leakage tolerance can be improved more by setting the nitrogen concentration of an insulating film laminated body to the range of 15-40 atomic%.
In addition, according to the above insulating film laminate, since the crystal size of the hafnium-containing silicon nitride oxide layer having a microcrystalline structure is in the range of 1 nm to 5 nm, the gate leakage current can be significantly suppressed.
また、上記の絶縁膜積層体の製造方法によれば、微結晶組織からなるハフニウム含有窒化シリコン酸化物層と、非晶質組織からなるハフニウム含有窒化シリコン酸化物層とを半導体基板に順次積層するので、半導体基板に対するリーク電流が抑制され、かつ、ボロン漏れ耐性に優れた絶縁膜積層体を製造できる。
また、上記の絶縁膜積層体の製造方法によれば、前記微結晶質層形成工程において、非晶質組織からなる第１ハフニウム含有シリコン酸化物層を形成してからアニールすることによって、非晶質組織からなる第１ハフニウム含有シリコン酸化物層を微結晶組織からなる層にすることができる。また、第１ハフニウム含有シリコン酸化物層の（Ｓｉ／（Ｈｆ＋Ｓｉ））比を０原子％超５０原子％以下の範囲とすることで、絶縁膜積層体の誘電率をより高めることができる。
また、上記の絶縁膜積層体の製造方法によれば、前記非晶質層形成工程において、非晶質組織からなる第２ハフニウム含有シリコン酸化物層を形成してからアンモニア雰囲気中での窒化処理またはプラズマ雰囲気中での窒化処理をすることによって、第２ハフニウム含有シリコン酸化物層を非晶質組織からなるハフニウム含有窒化シリコン酸化物層にすることができる。また、第２ハフニウム含有シリコン酸化物層の（Ｓｉ／（Ｈｆ＋Ｓｉ））比を０原子％超５０原子％以下の範囲にし、積層膜の窒素濃度を１５原子％以上４０原子％以下の範囲にすることで、ボロン漏れを抑制できる。
In addition, according to the method for manufacturing an insulating film laminate, a hafnium-containing silicon nitride oxide layer having a microcrystalline structure and a hafnium-containing silicon nitride oxide layer having an amorphous structure are sequentially stacked on a semiconductor substrate. Therefore, it is possible to manufacture an insulating film laminate in which leakage current to the semiconductor substrate is suppressed and the boron leakage resistance is excellent.
In addition, according to the method for manufacturing the insulating film laminate, in the microcrystalline layer forming step, the first hafnium-containing silicon oxide layer having an amorphous structure is formed and then annealed, whereby an amorphous state is obtained. The first hafnium-containing silicon oxide layer having a texture can be formed into a layer having a microcrystalline structure. Moreover, the dielectric constant of an insulating film laminated body can be raised more by making (Si / (Hf + Si)) ratio of a 1st hafnium containing silicon oxide layer into the range of more than 0 atomic% and 50 atomic% or less.
Further, according to the method for manufacturing the insulating film laminate, in the amorphous layer forming step, after forming the second hafnium-containing silicon oxide layer having an amorphous structure, nitriding treatment in an ammonia atmosphere Alternatively, the second hafnium-containing silicon oxide layer can be made into a hafnium-containing silicon nitride oxide layer having an amorphous structure by performing nitriding treatment in a plasma atmosphere. In addition, the (Si / (Hf + Si)) ratio of the second hafnium-containing silicon oxide layer is in the range of more than 0 atomic% to 50 atomic% or less, and the nitrogen concentration of the stacked film is in the range of 15 atomic% to 40 atomic%. Thus, boron leakage can be suppressed.
次に、上記の半導体装置によれば、上記の絶縁膜積層体がゲート絶縁膜として用いられるので、ゲート絶縁膜の誘電率が向上しＥＯＴ（Equivalent Oxide Thickness、等価酸化膜厚）が薄膜化できる。同じＥＯＴで、上記の絶縁膜積層体や非晶質膜、及び結晶質膜の半導体基板に対するリーク電流を比べると、上記の絶縁膜積層体が最もリーク電流を抑制できる。また、ゲート電極中のボロンがゲート絶縁膜中を熱拡散して半導体基板に突き抜けるいわゆるボロン漏れ現象を抑制できる。
また、上記の半導体装置の製造方法によれば、上記の絶縁膜積層体をゲート絶縁膜として形成するので、リーク電流の抑制が可能であるとともにボロン漏れ現象が抑制可能な半導体装置を製造できる。
Next, according to the semiconductor device, since the insulating film stack is used as a gate insulating film, the dielectric constant of the gate insulating film is improved and EOT (Equivalent Oxide Thickness) can be reduced. . When the leakage currents of the insulating film stack, amorphous film, and crystalline film to the semiconductor substrate are compared with the same EOT, the insulating film stack can suppress the leakage current most. In addition, a so-called boron leakage phenomenon in which boron in the gate electrode is thermally diffused in the gate insulating film and penetrates into the semiconductor substrate can be suppressed.
Further, according to the method for manufacturing a semiconductor device, since the insulating film stack is formed as a gate insulating film, it is possible to manufacture a semiconductor device that can suppress a leakage current and suppress a boron leakage phenomenon.
本発明によれば、ボロン漏れの抑制とリーク電流増加の抑制とを同時に実現可能な、絶縁膜及びこの絶縁膜を備えた半導体装置と、絶縁膜の製造方法及び半導体装置の製造方法を提供できる。 According to the present invention, it is possible to provide an insulating film, a semiconductor device including the insulating film, a method for manufacturing the insulating film, and a method for manufacturing the semiconductor device that can simultaneously suppress boron leakage and suppress increase in leakage current. .
「半導体装置の一例」
以下、本発明の実施の形態を図面を参照して説明する。ここでは、半導体装置をＭＯＳトランジスタに適用した例について説明する。図１は、本実施形態の半導体装置であるＭＯＳトランジスタの断面構造を示す模式図である。尚、以下の説明において参照する図面は、半導体装置及びその製造方法を説明する図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なっている。
"Example of semiconductor device"
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Here, an example in which a semiconductor device is applied to a MOS transistor will be described. FIG. 1 is a schematic diagram showing a cross-sectional structure of a MOS transistor which is a semiconductor device of this embodiment. The drawings referred to in the following description are drawings for explaining the semiconductor device and the manufacturing method thereof, and the size, thickness, dimensions, and the like of each part shown in the drawings are different from the dimensional relationships of the actual semiconductor device.
図１に示す半導体装置は所謂ＭＯＳトランジスタ１であって、半導体基板２と、半導体基板２上に形成されたゲート絶縁膜３と、ゲート絶縁膜３に積層されたゲート電極４と、半導体基板２のゲート電極４の両側に埋め込まれたソース・ドレインコンタクト領域５Ａ及びソース・ドレイン高濃度領域５Ｂとから概略構成されている。
The semiconductor device shown in FIG. 1 is a so-called
半導体基板２は、シリコン単結晶にドーパントとして例えばＮ型不純物が含有されてなるＮ型半導体から構成されている。また、半導体基板２には、活性領域を分離する素子分離絶縁膜２ａが形成されている。素子分離絶縁膜２ａは、半導体基板２の表面にＳＴＩ（Shallow Trench Isolation）法により、活性領域以外の部分に形成され、隣接する活性領域を絶縁分離している。更に、半導体基板２には、Ｐ型拡散層２ｂ（Ｐ型ウエル）が形成されている。
The
Ｐ型ウエル２ｂ上には、ゲート絶縁膜３及びゲート電極４が形成されている。
ゲート絶縁膜３は、本発明に係る絶縁膜積層体であって、微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａ（以下、微結晶質層３ａという。）と、非晶質組織からなるハフニウム含有窒化シリコン酸化物層３ｂ（以下、非晶質層３ｂという。）とが積層されて構成されている。
微結晶質層３ａは、１ｎｍ〜９ｎｍ程度の厚みを有しており、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、酸素（Ｏ）及び窒素（Ｎ）から構成されている。（Ｓｉ／（Ｈｆ＋Ｓｉ））比で表した場合の微結晶質層３ａのＳｉとＨｆの組成比は、０原子％超５０原子％以下、好ましくは３０原子％以上４０原子％以下の範囲とされている。（Ｓｉ／（Ｈｆ＋Ｓｉ））比がこの範囲内であれば、誘電率を高めることができ、リーク電流の発生を防止できる。また、微結晶質層３ａは、微細な結晶粒が集合した組織からなり、結晶粒の平均粒径（結晶サイズ）は、１ｎｍ以上５ｎｍ以下の範囲とされている。結晶サイズがこの範囲であれば、ゲートリーク電流を大幅に低減できる。なお、結晶サイズは、微結晶質層３ａのＸ線回折パターンをＩｎ−ｐｌａｎｅ−Ｘ線回折測定法によって測定し、得られた回折パターンの（１１１）の回折ピークから求めることができる。
A
The
The
次に、非晶質層３ｂは、０．５ｎｍ〜５ｎｍ程度の厚みを有しており、微結晶質層３ａと同様に、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、酸素（Ｏ）及び窒素（Ｎ）から構成されている。（Ｓｉ／（Ｈｆ＋Ｓｉ））比で表した場合の非晶質層３ｂのＳｉとＨｆの組成比は、０原子％超５０原子％以下、好ましくは３０原子％以上４０原子％以下の範囲とされている。（Ｓｉ／（Ｈｆ＋Ｓｉ））比がこの範囲内であれば、誘電率を高めてリーク電流の発生を防止できる。また、非晶質層３ｂは、組織全体が非晶質相から構成されており、このような非晶質層３ｂのＸ線回折パターンを例えばＩｎ−ｐｌａｎｅ−Ｘ線回折測定法によって測定すると、回折ピークが得られないか、あるいは回折ピークが得られたとしても極めてブロードなピークになる。組織全体が非晶質相から構成されることによって、結晶粒界が存在することなく、これによってボロン漏れが抑制される。
Next, the
また、ゲート絶縁膜３全体の窒素濃度は、１５原子％以上４０原子％以下の範囲が好ましく、２０原子％以上３０原子％以下の範囲がより好ましい。窒素濃度が１５原子％未満では、半導体基板２に対するボロン漏れ耐性が大幅に低下してしまうので好ましくない。また、窒素濃度が４０原子％を超えると、ゲート絶縁膜３の化学的安定性が低下するので好ましくない。ゲート絶縁膜３の窒素濃度は、後述するように、非晶質層形成工程における窒化処理の条件を適宜変更することにより調整できる。
Further, the nitrogen concentration of the entire
次にゲート電極４は、ゲート絶縁膜３上に順次積層された多結晶シリコン膜及び金属膜からなる多層膜によって形成されている。多結晶シリコン膜はＣＶＤ法（Chemical Vapor Deposition）での成膜時にボロン等の不純物を含有させて形成するドープド多結晶シリコン膜を用いることができる。金属膜は、タングステン（Ｗ）やタングステンシリサイド（ＷＳｉ）等の高融点金属を用いることができる。
また、ゲート電極４は、窒化シリコンなどの上部絶縁膜４ａによって被覆されており、更にゲート電極４の側壁部には、シリコン酸化膜４ｂ等からなるサイドウォールが形成されている。
Next, the
The
サイドウォールを構成するシリコン酸化膜４ｂの下側に位置する半導体基板２には、ソース・ドレインコンタクト領域５Ａが形成されている。ソース・ドレインコンタクト領域５Ａは、砒素等のＮ型不純物がイオン注入されることによって形成される。
更に、ソース・ドレインコンタクト領域５Ａの外側には、ソース・ドレイン高濃度領域５Ｂが形成されている。ソース・ドレイン高濃度領域５Ｂは、ソース・ドレインコンタクト領域５Ａの場合と同様に、砒素等のＮ型不純物がイオン注入されることによって形成される。ソース・ドレイン高濃度領域５ＢにおけるＮ型不純物の濃度は、ソース・ドレインコンタクト領域５ＡにおけるＮ型不純物濃度よりも高濃度に設定されている。これら、ソース・ドレインコンタクト領域５Ａ及びソース・ドレイン高濃度領域５Ｂによって、ソース・ドレイン領域が形成される。
A source /
Further, a source / drain
「半導体装置の製造方法」
次に、図２〜図１０を参照して、図１に示すＭＯＳトランジスタ１（半導体装置）の製造方法について説明する。図２〜図１０は、ＭＯＳトランジスタ１の製造方法を説明する図であって、図２に素子分離絶縁膜２ａの形成工程を示し、図３〜図４に微結晶質層形成工程を示し、図５〜図６には非晶質層形成工程を示す。また、図７にゲート電極４及びゲート絶縁膜３の形成工程を示し、図８にソース・ドレインコンタクト領域５Ａの形成工程を示し、図９にサイドウォール（窒化シリコン膜４ｂ）の形成工程を示し、図１０にはソース・ドレイン高濃度領域５Ｂの形成工程を示す。
"Manufacturing method of semiconductor device"
Next, a method for manufacturing the MOS transistor 1 (semiconductor device) shown in FIG. 1 will be described with reference to FIGS. 2 to 10 are diagrams for explaining a manufacturing method of the
（素子分離絶縁膜２ａの形成工程）
まず図２に示すように、半導体基板２上に、ＳＴＩ（Shallow Trench Isolation）法により深さが２００〜３５０ｎｍ程度の酸化シリコンからなる素子分離絶縁膜２ａを形成する。この素子分離絶縁膜２ａの形成によって、半導体基板２に活性領域が形成される。
次に、半導体基板２にボロンを注入してＰ型ウェル層２ｂを形成する。ボロンを注入した後に、損傷回復のために熱処理を実施してもよい。
(Process for forming element
First, as shown in FIG. 2, an element
Next, boron is implanted into the
（微結晶質層形成工程）
次に、図３に示すように、半導体基板２上に、非晶質組織からなる第１ハフニウム含有シリコン酸化物層１３ａを形成する。第１ハフニウム含有シリコン酸化物層１３ａは、ＭＯＣＶＤ法またはＡＬＤ法によって形成することが好ましく、特にＭＯＣＶＤ法で形成することが好ましい。ＭＯＣＶＤ法で形成する際の反応ガスとしては、例えば次のようなシリコン源ガス及びハフニウム源ガスの混合ガスからなる反応ガスを用いることができる。
シリコン源ガスとしては、Ｓｉ２Ｈ６、ＳｉＨ４、Ｓｉ（ＭＭＰ）４（（Tetrakis 1-Methoxy-2-Methyl-2-Propoxy Silane）Ｓｉ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４）、Ｓｉ（ＤＭＡＰ）（（Tetrakis 1-(N,N-dimethylamino)-2Propoxy Silane）Ｓｉ［ＯＣＨ（ＣＨ３）ＣＨ２Ｎ（ＣＨ３）２］４）、ＴＤＭＡＳｉ（Tetrakis diemethyl amido Silane）Ｓｉ［Ｎ（ＣＨ３）２］４）等を用いることができる。
また、ハフニウム源ガスとしては、ＴＨＢ（（Hafnium tetra-t-butoxide）Ｈｆ［ＯＣ（ＣＨ３）３］４）、ＴＤＥＡＨ（（Tetrakis diethylamido hafnium）Ｃ１６Ｈ４０Ｎ４Ｈｆ）、ＴＤＭＡＨ（（Tetrakis dimethylamino hafnium）Ｃ８Ｈ２４Ｎ４Ｈｆ）、Ｈｆ（ＭＭＰ）４（（Tetrakis 1-Methoxy-2-methyl-2-propoxy hafnium）Ｈｆ［ＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３］４）、Ｈｆ（ＮＯ３）４等を用いることができる。
(Microcrystalline layer formation process)
Next, as shown in FIG. 3, a first hafnium-containing
As the silicon source gas, Si 2 H 6 , SiH 4 , Si (MMP) 4 ((Tetrakis 1-Methoxy-2-Methyl-2-Propoxy Silane) Si [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 ) Si (DMAP) ((Tetrakis 1- (N, N-dimethylamino) -2Propoxy Silane) Si [OCH (CH 3 ) CH 2 N (CH 3 ) 2 ] 4 ), TDMASi (Tetrakis diemethyl amido Silane) Si [N (CH 3 ) 2 ] 4 ) or the like can be used.
Further, as the hafnium source gas, THB ((Hafnium tetra-t-butoxide) Hf [OC (CH 3 ) 3 ] 4 ), TDEAH ((Tetrakis diethylamido hafnium) C 16 H 40 N 4 Hf), TDMAH ((Tetrakis dimethylamino hafnium) C 8 H 24 N 4 Hf), Hf (MMP) 4 ((Tetrakis 1-Methoxy-2-methyl-2-propoxy hafnium) Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 ), Hf (NO 3 ) 4 or the like can be used.
シリコン源ガスとハフニウム源ガスの組合せは特に限定されず、どのような組合せでもよいが、特にシリコン源としてＳｉ２Ｈ６を用い、ハフニウム源としてＴＨＢを用いることが好ましい。
シリコン源ガスとハフニウム源ガスの流量比は、特に限定されないが、ハフニウム含有シリコン酸化物層１３ａにおける（Ｓｉ／（Ｈｆ＋Ｓｉ））比が０原子％超５０原子％以下、好ましくは２０〜４５原子％の範囲となるように調整することが好ましい。
また、反応ガスには、酸素などの酸化性ガス等のキャリアガスが含まれてもよい。また、半導体基板２の基板温度は、例えば３００℃程度にすればよい。
The combination of the silicon source gas and the hafnium source gas is not particularly limited and may be any combination. However, it is particularly preferable to use Si 2 H 6 as the silicon source and use THB as the hafnium source.
The flow rate ratio between the silicon source gas and the hafnium source gas is not particularly limited, but the (Si / (Hf + Si)) ratio in the hafnium-containing
Further, the reaction gas may contain a carrier gas such as an oxidizing gas such as oxygen. The substrate temperature of the
このようにして形成された第１ハフニウム含有シリコン酸化物層１３ａは、組織のほとんど全部が非晶質相となるか、または、組織の大部分が非晶質相となり、一部に結晶質相が析出した状態になる。第１ハフニウム含有シリコン酸化物層１３ａの膜厚は、１ｎｍ〜９ｎｍ程度がよい。
In the first hafnium-containing
次に、図４に示すように、形成した第１ハフニウム含有シリコン酸化物層１３ａを、窒素、酸素またはアルゴンの雰囲気中でアニールする。アニール温度は例えば９００℃程度が好ましい。
このアニール処理によって、第１ハフニウム含有シリコン酸化物層１３ａが微結晶化されて微結晶組織（微結晶層３ａ）になる。このとき、結晶サイズが１〜５ｎｍ程度になるようにアニール温度を適宜調整するとよい。
Next, as shown in FIG. 4, the formed first hafnium-containing
By this annealing treatment, the first hafnium-containing
（非晶質層形成工程）
次に、図５に示すように、非晶質組織からなる第２ハフニウム含有シリコン酸化物層１３ｂを形成する。第２ハフニウム含有シリコン酸化物層１３ｂは、微結晶質層形成工程と同様に、ＭＯＣＶＤ法またはＡＬＤ法によって形成することが好ましく、特にＭＯＣＶＤ法で形成することが好ましい。ＭＯＣＶＤ法で形成する際の反応ガスとしては、上述のシリコン源ガス及びハフニウム源ガスの混合ガスを用いればよい。
(Amorphous layer forming step)
Next, as shown in FIG. 5, a second hafnium-containing
シリコン源ガスとハフニウム源ガスの組合せは特に限定されず、どのような組合せでもよいが、特にシリコン源としてＳｉ２Ｈ６を用い、ハフニウム源としてＴＨＢを用いることが好ましい。
シリコン源ガスとハフニウム源ガスの流量比は、特に限定されないが、ハフニウム含有シリコン酸化物層１３ｂにおける（Ｓｉ／（Ｈｆ＋Ｓｉ））比が０原子％超５０原子％以下、好ましくは３０〜４０原子％の範囲となるように調整することが好ましい。
また、反応ガスには、酸素等の酸化性ガス等のキャリアガスが含まれてもよい。また、半導体基板２の基板温度は、例えば３００℃程度にすればよい。
このようにして形成された第２ハフニウム含有シリコン酸化物層１３ｂは、組織のほとんど全部が非晶質相となる。第２ハフニウム含有シリコン酸化物層１３ｂの膜厚は、０．５ｎｍ〜５ｎｍ程度がよい。
The combination of the silicon source gas and the hafnium source gas is not particularly limited and may be any combination. However, it is particularly preferable to use Si 2 H 6 as the silicon source and use THB as the hafnium source.
The flow rate ratio between the silicon source gas and the hafnium source gas is not particularly limited, but the (Si / (Hf + Si)) ratio in the hafnium-containing
Further, the reaction gas may contain a carrier gas such as an oxidizing gas such as oxygen. The substrate temperature of the
In the second hafnium-containing
次に、図６に示すように、形成した第２ハフニウム含有シリコン酸化物層１３ｂに対して、アンモニア雰囲気中での窒化処理またはプラズマ雰囲気中での窒化処理を行う。アンモニア雰囲気中の窒化処理は、例えば、７００℃、３０分の処理条件で行う。この窒化処理によって、第２ハフニウム含有シリコン酸化物層１３ｂが非晶質組織の状態のまま窒化されて、ハフニウム含有窒化シリコン酸化物層３ｂ（非晶質層３ｂ）となる。
また、このときの窒化処理によって、窒素原子が第１ハフニウム含有シリコン酸化物層１３ａ（微結晶層３ａ）まで侵入し、微結晶質層３ａの窒素濃度が向上する。これにより、微結晶質層３ａ及び非晶質層３ｂの全体の窒素濃度が、１５〜４０原子％の範囲になる。
このようにして、微結晶質層３ａ及び非晶質層３ｂからなる積層膜が形成される。
Next, as shown in FIG. 6, the formed second hafnium-containing
In addition, the nitriding treatment at this time causes nitrogen atoms to penetrate into the first hafnium-containing
In this way, a laminated film composed of the
（ゲート電極４及びゲート絶縁膜３の形成工程）
次に、非晶質層３ｂの上に、ＣＶＤ法により、ボロン等のＰ型不純物が含有された多結晶シリコン膜を形成する。次いで、多結晶シリコン膜上に、スパッタリング法により金属膜として、例えばタングステン、窒化タングステン、タングステンシリサイド等の高融点金属膜を形成する。これら多結晶シリコン膜及び高融点金属膜は、後の工程においてパターンニングされてゲート電極になる。そして高融点金属膜上には、窒化シリコン膜を形成する。
その後、フォトリソグラフィ技術及びエッチング技術によって、微結晶質層３ａ、非晶質層３ｂ、多結晶シリコン膜、高融点金属膜及び窒化シリコン膜をパターニングすることにより、図７に示すような、ゲート絶縁膜３、ゲート電極４及び上部絶縁膜４ａが形成される。
(Formation process of
Next, a polycrystalline silicon film containing a P-type impurity such as boron is formed on the
Thereafter, by patterning the
（ソース・ドレインコンタクト領域５Ａの形成工程）
次に、図８に示すように、ゲート電極４をマスクとして、Ｎ型不純物（例えば、砒素：Ａs）のイオン注入を行い、窒素雰囲気中にてアニーリングを行い、ソース・ドレインコンタクト領域５Ａを形成する。
(Process for forming source /
Next, as shown in FIG. 8, N-type impurities (for example, arsenic: As) are ion-implanted using the
（サイドウォールの形成工程）
次に、半導体基板２及びゲート電極４を覆うようにシリコン酸化膜を形成し、次に異方性エッチングを行って半導体基板２の表面を露出させる。このようにして、図９に示すように、シリコン酸化膜４ｂからなるサイドウォールを形成する。
(Sidewall formation process)
Next, a silicon oxide film is formed so as to cover the
（ソース・ドレイン高濃度領域５Ｂの形成工程）
次に、図１０に示すように、ゲート電極４及びサイドウォール（シリコン酸化膜４ｂ）をマスクとして、高濃度のＮ型不純物（例えば、砒素：Ａs）のイオン注入を行い、窒素雰囲気中にてアニーリングを行い、ソース・ドレイン高濃度領域５Ｂを形成する。
このようにして、図１に示すＭＯＳトランジスタ１が製造される。
(Step of forming source / drain
Next, as shown in FIG. 10, ion implantation of high-concentration N-type impurities (for example, arsenic: As) is performed using the
In this way, the
「半導体装置の別の例」
図１１には、上記のＭＯＳトランジスタ１を備えたＤＲＡＭ素子の断面模式図を示す。
図１１に示すＤＲＡＭ（ダイナミックランダムアクセスメモリ）素子は、半導体基板２上に複数の層間絶縁膜３１が積層され、更に、各層間絶縁膜３１を貫通するコンタクトプラグ３２(ビット線コンタクト３２ａ、ストレージノードコンタクト３２ｂを含む〉、ビット線３３、セルキャパシタ３４、配線３５等が形成されて構成されている。
"Another example of semiconductor devices"
FIG. 11 is a schematic cross-sectional view of a DRAM device including the
In the DRAM (dynamic random access memory) device shown in FIG. 11, a plurality of interlayer insulating
半導体基板２上には、図１に示したＭＯＳトランジスタ１が形成されている。このＭＯＳトランジスタ１には、ゲート電極４と、ゲート電極４と半導体基板２との間に配置されたゲート絶縁膜３が備えられている。そして、ゲート絶縁膜３は、微結晶質層３ａと非晶質層３ｂとが積層されて構成されている。このゲート絶縁膜３を設けることによって、ゲートリーク電流が低く抑制され、かつゲート電極４にドーパントとして含まれるボロンのゲート絶縁膜３を介しての半導体基板２への拡散が抑制される。
On the
以上説明したように、上記のゲート絶縁膜３によれば、微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａと、非晶質組織からなるハフニウム含有窒化シリコン酸化物層３ｂとが積層されて構成されるので、ゲート絶縁膜３全体の誘電率が向上し、半導体基板２に対するリーク電流を抑制でき、かつ、ボロン漏れ耐性を高めることができる。また、ゲート絶縁膜３の窒素濃度が１５〜４０原子％の範囲に設定されることで、ボロン漏れ耐性をより高めることができる。
また、上記のゲート絶縁膜３によれば、微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａの結晶サイズが１ｎｍ以上５ｎｍ以下の範囲とされているので、ゲートリーク電流を大幅に抑制できる。
As described above, according to the
Further, according to the
また、上記のゲート絶縁膜３の製造方法によれば、微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａと、非晶質組織からなるハフニウム含有窒化シリコン酸化物層３ｂとを半導体基板２に積層するので、半導体基板２に対するリーク電流が抑制され、かつ、ボロン漏れ耐性に優れたゲート絶縁膜３を製造できる。
また、上記のゲート絶縁膜３の製造方法によれば、微結晶質層形成工程において、ハフニウム含有シリコン酸化物層を形成してからアニールするので、非晶質組織を微結晶組織にすることができる。
また、上記のゲート絶縁膜３の製造方法によれば、非晶質層形成工程において、非晶質組織からなるハフニウム含有シリコン酸化物層を形成してからアンモニア雰囲気中での窒化処理またはプラズマ雰囲気中での窒化処理をするので、ハフニウム含有シリコン酸化物層をハフニウム含有窒化シリコン酸化物層にすることができる。
Further, according to the method for manufacturing the
In addition, according to the method for manufacturing the
In addition, according to the method of manufacturing the
次に、上記のＭＯＳトランジスタ１及びＤＲＡＭ素子によれば、上記のゲート電極３が用いられるので、ゲート絶縁膜３の誘電率が向上しＥＯＴ（Equivalent Oxide Thickness、等価酸化膜厚）が薄膜化できる。同じＥＯＴで、本発明に係る絶縁膜積層体、非晶質膜及び結晶質膜の半導体基板２に対するリーク電流を比べると、本発明に係る絶縁膜積層体が最もリーク電流を抑制できる。また、ゲート電極４中のボロンがゲート絶縁膜３中を熱拡散して半導体基板２に突き抜けるいわゆるボロン漏れ現象を抑制できる。
また、上記のＭＯＳトランジスタ１の製造方法によれば、上記のゲート絶縁膜３を形成するので、リーク電流の抑制が可能であるとともにボロン漏れ現象が抑制可能なＭＯＳトランジスタ１またはＤＲＡＭ素子を製造できる。
Next, according to the
In addition, according to the method of manufacturing the
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本発明に係る絶縁膜積層体は、ＤＲＡＭ素子のメモリセル選択用のＭＯＳトランジスタのみならず、ＤＲＡＭ素子の周辺回路部のＭＯＳトランジスタに適用してもよい。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, the insulating film laminate according to the present invention may be applied not only to a MOS transistor for selecting a memory cell of a DRAM element but also to a MOS transistor in a peripheral circuit portion of the DRAM element.
また上記の実施形態では、半導体基板２上に、微結晶質層３ａ及び非晶質層３ｂを順次積層した例について説明したが、半導体基板２上に非晶質層を形成し、次に非晶質層の上に微結晶質層を形成してもよい。
In the above embodiment, the example in which the
「実験例１」
本発明に係る絶縁膜積層体を評価するために、絶縁膜積層体をｎＭＯＳＦＥＴのゲート絶縁膜としたＴＥＧ（Test Element Group）を作製した。
まず、ｐ型シリコン半導体基板にＳＴＩ(Shallow Trench Isolation)などの素子分離絶縁膜を埋め込み形成した。その後、露出したシリコン半導体基板の表面にボロンなどのチャネルイオン注入を行って、Ｐ型ウエルを形成した。
"
In order to evaluate the insulating film laminated body according to the present invention, a TEG (Test Element Group) was produced using the insulating film laminated body as a gate insulating film of an nMOSFET.
First, an element isolation insulating film such as STI (Shallow Trench Isolation) was embedded in a p-type silicon semiconductor substrate. Thereafter, channel ions such as boron were implanted into the exposed surface of the silicon semiconductor substrate to form a P-type well.
次に、シリコン半導体基板上にゲート絶縁膜及びゲート電極を積層した。このゲート絶縁膜は、上記した本発明の製造方法により形成した。
すなわち、シリコン源ガスとしてＳｉ２Ｈ６を使用し、ハフニウム源ガスとしてＴＨＢを用い、基板温度３００℃の条件でＭＯＣＶＤ法により、非晶質の第１ハフニウム含有シリコン酸化物層を２ｎｍの厚みで形成した。なお、（Ｓｉ／（Ｈｆ＋Ｓｉ））比が２５％となるようにガス流量比を調整した。
次に、窒素雰囲気中で９００℃で１０秒間加熱する条件でポストアニールを行い、非晶質の第１ハフニウム含有シリコン酸化物層を微結晶化させて、微結晶質層を形成した。
Next, a gate insulating film and a gate electrode were stacked on the silicon semiconductor substrate. This gate insulating film was formed by the manufacturing method of the present invention described above.
That is, Si 2 H 6 is used as a silicon source gas, THB is used as a hafnium source gas, and an amorphous first hafnium-containing silicon oxide layer is formed to a thickness of 2 nm by MOCVD under a substrate temperature of 300 ° C. Formed. The gas flow rate ratio was adjusted so that the (Si / (Hf + Si)) ratio was 25%.
Next, post-annealing was performed under the condition of heating at 900 ° C. for 10 seconds in a nitrogen atmosphere, and the amorphous first hafnium-containing silicon oxide layer was microcrystallized to form a microcrystalline layer.
次に、シリコン源ガスとしてＳｉ２Ｈ６を使用し、ハフニウム源ガスとしてＴＨＢを用い、基板温度３００℃の条件でＭＯＣＶＤ法により、非晶質の第２ハフニウム含有シリコン酸化物層を２ｎｍの厚みで形成した。なお、（Ｓｉ／（Ｈｆ＋Ｓｉ））比が６０％となるようにガス流量比を調整した。
次に、アンモニア雰囲気中で７００℃、３０分間の条件で窒化処理を行って、非晶質組織からなるハフニウム含有窒化シリコン酸化物層を形成した。
このようにして本発明に係るゲート絶縁膜を形成した。
Next, Si 2 H 6 is used as the silicon source gas, THB is used as the hafnium source gas, and an amorphous second hafnium-containing silicon oxide layer having a thickness of 2 nm is formed by MOCVD under a substrate temperature of 300 ° C. Formed with. The gas flow rate ratio was adjusted so that the (Si / (Hf + Si)) ratio was 60%.
Next, nitriding treatment was performed in an ammonia atmosphere at 700 ° C. for 30 minutes to form a hafnium-containing silicon nitride oxide layer having an amorphous structure.
Thus, the gate insulating film according to the present invention was formed.
また、ゲート電極は、ポリシリコン膜で形成した。なお、ポリシリコン膜の他に、ポリシリコンゲルマニウム(polySiGe)膜やその他金属材料などを用いても良い。 The gate electrode was formed of a polysilicon film. In addition to the polysilicon film, a polysilicon germanium (polySiGe) film or other metal material may be used.
その後、ゲート電極の上にフォトレジストを塗布し、これをゲート電極形状にパターニングした。次に、パターニングされたフォトレジストをマスクにしてゲート絶縁膜及びその上のゲート電極をエッチングしてゲート構造を形成した。その後、このゲート電極をマスクにし、シリコン半導体基板の表面領域に砒素などをイオン注入してｎ型ソース・ドレインコンタクト領域を形成した。 Thereafter, a photoresist was applied on the gate electrode and patterned into a gate electrode shape. Next, the gate insulating film and the gate electrode thereon were etched using the patterned photoresist as a mask to form a gate structure. Thereafter, using this gate electrode as a mask, arsenic or the like was ion-implanted into the surface region of the silicon semiconductor substrate to form n-type source / drain contact regions.
次に、シリコン半導体基板の全面にゲート電極を被覆するようにＣＶＤ法によりシリコン酸化膜（ＳｉＯ２）を堆積させた。次に、シリコン酸化膜を、例えば、ＲＩＥ（Reactive Ion Etching）などによりエッチバックを行って、ゲート電極の側面に側壁絶縁膜を形成した。 Next, a silicon oxide film (SiO 2 ) was deposited by a CVD method so as to cover the gate electrode on the entire surface of the silicon semiconductor substrate. Next, the silicon oxide film was etched back by RIE (Reactive Ion Etching), for example, to form a sidewall insulating film on the side surface of the gate electrode.
その後、この側壁絶縁膜をマスクにし、シリコン半導体基板の表面領域にリンもしくは砒素などをイオン注入してｎ型ソース・ドレイン高濃度領域を形成した。ソース・ドレインコンタクト領域とソース・ドレイン高濃度領域とからｎ型ソース・ドレイン領域が構成された。 Thereafter, using this sidewall insulating film as a mask, phosphorus or arsenic ions are implanted into the surface region of the silicon semiconductor substrate to form a high concentration n-type source / drain region. An n-type source / drain region was composed of the source / drain contact region and the source / drain high concentration region.
次に、シリコン半導体基板の表面にコバルト（Ｃｏ）やニッケル（Ｎｉ）などの金属膜をスパッタリング法などにより堆積させた。次に、シリコン半導体基板を熱処理することにより、その表面及びゲート電極表面に堆積した金属膜はＣｏＳｉ２やＮｉＳｉなどの金属シリサイド膜に変化する。
その後、側壁絶縁膜及び素子分離絶縁膜に堆積している金属膜はシリサイドに変化しないので除去した。
次に、ＣＶＤ法などによりＢＰＳＧなどのシリコン酸化膜からなる層間絶縁膜をシリコン半導体基板上に堆積させた。そして、ＲＩＥ法などにより層間絶縁膜をエッチングしてソース／ドレイン領域上及びゲート電極上の金属シリサイド膜を露出するコンタクト孔を形成した。
次に、層間絶縁膜上に銅やアルミニウムなどの金属膜を形成し、これをパターニングして、ソース／ドレイン領域上及びゲート電極上の金属シリサイド膜とコンタクト孔を介して電気的に接続された複数の配線を形成した。さらに、パッシベーション膜などを半導体基板上に形成してトランジスタを完成させた。このトランジスタのゲート絶縁膜を構成する微結晶質層の結晶サイズは３ｎｍであり、ゲート絶縁膜の窒素濃度は２０原子％であった。
Next, a metal film such as cobalt (Co) or nickel (Ni) was deposited on the surface of the silicon semiconductor substrate by a sputtering method or the like. Next, by heat-treating the silicon semiconductor substrate, the metal film deposited on the surface and the gate electrode surface is changed to a metal silicide film such as CoSi 2 or NiSi.
Thereafter, the metal film deposited on the sidewall insulating film and the element isolation insulating film was removed because it did not change into silicide.
Next, an interlayer insulating film made of a silicon oxide film such as BPSG was deposited on the silicon semiconductor substrate by a CVD method or the like. Then, the interlayer insulating film was etched by RIE or the like to form contact holes exposing the metal silicide films on the source / drain regions and the gate electrode.
Next, a metal film such as copper or aluminum is formed on the interlayer insulating film, and this is patterned and electrically connected to the metal silicide film on the source / drain region and the gate electrode through the contact hole. A plurality of wirings were formed. Further, a passivation film or the like was formed on the semiconductor substrate to complete the transistor. The crystal size of the microcrystalline layer constituting the gate insulating film of this transistor was 3 nm, and the nitrogen concentration of the gate insulating film was 20 atomic%.
また、非晶質のハフニウム含有シリコン酸化物層を微結晶化させる際のアニール条件を適宜変更することにより、微結晶質層の結晶サイズが０、１、５、７、１０ｎｍであるゲート絶縁膜を備えたトランジスタを製造した。 Further, by appropriately changing the annealing conditions for microcrystallization of the amorphous hafnium-containing silicon oxide layer, the gate insulating film having a crystal size of the microcrystalline layer of 0, 1, 5, 7, 10 nm A transistor with
得られたトランジスタについて、リーク電流値と絶縁膜積層体の結晶サイズとの関係を調べた。結果を図１２に示す。
図１２に示すように、結晶サイズが１〜５ｎｍの範囲で、リーク電流値が低下することが明らかになった。
For the obtained transistor, the relationship between the leakage current value and the crystal size of the insulating film stack was examined. The results are shown in FIG.
As shown in FIG. 12, it was found that the leakage current value decreases when the crystal size is in the range of 1 to 5 nm.
「実験例２」
非晶質のハフニウム含有シリコン酸化物層を窒化させる際のアンモニア窒化の条件を適宜変更したこと以外は上記実験例１と同様にして、ゲート絶縁膜中の窒素濃度が０、１５、４０％であるトランジスタを製造した。
得られたトランジスタについて、ボロン漏れ量と窒素濃度との関係を調べた。結果を図１３に示す。
図１３に示すように、窒素濃度が１５〜４０％の範囲で、ボロン漏れ量が低下することが明らかになった。
"Experimental example 2"
The nitrogen concentration in the gate insulating film was 0, 15, and 40% in the same manner as in Experimental Example 1 except that the conditions of ammonia nitriding when nitriding the amorphous hafnium-containing silicon oxide layer were appropriately changed. A transistor was manufactured.
For the obtained transistor, the relationship between the boron leakage and the nitrogen concentration was examined. The results are shown in FIG.
As shown in FIG. 13, it became clear that the amount of boron leakage decreases when the nitrogen concentration is in the range of 15 to 40%.
「実験例３」
非晶質層を形成することなく、微結晶質層のみからなるゲート絶縁膜を形成したこと以外は、上記実験例１と同様にして、微結晶質層の結晶サイズが０〜１０ｎｍの範囲であるゲート絶縁膜を備えたトランジスタを製造した。
"
The crystal size of the microcrystalline layer is in the range of 0 to 10 nm in the same manner as in Experimental Example 1 except that the gate insulating film made of only the microcrystalline layer is formed without forming the amorphous layer. A transistor having a certain gate insulating film was manufactured.
得られたトランジスタについて、リーク電流値と絶縁膜積層体の結晶サイズとの関係を調べた。結果を図１４に示す。
図１４に示すように、微結晶質層と非晶質層からなるゲート絶縁膜では、結晶サイズが１〜５ｎｍの範囲でリーク電流値が低下する一方、微結晶質層のみからなるゲート絶縁膜では、結晶サイズを変更してもリーク電流値が低下することがなかった。
For the obtained transistor, the relationship between the leakage current value and the crystal size of the insulating film stack was examined. The results are shown in FIG.
As shown in FIG. 14, in the gate insulating film composed of the microcrystalline layer and the amorphous layer, the leakage current value decreases in the range of the crystal size of 1 to 5 nm, while the gate insulating film composed only of the microcrystalline layer. Then, even if the crystal size was changed, the leakage current value did not decrease.
「実験例４」
非晶質層を形成することなく、微結晶質層のみからなるゲート絶縁膜を形成したこと以外は、上記実験例２と同様にして、ゲート絶縁膜の窒素濃度が０〜４０原子％の範囲であるゲート絶縁膜を備えたトランジスタを製造した。
"Experimental example 4"
The nitrogen concentration of the gate insulating film is in the range of 0 to 40 atomic% in the same manner as in Experimental Example 2 except that the gate insulating film made of only the microcrystalline layer is formed without forming the amorphous layer. A transistor having a gate insulating film was manufactured.
得られたトランジスタについて、ボロン漏れ量と窒素濃度との関係を調べた。結果を図１５に示す。
図１５に示すように、微結晶質層と非晶質層からなるゲート絶縁膜では、窒素濃度が１５〜４０原子％の範囲でボロン漏れ量が低下した。これは、微結晶質層のみからなるゲート絶縁膜のボロン漏れ量とほぼ同等であった。本発明に係るゲート絶縁膜は、ボロン漏れ耐性に不利な微結晶質層を有する場合であっても、微結晶質層を含めたゲート絶縁膜全体の窒素濃度を調整することで、ボロン漏れ耐性を向上できることが分かった。
For the obtained transistor, the relationship between the boron leakage and the nitrogen concentration was examined. The results are shown in FIG.
As shown in FIG. 15, in the gate insulating film composed of the microcrystalline layer and the amorphous layer, the amount of boron leakage was reduced when the nitrogen concentration was in the range of 15 to 40 atomic%. This was almost the same as the amount of boron leakage of the gate insulating film consisting only of the microcrystalline layer. Even when the gate insulating film according to the present invention has a microcrystalline layer that is disadvantageous for boron leakage resistance, boron leakage resistance is adjusted by adjusting the nitrogen concentration of the entire gate insulating film including the microcrystalline layer. It was found that can be improved.
１…ＭＯＳトランジスタ（半導体装置）、２…半導体基板、３…ゲート絶縁膜（絶縁膜積層体）、３ａ…微結晶質層（微結晶組織からなるハフニウム含有窒化シリコン酸化物層）、３ｂ…非晶質層（非晶質組織からなるハフニウム含有窒化シリコン酸化物層）、１３ａ…第１ハフニウム含有シリコン酸化物層、１３ｂ…第２ハフニウム含有シリコン酸化物層
DESCRIPTION OF
Claims (9)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007294306A JP4280871B2 (en) | 2007-01-15 | 2007-11-13 | Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method |
| US11/972,729 US7786539B2 (en) | 2007-01-15 | 2008-01-11 | Dieletric film layered product |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007005923 | 2007-01-15 | ||
| JP2007294306A JP4280871B2 (en) | 2007-01-15 | 2007-11-13 | Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008198982A JP2008198982A (en) | 2008-08-28 |
| JP4280871B2 true JP4280871B2 (en) | 2009-06-17 |
Family
ID=39757623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007294306A Active JP4280871B2 (en) | 2007-01-15 | 2007-11-13 | Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4280871B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062222A (en) * | 2008-09-01 | 2010-03-18 | Sharp Corp | Ferroelectric gate organic field effect transistor, memory element using the same, and method of manufacturing the ferroelectric gate organic field effect transistor |
| WO2010050292A1 (en) | 2008-10-31 | 2010-05-06 | キヤノンアネルバ株式会社 | Processes for producing dielectric film and semiconductor device, dielectric film, and recording medium |
| WO2010050291A1 (en) | 2008-10-31 | 2010-05-06 | キヤノンアネルバ株式会社 | Dielectric film, process for producing dielectric film, semiconductor device, and recording medium |
-
2007
- 2007-11-13 JP JP2007294306A patent/JP4280871B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008198982A (en) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3523093B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9449830B2 (en) | Transistor having tungsten-based buried gate structure, method for fabricating the same | |
| JP3851752B2 (en) | Manufacturing method of semiconductor device | |
| US7955925B2 (en) | Method of manufacturing semiconductor device | |
| US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
| US7592232B2 (en) | Method for manufacturing semiconductor device | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US7786539B2 (en) | Dieletric film layered product | |
| JP2004152995A (en) | Method of manufacturing semiconductor device | |
| JPWO2008108128A1 (en) | Dielectric, capacitor using dielectric, semiconductor device using dielectric, and method for manufacturing dielectric | |
| JP2011146465A (en) | Semiconductor device and manufacturing method of the same | |
| US20120161218A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20140028944A (en) | Semiconductor device and method for fabricating the same | |
| JP2011222857A (en) | Semiconductor device and method of manufacturing the same | |
| JP4280871B2 (en) | Insulating film laminate, insulating film laminate manufacturing method, semiconductor device, and semiconductor device manufacturing method | |
| JP5373619B2 (en) | Capacitor, semiconductor device having the same, and method of manufacturing capacitor | |
| JP5292878B2 (en) | Manufacturing method of semiconductor device | |
| US10446559B2 (en) | Method of fabricating DRAM | |
| JP2005064032A (en) | Semiconductor device and its manufacturing method | |
| US20090072329A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20220406606A1 (en) | Semiconductor Device and Method of Manufacturing | |
| JP2007288084A (en) | Insulating film, and its forming method | |
| KR100645839B1 (en) | Semiconductor device and method for fabrication of the same | |
| KR100968412B1 (en) | Gate stack and method for fabrication of the same | |
| KR100495858B1 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4280871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |