JP4275582B2 - Board inspection equipment - Google Patents

Board inspection equipment Download PDF

Info

Publication number
JP4275582B2
JP4275582B2 JP2004183624A JP2004183624A JP4275582B2 JP 4275582 B2 JP4275582 B2 JP 4275582B2 JP 2004183624 A JP2004183624 A JP 2004183624A JP 2004183624 A JP2004183624 A JP 2004183624A JP 4275582 B2 JP4275582 B2 JP 4275582B2
Authority
JP
Japan
Prior art keywords
region
area
data
pattern
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004183624A
Other languages
Japanese (ja)
Other versions
JP2005181285A (en
Inventor
昌年 笹井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mega Trade Corp
Original Assignee
Mega Trade Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mega Trade Corp filed Critical Mega Trade Corp
Priority to JP2004183624A priority Critical patent/JP4275582B2/en
Publication of JP2005181285A publication Critical patent/JP2005181285A/en
Application granted granted Critical
Publication of JP4275582B2 publication Critical patent/JP4275582B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本発明は、プリント基板上に形成されたパッドや配線パターンなどの形成状態を検査する基板検査装置に関するものである。   The present invention relates to a board inspection apparatus for inspecting the formation state of pads, wiring patterns and the like formed on a printed board.

一般に、プリント基板には、その表面にパッド、配線パターン、レジスト、シルク印刷などが設けられており、これらのパッドや配線パターンなどは、基板検査装置に取り付けられることによって検査される。このプリント基板のパッドや配線パターンなどを検査する基板検査装置については、従来より種々のものが提案されており、例えば、下記の特許文献1、2に記載されるような装置などが存在する。   In general, a printed circuit board is provided with pads, wiring patterns, resists, silk prints, and the like on the surface, and these pads and wiring patterns are inspected by being attached to a substrate inspection apparatus. Various types of substrate inspection apparatuses for inspecting pads and wiring patterns on the printed circuit board have been proposed. For example, there are apparatuses described in Patent Documents 1 and 2 below.

この特許文献1に記載された基板検査装置は、撮像されたプリント基板の画像に対して、プリント基板上のパターン領域を識別する領域識別部と、各パターン領域に対し欠陥の検出処理を行う検査処理部を有する検査部を備えてなるもので、領域分割部で各パターン領域毎に異なる色に基づいて領域情報を作成した後、検査処理部で各パターン領域毎の異なるデザインルールの適用や、正規の参照画像と比較することによって各パターン領域毎の欠陥検出を行えるようにしたものである。そして、このように構成することによって、微細な欠陥をも問題とされるパターン領域に対しては厳しい検査基準を適用し、また、比較的大きな欠陥が許容されるパターン領域に対しては緩やかな検査基準を適用して欠陥検出を効率よく行えるようにしたものである。   The substrate inspection apparatus described in Patent Document 1 is an inspection that performs a defect detection process on each pattern region, and a region identification unit that identifies a pattern region on the printed circuit board with respect to a captured image of the printed circuit board. It comprises an inspection unit having a processing unit, and after creating region information based on different colors for each pattern region in the region dividing unit, application of different design rules for each pattern region in the inspection processing unit, By comparing with a regular reference image, defect detection for each pattern area can be performed. With this configuration, strict inspection standards are applied to pattern areas where fine defects are also a problem, and gradual inspection is applied to pattern areas where relatively large defects are allowed. By applying inspection standards, defect detection can be performed efficiently.

また、特許文献2に記載された配線パターン検査方法は、配線パターンの中心部に対応する必要不可欠な領域を示す致命領域パターンと、被検査物上の配線パターンから得られた検査パターンとを比較して、両パターンの不一致により欠陥を検出するようにしたものである。そして、特に、この特許文献2においては、同特許文献2の図14に示されるように、致命領域パターンP2を侵すような欠けが存在する場合は欠陥と判定し、逆に致命領域パターンP2を侵さないような小さな欠けが存在する場合は欠陥と判定しないようにしたものである。
特開平11―337498号公報 特開2000−241130号公報
In addition, the wiring pattern inspection method described in Patent Document 2 compares a critical area pattern indicating an indispensable area corresponding to the center portion of the wiring pattern with an inspection pattern obtained from the wiring pattern on the inspection object. Thus, the defect is detected by the mismatch between the two patterns. In particular, in Patent Document 2, as shown in FIG. 14 of Patent Document 2, if there is a chip that violates the fatal area pattern P2, it is determined as a defect, and conversely, the fatal area pattern P2 is determined as a defect area pattern P2. When there is a small chip that does not invade, it is determined not to be a defect.
JP 11-337498 A JP 2000-241130 A

ところで、プリント基板上に形成されたパッドや配線パターン(以下、「パターン領域」と称する)には、生成過程においてその表面に擦り傷やムラを生じ、また、輪郭部分に欠けや突出部分などを生ずることが多い。そして、このうち輪郭部分に生じた欠けや突出部分については、隣接するパッドや配線パターンなどと短絡を生ずる可能性があるため、より厳密に検査する必要がある一方、パッドの表面については、ある程度の擦り傷などが存在していても品質上問題がなければこれを良品として取り扱いたい場合がある。これに対して、従来のプリント基板の検査方法では、パターン領域を全体としてしか検査していなかったため、パターン領域の内側部分と外側部分とをそれぞれ別に細かく検査することができなかった。   By the way, pads and wiring patterns (hereinafter referred to as “pattern regions”) formed on a printed circuit board cause scratches and unevenness on the surface during the generation process, and also cause chipping or protruding portions in the contour portion. There are many cases. Of these, the chipping or protruding portion generated in the contour portion may cause a short circuit with an adjacent pad or wiring pattern, and thus needs to be inspected more closely. If there is no problem in quality even if there are scratches, there is a case where it is desired to handle this as a good product. On the other hand, in the conventional method for inspecting a printed circuit board, the pattern area is inspected only as a whole, so that the inner part and the outer part of the pattern area cannot be inspected separately.

また、特許文献2における検査方法は、致命領域パターンを侵す欠けが存在するか否かを検出するものであって、配線パターンの外側領域だけを独立して検査するものではない。このため、この特許文献2における検査方法では、パッドや配線パターンの外側領域に短絡を生じうる可能性のある突起などが存在している場合、この突起によって致命領域パターンを侵されるようなことはないので、欠陥と判定することはできなかった。   In addition, the inspection method in Patent Document 2 detects whether or not there is a chip that violates the fatal area pattern, and does not independently inspect only the outer area of the wiring pattern. For this reason, in the inspection method in Patent Document 2, when there is a projection or the like that may cause a short circuit in the outer region of the pad or the wiring pattern, the critical region pattern is not affected by this projection. Since it was not, it could not be determined as a defect.

そこで、本発明は上記課題に着目してなされたもので、基板の表面に形成されたパターン領域をより精密に、かつ、効率よく検査できる基板検査装置を提供することを目的とするものである。   Accordingly, the present invention has been made paying attention to the above problems, and an object thereof is to provide a substrate inspection apparatus capable of inspecting a pattern region formed on the surface of a substrate more precisely and efficiently. .

すなわち、本発明は上記課題を解決するために、基板上に形成されたパターン領域の形成状態を検査する基板検査装置において、検査対象となるパターン領域を縮小処理した内側領域を生成し、当該内側領域の検査データを生成する内側領域データ生成手段と、検査対象となるパターン領域を拡大処理し、当該拡大処理された領域から前記縮小処理された領域までの間の領域である外側領域の検査データを生成する外側領域データ生成手段と、前記内側領域データ生成手段によって生成された内側領域の検査データとあらかじめ設定された内側の基準検査データとを比較することによって内側領域の良否を判定する内側判定手段と、前記外側領域データ生成手段によって生成された外側領域の検査データとあらかじめ設定された外側の基準検査データとを比較することによって外側領域の良否を判定する外側判定手段を設けるようにしたものである。 That is, in order to solve the above-mentioned problem, the present invention generates an inner region obtained by reducing the pattern region to be inspected in a substrate inspection apparatus that inspects the formation state of the pattern region formed on the substrate , Inner area data generating means for generating inspection data of the area, and inspection data of the outer area that is an area between the enlarged area and the reduced area after the pattern area to be inspected is enlarged An outer region data generating means for generating the inner region , and an inner determination for determining the quality of the inner region by comparing the inspection data of the inner region generated by the inner region data generating unit with preset inner reference inspection data means and a preset outside the reference test and the test data generated outer region by said outer region data generating means It is obtained so as to provide a outer judging means for judging the quality of the outer region by comparing the data.

このように構成すれば、例えば、比較的大きな欠陥が許容されるパッドや配線パターンの内側部分について緩やかな検査基準を適用し、また、微細な欠陥も問題とされるドットや配線パターンの外側部分についてはより厳しい検査基準を適用することなどにより、より精密かつ効率よく基板の欠陥を検出することができるようになる。   With this configuration, for example, a gentle inspection standard is applied to the inner part of a pad or wiring pattern where a relatively large defect is allowed, and the outer part of a dot or wiring pattern in which a fine defect is also a problem. For example, by applying stricter inspection standards, it becomes possible to detect defects on the substrate more precisely and efficiently.

また、このような発明において、外側判定手段で、パターン領域の輪郭の法線方向に沿った輝度変化に基づいて外側領域の検査データを生成し、当該検査データとあらかじめ設定された外側の基準検査データとを比較することによって外側領域の良否を判定するようにする。
さらには、外側判定手段で判定する場合、パターン領域の輪郭の法線方向に沿った位置−輝度グラフの変曲点を抽出し、当該変曲点の位置とあらかじめ設定された外側領域の変曲点の位置とを比較することによって外側領域の良否を判定する
Further, in such an invention, the outside determination means generates inspection data of the outside area based on the luminance change along the normal direction of the contour of the pattern area, and the inspection data and a preset outside reference inspection are generated. The quality of the outer region is determined by comparing with the data.
Further, in the case of determination by the outside determination means, an inflection point of the position-luminance graph along the normal direction of the contour of the pattern area is extracted, and the position of the inflection point and the inflection of the preset outer area are extracted. The quality of the outer region is determined by comparing the position of the point .

本発明は、基板上に形成されたパターン領域の形成状態を検査する基板検査装置において、検査対象となるパターン領域を縮小処理した内側領域を生成し、当該内側領域の検査データを生成する内側領域データ生成手段と、検査対象となるパターン領域を拡大処理し、当該拡大処理された領域から前記縮小処理された領域までの間の領域である外側領域の検査データを生成する外側領域データ生成手段と、前記内側領域データ生成手段によって生成された内側領域の検査データとあらかじめ設定された内側の基準検査データとを比較することによって内側領域の良否を判定する内側判定手段と、前記外側領域データ生成手段によって生成された外側領域の検査データとあらかじめ設定された外側の基準検査データとを比較することによって外側領域の良否を判定する外側判定手段を設けるようにしたので、例えば、比較的大きな欠陥が許容されるパターン領域の内側領域について緩やかな検査基準を適用し、また、微細な欠陥も問題とされるパターン領域の外側領域について厳しい検査基準を適用することなどにより、より精密かつ効率よく基板の欠陥を検出することができるようになる。 The present invention relates to a substrate inspection apparatus for inspecting a formation state of a pattern region formed on a substrate , generating an inner region obtained by reducing a pattern region to be inspected, and generating inspection data for the inner region. Data generating means, and outer area data generating means for enlarging a pattern area to be inspected and generating inspection data for an outer area that is an area between the enlarged area and the reduced area. The inner area determination means for determining the quality of the inner area by comparing the inspection data of the inner area generated by the inner area data generation means and the preset reference inspection data of the inner area; and the outer area data generation means outer by comparing the reference inspection data outside that a preset inspection data of the generated outer region by Since so provided outside determining means for determining the quality of a region, for example, by applying a gradual inspection reference for the inner area of the pattern area a relatively large defect is acceptable, It is also a problem minute defects By applying a strict inspection standard for the outer region of the pattern region, it becomes possible to detect defects on the substrate more precisely and efficiently.

以下、本発明の一実施の形態について図面を用いて説明する。図1は、本実施の形態における基板検査装置1のブロック図を示し、図2は、内側領域データ生成手段7のブロック図の詳細を示したものである。また、図3は、プリント基板2上に形成されたパターン領域と検査領域との関係を示し、図3(a)は基準となるプリント基板(以下「基準プリント基板」と称する)2aと内側領域および外側領域の位置関係を示す図である。また、図3(b)は検査対象となるプリント基板2bと内側領域および外側領域の関係を示す図である。さらに、図4は、内側領域の形成状態を判別する際に利用されるヒストグラムを示す図である。また、図5は、外側領域における位置−輝度グラフを示すものであり、この座標系におけるパターン領域の輪郭部分の位置を算出するものである。さらに、図6および図7はこの基板検査装置1の動作を示すフローチャートを示したものである。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of the substrate inspection apparatus 1 in the present embodiment, and FIG. 2 shows details of the block diagram of the inner area data generation means 7. 3 shows the relationship between the pattern area formed on the printed circuit board 2 and the inspection area, and FIG. 3A shows the reference printed circuit board (hereinafter referred to as “reference printed circuit board”) 2a and the inner area. It is a figure which shows the positional relationship of an outer side area | region. FIG. 3B is a diagram showing the relationship between the printed circuit board 2b to be inspected and the inner and outer regions. Furthermore, FIG. 4 is a diagram illustrating a histogram used when determining the formation state of the inner region. FIG. 5 shows a position-luminance graph in the outer region, and calculates the position of the contour portion of the pattern region in this coordinate system. 6 and 7 are flowcharts showing the operation of the substrate inspection apparatus 1.

この実施形態における基板検査装置1は、カメラなどの撮像手段3を用いてプリント基板2のパターン領域20(図3参照)の画像を取得し、そのパターン領域20の内側と外側とを異なる検査基準で検査するようにしたものである。なお、図3において、太い実線およびその内側が、プリント基板2上に形成されたパターン領域20を示す。以下、本実施の形態における基板検査装置1の構成について詳細に説明する。   The board inspection apparatus 1 in this embodiment acquires an image of the pattern area 20 (see FIG. 3) of the printed board 2 using an imaging means 3 such as a camera, and the inspection standard for the inside and the outside of the pattern area 20 is different. Inspected at In FIG. 3, the thick solid line and the inside thereof indicate the pattern region 20 formed on the printed circuit board 2. Hereinafter, the structure of the board | substrate inspection apparatus 1 in this Embodiment is demonstrated in detail.

図1において、撮像手段3は、検査対象となるプリント基板2、もしくは、基準となるプリント基板2aの表面を撮像するもので、この実施の形態では、256階調のグレースケールによってその表面の画像を取得する。   In FIG. 1, an image pickup means 3 picks up an image of the surface of a printed circuit board 2 to be inspected or a reference printed circuit board 2a. In this embodiment, the image of the surface is expressed by 256 gray scales. To get.

前処理手段4は、このCCDカメラによって撮像されたプリント基板2の画像についてA/D変換などの処理を行い、この処理されたデータを一旦画像メモリ5に記憶する。   The preprocessing means 4 performs processing such as A / D conversion on the image of the printed circuit board 2 picked up by the CCD camera, and temporarily stores the processed data in the image memory 5.

輪郭抽出手段6は、前処理手段4で処理された画像データからパターン領域20の輪郭20aを抽出するもので、取得された256階調のグレースケールの画像を所定の閾値を用いて二値化し、この二値化された画像について黒から白、もしくは白から黒へ変化する部分を輪郭20a部分として、その位置に関するデータを生成する。   The contour extraction unit 6 extracts the contour 20a of the pattern region 20 from the image data processed by the preprocessing unit 4, and binarizes the obtained 256-gradation grayscale image using a predetermined threshold value. For the binarized image, the portion that changes from black to white or from white to black is taken as the contour 20a portion, and data relating to the position is generated.

内側領域データ生成手段7は、この抽出された輪郭20a部分を内側に縮小処理し、図3(a)の内側破線部分の内側領域21b内(右斜下方向の斜線部)の輝度に関するデータを生成する。具体的には、縮小処理された内側領域21bについてのヒストグラムを生成し、このヒストグラムのうち、あらかじめ明るい側と暗い側に設定された2つの基準値と比較するためのデータを生成する。図2に、この内側領域データ生成手段7の詳細のブロック図を示す。この内側領域データ生成手段7は、第一の計数手段70と、ヒストグラム修正手段71と、第二の計数手段72とを備えてなる。   The inner area data generation means 7 reduces the extracted outline 20a portion inward, and obtains data relating to the luminance in the inner area 21b (shaded portion in the lower right direction) of the inner broken line portion in FIG. Generate. Specifically, a histogram for the reduced inner region 21b is generated, and data for comparison with two reference values set in advance on the bright side and the dark side of the histogram is generated. FIG. 2 shows a detailed block diagram of the inner area data generation means 7. The inner area data generation means 7 includes a first counting means 70, a histogram correction means 71, and a second counting means 72.

このうち第一の計数手段70は、この画像メモリ5に記憶されているプリント基板2の画像のうち、例えば、輝度150から250までの画素を抽出してそれぞれ計数し、基準プリント基板2aのヒストグラムおよび、検査対象となるプリント基板2bのヒストグラムを生成する。図4(a)(b)(c)にこのヒストグラムを示す。図4(a)(b)(c)において、細い実線は基準プリント基板2aのヒストグラムを示し、また、太い実線は検査対象となるプリント基板2bのヒストグラムを示す。そして、この基準プリント基板2aのヒストグラムは記憶手段8に記憶され、一方、検査対象のプリント基板2bのヒストグラムについては、次のヒストグラム修正手段71によって基材の色、レジストの色、パッドの表面の擦り傷の有無などに基づいて修正処理がなされる。   Among these, the first counting means 70 extracts, for example, pixels having luminances 150 to 250 from the image of the printed circuit board 2 stored in the image memory 5 and counts them, and the histogram of the reference printed circuit board 2a. Then, a histogram of the printed circuit board 2b to be inspected is generated. FIGS. 4A, 4B, and 4C show the histograms. 4A, 4B, and 4C, the thin solid line indicates the histogram of the reference printed circuit board 2a, and the thick solid line indicates the histogram of the printed circuit board 2b to be inspected. The histogram of the reference printed circuit board 2a is stored in the storage means 8, while the histogram of the printed circuit board 2b to be inspected is checked by the following histogram correction means 71 for the color of the substrate, the color of the resist, and the surface of the pad. Correction processing is performed based on the presence or absence of scratches.

このヒストグラム修正手段71は、基準プリント基板2aに対するヒストグラムの基準平均輝度Ave0を算出するとともに、検査対象となるプリント基板2bのヒストグラムの平均輝度Ave1を算出し、この平均輝度Ave1をAve0に合致させるように検査対象のプリント基板2bの各輝度の画素数を修正する。これを図4(b)(c)の太い実線で示されるヒストグラムに基づいて説明すると、まず、δ=Ave0−Ave1を算出し、検査対象となるプリント基板2bの各画素の輝度をδだけシフトさせて、太い実線のヒストグラムを太い破線で示されるようなヒストグラムにシフトさせる。そして、この修正されたヒストグラムに基づき、基準プリント基板2aのヒストグラムに比べてどの程度明るい側にシフトしているかを示すためのデータ、もしくは、どの程度暗い側にシフトしているかを示すためのデータである内側基準データを生成する。   The histogram correcting means 71 calculates a reference average brightness Ave0 of the histogram for the reference printed circuit board 2a, calculates an average brightness Ave1 of the histogram of the printed circuit board 2b to be inspected, and matches the average brightness Ave1 to Ave0. Then, the number of pixels of each luminance of the printed circuit board 2b to be inspected is corrected. This will be described based on the histograms shown by the thick solid lines in FIGS. 4B and 4C. First, δ = Ave0−Ave1 is calculated, and the luminance of each pixel of the printed circuit board 2b to be inspected is shifted by δ. Thus, the histogram of the thick solid line is shifted to a histogram as shown by the thick broken line. Then, based on this corrected histogram, data for indicating how bright the side is shifted compared to the histogram of the reference printed circuit board 2a, or data for indicating how much is shifted to the dark side. To generate inner reference data.

第二の計数手段72は、具体的には、まず、ヒストグラムのシフトの許容範囲を示すための内側基準データを生成する。具体的には、図4(a)に示すように、基準プリント基板2aのヒストグラムに対してあらかじめ暗い側に設定された第一の輝度P1の画素数を計数し、その画素数に輝度150からP1までの輝度幅を乗じた値S1(図4における矩形状面積部分)を演算するとともに、第二の輝度P2に対する画素数を計数し、その画素数に輝度P2から250までの輝度幅を乗じた値S2(同じく矩形状面積部分)を演算する。そして、これを内側基準データとして記憶手段8に格納する。そして、検査対象となるプリント基板2bについては、修正されたヒストグラムを用い、前記第一の輝度P1よりも暗い各輝度の画素数をそれぞれ計数して加算し、これをS1’として記憶手段8に格納するとともに、第二の輝度P2よりも明るい各輝度の画素数をそれぞれ計数して加算し、これをS2’とする。そして、このS1’、S1およびS2’、S2を用いて内側領域21bの形成状態の良否を判定できるようにする。   Specifically, the second counting means 72 first generates inner reference data for indicating an allowable range of histogram shift. Specifically, as shown in FIG. 4A, the number of pixels of the first luminance P1 set in advance on the dark side with respect to the histogram of the reference printed circuit board 2a is counted, and the number of pixels from the luminance 150 is counted. A value S1 (rectangular area portion in FIG. 4) multiplied by the luminance width up to P1 is calculated, the number of pixels for the second luminance P2 is counted, and the number of pixels is multiplied by the luminance width from luminance P2 to 250. The calculated value S2 (also rectangular area portion) is calculated. Then, this is stored in the storage means 8 as inner reference data. For the printed circuit board 2b to be inspected, the corrected histogram is used to count and add the number of pixels having each luminance lower than the first luminance P1, and this is added to the storage means 8 as S1 '. While storing, the number of pixels of each luminance brighter than the second luminance P2 is counted and added, and this is defined as S2 ′. Then, the quality of the formation state of the inner region 21b can be determined using S1 ', S1 and S2', S2.

内側判定手段9は、この第二の計数手段72によって計数された基準プリント基板2aの内側基準データである画素数S1・S2と、検査対象となるプリント基板2bの内側検査データである画素数S1’・S2’とを比較する。そして、画素数S1よりもS1’の方が大きい場合は、不良品である旨を出力手段12を介して出力し、また、画素数S2よりもS2’の方が大きい場合も同様に不良品である旨を出力手段を介して出力する。   The inside determination means 9 has the number of pixels S1 and S2 which are the inside reference data of the reference printed circuit board 2a counted by the second counting means 72 and the number of pixels S1 which is the inside inspection data of the printed circuit board 2b to be inspected. Compare “· S2”. When S1 ′ is larger than the number of pixels S1, the fact that it is a defective product is output via the output means 12, and when S2 ′ is larger than the number of pixels S2, it is similarly defective. Is output via the output means.

次に、外側領域データ生成手段10の構成について説明する。外側領域データ生成手段10は、パターン領域20の輪郭20a部分の形成状態を判定するためのデータを生成するもので、基準となる外側領域データ(以下、「外側基準データ」と称する)と、検査対象のプリント基板2bの外側検査データを生成する。図3を用いてこの外側領域データ生成手段10の処理の概要を示す。   Next, the configuration of the outer area data generation means 10 will be described. The outer region data generation means 10 generates data for determining the formation state of the outline 20a portion of the pattern region 20, and serves as a reference outer region data (hereinafter referred to as “outer reference data”) and an inspection. The outside inspection data of the target printed circuit board 2b is generated. The outline of the processing of the outer area data generation means 10 will be described with reference to FIG.

外側領域データ生成手段10は、まず、外側基準データを生成すべく、図3(a)の外側破線部分に示すように輪郭20aを外側に拡大処理するとともに、前記輪郭抽出手段6で抽出された輪郭20a部分についてのスプライン20bを生成し、そのスプライン20bの法線方向20cにおける前記内側領域21bと拡大処理された輪郭22aと間の領域(以下「リング状領域」と称する)22bにおける輝度に関するグラフを生成する。図5にこの位置−輝度に関するグラフを示す。図5において、原点は内側領域21bの輪郭20a部分に設定され、外側領域の方向をプラス側に設定している。通常、パターン領域20の内側は金属で形成されているため輝度が高くなり、逆に、パターン領域20の外側はレジストなどで形成されているため輝度が小さくなる。そして、このグラフの変曲点、がパターン領域20の輪郭20a部分となる。そして、外側領域データ生成手段10は、スプライン20b方向に数画素ずつずらした全ての座標系における変曲点を検出して、これを外側基準データとして記憶手段8に格納する。 The outer area data generation means 10 first performs an enlargement process of the outline 20a to the outside as shown by the outer broken line portion in FIG. 3A in order to generate outer reference data, and is extracted by the outline extraction means 6. A spline 20b is generated for the contour 20a portion, and the luminance in the region (hereinafter referred to as “ring-shaped region”) 22b between the inner region 21b and the enlarged contour 22a in the normal direction 20c of the spline 20b is generated. Generate a graph. FIG. 5 shows a graph relating to the position-luminance. In FIG. 5, the origin is set to the outline 20a portion of the inner region 21b, and the direction of the outer region is set to the plus side. Usually, the brightness is high because the inside of the pattern region 20 is made of metal, and conversely, the brightness is low because the outside of the pattern region 20 is made of resist or the like. The inflection point of this graph is the outline 20a portion of the pattern area 20. The outer area data generation means 10 detects inflection points in all coordinate systems shifted by several pixels in the spline 20b direction, and stores them in the storage means 8 as outer reference data.

次に、この外側領域データ生成手段10は、検査対象となるプリント基板2bの外側検査データを生成する。具体的には、図3(b)に示すように、前記リング状領域22bを検査対象のパターン領域20に重ね合わせ、図5に示すように、前記スプライン20bの法線方向20cの輝度に関するグラフを生成する。そして、そのグラフの変曲点x、すなわち、検査対象となるパターン領域20のこの座標系における輪郭20aの位置を検出し、スプライン20b方向に数画素ずつずらしたそれぞれの座標系における変曲点xの位置を検出して外側検査データを生成する。   Next, the outside area data generation means 10 generates outside inspection data of the printed circuit board 2b to be inspected. Specifically, as shown in FIG. 3B, the ring-shaped region 22b is superimposed on the pattern region 20 to be inspected, and as shown in FIG. 5, a graph relating to the luminance in the normal direction 20c of the spline 20b. Is generated. Then, the inflection point x of the graph, that is, the position of the contour 20a in the coordinate system of the pattern region 20 to be inspected is detected, and the inflection point x in each coordinate system shifted by several pixels in the spline 20b direction. The outside inspection data is generated by detecting the position of.

外側判定手段11は、このように生成された外側基準データと外側検査データとを比較し、各法線方向20cにおけるそれぞれの変曲点x0、xの距離|x―x0|があらかじめ定められた基準値δ0内に収まっているか否かを判定する。そして、|x―x0|>δ0である場合は、輪郭20a部分に欠けや突出部分を生じているとして不良品である旨を出力手段12を介して出力し、また、|x―x0|≦δ0である場合は、輪郭20a部分に欠けや突出部分を生じていないとして良品である旨を出力手段12を介して出力する。   The outside determination means 11 compares the outside reference data thus generated and the outside inspection data, and the distance | x−x0 | between the inflection points x0 and x in each normal direction 20c is determined in advance. It is determined whether it is within the reference value δ0. If | x−x0 |> δ0, it is output via the output means 12 that the chip 20 has a chipped portion or a protruding portion, indicating that the product is defective, and | x−x0 | ≦ If it is δ0, it is output via the output means 12 that it is a non-defective product assuming that there is no chipping or protruding portion in the contour 20a.

次に、このように構成された基板検査装置1の処理フローについて図6、図7を用いて説明する。まず、図6に、検査対象となるプリント基板2bを検査する際に必要となる基準データを生成するフローを示し、図7に、検査対象となるプリント基板2bを検査する場合のフローを示す。
<内側基準データの生成および外側基準データの生成フロー>
Next, a processing flow of the substrate inspection apparatus 1 configured as described above will be described with reference to FIGS. First, FIG. 6 shows a flow for generating reference data necessary for inspecting the printed circuit board 2b to be inspected, and FIG. 7 shows a flow for inspecting the printed circuit board 2b to be inspected.
<Generation flow of inner reference data and outer reference data>

まず、内側基準データを生成する場合、基準プリント基板2aを、その表面に形成された図示しない基準マークなどを用いて所定の基板検査装置1の位置に取り付け、撮像手段3を用いてその基準プリント基板2aの表面の画像を取得する(ステップS1)。そして、この取得された画像を前処理手段4によってA/D変換し(ステップS2)、その変換した画像情報を画像メモリ5に書き込む。そして、このように取得された画像を所定の輝度値を用いて二値化し、黒から白、もしくは、白から黒に変化する部分を輪郭20a部分として記憶手段8に格納する(ステップS3)。   First, when generating the inner reference data, the reference printed circuit board 2a is attached to a predetermined position of the substrate inspection apparatus 1 using a reference mark (not shown) formed on the surface thereof, and the reference print is performed using the imaging means 3. An image of the surface of the substrate 2a is acquired (step S1). Then, the acquired image is A / D converted by the preprocessing means 4 (step S2), and the converted image information is written in the image memory 5. Then, the image acquired in this manner is binarized using a predetermined luminance value, and a portion that changes from black to white or from white to black is stored in the storage means 8 as a contour 20a portion (step S3).

次に、この輪郭20a部分について縮小処理を行い(ステップS4)、この縮小された内側領域21bについて256階調のグレースケールのうち輝度150から250までの輝度の各画素数を計数し、図4(a)に示すようなヒストグラムを生成する(ステップS5)。次いで、まず、この生成されたヒストグラムから基準平均輝度Ave0を求める(ステップS6)。そして、あらかじめ設定された第一の輝度P1および第二の輝度P2に対して、その第一の輝度P1・第二の輝度P2の画素数を計数し、第一の輝度P1の画素数に輝度150からP1までの輝度幅を乗じた画素数S1、および、第二の輝度P2の画素数に輝度P2から250までの輝度幅を乗じた画素数S2を演算し(ステップS7)、これらの画素数S1・S2を内側基準データとして記憶手段8に格納する(ステップS8)。   Next, reduction processing is performed on the outline 20a portion (step S4), and the number of pixels of luminance 150 to 250 in 256 gray scales is counted for the reduced inner region 21b. A histogram as shown in (a) is generated (step S5). Next, first, a reference average luminance Ave0 is obtained from the generated histogram (step S6). Then, for the first luminance P1 and the second luminance P2 set in advance, the number of pixels of the first luminance P1 and the second luminance P2 is counted, and the luminance is calculated as the number of pixels of the first luminance P1. The number of pixels S1 obtained by multiplying the luminance width from 150 to P1 and the number of pixels S2 obtained by multiplying the number of pixels of the second luminance P2 by the luminance width from luminance P2 to 250 are calculated (step S7). The numbers S1 and S2 are stored in the storage means 8 as inner reference data (step S8).

次に、外側基準データを生成するに際しては、まず、輪郭20a部分について拡大処理を行い(ステップS9)、縮小領域から外側のリング状領域22bの画素に関する情報を収集する。そして、図5に示すように、輪郭20aのスプライン20bの法線方向20cについての位置−輝度グラフを生成し(ステップS10)、このグラフのうち、輝度の微分値が最も大きく変化する変曲点の位置x0を演算する。そして、これをスプライン20b方向に数画素ずつずらした各座標系における変曲点の位置に関する情報を外側基準データとして記憶手段8に格納する(ステップS11)。   Next, when generating the outside reference data, first, an enlargement process is performed on the outline 20a (step S9), and information relating to the pixels in the outer ring-shaped region 22b is collected from the reduced region. Then, as shown in FIG. 5, a position-luminance graph for the normal direction 20c of the spline 20b of the contour 20a is generated (step S10), and the inflection point at which the differential value of luminance in the graph changes most greatly. The position x0 is calculated. Then, information regarding the position of the inflection point in each coordinate system obtained by shifting this by several pixels in the direction of the spline 20b is stored in the storage unit 8 as outer reference data (step S11).

そして、この基準プリント基板2aを基板検査装置1から取り外し、検査対象となるプリント基板2bの検査を行えるようにする。
<検査対象となるプリント基板2の検査処理>
Then, the reference printed board 2a is removed from the board inspection apparatus 1 so that the printed board 2b to be inspected can be inspected.
<Inspection process of printed circuit board 2 to be inspected>

次に、検査対象となるプリント基板2bの形成状態を検査する場合、同様にして、まず、基準マークを用いて基板検査装置1の所定の位置に取り付け、そのプリント基板2bの表面の画像を取得する(ステップT1)。そして、この取得された画像を前処理手段4によってA/D変換し(ステップT2)、その情報を画像メモリ5に書き込む。   Next, when inspecting the formation state of the printed circuit board 2b to be inspected, similarly, first, using a reference mark, it is attached to a predetermined position of the circuit board inspection apparatus 1, and an image of the surface of the printed circuit board 2b is obtained. (Step T1). The acquired image is A / D converted by the preprocessing means 4 (step T2), and the information is written in the image memory 5.

そして、既に記憶手段8に格納されている基準プリント基板2aの内側領域21bの位置情報を読み出し、これを検査対象となるプリント基板2bのパターン領域20に重ね合わせて(ステップT3)、その内側の画素に関する情報を収集する。そして、同様に、この領域について256階調のグレースケールにて輝度150から250までの輝度の画素数を計数し、図4(b)(c)の太い実線に示すようなヒストグラムを生成するとともに(ステップT4)、この生成されたヒストグラムから平均輝度Ave1を算出する(ステップT5)。次いで、この算出された平均輝度Ave1と前記基準プリント基板2aの基準平均輝度Ave0との差δを計算し、ステップT3で生成されたヒストグラムの各輝度をこのδ分だけシフトさせた修正処理を行う(ステップT6)。そして、この修正されたヒストグラムに基づき、あらかじめ設定されている第一の輝度P1よりも暗い輝度の各画素数S1’を計数するとともに、第二の輝度P2よりも明るい輝度の各画素数S2’を計数し(ステップT7)、内側基準データS1、S2との判定により(ステップT8)、そのプリント基板2bが不良品である旨の出力を行う(ステップT9)。また、検査対象となるプリント基板2bの画素数S2’が基準プリント基板2aの画素数S2よりも大きい場合も同様に(ステップT7)、そのプリント基板2bについて不良品である旨の出力を行う(ステップT9)。すなわち、第一の基準画素数S1よりもS1’の方が大きい場合は、研磨によるスリ傷以上に欠損を生じている可能性が高いため、これを不良品であると判定し、また、第二の基準画素数S2よりもS2’の方が大きい場合は、パッドに突起などが存在している可能性が高いため、これを不良品と判定する。一方、S1’≦S1、かつ、S2’≦S2であれば(ステップT8)、そのプリント基板2bは良品であると判定し、その旨を出力する(ステップT10)。   Then, the positional information of the inner area 21b of the reference printed circuit board 2a already stored in the storage means 8 is read out and superimposed on the pattern area 20 of the printed circuit board 2b to be inspected (step T3), Collect information about pixels. Similarly, for this region, the number of pixels with luminance from 150 to 250 is counted with a gray scale of 256 gradations, and a histogram as shown by the thick solid lines in FIGS. 4B and 4C is generated. (Step T4), the average luminance Ave1 is calculated from the generated histogram (Step T5). Next, a difference δ between the calculated average luminance Ave1 and the reference average luminance Ave0 of the reference printed circuit board 2a is calculated, and correction processing is performed by shifting each luminance of the histogram generated in step T3 by this δ. (Step T6). Then, based on the corrected histogram, the number of pixels S1 ′ having a luminance lower than the preset first luminance P1 is counted, and the number of pixels S2 ′ having a luminance brighter than the second luminance P2 is counted. Is counted (step T7), and based on the determination with the inside reference data S1 and S2 (step T8), an output indicating that the printed circuit board 2b is defective is output (step T9). Similarly, when the number of pixels S2 ′ of the printed circuit board 2b to be inspected is larger than the number of pixels S2 of the reference printed circuit board 2a (step T7), an output indicating that the printed circuit board 2b is defective is output (step T7). Step T9). That is, when S1 ′ is larger than the first reference pixel number S1, there is a high possibility that a defect has occurred beyond the scratches due to polishing, so this is determined to be a defective product. If S2 ′ is larger than the second reference pixel number S2, there is a high possibility that a protrusion or the like is present on the pad, so this is determined as a defective product. On the other hand, if S1 ′ ≦ S1 and S2 ′ ≦ S2 (step T8), it is determined that the printed circuit board 2b is a non-defective product, and a message to that effect is output (step T10).

次に、輪郭20a部分の形成状態を検査すべく、基準プリント基板2aのリング状領域22bを検査対象のパターン領域20bに重ね合わせたリング状領域内22bの画素に関する情報を収集する(ステップT11)。そして、このリング状領域22bについて、基準プリント基板2aのスプライン20bの法線方向20cの輝度に関する位置−輝度グラフを生成し(ステップT12)、そのグラフにおける変曲点を検出する(ステップT13)。これと同様の処理をスプライン20b方向に数画素ずつずらして行い、この検出された変曲点の位置xと既に記憶手段8に格納されている変曲点の位置x0との距離δ0との比較判定を行い(ステップT14)、この距離が所定の閾値δ0を超えている場合は、不良品である旨の出力を行い(ステップT15)、一方、この検出された変曲点の位置と既に記憶手段8に格納されている変曲点との距離が所定の閾値δ0の範囲内である場合は、良品である旨の出力を行う(ステップT16)。   Next, in order to inspect the formation state of the outline 20a portion, information on the pixels in the ring-shaped region 22b obtained by superimposing the ring-shaped region 22b of the reference printed board 2a on the pattern region 20b to be inspected is collected (step T11). . Then, a position-luminance graph relating to the luminance in the normal direction 20c of the spline 20b of the reference printed board 2a is generated for the ring-shaped region 22b (step T12), and an inflection point in the graph is detected (step T13). The same processing is performed while shifting by several pixels in the spline 20b direction, and a comparison is made between the detected inflection point position x and the distance δ0 between the inflection point position x0 already stored in the storage means 8. A determination is made (step T14), and if this distance exceeds a predetermined threshold value δ0, an output indicating that the product is defective is output (step T15), while the position of the detected inflection point is already stored. If the distance from the inflection point stored in the means 8 is within the predetermined threshold value δ0, an output indicating that the product is non-defective is performed (step T16).

このように上記実施形態によれば、プリント基板2b上に形成されたパッドや配線パターンなどのパターン領域20の形成状態を検査する基板検査装置において、検査対象となるパターン領域20を縮小処理した内側領域21bを生成し、当該内側領域21bの検査データを生成する内側領域データ生成手段7と、検査対象となるパターン領域20を拡大処理し、当該拡大処理された領域から前記縮小処理された領域までの間の領域である外側領域の検査データを生成する外側領域データ生成手段10と、前記内側領域データ生成手段7によって生成された内側領域の検査データとあらかじめ設定された内側の基準検査データとを比較することによって内側領域の良否を判定する内側判定手段9と、前記外側領域データ生成手段10によって生成された外側領域の検査データとあらかじめ設定された外側の基準検査データとを比較することによって外側領域の良否を判定する外側判定手段11を設けるようにしたので、比較的大きな欠陥が許容されるパターン領域20の内側領域21bについては緩やかな検査基準を適用し、また、微細な欠陥も問題とされるパターン領域20のリング状領域22bについては厳しい検査基準を適用することにより、プリント基板2bの欠陥検出を精密かつ効率よく行うことができるようになる。 As described above, according to the embodiment, in the board inspection apparatus for inspecting the formation state of the pattern area 20 such as the pad and the wiring pattern formed on the printed circuit board 2b, the inside of the pattern area 20 to be inspected is reduced. The area 21b is generated, the inner area data generation means 7 for generating the inspection data of the inner area 21b, and the pattern area 20 to be inspected are enlarged, and from the enlarged area to the reduced area Outer region data generation means 10 for generating inspection data for the outer region, which is an area between the inner region , inspection data for the inner region generated by the inner region data generation means 7, and preset reference inspection data for the inner region. an inner determination means 9 determines the quality of the inner region by comparison, by said outer region data generating means 10 Since so provided outside determination unit 11 determines the quality of the outer region by comparing the inspection data of the outer region has been made a preset outside the reference inspection data, a relatively large defect is allowed A gentle inspection standard is applied to the inner region 21b of the pattern region 20, and a strict inspection standard is applied to the ring-shaped region 22b of the pattern region 20 where fine defects are also a problem. Defect detection can be performed accurately and efficiently.

なお、本発明は上記実施の形態に限定されることなく、種々の形態で実施することができる。   Note that the present invention is not limited to the above embodiment, and can be implemented in various forms.

例えば、上記実施の形態では、プリント基板2の検査を例にあげて説明したが、これに限らず、ガラス基板のパターンを検査する場合についても適用することもできる。   For example, in the above-described embodiment, the inspection of the printed circuit board 2 has been described as an example. However, the present invention is not limited to this, and the present invention can also be applied to the case of inspecting the pattern of a glass substrate.

また、上記実施の形態では、内側領域データとしてヒストグラムのシフトを示すデータとし、また、外側領域データとしてパターン領域20の輪郭20aの位置を示すデータとしたが、これに限らず、内側と外側の領域を異なる基準値を用いて検査するような方法であれば、どのような方法を採用しても良い。   In the above embodiment, the inner region data is the data indicating the shift of the histogram, and the outer region data is the data indicating the position of the contour 20a of the pattern region 20. However, the present invention is not limited to this. Any method may be adopted as long as it is a method for inspecting an area using different reference values.

本発明の一実施の形態における基板検査装置のブロック図The block diagram of the board | substrate inspection apparatus in one embodiment of this invention 同形態における内側領域データ生成手段の詳細ブロック図Detailed block diagram of inner region data generation means in the same form 同形態におけるパターン領域と検査領域との関係を示す図The figure which shows the relationship between the pattern area | region and inspection area | region in the same form 同形態における内側領域のヒストグラムを示す図The figure which shows the histogram of the inner side area | region in the same form 同形態における外側領域の位置―輝度グラフを示す図The figure which shows the position-luminance graph of the outer area | region in the same form 同形態における基準データを生成するためのフローチャートFlow chart for generating reference data in the same form 同形態におけるプリント基板を検査する際のフローチャートFlow chart when inspecting printed circuit board in the same form

1・・・基板検査装置
2a、2b・・・プリント基板(2a:基準プリント基板、2b:検査対象となるプリント基板)
7・・・内側領域データ生成手段
9・・・内側判定手段
10・・・外側領域データ生成手段
11・・・外側判定手段
20・・・パターン領域
21a・・・内側領域の輪郭
21b・・・内側領域
22a・・・外側領域の輪郭
22b・・・リング状領域
DESCRIPTION OF SYMBOLS 1 ... Board inspection apparatus 2a, 2b ... Printed circuit board (2a: Reference printed circuit board, 2b: Printed circuit board to be inspected)
7 ... Inner area data generation means 9 ... Inner determination means 10 ... Outer area data generation means 11 ... Outer determination means 20 ... Pattern area 21a ... Inner area outline 21b ... Inner region 22a ... Outer region outline 22b ... Ring-shaped region

Claims (3)

基板上に形成されたパターン領域の形成状態を検査する基板検査装置において、
検査対象となるパターン領域を縮小処理した内側領域を生成し、当該内側領域の検査データを生成する内側領域データ生成手段と、検査対象となるパターン領域を拡大処理し、当該拡大処理された領域から前記縮小処理された領域までの間の領域である外側領域の検査データを生成する外側領域データ生成手段と、前記内側領域データ生成手段によって生成された内側領域の検査データとあらかじめ設定された内側の基準検査データとを比較することによって内側領域の良否を判定する内側判定手段と、前記外側領域データ生成手段によって生成された外側領域の検査データとあらかじめ設定された外側の基準検査データとを比較することによって外側領域の良否を判定する外側判定手段とを備えてなることを特徴とする基板検査装置。
In a substrate inspection apparatus for inspecting the formation state of a pattern region formed on a substrate,
An inner area data generation unit that generates an inner area obtained by reducing the pattern area to be inspected, generates inspection data for the inner area, and enlarges the pattern area to be inspected. Outer region data generating means for generating inspection data for the outer region that is the region up to the reduced region, the inner region inspection data generated by the inner region data generating unit, and a preset inner data The inner determination means for determining the quality of the inner area by comparing with the reference inspection data, and the outer area inspection data generated by the outer area data generation means and the preset outer reference inspection data are compared. The board | substrate inspection apparatus characterized by including the outer side determination means which determines the quality of an outer area | region by this.
前記外側判定手段が、パターン領域の輪郭の法線方向に沿った輝度変化に基づいて外側領域の検査データを生成し、当該検査データとあらかじめ設定された外側の基準検査データとを比較することによって外側領域の良否を判定するものである請求項1に記載の基板検査装置。  The outside determination means generates inspection data for the outer region based on a luminance change along the normal direction of the contour of the pattern region, and compares the inspection data with preset reference inspection data on the outside. The substrate inspection apparatus according to claim 1, wherein the quality of the outer region is determined. 前記外側判定手段が、パターン領域の輪郭の法線方向に沿った位置−輝度グラフの変曲点を抽出し、当該変曲点の位置とあらかじめ設定された外側領域の変曲点の位置とを比較することによって外側領域の良否を判定するものである請求項1に記載の基板検査装置。  The outside determination means extracts an inflection point of the position-luminance graph along the normal direction of the contour of the pattern area, and determines the position of the inflection point and the position of the inflection point of the outer area set in advance. The substrate inspection apparatus according to claim 1, wherein the quality of the outer region is determined by comparison.
JP2004183624A 2004-06-22 2004-06-22 Board inspection equipment Expired - Lifetime JP4275582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004183624A JP4275582B2 (en) 2004-06-22 2004-06-22 Board inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004183624A JP4275582B2 (en) 2004-06-22 2004-06-22 Board inspection equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003425497A Division JP3589424B1 (en) 2003-12-22 2003-12-22 Board inspection equipment

Publications (2)

Publication Number Publication Date
JP2005181285A JP2005181285A (en) 2005-07-07
JP4275582B2 true JP4275582B2 (en) 2009-06-10

Family

ID=34792644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004183624A Expired - Lifetime JP4275582B2 (en) 2004-06-22 2004-06-22 Board inspection equipment

Country Status (1)

Country Link
JP (1) JP4275582B2 (en)

Also Published As

Publication number Publication date
JP2005181285A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US7260244B2 (en) Print inspection method and print inspection apparatus
KR20110040965A (en) Visual examination apparatus
JP3589424B1 (en) Board inspection equipment
CN113785181A (en) OLED screen point defect judgment method and device, storage medium and electronic equipment
JP2012112669A (en) Method and device for inspecting foreign matter on substrate
JP2005121546A (en) Defect inspection method
JP4841819B2 (en) Defect detection by color image of an object
JP2006155579A (en) Image processing method and image processing apparatus
JP4275582B2 (en) Board inspection equipment
JP4084257B2 (en) Printed circuit board inspection equipment
JPH0592646A (en) Method for inspecting printed matter
JP4889018B2 (en) Appearance inspection method
JP4745633B2 (en) Defect detection method and apparatus using color image of object
JP4760258B2 (en) Print quality inspection apparatus and print quality inspection method
JP4812482B2 (en) Printing state inspection apparatus and printing state inspection method
JP2002267619A (en) Defect inspection method and device therefor
JP2000028334A (en) Method and apparatus for inspecting pattern fault
JPH0786468B2 (en) Printed circuit board pattern inspection method
JP2007333664A (en) Visual inspection apparatus
JP2008292342A (en) Edge defect detecting method, program of the same, and detector
JP2006329679A (en) Method and device for inspecting product pattern
JP2005258724A (en) Product inspecting equipment
JP2023180433A (en) Image processing device and image processing method
JP2020204598A (en) Teaching device in solid preparation appearance inspection and teaching method in solid preparation appearance inspection
JP2006145486A (en) Mounting inspection device, technique, and program for electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090304

R150 Certificate of patent or registration of utility model

Ref document number: 4275582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160313

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term