JP4268700B2 - エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法 - Google Patents
エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法 Download PDFInfo
- Publication number
- JP4268700B2 JP4268700B2 JP9131498A JP9131498A JP4268700B2 JP 4268700 B2 JP4268700 B2 JP 4268700B2 JP 9131498 A JP9131498 A JP 9131498A JP 9131498 A JP9131498 A JP 9131498A JP 4268700 B2 JP4268700 B2 JP 4268700B2
- Authority
- JP
- Japan
- Prior art keywords
- excimer laser
- laser beam
- window frame
- liquid crystal
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アモルファスシリコンをアニールして多結晶シリコンを得るために、アモルファスシリコンにエキシマレーザビームを照射するエキシマレーザアニール装置及び、このエキシマレーザアニール装置によるアニールにより形成される多結晶シリコンを半導体層とする多結晶薄膜トランジスタの製造方法並びに、このようにして得られた多結晶薄膜トランジスタを用いて成る液晶表示素子の製造方法に関する。
【０００２】
【従来の技術】
近年、高精細な液晶表示素子のスイッチング素子として、移動度が高く且つ液晶表示素子の駆動も含めた高性能化が可能であることから、多結晶シリコンを半導体層とする多結晶薄膜トランジスタ（以下ｐ−ＳｉＴＦＴと略称する。）の実用化が進められている。一般に多結晶シリコンは、アモルファスシリコンにレーザビームを照射して多結晶化するレーザアニール法により形成されている。
【０００３】
このようなレーザアニール法において、液晶表示素子の大型化に応じるためのｐ−ＳｉＴＦＴが形成されるアレイ基板の一層の大面積化に伴い、レーザビームの長尺化が要求される。但しレーザビームの長尺化に拘わらず、レーザビームの長さが、アレイ基板の表示領域の幅より短く、レーザビーム１ラインの長さではアレイ基板の走査幅をカバー出来ない場合は、図５に示す様に、アレイ基板５の表示領域をＰ１及びＰ２に分割して、分割された領域毎にレーザビームＬにより走査を行っていた
このためアレイ基板５上には、レーザビームＬが重ねて照射される領域Ｑを生じてしまい、この重ね照射領域Ｑでは他の領域と特性が異なったり、表面凹凸の程度が異なっており、このようなアレイ基板を用いて液晶表示素子を製造すると、表示品位の低下を生じ、ひいては生産歩留まりを低下するという問題を生じていた。
【０００４】
従って、アニールにより極力良好な多結晶シリコンを得るため、従来は、レーザビームのライン長の長いエキシマレーザアニール装置を用いていて、アモルファスシリコンのアニールを行っていた。
【０００５】
即ち図６に示す市販のエキシマレーザアニール装置１は、光源から発光され結像レンズ２を通過した所定長さのエキシマレーザビーム３の両端を、長尺スリット４でカットした後、窓枠６に支持されるアニーラウィンドウ７を介し、アニールチャンバ８に入射し、ステージ１０上に照射して、ステージ１０により走査移動可能に支持されるアレイ基板１１上のアモルファスシリコンを、１ラインのエキシマレーザビーム３でアニールして多結晶化していた。
【０００６】
【発明が解決しようとする課題】
しかしながらライン長の長いエキシマレーザビームであってもそのライン長は限界が有る一方、液晶表示素子は、より一層の大型化の要求により、１３．３型（２０３ｍｍ×２７０ｍｍ）の大型のものが主流に成りつつ有る。駆動回路体型のアレイ基板を得るためには、２１０×２８０の多結晶シリコンが必要となる。これに対し、現状の市販のエキシマレーザアニール装置においては、エキシマレーザビームのライン長は最大２００ｍｍ程度が限界とされている。従ってエキシマレーザビームを用いても、より大型の１３．３型の液晶表示素子のアレイ基板をアニールするには、１ラインのエキシマレーザビームではその全域をカバー出来ず、アレイ基板を２領域に分割してアニールせざるを得ず、ひいては周囲と特性の異なるレーザビームの重ね照射領域を生じてしまい、表示品位の低下を来たすという問題を依然として生じてしまっていた。
【０００７】
このため、少なくとも１３．３型の、より大型の液晶表示素子に適用出来る様、市販のエキシマレーザアニール装置のエキシマレーザビームの長さを少しでも長くするための開発が成されているが、エキシマレーザの出力アップや、より最適な光学系の開発を必要とする等、開発に時間を要する問題が多く、その実現が成されずにいる。
【０００８】
他方、前述の市販のエキシマレーザアニール装置１は、アニールチャンバ８内のステージ１０上にエキシマレーザビーム３を入射させるアニーラウィンドウ７を支える窓枠６の内周６ａが、エキシマレーザビームの進行方向に対して平行に形成されている。
【０００９】
これに対し、エキシマレーザビーム３は光源から広がりながらアニールチャンバ８に入射してくるので、点線領域［Ｒ］にて入射されたエキシマレーザビーム３は窓枠６の内周６ａで反射を生じる。この反射ビームがアレイ基板１に照射されると、アレイ基板１上でのエキシマレーザビーム３の照射強度分布に凹凸を生じ、ビームプロフアイルがトップフラット形でなくなってしまい、均一なアニールを得られず、多結晶シリコンの均一な結晶化を得られないという問題を生じていた。
【００１０】
このため従来は、アニールチャンバ８への入射時、エキシマレーザビーム３の両端が窓枠６に触れないよう、エキシマレーザビーム３幅を狭める様、長尺スリット４の位置を狭めたり、或いはアニーラウィンドウ７よりも光源側にスリットを形成したりしており、結果としてアレイ基板１に照射されるエキシマレーザビーム３のビーム長の長尺化が必要以上に損なわれ、エキシマレーザアニール装置のメリットを最大限に生かしきれずにいた。
【００１１】
本発明は上記課題を除去するもので、光源からのエキシマレーザビームをアニーラウィンドウを介しアニールチャンバに入射する際に、エキシマレーザビームのビーム長を必要以上に短縮する事無く、長尺レーザビームであるエキシマレーザビームのメリットを最大限に生かす事により、より大型のアレイ基板に対しても全面にわたりエキシマレーザビームを均一強度で照射出来、ひいては多結晶薄膜トランジスタ装置の駆動特性の均一化を図り、表示品位の高い液晶表示素子を得る事の出来るエキシマレーザアニール装置、多結晶薄膜トランジスタ装置の製造方法及び液晶表示素子の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するため、絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して前記アモルファスシリコンを多結晶化するエキシマレーザアニール装置において、前記絶縁基板を支持する支持手段と、この支持手段を走査可能に収納する筐体と、この筐体外部から前記筐体内にて走査移動される前記支持手段にエキシマレーザビームを発光する光源と、前記筐体に形成され、前記エキシマレーザビーム発光手段から発光された前記エキシマレーザビームを前記筐体内に入射する開口部と、
この開口部周縁を支持し、内周の少なくとも一部がこの一部近傍を通過する前記エキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠と、を設けるものである。
【００１３】
そして本発明は上記構成により、窓枠から筐体内への入射時、窓枠にてエキシマレーザビームの反射を生じる事が無く、照射強度が均一且つより長尺のエキシマレーザビームにより、より大型のアレイ基板の均一なアニールを可能とするものである。
【００１４】
又本発明は上記課題を解決するため、絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して成る多結晶シリコンを半導体層として薄膜トランジスタを形成する多結晶薄膜トランジスタの製造方法において、前記絶縁基板上に前記アモルファスシリコンを堆積する工程と、前記絶縁基板を支持する支持手段を走査移動可能に収納する筐体内に、内周の少なくとも一部がこの一部近傍を通過するエキシマレーザビームを発光する光源からのエキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠を有する開口部を介して前記エキシマレーザビームを入射して、前記アモルファスシリコンを多結晶シリコンに結晶化する工程と、を実施するものである。
【００１５】
そして本発明は上記構成により、照射強度が均一且つより長尺のエキシマレーザビームでの照射により、より大型のアレイ基板上に均一な多結晶シリコンを得られ、ひいては均一な駆動特性のｐ−ＳｉＴＦＴを、大面積で得るものである。
【００１６】
又本発明は上記課題を解決するため、第１の絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して成る多結晶シリコンを半導体層として形成される薄膜トランジスタにて駆動される画素電極を有するアレイ基板と、第２の絶縁基板上に対向電極を有し前記アレイ基板に対向して配置される対向基板と、前記アレイ基板及び前記対向基板間に封入される液晶組成物とを有する液晶表示素子の製造方法において、前記第１の絶縁基板上に前記アモルファスシリコンを堆積する工程と、前記第１の絶縁基板を支持する支持手段を走査移動可能に収納する筐体内に、内周の少なくとも一部がこの一部近傍を通過するエキシマレーザビームを発光する光源からのエキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠を有する開口部を介して前記エキシマレーザビームを入射して、前記アモルファスシリコンを多結晶シリコンに結晶化する工程と、を実施するものである。
【００１７】
そして本発明は上記構成により、照射強度が均一且つより長尺のエキシマレーザビームでの照射により、より大型のアレイ基板上に形成される均一な多結晶シリコンをからなる駆動特性の均一なｐ−ＳｉＴＦＴを用いて成る、より大型の表示品位の良好な液晶表示素子を得るものである。
【００１８】
【発明の実施の形態】
以下本発明を図１乃至図４に示す実施の形態を参照して説明する。１２は１３．３型（２１０ｍｍ×２８０ｍｍ）の駆動回路一体型の液晶表示素子であり、ｐ−ＳｉＴＦＴ１３にて画素電極２８を駆動するアレイ基板１６と対向基板１７との間隙に、配向膜１８ａ、１８ｂを介して液晶組成物２０を封入してなっている。
【００１９】
アレイ基板１６は第１の絶縁基板２１上にアンダーコート層２２を介し多結晶シリコンからなる活性層２３ａ、ドレイン領域２３ｂ、ソース領域２３ｃを有する半導体層２３がパターン形成されている。半導体層２３上にはゲート絶縁膜２４を介しゲート電極２６が形成されている。更に層間絶縁膜２７を介し画素電極２８が形成され、画素電極２８及びソース領域２３ｃがソース電極３０により接続され、ドレイン領域２３ｂ及び信号線（図示せず）がドレイン電極３１により接続されている。又３２は保護膜である。対向基板１７は、第２の絶縁基板３３上に対向電極３４を有している。
【００２０】
次に、第１の絶縁基板２１上にて多結晶シリコンの半導体層２３を得るために、アモルファスシリコンをレーザアニールするエキシマレーザアニール装置について述べる。図２はエキシマレーザアニール装置３６をエキシマレーザビーム３７の長軸方向から見た概略構成図である。エキシマレーザアニール装置３６は、光源（図示せず）から発光されるエキシマレーザビーム３７を、結像レンズ３８で結像し、長尺スリット４０にて両端をカットし、アニールチャンバ４１内にて、エキシマレーザビーム３７の長軸方向と垂直な方向に走査移動するステージ４２上に照射される。
【００２１】
即ち、アニールチャンバ４１の上方には窓枠４３に支持されるアニーラウィンドウ４４が形成され、長尺スリット４０にて両端をカットされたエキシマレーザビーム３７は、このアニーラウィンドウ４４を介しアニールチャンバ４１に入射するようになっている。そしてアニーラウィンドウ４４を支える窓枠４３の周縁のうち、エキシマレーザビーム３７の長軸と向かい合う周縁部４３ａが斜めにカットされている。このためエキシマレーザビーム３７は、光源（図示せず）から広がりながら窓枠４３いっぱいの幅で、アニーラウィンドウ４４に入射しても、窓枠４３に当たる事が無い。従って、ステージ４２上に照射されるエキシマレーザビーム３７は、長尺スリット４０により必要以上に両端をカットしなくても、凹凸の無い、均一の強度分布をえられる。
【００２２】
このエキシマレーザアニール装置３６によるステージ４２上でのエキシマレーザビーム３７の長軸の強度分布を調べた所、図３に示す様に、長さ２２０ｍｍに渡り、トップフラットのビームプロフアイルを有する事が判明した。
【００２３】
次にエキシマレーザアニール装置３６によるアレイ基板１６の多結晶シリコンからなる半導体層２３の形成方法について述べる。
【００２４】
先ず４００ｍｍ×５００ｍｍサイズのガラス基板４７上にプラズマＣＶＤ法により窒化シリコン（ＳｉＮｘ）膜を５０ｎｍ、酸化シリコン（ＳｉＯｘ）膜を１００ｎｍ成膜してなるアンダーコート層２２を形成し、次いでプラズマＣＶＤ法によりアモルファスシリコンを５０ｎｍ成膜する。この後窒素雰囲気中で５００℃、１時間の熱処理を行い、膜中の水素濃度を低下させる。この時、アモルファスシリコンの膜厚を分光エリプソ法により求めた所実際の膜厚は５１ｎｍであった。
【００２５】
その後、ガラス基板４７をエキシマレーザアニール装置３６のステージ４２に載置し、ステージ４２をエキシマレーザビーム３７の長軸と垂直方向に０．６ｍｍ／ｓの速度で走査移動しながら、図４に示す様に、先ず片側の第１の領域［Ａ］のアモルファスシリコンを、エキシマレーザビーム３７にてアニールする。光源（図示せず）にてエキシマレーザを３００Ｈｚで発振させ、エキシマレーザビーム３７の照射サイズは、２２０ｍｍ×０．４ｍｍの線状ビームとし、ガラス基板４７上での照射エネルギー密度は３００ｍＪ／ｃｍ2 、エキシマレーザビームの長軸方向と垂直な方向への走査時のオーパーラップ率は９５％となるように設定した。
【００２６】
ガラス基板４７の第１の領域［Ａ］のアニール走査を終了し、多結晶シリコンを形成したら、残りの第２の領域［Ｂ］のアモルファスシリコンを同様にアニールし、両領域［Ａ］、［Ｂ］を共にエキシマレーザビーム３７の１ラインの幅でアニールし、多結晶化して多結晶シリコンを形成する。次いでガラス基板４７をステージ４２から取り出し、フォトリソグラフィ技術を用いて、ガラス基板４７の両領域［Ａ］、［Ｂ］に、多結晶シリコンを半導体層２３とするｐ−ＳｉＴＦＴ１３及び、画素電極２８を作成してガラス基板４７上の第１及び第２の領域［Ａ］、［Ｂ］に夫々アレイ基板１６を形成する。
【００２７】
この後、２枚分のアレイ基板１６を有するガラス基板４７を切りだし、それと、対向基板１７を有するガラス基板（図示せず）とをシール剤（図示せず）にて固着し、液晶セルを形成した後、間隙に液晶組成物２０を封入し、２個の１３．３型の液晶表示素子１２を完成する。
【００２８】
この様に構成すれば、従来と同じ市販の装置を用い、エキシマレーザアニール装置３６のアニーラウィンドウ４４を支える窓枠４３の周縁部４３ａを斜めにカットして、エキシマレーザビーム３７の窓枠４３での反射を防止する事により、エキシマレーザビーム３７を窓枠４３いっぱいの幅でアニールチャンバ４１に入射出来、エキシマレーザの出力アップや、光学系を変える事無く、従来に比し、エキシマレーザビーム３７のライン長を長く出来、幅２２０ｍｍにわたりトップフラットのビームプロフアイルを有するエキシマレーザビーム３７を得られる。従って、大型の１３．３型の駆動回路一体型のアレイ基板１６であっても、アニール時、１ライン長のエキシマレーザビーム３７でアニール幅全長をカバー出来、１３．３型の大型の駆動回路一体型のアレイ基板１６であっても、レーザビームの重ね照射領域を生じる事無く、均一にアニール出来、大型の液晶表示素子１２に適用可能な均一特性を有する多結晶シリコンを容易に形成可能と成る。
【００２９】
そしてこのようなエキシマレーザアニール装置３６による、ライン長の長いエキシマレーザビーム３７にて均一にアニールされ、均一に結晶化される多結晶シリコンを半導体層とすることにより、高い移動度を示すＴＦＴを大面積で均一に得られることから、このようなＴＦＴを用いる事により、１３．３型と大型であり且つ表示特性が均一な液晶表示素子を容易に得られ、生産歩留まりを向上出来、高い表示品位を有する液晶表示素子の作製が可能と成る。
【００３０】
尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えば窓枠の傾斜角度は、エキシマレーザビームの反射を生じない範囲であれば限定されない。又エキシマレーザビームの出力や周波数等も限定されない。
【００３１】
【発明の効果】
以上説明したように本発明によれば、エキシマレーザの出力アップや、光学系の性能向上を図る事無く、アニーラウィンドウを支持する窓枠内周を斜めにカットするのみで、エキシマレーザビームの窓枠での反射を防止し、容易にエキシマレーザアニール装置のライン長の長尺化を実現出来る。従って、１ライン長のエキシマレーザビームによるアニール幅を増大出来、大面積であってもアレイ基板上のアモルファスシリコンのアニール幅を１ライン長のエキシマレーザビームによりカバーできる事から、アニール時にエキシマレーザビームの重ね照射領域を生じる事が無く、全面に渡り均一なアニールを行えひいては均質な多結晶シリコンを容易にえられる。そしてこの均質な多結晶シリコンを半導体層とする移動度の高いＴＦＴを大面積で均一に得られ、ひいては、１３．３型の大型のであり且つ表示特性が均一で表示品位の高い液晶表示素子を歩留まり低下を生じる事無く容易に作製可能と成る。
【図面の簡単な説明】
【図１】本発明の実施の形態における液晶表示素子を示す一部概略断面図である。
【図２】本発明の実施の形態におけるエキシマレーザアニール装置を長軸方向から見た概略構成図である。
【図３】本発明の実施の形態におけるエキシマレーザアニール装置にるステージ上でのエキシマレーザビームの長軸の強度分布を示すグラフである。
【図４】本発明の実施の形態におけるエキシマレーザアニール装置によるガラス基板のアニール工程を示す説明図である。
【図５】従来の大型のアレイ基板を分割してレーザアニールする状態を示す説明図である。
【図６】従来のエキシマレーザアニール装置を示す概略構成図である。
【符号の説明】
１２…液晶表示素子
１３…ｐ−ＳｉＴＦＴ
１６…アレイ基板
１７…対向基板
２０…液晶組成物
２３…半導体層
２８…画素電極
３６…エキシマレーザアニール装置
３７…エキシマレーザビーム
４１…アニールチャンバ
４２…ステージ
４３…窓枠
４３ａ…周縁部
４７…ガラス基板
【発明の属する技術分野】
本発明は、アモルファスシリコンをアニールして多結晶シリコンを得るために、アモルファスシリコンにエキシマレーザビームを照射するエキシマレーザアニール装置及び、このエキシマレーザアニール装置によるアニールにより形成される多結晶シリコンを半導体層とする多結晶薄膜トランジスタの製造方法並びに、このようにして得られた多結晶薄膜トランジスタを用いて成る液晶表示素子の製造方法に関する。
【０００２】
【従来の技術】
近年、高精細な液晶表示素子のスイッチング素子として、移動度が高く且つ液晶表示素子の駆動も含めた高性能化が可能であることから、多結晶シリコンを半導体層とする多結晶薄膜トランジスタ（以下ｐ−ＳｉＴＦＴと略称する。）の実用化が進められている。一般に多結晶シリコンは、アモルファスシリコンにレーザビームを照射して多結晶化するレーザアニール法により形成されている。
【０００３】
このようなレーザアニール法において、液晶表示素子の大型化に応じるためのｐ−ＳｉＴＦＴが形成されるアレイ基板の一層の大面積化に伴い、レーザビームの長尺化が要求される。但しレーザビームの長尺化に拘わらず、レーザビームの長さが、アレイ基板の表示領域の幅より短く、レーザビーム１ラインの長さではアレイ基板の走査幅をカバー出来ない場合は、図５に示す様に、アレイ基板５の表示領域をＰ１及びＰ２に分割して、分割された領域毎にレーザビームＬにより走査を行っていた
このためアレイ基板５上には、レーザビームＬが重ねて照射される領域Ｑを生じてしまい、この重ね照射領域Ｑでは他の領域と特性が異なったり、表面凹凸の程度が異なっており、このようなアレイ基板を用いて液晶表示素子を製造すると、表示品位の低下を生じ、ひいては生産歩留まりを低下するという問題を生じていた。
【０００４】
従って、アニールにより極力良好な多結晶シリコンを得るため、従来は、レーザビームのライン長の長いエキシマレーザアニール装置を用いていて、アモルファスシリコンのアニールを行っていた。
【０００５】
即ち図６に示す市販のエキシマレーザアニール装置１は、光源から発光され結像レンズ２を通過した所定長さのエキシマレーザビーム３の両端を、長尺スリット４でカットした後、窓枠６に支持されるアニーラウィンドウ７を介し、アニールチャンバ８に入射し、ステージ１０上に照射して、ステージ１０により走査移動可能に支持されるアレイ基板１１上のアモルファスシリコンを、１ラインのエキシマレーザビーム３でアニールして多結晶化していた。
【０００６】
【発明が解決しようとする課題】
しかしながらライン長の長いエキシマレーザビームであってもそのライン長は限界が有る一方、液晶表示素子は、より一層の大型化の要求により、１３．３型（２０３ｍｍ×２７０ｍｍ）の大型のものが主流に成りつつ有る。駆動回路体型のアレイ基板を得るためには、２１０×２８０の多結晶シリコンが必要となる。これに対し、現状の市販のエキシマレーザアニール装置においては、エキシマレーザビームのライン長は最大２００ｍｍ程度が限界とされている。従ってエキシマレーザビームを用いても、より大型の１３．３型の液晶表示素子のアレイ基板をアニールするには、１ラインのエキシマレーザビームではその全域をカバー出来ず、アレイ基板を２領域に分割してアニールせざるを得ず、ひいては周囲と特性の異なるレーザビームの重ね照射領域を生じてしまい、表示品位の低下を来たすという問題を依然として生じてしまっていた。
【０００７】
このため、少なくとも１３．３型の、より大型の液晶表示素子に適用出来る様、市販のエキシマレーザアニール装置のエキシマレーザビームの長さを少しでも長くするための開発が成されているが、エキシマレーザの出力アップや、より最適な光学系の開発を必要とする等、開発に時間を要する問題が多く、その実現が成されずにいる。
【０００８】
他方、前述の市販のエキシマレーザアニール装置１は、アニールチャンバ８内のステージ１０上にエキシマレーザビーム３を入射させるアニーラウィンドウ７を支える窓枠６の内周６ａが、エキシマレーザビームの進行方向に対して平行に形成されている。
【０００９】
これに対し、エキシマレーザビーム３は光源から広がりながらアニールチャンバ８に入射してくるので、点線領域［Ｒ］にて入射されたエキシマレーザビーム３は窓枠６の内周６ａで反射を生じる。この反射ビームがアレイ基板１に照射されると、アレイ基板１上でのエキシマレーザビーム３の照射強度分布に凹凸を生じ、ビームプロフアイルがトップフラット形でなくなってしまい、均一なアニールを得られず、多結晶シリコンの均一な結晶化を得られないという問題を生じていた。
【００１０】
このため従来は、アニールチャンバ８への入射時、エキシマレーザビーム３の両端が窓枠６に触れないよう、エキシマレーザビーム３幅を狭める様、長尺スリット４の位置を狭めたり、或いはアニーラウィンドウ７よりも光源側にスリットを形成したりしており、結果としてアレイ基板１に照射されるエキシマレーザビーム３のビーム長の長尺化が必要以上に損なわれ、エキシマレーザアニール装置のメリットを最大限に生かしきれずにいた。
【００１１】
本発明は上記課題を除去するもので、光源からのエキシマレーザビームをアニーラウィンドウを介しアニールチャンバに入射する際に、エキシマレーザビームのビーム長を必要以上に短縮する事無く、長尺レーザビームであるエキシマレーザビームのメリットを最大限に生かす事により、より大型のアレイ基板に対しても全面にわたりエキシマレーザビームを均一強度で照射出来、ひいては多結晶薄膜トランジスタ装置の駆動特性の均一化を図り、表示品位の高い液晶表示素子を得る事の出来るエキシマレーザアニール装置、多結晶薄膜トランジスタ装置の製造方法及び液晶表示素子の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するため、絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して前記アモルファスシリコンを多結晶化するエキシマレーザアニール装置において、前記絶縁基板を支持する支持手段と、この支持手段を走査可能に収納する筐体と、この筐体外部から前記筐体内にて走査移動される前記支持手段にエキシマレーザビームを発光する光源と、前記筐体に形成され、前記エキシマレーザビーム発光手段から発光された前記エキシマレーザビームを前記筐体内に入射する開口部と、
この開口部周縁を支持し、内周の少なくとも一部がこの一部近傍を通過する前記エキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠と、を設けるものである。
【００１３】
そして本発明は上記構成により、窓枠から筐体内への入射時、窓枠にてエキシマレーザビームの反射を生じる事が無く、照射強度が均一且つより長尺のエキシマレーザビームにより、より大型のアレイ基板の均一なアニールを可能とするものである。
【００１４】
又本発明は上記課題を解決するため、絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して成る多結晶シリコンを半導体層として薄膜トランジスタを形成する多結晶薄膜トランジスタの製造方法において、前記絶縁基板上に前記アモルファスシリコンを堆積する工程と、前記絶縁基板を支持する支持手段を走査移動可能に収納する筐体内に、内周の少なくとも一部がこの一部近傍を通過するエキシマレーザビームを発光する光源からのエキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠を有する開口部を介して前記エキシマレーザビームを入射して、前記アモルファスシリコンを多結晶シリコンに結晶化する工程と、を実施するものである。
【００１５】
そして本発明は上記構成により、照射強度が均一且つより長尺のエキシマレーザビームでの照射により、より大型のアレイ基板上に均一な多結晶シリコンを得られ、ひいては均一な駆動特性のｐ−ＳｉＴＦＴを、大面積で得るものである。
【００１６】
又本発明は上記課題を解決するため、第１の絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して成る多結晶シリコンを半導体層として形成される薄膜トランジスタにて駆動される画素電極を有するアレイ基板と、第２の絶縁基板上に対向電極を有し前記アレイ基板に対向して配置される対向基板と、前記アレイ基板及び前記対向基板間に封入される液晶組成物とを有する液晶表示素子の製造方法において、前記第１の絶縁基板上に前記アモルファスシリコンを堆積する工程と、前記第１の絶縁基板を支持する支持手段を走査移動可能に収納する筐体内に、内周の少なくとも一部がこの一部近傍を通過するエキシマレーザビームを発光する光源からのエキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠を有する開口部を介して前記エキシマレーザビームを入射して、前記アモルファスシリコンを多結晶シリコンに結晶化する工程と、を実施するものである。
【００１７】
そして本発明は上記構成により、照射強度が均一且つより長尺のエキシマレーザビームでの照射により、より大型のアレイ基板上に形成される均一な多結晶シリコンをからなる駆動特性の均一なｐ−ＳｉＴＦＴを用いて成る、より大型の表示品位の良好な液晶表示素子を得るものである。
【００１８】
【発明の実施の形態】
以下本発明を図１乃至図４に示す実施の形態を参照して説明する。１２は１３．３型（２１０ｍｍ×２８０ｍｍ）の駆動回路一体型の液晶表示素子であり、ｐ−ＳｉＴＦＴ１３にて画素電極２８を駆動するアレイ基板１６と対向基板１７との間隙に、配向膜１８ａ、１８ｂを介して液晶組成物２０を封入してなっている。
【００１９】
アレイ基板１６は第１の絶縁基板２１上にアンダーコート層２２を介し多結晶シリコンからなる活性層２３ａ、ドレイン領域２３ｂ、ソース領域２３ｃを有する半導体層２３がパターン形成されている。半導体層２３上にはゲート絶縁膜２４を介しゲート電極２６が形成されている。更に層間絶縁膜２７を介し画素電極２８が形成され、画素電極２８及びソース領域２３ｃがソース電極３０により接続され、ドレイン領域２３ｂ及び信号線（図示せず）がドレイン電極３１により接続されている。又３２は保護膜である。対向基板１７は、第２の絶縁基板３３上に対向電極３４を有している。
【００２０】
次に、第１の絶縁基板２１上にて多結晶シリコンの半導体層２３を得るために、アモルファスシリコンをレーザアニールするエキシマレーザアニール装置について述べる。図２はエキシマレーザアニール装置３６をエキシマレーザビーム３７の長軸方向から見た概略構成図である。エキシマレーザアニール装置３６は、光源（図示せず）から発光されるエキシマレーザビーム３７を、結像レンズ３８で結像し、長尺スリット４０にて両端をカットし、アニールチャンバ４１内にて、エキシマレーザビーム３７の長軸方向と垂直な方向に走査移動するステージ４２上に照射される。
【００２１】
即ち、アニールチャンバ４１の上方には窓枠４３に支持されるアニーラウィンドウ４４が形成され、長尺スリット４０にて両端をカットされたエキシマレーザビーム３７は、このアニーラウィンドウ４４を介しアニールチャンバ４１に入射するようになっている。そしてアニーラウィンドウ４４を支える窓枠４３の周縁のうち、エキシマレーザビーム３７の長軸と向かい合う周縁部４３ａが斜めにカットされている。このためエキシマレーザビーム３７は、光源（図示せず）から広がりながら窓枠４３いっぱいの幅で、アニーラウィンドウ４４に入射しても、窓枠４３に当たる事が無い。従って、ステージ４２上に照射されるエキシマレーザビーム３７は、長尺スリット４０により必要以上に両端をカットしなくても、凹凸の無い、均一の強度分布をえられる。
【００２２】
このエキシマレーザアニール装置３６によるステージ４２上でのエキシマレーザビーム３７の長軸の強度分布を調べた所、図３に示す様に、長さ２２０ｍｍに渡り、トップフラットのビームプロフアイルを有する事が判明した。
【００２３】
次にエキシマレーザアニール装置３６によるアレイ基板１６の多結晶シリコンからなる半導体層２３の形成方法について述べる。
【００２４】
先ず４００ｍｍ×５００ｍｍサイズのガラス基板４７上にプラズマＣＶＤ法により窒化シリコン（ＳｉＮｘ）膜を５０ｎｍ、酸化シリコン（ＳｉＯｘ）膜を１００ｎｍ成膜してなるアンダーコート層２２を形成し、次いでプラズマＣＶＤ法によりアモルファスシリコンを５０ｎｍ成膜する。この後窒素雰囲気中で５００℃、１時間の熱処理を行い、膜中の水素濃度を低下させる。この時、アモルファスシリコンの膜厚を分光エリプソ法により求めた所実際の膜厚は５１ｎｍであった。
【００２５】
その後、ガラス基板４７をエキシマレーザアニール装置３６のステージ４２に載置し、ステージ４２をエキシマレーザビーム３７の長軸と垂直方向に０．６ｍｍ／ｓの速度で走査移動しながら、図４に示す様に、先ず片側の第１の領域［Ａ］のアモルファスシリコンを、エキシマレーザビーム３７にてアニールする。光源（図示せず）にてエキシマレーザを３００Ｈｚで発振させ、エキシマレーザビーム３７の照射サイズは、２２０ｍｍ×０．４ｍｍの線状ビームとし、ガラス基板４７上での照射エネルギー密度は３００ｍＪ／ｃｍ2 、エキシマレーザビームの長軸方向と垂直な方向への走査時のオーパーラップ率は９５％となるように設定した。
【００２６】
ガラス基板４７の第１の領域［Ａ］のアニール走査を終了し、多結晶シリコンを形成したら、残りの第２の領域［Ｂ］のアモルファスシリコンを同様にアニールし、両領域［Ａ］、［Ｂ］を共にエキシマレーザビーム３７の１ラインの幅でアニールし、多結晶化して多結晶シリコンを形成する。次いでガラス基板４７をステージ４２から取り出し、フォトリソグラフィ技術を用いて、ガラス基板４７の両領域［Ａ］、［Ｂ］に、多結晶シリコンを半導体層２３とするｐ−ＳｉＴＦＴ１３及び、画素電極２８を作成してガラス基板４７上の第１及び第２の領域［Ａ］、［Ｂ］に夫々アレイ基板１６を形成する。
【００２７】
この後、２枚分のアレイ基板１６を有するガラス基板４７を切りだし、それと、対向基板１７を有するガラス基板（図示せず）とをシール剤（図示せず）にて固着し、液晶セルを形成した後、間隙に液晶組成物２０を封入し、２個の１３．３型の液晶表示素子１２を完成する。
【００２８】
この様に構成すれば、従来と同じ市販の装置を用い、エキシマレーザアニール装置３６のアニーラウィンドウ４４を支える窓枠４３の周縁部４３ａを斜めにカットして、エキシマレーザビーム３７の窓枠４３での反射を防止する事により、エキシマレーザビーム３７を窓枠４３いっぱいの幅でアニールチャンバ４１に入射出来、エキシマレーザの出力アップや、光学系を変える事無く、従来に比し、エキシマレーザビーム３７のライン長を長く出来、幅２２０ｍｍにわたりトップフラットのビームプロフアイルを有するエキシマレーザビーム３７を得られる。従って、大型の１３．３型の駆動回路一体型のアレイ基板１６であっても、アニール時、１ライン長のエキシマレーザビーム３７でアニール幅全長をカバー出来、１３．３型の大型の駆動回路一体型のアレイ基板１６であっても、レーザビームの重ね照射領域を生じる事無く、均一にアニール出来、大型の液晶表示素子１２に適用可能な均一特性を有する多結晶シリコンを容易に形成可能と成る。
【００２９】
そしてこのようなエキシマレーザアニール装置３６による、ライン長の長いエキシマレーザビーム３７にて均一にアニールされ、均一に結晶化される多結晶シリコンを半導体層とすることにより、高い移動度を示すＴＦＴを大面積で均一に得られることから、このようなＴＦＴを用いる事により、１３．３型と大型であり且つ表示特性が均一な液晶表示素子を容易に得られ、生産歩留まりを向上出来、高い表示品位を有する液晶表示素子の作製が可能と成る。
【００３０】
尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えば窓枠の傾斜角度は、エキシマレーザビームの反射を生じない範囲であれば限定されない。又エキシマレーザビームの出力や周波数等も限定されない。
【００３１】
【発明の効果】
以上説明したように本発明によれば、エキシマレーザの出力アップや、光学系の性能向上を図る事無く、アニーラウィンドウを支持する窓枠内周を斜めにカットするのみで、エキシマレーザビームの窓枠での反射を防止し、容易にエキシマレーザアニール装置のライン長の長尺化を実現出来る。従って、１ライン長のエキシマレーザビームによるアニール幅を増大出来、大面積であってもアレイ基板上のアモルファスシリコンのアニール幅を１ライン長のエキシマレーザビームによりカバーできる事から、アニール時にエキシマレーザビームの重ね照射領域を生じる事が無く、全面に渡り均一なアニールを行えひいては均質な多結晶シリコンを容易にえられる。そしてこの均質な多結晶シリコンを半導体層とする移動度の高いＴＦＴを大面積で均一に得られ、ひいては、１３．３型の大型のであり且つ表示特性が均一で表示品位の高い液晶表示素子を歩留まり低下を生じる事無く容易に作製可能と成る。
【図面の簡単な説明】
【図１】本発明の実施の形態における液晶表示素子を示す一部概略断面図である。
【図２】本発明の実施の形態におけるエキシマレーザアニール装置を長軸方向から見た概略構成図である。
【図３】本発明の実施の形態におけるエキシマレーザアニール装置にるステージ上でのエキシマレーザビームの長軸の強度分布を示すグラフである。
【図４】本発明の実施の形態におけるエキシマレーザアニール装置によるガラス基板のアニール工程を示す説明図である。
【図５】従来の大型のアレイ基板を分割してレーザアニールする状態を示す説明図である。
【図６】従来のエキシマレーザアニール装置を示す概略構成図である。
【符号の説明】
１２…液晶表示素子
１３…ｐ−ＳｉＴＦＴ
１６…アレイ基板
１７…対向基板
２０…液晶組成物
２３…半導体層
２８…画素電極
３６…エキシマレーザアニール装置
３７…エキシマレーザビーム
４１…アニールチャンバ
４２…ステージ
４３…窓枠
４３ａ…周縁部
４７…ガラス基板
Claims (9)
- 絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して前記アモルファスシリコンを多結晶化するエキシマレーザアニール装置において、
前記絶縁基板を支持する支持手段と、
この支持手段を走査可能に収納する筐体と、
この筐体外部から前記筐体内にて走査移動される前記支持手段にエキシマレーザビームを発光する光源と、
前記筐体に形成され、前記光源から発光された前記エキシマレーザビームを前記筐体内に入射する開口部と、
この開口部周縁を支持し、内周の少なくとも一部がこの一部近傍を通過する前記エキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠と、
を具備する事を特徴とするエキシマレーザアニール装置。 - 前記窓枠の内周の少なくとも一部が、エキシマレーザビームの開口部周縁における入射角度より広角と成る方向に傾斜して成る事を特徴とする請求項１に記載のエキシマレーザアニール装置。
- 前記エキシマレーザビームの断面形状がほぼ長方形であり、窓枠の内周の少なくとも一部が、前記エキシマレーザビームの長軸と向き合う部分である事を特徴とする請求項１又は請求項２の何れかに記載のエキシマレーザアニール装置。
- 絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して成る多結晶シリコンを半導体層として薄膜トランジスタを形成する多結晶薄膜トランジスタの製造方法において、
前記絶縁基板上に前記アモルファスシリコンを堆積する工程と、
前記絶縁基板を支持する支持手段を走査移動可能に収納する筐体内に、内周の少なくとも一部がこの一部近傍を通過するエキシマレーザビームを発光する光源からのエキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠を有する開口部を介して前記エキシマレーザビームを入射して、前記アモルファスシリコンを多結晶シリコンに結晶化する工程と、
を具備する事を特徴とする多結晶薄膜トランジスタの製造方法。 - 前記窓枠の内周の少なくとも一部が、開口部周縁におけるエキシマレーザビームの入射角度より広角と成る方向に傾斜して成る事を特徴とする請求項４に記載の多結晶薄膜トランジスタの製造方法。
- 前記エキシマレーザビームの断面形状がほぼ長方形であり、窓枠の内周の少なくとも一部が、前記エキシマレーザビームの長軸と向き合う部分である事を特徴とする請求項４又は請求項５の何れかに記載の多結晶薄膜トランジスタの製造方法。
- 第１の絶縁基板上に堆積されるアモルファスシリコンにエキシマレーザビームを照射して成る多結晶シリコンを半導体層として形成される薄膜トランジスタにて駆動される画素電極を有するアレイ基板と、第２の絶縁基板上に対向電極を有し前記アレイ基板に対向して配置される対向基板と、前記アレイ基板及び前記対向基板間に封入される液晶組成物とを有する液晶表示素子の製造方法において、
前記第１の絶縁基板上に前記アモルファスシリコンを堆積する工程と、
前記第１の絶縁基板を支持する支持手段を走査移動可能に収納する筐体内に、内周の少なくとも一部がこの一部近傍を通過するエキシマレーザビームを発光する光源からのエキシマレーザビームの外側への進行方向に対して同方向に傾斜して成る窓枠を有する開口部を介して前記エキシマレーザビームを入射して、前記アモルファスシリコンを多結晶シリコンに結晶化する工程と、
を具備する事を特徴とする液晶表示素子の製造方法。 - 前記窓枠の内周の少なくとも一部が、開口部周縁におけるエキシマレーザビームの入射角度より広角と成る方向に傾斜して成る事を特徴とする請求項７に記載の液晶表示素子の製造方法。
- 前記エキシマレーザビームの断面形状がほぼ長方形であり、窓枠の内周の少なくとも一部が、前記エキシマレーザビームの長軸と向き合う部分である事を特徴とする請求項７又は請求項８の何れかに記載の液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131498A JP4268700B2 (ja) | 1998-04-03 | 1998-04-03 | エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131498A JP4268700B2 (ja) | 1998-04-03 | 1998-04-03 | エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288898A JPH11288898A (ja) | 1999-10-19 |
| JP4268700B2 true JP4268700B2 (ja) | 2009-05-27 |
Family
ID=14023016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9131498A Expired - Fee Related JP4268700B2 (ja) | 1998-04-03 | 1998-04-03 | エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4268700B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002071556A2 (en) * | 2001-03-02 | 2002-09-12 | Corning Incorporated | Barium fluoride high repetition rate uv excimer laser |
| US6792029B2 (en) * | 2002-03-27 | 2004-09-14 | Sharp Laboratories Of America, Inc. | Method of suppressing energy spikes of a partially-coherent beam |
| US8221544B2 (en) * | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
-
1998
- 1998-04-03 JP JP9131498A patent/JP4268700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11288898A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379361B1 (ko) | 실리콘막의 결정화 방법 | |
| US6509212B1 (en) | Method for laser-processing semiconductor device | |
| US8044372B2 (en) | Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment | |
| US7569439B2 (en) | Thin film semiconductor device, production process and information displays | |
| US6844523B2 (en) | Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment | |
| JP3054310B2 (ja) | 半導体デバイスのレーザー処理方法 | |
| JP2000315652A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
| JPH11354463A (ja) | レーザアニール装置及び多結晶半導体膜の製造方法 | |
| US6723590B1 (en) | Method for laser-processing semiconductor device | |
| JP4935059B2 (ja) | 半導体装置の製造方法 | |
| JP2011165717A (ja) | 表示装置及び表示装置の製造方法 | |
| JPH07307304A (ja) | 半導体デバイスのレーザー処理方法 | |
| JP4268700B2 (ja) | エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法 | |
| JP2001044133A (ja) | レーザ照射方法及び半導体装置の製造方法 | |
| KR100785542B1 (ko) | 액정 디스플레이 패널 제조 방법 | |
| JPH1041244A (ja) | レーザ処理装置及び半導体装置の製造方法 | |
| JP3026520B2 (ja) | 液晶表示装置の製造装置 | |
| JPH06252048A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2000216088A (ja) | 半導体薄膜形成方法及びレ―ザ照射装置 | |
| JP2002093738A (ja) | 多結晶半導体膜の製造装置 | |
| JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3315738B2 (ja) | レーザアニール方法及び液晶表示装置の製造方法 | |
| JPH0553143A (ja) | 液晶表示パネル及びその製造方法 | |
| JP3483840B2 (ja) | アクティブマトリクス表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050325 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050415 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |