JP4268696B2 - 画像処理装置および処理方法 - Google Patents
画像処理装置および処理方法 Download PDFInfo
- Publication number
- JP4268696B2 JP4268696B2 JP35340297A JP35340297A JP4268696B2 JP 4268696 B2 JP4268696 B2 JP 4268696B2 JP 35340297 A JP35340297 A JP 35340297A JP 35340297 A JP35340297 A JP 35340297A JP 4268696 B2 JP4268696 B2 JP 4268696B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- interpolation
- line
- video signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、インターレース信号に対してライン単位でアクセスする形式のフィールドメモリを用いてライン数変換処理を施す際に、原画像のインターレース関係を保つような補間処理を行なう画像処理装置および処理方法に関する。
【０００２】
【従来の技術】
通常、ビデオ信号の伝送や処理は、インターレース方式で以てなされる。このインターレース方式によるビデオ信号では、周知のように、１フレームが例えば奇数フィールドおよび偶数フィールドの２つのフィールドから構成され、奇数フィールドで走査されたラインの間を偶数フィールドのラインが走査する。この場合、奇数フィールドと偶数フィールドとでは、走査の開始位置に０．５Ｈ（水平周波数）分のタイミングの差が生じることになり、これによりインターレースの関係が保たれる。
【０００３】
一方、このビデオ信号に対してライン数変換を施し、画像の拡大や縮小を行なうことが要求されている。このライン数変換は、フィールドメモリに対して、ビデオ信号がライン単位（１Ｈ単位）で書き込まれることによってなされる。書き込みがライン単位でなされるため、フィールドメモリに対して奇数および偶数フィールドが同じように書き込まれる。すなわち、奇数および偶数フィールドの所定ラインが同じメモリの同じアドレスに書き込まれ、上述の０．５Ｈ分の走査線開始位置のずれが反映されない。そのため、このフィールドメモリ空間上では上述のインターレースの関係が保たれなくなる。
【０００４】
したがって、フィールド内処理でライン数を増やす、画像の拡大処理を、このフィールドメモリからそのままデータを読み出すことにより行なうと、処理後の解像度が劣化してしまうという問題点があった。これは、ライン数変換を行なう際には、フィールド内の隣接する２ラインを用いて例えば線型補間によって補間処理がなされるため、フィールド間でのラインの関係が変わってしまい、適切な補間処理がなされないためである。なお、フィールド内でライン数を減らす、画像の縮小処理の際には、このことは特に問題とされない。
【０００５】
そのため、従来では、フィールドメモリからのラインの読み出しの際に、フィールド間での読み出しのタイミングをインターレース相当時間、すなわち０．５Ｈだけずらすことによって、この拡大時における解像度の劣化の問題に対処していた。この方法によれば、例えば画像の２倍の拡大といったような、ライン数が整数倍となるような変換の際には効果があった。
【０００６】
図７は、ライン数を２倍に変換するために、読み出しタイミングを０．５Ｈずらす方法によってラインを読み出し、線型補間による補間処理を行った結果の一例を示す。この図７において示されている各画素は、各ライン上の水平方向の位置が同じ代表点を表している。この表現は、以下の同様な図において共通である。「○」は白レベルの画素を、また「×」は黒レベルの画素をそれぞれ表し、ＯＤＤフィールドおよびＥＶＥＮフィールドライン上の各画素は、インターレースの関係が保たれている。また、「●」は５０％以下の暗いグレーを、「○」に斜線が付された記号は５０％以上の明るいグレーをそれぞれ表す。さらに、図中で最上に位置するＯＤＤのラインが例えば第１番目のライン上の画素とする。
【０００７】
フィールドメモリに書き込まれた、図７Ａに示されるような原信号は、図７Ｂに示されるように、ＯＤＤフィールドとＥＶＥＮフィールドとで同様に扱われフィールドメモリに書き込まれる。ライン数を２倍に変換する場合には、これらの画素に基づき図７Ｂ中に矢印で示される位置、すなわち、各フィールドにおける１／２ライン毎の位置で補間処理がなされる。そして、読み出しの際に０．５Ｈ分のタイミング制御がなされ、図７Ｃに示されるような画素が得られる。白レベルの画素と黒レベルの画素とで補間された画素は、グレーの画素とされる。このように、ライン数を２倍にする変換処理においては、この従来の方法で問題なく補間処理が行なえる。
【０００８】
なお、このライン数を２倍にする変換処理において、フィールド内補間処理を行なわずに、例えばＯＤＤフィールド，ＥＶＥＮフィールドの両フィールドを重ねた１フレームの映像を２フィールドにわたって連続して表示する方法や、それぞれのフィールドを２度ずつ読み出すことによってライン数を２倍にする方法が考えられる。しかし、これらの方法では、前者では、図８Ａに示されるように、時間がずれている画像が同一画面に表示されるため動きが不自然になってしまう。また、後者では、図８Ｂに示されるように、解像度が落ちるという問題があり、良い方法とはいえない。
【０００９】
【発明が解決しようとする課題】
ところで、画像の拡大においてより自由な拡大率が要求され、拡大率が整数値とならない変換、例えば画像の４／３倍の拡大といったような変換が必要とされる場合がある。このような場合には、最適なインターレース関係が保たれずに、解像度の劣化やラインフリッカの発生などが生じ、見苦しい画像になってしまうという問題点があった。
【００１０】
図９は、この従来技術によって４／３倍の拡大処理を行なった場合の補間処理の結果の一例を示す。フィールドメモリに書き込まれた、図９Ａに示されるような原画素信号は、図９Ｂに示されるように、ＯＤＤフィールドおよびＥＶＥＮフィールド間で有するインターレースの関係が失われて、フィールドメモリに書き込まれる。ライン数を４／３倍に変換する場合には、図９Ｂ中に矢印で示される位置、すなわち、各フィールドにおける１／（４／３）ライン毎、すなわち、３／４ライン毎の位置で補間処理がなされる。そして、読み出しの際に０．５Ｈ分のタイミング制御がなされ、図９Ｃに示されるような画素が得られる。これは、原画素信号において対称だった形状が非対称とされているため、フリッカとして観察される。
【００１１】
このように、従来の方法においては、フィールドメモリに対するデータの書き込みの際にインターレースの関係が保たれていないため、ライン数を例えば４／３倍といった、拡大率が整数値とならないような変換処理で得られる画像は、原信号の画像に対して歪んでしまうという問題点があった。
【００１２】
したがって、この発明の目的は、インターレース信号に対してライン単位でアクセスするフィールドメモリを用いてライン数変換を行なう際に、拡大率が整数値にならない場合でも、原信号のインターレース関係を持った補間処理結果が得られるような画像処理装置および処理方法を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第１ラインからのビデオ信号が記憶される第１のフィールドメモリと、
ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第２ラインからのビデオ信号が記憶される第２のフィールドメモリと、
第１および第２のフィールドメモリに同一の読出アドレスを供給して第１および第２のフィールドメモリから、同一フィールド内で互いに隣接する２本の走査線上のビデオ信号Ａ n およびＡ n+1を同時に読み出す垂直補間アドレスと補間係数ｑ n2 およびｑ n1 とを発生するアドレス係数発生手段と、
第１および第２のフィールドメモリから読み出された２つのビデオ信号Ａ n およびＡ n+1 のそれぞれに対して補間係数ｑ n2 およびｑ n1 を乗じると共に、補間係数 が乗じられた２つのビデオ信号を加算したビデオ信号を出力する補間手段とを有し、
アドレス係数発生手段は、
Ｖｄｐ＝Ｖ１／Ｖ２（Ｖ１：入力ビデオ信号の有効ライン数、Ｖ２：出力ビデオ信号の有効ライン数）とするときに、奇数フィールドおよび偶数フィールドの各ラインに対して、（奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・、偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・）の出力を発生し、
出力のうち、整数部は、垂直補間アドレスとして第１および第２のフィールドメモリに供給され、
出力のうち、小数部は、垂直補間係数ｑ n1 として補間手段に供給されると共に、垂直補間係数ｑ n2 ＝１−ｑ n1 が補間手段に供給される画像処理装置である。
【００１４】
また、この発明は、上述した課題を解決するために、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第１ラインからのビデオ信号を第１のフィールドメモリに記憶し、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第２ラインからのビデオ信号を第２のフィールドメモリに記憶する記憶ステップと、
第１および第２のフィールドメモリに同一の読出アドレスを供給して第１および第２のフィールドメモリから、同一フィールド内で互いに隣接する２本の走査線上のビデオ信号を同時に読み出す垂直補間アドレスと補間係数ｑ n2 およびｑ n1 とを発生するアドレス係数発生ステップと、
第１および第２のフィールドメモリから読み出された２つのビデオ信号Ａ n およびＡ n+1 のそれぞれに対して補間係数ｑ n2 およびｑ n1 を乗じると共に、補間係数が乗じられた２つのビデオ信号を加算したビデオ信号を出力する補間ステップとを有し、
アドレス係数発生ステップは、
Ｖｄｐ＝Ｖ１／Ｖ２（Ｖ１：入力ビデオ信号の有効ライン数、Ｖ２：出力ビデオ信号の有効ライン数）とするときに、奇数フィールドおよび偶数フィールドの各ラインに対して、（奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・、偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・）の出力を発生し、
出力のうち、整数部は、垂直補間アドレスとして第１および第２のフィールドメモリに供給され、
出力のうち、小数部は、垂直補間係数ｑ n1 として補間ステップで使用されると共に、垂直補間係数ｑ n2 ＝１−ｑ n1 が補間ステップで使用される画像処理方法である。
【００１５】
上述したように、この発明は、奇数および偶数フィールドの走査の開始点に対応した値で１フィールド毎に初期化され累積加算された補間間隔に基づき、ライン数変換の際の補間処理がなされるため、補間処理結果においてインターレースの精度が保たれる。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を、図面を参照しながら説明する。図１は、この発明による画像処理装置の構成の一例を示す。この例では、入力された画像信号に対して任意に拡大／縮小率を設定し、隣接した２ラインにより線型補間を行なう。そして、補間の位置を適切に選択することで、インターレースの関係を保つようにし、画質の向上を図る。
【００１７】
除算器１に対して、原信号の１フィールド内有効ライン数Ｖactiveおよび変換後の有効ライン数Ｖsizeとが供給される。これらの値は、例えばユーザによる設定ならびにシステム設定値に基づき、図示されないシステムコントローラから供給される。例えば、５２５本／５０Ｈｚシステムで有効ライン数２４０本として、画像を拡大してライン数を４／３倍の３２０本に変換する場合には、Ｖactive＝２４０（本）、Ｖsize＝３２０本とされる。除算器１において、垂直補間間隔ＶｄｐがＶactive／Ｖsizeにより求められる。この垂直補間間隔Ｖｄｐは、垂直補間アドレス／係数発生器２に供給される。
【００１８】
また、図示しないが、所定の手段によって、入力された画像信号に基づき、画像信号の垂直ブランキング期間を示す垂直ブランキングパルスＶblk ，および１Ｈ毎に発せられるラインクロックｆH などが抽出され、垂直補間アドレス／係数発生器２に供給される。
【００１９】
垂直アドレス／係数発生器２では、供給された垂直補間間隔Ｖｄｐ，垂直ブランキングパルスＶblk ，およびラインクロックｆH に基づき、補間垂直アドレスｎおよび垂直補間係数ｑn1とが生成される。また、ｑn1の１に対する補数であるｑn2が生成される。この垂直アドレス／係数発生器２での処理の詳細は、後述する。
【００２０】
上述したように、この実施の一形態においては、線型補間によって画像の拡大／縮小を行なう。図２に示されるように、拡大前の座標における画素Ａn およびＡn+1 に対して、拡大後の座標における画素ｘn の位置が求められる。そして、この画素ｘn の位置の画素Ａn およびＡn+1 に対する内分比に基づき、次に示す数式（１）によって画素ｘn のデータが求められる。内分比は、上述の垂直補間係数およびその１に対する補数であるｑn1およびｑn2がそれぞれ用いられる。
【００２１】
ｘn ＝ｑn2・Ａn ＋ｑn1・Ａn+1 ・・・（１）
図１の端子３からラインデータＡt が例えば画像信号の走査に従い順次供給される。このラインデータＡt は、ラインを構成するそれぞれの画素データ、例えば輝度信号Ｙ，色差信号Ｕ／Ｖ，あるいはＲＧＢ信号からなる。必要に応じて、図示されない前段においてフィルタリングされ供給される。
【００２２】
ラインデータＡt は、ライン単位でアクセスがなされるフィールドメモリ４および５に書き込まれる。この書き込みは、これらメモリ４および５とでラインアドレスが１ライン分ずらされてなされる。図３は、このときの、これらメモリ４および５におけるアドレスマッピングの一例を示す。この図において、１フィールド内有効ライン数Ｎに対して垂直方向にＮ−１ライン分のアドレスを有する。なお、ここで、１フィールド内有効ライン数Ｎは、ビデオ信号の規格に応じ、例えば５２５本／６０Ｈｚのシステムにおいては２４０本、６２５本／５０Ｈｚのシステムにおいては２８８本とされる。
【００２３】
この例では、図３Ａに示されるフィールドメモリ５には第１ライン目から第Ｎ−１ライン目までのラインデータが書き込まれ、図３Ｂに示されるフィールドメモリ４には第２ライン目から第Ｎライン目までのラインデータが書き込まれる。すなわち、同じラインアドレスｎに対して、フィールドメモリ５ではラインＡn が、フィールドメモリ４ではラインＡn-1 がそれぞれ書き込まれることになる。
【００２４】
これらフィールドメモリ４および５からのラインデータの読み出しは、上述の垂直補間アドレス／係数発生器３から出力された垂直補間アドレスｎに基づき、互いに同じアドレスからなされる。フィールドメモリ４から読み出されたラインデータは、乗算器６ａ，６ｂ，および加算器６ｃからなる積和演算器６における、乗算器６ａの一方の入力端に供給される。同様に、フィールドメモリ５から読み出されたラインデータは、乗算器６ｂの一方の入力端に供給される。
【００２５】
乗算器６ａの他方の入力端には補間係数ｑn1が供給され、乗算器６ｂの他方の入力端には補間係数ｑn2が供給される。そして、これら乗算器６ａおよび６ｂにおいて、これら補間係数と上述のラインデータとの乗算がそれぞれ行なわれ、乗算結果が加算器６ｃの一方および他方の入力端に供給される。加算器６ｃの加算結果が積和演算器６の演算結果とされる。このように、積和演算器６において上述の数式（１）の演算がなされ、ラインデータｘn が得られる。
【００２６】
次に、上述の構成における垂直補間アドレス／係数発生器２について説明する。この実施の一形態においては、この発生器２によって、ラインの補間位置の適切な選択がなされる。図４は、垂直補間アドレス／係数発生器２の構成の一例を示す。垂直補間間隔Ｖｄｐが端子１０に供給される。また、ラインクロックｆH および垂直ブランキングパルスＶblk が端子１１および１２にそれぞれ供給される。ラインクロックｆH は、後述するレジスタ１３および１５の動作クロックとされる。また、垂直ブランキングパルスＶblk は、レジスタ１３，１５，および後述するセレクタ１６に供給される。
【００２７】
端子１０に供給された垂直補間間隔Ｖｄｐは、レジスタ１３に記憶される。垂直補間間隔Ｖｄｐは、加算器１４を介してレジスタ１５に供給される。垂直補間間隔Ｖｄｐは、このレジスタ１５で１クロックｆH 分遅延され、セレクタ１６を介して加算器１４の他方の入力端に供給される。すなわち、垂直補間間隔Ｖｄｐは、この加算器１４において累積加算される。
【００２８】
一方、セレクタ１７に対して、入力ビデオ信号の奇数／偶数フィールドを判別するためのｏｄｄ／ｅｖｅｎ信号が供給される。この信号は、例えば入力ビデオ信号が奇数フィールドのときに‘Ｈ’レベルとされ、偶数フィールドのときに‘Ｌ’レベルとされる。また、セレクタ１７に対して、偶数フィールドの走査の開始点に対応する第１の値および奇数フィールドの走査の開始点に対応する第２の値がそれぞれ供給される。これら第１および第２の値は、例えば１水平期間を表す１Ｈに対応させ、第１の値が〔０．５〕、第２の値が〔０〕とされる。そして、ｏｄｄ／ｅｖｅｎ信号に基づき、入力ビデオ信号が奇数フィールドのときには第１の値が、偶数フィールドのときには第２の値が選択され出力される。この出力は、セレクタ１６に供給される。
【００２９】
セレクタ１６において、垂直ブランキング期間に入力としてセレクタ１７の出力が選択される。これにより、レジスタ１５における初期値がｏｄｄ／ｅｖｅｎ信号に対応した第１または第２の値に設定され、垂直ブランキング期間毎に垂直補間間隔Ｖｄｐが初期化される。すなわち、セレクタ１７においてｏｄｄ／ｅｖｅｎ信号に基づいて選択された第１あるいは第２の値が垂直補間間隔Ｖｄｐに対するオフセット値とされ、初期化がなされる。したがって、例えば上述のように第１の値が〔０．５〕、第２の値が〔０〕とされた場合、有効ライン区間でのレジスタ１５の出力は、奇数フィールドおよび偶数フィールドのそれぞれにおいて、各ラインに対して以下のようになる。
【００３０】
奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・，０．５＋（Ｎ−１）Ｖｄｐ
偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・，（Ｎ−１）Ｖｄｐ」
このようにして得られるレジスタ１５の出力のうち、整数部は、垂直補間アドレスｎとして端子１８に導出される。一方、レジスタ１５の出力のうち小数部は、垂直補間係数ｑn1として端子１９に導出される。また、この小数部すなわち垂直補間係数ｑn1は、減算器２０において１から減ぜられ、係数ｑn2とされ端子２１に導出される。
【００３１】
このように、この発明においては、垂直補間間隔Ｖｄｐに対して、奇数フィールドおよび偶数フィールドのそれぞれに所定のオフセットが付加される。これにより、補間処理の開始位置が付加されたオフセット分だけずらされる。図５および図６を用いて、この発明による補間処理を概念的に説明する。
【００３２】
図５は、インターレース信号のライン数を１フィールド当たり２倍に変換し、画像を２倍に拡大する例を示す。この場合、補間間隔は、１フィールドにおけるライン間隔の１／２とされる。図５Ａに示される画素のうち、ＯＤＤフィールドの画素がフィールドメモリ４および５にそれぞれ書き込まれる。この例では、ＯＤＤフィールドでは、セレクタ１７においてオフセット値として〔０．５〕が選択されているため、図５Ｂの左側に示されるように、最初の補間位置が０．５Ｈ分ずらされる。それに対して、ＥＶＥＮフィールドでは、オフセット値として〔０〕が選択されているため、図５Ｂの右側に示されるように、最初のラインが補間の開始位置とされる。
【００３３】
図５Ｃは、この場合の補間結果の一例を示す。ＯＤＤフィールドおよびＥＶＥＮフィールド共に、最初の補間位置で生成された画素は最初のラインとされる。ＯＤＤフィールドでは、最初のラインが「×」と「×」との補間、次のラインが「×」そのままの出力、その次のラインが「×」と「○」との１／２ずつの補間、さらに次のラインが「○」そのままの出力、・・・というように生成されるため、図５Ｃの左側に示されるような補間結果が得られる。同様に、ＥＶＥＮでは、最初のラインが「×」そのままの出力、次のラインが「×」と「○」との１／２ずつの補間、・・・とされ、図５Ｃの右側に示されるような補間結果が得られる。
【００３４】
したがって、これらＯＤＤフィールドおよびＥＶＥＮフィールドとからなる１フレームの画像では、図５Ａに示される原画像による画像と略同等の画像が得られる。
【００３５】
次に、図６は、この発明を用いて、拡大率が整数値ではない場合、例えば原画像を４／３倍に拡大する場合の例を示す。この場合には、補間間隔は、１フィールドにおけるライン間隔の３／４とされる。この例においても、補間の開始位置は、図６Ｂに示されるように、ＥＶＥＮフィールドに対してＯＤＤフィールドが０．５Ｈ分ずらされている。
【００３６】
ＯＤＤフィールドでは、最初のラインが「×」と「×」との補間、次のラインが「×」と「○」との比率が３／４：１／４の補間、さらに次のラインが「○」そのままの出力、・・・とされ、「×」と「○」との比率が３／４：１／４の補間がなされたラインは、黒に近いグレーとされ、図６Ｃの左側に示されるような補間結果が得られる。一方、ＥＶＥＮフィールドにおいては、最初のラインが「×」そのままの出力、次のラインが「×」と「○」との比率が１／４：３／４の補間、さらに次のラインが「○」と「○」の補間、・・・とされ、図６Ｃの右側に示されるような補間結果が得られる。
【００３７】
したがって、これらＯＤＤフィールドおよびＥＶＥＮフィールドとからなる１フレームの画像では、この図６Ｃに示されるように、略図６Ａの原画像通りの画像が得られ、上述の従来例において図９Ｃに示されるような形状の歪みも無い。このように、この発明を用いることにより、拡大率が整数値とならない場合のライン数変換においても、インターレースの精度を保つことが可能とされる。
【００３８】
なお、上述の実施の一形態では、この発明が上下２ラインによる線型補間を行なう場合に適用されると説明したが、これはこの例に限定されるものではない。例えば、この発明は、さらに多数のラインによる線型補間を行なう場合にも適用することが可能である。
【００３９】
【発明の効果】
以上説明したように、この発明によれば、インターレースの精度を有している信号に対してライン単位でアクセスする形式のフィールドメモリを用いてライン数変換を施す際に、奇数フィールドの補間開始位置に偶数フィールドに対して０．５Ｈのオフセットが付されているために、変換比が整数値とならないような場合でも、最適なインターレース関係が得られるという効果がある。
【００４０】
しらがって、この発明を用いることにより、画像拡大において、変換比が整数値とならないようなライン数変換を行なった場合でも、画像の解像度の劣化や、ラインフリッカの発生を抑えることが可能とされる。
【図面の簡単な説明】
【図１】この発明による画像処理装置の構成の一例を示すブロック図である。
【図２】線型補間を説明するための略線図である。
【図３】フィールドメモリのマッピングの一例を示す略線図である。
【図４】垂直補間アドレス／係数発生器の構成の一例を示すブロック図である。
【図５】この発明によるライン数の２倍の変換を説明するための略線図である。
【図６】この発明によるライン数の４／３倍の変換を説明するための略線図である。
【図７】従来技術によるライン数の２倍の変換を説明するための略線図である。
【図８】フレーム重ね合わせおよびフィールド内２度読み出しを説明するための略線図である。
【図９】従来技術によるライン数の４／３倍の変換を説明するための略線図である。
【符号の説明】
１・・・除算器、２・・・補間アドレス／係数発生器、４，５・・・フィールドメモリ、６・・・積和演算器、１３，１５・・・レジスタ、１４・・・加算器、１６，１７・・・セレクタ、２０・・・減算器
【発明の属する技術分野】
この発明は、インターレース信号に対してライン単位でアクセスする形式のフィールドメモリを用いてライン数変換処理を施す際に、原画像のインターレース関係を保つような補間処理を行なう画像処理装置および処理方法に関する。
【０００２】
【従来の技術】
通常、ビデオ信号の伝送や処理は、インターレース方式で以てなされる。このインターレース方式によるビデオ信号では、周知のように、１フレームが例えば奇数フィールドおよび偶数フィールドの２つのフィールドから構成され、奇数フィールドで走査されたラインの間を偶数フィールドのラインが走査する。この場合、奇数フィールドと偶数フィールドとでは、走査の開始位置に０．５Ｈ（水平周波数）分のタイミングの差が生じることになり、これによりインターレースの関係が保たれる。
【０００３】
一方、このビデオ信号に対してライン数変換を施し、画像の拡大や縮小を行なうことが要求されている。このライン数変換は、フィールドメモリに対して、ビデオ信号がライン単位（１Ｈ単位）で書き込まれることによってなされる。書き込みがライン単位でなされるため、フィールドメモリに対して奇数および偶数フィールドが同じように書き込まれる。すなわち、奇数および偶数フィールドの所定ラインが同じメモリの同じアドレスに書き込まれ、上述の０．５Ｈ分の走査線開始位置のずれが反映されない。そのため、このフィールドメモリ空間上では上述のインターレースの関係が保たれなくなる。
【０００４】
したがって、フィールド内処理でライン数を増やす、画像の拡大処理を、このフィールドメモリからそのままデータを読み出すことにより行なうと、処理後の解像度が劣化してしまうという問題点があった。これは、ライン数変換を行なう際には、フィールド内の隣接する２ラインを用いて例えば線型補間によって補間処理がなされるため、フィールド間でのラインの関係が変わってしまい、適切な補間処理がなされないためである。なお、フィールド内でライン数を減らす、画像の縮小処理の際には、このことは特に問題とされない。
【０００５】
そのため、従来では、フィールドメモリからのラインの読み出しの際に、フィールド間での読み出しのタイミングをインターレース相当時間、すなわち０．５Ｈだけずらすことによって、この拡大時における解像度の劣化の問題に対処していた。この方法によれば、例えば画像の２倍の拡大といったような、ライン数が整数倍となるような変換の際には効果があった。
【０００６】
図７は、ライン数を２倍に変換するために、読み出しタイミングを０．５Ｈずらす方法によってラインを読み出し、線型補間による補間処理を行った結果の一例を示す。この図７において示されている各画素は、各ライン上の水平方向の位置が同じ代表点を表している。この表現は、以下の同様な図において共通である。「○」は白レベルの画素を、また「×」は黒レベルの画素をそれぞれ表し、ＯＤＤフィールドおよびＥＶＥＮフィールドライン上の各画素は、インターレースの関係が保たれている。また、「●」は５０％以下の暗いグレーを、「○」に斜線が付された記号は５０％以上の明るいグレーをそれぞれ表す。さらに、図中で最上に位置するＯＤＤのラインが例えば第１番目のライン上の画素とする。
【０００７】
フィールドメモリに書き込まれた、図７Ａに示されるような原信号は、図７Ｂに示されるように、ＯＤＤフィールドとＥＶＥＮフィールドとで同様に扱われフィールドメモリに書き込まれる。ライン数を２倍に変換する場合には、これらの画素に基づき図７Ｂ中に矢印で示される位置、すなわち、各フィールドにおける１／２ライン毎の位置で補間処理がなされる。そして、読み出しの際に０．５Ｈ分のタイミング制御がなされ、図７Ｃに示されるような画素が得られる。白レベルの画素と黒レベルの画素とで補間された画素は、グレーの画素とされる。このように、ライン数を２倍にする変換処理においては、この従来の方法で問題なく補間処理が行なえる。
【０００８】
なお、このライン数を２倍にする変換処理において、フィールド内補間処理を行なわずに、例えばＯＤＤフィールド，ＥＶＥＮフィールドの両フィールドを重ねた１フレームの映像を２フィールドにわたって連続して表示する方法や、それぞれのフィールドを２度ずつ読み出すことによってライン数を２倍にする方法が考えられる。しかし、これらの方法では、前者では、図８Ａに示されるように、時間がずれている画像が同一画面に表示されるため動きが不自然になってしまう。また、後者では、図８Ｂに示されるように、解像度が落ちるという問題があり、良い方法とはいえない。
【０００９】
【発明が解決しようとする課題】
ところで、画像の拡大においてより自由な拡大率が要求され、拡大率が整数値とならない変換、例えば画像の４／３倍の拡大といったような変換が必要とされる場合がある。このような場合には、最適なインターレース関係が保たれずに、解像度の劣化やラインフリッカの発生などが生じ、見苦しい画像になってしまうという問題点があった。
【００１０】
図９は、この従来技術によって４／３倍の拡大処理を行なった場合の補間処理の結果の一例を示す。フィールドメモリに書き込まれた、図９Ａに示されるような原画素信号は、図９Ｂに示されるように、ＯＤＤフィールドおよびＥＶＥＮフィールド間で有するインターレースの関係が失われて、フィールドメモリに書き込まれる。ライン数を４／３倍に変換する場合には、図９Ｂ中に矢印で示される位置、すなわち、各フィールドにおける１／（４／３）ライン毎、すなわち、３／４ライン毎の位置で補間処理がなされる。そして、読み出しの際に０．５Ｈ分のタイミング制御がなされ、図９Ｃに示されるような画素が得られる。これは、原画素信号において対称だった形状が非対称とされているため、フリッカとして観察される。
【００１１】
このように、従来の方法においては、フィールドメモリに対するデータの書き込みの際にインターレースの関係が保たれていないため、ライン数を例えば４／３倍といった、拡大率が整数値とならないような変換処理で得られる画像は、原信号の画像に対して歪んでしまうという問題点があった。
【００１２】
したがって、この発明の目的は、インターレース信号に対してライン単位でアクセスするフィールドメモリを用いてライン数変換を行なう際に、拡大率が整数値にならない場合でも、原信号のインターレース関係を持った補間処理結果が得られるような画像処理装置および処理方法を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第１ラインからのビデオ信号が記憶される第１のフィールドメモリと、
ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第２ラインからのビデオ信号が記憶される第２のフィールドメモリと、
第１および第２のフィールドメモリに同一の読出アドレスを供給して第１および第２のフィールドメモリから、同一フィールド内で互いに隣接する２本の走査線上のビデオ信号Ａ n およびＡ n+1を同時に読み出す垂直補間アドレスと補間係数ｑ n2 およびｑ n1 とを発生するアドレス係数発生手段と、
第１および第２のフィールドメモリから読み出された２つのビデオ信号Ａ n およびＡ n+1 のそれぞれに対して補間係数ｑ n2 およびｑ n1 を乗じると共に、補間係数 が乗じられた２つのビデオ信号を加算したビデオ信号を出力する補間手段とを有し、
アドレス係数発生手段は、
Ｖｄｐ＝Ｖ１／Ｖ２（Ｖ１：入力ビデオ信号の有効ライン数、Ｖ２：出力ビデオ信号の有効ライン数）とするときに、奇数フィールドおよび偶数フィールドの各ラインに対して、（奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・、偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・）の出力を発生し、
出力のうち、整数部は、垂直補間アドレスとして第１および第２のフィールドメモリに供給され、
出力のうち、小数部は、垂直補間係数ｑ n1 として補間手段に供給されると共に、垂直補間係数ｑ n2 ＝１−ｑ n1 が補間手段に供給される画像処理装置である。
【００１４】
また、この発明は、上述した課題を解決するために、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第１ラインからのビデオ信号を第１のフィールドメモリに記憶し、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第２ラインからのビデオ信号を第２のフィールドメモリに記憶する記憶ステップと、
第１および第２のフィールドメモリに同一の読出アドレスを供給して第１および第２のフィールドメモリから、同一フィールド内で互いに隣接する２本の走査線上のビデオ信号を同時に読み出す垂直補間アドレスと補間係数ｑ n2 およびｑ n1 とを発生するアドレス係数発生ステップと、
第１および第２のフィールドメモリから読み出された２つのビデオ信号Ａ n およびＡ n+1 のそれぞれに対して補間係数ｑ n2 およびｑ n1 を乗じると共に、補間係数が乗じられた２つのビデオ信号を加算したビデオ信号を出力する補間ステップとを有し、
アドレス係数発生ステップは、
Ｖｄｐ＝Ｖ１／Ｖ２（Ｖ１：入力ビデオ信号の有効ライン数、Ｖ２：出力ビデオ信号の有効ライン数）とするときに、奇数フィールドおよび偶数フィールドの各ラインに対して、（奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・、偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・）の出力を発生し、
出力のうち、整数部は、垂直補間アドレスとして第１および第２のフィールドメモリに供給され、
出力のうち、小数部は、垂直補間係数ｑ n1 として補間ステップで使用されると共に、垂直補間係数ｑ n2 ＝１−ｑ n1 が補間ステップで使用される画像処理方法である。
【００１５】
上述したように、この発明は、奇数および偶数フィールドの走査の開始点に対応した値で１フィールド毎に初期化され累積加算された補間間隔に基づき、ライン数変換の際の補間処理がなされるため、補間処理結果においてインターレースの精度が保たれる。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を、図面を参照しながら説明する。図１は、この発明による画像処理装置の構成の一例を示す。この例では、入力された画像信号に対して任意に拡大／縮小率を設定し、隣接した２ラインにより線型補間を行なう。そして、補間の位置を適切に選択することで、インターレースの関係を保つようにし、画質の向上を図る。
【００１７】
除算器１に対して、原信号の１フィールド内有効ライン数Ｖactiveおよび変換後の有効ライン数Ｖsizeとが供給される。これらの値は、例えばユーザによる設定ならびにシステム設定値に基づき、図示されないシステムコントローラから供給される。例えば、５２５本／５０Ｈｚシステムで有効ライン数２４０本として、画像を拡大してライン数を４／３倍の３２０本に変換する場合には、Ｖactive＝２４０（本）、Ｖsize＝３２０本とされる。除算器１において、垂直補間間隔ＶｄｐがＶactive／Ｖsizeにより求められる。この垂直補間間隔Ｖｄｐは、垂直補間アドレス／係数発生器２に供給される。
【００１８】
また、図示しないが、所定の手段によって、入力された画像信号に基づき、画像信号の垂直ブランキング期間を示す垂直ブランキングパルスＶblk ，および１Ｈ毎に発せられるラインクロックｆH などが抽出され、垂直補間アドレス／係数発生器２に供給される。
【００１９】
垂直アドレス／係数発生器２では、供給された垂直補間間隔Ｖｄｐ，垂直ブランキングパルスＶblk ，およびラインクロックｆH に基づき、補間垂直アドレスｎおよび垂直補間係数ｑn1とが生成される。また、ｑn1の１に対する補数であるｑn2が生成される。この垂直アドレス／係数発生器２での処理の詳細は、後述する。
【００２０】
上述したように、この実施の一形態においては、線型補間によって画像の拡大／縮小を行なう。図２に示されるように、拡大前の座標における画素Ａn およびＡn+1 に対して、拡大後の座標における画素ｘn の位置が求められる。そして、この画素ｘn の位置の画素Ａn およびＡn+1 に対する内分比に基づき、次に示す数式（１）によって画素ｘn のデータが求められる。内分比は、上述の垂直補間係数およびその１に対する補数であるｑn1およびｑn2がそれぞれ用いられる。
【００２１】
ｘn ＝ｑn2・Ａn ＋ｑn1・Ａn+1 ・・・（１）
図１の端子３からラインデータＡt が例えば画像信号の走査に従い順次供給される。このラインデータＡt は、ラインを構成するそれぞれの画素データ、例えば輝度信号Ｙ，色差信号Ｕ／Ｖ，あるいはＲＧＢ信号からなる。必要に応じて、図示されない前段においてフィルタリングされ供給される。
【００２２】
ラインデータＡt は、ライン単位でアクセスがなされるフィールドメモリ４および５に書き込まれる。この書き込みは、これらメモリ４および５とでラインアドレスが１ライン分ずらされてなされる。図３は、このときの、これらメモリ４および５におけるアドレスマッピングの一例を示す。この図において、１フィールド内有効ライン数Ｎに対して垂直方向にＮ−１ライン分のアドレスを有する。なお、ここで、１フィールド内有効ライン数Ｎは、ビデオ信号の規格に応じ、例えば５２５本／６０Ｈｚのシステムにおいては２４０本、６２５本／５０Ｈｚのシステムにおいては２８８本とされる。
【００２３】
この例では、図３Ａに示されるフィールドメモリ５には第１ライン目から第Ｎ−１ライン目までのラインデータが書き込まれ、図３Ｂに示されるフィールドメモリ４には第２ライン目から第Ｎライン目までのラインデータが書き込まれる。すなわち、同じラインアドレスｎに対して、フィールドメモリ５ではラインＡn が、フィールドメモリ４ではラインＡn-1 がそれぞれ書き込まれることになる。
【００２４】
これらフィールドメモリ４および５からのラインデータの読み出しは、上述の垂直補間アドレス／係数発生器３から出力された垂直補間アドレスｎに基づき、互いに同じアドレスからなされる。フィールドメモリ４から読み出されたラインデータは、乗算器６ａ，６ｂ，および加算器６ｃからなる積和演算器６における、乗算器６ａの一方の入力端に供給される。同様に、フィールドメモリ５から読み出されたラインデータは、乗算器６ｂの一方の入力端に供給される。
【００２５】
乗算器６ａの他方の入力端には補間係数ｑn1が供給され、乗算器６ｂの他方の入力端には補間係数ｑn2が供給される。そして、これら乗算器６ａおよび６ｂにおいて、これら補間係数と上述のラインデータとの乗算がそれぞれ行なわれ、乗算結果が加算器６ｃの一方および他方の入力端に供給される。加算器６ｃの加算結果が積和演算器６の演算結果とされる。このように、積和演算器６において上述の数式（１）の演算がなされ、ラインデータｘn が得られる。
【００２６】
次に、上述の構成における垂直補間アドレス／係数発生器２について説明する。この実施の一形態においては、この発生器２によって、ラインの補間位置の適切な選択がなされる。図４は、垂直補間アドレス／係数発生器２の構成の一例を示す。垂直補間間隔Ｖｄｐが端子１０に供給される。また、ラインクロックｆH および垂直ブランキングパルスＶblk が端子１１および１２にそれぞれ供給される。ラインクロックｆH は、後述するレジスタ１３および１５の動作クロックとされる。また、垂直ブランキングパルスＶblk は、レジスタ１３，１５，および後述するセレクタ１６に供給される。
【００２７】
端子１０に供給された垂直補間間隔Ｖｄｐは、レジスタ１３に記憶される。垂直補間間隔Ｖｄｐは、加算器１４を介してレジスタ１５に供給される。垂直補間間隔Ｖｄｐは、このレジスタ１５で１クロックｆH 分遅延され、セレクタ１６を介して加算器１４の他方の入力端に供給される。すなわち、垂直補間間隔Ｖｄｐは、この加算器１４において累積加算される。
【００２８】
一方、セレクタ１７に対して、入力ビデオ信号の奇数／偶数フィールドを判別するためのｏｄｄ／ｅｖｅｎ信号が供給される。この信号は、例えば入力ビデオ信号が奇数フィールドのときに‘Ｈ’レベルとされ、偶数フィールドのときに‘Ｌ’レベルとされる。また、セレクタ１７に対して、偶数フィールドの走査の開始点に対応する第１の値および奇数フィールドの走査の開始点に対応する第２の値がそれぞれ供給される。これら第１および第２の値は、例えば１水平期間を表す１Ｈに対応させ、第１の値が〔０．５〕、第２の値が〔０〕とされる。そして、ｏｄｄ／ｅｖｅｎ信号に基づき、入力ビデオ信号が奇数フィールドのときには第１の値が、偶数フィールドのときには第２の値が選択され出力される。この出力は、セレクタ１６に供給される。
【００２９】
セレクタ１６において、垂直ブランキング期間に入力としてセレクタ１７の出力が選択される。これにより、レジスタ１５における初期値がｏｄｄ／ｅｖｅｎ信号に対応した第１または第２の値に設定され、垂直ブランキング期間毎に垂直補間間隔Ｖｄｐが初期化される。すなわち、セレクタ１７においてｏｄｄ／ｅｖｅｎ信号に基づいて選択された第１あるいは第２の値が垂直補間間隔Ｖｄｐに対するオフセット値とされ、初期化がなされる。したがって、例えば上述のように第１の値が〔０．５〕、第２の値が〔０〕とされた場合、有効ライン区間でのレジスタ１５の出力は、奇数フィールドおよび偶数フィールドのそれぞれにおいて、各ラインに対して以下のようになる。
【００３０】
奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・，０．５＋（Ｎ−１）Ｖｄｐ
偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・，（Ｎ−１）Ｖｄｐ」
このようにして得られるレジスタ１５の出力のうち、整数部は、垂直補間アドレスｎとして端子１８に導出される。一方、レジスタ１５の出力のうち小数部は、垂直補間係数ｑn1として端子１９に導出される。また、この小数部すなわち垂直補間係数ｑn1は、減算器２０において１から減ぜられ、係数ｑn2とされ端子２１に導出される。
【００３１】
このように、この発明においては、垂直補間間隔Ｖｄｐに対して、奇数フィールドおよび偶数フィールドのそれぞれに所定のオフセットが付加される。これにより、補間処理の開始位置が付加されたオフセット分だけずらされる。図５および図６を用いて、この発明による補間処理を概念的に説明する。
【００３２】
図５は、インターレース信号のライン数を１フィールド当たり２倍に変換し、画像を２倍に拡大する例を示す。この場合、補間間隔は、１フィールドにおけるライン間隔の１／２とされる。図５Ａに示される画素のうち、ＯＤＤフィールドの画素がフィールドメモリ４および５にそれぞれ書き込まれる。この例では、ＯＤＤフィールドでは、セレクタ１７においてオフセット値として〔０．５〕が選択されているため、図５Ｂの左側に示されるように、最初の補間位置が０．５Ｈ分ずらされる。それに対して、ＥＶＥＮフィールドでは、オフセット値として〔０〕が選択されているため、図５Ｂの右側に示されるように、最初のラインが補間の開始位置とされる。
【００３３】
図５Ｃは、この場合の補間結果の一例を示す。ＯＤＤフィールドおよびＥＶＥＮフィールド共に、最初の補間位置で生成された画素は最初のラインとされる。ＯＤＤフィールドでは、最初のラインが「×」と「×」との補間、次のラインが「×」そのままの出力、その次のラインが「×」と「○」との１／２ずつの補間、さらに次のラインが「○」そのままの出力、・・・というように生成されるため、図５Ｃの左側に示されるような補間結果が得られる。同様に、ＥＶＥＮでは、最初のラインが「×」そのままの出力、次のラインが「×」と「○」との１／２ずつの補間、・・・とされ、図５Ｃの右側に示されるような補間結果が得られる。
【００３４】
したがって、これらＯＤＤフィールドおよびＥＶＥＮフィールドとからなる１フレームの画像では、図５Ａに示される原画像による画像と略同等の画像が得られる。
【００３５】
次に、図６は、この発明を用いて、拡大率が整数値ではない場合、例えば原画像を４／３倍に拡大する場合の例を示す。この場合には、補間間隔は、１フィールドにおけるライン間隔の３／４とされる。この例においても、補間の開始位置は、図６Ｂに示されるように、ＥＶＥＮフィールドに対してＯＤＤフィールドが０．５Ｈ分ずらされている。
【００３６】
ＯＤＤフィールドでは、最初のラインが「×」と「×」との補間、次のラインが「×」と「○」との比率が３／４：１／４の補間、さらに次のラインが「○」そのままの出力、・・・とされ、「×」と「○」との比率が３／４：１／４の補間がなされたラインは、黒に近いグレーとされ、図６Ｃの左側に示されるような補間結果が得られる。一方、ＥＶＥＮフィールドにおいては、最初のラインが「×」そのままの出力、次のラインが「×」と「○」との比率が１／４：３／４の補間、さらに次のラインが「○」と「○」の補間、・・・とされ、図６Ｃの右側に示されるような補間結果が得られる。
【００３７】
したがって、これらＯＤＤフィールドおよびＥＶＥＮフィールドとからなる１フレームの画像では、この図６Ｃに示されるように、略図６Ａの原画像通りの画像が得られ、上述の従来例において図９Ｃに示されるような形状の歪みも無い。このように、この発明を用いることにより、拡大率が整数値とならない場合のライン数変換においても、インターレースの精度を保つことが可能とされる。
【００３８】
なお、上述の実施の一形態では、この発明が上下２ラインによる線型補間を行なう場合に適用されると説明したが、これはこの例に限定されるものではない。例えば、この発明は、さらに多数のラインによる線型補間を行なう場合にも適用することが可能である。
【００３９】
【発明の効果】
以上説明したように、この発明によれば、インターレースの精度を有している信号に対してライン単位でアクセスする形式のフィールドメモリを用いてライン数変換を施す際に、奇数フィールドの補間開始位置に偶数フィールドに対して０．５Ｈのオフセットが付されているために、変換比が整数値とならないような場合でも、最適なインターレース関係が得られるという効果がある。
【００４０】
しらがって、この発明を用いることにより、画像拡大において、変換比が整数値とならないようなライン数変換を行なった場合でも、画像の解像度の劣化や、ラインフリッカの発生を抑えることが可能とされる。
【図面の簡単な説明】
【図１】この発明による画像処理装置の構成の一例を示すブロック図である。
【図２】線型補間を説明するための略線図である。
【図３】フィールドメモリのマッピングの一例を示す略線図である。
【図４】垂直補間アドレス／係数発生器の構成の一例を示すブロック図である。
【図５】この発明によるライン数の２倍の変換を説明するための略線図である。
【図６】この発明によるライン数の４／３倍の変換を説明するための略線図である。
【図７】従来技術によるライン数の２倍の変換を説明するための略線図である。
【図８】フレーム重ね合わせおよびフィールド内２度読み出しを説明するための略線図である。
【図９】従来技術によるライン数の４／３倍の変換を説明するための略線図である。
【符号の説明】
１・・・除算器、２・・・補間アドレス／係数発生器、４，５・・・フィールドメモリ、６・・・積和演算器、１３，１５・・・レジスタ、１４・・・加算器、１６，１７・・・セレクタ、２０・・・減算器
Claims (4)
- ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第１ラインからのビデオ信号が記憶される第１のフィールドメモリと、
ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第２ラインからのビデオ信号が記憶される第２のフィールドメモリと、
上記第１および第２のフィールドメモリに同一の読出アドレスを供給して上記第１および第２のフィールドメモリから、同一フィールド内で互いに隣接する２本の走査線上のビデオ信号Ａ n およびＡ n+1を同時に読み出す垂直補間アドレスと補間係数ｑ n2 およびｑ n1 とを発生するアドレス係数発生手段と、
上記第１および第２のフィールドメモリから読み出された２つのビデオ信号Ａ n およびＡ n+1 のそれぞれに対して補間係数ｑ n2 およびｑ n1 を乗じると共に、補間係数 が乗じられた２つのビデオ信号を加算したビデオ信号を出力する補間手段とを有し、
上記アドレス係数発生手段は、
Ｖｄｐ＝Ｖ１／Ｖ２（Ｖ１：入力ビデオ信号の有効ライン数、Ｖ２：出力ビデオ信号の有効ライン数）とするときに、奇数フィールドおよび偶数フィールドの各ラインに対して、（奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・、偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・）の出力を発生し、
上記出力のうち、整数部は、上記垂直補間アドレスとして上記第１および第２のフィールドメモリに供給され、
上記出力のうち、小数部は、上記垂直補間係数ｑ n1 として上記補間手段に供給されると共に、上記垂直補間係数ｑ n2 ＝１−ｑ n1 が上記補間手段に供給される画像処理装置。 - 請求項１に記載の画像処理装置において、
Ｖ１＜Ｖ２とされる画像処理装置。 - ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第１ラインからのビデオ信号を第１のフィールドメモリに記憶し、ライン単位でアクセスされ、インターレースされたビデオ信号の奇数フィールドまたは偶数フィールドの第２ラインからのビデオ信号を第２のフィールドメモリに記憶する記憶ステップと、
上記第１および第２のフィールドメモリに同一の読出アドレスを供給して上記第１および第２のフィールドメモリから、同一フィールド内で互いに隣接する２本の走査線上のビデオ信号を同時に読み出す垂直補間アドレスと補間係数ｑ n2 およびｑ n1 とを発生するアドレス係数発生ステップと、
上記第１および第２のフィールドメモリから読み出された２つのビデオ信号Ａ n およびＡ n+1 のそれぞれに対して補間係数ｑ n2 およびｑ n1 を乗じると共に、補間係数が乗じられた２つのビデオ信号を加算したビデオ信号を出力する補間ステップとを有し、
上記アドレス係数発生ステップは、
Ｖｄｐ＝Ｖ１／Ｖ２（Ｖ１：入力ビデオ信号の有効ライン数、Ｖ２：出力ビデオ信号の有効ライン数）とするときに、奇数フィールドおよび偶数フィールドの各ラインに対して、（奇数フィールド：０．５，０．５＋Ｖｄｐ，０．５＋２Ｖｄｐ，・・・、偶数フィールド：０，Ｖｄｐ，２Ｖｄｐ，・・・）の出力を発生し、
上記出力のうち、整数部は、垂直補間アドレスとして上記第１および第２のフィールドメモリに供給され、
上記出力のうち、小数部は、上記垂直補間係数ｑ n1 として上記補間ステップで使用されると共に、上記垂直補間係数ｑ n2 ＝１−ｑ n1 が上記補間ステップで使用される画像処理方法。 - 請求項３に記載の画像処理方法において、
Ｖ１＜Ｖ２とされる画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35340297A JP4268696B2 (ja) | 1996-12-24 | 1997-12-22 | 画像処理装置および処理方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34361496 | 1996-12-24 | ||
| JP8-343614 | 1996-12-24 | ||
| JP35340297A JP4268696B2 (ja) | 1996-12-24 | 1997-12-22 | 画像処理装置および処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10240208A JPH10240208A (ja) | 1998-09-11 |
| JP4268696B2 true JP4268696B2 (ja) | 2009-05-27 |
Family
ID=26577573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35340297A Expired - Fee Related JP4268696B2 (ja) | 1996-12-24 | 1997-12-22 | 画像処理装置および処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4268696B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3365341B2 (ja) * | 1999-04-30 | 2003-01-08 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置と表示方法 |
| JP2007298759A (ja) * | 2006-04-28 | 2007-11-15 | Yamaha Corp | 画像処理装置 |
-
1997
- 1997-12-22 JP JP35340297A patent/JP4268696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10240208A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253064A (en) | Video camera apparatus with electronic zoom control and method therefor | |
| US5019904A (en) | Scan converter with adaptive vertical filter for single bit computer graphics systems | |
| JP3747523B2 (ja) | 画像処理装置および処理方法 | |
| JP3492083B2 (ja) | 画像表示装置 | |
| JP3365333B2 (ja) | 解像度変換装置 | |
| JP4022935B2 (ja) | 画像処理装置および処理方法 | |
| US6674478B2 (en) | Image processing apparatus, method and providing medium | |
| US6961479B1 (en) | Image processing device, image processing method, image-processing program recorded medium | |
| JPH1175220A (ja) | 映像信号変換器 | |
| US5646697A (en) | Special effects video processor | |
| US6219104B1 (en) | Picture processing apparatus and processing method | |
| JP4268696B2 (ja) | 画像処理装置および処理方法 | |
| JPH0224073B2 (ja) | ||
| US20090046176A1 (en) | Video signal processing apparatus | |
| JP4186582B2 (ja) | 画像信号の処理装置および処理方法 | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JP2006203320A (ja) | 飛越走査信号の順次走査信号への変換方法及び装置 | |
| JP3444170B2 (ja) | フィールド画像補間方法及びフィールド画像補間装置 | |
| JP3292233B2 (ja) | 補間処理回路 | |
| JP3545577B2 (ja) | 走査線変換装置 | |
| JP3255323B2 (ja) | 画像処理装置 | |
| KR100262547B1 (ko) | 복합기의주주사방향확대/축소방법 | |
| JP2752287B2 (ja) | 映像信号処理回路 | |
| JP4197995B2 (ja) | 走査線変換装置、表示装置及び走査線変換方法 | |
| KR920007917B1 (ko) | 순차 주사신호 재생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060606 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |