JP4022935B2 - 画像処理装置および処理方法 - Google Patents
画像処理装置および処理方法 Download PDFInfo
- Publication number
- JP4022935B2 JP4022935B2 JP00891897A JP891897A JP4022935B2 JP 4022935 B2 JP4022935 B2 JP 4022935B2 JP 00891897 A JP00891897 A JP 00891897A JP 891897 A JP891897 A JP 891897A JP 4022935 B2 JP4022935 B2 JP 4022935B2
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- processing apparatus
- image processing
- offset value
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title description 2
- 230000015654 memory Effects 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 20
- 238000004364 calculation method Methods 0.000 claims description 16
- 230000001186 cumulative effect Effects 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 7
- 238000011045 prefiltration Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000004313 glare Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の属する技術分野】
この発明は、線型補間を用いて画像サイズを変換する際に、補間位置を適切に設定することで画質を向上させる、画像処理装置に関する。
【0002】
【従来の技術】
現在、例えばテレビジョン受像機において、主たる画面に対して例えば任意の比率で縮小された、所謂、子画面を同時に1乃至は複数枚表示することが求められている。このような場合、従来では、縮小表示のために画素数変換を施す際に、補間原点を固定して、変換比に応じた間隔で得られる画素位置で補間処理を行なっていた。
【0003】
このような、画質の劣化を防ぎつつ任意の比率で拡大/縮小する際の補間処理の方法として、線型補間と称される方法が知られている。この線形補間とは、原画像を拡大/縮小した変換画像における任意の画素の、原画像上での位置を求め、原画像における、求められた位置の近傍4点の画素の濃淡値に基づき、変換画像における、上述の点の濃淡値を求めるものである。
【0004】
【発明が解決しようとする課題】
ところが、このような補間処理において、変換比によっては、原信号の画素位置と補間後の画素位置とが一致する箇所が周期的に生じる。この場合、原信号と同一の濃淡値の画素と、補間した画素とが周期的に表示されてしまうことになる。これら原信号と同一の濃淡値の画素と補間した画素とでは、画素のエネルギが異なるため、画面上において画像のぎらつき,輝度むら,あるいは画素抜けなどとなって観察されてしまい、非常に見苦しいという問題点があった。この問題は、特に文字表示において影響が大きい。
【0005】
これを防ぐために、従来では、例えば補間処理前にローパスフィルタによるプレフィルタ処理を行うことが行なわれていた。しかしながら、任意の倍率で以て画像の拡大/縮小を行なう場合には、適応的にフィルタの特性を変化させなければならないために、最適なフィルタリング処理が難しいという問題点があった。また、処理によっては、逆に画像が不鮮明になってしまう場合もあった。
【0006】
したがって、この発明の目的は、例えば線型補間処理を用いて画像サイズを変化させる際に、原信号の位置と補間信号の位置とが重ならないようにすることで画質を向上させるような、画像処理装置を提供することにある。
【0007】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、ビデオ信号が書き込まれるメモリを有し、メモリから読み出されたビデオ信号に基づく画像のサイズを線形補間により変換する補間処理手段を備えた画像処理装置において、原信号による画サイズおよび変換後の画サイズとから補間間隔を求める補間間隔算出手段と、補間間隔に基づく補間位置に対して付加することによって原信号の画素位置と補間位置とが周期的に重ならないようなオフセット値を出力するオフセット値出力手段とを有し、補間処理手段は、オフセット値出力手段によってオフセットされた補間間隔に基づく補間位置に基づき線形補間処理を行うようにされ、メモリは、1ライン分ずらした画素信号が書き込まれる2のフィールドメモリと、それぞれのフィールドメモリからの画素信号が1画素分遅延される2のディレイラインとから構成され、線形補間は、補間位置の画素の近傍とされる上下左右の4点の画素の濃淡値と、近傍の4点により囲まれた範囲内の内分比とに基づき補間位置の画素の濃淡値が求められることを特徴とする画像処理装置である。
また、この発明は、ビデオ信号が書き込まれるメモリを有し、メモリから読み出されたビデオ信号に基づく画像のサイズを線形補間により変換する補間処理手段を備えた画像処理装置において、原信号による画サイズおよび変換後の画サイズとから補間間隔を求める補間間隔算出手段と、補間間隔に基づく補間位置に対して付加することによって原信号の画素位置と補間位置とが周期的に重ならないようなオフセット値を出力するオフセット値出力手段とを有し、補間処理手段は、オフセット値出力手段によってオフセットされた補間間隔に基づく補間位置に基づき線形補間処理を行うようにされ、原信号の画サイズとして垂直方向のライン数Csと変換後の画サイズとして垂直方向のライン数Ctとの最大公約数Cでライン数Csおよびライン数Ctをそれぞれ除した値sおよび値tについて、値tが奇数のとき、オフセット値は1/2tとされ、値tが偶数のとき、オフセット値はs/tからs/tの整数部分を差し引いた値の1/2とされることを特徴とする画像処理装置である。
【0009】
上述したように、この発明は、補間間隔に基づく補間位置に対してオフセット値が付加されるため、線型補間により画像の拡大/縮小を行なった場合の画像の輝度むらが抑えられる。
【0010】
【発明の実施の形態】
以下、この発明の実施の一形態を、図面を参照しながら説明する。図1は、この発明による画像処理装置の構成の一例を示す。この例では、入力された画像信号に対して拡大/縮小率を設定し、所定画素の上下左右4点の濃淡値で以て線型補間を行なう。そして、補間の位置を適切に選択することで、原信号と補間位置とが重ならないようにし、画素のエネルギを拡散させることで画質の向上を図る。
【0011】
除算器1に対して、原信号の1ライン内の有効サンプル数(1ラインにおける画素数)Hactiveおよび変換後の信号の有効水平画素数Hsizeとが供給される。同様に、除算器1に対して、原信号の1フィールド内有効ライン数Vactiveおよび変換後の有効ライン数Vsizeとが供給される。
【0012】
これらの値は、例えばユーザによる設定ならびにシステム設定値に基づき、図示されないシステムコントローラから供給される。また、図示しないが、所定の手段によって、入力された画像信号に基づき、水平ブランキングパルスHblk ,サンプリングクロックfs ,垂直ブランキングパルスVblk ,およびラインクロックfH などが抽出される。
【0013】
除算器1において、供給された各値に基づき除算が行なわれる。水平補間間隔HdpがHactive/Hsizeから求められる。同様に、垂直補間間隔VdqがVactive/Vsizeから求められる。水平補間間隔Hdpは、水平補間アドレス/係数発生器2に供給され、垂直補間間隔Vdqは、垂直補間アドレス/係数発生器3に供給される。
【0014】
なお、1ライン内有効サンプル数Hactiveは、480,640,720,768,あるいは910などといったディスプレイの規格に対応した値を取り、1フィールド内有効ライン数Vactiveは、ビデオ信号の規格に応じ、525本/60Hzのシステムにおいては240本、625本/50Hzのシステムにおいては286本などとされる。例えば、画像をアスペクト比一定で面積比16/9倍に拡大する場合には、Hactiveが720,Vactiveが240本の場合には、Hsizeが960,Vsizeが320本とされる。この場合、水平補間間隔Hdpおよび垂直補間間隔Vdqは、共に3/4とされる。
【0015】
水平アドレス/係数発生器2では、供給された水平補間間隔Hdp,水平ブランキングパルスHblk ,およびサンプリングクロックfs に基づき、補間処理に用いられるデータを後述するフィールドメモリ5から読み出す際のアドレスとされる補間水平アドレスmと、水平方向に隣り合った画素を合成し補間する際の係数とされる水平補間係数pn1とが生成される。また、pn1の1に対する補数であるpn2が生成される。
【0016】
同様に、垂直アドレス/係数発生器3では、供給された垂直補間間隔Vdq,垂直ブランキングパルスVblk ,およびラインクロックfH に基づき、補間垂直アドレスn,垂直補間係数qn1およびqn1の1に対する補数であるqn2が生成される。これら水平アドレス/係数発生器2および垂直アドレス/係数発生器3での処理の詳細は、後述する。
【0017】
上述したように、この実施の一形態においては、線型補間によって画像の拡大/縮小を行なう。図2および図3を用いて、この線型補間を概略的に説明する。ここでは、図2に示されるように、原画像100を任意の倍率kに拡大し変換画像101を形成する場合について説明する。先ず、変換画像101上の点Xn が原画像100において対応する点xn を求める。点xn の座標は、点Xn の座標値を倍率kで割ることで求めることができる。例えば、点Xn の座標がX(5,3)であるとすると、点xn は、x(5/k,3/k)と求められる。
【0018】
原画像の座標上では、この座標を求められた点xn に対して、点xn を囲う画素が近傍に4点存在する。この様子を図3に示し、近傍4点をそれぞれAm,n ,Am+1,n ,Am,n+1 ,およびAm+1,n+1 とする。これら4点の画素の濃淡値と、点xn の位置の近傍4点によって囲まれた範囲内における内分比に基づき、次に示す数式(1)により点xn の濃淡値を求めることができる。内分比は、水平方向には、上述の水平補間係数およびその1に対する補数であるpn1およびpn2、垂直方向には、上述の垂直補間係数およびその1に対する補数であるqn1およびqn2がそれぞれ用いられる。
【0019】
【数1】
【0020】
この点xの濃淡値は、変換座標における点Xの濃淡値と等しい。したがって、この数式(1)による計算を変換画像上の全ての画素について行うことで画素の補間がなされ、変換画像を得ることができる。なお、この処理において、変換座標上の点から原画像上の点への写像によって計算を行うのは、画素抜けを防ぐためである。
【0021】
端子4から画素信号As が例えばビデオ信号の走査に従い順次供給される。この画素信号As は、例えば輝度信号Y,色差信号U/V,あるいはRGB信号に基づくディジタルデータからなり、必要に応じて、図示されない前段においてフィルタリングされ供給される。
【0022】
画素信号As は、フィールドメモリ5および6に書き込まれる。この書き込みは、これらフィールドメモリ5および6とでラインアドレスが1ライン分ずらされてなされる。図4は、このときのフィールドメモリ5および6におけるアドレスマッピングの一例を示す。この図において、縦横方向は、それぞれ垂直方向および水平方向に対応し、1ライン内有効サンプル数Mおよび1フィールド内有効ライン数Nに対して、水平方向にM画素、垂直方向にN−1ライン分のアドレスを有する。なお、これら1ライン内有効サンプル数Mおよび1フィールド内有効ライン数Nは、上述のHactiveおよびVactiveに対応する。
【0023】
この例では、図4Aに示されるフィールドメモリ6には第1ライン目から第N−1ライン目までの画素信号が書き込まれ、フィールドメモリ5には第2ライン目から第Nライン目までの画素データが書き込まれる。なお、どちらのメモリに対しても、水平方向についてはM画素目までが書き込まれる。すなわち、同じアドレス(m,n)に対して、フィールドメモリ6では画素信号Am,n が、フィールドメモリ5では画素信号Am,n+1 がそれぞれ書き込まれることになる。
【0024】
これらフィールドメモリ5および6の同じアドレスから画素信号がそれぞれ読み出される。この読み出しは、水平方向に対しては、上述の水平補間アドレス/係数発生器2から出力された水平補間アドレスmに基づきなされる。同様に、垂直方向に対しては、垂直補間アドレス/係数発生器3から出力された垂直補間アドレスnに基づきなされる。
【0025】
フィールドメモリ5から読み出された画素信号は、乗算器7a,7b,および加算器7cからなる積和演算器7における、乗算器7aの一方の入力端に供給されると共に、1画素ディレイ8を介して1画素分遅延され、乗算器7bの一方の入力端に供給される。例えば、フィールドメモリ5から画素信号Am,n+1 が読み出された場合、乗算器7aには画素信号Am,n+1 が直接的に供給され、乗算器7bには1画素分遅延された画素信号Am+1,n+1 がそれぞれ供給される。
【0026】
乗算器7aの他方の入力端には補間係数pn1が供給され、乗算器7bの他方の入力端には補間係数pn2が供給される。そして、これら乗算器7aおよび7bにおいて、これら補間係数と上述の画素信号との乗算がそれぞれ行なわれ、乗算結果が加算器7cの一方および他方の入力端に供給される。加算器7cの加算結果が積和演算器7の演算結果とされる。このように、積和演算器7では、上述の数式(1)における後ろの括弧内の演算がなされる。この演算結果は、同様な構成を有する積和演算器11における乗算器11aの一方の入力端に供給される。
【0027】
フィールドメモリ6から読み出された画素信号に対しても、同様な処理がなされる。すなわち、メモリ6から読み出された画素信号Am,n が積和演算器9における乗算器9aの一方の入力端に供給されるとともに、1画素ディレイ10で1画素分遅延され画素信号Am-1,n とされ乗算器9bの一方の入力端に供給される。乗算器9aおよび9bにおいて、係数pn1およびpn2との乗算がそれぞれなされ、乗算結果が加算器9cで加算される。上述と同様に、積和演算器9で、数式(1)における前の括弧内の演算がなされ、その演算結果が積和演算器11の乗算器11bの一方の入力端に供給される。
【0028】
積和演算器11において、乗算器11aおよび11bの他方の入力端に対して、それぞれ上述の補間係数qn1およびqn2が供給される。乗算器11aおよび11bにおいて、上述の積和演算器7および9の演算結果とこれら補間係数qn1およびqn2との間でそれぞれ乗算が行なわれ、この乗算結果が加算器11cで加算される。そして、加算結果が積和演算器11の演算結果とされ、点xn の濃淡値が求められる。この演算結果は、出力端12に導出される。
【0029】
次に、上述の構成における水平補間アドレス/係数発生器2および垂直補間アドレス/係数発生器3について説明する。この実施の一形態においては、これら発生器2および3によって、補間位置の適切な設定がなされる。なお、これら発生器2および3は、供給される信号が異なるのみで基本構成としては同一のものであるため、以下の説明においては、垂直補間アドレス/係数発生器3についてのみ説明を行なう。
【0030】
図5は、垂直補間アドレス/係数発生器3の構成の一例を示す。垂直補間間隔Vdqが端子20に供給される。また、ラインクロックfH および垂直ブランキングパルスVblk が端子21および22にそれぞれ供給される。クロックfH は、後述するレジスタ23および25の動作クロックとされる。また、垂直ブランキングパルスVblk は、レジスタ23,25,および後述するセレクタ26に供給される。
【0031】
端子20に供給された垂直補間間隔Vdqは、レジスタ23に記憶される。垂直補間間隔Vdqは、加算器24の一方の入力端を介してレジスタ25に供給される。垂直補間間隔Vdqは、このレジスタ25で1クロックfH 分遅延され、セレクタ26の一方の入力端を介して加算器24の他方の入力端に供給される。すなわち、垂直補間間隔Vdqは、この加算器24において1クロックfH 毎に累積加算される。
【0032】
セレクタ26の他方の入力端には、オフセット値q0 が供給される。このオフセット値q0 は、垂直補間間隔Vdqに基づく補間位置に対して付加することによって、原信号の画素位置と補間位置とが周期的に重ならないような値が選択される。すなわち、セレクタ26では、垂直ブランキングパルスVblk に基づき、垂直ブランキング期間に他方の入力端が選択される。また、この垂直ブランキング期間に、レジスタ23および25とがクリアされる。
【0033】
クリアされたレジスタ25に対して上述のオフセット値q0 が記憶されると共に、レジスタ23に対して垂直補間間隔Vdqが再び記憶される。そして、レジスタ25において、このオフセット値を初期値として初期化がなされ、垂直補間間隔Vdqが累積加算される。したがって、有効ライン区間でのレジスタ25の出力は、各ラインに対して、q0 ,q0 +2dp,・・・,q0 +(N−1)dpとされる。
【0034】
このオフセット値q0 の算出方法を説明する。CはCs,Ctの最大公約数、s,tは自然数として、先ず、垂直方向でCsラインをCtラインへと変換する場合において、tが奇数の場合について説明する。例えば、垂直方向で480ラインを360ラインへと変換する、480→360変換(縮小)について考えてみる。このとき補間間隔Vdqは、Vdq=480/360=4/3とされる。
【0035】
従来の方法では、図6Aのように、丸印で示される原信号に関して、一致、若しくは1/3(あるいは2/3)および2/3(あるいは1/3)ずれた位置に、三角印で示される補間信号が出現する。このとき、補間開始位置を例えば1/6ずらすと、図6Bに示されるように、常に、丸印で示される原信号の位置と三角印で示される補間信号の位置とが一致することがなくなる。なお、以下の説明において、原信号は図中で丸印で、補間信号は図中で三角印で示す。また、原信号と補間信号とを結ぶ線に付された数値は、該当する補間信号に対する原信号のエネルギ分配の割合を示す。
【0036】
また、480→600変換(拡大)について考えてみる。このとき補間間隔Vdqは、Vdq=480/600=4/5とされる。従来の方法では、図7Aのように、原信号に関して、一致、若しくは4/5(あるいは1/5),3/5(あるいは2/5),2/5(あるいは3/5),および1/5(あるいは4/5)ずれた位置に補間信号が出現する。このとき、補間開始位置を例えば1/10ずらすと、図7Bに示されるように、常に原信号の位置と補間信号の位置とが一致することがなくなる。
【0037】
これらの例からわかるように、変換前および変換後の値を、双方の最大公約数で双方の値を割った値で求められる、最も簡単な整数比s:tで表すと(例えば480→360変換では4:3、480→600変換では4:5と表される)、補間開始位置に対してオフセット値が無い場合、補間信号は、原信号に対して一致、若しくはk/t(kはt未満の自然数)ずれた位置に出現する。従って、補間開始位置を1/2tずらすと、常に原信号の位置と補間信号の位置とが一致することがなくなる。この実施の一形態においては、このようにして得られた値を、オフセット値q0 として補間開始位置に対して付加する。
【0038】
この効果については、各原信号について、線形補間によるエネルギー伝搬分布を調べると理解できる。例えば、480→360変換(縮小)について考えてみる。4→3変換(最大公約数120)であるから、補間によるエネルギーは、3/4で均一に伝搬されるのが理想的である。上述の、図6Aに示される従来の方法では、原信号が〔1:(2/3):(2/3):(2/3)〕のパターン(1,3)でエネルギー分配され、その最大変位差(むら)は、1/3(=1−2/3)である。
【0039】
一方、図6Bに示されるような、この実施の一形態による方法を用いると、原信号が〔(5/6):(2/3):(2/3):(5/6)〕のパターン(2,2)でエネルギー配分され、その最大変位差(むら)は、1/6(=5/6−2/3)となる。このように、この実施の一形態による方法は、従来の方法に比べて、エネルギー分布の変動周期が短く、且つ最大変位差が小とされ、より平滑な、理想に近い補間であることがいえる。
【0040】
同様に、480→600変換(縮小)について考えてみる。4→5変換であるから、補間によるエネルギー分布は、5/4で均一に分配されるのが理想的である。図7Aに示される従来の方法では、原信号が〔(7/5):(6/5):(6/5):(6/5)〕のパターン(1,3)でエネルギー配分され、その最大変位差(むら)は、1/5(=7/5−6/5)である。
【0041】
一方、図7Bに示されるような、この実施の一形態による方法を用いると、原信号が〔(13/10):(13/10):(6/5):(6/5)〕のパターン(2,2)でエネルギー配分され、その最大変位差(むら)は、1/10(=13/10−6/5)となる。この場合にも、上述と同様、従来の方法に比べてより平滑な理想に近い補間であることがいえる。
【0042】
このように、Cs→Ct(CはCs,Ctの最大公約数、s,tは自然数)変換の場合、tが奇数であれば、補間間隔Vdq=Cs/Ct=s/t,補間開始オフセット値q0 =1/2tとすることにより、より理想的な線形補間を施することができる。
【0043】
ところで、このtが奇数の場合では、t=2s+1(sは自然数)で表わすことができる。この場合、k/t(kはt未満の自然数)に対して1/2tずらすということは、補間信号の位置は、k/t+1/(2t)=(2k+1)/(2(2s+1))になる。したがって、k=sで、原信号に対して1/2ずれた位置が存在する。例えば、図6Aおよび図6Bに示される4→3変換では、1/3に対して、1/6ずらすと、1/3+1/6=3/6=1/2(k=1,t=3)とされる。また例えば、図7Aおよび図7Bに示される4→5変換では、2/5に対して、1/10ずらすと、2/5+1/10=5/10=1/2(k=2,t=5)とされる。このように、tが奇数の場合、簡単な整数比で補間周期が十分長い場合の補間開始位置のオフセット値は、q0 =1/2の固定値で問題無いとされる。
【0044】
これに対して、tが偶数の場合には、t=2t(tは自然数)で表わすことができる。このとき、sが奇数であることは自明で、s=2t+1(tは自然数)で表わすことができる。従来の場合の補間位置は、k/t=k/(2t)(kはt未満の自然数)であるので、k=t=t/2で原信号に対して1/2ずれた位置が存在する。したがって、奇数の場合同様に、補間開始位置のオフセット値をq0 =1/2の固定値とすると、簡単な整数比の場合全く効果がない。
【0045】
そこで、今度はtが偶数の場合、補間開始オフセットが、q0 =(s/t−int(s/t))/2で良いことを証明する。これは、
k/t+1/2t=j/t+(s/t−int(s/t))/2・・・(2)
このような数式(2)を満たす自然数k,jが存在することを示せばよい。
【0046】
この数式(2)の両辺に2tを掛け整理すると、k=j+p−qs,s=int(s/t)になる。ここで、p,q,sはすべて整数であるので、数式(2)を満たすk,jの組は、存在する。
【0047】
例えば、5→2変換では、j=kのとき、上述の数式(2)の左辺は、
k/t+1/2t=k/2+1/4
このように求められ、右辺は、
j/t+(s/t−int(s/t))/2=k/2+(5/2−int(5/2))/2=k/2+1/4
このように求められる。これらにより、補間開始位置のオフセット値q0 は、
q0 =(5/2−int(5/2))/2=1/4
このように求められる。図8Aおよび図8Bは、それぞれこのオフセット値q0 を用いない場合と用いた場合について、原信号と補間信号との位置関係を示す。
【0048】
また例えば、3→4変換では、j=k−1のとき、上述の数式(2)の左辺は、
k/t+1/(2t)=k/4+1/8
このように求められ、右辺は、
j/t+(s/t−int(s/t))/2=(k−1)/4+(3/4−int(3/4))/2=k/4+1/8
このように求められる。これらにより、補間開始位置のオフセット値q0 は、
q0 =(3/4−int(3/4))/2=3/8
このように求められる。図9Aおよび図9Bは、それぞれこのオフセット値q0 を用いない場合と用いた場合について、原信号と補間信号との位置関係を示す。
【0049】
このように、tが偶数の場合、簡単な整数比で補間周期が十分長い場合の補間開始位置のオフセット値q0 は、q0 =(s/t−int(s/t))/2で問題無いとされる。
【0050】
なお、この実施の一形態による方法は、対称型FIRプリフィルタとの組み合わせに関しても、用いて好適とされる。例えば、2→1変換において、図10Aに示される従来の方法では、線形補間のみでは〔1:0〕のパターンで単なる間引き処理になり、プリフィルタ処理が必要とされる。ところが、図10Bに示されるように、この実施の一形態による方法では、線形補間で〔(1/2):(1/2)〕(一定)となるので、プリフィルタ処理は不要とされる。
【0051】
また、5→2変換において、図11Aに示される従来の方法では、〔(1/2):(3/8):(3/8):(3/8):(3/8)〕のパターン(1,4)でエネルギー配分され、その最大変位差(むら)は、1/8(=1/2−3/8)とされる。これに対して、図11Bに示される実施の一形態による方法では、〔(7/16):(3/8):(3/8):(7/16):(3/8)〕のパターン(1,2,1,1)でエネルギー配分され、その最大変位差(むら)は、1/16(=7/16−3/8)であり、より平滑な、理想に近い補間がなされるといえる。
【0052】
このオフセット値の算出方法には、様々な方法が考えられる。この実施の一形態においては、垂直補間間隔Vdqに対して、上述のtが奇数の場合には、
q0 =abs(Vdq−1)/2 ・・・(3)
この数式(3)によって求められ、
また、tが偶数の場合には、
q0 =(Vdq−int(Vdq))/2 ・・・(4)
この数式(4)によって求められる。
【0053】
すなわち、垂直補間間隔Vdqが端子20からオフセット値演算器27に供給される。そして、このオフセット値演算器27において、上述のtが奇数の場合には数式(3)が計算され、tが偶数の場合には数式(4)が計算される。このようにして得られたオフセット値q0 は、セレクタ26の他方の入力端に供給される。
【0054】
オフセット値演算器27におけるtが奇数であるか偶数であるかの判断は、例えば除算器1に供給されたVactiveおよびVsizeに基づき行なうことが可能とされる。また例えば、予め垂直補間間隔Vdqの値に対するtの偶数/奇数の関係をROM(Read Only Memory)などの記憶手段にテーブルとして持ち、垂直補間間隔Vdqが供給された際にこのテーブルを参照するようにしてもよい。
【0055】
なお、このオフセット値q0 を得る方法は、これらの数式(3)および数式(4)によって求める方法に限定されない。例えば、予め作成された、垂直補間間隔Vdqに対するオフセット値q0 のテーブルをROMなどの記憶手段に記憶させ、設定された垂直補間間隔Vdqに基づきこのテーブルを参照することによってオフセット値q0 を得るようにしてもよい。この場合、変換後の有効ライン数Vsizeは、段階的に設定可能とすると好ましい。
【0056】
このようにして、レジスタ25から、オフセット値q0 が付加され垂直補間間隔Vdqが累積加算された出力δ+tVdqが出力される。この出力δ+tVdqのうち、整数部は、垂直補間アドレスtとして端子29に導出される。一方、レジスタ25の出力のうち小数部は、垂直補間係数qn1として端子30に導出される。また、この小数部すなわち垂直補間係数qn1は、減算器31において1から減ぜられ、係数qn2とされ端子32に導出される。
【0057】
なお、水平補間アドレス/係数発生器2においても、この垂直補間アドレス/係数発生器3と同様の処理がなされる。すなわち、この水平補間アドレス/係数発生器2において、供給されたHdp,水平ブランキングパルスHblk ,およびサンプリングクロックfs に基づき、例えば上述の数式(2)のq0 およびVdqをp0 およびHdpに置き換えた式によってオフセット値p0 が生成される。そして、1ライン毎に、このオフセット値p0 を初期値として水平補間間隔Hdpが累積加算され、この累積加算値に基づき水平補間アドレスm,水平補間係数pn1,pn2が出力される。
【0058】
図12〜図15は、同様の方法によって、垂直方向と共に水平方向に対してもオフセット値を付加した例を、オフセット値を付加しない例と対比させて示す。図12〜図15は、画像のアスペクト比を変えずに、それぞれ面積比で4/9,1/4,16/9,および4倍とした例である。面積比4/9の図12では、垂直補間間隔Vdqおよび水平補間間隔Hdpが共に3/2とされ、垂直方向のオフセット値q0 および水平方向のオフセット値p0 が共に1/4とされる。以下同様に、図13では、Vdq=Hdp=2,q0 =p0 =1/2、図14では、Vdq=Hdp=3/4,q0 =p0 =1/8、図15では、Vdq=Hdp=1/2,q0 =p0 =1/4とされる。
【0059】
これらの図からも分かるように、オフセット値を付さない例である図12A,図13A,図14A,および図15Aでは、どれも周期的に原信号位置と補間位置とが重なるのに対して、オフセット値を付した例である図12B,図13B,図14B,および図15Bでは、何れも原信号位置と補間位置とが重ならない。
【0060】
このように、この発明を適用することによって、原信号位置に対して補間信号位置が重なることが無いため、線型補間により原信号の各画素のエネルギが略均等に分散される。これにより、例えば補間処理前にプレフィルタを入れなくても、画像の拡大/縮小変換処理後の「ぎらつき」や輝度むら、画素抜けなどを抑えることが可能とされる。
【0061】
なお、上述の説明では、画像の拡大/縮小を、原画像のアスペクト比を変えずに行なっているが、これはこの例に限定されない。すなわち、原画像に対して変換後の画像のアスペクト比を変えるような拡大/縮小を行なう場合に対しても、この発明を適用することができる。したがって、この発明は、例えばNTSC方式からPAL方式への変換といったような、互いに異なるビデオ信号形式間の変換にも適用することができる。
【0062】
また、上述では、上下左右の4点による線型補間の例について説明したが、これはこの例に限定されるものではなく、他の補間方法についても適用可能なものである。
【0063】
【発明の効果】
以上説明したように、この発明によれば、補間係数を求める際の補間間隔の累積が所定の方法で以て算出されたオフセット値を付されてなされるため、原信号位置と補間位置とが重なることがない。そのため、線型補間による原信号の各画素のエネルギが略均等に拡散され、補間処理後の画像の「ぎらつき」や輝度むら、画素抜けなどが抑えられ、画質の向上を図れる効果がある。
【0064】
また、そのため、補間処理前にプレフィルタを入れる必要が無いという効果がある。また、若し、プレフィルタを入れる場合でも、その構成を簡素化することができるという効果がある。
【図面の簡単な説明】
【図1】この発明による画像処理装置の構成の一例を示すブロック図である。
【図2】線型補間を説明するための略線図である。
【図3】線型補間を説明するための略線図である。
【図4】フィールドメモリのアドレスマッピングの一例を示す略線図である。
【図5】垂直補間アドレス/係数発生器の構成の一例を示すブロック図である。
【図6】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図7】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図8】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図9】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図10】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図11】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図12】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図13】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図14】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【図15】オフセット値の有無による原信号位置および補間位置との関係の違いを概略的に示す略線図である。
【符号の説明】
1・・・除算器、2・・・水平補間アドレス/係数発生器、3・・・垂直補間アドレス/係数発生器、4,5・・・フィールドメモリ、7,9,11・・・積和演算器、23,25・・・レジスタ、24・・・加算器、26・・・セレクタ、27・・・オフセット値演算器、31・・・減算器
Claims (10)
- ビデオ信号が書き込まれるメモリを有し、該メモリから読み出されたビデオ信号に基づく画像のサイズを線形補間により変換する補間処理手段を備えた画像処理装置において、
原信号による画サイズおよび変換後の画サイズとから補間間隔を求める補間間隔算出手段と、
上記補間間隔に基づく補間位置に対して付加することによって上記原信号の画素位置と上記補間位置とが周期的に重ならないようなオフセット値を出力するオフセット値出力手段と
を有し、
上記補間処理手段は、上記オフセット値出力手段によってオフセットされた補間間隔に基づく補間位置に基づき線形補間処理を行うようにされ、
上記メモリは、1ライン分ずらした画素信号が書き込まれる2のフィールドメモリと、それぞれのフィールドメモリからの画素信号が1画素分遅延される2のディレイラインとから構成され、
上記線形補間は、上記補間位置の画素の近傍とされる上下左右の4点の画素の濃淡値と、該近傍の4点により囲まれた範囲内の内分比とに基づき上記補間位置の画素の濃淡値が求められる
ことを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置において、
上記補間処理手段は、
上記補間間隔を累積加算し、1フィールド毎に該累積加算値を上記オフセット値に基づき初期化する累積加算手段を備え、
上記累積加算値の整数部からなるアドレス情報に基づき上記メモリ手段から読み出されたビデオ信号を用い、上記累積加算値の小数部からなる補間係数に基づいて線形補間処理を行う
ことを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置において、
上記原信号とされるビデオ信号は、1ライン内の画素数とフィールド内のライン数とが所定の規格に対応したビデオ信号であって、
上記補間間隔算出手段には、原信号の1ライン内の画素数およびフィールド内のライン数と、変換後の1ライン内の画素数およびフィールド内のライン数とが上記画サイズとして供給される
ことを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置において、
上記補間間隔算出手段、上記オフセット値出力手段、および上記累積加算手段とは、水平方向および垂直方向に対してそれぞれ具備される
ことを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置において、
上記オフセット値出力手段は、所定の上記補間間隔に対する上記オフセット値が予め記憶された記憶手段からなることを特徴とする画像処理装置。 - ビデオ信号が書き込まれるメモリを有し、該メモリから読み出されたビデオ信号に基づく画像のサイズを線形補間により変換する補間処理手段を備えた画像処理装置において、
原信号による画サイズおよび変換後の画サイズとから補間間隔を求める補間間隔算出手段と、
上記補間間隔に基づく補間位置に対して付加することによって上記原信号の画素位置と上記補間位置とが周期的に重ならないようなオフセット値を出力するオフセット値出力手段と
を有し、
上記補間処理手段は、上記オフセット値出力手段によってオフセットされた補間間隔に基づく補間位置に基づき線形補間処理を行うようにされ、
上記原信号の画サイズとして垂直方向のライン数Csと変換後の画サイズとして垂直方向のライン数Ctとの最大公約数Cで上記ライン数Csおよび上記ライン数Ctをそれぞれ除した値sおよび値tについて、値tが奇数のとき、上記オフセット値は1/2tとされ、該値tが偶数のとき、上記オフセット値はs/tからs/tの整数部分を差し引いた値の1/2とされる
ことを特徴とする画像処理装置。 - 請求項6に記載の画像処理装置において、
上記補間処理手段は、
上記補間間隔を累積加算し、1フィールド毎に該累積加算値を上記オフセット値に基づき初期化する累積加算手段を備え、
上記累積加算値の整数部からなるアドレス情報に基づき上記メモリ手段から読み出されたビデオ信号を用い、上記累積加算値の小数部からなる補間係数に基づいて線形補間処理を行う
ことを特徴とする画像処理装置。 - 請求項6に記載の画像処理装置において、
上記原信号とされるビデオ信号は、1ライン内の画素数とフィールド内のライン数とが所定の規格に対応したビデオ信号であって、
上記補間間隔算出手段には、原信号の1ライン内の画素数およびフィールド内のライン数と、変換後の1ライン内の画素数およびフィールド内のライン数とが上記画サイズとして供給される
ことを特徴とする画像処理装置。 - 請求項6に記載の画像処理装置において、
上記補間間隔算出手段、上記オフセット値出力手段、および上記累積加算手段とは、水平方向および垂直方向に対してそれぞれ具備される
ことを特徴とする画像処理装置。 - 請求項6に記載の画像処理装置において、
上記オフセット値出力手段は、所定の上記補間間隔に対する上記オフセット値が予め記憶された記憶手段からなることを特徴とする画像処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00891897A JP4022935B2 (ja) | 1997-01-21 | 1997-01-21 | 画像処理装置および処理方法 |
US09/008,041 US6067124A (en) | 1997-01-21 | 1998-01-16 | Image processing apparatus and processing method |
EP98300369A EP0854438A3 (en) | 1997-01-21 | 1998-01-20 | Image processing |
CNB981069665A CN1161971C (zh) | 1997-01-21 | 1998-01-21 | 图象处理装置和处理方法 |
KR1019980001639A KR100528272B1 (ko) | 1997-01-21 | 1998-01-21 | 화상처리장치및처리방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00891897A JP4022935B2 (ja) | 1997-01-21 | 1997-01-21 | 画像処理装置および処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10208030A JPH10208030A (ja) | 1998-08-07 |
JP4022935B2 true JP4022935B2 (ja) | 2007-12-19 |
Family
ID=11706048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00891897A Expired - Fee Related JP4022935B2 (ja) | 1997-01-21 | 1997-01-21 | 画像処理装置および処理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6067124A (ja) |
EP (1) | EP0854438A3 (ja) |
JP (1) | JP4022935B2 (ja) |
KR (1) | KR100528272B1 (ja) |
CN (1) | CN1161971C (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3734362B2 (ja) * | 1998-03-09 | 2006-01-11 | パイオニア株式会社 | 補間方法 |
JP2000059735A (ja) * | 1998-08-04 | 2000-02-25 | Sony Corp | 画像処理装置および方法、並びに提供媒体 |
EP1042914A1 (en) | 1998-08-07 | 2000-10-11 | Koninklijke Philips Electronics N.V. | Adaptive compression |
JP2000152121A (ja) * | 1998-11-13 | 2000-05-30 | Sony Corp | クロック生成回路、画像表示装置及び方法 |
JP3614324B2 (ja) * | 1999-08-31 | 2005-01-26 | シャープ株式会社 | 画像の補間システムおよび画像の補間方法 |
US7068329B1 (en) * | 1999-08-31 | 2006-06-27 | Ati International Srl | Method and system for providing a video signal |
JP3661584B2 (ja) * | 2000-01-28 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器 |
DE10066379B4 (de) | 2000-05-20 | 2008-07-10 | Trimble Jena Gmbh | Verfahren und Einrichtung zur Realisierung eines Informations- und Datenflusses für geodätische Geräte |
JP4178455B2 (ja) * | 2003-01-21 | 2008-11-12 | ソニー株式会社 | フレーム変換方法、フレーム変換回路および電子カメラ |
JP4715210B2 (ja) * | 2005-01-19 | 2011-07-06 | カシオ計算機株式会社 | カメラ装置 |
JP4708170B2 (ja) * | 2005-11-25 | 2011-06-22 | 株式会社イクス | 輪郭強調回路及び輪郭強調方法 |
CN102016996B (zh) * | 2008-09-29 | 2014-11-26 | 艾格瑞***有限公司 | 用于改进伺服数据操作的***和方法 |
JP5347786B2 (ja) * | 2008-11-18 | 2013-11-20 | セイコーエプソン株式会社 | 画像処理コントローラー、及び、印刷装置 |
US8117127B1 (en) * | 2008-11-25 | 2012-02-14 | Bank Of America Corporation | Currency recycler user roles |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2172167B (en) * | 1985-03-07 | 1988-06-15 | Sony Corp | Video signal processing |
GB2244622B (en) * | 1990-05-30 | 1994-06-15 | Sony Corp | Image signal processing |
JP3415883B2 (ja) * | 1993-06-23 | 2003-06-09 | 株式会社日立製作所 | 画像拡大圧縮回路 |
CA2129092C (en) * | 1993-10-04 | 1999-10-19 | Leon C. Williams | Image interpolation apparatus |
EP0677821A3 (en) * | 1994-04-14 | 1996-03-06 | Hewlett Packard Co | Enlargement of a digital image by slaving. |
-
1997
- 1997-01-21 JP JP00891897A patent/JP4022935B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-16 US US09/008,041 patent/US6067124A/en not_active Expired - Fee Related
- 1998-01-20 EP EP98300369A patent/EP0854438A3/en not_active Withdrawn
- 1998-01-21 KR KR1019980001639A patent/KR100528272B1/ko not_active IP Right Cessation
- 1998-01-21 CN CNB981069665A patent/CN1161971C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6067124A (en) | 2000-05-23 |
CN1198058A (zh) | 1998-11-04 |
EP0854438A2 (en) | 1998-07-22 |
KR19980070657A (ko) | 1998-10-26 |
CN1161971C (zh) | 2004-08-11 |
KR100528272B1 (ko) | 2006-03-16 |
EP0854438A3 (en) | 2000-05-03 |
JPH10208030A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4022935B2 (ja) | 画像処理装置および処理方法 | |
US8150198B2 (en) | Image processing apparatus and method and image display apparatus | |
JP2002515988A (ja) | 漸進的に走査された(progressive scanned)画像のテレビジヨン用入力フオーマツトへの変換用のシステムと方法 | |
JPS63313981A (ja) | ディジタルテレビジョン画像の動きベクトル処理装置 | |
JP3747523B2 (ja) | 画像処理装置および処理方法 | |
JP3419352B2 (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム記録媒体 | |
KR100497556B1 (ko) | 화상처리장치및방법 | |
JPH02134084A (ja) | テレビジョン標準方式変換配置 | |
JP2005038046A (ja) | シェーディング補正装置、シェーディング補正方法、シェーディング補正プログラム、シェーディング補正装置に用いる補間演算装置、補間演算方法、補間演算プログラム、並びにその応用装置 | |
KR100463552B1 (ko) | 큐빅 컨벌루션 보간 장치 및 방법 | |
JP4268696B2 (ja) | 画像処理装置および処理方法 | |
JP2011049696A (ja) | 画像処理装置及び画像処理方法 | |
JP3582540B2 (ja) | 解像度変換装置および解像度変換方法 | |
JP4682380B2 (ja) | 画像処理装置および画像処理方法 | |
TWI524776B (zh) | 倍頻解交錯方法及其控制器 | |
KR100463551B1 (ko) | 디지털 영상 스케일링 장치 | |
JP2007017989A (ja) | 画素数変換装置及び画素数変換方法 | |
KR100695916B1 (ko) | 큐빅 스프라인 보간을 이용한 이미지 스케일러 장치 | |
JPH04343584A (ja) | 画像データ処理装置 | |
US20110311162A1 (en) | Scaling method and device for image signals | |
JP2004193895A (ja) | 画像信号処理装置 | |
JP3752874B2 (ja) | 画像縮小処理装置 | |
JPH11187360A (ja) | 画像処理装置 | |
JP2000036041A (ja) | 画像拡大装置 | |
JP2004056474A (ja) | 画像処理装置とそのためのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |