JP4266692B2 - 磁気検出素子の製造方法 - Google Patents
磁気検出素子の製造方法 Download PDFInfo
- Publication number
- JP4266692B2 JP4266692B2 JP2003117751A JP2003117751A JP4266692B2 JP 4266692 B2 JP4266692 B2 JP 4266692B2 JP 2003117751 A JP2003117751 A JP 2003117751A JP 2003117751 A JP2003117751 A JP 2003117751A JP 4266692 B2 JP4266692 B2 JP 4266692B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer film
- track width
- gap
- gap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3912—Arrangements in which the active read-out elements are transducing in association with active magnetic shields, e.g. magnetically coupled shields
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
- G11B5/3932—Magnetic biasing films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
Description
【発明の属する技術分野】
本発明は、磁気抵抗効果を発揮する多層膜の上下に電極層が設けられた磁気検出素子の製造方法に係わり、特に前記多層膜内を流れる電流経路の絞り込み構造を容易に且つ精度良く形成することが可能な磁気検出素子の製造方法に関する。
【0002】
【従来の技術】
フリー磁性層、非磁性導電層、固定磁性層および反強磁性層の各層が膜厚方向に積層されて構成され、電流がこの多層膜の膜面と垂直方向に流れるCPP(Current Perpendicular to the Plane)型の磁気検出素子では、前記多層膜の膜面の面積(以下、素子サイズと言う)を小さくするとともに、前記多層膜の総膜厚を厚くしないと、抵抗変化量(ΔR)及び再生出力を効果的に大きくできず実用化に至らないことがわかっている。
【0003】
前記多層膜の膜面の面積を小さくすることは現在のフォトリソグラフィ技術では限界があるし、また総膜厚を厚くするとギャップ長が大きくなり再生特性の劣化に繋がるという問題があった。
【0004】
そのため前記多層膜内を流れる電流経路を、前記多層膜とは別部材を設けて絞込み、これによって抵抗変化量(ΔR)を向上させる方法がいくつかの文献に開示されている。
【0005】
【特許文献1】
US6,353,318 B1
【特許文献2】
US6,421,212 B1
【0006】
【発明が解決しようとする課題】
図15は、特許文献1の図7に示す磁気検出素子の製造過程の構造を書き写したものであり、前記磁気検出素子を記録媒体との対向面から見た部分断面図である。
【0007】
符号1は、下部電極層であり、前記下部電極層1の上に磁気抵抗効果を発揮する多層膜2が形成されている。前記多層膜2の上にはレジスト層3が設けられ、前記レジスト層3に覆われていない前記多層膜2のトラック幅方向(図示X方向)における両側端面2aが傾斜面に削られている。
【0008】
図15に示すように前記多層膜2の両側端面2a上には下部絶縁層(lower insulator)4が形成されている。前記下部絶縁層4は前記レジスト層3の下方部3cのトラック幅方向の両側に形成された切欠部3a内にも形成され、前記下部絶縁層4が前記多層膜2の上面2bにトラック幅方向(図示X方向)に所定間隔4aを空けて配置される。
【0009】
前記下部絶縁層4の上に形成される符号5の層は下地層、符号6は永久磁石層であり、前記永久磁石層6の上に形成される上部絶縁層(upper insulator)7のトラック幅方向の内側端部は、前記多層膜2の上面2bに形成された下部絶縁層4上に重なるように、前記レジスト層3の切欠部3a内に入り込んで形成されている。
【0010】
図15に示す磁気検出素子は、まず下部電極層1の上全面に多層膜2を形成した後、前記多層膜2上に任意の位置にレジスト層3を形成し、前記レジスト層3に覆われていない多層膜2の両側端面2aを削り、さらに前記両側端面2a上に下部絶縁層4、下地層5、永久磁石層6及び上部絶縁層7を連続して成膜する。そして前記レジスト層3を除去し、前記上部絶縁層7上から前記下部絶縁層4の間隔4a内から露出する多層膜2上にかけて上部電極層(図示しない)を形成する。
【0011】
特許文献1に記載された磁気検出素子の製造方法では、図15に示すように前記多層膜2の上面2bにトラック幅方向に所定間隔4aを空けた下部絶縁層4を配置させることができる。
【0012】
このため前記多層膜2内を流れる電流の経路は、前記多層膜2の上面2aの下部絶縁層4間に開けられた間隔4aの幅領域となり、電流の絞り込みを適切に行うことが可能であると考えられた。
【0013】
しかしながら特許文献1では、前記下部絶縁層4の形成は、前記多層膜2の両側端面2aを削り取った後に行われる。このため前記多層膜2を削り取ったときの磁紛が前記レジスト層3の上方部3bや下方部3cの周囲に付着してしまい、この磁紛の付着によって、前記切欠部3a内の空間が狭くなり、あるいは前記下部絶縁層4を成膜する際に、前記レジスト層3の上方部3bの周囲に前記磁紛が付着することでシャドー効果が強まり、前記切欠部3a内に下部絶縁層4を適切に入り込ませることが難しくなってしまう。
【0014】
前記下部絶縁層4は、例えば基板(図示しない)表面の垂直方向に対し斜め方向からの成膜角度でスパッタ成膜されるものであるが、前記切欠部3a内の空間が狭まり、あるいはシャドー効果が強まることで、前記下部絶縁層4を斜め方向からスパッタ成膜しても、前記多層膜2の上面2bに乗る下部絶縁層4の長さは短くなり、すなわち前記下部絶縁層4間に開けられる間隔4aが広まり、このため効果的に電流の絞り込み構造を実現できない。また前記多層膜2の上面2aに乗る下部絶縁層4の膜厚も所定寸法より薄く形成されやすい。図15に示す従来例では前記多層膜2の上面2aに乗る下部絶縁層4上には上部絶縁層7が更に重なるため、この2層で前記下部絶縁層4の間隔4a内を除く前記多層膜2と上部電極層間の絶縁性が保たれるという感じがするが、現実的には、前記上部絶縁層7を形成する前の段階では、前記レジスト層3の周囲には、下部絶縁層4、下地層5、永久磁石層6と同じ材料層が付着しているため、前記レジスト層3の切欠部3a内の空間はより狭まり、またシャドー効果もより強くなっている。このため図15のように前記上部絶縁層7を前記切欠部3a内にまで延出形成することは下部絶縁層4を多層膜2の上面2bに延出形成する以上に困難で、前記下部絶縁層4の間隔4a内を除く、前記多層膜2と上部電極層間の絶縁性は非常に低くなるものと考えられる。このような点からも図15に示す磁気検出素子の製造方法では効果的に電流経路の絞込み構造を形成することができない。
【0015】
次に図16は、特許文献2に記載された図10を書き写したものであり、製造工程中の磁気検出素子を記録媒体との対向面側から見た部分断面図である。図16は製造工程中の磁気検出素子の略右側領域のみを表している。図17は、特許文献2に図示されていないものの特許文献2の記載内容から図16の次に行われると考えられる製造工程中の磁気検出素子を記録媒体との対向面側から見た部分断面図である。図17も図16と同様に製造工程中の磁気検出素子の略右側領域のみを表している。
【0016】
符号10は基板であり、前記基板10の上には下部電極層11が形成され、前記下部電極層11の上には磁気抵抗効果を発揮する多層膜12、前記多層膜12の上には保護層13が形成されている。前記保護層13はAl2O3やSiO2などの無機絶縁材料で形成される。
【0017】
図16に示すように前記保護層13の上には、レジスト層17が形成される。図16に示すように、前記下部電極層11、多層膜12及び保護層13の両側端面14は削り取られ、前記両側端面14上から前記基板10上にかけて絶縁層15が形成される。さらに前記絶縁層15の上にはバイアス層16が形成されている。
【0018】
図16に示す状態の磁気検出素子は、まず基板10上に、下部電極層11、多層膜12及び保護層13を形成した後、前記保護層13の上にレジスト層17を所定形状に露光現像して形成し、前記レジスト層17に覆われていない前記下部電極層11、多層膜12及び保護層13の両側端面14を削り取る。その後、前記両側端面14上から前記基板10上にかけて絶縁層15を形成し、前記絶縁層15の上にバイアス層16を形成する。
【0019】
図17に示す工程では、前記保護層13に、図示しない上部電極層から前記多層膜12に電流を供給するための穴部(間隔)を形成するために、前記保護層13上に例えばレジスト層18などを形成し、前記保護層13の中央上のレジスト層18に穴部18aを露光現像によって形成する。そしてこの穴部18aから露出する前記保護層13を点線に示すようにエッチングなどで削って前記保護層13に穴部13aを形成するとともに、この穴部13aから前記多層膜12の上面を露出させる。この露出した前記多層膜12の上面の領域が電流経路となる。
【0020】
特許文献2に記載の磁気検出素子では、前記保護層13を予め多層膜12の上に形成し、後の工程で前記保護層13に穴部13aを形成することで前記多層膜12に対する電流経路の絞込み構造を実現しようとするものである。
【0021】
しかしながら図16及び図17に示す磁気検出素子の製造方法では、前記保護層13に穴部13aを設ける際に、エッチングの影響がその下の多層膜12にも及び前記多層膜12の上面を損傷させる恐れが高い。
【0022】
また図16工程でのレジスト層17を一旦除去し、その後、再びレジスト層18を形成するため、レジスト層18に穴部18aを形成する際のアライメント精度が低下し、よって前記保護層13に形成される穴部13aを所定位置に形成できないといった問題もある。またフォトリソグラフィー技術の限界により前記レジスト層18に微小な穴部18aを高精度に形成すること自体が非常に困難である。
【0023】
そこで本発明は上記従来の課題を解決するためのものであり、特に電流経路の絞込み構造を容易に且つ精度良く形成することが可能な磁気検出素子の製造方法を提供することを目的としている。
【0024】
【課題を解決するための手段】
本発明は、磁気抵抗効果を発揮する多層膜と、前記多層膜の下側に設けられた下部電極層と、前記多層膜の上側に設けられた上部電極層と、を有する磁気検出素子の製造方法において、
(a)前記下部電極層の上側に、前記多層膜を成膜する工程と、
(b)前記多層膜の上面に、トラック幅方向に所定の間隔が空いた第1ギャップ層を成膜する工程と、
(c)前記多層膜及び第1ギャップ層のトラック幅方向における両側を削り、前記多層膜及び第1ギャップ層を所定形状に画定する工程と、
(d)前記第1ギャップ層上から前記所定の間隔内へ前記上部電極層を形成する工程と、
を有することを特徴とするものである。
【0025】
本発明での磁気検出素子の製造方法では、(b)工程で、下部電極層の上側に形成された多層膜の上面にまずトラック幅方向に所定の間隔が空いた第1ギャップ層を形成する。すなわち従来例の図15のように、多層膜2の両側端面2aを削った後に下部絶縁層4を形成するものではない。また従来例の図16および図17のように、前記保護層13を成膜後、前記保護層13に後の工程で穴部13aを形成するのではなく、最初からトラック幅方向に所定間隔が空けられた第1ギャップ層を前記多層膜上に成膜するのである。
【0026】
そして前記(c)工程で、前記多層膜及び第1ギャップ層の両層のトラック幅方向における両側端面を削るのである。このため従来例の図15で説明したように、第1ギャップ層の形成の際に、前記多層膜の両側端面を削ったことによる磁紛の付着が問題となることはなく、また従来例の図16及び図17のように、第1ギャップ層を成膜した後に前記第1ギャップ層に多層膜にまで通じる穴部を形成するわけではないので、前記多層膜の上面にエッチングによる損傷を与えるといった問題も生じない。
【0027】
よって本発明における磁気検出素子の製造方法によれば、従来に比べて、第1ギャップ層に形成された所定間隔を、精度良く且つより微小なサイズで形成でき、電流経路の絞込み構造を容易に形成でき、抵抗変化量(ΔR)及び再生出力の高い磁気検出素子を製造することが可能である。
【0028】
また本発明では、前記(c)工程では、前記第1ギャップ層上及び前記間隔内に設けられ、トラック幅方向における幅寸法が所定寸法とされたマスク層を用い、このマスク層のトラック幅方向における最外の両側端面よりもトラック幅方向の外側に位置する第1ギャップ層及び多層膜を削ることによって行い、その後、前記マスク層を除去することが好ましい。この発明のように前記(c)工程でマスク層を用いて前記第1ギャップ層及び多層膜の両側端面を削り込むことによって、前記多層膜及び第1ギャップ層を所定形状に画定しやすい。
【0029】
また本発明では、前記(b)工程及び前記(c)工程は一つのマスク層を兼用して行われることが好ましい。
【0030】
かかる場合、前記マスク層は下方部と上方部とで構成され、前記下方部には、トラック幅方向の両側に切欠部が設けられて前記下方部のトラック幅方向への幅寸法が前記上方部のトラック幅方向への幅寸法に比べて小さくなっており、
、前記(b)工程で、前記マスク層を前記多層膜の上面に形成し、前記マスク層の切欠部内も含めて前記マスク層に覆われていない前記多層膜上に第1ギャップ層を成膜し、このとき前記第1ギャップ層には前記マスク層の下方部が介在することによる前記所定の間隔が空けられ、
前記(c)工程で、前記マスク層の上方部のトラック幅方向の両側端面よりもトラック幅方向の外側に位置する前記第1ギャップ層及び多層膜を削ることが好ましい。
【0031】
上記の工程であれば、前記(b)工程と前記(c)工程とを一つのマスク層を用いることで行うことができる。たった一つのマスク層のみで第1ギャップ層の形成、多層膜及び第1ギャップ層の両側端面の削り込みを行うことができるから、製造工程が非常に簡単になり、また第1ギャップ層の形成、多層膜及び第1ギャップ層の両側端面の削り込みを、いわゆるセルフアラインによって高精度に行うことが可能である。
【0032】
また本発明では、前記(b)工程では前記(c)工程と異なるマスク層を用いて行われてもよい。
【0033】
かかる場合、前記(b)工程で使用される第1マスク層は、下方部と上方部とで構成され、前記下方部には、トラック幅方向の両側に切欠部が設けられて前記下方部のトラック幅方向への幅寸法が前記上方部のトラック幅方向への幅寸法に比べて小さくなっており、
前記(b)工程で、前記第1マスク層を前記多層膜の上面に形成し、前記第1マスク層の切欠部内も含めて前記第1マスク層に覆われていない前記多層膜上に第1ギャップ層を成膜し、このとき前記第1ギャップ層には前記第1マスク層の下方部が介在することによる前記所定の間隔が空けられ、
前記第1マスク層を除去した後、
前記(c)工程で、前記第1ギャップ層上及び前記間隔内に、前記第1マスク層の下方部のトラック幅方向における幅寸法よりも大きく、且つ前記第1マスク層の上方部のトラック幅方向における幅寸法よりも小さい幅寸法を有する第2マスク層を設け、前記第2マスク層のトラック幅方向における両側端面よりもトラック幅方向の外側に位置する第1ギャップ層及び多層膜を削り、その後、この第2マスク層を除去することが好ましい。
【0034】
前記(b)工程と前記(c)工程は別々のマスク層を用いて行われる。前記(c)工程で用いられる第2マスク層は、トラック幅方向における幅寸法が前記(b)工程で用いられた第1マスク層の上方部のトラック幅方向における幅寸法よりも小さくなっており、このため前記(c)工程で第2マスク層を用いて両側端面が削られた多層膜のトラック幅方向への幅寸法を、前記(b)工程及び前記(c)工程を同一のマスク層を用いて前記多層膜の両側端面を削った場合に比べて小さくできる。
【0035】
前記多層膜のトラック幅方向への幅寸法を小さくできることで前記多層膜の光学的トラック幅(Opti-Tw)を小さくでき、その結果、前記多層膜内において第1ギャップ層に開けられた間隔より電流経路が広がった場合でも、磁気的トラック幅(Mag-Tw)の狭小化を実現することができる。
【0036】
また上記した本発明の磁気検出素子の製造方法において、前記マスク層の下方部と上方部とは別種類のレジストで形成されることが好ましく、具体的には、前記マスク層の下方部として用いられるレジストは、現像速度が、前記上方部として用いられるレジストに比べて速い材質であることが好ましい。これによって前記レジスト層の下方部のトラック幅方向の両側に切欠部を形成でき、前記レジスト層の下方部のトラック幅方向における幅寸法を前記レジスト層の上方部のトラック幅方向における幅寸法よりも小さくできる。
【0037】
この結果、前記第1ギャップ層のトラック幅方向における所定間隔を効果的に狭くでき、電流経路がより小さく絞り込まれた構造を実現することが可能である。
【0038】
また本発明では、前記(c)工程と(d)工程との間で、前記多層膜及び第1ギャップ層のトラック幅方向における両側に第1ギャップ層とは別のギャップ層を形成することが好ましい。
【0039】
また本発明では、前記(c)工程と(d)工程との間で、前記多層膜及び第1ギャップ層のトラック幅方向における両側に第2ギャップ層を形成し、さらに前記第2ギャップ層の上にバイアス層及び第3ギャップ層を形成し、前記(d)工程で、前記第1ギャップ層上から前記所定の間隔内に形成される前記上部電極層を前記第3ギャップ層上にも延出して形成することが好ましい。
【0040】
また本発明では、前記(c)工程と(d)工程との間で、前記多層膜を所定形状に画定するためのマスク層を利用して、前記第2ギャップ層、バイアス層及び第3ギャップ層を連続して成膜することが好ましい。これにより前記第2ギャップ層、第3ギャップ層及びバイアス層を所定位置にアライメント精度良く且つ容易に形成することが可能である。
【0041】
【発明の実施の形態】
図1は、本発明における実施形態の磁気検出素子を記録媒体との対向面と平行な方向(X−Z面と平行な方向)から切断し、その切断面を前記記録媒体との対向面側から見た部分断面図である。
【0042】
図1に示す磁気検出素子は、記録媒体に記録された外部信号を再生するためのGMRヘッドである。図示されていないが、この磁気検出素子の上に記録用のインダクティブヘッドが積層されていてもよい。
【0043】
なお以下において、「トラック幅方向」とは図示X方向と平行な方向であり、この方向は外部磁界によって磁化方向が変動する領域の幅方向のことであり、例えば、フリー磁性層の外部磁界が印加されていないときの磁化方向であり、また「ハイト方向」とは図示Y方向と平行な方向であり、記録媒体からの洩れ磁界方向もこの方向と一致しており、また図示Z方向は記録媒体の進行方向を指している。
【0044】
また磁気検出素子が浮上式の磁気ヘッドに用いられる場合、「記録媒体との対向面」とは、いわゆるABS面(Air Bearing Surface)のことである。
【0045】
図1に示す磁気検出素子は、例えばアルミナ−チタンカーバイト(Al2O3−TiC)で形成されたスライダのトレーリング端面上に形成される。スライダは、記録媒体との対向面と逆面側で、ステンレス材などによる弾性変形可能な支持部材と接合され、磁気ヘッド装置が構成される。
【0046】
図1に示す符号20は、NiFe合金などの磁性材料で形成された下部シールド層である。前記下部シールド層20は下部電極層も兼ね備える。
【0047】
図1に示す前記下部シールド層20の図示中央には、多層膜21が形成されている。
【0048】
前記多層膜21は、下からシードレイヤ22、反強磁性層23、固定磁性層24、非磁性材料層25、フリー磁性層26及び保護層27の順に積層形成されたものである。
【0049】
前記シードレイヤ22は、例えばNiFe合金、NiFeCr合金やCrなどで形成される。前記シードレイヤ22を形成することで、前記シードレイヤ上に形成される各層の膜面と平行な方向における結晶粒径を大きくでき、耐エレクトロマイグレーションの向上に代表される通電信頼性の向上や抵抗変化率(ΔR/R)の向上などをより適切に図ることができる。
【0050】
前記反強磁性層23は、元素X(ただしXは、Pt,Pd,Ir,Rh,Ru,Osのうち1種または2種以上の元素である)とMnとを含有する反強磁性材料で形成されることが好ましい。あるいは前記反強磁性層23は、元素Xと元素X′(ただし元素X′は、Ne,Ar,Kr,Xe,Be,B,C,N,Mg,Al,Si,P,Ti,V,Cr,Fe,Co,Ni,Cu,Zn,Ga,Ge,Zr,Nb,Mo,Ag,Cd,Sn,Hf,Ta,W,Re,Au,Pb、及び希土類元素のうち1種または2種以上の元素である)とMnを含有する反強磁性材料により形成されることが好ましい。
【0051】
これらの反強磁性材料は、耐食性に優れしかもブロッキング温度も高く次に説明する固定磁性層24との界面で大きな交換結合磁界を発生し得る。また前記反強磁性層23は80Å以上で300Å以下の膜厚で形成されることが好ましい。
【0052】
次に固定磁性層24は、NiFe合金、CoFe合金、CoFeNi合金などの磁性材料の単層あるいは多層構造で形成される。より好ましくは前記固定磁性層24は2層の磁性層とその間にRuなどで形成された非磁性中間層が介在する3層の積層フェリ構造である。積層フェリ構造である場合、前記固定磁性層24を構成する2層の磁性層は互いに反平行状態(このとき2層の磁性層は一方が図示Y方向に、他方が図示Y方向とは逆方向に)に磁化固定される。
【0053】
前記非磁性材料層25は例えばCuなどの電気抵抗の低い導電性材料によって形成される。前記非磁性材料層25は例えば25Å程度の膜厚で形成される。
【0054】
次に前記フリー磁性層26は、NiFe合金、CoFe合金、CoFeNi合金などの磁性材料の単層構造あるいは多層構造で形成される。前記フリー磁性層26の全体の膜厚は、20Å以上で100Å以下程度の膜厚で形成されることが好ましい。
【0055】
前記フリー磁性層26は前記した積層フェリ構造であってもよい。かかる場合、前記フリー磁性層26を構成する2層の磁性層は反平行状態(このとき、2層の磁性層のうち一方が図示X方向に、他方が図示X方向とは逆方向)に磁化されるが、固定磁性層24と異なって外部磁界に対し磁化変動する程度に弱く単磁区化された状態である。またフリー磁性層26の磁化は外部磁界が印加されていない状態のとき固定磁性層24の固定磁化方向とほぼ直交を成している。
【0056】
前記フリー磁性層26上に設けられた保護層27は、Ta、RuまたはCuなどの非磁性材料で形成される。また前記保護層27は、例えばAl2O3やSiO2などの絶縁材料で形成されてもよいが、かかる場合、前記保護層27を薄く形成して、前記上部シールド層と下部シールド層20間に流れる電流が、前記保護層27の部分で遮断されないようにすることが必要である。前記保護層27の膜厚は20〜300Åで形成されることが好ましい。
【0057】
図1に示す磁気検出素子では、前記多層膜21のトラック幅方向(図示X方向)における両側端面21a,21aが、下方に向かうほど前記多層膜21のトラック幅方向への幅寸法が徐々に広がる傾斜面あるいは湾曲面として形成される。
【0058】
図1に示すように前記多層膜21の上面21bには、そのほぼ中央に所定の間隔T1を空けて両側に対向する第1ギャップ層28が設けられている。前記第1ギャップ層28はAl2O3やSiO2などの絶縁材料で形成される。また前記第1ギャップ層28の膜厚は20Å〜100Åの範囲内である。ここで第1ギャップ層28の膜厚とは、最大膜厚のことを指している。
【0059】
図1に示すように前記第1ギャップ層28のトラック幅方向における内側先端部28aは、上方に向けて徐々に前記間隔T1が大きくなるように湾曲した面となっている。このように前記内側先端部28aが湾曲面となるのは後述する製造方法に起因するものである。
【0060】
図1に示す第1ギャップ層28間の間隔T1は、最小幅寸法で30nm〜50nm程度である。
【0061】
図1に示すように前記第1ギャップ層28のトラック幅方向における外側端面28bは、前記多層膜21の両側端面21aと連続した面となっている。
【0062】
図1に示すように前記多層膜21の両側端面21a上及び第1ギャップ層28の外側端面28b上から、前記両側端面21aよりもさらにトラック幅方向の両側に広がる下部シールド層20上にかけて第2ギャップ層29が形成されている。前記第2ギャップ層29は、Al2O3やSiO2などの絶縁材料で形成されている。
【0063】
図1に示すように前記第2ギャップ層29の上にはCoPtやCoCrPtなどの硬磁性材料で形成されたハードバイアス層30が形成されている。さらに前記ハードバイアス層30上にはAl2O3やSiO2などの絶縁材料で形成された第3ギャップ層31が形成されている。すなわち前記ハードバイアス層30はその上下が第2ギャップ層29と第3ギャップ層31とで挟まれた状態になっている。
【0064】
図1に示すように前記第3ギャップ層31上から第2ギャップ層28上、さらには前記第2ギャップ層28間に開けられた間隔T1内から露出する多層膜21の上面21bにかけて上部シールド層32が形成されている。前記上部シールド層32はNiFe合金などの磁性材料で形成される。前記上部シールド層32は上部電極層をも兼ね備える。
【0065】
図1に示す磁気検出素子は、電極として機能する下部シールド層20及び上部シールド層32が前記多層膜21の上下に接して形成され、前記シールド層20、32から流れる電流が前記多層膜21内を膜面と垂直方向(図示Z方向)に流れるCPP(current perpendicular to the plane)型と呼ばれる構造である。
【0066】
図1に示す実施形態では、前記多層膜21上に第1ギャップ層28が形成され、前記第1ギャップ層28間に開けられた間隔T1によって電流経路が絞り込まれている。
【0067】
図1では多層膜21を構成するフリー磁性層26の上面のトラック幅方向における幅寸法でトラック幅Twが決定される。このトラック幅Twは物理的な幅であり光学的トラック幅(Opti-Tw)と呼ばれる。
【0068】
一方、前記フリー磁性層26内のうち外部磁界に対して磁化変動を起こし、磁気抵抗効果を生じさせる領域で且つシールド層20,32からの電流が流れる領域を磁気的トラック幅(Mag-Tw)と呼んでいる。
【0069】
図1に示す実施形態では、中央に間隔T1を開けた第1ギャップ層28を多層膜21の上面21bに設け、電流経路を絞り込むことで前記磁気的なトラック幅Mag-Twを小さくすることができる。この結果、抵抗変化量(ΔR)及び再生出力の向上を適切に図ることが可能になっている。
【0070】
前記磁気的なトラック幅Mag-Twを小さくするには、光学的トラック幅Opti-Tw自体も小さいことが好ましい。それは第1ギャップ層28間に開けられた間隔T1で電流経路を絞っていても、多層膜21内を流れる電流が多層膜21内で広がりながら流れると、それだけ磁気的なトラック幅Mag-Twも広がってしまうため、光学的トラック幅Opti-Tw自体も小さくして磁気的なトラック幅Mag-Twの広がりを抑制するためである。
【0071】
前記光学的トラック幅Opti-Twは0.05μm〜0.15μmの範囲内であることが好ましい。
【0072】
図1に示す実施形態では前記多層膜21のトラック幅方向の両側に形成されているハードバイアス層30の上下にギャップ層29,31を設けているから、シールド層20,32から多層膜21へ流れる電流が前記ハードバイアス層30に分流することもなく、再生出力の向上をより適切に図ることが可能になっている。
【0073】
なお図1に示す実施形態では、多層膜21の両側端面21aはその下面から上面21bにかけての全体に形成されているが、例えば前記多層膜21を構成する反強磁性層23の少なくとも一部が、その上に形成される各層の両側端面21aよりもトラック幅方向の両側に長く延びる構造であってもよい。
【0074】
また図1に示す実施形態では、下から反強磁性層23、固定磁性層24、非磁性材料層25及びフリー磁性層26の順で積層されていたが、これが逆の順で積層されていてもよい。
【0075】
また図1に示す実施形態では前記多層膜21のトラック幅方向の両側にハードバイアス層30が設けられており、前記ハードバイアス層30からの縦バイアス磁界によって前記フリー磁性層26の磁化がトラック幅方向に単磁区化されるようになっているが、前記フリー磁性層26を単磁区化する方法はハードバイアス方式に限らず、イオン注入などによって前記フリー磁性層26に一軸異方性を付与する方法やエクスチェンジバイアス方式などを採用できる。かかる場合、前記多層膜21の両側にハードバイアス層30の形成が不要になるが、前記多層膜21の両側には単層のギャップ層などを埋めて下部シールド層20と上部シールド層32間の絶縁性を確保すればよい。
【0076】
図1に示す磁気検出素子は以下の方法によって形成される。図2ないし図6に示す製造工程は本発明における第1の製造方法を示す工程図であり、各図は製造工程中の磁気検出素子を記録媒体との対向面側から見た部分断面図である。
【0077】
図2に示す工程では、NiFe合金などの磁性材料から成る下部シールド層20上の全面に下からシードレイヤ22、反強磁性層23、固定磁性層24、非磁性材料層25、フリー磁性層26及び保護層27の順に積層する。各層の材質については図1で説明した通りである。また各層はスパッタ法や蒸着法などによって形成される。図2では前記シードレイヤ22から保護層27までの各層で多層膜21が構成される。
【0078】
次に図3に示す工程では、前記多層膜21の上面21bに露光現像によって図3に示す形状のレジスト層40を形成する。前記レジスト層40は図面上、前記多層膜21の上面21bのほぼ中央に設けられる。このとき、露光光として電子ビームを用いることが前記レジスト層40の幅を狭く形成できる点で好ましい。
【0079】
図3に示すレジスト層40は下方部40aと上方部40bとで構成される。図3に示すように前記レジスト層40の下方部40aのトラック幅方向(図示X方向)における幅寸法T2は、前記レジスト層40の上方部40bのトラック幅方向における幅寸法T3に比べて小さくなっており、前記レジスト層40はその下方部40aの両側に切欠部40cが形成された形状となっている。
【0080】
前記レジスト層40の下方部40aの幅寸法T2は30nm〜50nmの範囲内であることが好ましい。また前記レジスト層40の上方部40bの幅寸法T3は、0.1μm〜0.2μmの範囲内で形成される。
【0081】
前記レジスト層40を形成後、前記レジスト層40に形成された切欠部40c内も含めて前記レジスト層40に覆われていない前記多層膜21の上面21bに第1ギャップ層28を形成する。前記第1ギャップ層28はスパッタ法や蒸着法などによって形成される。
【0082】
前記第1ギャップ層28を前記レジスト層40に形成された切欠部40c内にも適切に成膜するには、前記第1ギャップ層28を成膜する際のスパッタ角度θ1を垂直方向(図示Z方向)に対して斜めに傾けて行う。前記スパッタ角度θ1は40°〜80°の範囲内であることが好ましい。前記スパッタ角度θ1をこの範囲内にすることで前記レジスト層40の切欠部40c内にも適切に第1ギャップ層28を成膜することができる。
【0083】
図3に示すような下方部40aに切欠部40cがあるレジスト層40を用い、斜め方向から第1ギャップ層28を成膜した場合、前記レジスト層40の下方部40aの両側端面に近い部分には前記第1ギャップ層28が成膜されにくいため前記第1ギャップ層28のトラック幅方向(図示X方向)における内側先端部28aは図3に示すように湾曲した形状になる。
【0084】
また前記第1ギャップ層28の膜厚は20Å〜100Åの範囲内であることが好ましい。なおここで言う「膜厚」とは最大膜厚を指す。前記第1ギャップ層28の膜厚がこれ以上薄くなると、電流経路の絞込み層としての効果が薄れ、前記第1ギャップ層28を介して多層膜21に電流が流れやすくなってしまう。一方、前記第1ギャップ層28を上記範囲内で形成すれば電流経路の絞込み層としては十分にその役割を果たすため、上記範囲以上に厚く形成する必要はなく、厚くしすぎると後工程でレジスト層40を除去しづらくなるなどの問題が発生しやすい。また前記第1ギャップ層28をスパッタ成膜したときにレジスト層40の上方部40bの周囲にも前記第1ギャップ層28と同じ材料層28cが付着する。
【0085】
図3のように、下方部40aに切欠部40cのあるレジスト層40を用いて、前記レジスト層40の下方部40aの両側に第1ギャップ層28を成膜することで、前記第1ギャップ層28には前記レジスト層40の下方部40aが介在することによる所定間隔T1が空けられる。前記所定間隔T1は前記レジスト層40の下方部40aのトラック幅方向における幅寸法T2とほぼ同じである。従って前記所定間隔T1は30nm〜50nmの範囲内で形成されることになる。
【0086】
次に図4に示す工程では、前記レジスト層40の上方部40bの両側端面40b1,40b1よりもトラック幅方向(図示X方向)の外方に位置する第1ギャップ層28及び多層膜21をエッチングで除去する。そのエッチング面は点線で示されている。
【0087】
図4に示すように前記エッチング面は第1ギャップ層28の外側端面28b及び多層膜21の両側端面21aが連続した傾斜面として構成される。前記外側端面28b及び両側端面21aは傾斜面でなく湾曲面であってもよい。
【0088】
また前記エッチングで削り取る領域は、点線で示される前記多層膜21の両側端面21aの全てでなくてもよく、例えば図4の一点鎖線で示すように、前記多層膜21を構成する反強磁性層23の少なくとも一部が前記両側端面21aよりもトラック幅方向の外方に長く延出して残るようにエッチング深さを制御してもよい。
【0089】
図4工程におけるエッチングの方向は、図4に示すように多層膜21の膜面に対してほぼ垂直方向である。このため前記多層膜21は前記レジスト層40の上方部40bの両側端面40b1,40b1よりもトラック幅方向の外方に位置する多層膜21の領域が主に前記エッチングによって削り取られ、前記レジスト層40の切欠部40c下にある前記多層膜21は前記エッチングの影響を受けにくいものとなっている。
【0090】
このため前記エッチング工程後に残された前記多層膜21を構成するフリー磁性層26の上面のトラック幅方向における幅寸法は、前記レジスト層40の上方部40bの幅寸法T3とほぼ同等になり、前記フリー磁性層26の上面の幅寸法が光学的トラック幅Opti-Twとなる。従って前記光学的トラック幅Opti-Twはレジスト層40の上方部40bの幅寸法とほぼ同じ0.1μm〜0.2μmの範囲内で形成される。
【0091】
図4でのエッチング工程の終了後における磁気検出素子の構造が図5に示されている。
【0092】
図5に示すように前記多層膜21の両側端面21a,21aよりもトラック幅方向の外方に空間部A,Aが設けられる。この空間部Aでは、前記多層膜21の両側端面21aよりもさらにトラック幅方向の外方に延びる下部シールド層20の上面が露出した状態にある。
【0093】
この図5の状態で、前記多層膜21の両側端面21a,21aを若干サイドエッチングするなどしてクリーニングすることが好ましい。このクリーニング工程を施すことで次の図6工程に移る前に前記多層膜21の両側端面21aに形成された酸化層などの不純な層を除去することができるとともに、前記多層膜21のトラック幅方向における幅寸法を小さくすることができる。特に図4のエッチング工程では、第1ギャップ層28を削った後に、多層膜21の削りこみ工程に入るため、前記第1ギャップ層28を削ったときに出る磁紛がレジスト層40に付着し、既にレジスト層40の上方部40bの両側端面40b1,40b1に付着している材料層28cとともに前記磁紛の付着によって、前記多層膜21の両側端面21aを削り込んでいく時に、前記レジスト層40の両側端面40b1,40b1間の幅寸法T3よりも、前記多層膜21はトラック幅方向への幅寸法が広がって残りやすくなり前記多層膜21の光学的トラック幅Opti-Twが広がりやすくなる。よって上記したサイドエッチングを施して前記光学的トラック幅Opti-Twをより小さくすることが好ましい。
【0094】
そして図6に示す工程では前記空間部A内に、まず第2ギャップ層29をスパッタ法あるいは蒸着法などで成膜する。前記第2ギャップ層29は前記多層膜21の両側端面21aよりもトラック幅方向の外方に延出する下部シールド層20の上面から前記多層膜21の両側端面21a上にかけて形成される。前記第2ギャップ層29の成膜時におけるスパッタ方向は多層膜21の膜面に対してほぼ垂直方向である。
【0095】
このため前記第2ギャップ層29は、前記レジスト層40の下方部40bの両側にある切欠部40c内には成膜されにくい。また前記第2ギャップ層29は前記多層膜21の両側端面21aよりも前記下部シールド層20上に厚く成膜されやすい。
【0096】
前記第2ギャップ層29を成膜する際のスパッタ角度は多層膜の膜面の垂直方向に対し5°〜60°の範囲内であることが好ましい。
【0097】
次に前記第2ギャップ層29の上に硬磁性材料製のハードバイアス層30を成膜し、さらに前記ハードバイアス層30の上に第3ギャップ層31を成膜する。前記ハードバイアス層30及び第3ギャップ層31は、第2ギャップ層29と同じようにスパッタ角度を多層膜21の膜面に対してほぼ垂直方向にして成膜される。
【0098】
このため前記ハードバイアス層30及び第3ギャップ層31も前記レジスト層40に形成された切欠部40c内には成膜されにくくなっている。
【0099】
ところで前記第2ギャップ層29及び第3ギャップ層31は前記多層膜21の上面21bに設けられた第1ギャップ層28上に重なるように、前記レジスト層40の切欠部40c内にまで成膜されても、第1ギャップ層28を設けたことの物としての効果(電流経路を適切に絞り込むという効果)は損なわれず、むしろその効果を強める結果となる。
【0100】
しかしながら図6工程では、前記第2ギャップ層29及び第3ギャップ層31は前記レジスト層40の切欠部40c内にまで成膜されないようにすることが製造工程を容易化する上において好ましい。それは仮に前記第2ギャップ層29及び第3ギャップ層31が前記レジスト層40の切欠部40c内にまで成膜されると前記切欠部40の高さH1はせいぜい30nm〜60nmの範囲内であるから、前記切欠部40c内に第1ギャップ層28,第2ギャップ層29及び第3ギャップ層31が成膜されていない空間が残りにくく、あるいは残っても前記空間が非常に小さくなってしまい、この空間内から溶剤を入れて前記レジスト層40を溶解・除去する工程が非常に困難なものになる。
【0101】
また上記したように第1ギャップ層28を、第1ギャップ層28の上下に対向する多層膜21と次の工程で形成される上部シールド層32間の絶縁性を確保する十分な寸法で形成することが可能であるので、前記第1ギャップ層28の上に第2ギャップ層29及び第3ギャップ層31を重ねて形成した場合の電流経路の絞込み効果を、第1ギャップ層28の単層形成の場合に比べて飛躍的に向上させることはなく、また電流経路の絞込み効果以外の新たな効果も期待できない。このため第1ギャップ層28の上に第2ギャップ層29及び/または第3ギャップ層31を重ねて形成することの技術的意義が乏しい。よってスムーズな磁気検出素子の製造を実現するには図5に示す空間A内にのみ第2ギャップ層29及び第3ギャップ層31を設けることが好ましい。
【0102】
図6工程後、前記レジスト層40を除去し、さらに前記第3ギャップ層31上から第1ギャップ層28上、さらには前記第1ギャップ層28間に空けられた間隔T1内から露出する多層膜21上にかけて上部シールド層32を形成する。これによって図1に示す磁気検出素子が完成する。
【0103】
図2ないし図6に示す製造方法では、まず図2及び図3に示すように、多層膜21を下部シールド層20上全面に形成した後、前記多層膜21上に下方部40bに切欠部40cを有するレジスト層40を設け、前記切欠部40c内も含めて前記レジスト層40に覆われていない前記多層膜21上に第1ギャップ層28を成膜し、図4に示すように、その後、前記多層膜21及び第1ギャップ層28の両側端面21a,28bを削り取ったことに特徴点がある。
【0104】
すなわち図15に示す従来例では、多層膜2の両側端面2aを所定形状に削った後に、レジスト層3に設けられた切欠部3a内も含めて下部絶縁層4を形成していたが、この方法では前記多層膜2を削ったときの磁紛が前記レジスト層3の周囲に付着するため、前記レジスト層3の切欠部3a内に所定幅及び所定膜厚で前記下部絶縁層4を延出形成しにくく、電流経路の絞込み効果が低下するという問題があった。
【0105】
それに対し本発明では、予めトラック幅方向に所定間隔T1が空けられた第1ギャップ層28を形成した後に前記第1ギャップ層28及び多層膜21の両側端面28b,21aを削るため、この削ったときの磁紛の悪影響が前記第1ギャップ層28を成膜する際には無く、前記レジスト層40の切欠部40c内に所定幅及び所定膜厚で第1ギャップ層28を延出形成しやすい。
【0106】
この結果、本発明では、前記第1ギャップ層28間に形成された所定間隔T1を30nm〜50nmの非常に微小な空間として形成できるとともに、第1ギャップ層28の上下に存在する多層膜21と上部シールド層32間の絶縁性も十分に確保できるため従来に比べて、電流経路の絞込み効果に優れ、磁気的トラック幅Mag−Twが狭く、抵抗変化量(ΔR)及び再生出力を大きくできる磁気検出素子の構造を簡単な方法で製造できる。
【0107】
また図2ないし図6に示す製造方法では、図3で形成された、たった一つのレジスト層40を用いて第1ギャップ層28の製造、多層膜21及び第1ギャップ層28の両側端面21a,28bの削りこみ,第2ギャップ層29、ハードバイアス層30及び第3ギャップ層31の製造を全て行うことが可能である。
【0108】
このように一つのレジスト層40のみを用いて上記の工程を全て行うセルフアラインによる製法によって、多層膜21の上面21bに対する第1ギャップ層28に形成された間隔T1の位置などのアライメント精度を簡単な方法で向上させることが可能である。
【0109】
また本発明では、レジスト層40を用いたことで、第1ギャップ層28を成膜した段階で既に前記第1ギャップ層28には所定間隔T1が空けられている。このため図16及び図17に示す従来例のように、前記第1ギャップ層28に後工程で穴部を形成して多層膜の一部を露出させる必要がなく、図16及び図17に示す従来例に比べて製造方法が容易で且つ多層膜21の上面21bをエッチングなどによって傷つけるといった問題も生じない。
【0110】
ところで図2ないし図6に示す製造方法では、第1ギャップ層28のトラック幅方向に空けられた間隔T1を狭く形成でき、電流経路の絞込み効果を向上させ磁気的トラック幅Mag-Twを小さくできると説明したが、多層膜21を流れる電流が前記多層膜21内で前記間隔T1より広がりながら流れるとそれだけ磁気的トラック幅Mag-Twが広がってしまう。そして前記磁気的トラック幅Mag-Twの可能な広がり幅は光学的トラック幅Opti-Twの幅寸法とイコールとなる。
【0111】
このため前記光学的トラック幅Opti-Twもできる限り小さく形成できるようにした方が、多層膜21内での電流経路の広がりを抑制でき磁気的トラック幅Mag-Twの狭小化を実現できて好ましい。
【0112】
図7ないし図10に示す本発明における磁気検出素子の第2の製造方法は、図2ないし図6に示す磁気検出素子の製造方法に比べて、前記光学的トラック幅Opti-Twをより狭く形成できる方法を提供するものである。
【0113】
図7ないし図10に示す工程図は、製造工程中における磁気検出素子の構造を記録媒体との対向面から見た部分断面図である。
【0114】
図7工程では、下部シールド層20上に下からシードレイヤ22,反強磁性層23,固定磁性層24,非磁性材料層25,フリー磁性層26及び保護層27をこの順で積層形成する。前記シードレイヤ22から保護層27までの各層を合わせて多層膜21と称する。
【0115】
図7に示すように、前記保護層27の上に下部レジスト層50と上部レジスト層51を塗布する。前記下部レジスト層50と上部レジスト層51を合わせて第1レジスト層52と呼ぶ。
【0116】
ここで前記下部レジスト層50の方が上部レジスト層51よりも現像速度が速い。そのため、図7に示すように露光現像によって、下部レジスト層50は一点鎖線間にある符号50aの狭い領域しか残らず、一方、上部レジスト層51は点線間にある符号51aの広い領域が残る。
【0117】
前記露光現像によって残された下部レジスト層50のトラック幅方向(図示X方向)への幅寸法はT4で、前記露光現像によって残された上部レジスト層51のトラック幅方向への幅寸法はT5である。前記下部レジスト層50の幅寸法T4は30nm〜50nmの範囲内で形成されることが好ましい。このとき前記上部レジスト層51の幅寸法T5は0.1μm〜0.2μmの範囲内である。
【0118】
なお図3工程で使用されるレジスト層40も、図7と同様に2層のレジスト層50,51で構成されたものであってもよい。
【0119】
図8に示すように、前記多層膜21上に残された第1レジスト層52は、下部レジスト層50aと上部レジスト層51aの積層構造であり、前記下部レジスト層50aのトラック幅方向(図示X方向)の幅寸法T4が前記上部レジスト層51aのトラック幅方向における幅寸法T5よりも小さくなっているから、前記第1レジスト層52は、その下方のトラック幅方向の両側に切欠部50bが形成された形状となっている。
【0120】
そして図8工程では、前記切欠部50b内も含み、前記第1レジスト層52に覆われていない前記多層膜21の上面21bに第1ギャップ層28をスパッタ法あるいは蒸着法などで成膜する。
【0121】
前記第1ギャップ層28を前記第1レジスト層52に形成された切欠部50b内にも適切に成膜するには、前記第1ギャップ層28を成膜する際のスパッタ角度θ1を垂直方向(図示Z方向)に対して斜めに傾けて行う。前記スパッタ角度θ2は40°〜80°の範囲内であることが好ましい。前記スパッタ角度θ2をこの範囲内にすることで前記第1レジスト層52の切欠部50b内にも適切に第1ギャップ層28を成膜することができる。
【0122】
図8に示すような下方に切欠部50bがある第1レジスト層52を用い、斜め方向から第1ギャップ層28を成膜した場合、前記第1レジスト層52を構成する下方レジスト層50aの両側端面に近い部分には前記第1ギャップ層28が成膜されにくいため前記第1ギャップ層28のトラック幅方向(図示X方向)における内側先端部28aは図3に示すように湾曲した形状になる。
【0123】
また前記第1ギャップ層28の膜厚は20Å〜100Åの範囲内であることが好ましい。なおここで言う「膜厚」とは最大膜厚を指す。前記第1ギャップ層28の膜厚がこれ以上薄くなると、電流経路の絞込み層としての効果が薄れ、前記第1ギャップ層28を介して多層膜21に電流が流れやすくなってしまう。一方、前記第1ギャップ層28を上記範囲内で形成すれば電流経路の絞込み層としては十分にその役割を果たすため、上記範囲以上に厚く形成する必要はなく、厚くしすぎると後工程で第1レジスト層52を除去しづらくなるなどの問題が発生しやすい。また前記第1ギャップ層28をスパッタ成膜したときに第1レジスト層52を構成する上部レジスト層51aの周囲にも前記第1ギャップ層28と同じ材料層28cが付着する。
【0124】
図8のように、下方に切欠部50bのある第1レジスト層52を用いて、前記第1レジスト層52を構成する下部レジスト層50aの両側に第1ギャップ層28を成膜することで、前記第1ギャップ層28には前記第1レジスト層52を構成する下部レジスト層50aが介在することによる所定間隔T1が空けられる。前記所定間隔T1は前記第1レジスト層52を構成する下部レジスト層50aのトラック幅方向における幅寸法T3とほぼ同じである。従って前記所定間隔T1は30nm〜50nmの範囲内で形成されることになる。
【0125】
図9に示す工程では、一旦、前記第1レジスト層52を除去し、新たなレジスト層(以下、第2レジスト層という)53を前記第1ギャップ層28上、及び前記第1ギャップ層28間に空けられた間隔T1内から露出する多層膜21上にかけて塗布する。前記第2レジスト層53は露光現像によって図9のような形状に形成される。
【0126】
前記第2レジスト層53は第1レジスト層52と異なり単層構造である。前記第2レジスト層53には例えば上部レジスト層51と同じ材質のものを用いる。前記第2レジスト層53は電子ビームによる露光現像によって図9のような形状で残される。
【0127】
ここで前記第2レジスト層53のトラック幅方向(図示X方向)における幅寸法T6を、図7,図8工程での第1レジスト層52を構成する上部レジスト層51aの幅寸法T5よりも小さくすることが可能である。
【0128】
図9工程では、図7工程のように、現像速度が速い下部レジスト層50が設けられていないため、前記下部レジスト層50の幅寸法T4を所定幅寸法に設定するといった制約がない。すなわち図7では、下部レジスト層50の幅寸法T4を所定幅寸法にし、且つ下方に切欠部50bがあるようなレジスト形状にすべく上部レジスト層51が設けられているのであり、図7工程では、下部レジスト層50の幅寸法T4を最優先に制御する。従って上部レジスト層51aの幅寸法T5が上記のように0.1μm〜0.2μmの長さ寸法で残されてもかまわない。一方、図9工程では、上記した制約が無いため、例えば上部レジスト層51と同じ材質で形成された第2レジスト層53の幅寸法T6をできる限り小さくでき、前記幅寸法T6を0.05μm〜0.1μmに小さくすることが可能である。
【0129】
図9に示す第2レジスト層53は、幅方向の中心と、前記第1ギャップ層28間に空けられた間隔T1の幅方向の中心とがほぼ一致するようにアライメントされて形成される。
【0130】
図9工程では前記第2レジスト層53を形成後、前記第2レジスト層53に覆われていない前記多層膜21の両側端面21a,21a、及び第1ギャップ層28の両側端面28bをエッチングで除去する。前記エッチングの方向は多層膜21の膜面に対しほぼ垂直方向である。
【0131】
次に図10工程では、前記多層膜21の両側端面21a上、及び前記両側端面21aよりもトラック幅方向の外方に延びる下部シールド層20上にかけて第2ギャップ層29を成膜し、さらに前記第2ギャップ層29の上にハードバイアス層30を成膜し、さらに前記ハードバイアス層30の上に第3ギャップ層31を成膜する。その後、前記第2レジスト層53を除去し、前記第3ギャップ層31上から第1ギャップ層28上、及び第1ギャップ層28間に空けられた間隔T1内から露出する多層膜21上にかけて上部シールド層32を形成する。なお前記第2レジスト層53を除去する際に、前記第2レジスト層53の周囲に、第2ギャップ層29、ハードバイアス層30及び第3ギャップ層31を成膜した際のこれら材料と同じ材料層が付着し、かつこの材料層と第3ギャップ層31等が第2レジスト層53の周囲を完全に覆うように繋がってしまった場合には、アルカリ液等により前記第2レジスト層53を溶解・除去できなくなるが、かかる場合には、前記第2レジスト層53の周囲に付着した前記材料層にリアクティブ・イオン・エッチングなどによって穴部を形成して、この穴部から前記第2レジスト層53を露出させ、その穴部からアルカリ液等を流し込んで前記第2レジスト層53を溶解・除去すればよい。かかる場合、不必要なバリが第3ギャップ層31上や第1ギャップ層28上に残るので、このバリをエッチングなどで除去する。
【0132】
図7ないし図10工程での磁気検出素子の製造方法の特徴点は、第1ギャップ層28を形成するための第1レジスト層52と、前記多層膜21を所定形状に画定するための第2レジスト層53を別々のレジスト層とした点にある。
【0133】
前記第1ギャップ層52は現像速度が異なる2種類のレジスト層を積層形成し、下部レジスト層50には上部レジスト層51よりも早い現像速度を有する材質を用い、露光現像によって残された下部レジスト層50の幅寸法T4を30nm〜50nm程度にまで小さくする。これによって前記第1ギャップ層28間に空けられる間隔T1を30nm〜50nm程度に狭小化できる。
【0134】
一方、第2レジスト層53は、その幅寸法T6が前記第1レジスト層52を構成する上部レジスト層51の幅寸法T5よりも小さく形成され、前記幅寸法T6は0.05μm〜0.1μm程度で形成される。
【0135】
このためこの第2レジスト層53に覆われていない第1ギャップ層28及び多層膜21のトラック幅方向の両側を削ると、前記第2レジスト層53下に残された多層膜53を構成するフリー磁性層26の上面のトラック方向における幅寸法は前記幅寸法T6とほぼ同等になるから、前記フリー磁性層26の上面の幅寸法で規制される光学的トラック幅Opti-Twを、図2ないし図6工程の場合に比べてより小さくすることが可能になる。
【0136】
このため図7ないし図10に示す工程で形成された磁気検出素子であれば、光学的トラック幅Opti-Tw自体を小さくできるので、多層膜21内を電流が第1ギャップ層28間に形成された間隔T1より広がって流れたとしても、その広がりは前記光学的トラック幅Opti-Twの寸法以上になららず、よって図2ないし図6工程で形成された磁気検出素子に比べて磁気的トラック幅Mag-Twの狭小化を向上させることが可能になっている。
【0137】
また図9工程で形成された第2レジスト層53には、図7,図8工程で示す第1レジスト層52のように下方に切欠部が形成されていないが、前記第2レジスト層53の下方の両側に切欠部が形成されていてもよい。かかる場合、露光現像の際に下方部の両側に切欠部が形成されるレジストを選択し、このレジストを第2レジスト層53として用いる。なお前記第2レジスト層53の下方の両側に切欠部が形成されていれば、前記第2レジスト層53を除去する際に、前記切欠部内からアルカリ液等を侵入させて前記第2レジスト層53を溶解でき前記第2レジスト層53の除去工程を容易化できる。
【0138】
図2ないし図10を用いて本発明の磁気検出素子の製造方法について説明してきたが、前記第1ギャップ層28を成膜するためのマスク層、及び多層膜21の両側端面21aを削り込む際に使用されるマスク層を、レジスト以外の材質のもので形成してもよい。
【0139】
また多層膜21はシードレイヤ22、反強磁性層23、固定磁性層24、非磁性材料層25、フリー磁性層26及び保護層27の膜構成でなくてもよく、磁気抵抗効果を発揮する層を含むものであれば、これに限定されるものではない。
【0140】
また前記多層膜21のトラック幅方向の両側にハードバイアス層30が形成されていなくてもよく、かかる場合、例えば前記多層膜21のトラック幅方向の両側には下部シールド層20と上部シールド層32間の絶縁性を確保するための絶縁材料製のギャップ層が形成される。
【0141】
図11ないし図14に示す工程は、図1に示す磁気検出素子のハイト方向(図示Y方向)の後方に設けられるバックギャップ層の形成方法に関するものである。図11は、図6工程を終了した時点での磁気検出素子の平面図、あるいは図10工程を終了した時点での磁気検出素子の平面図である。ここで図11に示す平面図は、図6工程でのレジスト層40あるいは図9工程でのレジスト層53が除去された状態での平面図を示している。
【0142】
図11に示すように、多層膜21にはトラック幅方向に一対の窓部21cが設けられ、この窓部21c内には下から第2ギャップ層29、ハードバイアス層30及び第3ギャップ層31が成膜されており、前記窓部21cからは第3ギャップ層31の上面が露出した状態にある。
【0143】
図11に示すように前記窓部21cの周囲には前記多層膜21上に乗る所定幅の第1ギャップ層28の上面が露出している。
【0144】
前記窓部21c間に挟まれた多層膜21の縦長構造21dの部分は、光学的トラック幅Opti-Twを画定するための領域であり、この部分の一部の多層膜21が最終的に製品として残される部分である。
【0145】
図11に示すように双方の前記窓部21C上,及び前記多層膜21の縦長構造21d上をトラック幅方向(図示X方向)に横断するように、ハイト方向への長さ寸法が所定長さL1(ここでの長さ寸法L1は、レジスト層60上面でのハイト方向への長さ寸法である)とされたレジスト層60を、窓部21C上,及び前記縦長構造21d上に設ける。前記所定長さL1は例えば0.5〜5μmの長さ寸法である。
【0146】
図11に示す状態の磁気検出素子を点線B−Bに沿って図示Y−Z平面と平行な方向から切断した状態では図12のように、多層膜21の上にレジスト層60が所定形状で乗せられている。
【0147】
前記レジスト層60の下方部60aには、前記下方部60aのハイト方向への長さ寸法L2が、前記上方部60bのハイト方向への長さ寸法L1に比べて小さくなるようにハイト方向の両側から切欠部60cが形成されている。
【0148】
図12工程では前記レジスト層60に覆われていない多層膜21や、窓部21c内に形成された積層構造をエッチングによって全て除去する(点線で示す多層膜21のハイト方向の外方に位置する層が除去される)。
【0149】
そして図13工程では、前記レジスト層60の周囲に露出した下部シールド層20上にバックギャップ層71をスパッタ法や蒸着法などで埋め込み形成する。
【0150】
このとき前記バックギャップ層71を多層膜21の膜面に対し垂直方向から斜めに傾いたスパッタ角度θ3を有して成膜すると、前記レジスト層60の下方部60aの両側に形成された切欠部60c内にも前記バックギャップ層71が成膜され、すなわち前記バックギャップ層71が前記多層膜21の上面21bに一部延出形成された状態になる。
【0151】
図14は、図11に示す一点鎖線C−Cに沿って磁気検出素子を図示Y−Z平面と平行な方向から切断した状態であり、図12工程を施し、さらにバックギャップ層71を形成した後の部分断面図である。図14に示す磁気検出素子の部分には前記多層膜21の上に第1ギャップ層28が一部延出して乗っている。
【0152】
図12工程で説明した、前記レジスト層60に覆われていない多層膜21及び窓部21c内に形成された積層構造のエッチング除去や、図13工程でのバックギャップ層71の成膜を行うと、図14に示す第1ギャップ層28上に前記レジスト層60の切欠部60c内にまで延出形成したバックギャップ層71が乗る。このため多層膜21上において、第1ギャップ層28が形成された領域(図14)と前記第1ギャップ層28が形成されていない領域(図13)とでは、前記多層膜21上にまで延出したバックギャップ層71の表面に段差が発生し、前記第1ギャップ層28が形成された多層膜21上に乗ったバックギャップ層71の表面の方が、前記第1ギャップ層28が形成されていない多層膜上に乗ったバックギャップ層71の表面に比べて高くなる。
【0153】
そして図13及び図14工程では前記レジスト層60を除去し、さらに磁気検出素子を図面左側から二点鎖線の部分まで削りこむ。この削り込まれた二点鎖線に沿った図示X−Z平面と平行な面が「記録媒体との対向面」となる。
【0154】
以上本発明をその好ましい実施形態に関して述べたが、本発明の範囲から逸脱しない範囲で様々な変更を加えることができる。
【0155】
なお、上述した実施例はあくまでも例示であり、本発明の特許請求の範囲を限定するものではない。
【0156】
【発明の効果】
以上詳細に説明した本発明によれば、下部電極層の上側に形成された多層膜の上面にまずトラック幅方向に所定の間隔が空いた第1ギャップ層を形成する。そして次の工程で、前記多層膜及び第1ギャップ層の両層のトラック幅方向における両側端面を削るのである。
【0157】
よって本発明の磁気検出素子の製造方法によれば、従来のように、第1ギャップ層の形成の際に、前記多層膜の両側端面を削ったことによる磁紛の付着が問題となることはなく、また第1ギャップ層を成膜した後に前記第1ギャップ層に多層膜にまで通じる穴部を形成するわけではないので、前記多層膜の上面にエッチングによる損傷を与えるといった問題も生じない。
【0158】
従って本発明では、従来に比べて、第1ギャップ層に形成された所定間隔を、精度良く且つより微小なサイズで形成でき、電流経路の絞込み構造を容易に形成でき、抵抗変化量(ΔR)及び再生出力の高い磁気検出素子を製造することが可能である。
【0159】
また本発明では、たった一つのレジスト層を用いて、第1ギャップ層の形成、多層膜及び第1ギャップ層の両側端面の削り込みを行うことで、製造工程が非常に簡単になり、また第1ギャップ層の形成、多層膜及び第1ギャップ層の両側端面の削り込みを、いわゆるセルフアラインによって高精度に行うことが可能である。
【0160】
あるいは本発明では、第1ギャップ層の形成と、多層膜及び第1ギャップ層の両側端面の削り込みとを別々のレジスト層を用いて行ってもよく、かかる場合、多層膜及び第1ギャップ層の両側端面の削り込み工程で使用される第2レジスト層の、トラック幅方向における幅寸法を、第1ギャップ層の形成の際に使用される第1レジスト層の上方部のトラック幅方向における幅寸法よりも小さくすることで、前記多層膜のトラック幅方向への幅寸法をより小さくできる。
【0161】
従って前記多層膜の光学的トラック幅(Opti-Tw)を小さくでき、その結果、前記多層膜内において第1ギャップ層に開けられた間隔より電流経路が広がった場合でも、磁気的トラック幅(Mag-Tw)の狭小化を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の磁気検出素子を記録媒体との対向面と平行な方向から切断し、その切断面を記録媒体との対向面側から見た部分断面図、
【図2】図1に示す磁気検出素子の第1の製造方法を示す部分断面図、
【図3】図2の次に行われる工程を示す部分断面図、
【図4】図3の次に行われる工程を示す部分断面図、
【図5】図4の次に行われる工程を示す部分断面図、
【図6】図5の次に行われる工程を部分断面図、
【図7】図1に示す磁気検出素子の第2の製造方法を示す部分断面図、
【図8】図7の次に行われる工程を示す部分断面図、
【図9】図8の次に行われる工程を示す部分断面図、
【図10】図9の次に行われる工程を示す部分断面図、
【図11】バックギャップ層の形成方法を示すための製造工程中の磁気検出素子の部分平面図、
【図12】図11に示すB−B線から切断した磁気検出素子の部分縦断面図、
【図13】図12の次に行われる工程を示す部分縦断面図、
【図14】図11に示すC−C線から切断し、さらにバックギャップ層を形成した後の磁気検出素子の部分縦断面図、
【図15】従来の製造工程中の磁気検出素子を記録媒体との対向面側から見た部分断面図、
【図16】図15とは別の従来の製造工程中の磁気検出素子を記録媒体との対向面側から見た部分断面図、
【図17】図16の次に行われる工程を示す部分断面図、
【符号の説明】
20 下部シールド層
21 多層膜
21a (多層膜の)両側端面
26 フリー磁性層
28 第1ギャップ層
29 第2ギャップ層
30 ハードバイアス層
31 第3ギャップ層
32 上部ギャップ層
40、60 レジスト層
50、50a 下部レジスト層
51、51a 上部レジスト層
52 第1レジスト層
53 第2レジスト層
71 バックギャップ層
Claims (11)
- 磁気抵抗効果を発揮する多層膜と、前記多層膜の下側に設けられた下部電極層と、前記多層膜の上側に設けられた上部電極層と、を有する磁気検出素子の製造方法において、
(a)前記下部電極層の上側に、前記多層膜を成膜する工程と、
(b)前記多層膜の上面に、トラック幅方向に所定の間隔が空いた第1ギャップ層を成膜する工程と、
(c)前記多層膜及び第1ギャップ層のトラック幅方向における両側を削り、前記多層膜及び第1ギャップ層を所定形状に画定する工程と、
(d)前記第1ギャップ層上から前記所定の間隔内へ前記上部電極層を形成する工程と、
を有することを特徴とする磁気検出素子の製造方法。 - 前記(c)工程では、前記第1ギャップ層上及び前記間隔内に設けられ、トラック幅方向における幅寸法が所定寸法とされたマスク層を用い、このマスク層のトラック幅方向における最外の両側端面よりもトラック幅方向の外側に位置する第1ギャップ層及び多層膜を削ることによって行い、その後、前記マスク層を除去する請求項1記載の磁気検出素子の製造方法。
- 前記(b)工程及び前記(c)工程は一つのマスク層を兼用して行われる請求項2記載の磁気検出素子の製造方法。
- 前記マスク層は下方部と上方部とで構成され、前記下方部には、トラック幅方向の両側に切欠部が設けられて前記下方部のトラック幅方向への幅寸法が前記上方部のトラック幅方向への幅寸法に比べて小さくなっており、、前記(b)工程で、前記マスク層を前記多層膜の上面に形成し、前記マスク層の切欠部内も含めて前記マスク層に覆われていない前記多層膜上に第1ギャップ層を成膜し、このとき前記第1ギャップ層には前記マスク層の下方部が介在することによる前記所定の間隔が空けられ、
前記(c)工程で、前記マスク層の上方部のトラック幅方向の両側端面よりもトラック幅方向の外側に位置する前記第1ギャップ層及び多層膜を削る請求項3記載の磁気検出素子の製造方法。 - 前記(b)工程では前記(c)工程と異なるマスク層を用いて行われる請求項2記載の磁気検出素子の製造方法。
- 前記(b)工程で使用される第1マスク層は、下方部と上方部とで構成され、前記下方部には、トラック幅方向の両側に切欠部が設けられて前記下方部のトラック幅方向への幅寸法が前記上方部のトラック幅方向への幅寸法に比べて小さくなっており、
前記(b)工程で、前記第1マスク層を前記多層膜の上面に形成し、前記第1マスク層の切欠部内も含めて前記第1マスク層に覆われていない前記多層膜上に第1ギャップ層を成膜し、このとき前記第1ギャップ層には前記第1マスク層の下方部が介在することによる前記所定の間隔が空けられ、
前記第1マスク層を除去した後、
前記(c)工程で、前記第1ギャップ層上及び前記間隔内に、前記第1マスク層の下方部のトラック幅方向における幅寸法よりも大きく、且つ前記第1マスク層の上方部のトラック幅方向における幅寸法よりも小さい幅寸法を有する第2マスク層を設け、前記第2マスク層のトラック幅方向における両側端面よりもトラック幅方向の外側に位置する第1ギャップ層及び多層膜を削り、その後、この第2マスク層を除去する請求項5記載の磁気検出素子の製造方法。 - 前記マスク層の下方部と上方部とは別種類のレジストで形成される請求項4または6に記載の磁気検出素子の製造方法。
- 前記マスク層の下方部として用いられるレジストは、現像速度が、前記上方部として用いられるレジストに比べて速い材質である請求項7記載の磁気検出素子の製造方法。
- 前記(c)工程と(d)工程との間で、前記多層膜及び第1ギャップ層のトラック幅方向における両側に第1ギャップ層とは別のギャップ層を形成する請求項1ないし8のいずれかに記載の磁気検出素子の製造方法。
- 前記(c)工程と(d)工程との間で、前記多層膜及び第1ギャップ層のトラック幅方向における両側に第2ギャップ層を形成し、さらに前記第2ギャップ層の上にバイアス層及び第3ギャップ層を形成し、前記(d)工程で、前記第1ギャップ層上から前記所定の間隔内に形成される前記上部電極層を前記第3ギャップ層上にも延出して形成する請求項1ないし9のいずれかに記載の磁気検出素子の製造方法。
- 前記(c)工程と(d)工程との間で、前記多層膜を所定形状に画定するためのマスク層を利用して、前記第2ギャップ層、バイアス層及び第3ギャップ層を連続して成膜する請求項10記載の磁気検出素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003117751A JP4266692B2 (ja) | 2003-04-23 | 2003-04-23 | 磁気検出素子の製造方法 |
GB0407856A GB2400971B (en) | 2003-04-23 | 2004-04-07 | Manufacturing method of a CCP-type magnetic sensor having current-squeezing path |
US10/828,120 US6929959B2 (en) | 2003-04-23 | 2004-04-20 | Manufacturing method of CPP type magnetic sensor having current-squeezing path |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003117751A JP4266692B2 (ja) | 2003-04-23 | 2003-04-23 | 磁気検出素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004327565A JP2004327565A (ja) | 2004-11-18 |
JP4266692B2 true JP4266692B2 (ja) | 2009-05-20 |
Family
ID=32322187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003117751A Expired - Fee Related JP4266692B2 (ja) | 2003-04-23 | 2003-04-23 | 磁気検出素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6929959B2 (ja) |
JP (1) | JP4266692B2 (ja) |
GB (1) | GB2400971B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7177783B2 (en) * | 2002-06-07 | 2007-02-13 | Cadence Design Systems, Inc. | Shape based noise characterization and analysis of LSI |
JP2006196034A (ja) * | 2005-01-11 | 2006-07-27 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ヘッドの製造方法 |
JP2006245277A (ja) * | 2005-03-03 | 2006-09-14 | Alps Electric Co Ltd | 磁気検出素子 |
JP2006245275A (ja) * | 2005-03-03 | 2006-09-14 | Alps Electric Co Ltd | 磁気検出素子 |
JP2006245274A (ja) * | 2005-03-03 | 2006-09-14 | Alps Electric Co Ltd | 磁気検出素子 |
JP2006351668A (ja) * | 2005-06-14 | 2006-12-28 | Alps Electric Co Ltd | 磁気検出素子及びその製造方法 |
US20070086122A1 (en) * | 2005-10-19 | 2007-04-19 | Hitachi Global Storage Technologies | CPP magnetoresistive sensor having a reduced, shield defined track width |
US7423847B2 (en) * | 2005-11-03 | 2008-09-09 | Hitachi Global Storage Technologies Netherlands B.V. | Current-perpendicular-to-the-plane spin-valve (CPP-SV) sensor with current-confining apertures concentrated near the sensing edge |
US7502211B2 (en) | 2006-01-26 | 2009-03-10 | Hitachi Global Storage Technologies Netherlands B.V. | MTJ device with partially milled anti-parallel coupled bottom free layer |
US7538989B2 (en) * | 2006-02-14 | 2009-05-26 | Hitachi Global Storage Technologies Netherlands B.V. | Tunnel MR head formed with partial milled stack |
US8335056B2 (en) * | 2007-12-16 | 2012-12-18 | HGST Netherlands, B.V. | CPP sensors with hard bias structures that shunt sense current towards a shield |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2036376A5 (ja) | 1969-03-12 | 1970-12-24 | Sev Marchal | |
DE2030118C3 (de) | 1970-06-18 | 1978-08-17 | Owens-Illinois, Inc., Toledo, Ohio (V.St.A.) | Maschine zum Schleifen und Polieren der gekrümmten Oberfläche eines hohlen Glasgegenstandes, insbesondere des Bildschirmes einer Fernsehröhre |
US5930084A (en) | 1996-06-17 | 1999-07-27 | International Business Machines Corporation | Stabilized MR sensor and flux guide joined by contiguous junction |
JPH11316919A (ja) | 1998-04-30 | 1999-11-16 | Hitachi Ltd | スピントンネル磁気抵抗効果型磁気ヘッド |
FI105061B (fi) | 1998-10-30 | 2000-05-31 | Lk Products Oy | Kahden resonanssitaajuuden tasoantenni |
US6421212B1 (en) | 1999-09-21 | 2002-07-16 | Read-Rite Corporation | Thin film read head structure with improved bias magnet-to-magnetoresistive element interface and method of fabrication |
US6353318B1 (en) | 2000-03-10 | 2002-03-05 | Read-Rite Corporation | Magnetoresistive sensor having hard biased current perpendicular to the plane sensor |
US6992869B2 (en) * | 2001-02-06 | 2006-01-31 | Yamaha Corporation | Magnetic resistance device |
JP2002289942A (ja) * | 2001-03-23 | 2002-10-04 | Sony Corp | 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ |
US6486837B2 (en) | 2001-04-09 | 2002-11-26 | Molex Incorporated | Antenna structures |
JP3889253B2 (ja) * | 2001-09-04 | 2007-03-07 | アルプス電気株式会社 | 磁気検出素子及びその製造方法 |
US6552686B2 (en) | 2001-09-14 | 2003-04-22 | Nokia Corporation | Internal multi-band antenna with improved radiation efficiency |
US6989971B2 (en) * | 2002-04-05 | 2006-01-24 | Hitachi Global Storage Technologies Netherlands, B.V. | Giant magnetoresistance (GMR) read head with reactive-ion-etch defined read width and fabrication process |
-
2003
- 2003-04-23 JP JP2003117751A patent/JP4266692B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-07 GB GB0407856A patent/GB2400971B/en not_active Expired - Fee Related
- 2004-04-20 US US10/828,120 patent/US6929959B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6929959B2 (en) | 2005-08-16 |
US20040214353A1 (en) | 2004-10-28 |
GB2400971A (en) | 2004-10-27 |
GB0407856D0 (en) | 2004-05-12 |
GB2400971B (en) | 2006-01-18 |
JP2004327565A (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8051552B2 (en) | Stitched wrap around shield fabrication for perpendicular magnetic recording write heads | |
US7352539B2 (en) | Thin-film magnetic head having a covered insulating layer | |
US7770281B2 (en) | Method for redefining the trailing shield throat height in a perpendicular magnetic recording write head | |
JP2007005417A (ja) | 磁気検出素子及びその製造方法 | |
JP4266692B2 (ja) | 磁気検出素子の製造方法 | |
US10748559B1 (en) | Magnetic head including spin torque oscillator and manufacturing method for the same | |
US6665156B2 (en) | Magnetoresistive head, manufacture thereof, and magnetic recording/reproducing apparatus with such magnetic head | |
JP2000182223A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
JP2004022114A (ja) | 磁気ヘッド及びその製造方法 | |
KR100378560B1 (ko) | 자기저항 소자, 그 제조 방법, 자계 검출 시스템 및 자기기록 시스템 | |
US6901651B2 (en) | Method of manufacturing thin-film magnetic head | |
US9236069B2 (en) | Method for making a current-perpendicular-to-the-plane (CPP) magnetoresistive (MR) sensor with reduced-width self-aligned top electrode | |
JP4226280B2 (ja) | 磁気検出素子及びその製造方法 | |
JPH10247305A (ja) | 複合型薄膜磁気ヘッドの製造方法 | |
JP3475148B2 (ja) | 薄膜磁気ヘッド及びその製造方法 | |
JP3741981B2 (ja) | 磁気検出素子及びその製造方法 | |
JP2004014705A (ja) | 巨大磁気抵抗効果素子及びその製造方法 | |
JP3889253B2 (ja) | 磁気検出素子及びその製造方法 | |
JP3603023B2 (ja) | 磁気抵抗効果型素子およびその製造方法 | |
JP2000339624A (ja) | 薄膜磁気ヘッドの製造方法 | |
JP2003298141A (ja) | 磁気センサおよびその製造方法 | |
US8323517B2 (en) | Method of forming magnetic pole section of perpendicular magnetic recording type thin-film magnetic head and manufacturing method of perpendicular magnetic recording type thin-film magnetic head | |
JPH11328622A (ja) | 磁気抵抗効果型磁気ヘッドの製造方法 | |
JP2004134035A (ja) | 磁気抵抗効果素子基板 | |
JP2002367117A (ja) | 変換器、及び変換器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080111 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |