JP4264580B2 - フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 - Google Patents

フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 Download PDF

Info

Publication number
JP4264580B2
JP4264580B2 JP2004142295A JP2004142295A JP4264580B2 JP 4264580 B2 JP4264580 B2 JP 4264580B2 JP 2004142295 A JP2004142295 A JP 2004142295A JP 2004142295 A JP2004142295 A JP 2004142295A JP 4264580 B2 JP4264580 B2 JP 4264580B2
Authority
JP
Japan
Prior art keywords
reference voltage
original reference
circuit
image data
analog conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004142295A
Other languages
English (en)
Other versions
JP2005326469A (ja
Inventor
康雄 山田
正則 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004142295A priority Critical patent/JP4264580B2/ja
Priority to US11/122,006 priority patent/US7176913B2/en
Priority to KR1020050038548A priority patent/KR101128501B1/ko
Priority to CNB2005100692427A priority patent/CN100412940C/zh
Priority to TW094115461A priority patent/TWI309814B/zh
Publication of JP2005326469A publication Critical patent/JP2005326469A/ja
Application granted granted Critical
Publication of JP4264580B2 publication Critical patent/JP4264580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子による表示装置に適用することができる。本発明は、ガンマ特性の異なる複数の系統により基準電圧を生成し、選択信号に応じて、この複数の系統より１の系統を選択し、該選択した基準電圧を画像データに応じて選択して画素の階調を設定することにより、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができるようにする。
従来、フラットディスプレイ装置の１つである液晶表示装置においては、例えば特開平１０−３３３６４８号公報に開示されているように、ディジタルアナログ変換処理に供する基準電圧の設定によりガンマの特性を切り換えるようになされている。
すなわち図１６に示すように、液晶表示装置１は、液晶セル、液晶セルのスイッチング素子、保持容量により各画素（Ｐ）３Ｒ、３Ｇ、３Ｂが形成され、これら各画素３Ｒ、３Ｇ、３Ｂをマトリックス状に配置して表示部２が形成される。液晶表示装置１は、この表示部２の各画素３Ｒ、３Ｇ、３Ｂがそれぞれ信号線（列線）ＳＩＧ及びゲート線（行線）Ｇを介して水平駆動回路４及び垂直駆動回路５に接続され、垂直駆動回路５により順次画素３Ｒ、３Ｇ、３Ｂを選択して水平駆動回路４からの駆動信号により各画素３Ｒ、３Ｇ、３Ｂの階調を設定し、これにより所望の画像を表示するようになされている。またそれぞれ赤色、緑色及び青色のカラーフィルタを設けてなる画素３Ｒ、３Ｇ、３Ｂを順次循環的に配置することにより、カラー画像を表示できるようになされている。
このため液晶表示装置１は、装置本体６から表示に供する赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢを同時並列的にコントローラ７に入力し、この画像データＤＲ、ＤＧ、ＤＢに同期したタイミング信号により垂直駆動回路５で表示部２のゲート線Ｇを駆動する。また水平駆動回路４における信号線ＳＩＧの駆動に対応するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統の画像データＤ１を生成し、この画像データＤ１により水平駆動回路４で信号線ＳＩＧを駆動する。
図１７は、この水平駆動回路４及びコントローラ７を関連する構成と共に詳細に示すブロック図である。コントローラ７は、メモリ制御回路９の制御により装置本体６から出力される画像データＤＲ、ＤＧ、ＤＢをメモリ１０に順次格納して出力することにより、水平駆動回路４による信号線ＳＩＧの駆動に対応するように、水平走査期間を単位にして、ライン単位で同一色に係る画像データが連続するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統により出力する。具体的に、この例では、赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂについて、水平駆動回路４は、赤色の画素３Ｒ、緑色の画素３Ｇ、青色の画素３Ｂを順次ライン単位で駆動するようになされており、これによりコントローラ７は、図１８（Ｂ）に示すように、赤色の画像データＤＲ、緑色の画像データＤＧ、青色の画像データＤＢをライン単位で順次循環的に繰り返すようにしてこの画像データＤ１を出力する。
またコントローラ７は、タイミングジェネレータ（ＴＧ）１１によりこの画像データＤ１に同期した各種タイミング信号を生成して水平駆動回路４、垂直駆動回路５に出力する。なおここでこのタイミング信号にあっては、例えば画像データＤ１のクロックＣＫ（図１８（Ａ））、この画像データＤ１における各色の画像データＤＲ、ＤＧ、ＤＢの開始及び終了のタイミングを示すスタートパルスＳＴ（図１８（Ｃ））及びストローブパルスＳＰ（図１８（Ｄ））等である。
またコントローラ７は、ディジタルアナログ変換処理に供する基準電圧の生成基準である原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを原基準電圧生成回路１２で生成して水平駆動回路４に出力する。
水平駆動回路４は、コントローラ７から出力される画像データＤ１をシフトレジスタ１３に入力し、この画像データＤ１を表示部２の信号線の系統に順次振り分けて出力する。基準電圧生成回路１４は、画像データＤ１の各階調に対応する電圧である基準電圧Ｖ１〜Ｖ６４を、コントローラ７から入力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成して出力する。
ディジタルアナログ変換回路（Ｄ／Ａ）１５Ａ〜１５Ｎは、それぞれシフトレジスタ１３の出力データをディジタルアナログ変換処理し、これによりこの例では、隣接する３つの信号線ＳＩＧの駆動信号を時分割多重化してなる駆動信号を出力する。ディジタルアナログ変換回路１５Ａ〜１５Ｎは、シフトレジスタ１３の出力データに応じて基準電圧生成回路１４で生成される基準電圧Ｖ１〜Ｖ６４を選択して出力することにより、シフトレジスタ１３から出力される画像データをディジタルアナログ変換処理する。
増幅回路１６Ａ〜１６Ｎは、このディジタルアナログ変換回路１５Ａ〜１５Ｎの出力信号をそれぞれ増幅して表示部２に出力し、表示部２においては、セレクタ１７Ａ〜１７Ｎにおいて、この増幅回路１６Ａ〜１６Ｎの出力信号をそれぞれ赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂに係る信号線ＳＩＧに順次循環的に出力する。
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成した基準電圧Ｖ１〜Ｖ６４を選択して各信号線ＳＩＧの駆動信号を生成するようにして、図１９は、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの生成に供する原基準電圧生成回路１２、基準電圧Ｖ１〜Ｖ６４の生成に供する基準電圧生成回路１４の構成を示すブロック図である。
原基準電圧生成回路１２は、所定個数の抵抗を直列接続した分圧回路２１が設けられ、この分圧回路２１により基準電圧生成用電圧ＶＣＯＭを分圧して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。これにより原基準電圧生成回路１２は、抵抗分圧により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成し、それぞれ増幅回路２４Ａ〜２４Ｈを介して出力するようになされている。なお原基準電圧生成回路１２は、選択回路２２、反転増幅回路２３によりこの分圧回路２１に印加する電圧を切り換えることができるように構成され、これによりライン反転又はフレーム反転に対応できるようになされている。これにより図１８（Ｆ）は、ライン反転による場合の信号線ＳＩＧの電位を示すものである。
これに対して基準電圧生成回路１４は、抵抗値の等しい抵抗をそれぞれ所定個数だけ直列接続してなる分圧回路Ｒ１〜Ｒ７を、さらに直列接続して抵抗直列回路２６が形成され、この抵抗直列回路２６の一端、この抵抗直列回路２６を構成する分圧回路Ｒ１〜Ｒ７の接続点、抵抗直列回路２６の他端に、それぞれ増幅回路２７Ａ〜２７Ｈを介して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが入力される。これにより基準電圧生成回路１４は、原基準電圧生成回路１２で生成した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢによる各電位差を、これらの分圧回路Ｒ１〜Ｒ７でそれぞれさらに分圧して原基準電圧ＶＲＴ、ＶＲＢの範囲で基準電圧Ｖ１〜Ｖ６４を生成するようになされている。
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから基準電圧Ｖ１〜Ｖ６４を生成するようにして、基準電圧生成回路１４は、分圧回路Ｒ１〜Ｒ７を構成する抵抗の数がそれぞれ所定個数に設定され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して画像データＤ１の階調に対応する複数の基準電圧Ｖ１〜Ｖ６４を出力できるようになされている。
原基準電圧生成回路１２においては、このようにして画像データＤ１の階調に対応する基準電圧Ｖ１〜Ｖ６４により、所望のガンマ特性による画像を表示するように、分圧回路２１を構成する抵抗の値が設定される。これにより電圧ＶＣＯＭを５〔Ｖ〕に設定した例により図２０において符号Ｌ１により示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定による折れ線近似により所望のガンマ特性を確保できるようになされている。また原基準電圧生成回路１２においては、配線パターンの変更により、この分圧回路２１から出力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを切り換えることができるようになされ、これにより符号Ｌ１により示す特性との対比により符号Ｌ２により示すように、例えば両端の電位である原基準電圧ＶＲＴ、ＶＲＢを固定した状態で、残りの原基準電圧ＶＢ〜ＶＧを矢印により示す範囲で可変して種々にガンマ特性を可変できるようになされている。
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路１２の設定によりガンマ特性を切り換えることができるようにして、液晶表示装置１では、原基準電圧生成回路１２に係るコントローラ７がコントロールＩＣにより形成されるのに対し、水平駆動回路４がドライバＩＣにより形成される。これにより従来、液晶表示装置１では、コントロールＩＣだけを付け替えることにより、ガンマ特性の異なる製品を製造することができるようになされ、またこれによりガンマ特性の修正にあっては、修正に要する期間を短くすることができるようになされている。
ところでこの種のディスプレイ装置においては、例えば図２１に示すように撮像結果等による自然画Ｇと、操作等に関するメニューＭ１〜Ｍ３とを同時に表示する場合のように、複数の異なる表示対象を同時に表示する場合がある。このような表示対象のうち自然画Ｇについては、図２２において符号Ｌ１により示すように、画像データＤ１の変化に対して輝度レベルの変化を黒レベル側で大きくすることにより、輝度レベルの低い部分で立体感を確保することができ、これにより高い質感により黒髪等を表示して高い画質により表示することができる。しかしながらメニューＭ１〜Ｍ３については、このように画像データの変化に対して輝度レベルの変化を黒レベル側で大きくすると、メリハリの欠けた表示となり、視認性が劣化する。このためメニューＭ１〜Ｍ３においては、図２２において符号Ｌ２により示すように、画像データＤ１の変化に対して輝度レベルの変化をほぼ一定に設定した直線的な特性により表示することが求められる。
これによりこのように複数の異なる表示対象を同時に表示する場合、上述した基準電圧Ｖ１〜Ｖ６４により設定されるガンマ特性を切り換えることが必要となる。しかしながら実際上、上述したような従来構成による原基準電圧生成回路１２、基準電圧生成回路１４による構成によっては、このように表示対象によってガンマ特性を切り換えることができず、これにより従来の表示装置においては、複数の異なる表示対象を同時に表示する場合に、各表示対象を適切なガンマ特性により表示できない問題があった。
因みに、このような問題を解消する１つの方法として、画像データの処理により対応する方法もあるが、この方法の場合、画像データの処理が煩雑になる問題がある。
特開平１０−３３３６４８号公報
本発明は以上の点を考慮してなされたもので、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができるフラットディスプレイ装置の駆動回路及びフラットディスプレイ装置を提案しようとするものである。
かかる課題を解決するため請求項１の発明においては、画像データをディジタルアナログ変換処理して駆動信号を生成し、駆動信号によりマトリックス状に画素を配置してなる表示部の信号線を駆動するフラットディスプレイ装置の駆動回路に適用して、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列に接続して抵抗直列回路が形成され、抵抗直列回路の両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、前記画像データを順次信号線に振り分けるシフトレジスタと、前記複数の基準電圧を入力し、前記シフトレジスタにより振り分けられた前記画像データに応じて選択出力することにより、前記駆動信号を出力する駆動信号のディジタルアナログ変換回路とを備え、基準電圧生成回路は、ガンマ特性の異なる複数の系統により基準電圧を生成し、前記シフトレジスタは、さらに前記画像データと共に入力される選択信号を順次前記信号線に振り分け、前記駆動信号のディジタルアナログ変換回路は、前記シフトレジスタにより振り分けられた前記選択信号に応じて、前記複数の系統より１の系統の基準電圧を選択し、該選択した前記基準電圧を前記画像データに応じて選択出力する。
また請求項５の発明においては、画像データによる画像を表示するフラットディスプレイ装置に適用し、マトリックス状に画素を配置してなる表示部と、画像データより駆動信号を生成し、駆動信号により表示部の信号線を駆動する水平駆動回路と、水平駆動回路に画像データを出力する本体装置とを有し、本体装置は、画像データと共に、画像データの表示に供するガンマ特性の選択を指示する選択信号を水平駆動回路に出力し、水平駆動回路は、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列に接続して抵抗直列回路が形成され、抵抗直列回路の両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、前記画像データを順次信号線に振り分けるシフトレジスタと、前記複数の基準電圧を入力し、前記シフトレジスタにより振り分けられた前記画像データに応じて選択出力することにより、前記駆動信号を出力する駆動信号のディジタルアナログ変換回路とを備え、基準電圧生成回路は、ガンマ特性の異なる複数の系統により基準電圧を生成し、前記シフトレジスタは、さらに前記画像データと共に入力される選択信号を順次前記信号線に振り分け、前記駆動信号のディジタルアナログ変換回路は、前記シフトレジスタにより振り分けられた前記選択信号に応じて、前記複数の系統より１の系統の基準電圧を選択し、該選択した前記基準電圧を前記画像データに応じて選択出力する。
請求項１の構成によれば、原基準電圧の系統の切り換えによりガンマ特性を切り換えて画素の階調を設定することができ、これにより同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができる。
これにより請求項５の構成によれば、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができるフラットディスプレイ装置を提供することができる。
本発明によれば、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
（１）実施例の構成
図１は、本発明の実施例に係るＰＤＡ（Personal Digital Assistants ）を示すブロック図である。このＰＤＡ４１は、装置本体４２において、操作子の操作に応動して演算処理手段であるコントローラ４３で所定の処理手順を実行することにより、表示部４４に各種の画像を表示する。なおこの図１において、図１７について上述した構成と同一の構成は、対応する符号を付して重複した説明は省略する。
ここでこの実施例において、表示部４４は、有機ＥＬ素子による各画素がマトリックス状に配置されてなるカラー画像の表示パネルであり、各画素に接続されたゲート線を用いて図示しない垂直駆動回路によりライン単位で順次画素が選択され、信号線ＳＩＧの駆動により各画素の階調が設定されるようになされている。
このＰＤＡ４１は、工場出荷時、この有機ＥＬ素子による表示部４４に関して、各色の発光特性が測定され、この測定結果に基づいて、メモリ４５に、原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢ、ＶＲＢの設定を指示する原基準電圧設定データＤＶが各色毎に記録され、これによりこの原基準電圧設定データＤＶを用いて各色の発光特性のばらつき、製品間の発光特性のばらつきを補正できるようになされ、これにより正しいホワイトバランス、色再現性により表示画像を表示できるようになされている。
ここでこの実施例において、この原基準電圧設定データＤＶにより設定される原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢ、ＶＲＢのうち、電圧の高い原基準電圧ＶＲＴと、最も電圧の低い原基準電圧ＶＲＢとは、それぞれ黒レベル及び白レベルの階調に対応する原基準電圧であり、これにより以下においては、適宜、これら２つの原基準電圧ＶＲＴ、ＶＲＢをそれぞれ黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと呼ぶ。
原基準電圧設定データＤＶは、これら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢにそれぞれ対応して黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢが設けられるようになされている。さらに原基準電圧設定データＤＶは、これら黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢにより設定される黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢの範囲で、２系統の原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢを設定する原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢが設けられるようになされている。ここでこれら２系統の原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢは、それぞれ自然画用及びメニュー用のガンマ特性の設定に供する原基準電圧設定データＤＶであり、この実施例においては、これら２系統の原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢを切り換えて原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢを切り換えることにより、自然画及びメニューをそれぞれ適切なガンマ特性により表示して、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができるようになされている。
これによりメモリ４５は、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢ、これら以外の原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢを保持するようになされている。
またこれに対応してＰＤＡ４１は、図２に示すように、コントローラ４３により装置本体４２から出力する画像データＤＲ、ＤＧ、ＤＢに同期して、自然画ＧとメニューＭ１〜Ｍ３とでガンマ特性の切り換えを指示するガンマ切り換え信号ＧＳＥＬを出力するようになされている。なおこの図２に示す例では、自然画Ｇでガンマ切り換え信号ＧＳＥＬが値０に設定され、メニューＭ１〜Ｍ３でガンマ切り換え信号ＧＳＥＬが値１に設定されるようになされている。
またＰＤＡ４１は、ユーザーの好みにより、さらには発光特性の経時変化に対応可能に、所定の処理手順をコントローラ４３により実行して表示部４４におけるホワイトバランス、黒レベル、白レベルを調整できるようになされ、この調整結果をメモリ４６に記録して保持すると共に、この調整結果により表示部４４の表示を設定するようになされている。このＰＤＡ４１は、メモリ４５に記録された工場出荷時に係る原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢ、ＤＶＶＲＢのうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢの補正データＤ２を、これら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに対応する差分データΔＤＶＶＲＴ、ΔＤＶＶＲＢの形式により各色毎にメモリ４６に記録して保持し、このメモリ４６に記録された補正データＤ２をコントローラ４７の処理に応じたタイミングによりコントローラ４７に出力する。これによりＰＤＡ４１は、このようなホワイトバランス調整等の調整結果を記録して保持し、さらにはこの調整結果により表示部４４の表示を設定するようになされている。
コントローラ４７は、集積回路により構成され、装置本体４２から出力される各色の画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化し、１系統による画像データＤ１をガンマ切り換え信号ＧＳＥＬ１と共に出力する。また装置本体４２のコントローラ４３から出力される補正データＤ２により原基準電圧設定データＤＶを補正して水平駆動回路４９に出力する。
すなわちコントローラ４７において、タイミングジェネレータ（ＴＧ）５０は、図１８との対比により図３に示すように、画像データＤ１、ＤＲ〜ＤＢに同期した各種タイミング信号（図３（Ａ）、（Ｃ）、（Ｆ）及び（Ｇ））を生成して出力する。メモリ制御回路５１は、このタイミング信号を基準にしてメモリ５２の動作を制御し、メモリ５２は、装置本体４２から出力される画像データＤＲ〜ＤＢを順次格納して出力することにより、画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化して画像データＤ１（図３（Ｄ））を出力する。このときメモリ５２は、画像データＤＲ〜ＤＢと共にガンマ切り換え信号ＧＳＥＬ（図３（Ｂ））を入力し、この入力したガンマ切り換え信号ＧＳＥＬを画像データＤ１に対応するタイミングによりガンマ切り換え信号ＧＳＥＬ１（図３（Ｅ））として出力する。
メモリ制御回路５５は、メモリ４５の動作を制御することにより、水平走査周期で、メモリ４５から原基準電圧設定データＤＶを読み出して原基準電圧設定回路５６に出力する。
原基準電圧設定回路５６は、装置本体４２のコントローラ４３から出力される補正データＤ２により、メモリ制御回路５５から出力される原基準電圧設定データＤＶを補正して出力する。すなわち図４に示すように、原基準電圧設定回路５６は、メモリ制御回路５５を介して入力される原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢ、ＤＶＶＲＢ）のうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを加算回路５６Ａに入力し、ここで装置本体４２から出力される対応する補正データＤ２（ΔＤＶＶＲＴ、ΔＤＶＶＲＢ）を加算し、これによりこれら黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを補正する。またこのようにして補正した黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢをエンコーダ５６Ｂに入力し、また残りの原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢをセレクタ（ＳＥＬ）５６Ｃ、５６Ｄを介してエンコーダ５６Ｂに入力し、ここでこれら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢ、ＤＶＶＲＢをシリアルデータに変換して出力する。なお原基準電圧設定回路５６では、セレクタ５６Ｃ、５６Ｄの設定により、このようにメモリ制御回路５５から出力される原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢに代えて、装置本体４２から別途出力される原基準電圧設定データを出力できるようになされている。
この一連の処理において、原基準電圧設定回路５６は、水平駆動回路４９における信号線ＳＩＧの駆動に対応して、原基準電圧設定データＤＶを生成して出力する。しかしてこの実施例では、表示部４４において、水平方向に連続する赤色、緑色、青色の画素を１組にして、この１組の画素を１つの駆動信号により時分割により駆動することにより、原基準電圧設定回路５６は、１水平走査期間の間で、それぞれ赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢ用の原基準電圧設定データＤＶを切り換えて出力するようになされている。
水平駆動回路４９は、コントローラ４７とは別体の集積回路により構成され、コントローラ４７から出力される画像データＤ１をガンマ切り換え信号ＧＳＥＬ１と共にシフトレジスタ６０により上述した水平方向に連続する赤色、緑色、青色の画素による各組に振り分けた後、セレクタによるディジタルアナログ変換回路６１Ａ〜６１Ｎによりディジタルアナログ変換処理する。またこのディジタルアナログ変換処理結果による駆動信号を増幅回路１６Ａ〜１６Ｎによりそれぞれ増幅して表示部４４に出力し、表示部４４においては、それぞれセレクタ１７Ａ〜１７Ｎにより増幅回路１６Ａ〜１６Ｎの出力信号を各信号線ＳＩＧに振り分ける。
この処理において、水平駆動回路４９は、原基準電圧生成回路６２、基準電圧生成回路で生成される２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂについて、ガンマ切り換え信号ＧＳＥＬ１によりこれら２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂから一方の基準電圧Ｖ１Ａ〜Ｖ６４Ａ又はＶ１Ｂ〜Ｖ６４Ｂを選択し、この選択した基準電圧Ｖ１Ａ〜Ｖ６４Ａ又はＶ１Ｂ〜Ｖ６４Ｂを画像データＤ１により選択して画像データＤ１をディジタルアナログ変換処理する。これによりこの実施例では、自然画ＧとメニューＭ１〜Ｍ３とでガンマ特性を切り換えて駆動信号を生成し、この駆動信号により表示部４４の各画素の階調を設定し、自然画ＧとメニューＭ１〜Ｍ３とを同時に表示する場合でも、これら自然画ＧとメニューＭ１〜Ｍ３とを最適なガンマ特性により表示するようになされている。
すなわち水平駆動回路４９において、シフトレジスタ６０は、コントローラ４７から出力される画像データＤ１、ガンマ切り換え信号ＧＳＥＬ１を順次入力して保持し、所定のタイミングにより保持した画像データＤ１、ガンマ切り換え信号ＧＳＥＬ１をディジタルアナログ変換回路６１Ａ〜６１Ｎに出力することにより、１ライン分に係るこれら画像データＤ１を各色毎にまとめて同時並列的にディジタルアナログ変換回路６１Ａ〜６１Ｎに出力し、またこのとき対応するガンマ切り換え信号ＧＳＥＬ１をこれらディジタルアナログ変換回路６１Ａ〜６１Ｎに出力する。
ディジタルアナログ変換回路６１Ａ〜６１Ｎは、基準電圧生成回路６３で生成される２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂを入力し、これら２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂをシフトレジスタ６０から出力されるガンマ切り換え信号ＧＳＥＬ１により選択する。またこの選択したガンマ切り換え信号ＧＳＥＬ１をシフトレジスタ６０から出力される画像データＤ１により選択し、これにより画像データＤ１をそれぞれ自然画Ｇ及びメニューＭ１〜Ｍ３に応じたガンマ特性によりディジタルアナログ変換処理して駆動信号を生成する。
これらにより垂直同期信号Ｖｓｙｎｃ、水平同期Ｈｓｙｎｃ（図５（Ａ）及び（Ｂ））を基準にして図５に示すように、赤色、緑色、青色による画像データＤＲ〜ＤＢ（図５（Ｃ））は、多重化されて画像データＤ１（図５（Ｃ））によりガンマ切り換え信号ＧＳＥＬ１（図５（Ｄ））と共に水平駆動回路４９に入力されて、ガンマ設定データＤＶ（図５（Ｅ））による２種類のガンマ特性によりディジタルアナログ変換回路６１Ａ〜６１Ｎ（図５（Ｆ））でそれぞれ駆動信号に変換されて信号線ＳＩＧの駆動に供されるようになされている。なおこの図５においては、符号Ａにより自然画Ｇの係るガンマ特性を示し、ハッチングによりメニューＭ１〜Ｍ３に係るガンマ特性を示す。
この実施例において、水平駆動回路４９は、このような２系統のガンマ特性に係る基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂを、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢにより生成される黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを基準にして生成し、これにより製品毎、色毎の調整作業を簡略化し、さらにはガンマ特性の設定作業を簡略化することができるようになされている。
すなわち図６は、原基準電圧生成回路６２、基準電圧生成回路６３を示すブロック図である。ここで基準電圧生成回路６３は、増幅回路２７Ａ〜２７Ｈが省略されている点を除いて、また２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂに対応して、抵抗Ｒ１〜Ｒ７を直列に接続してなる抵抗直列回路２６Ａ、２６Ｂが２系統設けられ、それぞれの抵抗直列回路２６Ａ、２６Ｂで原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢにより各系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ及びＶ１Ｂ〜Ｖ６４Ｂを生成する点を除いて、図１９について上述した基準電圧生成回路１４と同一に形成される。
原基準電圧生成回路６２は、ディジタルアナログ変換回路（Ｄ／Ａ）７１、７２によりそれぞれ黒レベル用及び白レベル用原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに応じて黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを生成する。すなわち原基準電圧生成回路６２において、ディジタルアナログ変換回路７１、７２は、分圧回路７３、７４によりそれぞれ基準電圧生成用電圧ＶＣＯＭを分圧して複数の原基準電圧の候補電圧を生成する。ここで分圧回路７３、７４は、抵抗値の等しい複数の抵抗の直列回路により構成され、基準電圧生成用電圧ＶＣＯＭを原基準電圧設定データＤＶのビット数に対応する分解能により分圧して出力する。この実施例においては、この原基準電圧設定データＤＶが６ビットにより形成され、また基準電圧生成用電圧ＶＣＯＭが５〔Ｖ〕に設定され、これにより分圧回路７３、７４は、約８０〔ｍＶ〕（≒５〔Ｖ〕／６４）単位で、順次電圧が異なってなる６４種類の候補電圧を出力する。
ディジタルアナログ変換回路７１、７２において、セレクタ７５、７６は、それぞれこの分圧回路７３、７４から出力される６４種類の候補電圧を黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢに応じて選択して出力する。セレクタ７５、７６は、このようにして生成した黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢをそれぞれ増幅回路７８、７９を介して出力する。
原基準電圧生成回路６２において、ガンマ設定回路８１Ａ及び８１Ｂは、これら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを基準にして、各系統に係る原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢにより原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢを生成し、これにより黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢをそれぞれ両端電圧に設定してなる直線近似によりガンマ特性を設定する。
すなわちガンマ設定回路８１Ａにおいて、ディジタルアナログ変換回路８２Ｂ〜８２Ｇは、ディジタルアナログ変換回路７１、７２と同様に、分圧回路８３Ｂ〜８３Ｇによる抵抗分圧によりそれぞれ原基準電圧ＶＢＡ〜ＶＧＡの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ８４Ｂ〜８４Ｇにより原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡに応じて選択して原基準電圧ＶＢＡ〜ＶＧＡを出力する。ディジタルアナログ変換回路８２Ｂ〜８２Ｇは、これら原基準電圧ＶＢＡ〜ＶＧＡの候補電圧の生成に供する分圧回路８３Ｂ〜８３Ｇがこれらディジタルアナログ変換回路８２Ｂ〜８２Ｇ間で直列に接続されて、ディジタルアナログ変換回路７１、７２による黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続される。
ガンマ設定回路８１Ａは、これらディジタルアナログ変換回路８２Ｂ〜８２Ｇから出力される原基準電圧ＶＢＡ〜ＶＧＡを増幅回路８６Ｂ〜８６Ｇを介して、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと共に基準電圧生成回路６３の１系統の抵抗直列回路２６Ａに出力する。
これにより図７に示すように、これら原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢ、ＶＲＢのうち、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを除く１系統の原基準電圧ＶＢＡ〜ＶＧＡにおいては、それぞれ直列接続されてなる分圧回路８３Ｂ〜８３Ｇから出力される候補電圧の範囲でしか電圧を可変することが困難に設定され、これにより図７との対比により図８に示すように、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止できるようになされている。
またこのようにそれぞれ直列接続されてなる分圧回路８３Ｂ〜８３Ｇの両端が、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、色間の発光特性のばらつき、製品間の発光特性のばらつきを補正するために、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、図７との対比により図９に示すように、直列接続されてなる分圧回路８３Ｂ〜８３Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢＡ〜ＶＧＡも変化することになり、これによりこれらの原基準電圧ＶＢＡ〜ＶＧＡについては、改めて設定し直す処理を省略することができ、これによりこれら残りのディジタルアナログ変換回路に係る計算処理を省略して調整作業を簡略化することができるようになされている。
ガンマ設定回路８１Ｂにおいて、ディジタルアナログ変換回路９２Ｂ〜９２Ｇは、ガンマ設定回路８１Ａと同様に、分圧回路９３Ｂ〜９３Ｇによる抵抗分圧によりそれぞれ原基準電圧ＶＢＢ〜ＶＧＢの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ９４Ｂ〜９４Ｇにより原基準電圧設定データＤＶＶＢＢ〜ＤＶＶＧＢに応じて選択して原基準電圧ＶＢＢ〜ＶＧＢを出力する。ディジタルアナログ変換回路９２Ｂ〜９２Ｇは、これら原基準電圧ＶＢＢ〜ＶＧＢの候補電圧の生成に供する分圧回路９３Ｂ〜９３Ｇがこれらディジタルアナログ変換回路９２Ｂ〜９２Ｇ間で直列に接続されて、ディジタルアナログ変換回路７１、７２による黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続される。
ガンマ設定回路８１Ｂは、これらディジタルアナログ変換回路９２Ｂ〜９２Ｇから出力される原基準電圧ＶＢＢ〜ＶＧＢを増幅回路９６Ｂ〜９６Ｇを介して、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと共に基準電圧生成回路６３の１系統の抵抗直列回路２６Ｂに出力する。
これによりこの実施例では、このメニュー側に係る基準電圧Ｖ１Ｂ〜Ｖ６４Ｂについても、ノイズによる影響を低減し、さらには調整作業を簡略化できるようになされている。
またこのように２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂを共通の黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを基準にして生成することにより、色毎、製品毎に黒レベル、白レベルを調整して、この調整による原基準電圧ＶＲＴ、原基準電圧ＶＲＢの範囲で、それぞれ原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢを設定して種類の異なるガンマ特性を実現し得、これにより各ガンマ特性毎の黒レベル、白レベルの調整作業を省略し得、その分、調整作業を簡略化できるようになされている。
しかして図１０及び図１１は、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢをそれぞれ５〔Ｖ〕及び０〔Ｖ〕に設定した例により、これら原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢ、ＶＲＢによる自然画用及びメニュー用のガンマ特性の設定を示す特性曲線図である。これによりこの実施例では、種類の異なる表示対象を同時に表示する場合でも、各表示対象に適したガンマ特性により各表示対象を表示して高品位の表示画像を形成できるようになされている。
デコーダ９５は、コントローラ４７から出力されるシリアルデータによる原基準電圧設定データＤＶを順次取り込み、セレクタ１７Ａ〜１７Ｎにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路７１、ガンマ設定回路８１Ａ、８１Ｂ、ディジタルアナログ変換回路７２に振り分けて出力する。
（２）実施例の動作
以上の構成において、このＰＤＡ４１では（図１）、表示に供する画像データＤＲ〜ＤＢが装置本体４２からコントローラ４７に入力され、ここでメモリ５２を介して、ライン単位で同一色に係る画像データが連続してなるように時分割多重化処理され、その処理結果である画像データＤ１が水平駆動回路４９に入力される。この水平駆動回路４９において、画像データＤ１は、シフトレジスタ６０に取り込まれ、ライン単位で、同一色に係る画像データが同時並列的にディジタルアナログ変換回路６１Ａ〜６１Ｎに入力される。またこのディジタルアナログ変換回路６１Ａ〜６１Ｎにおけるディジタルアナログ変換処理により、駆動信号に変換され、この駆動信号がそれぞれ増幅回路１６Ａ〜１６Ｎを介してセレクタ１７Ａ〜１７Ｎに入力される。これにより画像データＤ１は、表示部４４において赤色、緑色、青色の順序により水平方向に順次循環的に繰り返されてなる有機ＥＬ素子による画素に対して、これら赤色、緑色、青色の画素による組み合わせに振り分けられた後、駆動信号に変換され、この駆動信号がセレクタ１７Ａ〜１７Ｎにより赤色、緑色、青色の画素に係る信号線ＳＩＧに振り分けられ、これによりＰＤＡ４１では、画像データＤＲ〜ＤＢにより各画素の階調が設定されて所望の画像が表示される。
このようにして画像データＤ１をディジタルアナログ変換処理して駆動信号を生成するにつき、ＰＤＡ４１では、基準電圧生成回路６３において、２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂが生成され、またこの２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂによるガンマ特性を指示するガンマ切り換え信号ＧＳＥＬが装置本体４２から表示対象に応じて出力される。ＰＤＡ４１では、このガンマ切り換え信号ＧＳＥＬが対応する画像データＤ１と共にシフトレジスタ６０によりディジタルアナログ変換回路６１Ａ〜６１Ｎに振り分けられ、この振り分けられてなるガンマ切り換え信号ＧＳＥＬ１により各ディジタルアナログ変換回路６１Ａ〜６１Ｎにおいて、２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂの一方が選択され、この選択された基準電圧Ｖ１Ａ〜Ｖ６４Ａ又はＶ１Ｂ〜Ｖ６４Ｂが画像データＤ１によりさらに選択されて駆動信号が生成される。
これによりこの駆動信号により形成される表示部４４の表示においては、基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂに対応する２種類のガンマ特性により表示され、これにより種類の異なる表示対象を混在させて表示する場合にあっても、各表示対象に適したガンマ特性により表示して、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができる。
すなわちこの場合、装置本体４２において、自然画に係る画像データについては、自然画に係る基準電圧Ｖ１Ａ〜Ｖ６４Ａを選択するようにガンマ切り換え信号ＧＳＥＬを設定し、またメニューに係る画像データについては、メニューに係る基準電圧Ｖ１Ｂ〜Ｖ６４Ｂを選択するようにガンマ切り換え信号ＧＳＥＬを設定し、これによりそれぞれ自然画及びメニューに適切なガンマ特性によりこれら自然画及びメニューを表示することができる。
このようにして基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂの切り換えによりガンマ特性を切り換えるようにして、ＰＤＡ４１では（図６）、これら基準電圧Ｖ１Ａ〜Ｖ６４Ａ及びＶ１Ｂ〜Ｖ６４Ｂがそれぞれ分圧回路Ｒ１〜Ｒ７の直列接続による抵抗直列回路２６Ａ及び２６Ｂにより原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢを分圧して作成される。
これによりこのＰＤＡ４１では、これら２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂを、同一構成に係る抵抗直列回路２６Ａ及び２６Ｂを用いた原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢによる折れ線近似により作成することができ、これら原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢの設定によるガンマ特性の設計上の設定を簡略化することができる。
またこれらの原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢにおいては、原基準電圧生成回路６２において、これらのうちの黒レベル及び白レベル用の原基準電圧ＶＲＴ、ＶＲＢが対応する原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢにより、また残りの２系統の原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢがそれぞれ対応する２系統の原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢにより生成される。
これによりこのＰＤＡ４１では、原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢを設定して所望のガンマ特性に設定した状態で、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢを調整して各色毎、製品毎に白レベル、黒レベルを設定して有機ＥＬ素子における発行特性のばらつきを補正して、ガンマ特性自体については何ら変更を与えないようにすることができ、その分、有機ＥＬ素子に係る調整作業を簡略化することができる。また同様にして原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢを調整して経時変化を補正するようにしても、ガンマ特性自体については何ら変更を与えないようにすることができ、その分、有機ＥＬ素子に係る調整作業を簡略化することができる。
すなわち有機ＥＬ素子においては、発光特性が製品毎、色毎に変化し、また経時変化により発行特性が変化する。有機ＥＬ素子においては、この発光特性の変化が黒レベル、白レベルの変化として表れ、ガンマ特性自体は変化しないことが判っている。これに対してこの実施例のように、原基準電圧ＶＲＴ、ＶＲＢを基準にして、残りの原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢを生成するようにして、これら２系統の原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢでこれら原基準電圧ＶＲＴ、ＶＲＢを共通化すれば、白レベル、黒レベルの調整により原基準電圧ＶＲＴ、ＶＲＢを可変しても、これら原基準電圧ＶＢＡ〜ＶＧＡ、ＶＢＢ〜ＶＧＢにおいては、分圧回路８３Ｂ〜８３Ｇ、９３Ｂ〜９３Ｇによる分圧比により原基準電圧ＶＲＴ、ＶＲＢの変化に追従して電圧が変化し、これによりガンマ特性の変化を防止して、改めてガンマ特性を調整する作業を無くすことができ、その分、調整作業を簡略化することができる。
（３）実施例の効果
以上の構成によれば、ガンマ特性の異なる複数の系統により基準電圧を生成し、選択信号に応じて、この複数の系統より１の系統を選択し、該選択した基準電圧を画像データに応じて選択して画素の階調を設定することにより、同時に表示する異なる表示対象をそれぞれ適切なガンマ特性により表示することができる。
またこれら複数系統の基準電圧を、複数の系統による原基準電圧をそれぞれ抵抗直列回路により分圧して生成することにより、これら複数系統の基準電圧をそれぞれ原基準電圧の設定により同様に作成し得、その分、簡易にガンマ特性を設定することができる。
また原基準電圧設定データをディジタルアナログ変換処理してこれらの原基準電圧を生成するようにして、黒レベル及び白レベルに係る原基準電圧を複数の系統で共通化することにより、調整作業を簡略化することができる。
図１２は、本発明の実施例２に係るＰＤＡによる表示画面を示す平面図である。このＰＤＡは、装置本体４２のコントローラ４３による処理、この処理によるコントローラ４７の制御が異なる点を除いて、実施例１について上述しＰＤＡ４１と同一に構成されることにより、以下においては、実施例１の構成を用いて説明する。
この実施例において、コントローラ４３は、ユーザーによる操作に応動して図１２に示すように、表示部４４による表示画面のほぼ中央を境にした上下に、自然画Ｇ１、Ｇ２を表示する。またこれら自然画Ｇ１、Ｇ２にそれぞれメニューを表示する。コントローラ４３は、このメニューのユーザーによる選択によりさらにメニューを重ねて表示し、このメニューにおける操作により各自然画Ｇ１、Ｇ２についてガンマ特性の調整を受け付ける。
コントローラ４３は、メモリ４５に格納してなる自然画に係る原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡに対応する原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡを、このガンマ特性の調整により設定されたガンマ特性により生成する。コントローラ４３は、自然画Ｇ１及びＧ２を表示してなる上下の領域ＡＲＡ、ＡＲＢにおいて、それぞれ各ラインに係る画像データＤＲ、ＤＧ、ＤＢを出力する直前のタイミングで、ユーザーの設定により生成した原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡを原基準電圧設定回路５６に出力し、セレクタ５６Ｃの設定により、メモリ制御回路５５から出力される自然画用の原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡに代えて、エンコーダ５６Ｂに入力する。
またこのようにして自然画Ｇ１及びＧ２に係る画像データＤＲ、ＤＧ、ＤＢをコントローラ４７に出力している期間の間、コントローラ４３から出力する原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡによる基準電圧Ｖ１Ａ〜Ｖ６４Ａを選択するようにガンマ切り換え信号ＧＳＥＬを出力し、またこれ以外の期間においては、メモリ制御回路５５からのメニューに係る原基準電圧設定データＤＶＶＢＢ〜ＤＶＶＧＢによる基準電圧Ｖ１Ｂ〜Ｖ６４Ｂを選択するように、ガンマ切り換え信号ＧＳＥＬを出力する。
これによりこの実施例においては、表示画面の上側領域ＡＲＡでは、自然画Ｇ１をユーザーの設定によるガンマγ１により、メニュー及び背景をメモリ４５に記録されたメニュー用のガンマγ２により表示するようになされている。また表示画面の下側領域ＡＲＢでは、自然画Ｇ２をユーザーの設定によるガンマγ３により、メニュー及び背景をメモリ４５に記録されたメニュー用のガンマγ２により表示するようになされている。
この実施例のように、２系統の基準電圧を選択して駆動信号を生成するようにして、この基準電圧をラインにより切り換えるようにしても、複数種類の自然画とメニューとについて、それぞれ適切なガンマ特性により表示することができる。
図１３は、実施例３に係るＰＤＡを示すブロック図である。このＰＤＡ１０１において、実施例１について上述したＰＤＡ４１、図１７について上述した従来構成と同一の構成は、対応する符号を付して示し重複した説明は省略する。なおこの図３に示す構成は、本願の参考例を示すものである。
このＰＤＡ１０１において、装置本体１０２は、コントローラ１０３の制御により、図１４に示すように、表示部４４による表示画面の下側に、メニュー専用の表示領域ＡＲ２を形成し、また残りの領域ＡＲ１を自然画専用の表示領域ＡＲ１に設定する。コントローラ１０３は、この領域ＡＲ１、ＡＲ２の設定に対応して自然画、メニューの画像データＤＲ、ＤＧ、ＤＢを出力する。
コントローラ１０７は、この画像データＤＲ、ＤＧ、ＤＢを時分割多重化して画像データＤ１を出力する。またコントローラ１０７において、メモリ制御回路１０５は、コントローラ１０３の制御により、自然画の表示領域ＡＲ１においては、メモリ４５に保持した自然画に係る原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡを、黒レベル及び白レベル用原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢと共にライン毎にメモリ４５から読み出して原基準電圧設定回路１０６に出力し、またメニューの表示領域ＡＲ２においては、メモリ４５に保持したメニューに係る原基準電圧設定データＤＶＶＢＢ〜ＤＶＶＧＢを、黒レベル及び白レベル用原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢと共にライン毎にメモリ４５から読み出して原基準電圧設定回路１０６に出力する。
原基準電圧設定回路１０６は、このようにして出力される黒レベル及び白レベル用原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢをコントローラ１０３から出力される補正データＤ２により補正し、原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ又はＤＶＶＢＢ〜ＤＶＶＧＢと共に水平駆動回路１１９に出力する。これによりこの実施例では、ガンマ特性の設定に係る原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢをライン単位で切り換えて１系統により出力するようになされている。
水平駆動回路１１９は、順次入力される画像データＤ１をシフトレジスタ１３に順次取り込んで各色毎にディジタルアナログ変換回路１５Ａ〜１５Ｎに出力し、ここでディジタルアナログ変換処理して駆動信号を生成する。この実施例では、このディジタルアナログ変換回路１５Ａ〜１５Ｎにおける基準電圧Ｖ１〜Ｖ６４が、ライン単位で切り換えて１系統により出力される原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢにより生成される。
すなわちこの実施例において、原基準電圧生成回路１２２は、図６に示す原基準電圧生成回路６２において、ガンマ設定回路８１Ｂを省略した構成により形成され、これによりライン単位で切り換えて１系統により出力される原基準電圧設定データＤＶＶＢＡ〜ＤＶＶＧＡ、ＤＶＶＢＢ〜ＤＶＶＧＢ、黒レベル及び白レベル用原基準電圧ＤＶＶＲＴ、ＤＶＶＲＢに応じて、原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢを切り換えて生成する。
基準電圧生成回路１２３は、図６に示す基準電圧生成回路６３において、一方の抵抗直列回路２６Ｂを省略した構成により形成され、これにより原基準電圧生成回路１２２から出力される原基準電圧ＶＲＴ、ＶＢＡ〜ＶＧＡ、ＶＲＢ及びＶＲＴ、ＶＢＢ〜ＶＧＢ、ＶＲＢによりライン単位でガンマ特性を切り換えてなる基準電圧Ｖ１〜Ｖ６４を生成する。
これによりこの実施例においては、ラインを単位にしてガンマ特性を切り換えて、自然画とメニューとをそれぞれ適切なガンマ特性により表示するようになされている。
図１５は、実施例４に係るＰＤＡを示すブロック図である。このＰＤＡ１３１において、実施例１について上述したＰＤＡ４１と同一の構成は、対応する符号を付して示し重複した説明は省略する。
この実施例においては、駆動信号を信号線ＳＩＧに振り分けるセレクタ１３７Ａ〜１３７Ｍが、カラー画像の表示に係る複数組の画素に順次循環的に駆動信号を出力するように形成される。より具体的に、この実施例では、カラー画像の表示に係る２組の画素に駆動信号を振り分けて出力するように形成され、これにより図１について上述したＰＤＡ４１の場合に比して、水平駆動回路１４９により生成される駆動信号の系統を１／２に低減できるようになされている。
このＰＤＡ１３１では、このセレクタ１３７Ａ〜１３７Ｍによる駆動信号の振り分けに対応するように、コントローラ１４７におけるメモリ制御回路１５１、メモリ１５２の処理により、赤色、緑色、青色による画像データを多重化して画像データＤ１を出力し、水平駆動回路１４９は、この画像データをシフトレジスタ１６０により振り分けてディジタルアナログ変換回路６１Ａ〜６１Ｍにより駆動信号に変換する。
これによりこのＰＤＡ１３１では、ディジタルアナログ変換回路６１Ａ〜６１Ｍの数を１／２に低減することにより、ディジタルアナログ変換回路６１Ａ〜６１Ｍにより２系統の基準電圧Ｖ１Ａ〜Ｖ６４Ａ、Ｖ１Ｂ〜Ｖ６４Ｂを処理するようにして、１系統の基準電圧を処理する場合に比して増大する集積回路上におけるこれらディジタルアナログ変換回路６１Ａ〜６１Ｍによる占有面積を１系統による基準電圧を処理する場合とほぼ同一に保持し、その分水平駆動回路１４９におけるチップ面積の増大を防止するようになされている。
なお上述の実施例においては、基準電圧を２系統により生成してガンマ特性を切り換える場合について述べたが、本発明はこれに限らず、３系統以上により生成してガンマ特性を切り換えるようにしてもよい。
さらに上述の実施例においては、有機ＥＬ素子によるフラットディスプレイ装置に本発明を適用した場合について述べたが、本発明はこれに限らず、液晶表示装置によるフラットディスプレイ装置等、種々のフラットディスプレイ装置に広く適用することができる。
また上述の実施例においては、本発明をＰＤＡに適用する場合について述べたが、本発明はこれに限らず、種々の映像機器に広く適用することができる。
本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用することができる。
本発明の実施例１に係るＰＤＡを示すブロック図である。 図１のＰＤＡによる表示画面を示す平面図である。 図１のＰＤＡの動作の説明に供するタイムチャートである。 図１のＰＤＡにおける基準電圧設定回路を示すブロック図である。 図１のＰＤＡにおけるガンマ特性の切り換えの説明に供するタイムチャートである。 図１のＰＤＡにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。 図６の原基準電圧生成回路により生成される原基準電圧の説明に供する特性曲線図である。 図２のＰＤＡにおけるノイズの影響の説明に供する特性曲線図である。 図２のＰＤＡにおけるダイナミックレンジ調整の説明に供する特性曲線図である。 図２のＰＤＡにおける自然画に係るガンマ特性の説明に供する特性曲線図である。 図２のＰＤＡにおけるメニューに係るガンマ特性の説明に供する特性曲線図である。 本発明の実施例２に係るＰＤＡによる表示画面を示す平面図である。 本発明の実施例３に係るＰＤＡを示すブロック図である。 図１３のＰＤＡによる表示画面を示す平面図である。 本発明の実施例４に係るＰＤＡを示すブロック図である。 従来の液晶表示装置を示すブロック図である。 図１６の液晶表示装置における水平駆動回路を周辺構成と共に示すブロック図である。 図１６の説明に供するタイムチャートである。 図１６の水平駆動回路及びコントローラにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。 図１４の液晶表示装置におけるガンマ特性の説明に供する特性曲線図である。 自然画とメニューとによる表示画面の例を示す平面図である。 自然画とメニューに求められるガンマ特性の例を示す特性曲線図である。
符号の説明
１……液晶表示装置、２、４４……表示部、３Ｒ、３Ｇ、３Ｂ……画素、４、４９、１１９、１４９……水平駆動回路、６、４２、１０２……装置本体、７、４３、４７、１０３、１０７、１４７……コントローラ、９、５１、５５、１０５、１５１……メモリ制御回路、１０、４５、４６、５２、１５２……メモリ、１２、６２、１２２……原基準電圧生成回路、１３、６０、１６０……シフトレジスタ、１４、６３、１２３……基準電圧生成回路、１５Ａ〜１５Ｎ、６１Ａ〜６１Ｈ、７１、７２、８２Ｂ〜８２Ｇ、９２Ｂ〜９２Ｇ……ディジタルアナログ変換回路、１７Ａ〜１７Ｎ、７５、７６、８４Ｂ〜８４Ｇ、９４Ｂ〜９４Ｇ、１３７Ａ〜１３７Ｍ……セレクタ、２１、７３、７４、８３Ｂ〜８３Ｇ、９３Ｂ〜９３Ｇ、Ｒ１〜Ｒ７……分圧回路、２６、２６Ａ、２６Ｂ……抵抗直列回路、４１、１０１、１３１……ＰＤＡ、５６……原基準電圧設定回路

Claims (9)

  1. 画像データをディジタルアナログ変換処理して駆動信号を生成し、前記駆動信号によりマトリックス状に画素を配置してなる表示部の信号線を駆動するフラットディスプレイ装置の駆動回路において、
    複数の原基準電圧を生成する原基準電圧生成回路と、
    抵抗を複数個直列接続した分圧回路をさらに複数個直列に接続して抵抗直列回路が形成され、前記抵抗直列回路の両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
    前記画像データを順次信号線に振り分けるシフトレジスタと、
    前記複数の基準電圧を入力し、前記シフトレジスタにより振り分けられた前記画像データに応じて選択出力することにより、前記駆動信号を出力する駆動信号のディジタルアナログ変換回路とを備え、
    前記基準電圧生成回路は、
    ガンマ特性の異なる複数の系統により前記基準電圧を生成し、
    前記シフトレジスタは、
    さらに前記画像データと共に入力される選択信号を順次前記信号線に振り分け、
    前記駆動信号のディジタルアナログ変換回路は、
    前記シフトレジスタにより振り分けられた前記選択信号に応じて、前記複数の系統より１の系統の基準電圧を選択し、該選択した前記基準電圧を前記画像データに応じて選択出力する
    フラットディスプレイ装置の駆動回路。
  2. 前記原基準電圧生成回路は、
    前記基準電圧の系統にそれぞれ対応する複数の系統により前記原基準電圧を生成して出力し、
    前記基準電圧生成回路は、
    前記基準電圧の系統にそれぞれが対応する複数の系統の前記抵抗直列回路により、各系統の前記原基準電圧をそれぞれ分圧して、前記複数の系統による前記基準電圧を出力する
    請求項１に記載のフラットディスプレイ装置の駆動回路。
  3. 前記原基準電圧生成回路は、
    原基準電圧設定データをディジタルアナログ変換処理して前記原基準電圧を生成する複数の原基準電圧用のディジタルアナログ変換回路により、前記原基準電圧を生成し、
    前記原基準電圧のうち各系統の黒レベル及び白レベルに係る原基準電圧を、前記複数の系統で共通の前記原基準電圧用のディジタルアナログ変換回路により生成する
    請求項２に記載のフラットディスプレイ装置の駆動回路。
  4. 前記駆動信号のディジタルアナログ変換回路から出力される前記駆動信号を、カラー画像の表示に係る複数組の画素に順次循環的に出力するセレクタを有する
    請求項１に記載のフラットディスプレイ装置の駆動回路。
  5. 画像データによる画像を表示するフラットディスプレイ装置において、
    マトリックス状に画素を配置してなる表示部と、
    画像データより駆動信号を生成し、前記駆動信号により前記表示部の信号線を駆動する水平駆動回路と、
    前記水平駆動回路に画像データを出力する本体装置とを有し、
    前記本体装置は、
    前記画像データと共に、前記画像データの表示に供するガンマ特性の選択を指示する選択信号を前記水平駆動回路に出力し、
    前記水平駆動回路は、
    複数の原基準電圧を生成する原基準電圧生成回路と、
    抵抗を複数個直列接続した分圧回路をさらに複数個直列に接続して抵抗直列回路が形成され、前記抵抗直列回路の両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
    前記画像データを順次信号線に振り分けるシフトレジスタと、
    前記複数の基準電圧を入力し、前記シフトレジスタにより振り分けられた前記画像データに応じて選択出力することにより、前記駆動信号を出力する駆動信号のディジタルアナログ変換回路とを備え、
    前記基準電圧生成回路は、
    ガンマ特性の異なる複数の系統により前記基準電圧を生成し、
    前記シフトレジスタは、
    さらに前記画像データと共に入力される選択信号を順次前記信号線に振り分け、
    前記駆動信号のディジタルアナログ変換回路は、
    前記シフトレジスタにより振り分けられた前記選択信号に応じて、前記複数の系統より１の系統の基準電圧を選択し、該選択した前記基準電圧を前記画像データに応じて選択出力する
    フラットディスプレイ装置。
  6. 前記原基準電圧生成回路は、
    前記基準電圧の系統にそれぞれ対応する複数の系統により前記原基準電圧を生成して出力し、
    前記基準電圧生成回路は、
    前記基準電圧の系統にそれぞれが対応する複数の系統の前記抵抗直列回路により、各系統の前記原基準電圧をそれぞれ分圧して、前記複数の系統による前記基準電圧を出力する
    請求項５に記載のフラットディスプレイ装置。
  7. 前記原基準電圧生成回路は、
    原基準電圧設定データをディジタルアナログ変換処理して前記原基準電圧を生成する複数の原基準電圧用のディジタルアナログ変換回路により、前記原基準電圧を生成し、
    前記原基準電圧のうち各系統の黒レベル及び白レベルに係る原基準電圧を、前記複数の系統で共通の前記原基準電圧用のディジタルアナログ変換回路により生成する
    請求項６に記載のフラットディスプレイ装置。
  8. 前記駆動信号のディジタルアナログ変換回路から出力される前記駆動信号を、カラー画像の表示に係る複数組の画素に順次循環的に出力するセレクタを有する
    請求項５に記載のフラットディスプレイ装置。
  9. 前記選択信号による前記基準電圧の系統の選択により、
    １画面中における水平方向及び又は垂直方向の所定範囲の領域で、前記表示部の表示に係るガンマ特性を切り換える
    請求項５に記載のフラットディスプレイ装置。
JP2004142295A 2004-05-12 2004-05-12 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 Expired - Lifetime JP4264580B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004142295A JP4264580B2 (ja) 2004-05-12 2004-05-12 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
US11/122,006 US7176913B2 (en) 2004-05-12 2005-05-05 Drive circuit for flat display apparatus and flat display apparatus
KR1020050038548A KR101128501B1 (ko) 2004-05-12 2005-05-09 평면 디스플레이 장치의 구동회로 및 평면 디스플레이 장치
CNB2005100692427A CN100412940C (zh) 2004-05-12 2005-05-12 用于平板显示装置的驱动电路和平板显示装置
TW094115461A TWI309814B (en) 2004-05-12 2005-05-12 Drive circuit for flat display apparatus and flat display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004142295A JP4264580B2 (ja) 2004-05-12 2004-05-12 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2005326469A JP2005326469A (ja) 2005-11-24
JP4264580B2 true JP4264580B2 (ja) 2009-05-20

Family

ID=35308962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004142295A Expired - Lifetime JP4264580B2 (ja) 2004-05-12 2004-05-12 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置

Country Status (5)

Country Link
US (1) US7176913B2 (ja)
JP (1) JP4264580B2 (ja)
KR (1) KR101128501B1 (ja)
CN (1) CN100412940C (ja)
TW (1) TWI309814B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017566A (ja) * 2003-06-25 2005-01-20 Sanyo Electric Co Ltd 表示装置およびその制御方法
TWI298860B (en) * 2005-10-24 2008-07-11 Novatek Microelectronics Corp Apparatus for driving display panel and digital-to-analog converter thereof
JP2009193042A (ja) * 2008-02-13 2009-08-27 Samsung Mobile Display Co Ltd ガンマ電圧生成部及びガンマ電圧生成方法とこれを利用した有機電界発光表示装置
KR101000288B1 (ko) * 2008-07-08 2010-12-13 주식회사 실리콘웍스 감마전압생성기 및 상기 감마전압생성기를 구비하는 ｄａｃ
CN101800035A (zh) * 2009-02-05 2010-08-11 瀚宇彩晶股份有限公司 液晶显示装置及其驱动方法
CN102637402B (zh) * 2011-02-15 2014-09-10 联咏科技股份有限公司 面板驱动电路
TWI518669B (zh) * 2014-03-12 2016-01-21 聯詠科技股份有限公司 伽瑪電壓產生裝置及產生伽瑪電壓的方法
US9886885B2 (en) 2014-04-18 2018-02-06 Boe Technology Group Co., Ltd. Gamma correction circuit and display device
CN105139803B (zh) * 2015-09-10 2017-08-15 中国科学院上海高等研究院 Amoled列驱动电路及其驱动方法
KR102340938B1 (ko) * 2015-09-17 2021-12-20 엘지디스플레이 주식회사 표시장치와 그 접촉 저항 측정 방법
CN106303487A (zh) * 2016-10-20 2017-01-04 青岛海信电器股份有限公司 伽马Gamma校正方法、Gamma校正装置及电视
CN109949772B (zh) * 2019-01-31 2021-04-23 京东方科技集团股份有限公司 显示装置及其驱动方法
KR20210085343A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치
CN112071280B (zh) * 2020-09-22 2022-05-31 禹创半导体(深圳)有限公司 快速伽马切换方法
CN113393817A (zh) * 2021-06-18 2021-09-14 惠州华星光电显示有限公司 显示装置及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819113B2 (ja) 1997-06-03 2006-09-06 三菱電機株式会社 液晶表示装置
US6297816B1 (en) * 1998-05-22 2001-10-02 Hitachi, Ltd. Video signal display system
KR100415510B1 (ko) * 2001-03-15 2004-01-16 삼성전자주식회사 적응형 휘도 증대 기능을 갖는 액정 표시 장치 및 이의구동 방법
KR100365496B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 감마전압 조정장치를 가지는 액정표시장치
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2003015612A (ja) * 2001-06-29 2003-01-17 Nec Corp 液晶ディスプレイの駆動方法、液晶表示装置及びモニタ
CN100338435C (zh) * 2002-06-10 2007-09-19 松下电器产业株式会社 角速度传感器
KR100520383B1 (ko) * 2003-03-18 2005-10-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 기준전압 발생회로
KR100542319B1 (ko) * 2003-03-31 2006-01-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
US7245284B2 (en) * 2003-04-28 2007-07-17 Matsushita Electric Industrial Co., Ltd. Liquid crystal display panel driving apparatus and liquid crystal display apparatus

Also Published As

Publication number Publication date
KR20060045984A (ko) 2006-05-17
CN1697010A (zh) 2005-11-16
KR101128501B1 (ko) 2012-03-28
US7176913B2 (en) 2007-02-13
CN100412940C (zh) 2008-08-20
TWI309814B (en) 2009-05-11
US20050253831A1 (en) 2005-11-17
TW200609890A (en) 2006-03-16
JP2005326469A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
KR101128501B1 (ko) 평면 디스플레이 장치의 구동회로 및 평면 디스플레이 장치
KR101189703B1 (ko) 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
KR101116886B1 (ko) 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
JP3631727B2 (ja) 画像表示方法および画像表示装置
US6965358B1 (en) Apparatus and method for making a gray scale display with subframes
US8698720B2 (en) Display signal processing device and display device
US20080158454A1 (en) Liquid crystal display device and driving method thereof
EP1480191A2 (en) Image display apparatus
JP6967133B2 (ja) 表示ドライバ及び表示デバイス
JP2011112728A (ja) 表示装置
JP4099671B2 (ja) フラットディスプレイ装置及びフラットディスプレイ装置の駆動方法
JP4152153B2 (ja) プラズマディスプレイパネルの画像表示方法及びその装置
KR101818213B1 (ko) 구동 장치 및 이를 포함하는 표시 장치
US20080024527A1 (en) Display drive apparatus and display apparatus
JP2005316188A (ja) フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP2009186800A (ja) 表示装置および表示装置のフリッカ判定方法。
JP2005284037A (ja) フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP4674443B2 (ja) フラットディスプレイ装置
JP2003084719A (ja) 表示パネル駆動装置
JP2004126626A (ja) 多階調表示装置
JP2000047639A (ja) Ｌｅｄディスプレイユニット
KR100462014B1 (ko) 중간 계조 표시법을 이용한 액정 표시 장치
JP4635071B2 (ja) 表示信号変換装置
TW202324365A (zh) 時序控制器、驅動器及包括它們的顯示系統
JP2005062440A (ja) 画像表示装置及び画像表示方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090128

R151 Written notification of patent or utility model registration

Ref document number: 4264580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113