JP4257624B2 - 積層電子部品の外部端子形成方法 - Google Patents

積層電子部品の外部端子形成方法 Download PDF

Info

Publication number
JP4257624B2
JP4257624B2 JP8079099A JP8079099A JP4257624B2 JP 4257624 B2 JP4257624 B2 JP 4257624B2 JP 8079099 A JP8079099 A JP 8079099A JP 8079099 A JP8079099 A JP 8079099A JP 4257624 B2 JP4257624 B2 JP 4257624B2
Authority
JP
Japan
Prior art keywords
external terminal
forming
hole
ceramic green
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8079099A
Other languages
English (en)
Other versions
JP2000277919A (ja
Inventor
直行 佐藤
秀幸 中村
裕之 但井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP8079099A priority Critical patent/JP4257624B2/ja
Publication of JP2000277919A publication Critical patent/JP2000277919A/ja
Application granted granted Critical
Publication of JP4257624B2 publication Critical patent/JP4257624B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、内部回路が内蔵された積層電子部品の外部端子の形成方法に関するものである。
【0002】
【従来の技術】
従来、内部回路用の導電パターンが形成されたセラミックグリーンシートを所要数積層し、一体焼成して形成される積層電子部品は、種々の構成のものが提案されている。この積層電子部品は、その内部回路と実装回路との接続を行うための外部端子が積層体の側面に形成されることが一般に行われている。
【0003】
この外部端子の形成方法として、一例が特開平5−327222号公報に開示されている。この方法は、セラミックグリーンシートに、内部導通用ビアホール孔と外部端子用の貫通スルーホール孔を開け、ビアホールと同時にスルーホールにも導体ペーストを充填した後ペーストを乾燥させる。この充填から乾燥までは、導体ペーストがスルーホールから落下するのを防止するために、平滑な板を台としてグリーンシートの下に敷く。その後、内部回路パターンの印刷を行い、導体ペーストを乾燥させ、積層する。そして、焼成し、切断することにより、外部端子を形成する方法である。
【0004】
また特開平6−112099号公報には、焼成済みでかつ外部電極を形成すべき位置に貫通孔が形成されたマザーボードを準備し、前記貫通孔内面で内部電極と接続されかつ前記マザーボードの主面に至るように外部電極を付与し、そして個々の素子に切断する方法が開示されている。この方法は、積層電子部品を焼成した後、外部端子を形成し、その後切断する方法である。
【0005】
【発明が解決しようとする課題】
特開平5−327222号公報に開示されている方法では、積層ずれ、又はグリーンシートを圧着する際の圧力による変形などにより、内部回路と外部端子との導通不良が生じる、又外部端子の変形による外部端子不良を生じる恐れがあった。
また、特開平6−112099号公報に開示されている方法では、焼成後の固い積層体に孔を開ける工程が必要であり、高コストとなるという問題があった。また、グリーンシートに孔を開けておき、積層体とした後、導電ペーストを塗布することも考えられるが、積層ずれ、又圧着時の変形などにより、スルーホールが変形し、導電ペーストをスルーホール内面の全面に塗布することが出来ないといった不具合が生じるという問題点があった。
【0006】
この積層電子部品では、小型化、低価格化、又高機能化が要求され、常に改良が進められている。この外部端子の形成方法も種々提案されているが、本発明は、製造が容易で、積層体と同時焼成可能なので安価である外部端子の形成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、内部回路用の導電パターンが印刷されたセラミックグリーンシートを積層し、焼成されてなる積層電子部品の側面に形成される外部端子の形成方法において、前記セラミックグリーンシートの後に分割される分割線上に外部端子形成用の穴を開けておき、内部回路パターン又は内部回路接続用のビアホール等が形成されている所定のセラミックグリーンシートを積層した後、仮圧着し、その仮圧着体の連続した前記外部端子形成用穴に導電材を形成し、その後本圧着を行い、焼成されることを特徴とする積層電子部品の外部端子形成方法である。
【0008】
【発明の実施の形態】
本発明では、外部端子用の穴を各セラミックグリーンシートの後に分割される分割線上に予め形成しておく。そして、内部回路パターン又は内部回路パターンの接続用ビアホール等が形成されている、このセラミックグリーンシートを積層し、仮圧着する。この仮圧着体の状態で、外部端子用の導電材を形成するものである。つまり、本圧着をすると、圧力が強すぎて変形が起こる危険性が高いが、それよりも弱い力で仮圧着することにより、変形を抑えた状態で積層体を得ることができ、この状態で、外部端子用の導電材を形成するものである。尚、この外部端子は、分割されて側面に露出し、外部端子としての機能を果たす。
【0009】
この仮圧着は、20℃〜60℃、10〜200kg/cmの条件で加圧することが好ましい。更に好ましくは、40〜120kg/cmである。さらにこの仮圧着は、本圧着より弱い力で圧着されることが好ましい。また、この仮圧着体の状態は、各層が適度に密着し、仮圧着後のハンドリングで位置ずれなどをおこさず、かつ、積層された1枚1枚のグリーンシートが大きな変形をおこしていない状態、すなわち、外部端子形成用穴の内面に極端な凹凸がない、または外部端子用穴がつぶれていない状態である。
【0010】
また、外部端子用の導電材の形成方法は、メタルマスク印刷などの印刷法により導電ペーストをスルーホールに充填した後、本圧着を経て、900℃程度の温度で焼結させる方法が好ましい。このとき、導電材がスルーホールの表面に隙間なく、かつ、均一な厚さで充填されていることが好ましい。
【0011】
本発明に係る一実施例を図面を基に説明する。まず、セラミックグリーンシートを形成する。このセラミックグリーンシートは、所要のセラミック材料のスラリーを形成し、ドクターブレード等で形成することができる。このセラミックグリーンシート1に、外部端子形成用の穴2を形成する。これを図2に示す。この外部端子形成用の穴2は、後に分割される分割線6上に形成される。もちろん、外部端子の必要な箇所に形成する。また、この外部端子形成用の穴2を形成する際に、内部回路接続用のビアホール(図示してない)も適宜形成しておけば良い。次いで、所要のセラミックグリーンシート上に内部回路用の導電パターンが形成される。これは、Agを主成分とする導電ペーストをスクリーン印刷することにより、形成できる。そして、所定のセラミックグリーンシートを所要数積層する。このとき、内部回路の必要な部分は、ビアホールで接続される。
【0012】
その積層体を仮圧着して仮圧着体3を得る。これを図3に示す。この仮圧着体3は、前記外部端子形成用の穴2が積層され、上面から下面にかけて貫通するように形成されている。この仮圧着は、温度25℃、圧力100kg/cmで、60秒、仮圧着した。この仮圧着の温度は、20〜60℃が好ましい。その理由は、20℃未満では確実に圧着されず、積層された各グリーンシートがずれてしまうからである。また60℃を越えると圧着過剰となり、仮圧着体の外部端子形成用穴の内面が変形するからである。
【0013】
この仮圧着の圧力は、10〜200kg/cmが好ましい。その理由は、10kg/cm未満では確実に圧着されず、積層された各グリーンシートがずれてしまうからである。好ましくは40〜120kg/cm以上である。また、200kg/cmを越えると圧着過剰となり、仮圧着体の外部端子形成用穴の内面が変形するからである。
【0014】
この仮圧着体3の状態で、メタルマスク印刷法を用い導電ペーストを外部端子形成用穴の内面に塗布することにより、外部端子を形成した。印刷用メタルマスクおよび印刷前の仮圧着体を所定の位置に固定する。メタルマスクには仮圧着体の電極形成用穴と同じ位置に同程度の径の穴があり、印刷スキージの移動により、ここから導電ペーストが仮圧着体に供給される。導電ペーストは市販の銀ペースト(回転数100rpm、温度25℃で測定したときの粘度約30Pa・S)を用い、仮圧着体を吸引しながら印刷塗布した。仮圧着体では、外部端子形成用穴の内面が加圧による変形を起こしていないため、導電ペーストが穴内面を移動しやすい。従って、穴の上部で導電ペーストが止まってしまうことがなく、穴内面の全面に均一に導電ペーストが塗布できる。また全面にくまなく塗布できるので、穴内面と電極材との密着性が良く、電極としての信頼性にも優れている。この電極材を塗布した状態の断面図を図4に示す。仮圧着体3の上面から下面に貫通する穴の内面に、外部端子の電極材4が塗布されている。
【0015】
次に、仮圧着体3を本圧着する。この本圧着は、仮圧着体を加圧用治具にセットし、温度;85℃、圧力約110kg/cmで1分加圧することにより行った。この本圧着は、仮圧着よりも強い条件で行われる。そして、本圧着の条件としては、圧力10〜400kg/cmで、温度30〜100℃で行われることが好ましい。
【0016】
そして、その本圧着体を分割線で切断し、900℃で2時間焼成することにより、所望の積層電子部品を得た。この積層電子部品の斜視図を図1に示す。この外部端子5は、ニッケルメッキ、半田メッキ等を施しても良い。また、分割手段は、切込溝を形成し、分割する方法でも良い。もちろん、焼成後分割しても良い。
【0017】
本実施例によれば、仮圧着後に外部端子形成用穴に導電材を形成するので、本圧着後にみられるような穴の変形を抑制でき、外部端子形成用穴内面と導電材の密着性が良く、電極の信頼性が高い。
また、外部端子形成用穴に導電材を形成するのに、印刷法で電極を形成するので、製造が容易である。また、電極印刷時の吸引を精度よく制御しなくて良く、安価または容易に製造できる。
【0018】
本発明は、単素子を内蔵した電子部品、複数の素子を内蔵した複合部品、更に積層体上に電子部品を搭載する複合部品或いは積層基板に用いられ、効果を有するものである。
【0019】
【発明の効果】
本発明によれば、積層体を仮圧着した後導電材を形成し本圧着するという工程で外部端子を形成することによって、スルーホール内面との密着性が良く、製造が容易で低価格に外部端子を形成することができる。
【図面の簡単な説明】
【図1】本発明に係る一実施例の斜視図である。
【図2】本発明に係る一実施例のセラミックグリーンシートの平面図である。
【図3】本発明に係る一実施例の仮圧着体の斜視図である。
【図4】本発明に係る一実施例の外部端子部分の断面図である。
【符号の説明】
1 セラミックグリーンシート
2 外部端子用穴
3 仮圧着体
4 外部端子電極材
5 外部端子
6 分割線

Claims (3)

  1. 内部回路用の導電パターンが印刷されたセラミックグリーンシートを適宜積層し、焼成されてなる積層電子部品の側面に形成される外部端子の形成方法において、
    前記セラミックグリーンシートの後に分割される分割線上に外部端子形成用の穴を開けておき、所定のセラミックグリーンシートを積層した後、セラミックグリーンシートの各層が密着するが、前記外部端子形成用の穴がつぶれない程度で仮圧着し、その仮圧着体の連続した前記外部端子形成用穴に導電材を形成し、その後、仮圧着よりも強い力で本圧着を行い、焼成されることを特徴とする積層電子部品の外部端子形成方法。
  2. 前記仮圧着の条件を圧力10〜200kg/cm、温度20〜60℃とする請求項1に記載の積層電子部品の外部端子形成方法。
  3. 導電ペーストをメタルマスク印刷法によって塗布することよって前記外部端子形成用穴に導電材を形成する請求項1または2に記載の積層電子部品の外部端子形成方法。
JP8079099A 1999-03-25 1999-03-25 積層電子部品の外部端子形成方法 Expired - Lifetime JP4257624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8079099A JP4257624B2 (ja) 1999-03-25 1999-03-25 積層電子部品の外部端子形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8079099A JP4257624B2 (ja) 1999-03-25 1999-03-25 積層電子部品の外部端子形成方法

Publications (2)

Publication Number Publication Date
JP2000277919A JP2000277919A (ja) 2000-10-06
JP4257624B2 true JP4257624B2 (ja) 2009-04-22

Family

ID=13728258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8079099A Expired - Lifetime JP4257624B2 (ja) 1999-03-25 1999-03-25 積層電子部品の外部端子形成方法

Country Status (1)

Country Link
JP (1) JP4257624B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765191B2 (ja) * 2001-04-18 2011-09-07 株式会社デンソー セラミック積層体の製造方法
US7468112B2 (en) 2001-04-18 2008-12-23 Denso Corporation Method of producing a ceramic laminate
US20070002551A1 (en) * 2005-07-01 2007-01-04 Hon Hai Precision Industry Co., Ltd. Printed circuit board assembly

Also Published As

Publication number Publication date
JP2000277919A (ja) 2000-10-06

Similar Documents

Publication Publication Date Title
JP3173410B2 (ja) パッケージ基板およびその製造方法
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
KR100885136B1 (ko) 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법
WO2006027876A1 (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP3416658B2 (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP4576670B2 (ja) セラミック基板の製造方法
JP6502205B2 (ja) 多層配線基板およびその製造方法
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
JP4337949B2 (ja) 回路基板及び回路基板の製造方法
JP2008091874A (ja) セラミック回路基板とその製造方法
JP4257624B2 (ja) 積層電子部品の外部端子形成方法
JP2681327B2 (ja) バンプ付き回路基板の製造方法
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JP4429130B2 (ja) セラミック電子部品の製造方法
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
WO2001069991A1 (fr) Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
JP2002270989A (ja) セラミック電子部品およびその製造方法
JP3995294B2 (ja) セラミック積層基板の製造方法
JPH0221157B2 (ja)
JP2515165B2 (ja) 多層配線基板の製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPH02178995A (ja) 多層プリント基板の製造方法
KR101085642B1 (ko) 세라믹 기판의 제조방법
JPH02158194A (ja) 多層セラミック回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 5

EXPY Cancellation because of completion of term