JP4257272B2

JP4257272B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4257272B2
Application number: JP2004218316A
Authority: JP
Inventors: 義弘中田; 俊一福山; 映矢野; 保大和田; 克己鈴木; 巌杉浦
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2000-03-29
Filing date: 2004-07-27
Publication date: 2009-04-22
Anticipated expiration: 2021-01-10
Also published as: JP2005005728A

Description

本発明は、低誘電率被膜の材料、それを用いた低誘電率被膜及び半導体装置に関する。 The present invention relates to a material for a low dielectric constant film, a low dielectric constant film using the same, and a semiconductor device.

半導体集積回路装置の高集積化及び処理速度の向上が要望されている。半導体集積回路装置内の信号伝搬速度は、配線抵抗と、配線間の寄生容量によって制約される。半導体集積回路装置の高集積化によって配線幅及び配線間隔が狭くなり、配線抵抗が増大するとともに、寄生容量も大きくなってきている。配線を薄くすることによって寄生容量を小さくすることはできるが、これによって配線抵抗が増大してしまうため、信号伝搬速度の向上には繋がらない。信号伝搬速度を速めるために、層間絶縁膜の低誘電率化が有効である。 There is a demand for higher integration of semiconductor integrated circuit devices and improved processing speed. The signal propagation speed in the semiconductor integrated circuit device is limited by the wiring resistance and the parasitic capacitance between the wirings. As the semiconductor integrated circuit device is highly integrated, the wiring width and the wiring interval are reduced, the wiring resistance is increased, and the parasitic capacitance is also increased. Although the parasitic capacitance can be reduced by thinning the wiring, this increases the wiring resistance, which does not lead to an improvement in the signal propagation speed. In order to increase the signal propagation speed, it is effective to reduce the dielectric constant of the interlayer insulating film.

従来、層間絶縁膜材料として、二酸化珪素（ＳｉＯ₂）、窒化珪素（ＳｉＮ）、酸化フッ化珪素（ＳｉＯＦ）、燐珪酸ガラス（ＰＳＧ）等の無機材料、あるいはポリイミド等の有機高分子材料が用いられてきた。化学気相成長（ＣＶＤ）により形成した二酸化珪素膜の比誘電率は約４である。ＳｉＯＦ膜の比誘電率は、約３．３〜３．５であり、二酸化珪素の比誘電率よりも小さい。ところが、ＳｉＯＦは吸湿性が高いため、吸湿して比誘電率が上昇しやすい。 Conventionally, an inorganic material such as silicon dioxide (SiO ₂ ), silicon nitride (SiN), silicon oxyfluoride (SiOF), phosphosilicate glass (PSG), or an organic polymer material such as polyimide is used as an interlayer insulating film material. Has been. The relative dielectric constant of a silicon dioxide film formed by chemical vapor deposition (CVD) is about 4. The relative dielectric constant of the SiOF film is about 3.3 to 3.5, which is smaller than the relative dielectric constant of silicon dioxide. However, since SiOF has high hygroscopicity, it absorbs moisture and the relative dielectric constant tends to increase.

低誘電率材料として、Ｓｉ−Ｈ結合を含むシロキサン樹脂や、シロキサン樹脂を多孔質化した樹脂等が注目されている。 As a low dielectric constant material, attention is paid to a siloxane resin containing a Si—H bond, a resin obtained by making a siloxane resin porous, and the like.

シロキサン樹脂をアルカリ性溶液で洗浄すると、加水分解により、吸湿性の高いＳｉＯＨが生成される。このため、アルカリ性溶液を用いた洗浄により、シロキサン樹脂の比誘電率が上昇してしまう。一方、有機高分子膜は、ガラス転移温度が２００〜３５０℃程度と低く、熱膨張率も大きい。このため、配線に与えるダメージが大きい。 When the siloxane resin is washed with an alkaline solution, highly hygroscopic SiOH is generated by hydrolysis. For this reason, the relative dielectric constant of the siloxane resin is increased by cleaning with an alkaline solution. On the other hand, the organic polymer film has a low glass transition temperature of about 200 to 350 ° C. and a high coefficient of thermal expansion. For this reason, the damage given to wiring is large.

本発明の目的は、低誘電率の被膜を有し、かつ信頼性の高い半導体装置を提供することである。 An object of the present invention is to provide a highly reliable semiconductor device having a low dielectric constant film.

本発明の一観点によると、
半導体基板と、
前記基板の上に形成され、第１のシリカ系多孔質材料からなり、ビアホールを有する第１の膜と、
前記第１の膜の上に直接形成され、前記ビアホールに達する配線溝を有する第２のシリカ系多孔質材料からなる第２の膜と
を有し、
前記第１及び第２のシリカ系多孔質材料が、請求項１に記載された［化１］または［化２］の一般式で表される半導体装置が提供される。
According to one aspect of the invention,
A semiconductor substrate;
A first film formed on the substrate, made of a first porous silica material, and having a via hole;
A second film made of a second silica-based porous material directly formed on the first film and having a wiring groove reaching the via hole;
A semiconductor device in which the first and second silica-based porous materials are represented by the general formula of [Chemical Formula 1] or [Chemical Formula 2] described in claim 1 is provided.

本発明の他の観点によると、
半導体基板の上に、第１のシリカ系多孔質材料からなる第１の膜を形成する工程と、
第２のシリカ系多孔質材料からなる第２の膜を、前記第１の膜の上に直接形成する工程と、
前記第２の膜の厚さ以上の深さを有する溝と、該溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールとを形成する工程と、
前記ビアホール及び前記溝内に、導電性の部材を埋め込む工程と
を有し、
前記第１及び第２のシリカ系多孔質材料は、上述の半導体装置の第１及び第２のシリカ系多孔質材料と同一である半導体装置の製造方法が提供される。 According to another aspect of the invention,
Forming a first film made of a first porous silica material on a semiconductor substrate;
Forming a second film made of a second silica-based porous material directly on the first film;
Forming a groove having a depth equal to or greater than the thickness of the second film, and a via hole disposed at a position partially overlapping with the groove and penetrating the first film;
Embedding a conductive member in the via hole and the groove,
A method for manufacturing a semiconductor device is provided in which the first and second silica-based porous materials are the same as the first and second silica-based porous materials of the semiconductor device described above.

第１および第２の膜をシリカ系多孔質材料で形成することにより、誘電率の低減を図ることができる。第１及び第２の膜のエッチング速度が異なるため、一方の膜のみを選択的にエッチングすることが容易になる。 By forming the first and second films with a silica-based porous material, the dielectric constant can be reduced. Since the etching rates of the first and second films are different, it becomes easy to selectively etch only one film.

エッチング速度の遅いシリカ系多孔質材料からなる膜の上に、エッチング速度の速いシリカ系多孔質材料からなる膜を積層することにより、上層の膜をエッチングする際に、下層の膜が現れた時点で比較的再現性よくエッチングを停止させることができる。 When a film made of a silica-based porous material with a high etching rate is laminated on a film made of a silica-based porous material with a slow etching rate, when the upper layer film is etched, the lower layer film appears. The etching can be stopped with relatively good reproducibility.

本発明の実施例による低誘電率被膜を形成するための材料は、シロキサン樹脂及びポリカルボシランを溶剤に溶解させることにより得られる。
シロキサン樹脂として、例えば、一般式 A material for forming a low dielectric constant film according to an embodiment of the present invention can be obtained by dissolving a siloxane resin and polycarbosilane in a solvent.
As a siloxane resin, for example, a general formula

で表されるものを用いることができる。ここで、Ｒ₁〜Ｒ₃は、水素、酸素もしくは１価の炭化水素基、例えばメチル基、エチル基、フェニル基等であり、Ｘは水素もしくはＳｉである。モノマ単位の繰り返し数ｎ₁は、５〜２００である。Ｒ₁〜Ｒ₃が酸素である場合には、当該酸素原子に上記Ｘと同様の基が結合する。ＸがＳｉである場合には、当該Ｓｉ原子から（−Ｓｉ−Ｏ−）骨格が延びる。上記一般式で表される樹脂として、例えば、テトラアルコキシシラン、トリアルコキシシラン、メチルトリアルコキシシラン等を原料としてゾルゲル法により生成した樹脂、もしくはこれらの混合物を原料としてゾルゲル法により生成した樹脂、テトラアルコキシシランとジメチルアルコキシシランとを原料としてゾルゲル法により生成した樹脂等が挙げられる。

Can be used. Here, R _{1 to} R ₃ are hydrogen, oxygen, or a monovalent hydrocarbon group such as a methyl group, an ethyl group, or a phenyl group, and X is hydrogen or Si. The number of monomer units n ₁ is 5 to 200. When R _{1 to} R ₃ are oxygen, the same group as X is bonded to the oxygen atom. When X is Si, a (—Si—O—) skeleton extends from the Si atom. Examples of the resin represented by the above general formula include a resin produced by a sol-gel method using tetraalkoxysilane, trialkoxysilane, methyltrialkoxysilane, or the like as a raw material, or a resin produced by a sol-gel method using a mixture thereof as a raw material, tetra Examples thereof include resins produced by sol-gel method using alkoxysilane and dimethylalkoxysilane as raw materials.

その他に、シロキサン樹脂として、一般式 Besides, as siloxane resin, general formula

で表される梯子型のものを用いることができる。ここで、Ｒ₄〜Ｒ₇のうち少なくとも１つは水素であり、他は、水素、フッ素もしくは１価の炭化水素基、例えばメチル基、エチル基、フェニル基等である。モノマ単位の繰り返し数ｎ₂は、５〜１００である。上記一般式で表される樹脂として、例えば水素シルセスキオキサン、メチルシルセスキオキサン、フッ素含有水素シルセスキオキサン等が挙げられる。

A ladder type represented by can be used. Here, at least one of R _{4 to} R ₇ is hydrogen, and the other is hydrogen, fluorine, or a monovalent hydrocarbon group such as a methyl group, an ethyl group, or a phenyl group. The monomer unit repeat number n ₂ is 5 to 100. Examples of the resin represented by the above general formula include hydrogen silsesquioxane, methyl silsesquioxane, fluorine-containing hydrogen silsesquioxane, and the like.

ポリカルボシランの一般式は、 The general formula of polycarbosilane is

で表される。ここで、Ｒ₈及びＲ₉は、水素もしくは１価の炭化水素基、例えばメチル基、エチル基、フェニル基等である。モノマ単位の繰り返し数ｍは、２０〜１，０００である。

It is represented by Here, R ₈ and R ₉ are hydrogen or a monovalent hydrocarbon group such as a methyl group, an ethyl group, or a phenyl group. The repeating number m of the monomer unit is 20 to 1,000.

使用可能な溶剤は、シロキサン樹脂とポリカルボシランとを溶解させるものであれば特に限定されない。例えば、使用可能な溶剤として、シクロヘキサノン、メチルイソブチルケトン、メチルエチルケトン、メチルセロソルブ、エチルセロソルブ、オクタン、デカン、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等が挙げられる。 The solvent that can be used is not particularly limited as long as it dissolves the siloxane resin and polycarbosilane. Examples of usable solvents include cyclohexanone, methyl isobutyl ketone, methyl ethyl ketone, methyl cellosolve, ethyl cellosolve, octane, decane, propylene glycol, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, and the like.

さらに、低誘電率被膜を多孔質化するために、加熱もしくは光照射によって脱離する有機化合物（脱離剤）を溶剤に添加してもよい。このような有機化合物として、アダマンタン化合物、例えばアダマンタンモノフェノール等が挙げられる。多孔質化することにより、被膜の誘電率を下げることができる。なお、脱離剤を添加しすぎると、被膜の機械的強度が低下してしまう。このため、脱離剤の添加量を、シロキサン樹脂とポリカルボシランとの混合物に対して７０重量％以下とすることが好ましい。 Furthermore, in order to make the low dielectric constant film porous, an organic compound (leaving agent) that is detached by heating or light irradiation may be added to the solvent. Examples of such organic compounds include adamantane compounds such as adamantane monophenol. By making it porous, the dielectric constant of the coating can be lowered. In addition, when a release agent is added too much, the mechanical strength of the coating film decreases. For this reason, it is preferable that the addition amount of the releasing agent is 70% by weight or less based on the mixture of the siloxane resin and the polycarbosilane.

発明者らは、シロキサン樹脂にポリカルボシランを添加すると、アルカリ性溶液をはじく性質が付与されることを見出した。上記実施例による材料を用いて形成した低誘電率被膜は、アルカリ性溶液をはじきやすい。このため、低誘電率被膜を形成した半導体基板をアルカリ性溶液で処理しても、アルカリ性溶液による被膜の加水分解が抑制され、誘電率の上昇を抑制することができる。 The inventors have found that when polycarbosilane is added to a siloxane resin, the property of repelling an alkaline solution is imparted. The low dielectric constant film formed using the material according to the above-described embodiment is easy to repel an alkaline solution. For this reason, even if the semiconductor substrate on which the low dielectric constant film is formed is treated with an alkaline solution, hydrolysis of the film by the alkaline solution is suppressed, and an increase in dielectric constant can be suppressed.

また、ポリカルボシランは、シロキサン樹脂との相溶性が高いため、シロキサン樹脂中に均一に分散される。
また、ポリカルボシランは高い耐湿性を有する。このため、特に耐湿性の劣る多孔質のシロキサン樹脂にポリカルボシランを添加することにより、耐湿性向上という顕著な効果が得られる。 In addition, polycarbosilane has a high compatibility with the siloxane resin, and thus is uniformly dispersed in the siloxane resin.
Polycarbosilane also has high moisture resistance. For this reason, the remarkable effect of improving moisture resistance can be obtained by adding polycarbosilane to a porous siloxane resin having particularly poor moisture resistance.

ポリカルボシランの重量平均分子量が小さすぎると、成膜時の加熱により大部分が蒸発してしまう。また、重量平均分子量が大きすぎると、溶剤に対する溶解度が低下するため、塗布液の生成が困難である。このため、使用するポリカルボシランの重量平均分子量を１，０００以上５００，０００以下とすることが好ましい。 If the weight average molecular weight of polycarbosilane is too small, most of it will evaporate due to heating during film formation. Moreover, since the solubility with respect to a solvent will fall when a weight average molecular weight is too large, the production | generation of a coating liquid is difficult. For this reason, it is preferable that the weight average molecular weight of the polycarbosilane to be used is 1,000 or more and 500,000 or less.

シロキサン樹脂に、吸湿性の高いシラノール基が存在する場合には、ポリカルボシランの側鎖が水素であることが好ましい。シラノール基と水素とが反応し、シラノール基が減少するためである。 When silanol groups having high hygroscopicity are present in the siloxane resin, it is preferable that the side chain of the polycarbosilane is hydrogen. This is because silanol groups and hydrogen react to reduce silanol groups.

ポリカルボシランの添加量が少なすぎると、十分なアルカリ耐性及び耐湿性が得られない。また、添加量が多くすぎると被膜の密着度が低下する。このため、ポリカルボシランの添加量を、シロキサン樹脂１００重量部に対して、１０〜３００重量部とすることが好ましい。 If the amount of polycarbosilane added is too small, sufficient alkali resistance and moisture resistance cannot be obtained. Moreover, when there is too much addition amount, the adhesiveness of a film will fall. For this reason, it is preferable that the addition amount of polycarbosilane shall be 10-300 weight part with respect to 100 weight part of siloxane resin.

上述の実施例による低誘電率被膜形成材料を、半導体基板の表面上にスピンコートし、１２０〜２５０℃で溶剤を蒸発させ、３００℃以上で熱処理して架橋させることにより、シロキサン樹脂にポリカルボシランが結合した低誘電率被膜を形成することができる。 The low dielectric constant film-forming material according to the above-described embodiment is spin-coated on the surface of the semiconductor substrate, the solvent is evaporated at 120 to 250 ° C., and heat treatment is performed at 300 ° C. or higher to crosslink, so that the siloxane resin is polycarbohydrate. A low dielectric constant film bonded with silane can be formed.

次に、低誘電率被膜形成材料の具体的な生成方法の第１の実施例について説明する。
メチルイソブチルケトン３９．６ｇに、テトラエトキシシラン２０．８ｇ（０．１モル）とメチルトリエトキシシラン１７．８ｇ（０．１モル）とを溶解させる。濃度４００ｐｐｍの硝酸水１６．２ｇ（０．９モル）を１０分間で滴下し、滴下終了後２時間の熟成反応を行う。テトラエトキシシランとメチルトリエトキシシランとが共重合し、シロキサン樹脂が生成される。 Next, a first example of a specific method for producing a low dielectric constant film forming material will be described.
In 39.6 g of methyl isobutyl ketone, 20.8 g (0.1 mol) of tetraethoxysilane and 17.8 g (0.1 mol) of methyltriethoxysilane are dissolved. 16.2 g (0.9 mol) of nitric acid having a concentration of 400 ppm is added dropwise over 10 minutes, and an aging reaction is performed for 2 hours after the completion of the addition. Tetraethoxysilane and methyltriethoxysilane are copolymerized to produce a siloxane resin.

次に、硝酸マグネシウム５ｇを添加し、過剰の水分を除去する。ロータリエバポレータを用い、熟成反応で生成したエタノールを、反応溶液が５０ｍｌになるまで除去する。得られた反応溶液に、メチルイソブチルケトン２０ｍｌを添加し、シロキサン樹脂溶液を得る。 Next, 5 g of magnesium nitrate is added to remove excess water. Using a rotary evaporator, the ethanol produced by the aging reaction is removed until the reaction solution reaches 50 ml. 20 ml of methyl isobutyl ketone is added to the obtained reaction solution to obtain a siloxane resin solution.

シロキサン樹脂溶液に、重量平均分子量２０，０００のポリカルボシランを、シロキサン樹脂（固形分）１００重量部に対して１０〜３００重量部添加する。ここまでの工程で、低誘電率被膜を形成するための樹脂溶液が得られる。なお、用いたポリカルボシランは、（−ＳｉＨ（ＣＨ₃）−ＣＨ₂−）骨格を持つものである。 10 to 300 parts by weight of polycarbosilane having a weight average molecular weight of 20,000 is added to the siloxane resin solution with respect to 100 parts by weight of the siloxane resin (solid content). Through the steps so far, a resin solution for forming a low dielectric constant film is obtained. Note that the polycarbosilane used has a (—SiH (CH ₃ ) —CH ₂ —) skeleton.

なお、比較のために、ポリカルボシランが添加されていない樹脂溶液、ポリカルボシランの添加量を５重量部及び３５０重量部とした樹脂溶液を作製した。
次に、第２の実施例による低誘電率被膜形成材料の生成方法について説明する。第１の実施例では、シロキサン樹脂の原料として、テトラエトキシシラン２０．８ｇとメチルトリエトキシシラン１７．８ｇとを用いたが、第２の実施例では、テトラエトキシシラン２０．８ｇ（０．１モル）とトリエトキシシラン１６．４ｇ（０．１モル）とを用いる。生成工程は、第１の実施例の場合と同様である。なお、用いるイソブチルケトンは３７．２ｇである。 For comparison, a resin solution to which polycarbosilane was not added and a resin solution in which the addition amount of polycarbosilane was 5 parts by weight and 350 parts by weight were prepared.
Next, a method for producing a low dielectric constant film forming material according to the second embodiment will be described. In the first example, 20.8 g of tetraethoxysilane and 17.8 g of methyltriethoxysilane were used as raw materials for the siloxane resin. In the second example, 20.8 g of tetraethoxysilane (0.1 Mol) and 16.4 g (0.1 mol) of triethoxysilane. The generation process is the same as in the first embodiment. In addition, the isobutyl ketone used is 37.2g.

次に、第３の実施例による低誘電率被膜形成材料の生成方法について説明する。窒素ガス導入管及び液体用定量ポンプを装備した反応容器に、硫酸８８ｇ（０．９モル）、発煙硫酸３３ｇ（６０％ＳＯ₄）を仕込む。発煙硫酸は、反応容器内の脱水を行うために添加される。トルエン８７ｇ（０．９５モル）を定量ポンプで２ｍｌ／分の条件で滴下し、滴下終了後１時間の熟成反応を行う。この熟成反応により、トルエンスルホン酸水和物が生成される。 Next, a method for producing a low dielectric constant film forming material according to the third embodiment will be described. 88 g (0.9 mol) of sulfuric acid and 33 g of fuming sulfuric acid (60% SO ₄ ) are charged into a reaction vessel equipped with a nitrogen gas introduction pipe and a liquid metering pump. Fuming sulfuric acid is added to perform dehydration in the reaction vessel. Toluene 87 g (0.95 mol) is added dropwise at a rate of 2 ml / min with a metering pump, and an aging reaction is carried out for 1 hour after completion of the addition. By this aging reaction, toluenesulfonic acid hydrate is produced.

トリクロロシラン４１ｇ（０．３モル）を、濃度が２０重量％になるようにトルエンに溶解した溶液を、定量ポンプで２ｍｌ／分の条件で滴下する。滴下終了後、２時間の熟成反応を行う。この熟成反応により、梯子型のシロキサン樹脂が合成される。反応終了後、濃度５０重量％の硫酸水溶液１００ｍｌを添加し、沈殿したトルエンスルホン酸を除去する。分液ロートを用い、過剰の硫酸水溶液を除去する。 A solution obtained by dissolving 41 g (0.3 mol) of trichlorosilane in toluene so as to have a concentration of 20% by weight is dropped by a metering pump under the condition of 2 ml / min. After completion of the dropping, an aging reaction is performed for 2 hours. By this aging reaction, a ladder-type siloxane resin is synthesized. After completion of the reaction, 100 ml of 50% by weight sulfuric acid aqueous solution is added to remove the precipitated toluenesulfonic acid. Excess sulfuric acid aqueous solution is removed using a separatory funnel.

炭酸カルシウム２ｇで、残留した硫酸を中和する。硝酸マグネシウム５ｇで脱水した後、ロータリエバポレータを用いてトルエンを除去する。ここまでの工程で水素シルセスキオキサン樹脂の固形物１５ｇが得られた。得られた水素シルセスキオキサン樹脂を、７０ｇのメチルイソブチルケトンに溶解させ、固形分濃度１７．５重量％の溶液を得た。 The remaining sulfuric acid is neutralized with 2 g of calcium carbonate. After dehydrating with 5 g of magnesium nitrate, toluene is removed using a rotary evaporator. The solid material of hydrogen silsesquioxane resin 15g was obtained by the process so far. The obtained hydrogen silsesquioxane resin was dissolved in 70 g of methyl isobutyl ketone to obtain a solution having a solid content concentration of 17.5% by weight.

得られた溶液に、重量平均分子量２０，０００のポリカルボシランを、溶液中の固形分１００重量部に対して２０〜３００重量部添加する。ここまでの工程で、低誘電率被膜を形成するための樹脂溶液が得られる。 To the resulting solution, 20 to 300 parts by weight of polycarbosilane having a weight average molecular weight of 20,000 is added with respect to 100 parts by weight of the solid content in the solution. Through the steps so far, a resin solution for forming a low dielectric constant film is obtained.

次に、第４の実施例による低誘電率被膜形成材料の生成方法について説明する。第３の実施例では、水素シルセスキオキサンの原料としてトリクロロシラン４１ｇを用いたが、第４の実施例では、トリクロロシラン３６ｇ（０．２７モル）とフルオロトリクロロシラン４．６ｇ（０．０３モル）とを用いる。生成工程は、第３の実施例の場合と同様である。 Next, a method for producing a low dielectric constant film forming material according to the fourth embodiment will be described. In the third example, 41 g of trichlorosilane was used as a raw material for hydrogen silsesquioxane, but in the fourth example, 36 g (0.27 mol) of trichlorosilane and 4.6 g (0.03) of fluorotrichlorosilane were used. Mol). The generation process is the same as that in the third embodiment.

第４の実施例では、フッ素含有水素シルセスキオキサン樹脂１５ｇとポリカルボシランとを含む樹脂溶液が得られる。
次に、上記第１〜第４の実施例による低誘電率被膜形成材料（樹脂溶液）を用いて、低誘電率被膜を形成する方法について説明する。 In the fourth embodiment, a resin solution containing 15 g of fluorine-containing hydrogen silsesquioxane resin and polycarbosilane is obtained.
Next, a method for forming a low dielectric constant film using the low dielectric constant film forming material (resin solution) according to the first to fourth embodiments will be described.

第１〜第４の実施例による樹脂溶液を、シリコンウエハ表面にスピンコートする。回転数は３０００ｒｐｍであり、塗布時間は２０秒である。スピンコート後、２００℃で溶剤を蒸発させる。酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、４００℃、３０分間の熱処理を行う。この熱処理により、シロキサン樹脂及びポリカルボシランが架橋し、低誘電率被膜が形成される。 The resin solutions according to the first to fourth embodiments are spin-coated on the silicon wafer surface. The rotation speed is 3000 rpm, and the coating time is 20 seconds. After spin coating, the solvent is evaporated at 200 ° C. Heat treatment is performed at 400 ° C. for 30 minutes in a nitrogen atmosphere with an oxygen concentration of 100 ppm or less. By this heat treatment, the siloxane resin and the polycarbosilane are cross-linked to form a low dielectric constant film.

図１に、低誘電率被膜の比誘電率と、ポリカルボシランの添加量との関係を示す。横軸は、シロキサン樹脂１００重量部に対するポリカルボシランの添加量を単位「重量部」で表し、縦軸は、低誘電率被膜の比誘電率を表す。図中の白丸、四角、三角、及び菱形の記号が、それぞれ第１〜第４の実施例による被膜形成材料を用いて作製した低誘電率被膜の比誘電率を示す。なお、参考のために、ポリカルボシランが添加されていない比較例及びポリカルボシランの添加量を３５０重量部とした比較例の場合の比誘電率を、対応する実施例の記号と同一の記号を付して示している。 FIG. 1 shows the relationship between the relative dielectric constant of the low dielectric constant film and the amount of polycarbosilane added. The horizontal axis represents the amount of polycarbosilane added to 100 parts by weight of the siloxane resin in the unit of “parts by weight”, and the vertical axis represents the relative dielectric constant of the low dielectric constant film. White circles, squares, triangles, and rhombuses in the figure indicate the relative dielectric constants of the low dielectric constant films produced using the film forming materials according to the first to fourth examples, respectively. For reference, the relative dielectric constant in the comparative example in which no polycarbosilane is added and in the comparative example in which the amount of polycarbosilane added is 350 parts by weight is the same as that in the corresponding example. Is shown.

いずれの実施例の場合も比誘電率が２．５〜３程度であり、二酸化珪素を用いた絶縁膜の比誘電率よりも小さい。特に、第１及び第２の実施例の場合には、ポリカルボシランを添加することにより、比誘電率が小さくなっていることがわかる。 In any of the examples, the relative dielectric constant is about 2.5 to 3, which is smaller than the relative dielectric constant of the insulating film using silicon dioxide. In particular, in the case of the first and second examples, it can be seen that the relative dielectric constant is reduced by adding polycarbosilane.

図２に、低誘電率被膜の密着度と、ポリカルボシランの添加量との関係を示す。密着度は、直径２ｍｍのスタッドピンをエポキシ樹脂で被膜表面に貼り付け、セバスチャン測定器により測定した。図２の横軸は、ポリカルボシランの添加量を単位「重量部」で表し、縦軸は、剥離が生じたときの単位面積あたりの引っ張り力を単位「Ｎ／ｃｍ²」で示す。図中の各記号の意味は、図１の場合と同様である。 FIG. 2 shows the relationship between the adhesion of the low dielectric constant film and the amount of polycarbosilane added. The degree of adhesion was measured with a Sebastian measuring instrument after attaching a stud pin having a diameter of 2 mm to the surface of the coating with an epoxy resin. The horizontal axis of FIG. 2 represents the amount of polycarbosilane added in the unit “part by weight”, and the vertical axis represents the tensile force per unit area when peeling occurs in the unit “N / cm ² ”. The meaning of each symbol in the figure is the same as in FIG.

ポリカルボシランの添加量を３５０重量部とした比較例の密着度が、ポリカルボシランの添加量を３００重量部以下とした実施例の密着度よりも低い。このため、ポリカルボシランの添加量は、シロキサン樹脂１００重量部に対して、３００重量部以下とすることが好ましい。 The adhesion degree of the comparative example in which the addition amount of polycarbosilane was 350 parts by weight is lower than the adhesion degree in the example in which the addition amount of polycarbosilane was 300 parts by weight or less. For this reason, it is preferable that the addition amount of polycarbosilane shall be 300 weight part or less with respect to 100 weight part of siloxane resins.

次に、低誘電率被膜のアルカリ耐性について説明する。形成された低誘電率被膜を濃度２．３８％のテトラメチルアンモニウムハイドライド水溶液に１分間浸漬した後の、被膜の表面状態を観察した。ポリカルボシランが添加されていない比較例の場合、及びポリカルボシランの添加量が５重量部の比較例の場合には、被膜にクラックの発生が確認された。ポリカルボシランの添加量が１０〜３００重量部の第１〜第４の実施例の場合には、クラックの発生は確認されなかった。高いアルカリ耐性を確保するために、シロキサン樹脂１００重量部に対して、ポリカルボシランの添加量を１０重量部以上とすることが好ましい。 Next, the alkali resistance of the low dielectric constant film will be described. After the formed low dielectric constant film was immersed in an aqueous tetramethylammonium hydride solution having a concentration of 2.38% for 1 minute, the surface state of the film was observed. In the case of the comparative example in which no polycarbosilane was added and in the case of the comparative example in which the amount of polycarbosilane added was 5 parts by weight, generation of cracks was confirmed in the coating. In the case of the first to fourth examples in which the amount of polycarbosilane added was 10 to 300 parts by weight, the occurrence of cracks was not confirmed. In order to ensure high alkali resistance, the amount of polycarbosilane added is preferably 10 parts by weight or more with respect to 100 parts by weight of the siloxane resin.

次に、第５〜８の実施例による低誘電率被膜形成材料の作製方法について説明する。第５〜８の実施例による低誘電率被膜形成材料は、それぞれ上記第１〜第４の実施例によるポリカルボシランを添加されたシロキサン樹脂溶液に、アダマンタンモノフェノールを添加して作製される。ポリカルボシランの添加量は、シロキサン樹脂１００重量部に対して１５０重量部である。アダマンタンモノフェノールの添加量は、シロキサン樹脂とポリカルボシランとの混合物に対して０〜７０重量％である。なお、比較のため、アダマンタンモノフェノールの添加量を、シロキサン樹脂とポリカルボシランとの混合物に対して８０重量％とした樹脂溶液を作製した。 Next, a method for producing a low dielectric constant film forming material according to the fifth to eighth embodiments will be described. The low dielectric constant film forming materials according to the fifth to eighth embodiments are prepared by adding adamantane monophenol to the siloxane resin solution to which the polycarbosilane according to the first to fourth embodiments is added. The amount of polycarbosilane added is 150 parts by weight with respect to 100 parts by weight of the siloxane resin. The addition amount of adamantane monophenol is 0 to 70% by weight based on the mixture of siloxane resin and polycarbosilane. For comparison, a resin solution was prepared in which the amount of adamantane monophenol added was 80% by weight with respect to the mixture of siloxane resin and polycarbosilane.

第５〜８の実施例及び比較例による樹脂溶液を、シリコンウエハ表面にスピンコートし、低誘電率被膜を形成した。架橋のための熱処理時にアダマンタンモノフェノールが脱離し、多孔質膜が得られる。 The resin solutions according to the fifth to eighth examples and the comparative example were spin-coated on the silicon wafer surface to form a low dielectric constant film. During the heat treatment for crosslinking, adamantane monophenol is desorbed and a porous film is obtained.

図３に、多孔質低誘電率被膜の比誘電率とアダマンタンモノフェノールの添加量との関係を示す。横軸はアダマンタンモノフェノールの添加量を単位「重量％」で表し、縦軸は比誘電率を表す。図中の白丸、四角、三角、及び菱形の記号は、それぞれ第５〜第８の実施例による樹脂溶液を用いて形成した被膜の比誘電率を示す。図１と図３とを比較すればわかるように、被膜を多孔質とすることにより、被膜の比誘電率をより小さくすることができる。 FIG. 3 shows the relationship between the relative dielectric constant of the porous low dielectric constant film and the amount of adamantane monophenol added. The horizontal axis represents the added amount of adamantane monophenol in the unit of “wt%”, and the vertical axis represents the relative dielectric constant. White circles, squares, triangles, and rhombuses in the figure indicate relative dielectric constants of the films formed using the resin solutions according to the fifth to eighth examples, respectively. As can be seen from a comparison between FIG. 1 and FIG. 3, the dielectric constant of the coating can be further reduced by making the coating porous.

図４に、多孔質低誘電率被膜の密着度とアダマンタンモノフェノールの添加量との関係を示す。横軸は、アダマンタンモノフェノールの添加量を、シロキサン樹脂とポリカルボシランとの混合物に対する重量％で表し、縦軸は、密着度を単位「Ｎ／ｃｍ²」で表す。密着度の測定は、図２で説明した方法と同様の方法で行った。 FIG. 4 shows the relationship between the degree of adhesion of the porous low dielectric constant film and the amount of adamantane monophenol added. The abscissa represents the amount of adamantane monophenol added in weight% with respect to the mixture of the siloxane resin and polycarbosilane, and the ordinate represents the degree of adhesion in the unit “N / cm ² ”. The degree of adhesion was measured by the same method as described in FIG.

アダマンタンモノフェノールの添加量を７０重量％から８０重量％に増加させると、被膜の密着度が急激に低下する。このため、アダマンタンモノフェノールの添加量を７０重量％以下とすることが好ましい。 When the addition amount of adamantane monophenol is increased from 70% by weight to 80% by weight, the degree of adhesion of the film is rapidly lowered. For this reason, it is preferable that the addition amount of adamantane monophenol is 70% by weight or less.

次に、シロキサン樹脂中にポリカルボシランが添加されているか否かを検査する方法について説明する。ポリカルボシランは、（−Ｓｉ−ＣＨ２−Ｓｉ−）骨格を有する。これに対し、シロキサン樹脂は（−Ｓｉ−Ｏ−Ｓｉ−）骨格を有する。 Next, a method for inspecting whether or not polycarbosilane is added to the siloxane resin will be described. Polycarbosilane has a (—Si—CH 2 —Si—) skeleton. On the other hand, a siloxane resin has a (—Si—O—Si—) skeleton.

（−Ｓｉ−ＣＨ２−Ｓｉ−）結合が含まれることは、赤外分光スペクトルの１０８０〜１０４０ｃｍ^-1に現れるピークにより確認される。なお、このピークは、（−Ｓｉ−Ｏ−Ｓｉ−）結合に対応するピークと部分的に重なるが、これらのピークが急峻なため、両者のピークを見分けることが可能である。また、半導体基板上に形成された低誘電率被膜が、ポリカルボシランを含んでいるか否かは、顕微赤外分光分析により判定することができる。 The inclusion of the (—Si—CH 2 —Si—) bond is confirmed by a peak appearing at 1080 to 1040 cm ⁻¹ in the infrared spectrum. Note that this peak partially overlaps with the peak corresponding to the (—Si—O—Si—) bond, but since these peaks are steep, it is possible to distinguish both peaks. Whether or not the low dielectric constant film formed on the semiconductor substrate contains polycarbosilane can be determined by microinfrared spectroscopy.

次に、上記第１〜第８の実施例による被膜形成材料を用いて作製した第９の実施例による半導体装置の構造及びその製造方法について説明する。
図５に、アルミニウム（Ａｌ）配線を有する半導体装置の断面図を示す。シリコン基板１の表面に形成されたフィールド酸化膜２により活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ３が形成されている。ＭＯＳＦＥＴ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、ゲート電極３Ｇ、及びゲート酸化膜３Ｉを含んで構成される。 Next, the structure of the semiconductor device according to the ninth embodiment manufactured using the film forming materials according to the first to eighth embodiments and the manufacturing method thereof will be described.
FIG. 5 shows a cross-sectional view of a semiconductor device having aluminum (Al) wiring. An active region is defined by a field oxide film 2 formed on the surface of the silicon substrate 1. A MOSFET 3 is formed in the active region. The MOSFET 3 includes a source region 3S, a drain region 3D, a gate electrode 3G, and a gate oxide film 3I.

ＭＯＳＦＥＴ３を覆うように、基板上にＳｉＯ₂からなる層間絶縁膜１０及びＳｉＮからなるストッパ膜１１が形成されている。層間絶縁膜１０の、ドレイン領域３Ｄに対応する位置に、コンタクトホール１２が形成されている。コンタクトホール１２の側面及び底面をＴｉＮからなるバリア層１３が覆う。さらに、タングステン（Ｗ）からなるプラグ１４が、コンタクトホール１２内を埋め込む。 An interlayer insulating film 10 made of SiO ₂ and a stopper film 11 made of SiN are formed on the substrate so as to cover the MOSFET 3. A contact hole 12 is formed in the interlayer insulating film 10 at a position corresponding to the drain region 3D. A barrier layer 13 made of TiN covers the side and bottom surfaces of the contact hole 12. Further, a plug 14 made of tungsten (W) fills the contact hole 12.

バリア層１３及びプラグ１４は、基板全面にＴｉＮ膜及びＷ膜を堆積した後、化学機械研磨（ＣＭＰ）を行うことにより形成される。ＴｉＮ膜の堆積は、スッパタリングにより行われる。Ｗ膜の堆積は、六フッ化タングステンと水素とを用いた化学気相成長（ＣＶＤ）により行われる。 The barrier layer 13 and the plug 14 are formed by depositing a TiN film and a W film on the entire surface of the substrate and then performing chemical mechanical polishing (CMP). The TiN film is deposited by sputtering. The deposition of the W film is performed by chemical vapor deposition (CVD) using tungsten hexafluoride and hydrogen.

ストッパ膜１１の表面上に、第１層目の配線２０が形成されている。第１層目の配線２０は、厚さ５０ｎｍのＴｉＮ膜２１、厚さ４５０ｎｍのＣｕ含有Ａｌ膜２２、及び厚さ５０ｎｍのＴｉＮ膜２３がこの順番に積層された３層構造を有する。ＴｉＮ膜及びＡｌ膜のパターニングは、塩酸ガスを用いたプラズマエッチングにより行われる。第１層目の配線２０の一部は、Ｗプラグ１４に電気的に接続されている。 A first layer wiring 20 is formed on the surface of the stopper film 11. The first-layer wiring 20 has a three-layer structure in which a TiN film 21 having a thickness of 50 nm, a Cu-containing Al film 22 having a thickness of 450 nm, and a TiN film 23 having a thickness of 50 nm are stacked in this order. Patterning of the TiN film and the Al film is performed by plasma etching using hydrochloric acid gas. A part of the first layer wiring 20 is electrically connected to the W plug 14.

第１層目の配線２０及びストッパ膜１１の表面を、ＳｉＯ₂からなる厚さ５０ｎｍのライナー膜２５が覆う。ライナー膜２５の形成は、テトラエチルオルソシリケート（ＴＥＯＳ）と酸素とを用いたＣＶＤにより行われる。 The surface of the first layer wiring 20 and the stopper film 11 is covered with a liner film 25 made of SiO ₂ and having a thickness of 50 nm. The liner film 25 is formed by CVD using tetraethylorthosilicate (TEOS) and oxygen.

ライナー膜２５の上に、低誘電率被膜２６が形成されている。低誘電率被膜２６は、上記第１〜第８の実施例によるシロキサン樹脂溶液をスピンコートすることにより形成される。なお、低誘電率被膜２６は、シリコン基板の平坦面上で厚さが５００ｎｍとなる条件で成膜される。 A low dielectric constant film 26 is formed on the liner film 25. The low dielectric constant film 26 is formed by spin coating the siloxane resin solutions according to the first to eighth embodiments. The low dielectric constant film 26 is formed under the condition that the thickness is 500 nm on the flat surface of the silicon substrate.

低誘電率被膜２６の上に、ＳｉＯ₂からなる厚さ１０００ｎｍのキャップ層２７が形成されている。キャップ層２７は、ＴＥＯＳと酸素とを用いたＣＶＤにより行われる。キャップ層２７の上面は、ＣＭＰにより平坦化されている。この研磨は、ライナー膜２５、低誘電率被膜２６、及びキャップ層２７の合計の膜厚が、第１層目の配線２０の配置されていない部分において１２００ｎｍになるように行われる。 On the low dielectric constant film 26, a cap layer 27 made of SiO ₂ and having a thickness of 1000 nm is formed. The cap layer 27 is performed by CVD using TEOS and oxygen. The upper surface of the cap layer 27 is planarized by CMP. This polishing is performed so that the total film thickness of the liner film 25, the low dielectric constant film 26, and the cap layer 27 is 1200 nm in a portion where the first-layer wiring 20 is not disposed.

ライナー膜２５、低誘電率被膜２６、及びキャップ層２７の３層に、ビアホール２８が形成されている。ビアホール２８の形成は、ＣＦ₄とＣＨＦ₃とを用いたプラズマエッチングにより行われる。ビアホール２８の側面及び底面をＴｉＮからなるバリア層２９が覆う。Ｗプラグ３０が、ビアホール２８内を埋め込んでいる。バリア層２９及びＷプラグ３０の形成は、下層のバリア層１３及びプラグ１４の形成と同様の方法で行われる。 Via holes 28 are formed in the three layers of the liner film 25, the low dielectric constant film 26, and the cap layer 27. The via hole 28 is formed by plasma etching using CF ₄ and CHF ₃ . A barrier layer 29 made of TiN covers the side and bottom surfaces of the via hole 28. A W plug 30 fills the via hole 28. The barrier layer 29 and the W plug 30 are formed by the same method as the formation of the lower barrier layer 13 and the plug 14.

キャップ層２７の上に、第２層目の配線４０が形成されている。第２層目の配線４０を覆うように、第２層目のライナー膜４１、低誘電率被膜４２、及びキャップ層４３が積層されている。これらは、第１層目の対応する部分の形成と同様の方法で形成される。 A second-layer wiring 40 is formed on the cap layer 27. A second layer liner film 41, a low dielectric constant film 42, and a cap layer 43 are laminated so as to cover the second layer wiring 40. These are formed by a method similar to the formation of the corresponding portion of the first layer.

図５に示す多層配線構造においては、同一配線層内の相互に隣り合う配線の間が、低誘電率被膜で充填されている。このため、配線間の寄生容量を少なくすることができる。また、低誘電率被膜２６及び４１が、上記実施例による被膜形成材料を用いて形成されているため、アルカリ溶液を用いた処理を行っても被膜の吸湿性が増大せず、低い誘電率を維持することができる。 In the multilayer wiring structure shown in FIG. 5, a space between adjacent wirings in the same wiring layer is filled with a low dielectric constant film. For this reason, the parasitic capacitance between wirings can be reduced. Further, since the low dielectric constant films 26 and 41 are formed using the film forming material according to the above embodiment, the hygroscopicity of the film does not increase even when the treatment using the alkaline solution is performed, and the low dielectric constant is obtained. Can be maintained.

図６に、銅（Ｃｕ）配線を有する半導体装置の断面図を示す。シリコン基板１からストッパ膜１１までの構造は、図５に示した半導体装置の対応する部分の構造と同一である。図６のこれらの構成部分に、図５の対応する部分に付された参照符号と同一の参照符号が付されている。 FIG. 6 shows a cross-sectional view of a semiconductor device having copper (Cu) wiring. The structure from the silicon substrate 1 to the stopper film 11 is the same as the structure of the corresponding part of the semiconductor device shown in FIG. These constituent parts in FIG. 6 are assigned the same reference numerals as those in the corresponding parts in FIG.

ストッパ膜１１の上に、低誘電率被膜５０が形成されている。低誘電率被膜５０は、上記実施例による被膜形成材料を用い、シリコン基板の平坦面上で厚さが４５０ｎｍになる条件で形成される。低誘電率被膜５０の上に、ＳｉＯ₂からなる厚さ５０ｎｍのキャップ層５１が形成されている。キャップ層５１は、ＴＥＯＳと酸素とを用いたＣＶＤにより形成される。 A low dielectric constant film 50 is formed on the stopper film 11. The low dielectric constant film 50 is formed using the film forming material according to the above-described embodiment under the condition that the thickness is 450 nm on the flat surface of the silicon substrate. A cap layer 51 made of SiO ₂ and having a thickness of 50 nm is formed on the low dielectric constant film 50. The cap layer 51 is formed by CVD using TEOS and oxygen.

低誘電率被膜５０及びキャップ層５１に、第１層目配線溝５２が形成されている。第１層目配線溝５２は、ＣＦ₄とＣＨＦ₃とを用いたプラズマエッチングにより形成される。第１層目配線溝５２の底面にプラグ１４の上面が現れる。 A first layer wiring groove 52 is formed in the low dielectric constant film 50 and the cap layer 51. The first layer wiring groove 52 is formed by plasma etching using CF ₄ and CHF ₃ . The upper surface of the plug 14 appears on the bottom surface of the first layer wiring groove 52.

第１層目配線溝５２の側面及び底面が、ＴａＮからなる厚さ５０ｎｍのバリア層５３で覆われている。Ｃｕからなる第１層目配線５４が配線溝５２内を埋め込んでいる。以下、バリア層５３と第１層目配線５４の形成方法を説明する。 The side surface and the bottom surface of the first layer wiring groove 52 are covered with a barrier layer 53 made of TaN and having a thickness of 50 nm. A first layer wiring 54 made of Cu fills the wiring groove 52. Hereinafter, a method of forming the barrier layer 53 and the first layer wiring 54 will be described.

第１層目配線溝５２の内面を含む基板全面上に、ＴａＮ膜をスパッタリングにより形成する。さらに、その上に厚さ５０ｎｍのＣｕ膜をスパッタリングにより形成する。このＣｕ膜を電極として電解めっきにより厚さ６００ｎｍのＣｕ膜を形成する。余分なＣｕ膜及びＴａＮ膜をＣＭＰにより除去し、第１層目配線溝５２内にバリア層５３及び第１層目配線５４を残す。 A TaN film is formed on the entire surface of the substrate including the inner surface of the first layer wiring groove 52 by sputtering. Further, a Cu film having a thickness of 50 nm is formed thereon by sputtering. A Cu film having a thickness of 600 nm is formed by electrolytic plating using the Cu film as an electrode. Excess Cu film and TaN film are removed by CMP to leave the barrier layer 53 and the first layer wiring 54 in the first layer wiring groove 52.

キャップ層５１の上に、ＳｉＮからなる厚さ５０ｎｍの拡散防止膜６０、低誘電率被膜６１、ＳｉＮからなる厚さ５０ｎｍのストッパ膜６２、低誘電率被膜６３、ＳｉＮからなる厚さ５０ｎｍのキャップ層６４が積層されている。拡散防止膜６０及びストッパ膜６２は、シランとアンモニアガスを用いたプラズマＣＶＤにより形成される。低誘電率被膜６１及び６３は、上記実施例による被膜形成材料を用いて形成される。低誘電率被膜６１及び６３は、それぞれシリコン基板の平坦面上において厚さが６５０ｎｍ及び４００ｎｍとなる条件で形成される。 On the cap layer 51, a 50 nm thick diffusion prevention film 60 made of SiN, a low dielectric constant film 61, a 50 nm thick stopper film 62, a low dielectric constant film 63, and a 50 nm thick cap made of SiN. Layer 64 is laminated. The diffusion prevention film 60 and the stopper film 62 are formed by plasma CVD using silane and ammonia gas. The low dielectric constant films 61 and 63 are formed using the film forming material according to the above embodiment. The low dielectric constant films 61 and 63 are formed under the condition that the thicknesses are 650 nm and 400 nm on the flat surface of the silicon substrate, respectively.

拡散防止膜６０及び低誘電率被膜６１に、ビアホール６８が形成されている。ストッパ膜６２、低誘電率被膜６３及びキャップ層６４に、第２層目配線溝６９が形成されている。ビアホール６８及び第２層目配線溝６９の内面が、ＴａＮからなる厚さ５０ｎｍのバリア層７０で覆われている。Ｃｕからなる第２層目配線７２が、ビアホール６８及び第２層目配線溝６９内を埋め込んでいる。第２層目配線７２は、デュアルダマシン法で形成される。 A via hole 68 is formed in the diffusion preventing film 60 and the low dielectric constant film 61. A second-layer wiring groove 69 is formed in the stopper film 62, the low dielectric constant film 63 and the cap layer 64. The inner surfaces of the via hole 68 and the second layer wiring groove 69 are covered with a barrier layer 70 made of TaN and having a thickness of 50 nm. A second layer wiring 72 made of Cu fills the via hole 68 and the second layer wiring groove 69. The second layer wiring 72 is formed by a dual damascene method.

以下、デュアルダマシン法を簡単に説明する。まず、キャップ層６４から第１層目配線５４の上面まで達するビアホール６８を形成する。次に、キャップ層６４から低誘電率被膜６１の上面まで達する第２層目配線溝６９を形成する。バリア層７０及び第２層目配線７２の形成は、下層のバリア層５３及び第１層目配線５４の形成と同様の方法で行う。 The dual damascene method will be briefly described below. First, a via hole 68 extending from the cap layer 64 to the upper surface of the first layer wiring 54 is formed. Next, a second-layer wiring groove 69 reaching from the cap layer 64 to the upper surface of the low dielectric constant film 61 is formed. The formation of the barrier layer 70 and the second layer wiring 72 is performed in the same manner as the formation of the lower barrier layer 53 and the first layer wiring 54.

第１層目配線５４及び第２層目配線７２が、低誘電率被膜５０、６１、及び６３で取り囲まれているため、配線間の寄生容量の低減を図ることができる。また、これら低誘電率被膜５０、６１、及び６３は、上記実施例による被膜形成材料を用いて形成されているため、アルカリ溶液による処理を行っても、吸湿性が高まることなく、誘電率を小さく維持することができる。 Since the first layer wiring 54 and the second layer wiring 72 are surrounded by the low dielectric constant films 50, 61, and 63, the parasitic capacitance between the wirings can be reduced. In addition, since these low dielectric constant films 50, 61, and 63 are formed using the film forming material according to the above-described embodiment, even if treatment with an alkaline solution is performed, the hygroscopicity does not increase and the dielectric constant is increased. Can be kept small.

次に、図７を参照して、第１０の実施例による半導体装置及びその製造方法について説明する。図６に示した第９の実施例による半導体装置では、低誘電率被膜６１とその上の低誘電率被膜６３との間に窒化シリコンからなるストッパ膜６２が配置されていた。第１０の実施例では、ストッパ膜６２が配置されず、低誘電率被膜６３が低誘電率被膜６１に接している。 Next, with reference to FIG. 7, a semiconductor device according to the tenth embodiment and a method for manufacturing the same will be described. In the semiconductor device according to the ninth embodiment shown in FIG. 6, the stopper film 62 made of silicon nitride is disposed between the low dielectric constant film 61 and the low dielectric constant film 63 thereon. In the tenth embodiment, the stopper film 62 is not disposed, and the low dielectric constant film 63 is in contact with the low dielectric constant film 61.

第１０の実施例では、低誘電率被膜６１及び６３は、シリカ系多孔質材料で形成されている。同一エッチング条件下で、上層の低誘電率被膜６３のエッチング速度は、下層の低誘電率被膜６１のエッチング速度よりも速い。その他の構成は、図６に示した第９の実施例の構成と同様である。 In the tenth embodiment, the low dielectric constant films 61 and 63 are formed of a silica-based porous material. Under the same etching conditions, the etching rate of the upper low dielectric constant film 63 is faster than the etching rate of the lower low dielectric constant film 61. Other configurations are the same as those of the ninth embodiment shown in FIG.

低誘電率被膜６１及び６３は、例えば、一般式 The low dielectric constant films 61 and 63 are, for example, of the general formula

で表されるシロキサン樹脂、または、一般式

A siloxane resin represented by the general formula

で表されるラダー型シロキサン樹脂を含む。

The ladder type siloxane resin represented by these is included.

ここで、Ｒ₁₀〜Ｒ₁₂は水素、酸素もしくは１価の炭化水素基であり、Ｒ₁₃〜Ｒ₁₆は水素、フッ素もしくは１価の炭化水素基である。ｎ₁は５〜２００の整数であり、Ｘは水素もしくはシリコンである。ｎ₂は５〜１００の整数である。 Here, R _{10 to} R ₁₂ are hydrogen, oxygen, or a monovalent hydrocarbon group, and R _{13 to} R ₁₆ are hydrogen, fluorine, or a monovalent hydrocarbon group. n ₁ is an integer of ₅ to 200, and X is hydrogen or silicon. n ₂ is an integer of 5 to 100.

下層の低誘電率被膜６１においては、Ｒ₁₀〜Ｒ₁₂のうち少なくとも１つ、またはＲ₁₃〜Ｒ₁₆のうち少なくとも１つは、フェニル基もしくは炭素数２〜５の炭化水素基である。上層の低誘電率被膜６３においては、Ｒ₁₀〜Ｒ₁₂のいずれも炭素数２以上の炭化水素基ではなく、Ｒ₁₃〜Ｒ₁₆のいずれも炭素数２以上の炭化水素基ではない。 In the lower low dielectric constant film 61, at least one of R _{10 to} R ₁₂ or at least one of R _{13 to} R ₁₆ is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms. In the upper low dielectric constant film 63, R _{10 to} R ₁₂ are not hydrocarbon groups having 2 or more carbon atoms, and R _{13 to} R ₁₆ are not hydrocarbon groups having 2 or more carbon atoms.

本願発明者らは、シロキサン樹脂またはラダー型シロキサン樹脂の側鎖を変えることによって、エッチング速度が変わることを見出した。具体的には、側鎖が水素またはメチル基のみである場合には、１モノマ単位の側鎖の少なくとも１つがフェニル基もしくは炭素数２以上の炭化水素基である場合に比べて、フッ素プラズマを用いたエッチングを行った時のエッチング速度が３倍以上速い。第１０の実施例においては、上層の低誘電率被膜６３のエッチング速度が、下層の低誘電率被膜６１のエッチング速度の３倍以上になるように、それらの材料が選択されている。 The inventors of the present application have found that the etching rate is changed by changing the side chain of the siloxane resin or the ladder type siloxane resin. Specifically, when the side chain is only hydrogen or a methyl group, fluorine plasma is generated as compared with the case where at least one side chain of one monomer unit is a phenyl group or a hydrocarbon group having 2 or more carbon atoms. The etching rate when the used etching is performed is three times or more faster. In the tenth embodiment, these materials are selected so that the etching rate of the upper low dielectric constant film 63 is three times or more that of the lower low dielectric constant film 61.

次に、下層の低誘電率被膜６１の材料の一例の製造方法について説明する。メチルイソブチルケトン３７．２ｇに、テトラエトキシシラン２０．８ｇ（０．１モル）とフェニルトリエトキシシラン２０．４ｇ（０．１モル）とを溶解させ、２００ｍｌの溶液を得る。この溶液に、濃度４００ｐｐｍの硝酸水１６．２ｇ（０．９モル）を１０分間で滴下し、滴下終了後２時間の熟成反応を行う。テトラエトキシシランとフェニルトリエトキシシランとが共重合し、シロキサン樹脂が生成される。このシロキサン樹脂では、上記一般式のＲ₁₀〜Ｒ₁₂のうち少なくとも１つがフェニル基であり、他が酸素原子である。なお、この酸素原子のもう一方の結合手には、水素原子もしくはシリコン原子が結合している。 Next, a method for manufacturing an example of the material of the lower dielectric constant film 61 will be described. In 37.2 g of methyl isobutyl ketone, 20.8 g (0.1 mol) of tetraethoxysilane and 20.4 g (0.1 mol) of phenyltriethoxysilane are dissolved to obtain 200 ml of a solution. To this solution, 16.2 g (0.9 mol) of nitric acid having a concentration of 400 ppm is added dropwise over 10 minutes, and an aging reaction is performed for 2 hours after the completion of the addition. Tetraethoxysilane and phenyltriethoxysilane are copolymerized to produce a siloxane resin. In this siloxane resin, at least one of R _{10 to} R _{12 in} the above general formula is a phenyl group, and the other is an oxygen atom. Note that a hydrogen atom or a silicon atom is bonded to the other bond of the oxygen atom.

このシロキサン樹脂溶液に、硫酸マグネシウム５ｇを添加し、過剰の水分を除去する。ロータリエバポレータを用い、熟成反応で生成した副生成物であるエタノールを含む溶媒を、反応溶液が５０ｍｌになるまで除去する。得られた反応溶液に、アダマンタンモノフェノール０．１ｇを添加する。これにより、下層の低誘電率被膜６１を形成するためのシロキサン樹脂溶液が得られる。なお、アダマンタンモノフェノールは、低誘電率被膜を多孔質化させるための脱離剤である。 To this siloxane resin solution, 5 g of magnesium sulfate is added to remove excess water. Using a rotary evaporator, the solvent containing ethanol, which is a by-product generated by the aging reaction, is removed until the reaction solution reaches 50 ml. To the obtained reaction solution, 0.1 g of adamantane monophenol is added. Thereby, a siloxane resin solution for forming the lower dielectric constant film 61 is obtained. Note that adamantane monophenol is a releasing agent for making the low dielectric constant film porous.

次に、上層の低誘電率被膜６３の材料の一例の製造方法について説明する。メチルイソブチルケトン３９．６ｇに、テトラエトキシシラン２０．８ｇ（０．１モル）とメチルトリエトキシシラン１７．８ｇ（０．１モル）とを溶解させ、２００ｍｌの溶液を得る。この溶液に、濃度４００ｐｐｍの硝酸水１６．２ｇ（０．９モル）を１０分間で滴下し、滴下終了後２時間の熟成反応を行う。テトラエトキシシランとメチルトリエトキシシランとが共重合し、シロキサン樹脂が生成される。このシロキサン樹脂においては、上記一般式のＲ₁₀〜Ｒ₁₂のうち少なくとも１つがメチル基であり、他が酸素である。なお、この酸素原子のもう一方の結合手には、水素原子もしくはシリコン原子が結合している。 Next, an example of a method for manufacturing the material of the upper low dielectric constant film 63 will be described. In 39.6 g of methyl isobutyl ketone, 20.8 g (0.1 mol) of tetraethoxysilane and 17.8 g (0.1 mol) of methyltriethoxysilane are dissolved to obtain a 200 ml solution. To this solution, 16.2 g (0.9 mol) of nitric acid having a concentration of 400 ppm is added dropwise over 10 minutes, and an aging reaction is performed for 2 hours after the completion of the addition. Tetraethoxysilane and methyltriethoxysilane are copolymerized to produce a siloxane resin. In this siloxane resin, at least one of R _{10 to} R _{12 in} the above general formula is a methyl group, and the other is oxygen. Note that a hydrogen atom or a silicon atom is bonded to the other bond of the oxygen atom.

その後、下層の低誘電率被膜材料の合成の場合と同様に、過剰の水分を除去し、熟成反応で生成した副生成物であるエタノールを含む溶媒を、反応溶液が５０ｍｌになるまで除去する。得られた反応溶液に、アダマンタンモノフェノール０．１ｇを添加する。これにより、上層の低誘電率被膜６３を形成するためのシロキサン樹脂溶液が得られる。 Thereafter, in the same manner as in the synthesis of the lower dielectric constant coating material, the excess water is removed, and the solvent containing ethanol, which is a by-product generated by the aging reaction, is removed until the reaction solution reaches 50 ml. To the obtained reaction solution, 0.1 g of adamantane monophenol is added. As a result, a siloxane resin solution for forming the upper low dielectric constant film 63 is obtained.

次に、上述の低誘電率被膜材料を用いて、図７に示した半導体装置を作製する方法について説明する。
拡散防止膜６０を形成する工程までは、図６に示した第９の実施例による半導体装置の製造方法と同一であるため、ここでは説明を省略する。拡散防止膜６０の上に、下層の低誘電率被膜材料であるシロキサン樹脂溶液をスピンコートする。温度２００℃で溶剤の乾燥を行う。酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、温度４００℃で３０分間のアニールを行う。これにより、厚さ５００ｎｍの下層のシリカ系多孔質材料からなる低誘電率被膜６１が形成される。 Next, a method for manufacturing the semiconductor device shown in FIG. 7 using the above-described low dielectric constant film material will be described.
The process up to the formation of the diffusion prevention film 60 is the same as the method of manufacturing the semiconductor device according to the ninth embodiment shown in FIG. On the diffusion prevention film 60, a siloxane resin solution which is a lower dielectric constant coating material is spin-coated. The solvent is dried at a temperature of 200 ° C. Annealing is performed at a temperature of 400 ° C. for 30 minutes in a nitrogen atmosphere with an oxygen concentration of 100 ppm or less. Thereby, the low dielectric constant film 61 made of the lower silica-based porous material having a thickness of 500 nm is formed.

下層の低誘電率被膜６１の上に、上層の低誘電率被膜材料であるシロキサン樹脂溶液をスピンコートし、溶剤を乾燥させ、アニールを行い、厚さ４００ｎｍの上層の低誘電率被膜６３を形成する。溶剤の乾燥、及びアニールの条件は、下層の低誘電率被膜６１を形成する時の条件と同一である。 A siloxane resin solution, which is an upper low dielectric constant film material, is spin-coated on the lower low dielectric constant film 61, the solvent is dried, and annealing is performed to form an upper low dielectric constant film 63 having a thickness of 400 nm. To do. The conditions for drying the solvent and annealing are the same as those for forming the lower low dielectric constant film 61.

低誘電率被膜６３の上に、テトラエチルオルソシリケート（ＴＥＯＳ）を用いた化学気相成長（ＣＶＤ）により、酸化シリコンからなる厚さ５０ｎｍのキャップ層６４を形成する。 A cap layer 64 made of silicon oxide and having a thickness of 50 nm is formed on the low dielectric constant film 63 by chemical vapor deposition (CVD) using tetraethylorthosilicate (TEOS).

キャップ層６４の表面上に、ビアホール６８に対応する開口を有するレジストパターンを形成する。ＣＦ₄とＣＨＦ₃とを原料としたフッ素プラズマを用いて、キャップ層６４から、第１層目配線５４の上面まで達する穴を形成する。レジストパターンを除去し、続いて、キャップ層６４の表面上に、第２層目配線溝６９に対応する開口を有するレジストパターンを新たに形成する。 A resist pattern having an opening corresponding to the via hole 68 is formed on the surface of the cap layer 64. A hole reaching from the cap layer 64 to the upper surface of the first layer wiring 54 is formed using fluorine plasma using CF ₄ and CHF ₃ as raw materials. After removing the resist pattern, a resist pattern having an opening corresponding to the second layer wiring groove 69 is newly formed on the surface of the cap layer 64.

Ｃ₂Ｆ₆とＯ₂とを原料としたフッ素プラズマを用いて、上層の低誘電率被膜６３をエッチングし、第２層目配線溝６９を形成する。このエッチングは、Ｃ₂Ｆ₆の流量を４０ｓｃｃｍ、Ｏ₂の流量を１０ｓｃｃｍ、誘導結合プラズマを発生させるための入力電力を２００Ｗ、ガス圧を５．３２Ｐａ（４０ｍＴｏｒｒ）とした条件で行われる。このエッチング条件の下で、上層の低誘電率被膜６３のエッチング速度は約１００ｎｍ／ｍｉｎであり、下層の低誘電率被膜６１のエッチング速度は約３０ｎｍ／ｍｉｎである。このように、下層の低誘電率被膜６１のエッチング速度が上層の低誘電率被膜６３のエッチング速度よりも遅いため、エッチング停止層を配置しなくても、下層の低誘電率被膜６１の上面が現れた時点で、制御性よくエッチングを停止させることができる。なお、制御性よくエッチングを停止させるためには、同一エッチング条件における上層の低誘電率被膜６３のエッチング速度が、下層の低誘電率被膜６１のエッチング速度の２倍以上であることが好ましい。 The upper layer low dielectric constant film 63 is etched using fluorine plasma using C ₂ F ₆ and O ₂ as raw materials to form the second layer wiring groove 69. This etching is performed under the conditions that the flow rate of C ₂ F ₆ is 40 sccm, the flow rate of O ₂ is 10 sccm, the input power for generating inductively coupled plasma is 200 W, and the gas pressure is 5.32 Pa (40 mTorr). Under this etching condition, the etching rate of the upper low dielectric constant film 63 is about 100 nm / min, and the etching rate of the lower low dielectric constant film 61 is about 30 nm / min. Thus, since the etching rate of the lower low dielectric constant film 61 is slower than the etching rate of the upper low dielectric constant film 63, the upper surface of the lower low dielectric constant film 61 can be formed without an etching stop layer. When it appears, etching can be stopped with good controllability. In order to stop the etching with good controllability, it is preferable that the etching rate of the upper low dielectric constant film 63 under the same etching conditions is twice or more the etching rate of the lower low dielectric constant film 61.

レジストパターンを除去し、バリア層７０及び第２層目配線７２を形成する。バリア層７０及び第２層目配線７２の形成は、図６に示した第１の実施例の場合と同様である。
第１０の実施例では、下層の低誘電率被膜６１と上層の低誘電率被膜６３との間に、比較的誘電率の高い窒化シリコン膜が配置されていないため、配線間の寄生容量をより低減することができる。実際に、２本の第２層目配線７２を相互に平行に配置し、両者間の静電容量を測定することによって実効比誘電率を測定したところ、約２．５であった。これに対し、図６に示した第９の実施例の場合の実効比誘電率は２．８であった。 The resist pattern is removed, and the barrier layer 70 and the second layer wiring 72 are formed. The formation of the barrier layer 70 and the second layer wiring 72 is the same as in the first embodiment shown in FIG.
In the tenth embodiment, since a silicon nitride film having a relatively high dielectric constant is not disposed between the lower low dielectric constant film 61 and the upper low dielectric constant film 63, the parasitic capacitance between the wirings is further increased. Can be reduced. Actually, when the effective relative dielectric constant was measured by arranging the two second layer wirings 72 in parallel with each other and measuring the capacitance between them, it was about 2.5. On the other hand, the effective relative dielectric constant in the case of the ninth embodiment shown in FIG. 6 was 2.8.

また、低誘電率被膜の積層構造の比誘電率を測定するために、シリコン基板上に、厚さ３００ｎｍの下層の低誘電率被膜、厚さ３００ｎｍの上層の低誘電率被膜、及び、原料としてＴＥＯＳを用いて成膜した厚さ５０ｎｍの酸化シリコン膜を積層した評価用試料を作製した。最上層の酸化シリコン膜の表面上に、直径１ｍｍ、厚さ１００ｎｍのＡｕ膜を形成し、シリコン基板とＡｕ膜間の静電容量を測定した。この測定結果から、低誘電率被膜及び酸化シリコンからなる３層構造の比誘電率を求めたところ、２．４であった。これに対し、２層の低誘電率被膜の間に厚さ５０ｎｍの窒化シリコン膜を配置した４層構造の比誘電率は２．７であった。なお、ＴＥＯＳを用いて成膜した酸化シリコン単体の比誘電率は約４であり、窒化シリコン単体の比誘電率は約７である。 Further, in order to measure the relative dielectric constant of the laminated structure of the low dielectric constant film, as a raw material, a low dielectric constant film of a lower layer of 300 nm thickness, a low dielectric constant film of an upper layer of 300 nm thickness, and a raw material An evaluation sample in which a silicon oxide film having a thickness of 50 nm formed using TEOS was stacked was manufactured. An Au film having a diameter of 1 mm and a thickness of 100 nm was formed on the surface of the uppermost silicon oxide film, and the capacitance between the silicon substrate and the Au film was measured. From this measurement result, the relative dielectric constant of a three-layer structure consisting of a low dielectric constant film and silicon oxide was found to be 2.4. On the other hand, the relative dielectric constant of the four-layer structure in which the silicon nitride film having a thickness of 50 nm is disposed between the two layers of the low dielectric constant film was 2.7. Note that the relative dielectric constant of silicon oxide alone formed using TEOS is about 4, and the relative dielectric constant of silicon nitride alone is about 7.

上述の第１０の実施例、及びこの評価結果からわかるように、窒化シリコンからなるエッチングストッパ膜を配置しないことにより、低誘電率被膜を含む積層構造の比誘電率を低減することができる。 As can be seen from the tenth embodiment described above and the evaluation results, by not providing an etching stopper film made of silicon nitride, the relative dielectric constant of the laminated structure including the low dielectric constant film can be reduced.

上層の低誘電率被膜材料として、上記第１０の実施例で用いたシロキサン樹脂をはじめ、テトラアルコキシシラン、トリアルコキシシラン、メチルトリアルコキシシラン等を原料としてゾルゲル法により生成した樹脂、もしくはこれらの混合物を原料としてゾルゲル法により生成した樹脂、テトラアルコキシシランとジメチルジアルコキシシランとを原料としてゾルゲル法により生成した樹脂等が挙げられる。また、ラダー型の樹脂として、水素シルセスキオキサン、メチルシルセスキオキサン、フッ素含有水素シルセスキオキサン等が挙げられる。 As an upper layer low dielectric constant coating material, the siloxane resin used in the tenth embodiment, a resin produced by a sol-gel method using tetraalkoxysilane, trialkoxysilane, methyltrialkoxysilane and the like as raw materials, or a mixture thereof And a resin produced by a sol-gel method using tetraalkoxysilane and dimethyl dialkoxysilane as a raw material. Examples of the ladder type resin include hydrogen silsesquioxane, methyl silsesquioxane, fluorine-containing hydrogen silsesquioxane, and the like.

下層の低誘電率被膜材料として、上記第１０の実施例で用いたシロキサン樹脂をはじめ、フェニルトリアルコキシシランを原料としてゾルゲル法により生成した樹脂が挙げられる。また、ラダー型の樹脂として、フェニルシルセスキオキサン等が挙げられる。また、側鎖の少なくとも１つが炭素数２〜５の炭化水素基である樹脂として、エチルトリアルコキシシラン、プロピルトリアルコキシシラン、ノルマル−ブチルトリアルコキシシラン、ターシャリ−ブチルトリアルコキシシラン等から選択された少なくとも1つを原料として、ゾルゲル法により生成した樹脂が挙げられる。 Examples of the low dielectric constant film material for the lower layer include the siloxane resin used in the tenth embodiment and resins produced by sol-gel method using phenyltrialkoxysilane as a raw material. Examples of the ladder type resin include phenyl silsesquioxane. The resin having at least one side chain of a hydrocarbon group having 2 to 5 carbon atoms was selected from ethyltrialkoxysilane, propyltrialkoxysilane, normal-butyltrialkoxysilane, tertiary-butyltrialkoxysilane, and the like. A resin produced by a sol-gel method using at least one as a raw material can be mentioned.

上述の種々の実施例から、下記の付記に示した発明が導かれる。
（付記１）シロキサン樹脂とポリカルボシランとを溶解した低誘電率被膜形成材料。
（付記２）前記シロキサン樹脂の重量平均分子量が１，０００〜５００，０００であり、前記ポリカルボシランが、シロキサン樹脂１００重量部に対して１０〜３００重量部溶解している付記１に記載の低誘電率被膜形成材料。
（付記３）さらに、加熱もしくは光照射により脱離する有機化合物が溶解しており、その量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である付記１または２に記載の低誘電率被膜形成材料。
（付記４）一般式が The invention shown in the following supplementary notes is derived from the various embodiments described above.
(Additional remark 1) The low dielectric constant film forming material which melt | dissolved siloxane resin and polycarbosilane.
(Supplementary Note 2) The weight average molecular weight of the siloxane resin is 1,000 to 500,000, and the polycarbosilane is dissolved in 10 to 300 parts by weight with respect to 100 parts by weight of the siloxane resin. Low dielectric constant film forming material.
(Additional remark 3) Furthermore, the organic compound which remove | desorbs by heating or light irradiation is melt | dissolving, The quantity is 10 to 70 weight% with respect to the mixture of the said siloxane resin and polycarbosilane. The low dielectric constant film-forming material described.
(Appendix 4) The general formula is

（Ｒ₁〜Ｒ₃は水素、酸素もしくは１価の炭化水素基、Ｘは水素もしくはシリコン、ｎ₁は５〜２００の整数）
もしくは、

(R _{1 to} R ₃ are hydrogen, oxygen or a monovalent hydrocarbon group, X is hydrogen or silicon, and n ₁ is an integer of 5 to 200)
Or

（Ｒ₄〜Ｒ₇は水素、フッ素もしくは１価の炭化水素基、ｎ₂は５〜１００の整数、ただし、Ｒ₄〜Ｒ₇のうち少なくとも１つは水素）
で表されるシロキサン樹脂１００重量部と、
一般式が

(R _{4 to} R ₇ are hydrogen, fluorine or a monovalent hydrocarbon group, n ₂ is an integer of 5 to 100, but at least one of R _{4 to} R ₇ is hydrogen)
100 parts by weight of a siloxane resin represented by
The general formula is

（Ｒ₈及びＲ₉は、水素もしくは１価の炭化水素基、ｍは２０〜１０００の整数）で表されるポリカルボシラン１０〜３００重量部と
を溶剤に溶解させた低誘電率被膜形成材料。
（付記５）さらに、加熱もしくは光照射により脱離する有機化合物が前記溶剤に溶解しており、その量が、前記シロキサン樹脂とポリカルボシランとの混合物に対し１０〜７０重量％である付記４に記載の低誘電率被膜形成材料。
（付記６）シロキサン樹脂と、
該シロキサン樹脂に結合したポリカルボシランと
を含む低誘電率被膜。
（付記７）半導体基板と、
前記半導体基板の主表面上に配置され、シロキサン樹脂と、該シロキサン樹脂に結合したポリカルボシランとを含む低誘電率材料からなる低誘電体膜と
を有する半導体装置。
（付記８）半導体基板と、
前記基板の表面上に形成され、第１のシリカ系多孔質材料からなる第１の膜と、
前記第１の膜の上に直接形成され、同一エッチング条件の下で、前記第１のシリカ系多孔質材料とはエッチング速度の異なる第２のシリカ系多孔質材料からなる第２の膜と
を有する半導体装置。
（付記９）前記第１のシリカ系多孔質材料と第２のシリカ系多孔質材料との同一エッチング条件下でのエッチング速度の速い方が遅い方の２倍以上である付記８に記載の半導体装置。
（付記１０）前記第１及び第２のシリカ系多孔質材料が、一般式

A low dielectric constant film-forming material obtained by dissolving 10 to 300 parts by weight of polycarbosilane represented by the formula (R ₈ and R ₉ are hydrogen or a monovalent hydrocarbon group, m is an integer of 20 to 1000) .
(Additional remark 5) Furthermore, the organic compound which remove | desorbs by heating or light irradiation is melt | dissolving in the said solvent, The amount is 10 to 70 weight% with respect to the mixture of the said siloxane resin and polycarbosilane. 2. A low dielectric constant film-forming material described in 1.
(Appendix 6) A siloxane resin;
A low dielectric constant film comprising polycarbosilane bonded to the siloxane resin.
(Appendix 7) a semiconductor substrate;
A semiconductor device having a low dielectric film made of a low dielectric constant material, which is disposed on a main surface of the semiconductor substrate and includes a siloxane resin and polycarbosilane bonded to the siloxane resin.
(Appendix 8) a semiconductor substrate;
A first film formed on the surface of the substrate and made of a first silica-based porous material;
A second film formed directly on the first film and made of a second silica-based porous material having an etching rate different from that of the first silica-based porous material under the same etching conditions. A semiconductor device having the same.
(Supplementary note 9) The semiconductor according to supplementary note 8, wherein the faster etching rate under the same etching conditions of the first silica-based porous material and the second silica-based porous material is twice or more the slower one. apparatus.
(Additional remark 10) Said 1st and 2nd silica type porous material is general formula.

（Ｒ₁₀〜Ｒ₁₂は水素、酸素もしくは１価の炭化水素基、ｎ₁は５〜２００の整数、Ｘは水素もしくはシリコン）
もしくは、一般式

(R _{10 to} R ₁₂ are hydrogen, oxygen or a monovalent hydrocarbon group, n ₁ is an integer of 5 to 200, and X is hydrogen or silicon)
Or general formula

（Ｒ₁₃〜Ｒ₁₆は水素、フッ素もしくは１価の炭化水素基、ｎ₂は５〜１００の整数、ただし、Ｒ₁₃〜Ｒ₁₆のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含む付記８または９に記載の半導体装置。
（付記１１）前記第１のシリカ系多孔質材料においては、Ｒ₁₀〜Ｒ₁₂のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であるか、またはＲ₁₃〜Ｒ₁₆のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ₁₀〜Ｒ₁₂のいずれも炭素数２以上の炭化水素基ではないか、またはＲ₁₃〜Ｒ₁₆のいずれも炭素数２以上の炭化水素基ではない付記１０に記載の半導体装置。
（付記１２）前記第２のシリカ系多孔質材料のエッチング速度が第１のシリカ系多孔質材料のエッチング速度よりも速く、
さらに、深さが前記第２の膜の厚さ以上であり、該第２の膜内に形成された溝と、
前記溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールと、
前記ビアホール及び配線溝の内部を埋め込む導電性の配線と
を有する付記８〜１１のいずれかに記載の半導体装置。
（付記１３）半導体基板の表面上に、第１のシリカ系多孔質材料からなる第１の膜を形成する工程と、
同一エッチング条件の下で、前記第１のシリカ系多孔質材料よりもエッチング速度の速い第２のシリカ系多孔質材料からなる第２の膜を、前記第１の膜の表面上に、直接形成する工程と、
前記第２の膜の厚さ以上の深さを有する溝と、該溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールとを形成する工程と、
前記ビアホール及び前記溝内に、導電性の部材を埋め込む工程と
を有する半導体装置の製造方法。
（付記１４）前記溝とビアホールとを形成する工程が、
前記第１の膜と前記第２の膜とを貫通する穴を形成する工程と、
前記穴と一部重なる領域を、前記第２の膜の上面から、少なくとも前記第１の膜の上面までエッチングし、前記溝を形成する工程と
を含む請求項１３に記載の半導体装置の製造方法。
（付記１５）半導体基板と、
前記基板の表面上に形成され、第１のシリカ系多孔質材料からなる第１の膜と、
前記第１の膜の上に直接形成され、第２のシリカ系多孔質材料からなる第２の膜と
を有し、
前記第１及び第２のシリカ系多孔質材料が、一般式

(R ₁₃ to R ₁₆ is hydrogen, fluorine or a monovalent hydrocarbon group, n ₂ is from 5 to 100 an integer, provided that at least one hydrogen of R ₁₃ to R ₁₆₎
The semiconductor device according to appendix 8 or 9, comprising a siloxane resin represented by:
(Supplementary Note 11) In the first silica-based porous material, at least one of R _{10 to} R ₁₂ is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms, or of R _{13 to} R ₁₆ . At least one is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms, and in the second silica-based porous material, any of R _{10 to} R ₁₂ is a hydrocarbon group having 2 or more carbon atoms, Or the semiconductor device according to appendix 10, wherein any of R _{13 to} R ₁₆ is not a hydrocarbon group having 2 or more carbon atoms.
(Appendix 12) The etching rate of the second silica-based porous material is faster than the etching rate of the first silica-based porous material,
And a depth equal to or greater than the thickness of the second film, and a groove formed in the second film;
A via hole disposed at a position partially overlapping the groove and penetrating the first film;
12. The semiconductor device according to any one of appendices 8 to 11, having conductive vias filling the via holes and the wiring trenches.
(Additional remark 13) The process of forming the 1st film | membrane which consists of a 1st silica type porous material on the surface of a semiconductor substrate,
A second film made of a second silica-based porous material having an etching rate faster than that of the first silica-based porous material is directly formed on the surface of the first film under the same etching conditions. And a process of
Forming a groove having a depth equal to or greater than the thickness of the second film, and a via hole disposed at a position partially overlapping with the groove and penetrating the first film;
A method of manufacturing a semiconductor device, comprising: embedding a conductive member in the via hole and the groove.
(Supplementary Note 14) The step of forming the groove and the via hole includes:
Forming a hole penetrating the first film and the second film;
The method for manufacturing a semiconductor device according to claim 13, further comprising: etching a region partially overlapping with the hole from an upper surface of the second film to at least an upper surface of the first film to form the groove. .
(Supplementary Note 15) a semiconductor substrate;
A first film formed on the surface of the substrate and made of a first silica-based porous material;
A second film formed directly on the first film and made of a second silica-based porous material;
The first and second silica-based porous materials have the general formula

（Ｒ₁₃〜Ｒ₁₆は水素、フッ素もしくは１価の炭化水素基、ｎ₂は５〜１００の整数、ただし、Ｒ₁₃〜Ｒ₁₆のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含み、前記第１のシリカ系多孔質材料においては、Ｒ₁₀〜Ｒ₁₂のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であるか、またはＲ₁₃〜Ｒ₁₆のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ₁₀〜Ｒ₁₂のいずれも炭素数２以上の炭化水素基ではないか、またはＲ₁₃〜Ｒ₁₆のいずれも炭素数２以上の炭化水素基ではない半導体装置。
（付記１６）半導体基板の表面上に、第１のシリカ系多孔質材料からなる第１の膜を形成する工程と、
第２のシリカ系多孔質材料からなる第２の膜を、前記第１の膜の表面上に、直接形成する工程と、
前記第２の膜の厚さ以上の深さを有する溝と、該溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールとを形成する工程と、
前記ビアホール及び前記溝内に、導電性の部材を埋め込む工程と
を有し、
前記第１及び第２のシリカ系多孔質材料が、一般式

(R ₁₃ to R ₁₆ is hydrogen, fluorine or a monovalent hydrocarbon group, n ₂ is from 5 to 100 an integer, provided that at least one hydrogen of R ₁₃ to R ₁₆₎
In the first silica-based porous material, at least one of R _{10 to} R ₁₂ is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms, or R ₁₃ At least one of ˜R ₁₆ is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms, and in the second silica-based porous material, any of R _{10 to} R ₁₂ is a hydrocarbon having 2 or more carbon atoms. A semiconductor device that is not a group or any of R _{13 to} R ₁₆ is not a hydrocarbon group having 2 or more carbon atoms.
(Additional remark 16) The process of forming the 1st film | membrane which consists of a 1st silica type porous material on the surface of a semiconductor substrate,
Directly forming a second film made of a second silica-based porous material on the surface of the first film;
Forming a groove having a depth equal to or greater than the thickness of the second film, and a via hole disposed at a position partially overlapping with the groove and penetrating the first film;
Embedding a conductive member in the via hole and the groove,
The first and second silica-based porous materials have the general formula

（Ｒ₁₃〜Ｒ₁₆は水素、フッ素もしくは１価の炭化水素基、ｎ₂は５〜１００の整数、ただし、Ｒ₁₃〜Ｒ₁₆のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含み、前記第１のシリカ系多孔質材料においては、Ｒ₁₀〜Ｒ₁₂のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であるか、またはＲ₁₃〜Ｒ₁₆のうち少なくとも１つがフェニル基もしくは炭素数２〜５の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ₁₀〜Ｒ₁₂のいずれも炭素数２以上の炭化水素基ではないか、またはＲ₁₃〜Ｒ₁₆のいずれも炭素数２以上の炭化水素基ではない半導体装置の製造方法。

(R ₁₃ to R ₁₆ is hydrogen, fluorine or a monovalent hydrocarbon group, n ₂ is from 5 to 100 an integer, provided that at least one hydrogen of R ₁₃ to R ₁₆₎
In the first silica-based porous material, at least one of R _{10 to} R ₁₂ is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms, or R ₁₃ At least one of ˜R ₁₆ is a phenyl group or a hydrocarbon group having 2 to 5 carbon atoms, and in the second silica-based porous material, any of R _{10 to} R ₁₂ is a hydrocarbon having 2 or more carbon atoms. A method for manufacturing a semiconductor device, which is not a group or any of R _{13 to} R ₁₆ is not a hydrocarbon group having 2 or more carbon atoms.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

第１〜第４の実施例による低誘電率被膜形成材料を用いて形成した被膜の比誘電率とポリカルボシランの添加量との関係を示すグラフである。It is a graph which shows the relationship between the relative dielectric constant of the film formed using the low dielectric constant film forming material by the 1st-4th Example, and the addition amount of polycarbosilane. 第１〜第４の実施例による低誘電率被膜形成材料を用いて形成した被膜の密着度とポリカルボシランの添加量との関係を示すグラフである。It is a graph which shows the relationship between the adhesion degree of the film formed using the low dielectric constant film forming material by the 1st-4th Example, and the addition amount of polycarbosilane. 第５〜第８の実施例による低誘電率被膜形成材料を用いて形成した被膜の比誘電率とポリカルボシランの添加量との関係を示すグラフである。It is a graph which shows the relationship between the relative dielectric constant of the film formed using the low dielectric constant film forming material by the 5th-8th Example, and the addition amount of polycarbosilane. 第５〜第８の実施例による低誘電率被膜形成材料を用いて形成した被膜の密着度とポリカルボシランの添加量との関係を示すグラフである。It is a graph which shows the relationship between the adhesion degree of the film formed using the low dielectric constant film forming material by the 5th-8th Example, and the addition amount of polycarbosilane. 実施例による低誘電率被膜を用いた半導体装置の断面図である。It is sectional drawing of the semiconductor device using the low dielectric constant film by an Example. 第９の実施例による低誘電率被膜を用いた半導体装置の断面図である。It is sectional drawing of the semiconductor device using the low dielectric constant film by a 9th Example. 第１０の実施例による低誘電率被膜を用いた半導体装置の断面図である。It is sectional drawing of the semiconductor device using the low dielectric constant film by a 10th Example.

符号の説明Explanation of symbols

１シリコン基板
２フィールド酸化膜
３ＭＯＳＦＥＴ
１０層間絶縁膜
１１ストッパ膜
１２コンタクトホール
１３バリア層
１４プラグ
２０第１層目配線
２１、２３ＴｉＮ膜
２２Ａｌ膜
２５、４１ライナー膜
２６、４２低誘電率被膜
２７、４３キャップ層
２８ビアホール
２９バリア層
３０プラグ
４０第２層目配線
５０、６１、６３低誘電率被膜
５１、６４キャップ層
５２第１層目配線溝
５３、７０バリア層
５４第１層目配線
６０拡散防止膜
６２ストッパ膜
６８ビアホール
６９第２層目配線溝
７２第２層目配線 1 silicon substrate 2 field oxide film 3 MOSFET
10 Interlayer insulating film 11 Stopper film 12 Contact hole 13 Barrier layer 14 Plug 20 First layer wiring 21, 23 TiN film 22 Al film 25, 41 Liner film 26, 42 Low dielectric constant film 27, 43 Cap layer 28 Via hole 29 Barrier Layer 30 Plug 40 Second layer wiring 50, 61, 63 Low dielectric constant film 51, 64 Cap layer 52 First layer wiring groove 53, 70 Barrier layer 54 First layer wiring 60 Diffusion prevention film 62 Stopper film 68 Via hole 69 Second-layer wiring groove 72 Second-layer wiring

Claims

半導体基板と、
前記基板の上に形成され、第１のシリカ系多孔質材料からなり、ビアホールを有する第１の膜と、
前記第１の膜の上に直接形成され、前記ビアホールに達する配線溝を有する第２のシリカ系多孔質材料からなる第２の膜と
を有し、
前記第１及び第２のシリカ系多孔質材料が、一般式

（Ｒ_１０〜Ｒ_１２は水素、酸素もしくは１価の炭化水素基、ｎ_１は５〜２００の整数、Ｘは水素もしくはシリコン、Ｒ_１０〜Ｒ_１２が酸素である場合には、当該酸素原子に上記Ｘと同様の基が結合し、ＸがＳｉである場合には、当該Ｓｉ原子から（−Ｓｉ−Ｏ−）骨格が延びる）
もしくは、一般式

（Ｒ_１３〜Ｒ_１６は水素、フッ素もしくは１価の炭化水素基、ｎ_２は５〜１００の整数、ただしＲ_１３〜Ｒ_１６のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含み、前記第１のシリカ系多孔質材料においては、Ｒ_１０〜Ｒ_１２、Ｒ_１３〜Ｒ_１６のうち少なくとも１つがフェニル基もしくは炭素数２以上の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ_１０〜Ｒ_１２、Ｒ_１３〜Ｒ_１６が水素またはメチル基である半導体装置。 A semiconductor substrate;
A first film formed on the substrate, made of a first porous silica material, and having a via hole;
A second film made of a second silica-based porous material directly formed on the first film and having a wiring groove reaching the via hole;
The first and second silica-based porous materials have the general formula

(R _{10 to} R ₁₂ are hydrogen, oxygen or a monovalent hydrocarbon group, n ₁ is an integer of 5 to 200, X is hydrogen or silicon, and when R _{10 to} R ₁₂ are oxygen, When the same group as X is bonded and X is Si, the (—Si—O—) skeleton extends from the Si atom)
Or general formula

(R _{13 to} R ₁₆ are hydrogen, fluorine or a monovalent hydrocarbon group, n ₂ is an integer of 5 to 100, but at least one of R _{13 to} R ₁₆ is hydrogen)
In the first silica-based porous material, at least one of R _{10 to} R ₁₂ and R _{13 to} R ₁₆ is a phenyl group or a hydrocarbon group having 2 or more carbon atoms. In the second silica-based porous material, R _{10 to} R ₁₂ and R _{13 to} R ₁₆ are hydrogen or a methyl group.

半導体基板の上に、第１のシリカ系多孔質材料からなる第１の膜を形成する工程と、
第２のシリカ系多孔質材料からなる第２の膜を、前記第１の膜の上に直接形成する工程と、
前記第２の膜の厚さ以上の深さを有する溝と、該溝と一部重なる位置に配置され、前記第１の膜を貫通するビアホールとを形成する工程と、
前記ビアホール及び前記溝内に、導電性の部材を埋め込む工程と
を有し、
前記第１及び第２のシリカ系多孔質材料が、一般式

（Ｒ_１３〜Ｒ_１６は水素、フッ素もしくは１価の炭化水素基、ｎ_２は５〜１００の整数、ただしＲ_１３〜Ｒ_１６のうち少なくとも１つは水素）
で表されるシロキサン樹脂を含み、前記第１のシリカ系多孔質材料においては、Ｒ_１０〜Ｒ_１２、Ｒ_１３〜Ｒ_１６のうち少なくとも１つがフェニル基もしくは炭素数２以上の炭化水素基であり、前記第２のシリカ系多孔質材料においては、Ｒ_１０〜Ｒ_１２、Ｒ_１３〜Ｒ_１６が水素またはメチル基である半導体装置の製造方法。 Forming a first film made of a first silica-based porous material on a semiconductor substrate;
Forming a second film made of a second silica-based porous material directly on the first film;
Forming a groove having a depth equal to or greater than the thickness of the second film, and a via hole disposed at a position partially overlapping the groove and penetrating the first film;
Embedding a conductive member in the via hole and the groove,
The first and second silica-based porous materials have the general formula

(R _{13 to} R ₁₆ are hydrogen, fluorine or a monovalent hydrocarbon group, n ₂ is an integer of 5 to 100, but at least one of R _{13 to} R ₁₆ is hydrogen)
In the first silica-based porous material, at least one of R _{10 to} R ₁₂ and R _{13 to} R ₁₆ is a phenyl group or a hydrocarbon group having 2 or more carbon atoms. In the second silica-based porous material, a method for producing a semiconductor device, wherein R _{10 to} R ₁₂ and R _{13 to} R ₁₆ are hydrogen or a methyl group.