JP4254820B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4254820B2
JP4254820B2 JP2006216511A JP2006216511A JP4254820B2 JP 4254820 B2 JP4254820 B2 JP 4254820B2 JP 2006216511 A JP2006216511 A JP 2006216511A JP 2006216511 A JP2006216511 A JP 2006216511A JP 4254820 B2 JP4254820 B2 JP 4254820B2
Authority
JP
Japan
Prior art keywords
gradation
pixel
gradation value
image signal
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006216511A
Other languages
English (en)
Other versions
JP2008040292A (ja
Inventor
憲一 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006216511A priority Critical patent/JP4254820B2/ja
Priority to KR1020070079374A priority patent/KR100899500B1/ko
Priority to CNB2007101403156A priority patent/CN100555377C/zh
Priority to US11/836,525 priority patent/US8159480B2/en
Publication of JP2008040292A publication Critical patent/JP2008040292A/ja
Application granted granted Critical
Publication of JP4254820B2 publication Critical patent/JP4254820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、液晶表示装置などの電気光学装置及び電子機器に関する。
従来より、電気光学装置として、アクティブマトリクス型の液晶表示装置が知られている。このアクティブマトリクス型の液晶表示装置は、複数の走査線及びコモン線、これら走査線及びコモン線に略直交する複数のデータ線、ならびに、走査線及びデータ線の交差に対応して設けられた複数の画素回路を有する第１の基板と、この第１の基板に対向して設けられた第２の基板と、前記第１の基板及び前記第２の基板の間に設けられた電気光学物質である液晶と、を備えている。
また、液晶表示装置には、走査線を駆動する走査線駆動回路と、データ線を駆動するデータ線駆動回路と、が設けられている。
また、液晶の駆動方式には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式及びＩＰＳ（Ｉｎ−Ｐｌａｃｅ−Ｓｗｉｔｃｈｉｎｇ）方式等がある。
ここで、ＶＡ方式について説明する。ＶＡ方式では、図８に示すように、印加される電圧がオフ状態のときには液晶分子が水平方向に対してほぼ垂直に直立し、背面から照射されるバックライトの光が遮断され、黒表示となり（図８（Ａ））、また、印加される電圧が所定値（中間値）のときには液晶分子が水平方向に対して所定の角度に維持され、背面から照射されるバックライトの光の一部を透過し（図８（Ｂ））、さらに、印加される電圧が最大値のときには液晶分子が水平方向に対してほぼ水平に均され、背面から照射されるバックライトの光を全て透過し、白表示となる（図８（Ｃ））。
また、ＶＡ方式は、印加される電圧がオフ状態のときにはバックライトの光が液晶分子の影響を受けず偏光板でほぼ完全に遮断されるので、ＴＮ方式等に比べて、純粋な黒を表現でき、また、コントラスト比を高くしやすい特徴を有している。
また、ＶＡ方式では、立ち上がり（黒表示から白表示への変化）の応答速度と、立ち下がり（白表示から黒表示への変化）の応答速度に比べ、中間の階調を表示する際の応答速度が遅いという傾向がある。この中間階調の応答速度を改善するために、一般的に、オーバードライブ処理が行われている（例えば、特許文献１参照。）。
ここで、オーバードライブ処理について説明をする。液晶表示装置は、入力された画像信号から階調データを検出し、検出した階調データを補正回路とメモリに供給する。メモリは、階調データを１フレーム期間記憶した後、補正回路に出力する。
補正回路は、１フレーム前の階調データと、１フレーム後の階調データとを比較し、当該比較結果に応じて１フレーム後の階調データを補正し、当該補正に応じた印加電圧を液晶パネルに印加する。したがって、中間階調を表示する際には、液晶パネルに印加される電圧を大きくすることにより、中間階調の応答速度を改善している。
特開２００３−１４３５５６号公報
しかしながら、このようなオーバードライブ処理を行うためには、１フレーム前の階調データを一時的に記憶保持するためのメモリが必要となる。したがって、液晶表示装置の駆動処理部にＲＡＭ等のメモリが搭載されていないタイプの場合には、オーバードライブ処理のために専用のメモリを設ける必要があり、当該メモリを実装するために基板面積が広くなり、コストアップにつながってしまう。
また、オーバードライブ処理においては、１フレーム前の階調データと、１フレーム後の階調データとの比較演算を行うので、その分の電力が必要となる。
そこで、本発明の目的は、上述した問題点を解決するためになされたものであって、オーバードライブ処理を実行することなく液晶の応答速度を改善し得る電気光学装置及び電子機器を提供することにある。
本発明の電気光学装置は、複数の走査線と複数のデータ線との交差に対応して画素と、低階調表示及び高階調表示への応答と比較して、中間階調表示への応答速度が遅い電気光学物質と、を備えた電気光学装置であって、前記画素は、隣接する２以上のサブ画素を一組として構成され、前記各サブ画素は、画素電極と、当該画素電極に対向して設けられた共通電極と、前記走査線から供給される選択電圧に応じて、前記データ線と前記画素電極とを電気的に接続するスイッチング素子と、を備え、前記スイッチング素子は、それぞれ異なる前記走査線に接続され、外部から供給された画像データの階調値を検出する階調値検出手段と、前記階調値検出手段により検出された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断手段と、前記判断手段による判断結果に基づいて、前記複数の走査線を所定の順番で選択するための前記選択電圧を生成し、前記走査線に供給する走査線駆動回路と、前記判断手段による判断結果に基づいて、前記画像データから所定の画像信号を生成し、生成した前記画像信号を前記データ線に供給するデータ線駆動回路と、を備え、前記走査線駆動回路は、１水平走査期間内で、前記スイッチング素子に接続されている前記走査線を順次選択するための選択電圧を生成し、生成した前記選択電圧を前記走査線に供給し、前記判断手段において、階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、前記データ線駆動回路は、各画素全体で中間階調が行われるように生成した各画像信号を所定のタイミングで前記データ線に供給することにより、前記各サブ画素に低階調表示に対応した画像信号、あるいは、高階調表示に対応した画像信号とを供給し、前記判断手段において、階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、前記データ線駆動回路は、前記各サブ画素を同じ階調値で表現するように生成した各画像信号を所定のタイミングで前記データ線に供給することにより、前記各サブ画素に同じ画像信号を供給することを特徴とする。
本発明では、一組のサブ画素により１画素全体の階調を表現する構成であるため、オーバードライブ処理を行うことなく中間階調の表現を行うことができ、オーバードライブ処理を不要とする。したがって、本発明によれば、オーバードライブ処理を行うために必要であったメモリを不要とするので、装置全体を縮小化でき、コストを低廉にすることができ、液晶の応答速度を改善することもできる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
本発明では、１フレーム前の階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、一組のサブ画素により構成される画素全体で、中間階調表示が行われるように、走査線に供給される画像信号を変調し、変調後の画像信号を走査線に供給する。したがって、本発明では、オーバードライブ処理を行わずに、面積階調により応答速度の改善を図ることができるので、オーバードライブ処理を行うために必要であったメモリを不要とし、装置全体を縮小化でき、コストを低廉にすることができる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の実施の形態及び変形例の説明にあたって、同一の構成要件については同一符号を付し、その説明を省略若しくは簡略化する。
ここで、図１を参照して、階調値と、液晶の応答時間との関係について説明する。いま、１フレーム前の画像信号の階調値が「０」であって、１フレーム後の階調値が「６４」になる場合には、液晶の応答時間は、８１ｍｓｅｃとなる。同様に、１フレーム前の画像信号の階調値が「０」であって、１フレーム後の階調値がそれぞれ「１２８」、「１９２」、及び「２５５」になる場合には、液晶の応答時間は、それぞれ５９ｍｓｅｃ、４４ｍｓｅｃ、及び２４ｍｓｅｃとなる。同様に、１フレーム前の画像信号の階調値がそれぞれ「６４」、「１２８」、「１９２」、及び「２５５」である場合には、図１に示すように、１フレーム後の階調値によってその応答時間が決まる。
また、図１から理解できるように、低い階調値から高い階調値に変化する場合や、高い階調値から低い階調値に変化する場合の応答時間に比べて、低い階調値から中間の階調値に変化する場合の応答時間や、高い階調値から中間の階調値に変化する場合の応答時間が遅いことが分かる。
本発明では、中間の階調値に変化する場合において、オーバードライブ処理を行わず、分割画素による面積階調を行うことにより、液晶の応答速度の改善を図ることを目的とする。
＜第１の実施の形態＞
ここで、図２は、電気光学装置１の断面図を示している。電気光学装置１は、例えば、ＭＶＡ（Ｍｕｌｔｉ Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式を採用しており、図２に示すように、複数の走査線Ｙと複数のデータ線Ｘとの交差に対応して画素電極が設けられた第１の基板１０と、画素電極に対向して共通電極が設けられた第２の基板１１と、第１の基板１０と第２の基板１１との間に挟持された電気光学物質１２とを備える。
また、電気光学装置１は、図３に示すように、複数の画素を有する表示領域から構成される画素部Ａ１と、複数の走査線Ｙを所定の順番で選択する走査線駆動回路４０と、共通電極２２，３２に印加する電圧を供給する共通電極駆動回路４１と、一の走査線Ｙが選択されたときにデータ線Ｘに画像信号を供給するデータ線駆動回路４２と、画像信号の階調値を検出する階調値検出手段としての階調値検出部４３と、階調値検出部４３により検出された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断手段としての判断部４４とを備えている。また、電気光学装置１は、図示しないが、画素部Ａ１を背面から照射するバックライトユニットを備えている。なお、図３においては、画素部Ａ１は、一部（４画素）のみを示している。また、判断部４４は、タイミング・コントローラも兼ねているものとする。
ここで、画素部Ａ１の構成について詳細に説明する。本発明に係る各画素は、隣接される２以上のサブ画素を一組としてそれぞれ構成されている。以下では、各画素は、第１のサブ画素２０と第２のサブ画素３０の２つのサブ画素により構成されるものとして説明を行う。
第１のサブ画素２０は、図３に示すように、画素電極２１と、画素電極２１に対向して設けられた共通電極２２と、蓄積容量２３と、走査線Ｙから供給される選択電圧に応じて、データ線Ｘと画素電極２１とを電気的に接続するスイッチング素子（例えば、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ））２４と、から構成されている。なお、本実施の形態では、スイッチング素子をＴＦＴとして説明するが、これに限られず、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）により構成されても良い。また、画素電極２１と共通電極２２とにより画素容量を構成している。
また、スイッチング素子２４は、第１の端子（ソース端子又はドレイン端子）を介して画素電極２１に接続され、第２の端子（ゲート端子）を介して走査線Ｙ１ａに接続され、第３の端子（ドレイン端子又はソース端子）を介してデータ線Ｘ１に接続されている。
また、第２のサブ画素３０は、図３に示すように、画素電極３１と、画素電極３１に対向して設けられた共通電極３２と、蓄積容量３３と、走査線Ｙから供給される選択電圧に応じて、データ線Ｘと画素電極３１とを電気的に接続するスイッチング素子３４と、から構成されている。また、画素電極３１と共通電極３２とにより画素容量を構成している。なお、共通電極２２と共通電極３２とは、一体的に構成されている。
また、スイッチング素子３４は、第１の端子（ソース端子又はドレイン端子）を介して画素電極３１に接続され、第２の端子（ゲート端子）を介して走査線Ｙ１ｂに接続され、第３の端子（ドレイン端子又はソース端子）を介して、スイッチング素子２４の第３の端子と同様に、データ線Ｘ１に接続されている。
したがって、例えば、１水平走査期間内において、第１のサブ画素２０に低階調による表示をさせ、第２のサブ画素３０に高階調による表示をさせるように走査線Ｙを切り換えることにより、面積階調が行われ、中間の階調を表現することができる。
また、本発明に係る電気光学装置１では、２以上のサブ画素を一組とし、１水平走査期間内で順次切り換えられる各サブ画素に対応する走査線Ｙ１ａ、Ｙ１ｂを一組の走査線とし、１水平期間ごとに各一組の走査線Ｙ１、Ｙ２を切り換える。
また、走査線駆動回路４０は、スイッチング素子２４又はスイッチング素子３４を導通状態にする選択電圧を走査線に線順次で供給する。
共通電極駆動回路４１は、第１電圧と、この第１電圧よりも電位の高い第２電圧とを１水平期間ごとに交互に共通電極２２，３２に供給する。
データ線駆動回路４２は、画像信号をデータ線Ｘに供給し、オン状態のスイッチング素子２４又はスイッチング素子３４を介して、この画像信号に基づく画像電圧を画素電極２１又は画素電極３１に書き込む。
ここで、データ線駆動回路４２は、共通電極２２，３２の電圧よりも電位の高い正極性の画像信号をデータ線に供給して、この正極性の画像信号に基づく画像電圧を画素電極２１，３１に書き込む正極性書き込みと、共通電極２２，３２の電圧よりも電位の低い負極性の画像信号をデータ線に供給して、この負極性の画像信号に基づく画像電圧を画素電極２１，３１に書き込む負極性書き込みと、を１水平走査線ごとに交互に行う。
階調値検出部４３は、入力される画像信号の階調値を検出し、検出結果を判断部４４に供給する。なお、本実施の形態においては、階調値検出部４３は、２５６階調で画像信号の階調値を検出するが、特にこれに限られない。
判断部４４は、階調値検出部４３から供給された階調値に基づいて、当該階調値が中間階調とみなし得る所定の範囲内（例えば、６４乃至１２８）かどうかの判断を行う。判断部４４は、当該階調値が中間階調とみなし得る所定の範囲内にあると判断した場合には、面積階調による表示を行うように、走査線駆動回路４０とデータ線駆動回路４２に対して適宜制御を行う。また、判断部４４は、当該階調値が中間階調とみなし得る所定の範囲内にないと判断した場合には、面積階調を行う必要がないので、通常の階調表示を行うように、走査線駆動回路４０とデータ線駆動回路４２に対して適宜制御を行う。
ここで、判断部４４によって階調値検出部４３により検出された階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合の走査線駆動回路４０及びデータ線駆動回路４２の動作について図４を参照しながら説明する。なお、図４は、１水平走査期間内において、走査線Ｙ１ａと、走査線Ｙ１ｂを選択するタイミングと、データ線に供給されるデータの出力タイミングと、共通電極２２，３２に供給される電圧の切り換えタイミングをそれぞれ示している。
走査線駆動回路４０は、図４に示すように、判断部４４の判断結果に基づいて、１水平走査期間内で、１画素を構成する一組の第１のサブ画素２０と第２のサブ画素３０に接続されている走査線Ｙ１ａと走査線Ｙ１ｂとを所定のタイミングで順次選択する。
また、データ線駆動回路４２は、一組の画素電極により構成される画素全体で、低階調表示と高階調表示とにより面積階調が行われるように、データ線に供給される画像信号を変調し（図４（Ｄ））、変調後の画像信号をデータ線に供給する。
例えば、検出された階調値が「６４」の場合には、第１のサブ画素２０を「０」階調で表現し、第２のサブ画素３０を「１９２」階調で表現するように画像信号を変調する。このようにして、面積階調を行うことにより、画素全体で「６４」階調を表現しつつ、応答速度の改善を図ることができる。なお、上述例では、応答速度は、４４ｍｓｅｃとなる。
また、判断部４４によって階調値検出部４３により検出された階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合、つまり、検出された階調値が低階調値又は高階調値の場合には、例えば、第１のサブ画素２０と第２のサブ画素３０を同じ階調で表現するように画像信号を変調しても良いし、いずれか一方の画素電極を駆動しないように制御するような構成であっても良い。
このようにして、本発明に係る電気光学装置１は、一組のサブ画素により１画素全体の階調を表現する構成であるため、オーバードライブ処理を行うことなく中間階調の表現を行うことができ、オーバードライブ処理を不要とする。したがって、本発明によれば、オーバードライブ処理を行うために必要であったメモリを不要とするので、装置全体を縮小化でき、コストを低廉にすることができ、液晶の応答速度を改善することもできる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
なお、第１のサブ画素２０と第２のサブ画素３０とは、異なる面積比で構成されても良い。
＜第２の実施の形態＞
次に、本発明に係る第２の実施の形態について説明する。電気光学装置２は、図５に示すように、複数の画素を有する表示領域から構成される画素部Ａ２と、複数の走査線Ｙを所定の順番で選択する走査線駆動回路４０と、共通電極に印加する電圧を供給する共通電極駆動回路４１と、走査線Ｙが選択されたときにデータ線Ｘに画像信号を供給するデータ線駆動回路４２と、画像信号の階調値を検出する階調値検出手段としての階調値検出部８０と、階調値検出部８０により検出された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断手段としての判断部８１と、スイッチング素子を切り換える切換手段としての切換部８２を備える。また、判断部８１は、タイミング・コントローラも兼ねているものとする。また、電気光学装置２は、図示しないが、画素部Ａ２を背面から照射するバックライトユニットを備えている。なお、図５においては、画素部Ａ２は、一部（４画素）のみを示している。
ここで、画素部Ａ２の構成について詳細に説明する。本発明に係る各画素は、隣接される２つのサブ画素を一組としてそれぞれ構成されている。以下では、各画素は、第１のサブ画素６０と第２のサブ画素６１とにより構成されるものとして説明を行う。
第１のサブ画素６０は、図５に示すように、画素電極６２と、画素電極６２に対向して設けられた共通電極６３と、蓄積容量６４と、走査線Ｙから供給される選択電圧に応じて、データ線Ｘと画素電極６２とを電気的に接続する第１のスイッチング素子（例えば、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ））６５と、から構成されている。なお、本実施の形態では、スイッチング素子をＴＦＴとして説明するが、これに限られず、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）により構成されても良い。
また、第１のスイッチング素子６５は、第１の端子（ソース端子又はドレイン端子）を介して画素電極６２に接続され、第２の端子（ゲート端子）を介して走査線Ｙ１に接続され、第３の端子（ドレイン端子又はソース端子）を介してデータ線Ｘ１に接続されている。
第２のサブ画素６１は、図５に示すように、画素電極６６と、画素電極６６に対向して設けられた共通電極６７と、蓄積容量６８と、走査線Ｙから供給される選択電圧に応じて、画素電極６６と第１のスイッチング素子６５とを電気的に接続する第２のスイッチング素子６９と、画素電極６６と共通電極６７とを電気的に接続する第３のスイッチング素子７０と、から構成される。なお、共通電極６３と共通電極６７とは、一体的に構成されている。
また、第２のスイッチング素子６９は、第１の端子（ソース端子又はドレイン端子）を介して画素電極６６に接続され、第２の端子（ゲート端子）を介してコントロール線Ｗに接続され、第３の端子（ドレイン端子又はソース端子）を介して第１のスイッチング素子６５の第１の端子に接続されている。
また、第３のスイッチング素子７０は、第１の端子（ソース端子又はドレイン端子）を介して画素電極６６に接続され、第２の端子（ゲート端子）を介してコントロール線Ｗに接続され、第３の端子（ドレイン端子又はソース端子）を介して共通電極６７に接続されている。
したがって、例えば、第１のサブ画素６０に低階調による表示をさせ、第２のサブ画素６１に高階調による表示をさせるように第２のスイッチング素子６９と第３のスイッチング素子７０を切り換えることにより、面積階調が行われ、中間の階調を表現することができる。
階調値検出部８０は、入力される画像信号の階調値を検出し、検出結果を判断部８１に供給する。なお、本実施例においては、階調値検出部８０は、２５６階調で画像信号の階調値を検出するが、特にこれに限られない。
判断部８１は、階調値検出部８０から供給された階調値に基づいて、当該階調値が中間階調とみなし得る所定の範囲内（例えば、６４乃至１２８）かどうかの判断を行う。
切換部８２は、判断部８１により判断された結果に基づいて、第２のスイッチング素子６９と第３のスイッチング素子７０のオン状態／オフ状態の切り換えを行う。
具体的には、切換部８２は、判断部８１によって階調値検出部８０により検出された階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、１水平走査期間内で、第２のスイッチング素子６９をオフ状態とし、第３のスイッチング素子７０をオン状態とするようにコントロール線Ｗに第１の切換信号を供給し、一方で、判断部８１によって階調値検出部８０により検出された階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、１水平走査期間内で、第２のスイッチング素子６９をオン状態とし、第３のスイッチング素子７０をオフ状態とするようにコントロール線Ｗに第２の切換信号を供給する。
また、第２のスイッチング素子６９は、Ｎチャネルトランジスタで構成され、第３のスイッチング素子７０は、Ｐチャネルトランジスタで構成されている。したがって、コントロール線Ｗに第１の切換信号としてＬｏｗレベルの信号が入力された場合には、第２のスイッチング素子６９は、オフ状態となり、第３のスイッチング素子７０は、オン状態となる。また、コントロール線Ｗに第１の切換信号としてＨｉｇｈレベルの信号が入力された場合には、第２のスイッチング素子６９は、オン状態となり、第３のスイッチング素子７０は、オフ状態となる。なお、第２のスイッチング素子６９がＰチャネルトランジスタで構成され、第３のスイッチング素子７０がＮチャネルトランジスタで構成されても良い。
ここで、判断部８１によって階調値検出部８０により検出された階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合と、所定の範囲内に入っていないと判断された場合の切換部８２の切り換え動作について図６を参照しながら説明する。なお、図６は、１水平走査期間内において、走査線Ｙをオン状態／オフ状態にするタイミングと、コントロール線Ｗに切換信号を供給するタイミングと、データ線に印加されるデータの出力タイミングと、共通電極６３，６７に印加される電圧の切り換えタイミングをそれぞれ示している。また、共通電極６３，６７に印加される電圧（Ｖｃｏｍ）は、１水平同期信号ごとに反転される。
判断部８１によって階調値検出部８０により検出された階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合、つまり中間の階調値であると判断された場合には、面積階調を行うために、切換部８２は、第２のスイッチング素子６９をオフ状態とし、第３のスイッチング素子７０をオン状態とするようにコントロール線Ｗに第１の切換信号を供給する。第２のサブ画素６１は、両端の電位が共通電極６３，６７に印加される電圧と同電位となり、結果として、電圧が印加されていない状態になる。一方、第１のサブ画素６０は、第１のスイッチング素子６５を介してデータ線から供給される電圧に応じて所定の電位が液晶に印加される。このようにして、第１のサブ画素６０と第２のサブ画素６１との面積階調により中間の階調値を表現することができる。
また、判断部８１によって階調値検出部８０により検出された階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合、つまり低階調値及び高階調値であると判断された場合には、面積階調を行う必要がないため、切換部８２は、第２のスイッチング素子６９をオン状態とし、第３のスイッチング素子７０をオフ状態とするようにコントロール線Ｗに第２の切換信号を供給する。したがって、第１のサブ画素６０と第２のサブ画素６１は、両端に同じ電位がかかることになるので、通常の階調表示が行われる。
このようにして、本発明に係る電気光学装置２は、第１のサブ画素６０と第２のサブ画素６１とにより１画素全体の階調を表現する構成であるため、オーバードライブ処理を行うことなく中間階調の表現を行うことができ、オーバードライブ処理を不要とする。したがって、本発明によれば、オーバードライブ処理を行うために必要であったメモリを不要とするので、装置全体を縮小化でき、コストを低廉にすることができ、液晶の応答速度を改善することもできる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
また、第１のサブ画素６０と第２のサブ画素６１とは、異なる面積比で構成されても良い。
また、上述した第１の実施の形態及び第２の実施の形態では、１画素は、２つのサブ画素から構成されるものとして説明を行ったが、これに限られず、３つ以上のサブ画素により構成されても良い。また、それぞれのサブ画素に画像信号を供給する時間は、同一であっても良く、また、異なっていても良い。また、本実施の形態では、液晶の駆動方式をＭＶＡ方式としたが、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）方式としても良い。なお、ＥＣＢ方式とは、電界制御複屈折方式と呼ばれており、液晶層に印加する電圧を変化させることによって、液晶分子の傾きを変え、その結果生じる液晶層の複屈折性の変化を一対の偏光板で検出し、カラー表示に応用する方式のことである。
＜応用例＞
次に、上述した実施形態に係る電気光学装置１、２を適用した電子機器について説明する。図７は、電気光学装置１、２を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、ならびに電気光学装置１、２を備える。スクロールボタン３００２を操作することによって、電気光学装置１、２に表示される画面がスクロールされる。
なお、電気光学装置１、２が適用される電子機器としては、図７に示すものの他、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。
階調値と、液晶の応答時間との関係を示す図である。 本発明に係る電気光学装置の断面図である。 本発明に係る電気光学装置の第１の構成例を示すブロック図である。 １水平走査期間内において、走査線を選択するタイミングと、データ線に印加されるデータの出力タイミングと、共通電極に印加される電圧の切り換えタイミングを示す波形図である。 本発明に係る電気光学装置の第２の構成例を示すブロック図である。 １水平走査期間内において、走査線をオン状態／オフ状態にするタイミングと、コントロール線に切換信号を供給するタイミングと、データ線に印加されるデータの出力タイミングと、共通電極に印加される電圧の切り換えタイミングを示す波形図である。 上述した電気光学装置を適用した携帯電話機の構成を示す斜視図である。 ＶＡ方式の液晶分子配列の模式図である。
符号の説明
２１，３１，６２，６５…画素電極、２２，３２，６３，６７…共通電極、２３，３３，６４，６８…蓄積容量、２４，３４…スイッチング素子、６５…第１のスイッチング素子、６９…第２のスイッチング素子、７０…第３のスイッチング素子、３０００…携帯電話機。

Claims (2)

  1. 複数の走査線と複数のデータ線との交差に対応して画素と、低階調表示及び高階調表示への応答と比較して、中間階調表示への応答速度が遅い電気光学物質と、を備えた電気光学装置であって、
    前記画素は、隣接する２以上のサブ画素を一組として構成され、
    前記各サブ画素は、画素電極と、当該画素電極に対向して設けられた共通電極と、前記走査線から供給される選択電圧に応じて、前記データ線と前記画素電極とを電気的に接続するスイッチング素子と、を備え、
    前記スイッチング素子は、それぞれ異なる前記走査線に接続され、
    外部から供給された画像データの階調値を検出する階調値検出手段と、
    前記階調値検出手段により検出された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断手段と、
    前記判断手段による判断結果に基づいて、前記複数の走査線を所定の順番で選択するための前記選択電圧を生成し、前記走査線に供給する走査線駆動回路と、
    前記判断手段による判断結果に基づいて、前記画像データから所定の画像信号を生成し、生成した前記画像信号を前記データ線に供給するデータ線駆動回路と、を備え、
    前記走査線駆動回路は、１水平走査期間内で、前記スイッチング素子に接続されている前記走査線を順次選択するための選択電圧を生成し、生成した前記選択電圧を前記走査線に供給し、
    前記判断手段において、階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、前記データ線駆動回路は、各画素全体で中間階調が行われるように生成した各画像信号を所定のタイミングで前記データ線に供給することにより、前記各サブ画素に低階調表示に対応した画像信号、あるいは、高階調表示に対応した画像信号とを供給し、
    前記判断手段において、階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、前記データ線駆動回路は、前記各サブ画素を同じ階調値で表現するように生成した各画像信号を所定のタイミングで前記データ線に供給することにより、前記各サブ画素に同じ画像信号を供給することを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2006216511A 2006-08-09 2006-08-09 電気光学装置及び電子機器 Expired - Fee Related JP4254820B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006216511A JP4254820B2 (ja) 2006-08-09 2006-08-09 電気光学装置及び電子機器
KR1020070079374A KR100899500B1 (ko) 2006-08-09 2007-08-08 전기 광학 장치 및 전자 기기
CNB2007101403156A CN100555377C (zh) 2006-08-09 2007-08-09 电光装置及电子设备
US11/836,525 US8159480B2 (en) 2006-08-09 2007-08-09 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006216511A JP4254820B2 (ja) 2006-08-09 2006-08-09 電気光学装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008257146A Division JP4941446B2 (ja) 2008-10-02 2008-10-02 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2008040292A JP2008040292A (ja) 2008-02-21
JP4254820B2 true JP4254820B2 (ja) 2009-04-15

Family

ID=39050277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006216511A Expired - Fee Related JP4254820B2 (ja) 2006-08-09 2006-08-09 電気光学装置及び電子機器

Country Status (4)

Country Link
US (1) US8159480B2 (ja)
JP (1) JP4254820B2 (ja)
KR (1) KR100899500B1 (ja)
CN (1) CN100555377C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
TWI369563B (en) * 2008-11-06 2012-08-01 Au Optronics Corp Pixel circuit and driving method thereof
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
JP4964339B1 (ja) * 2011-03-08 2012-06-27 株式会社ナナオ 液晶表示駆動方法およびそれを用いた液晶表示装置
JP5990743B2 (ja) * 2012-03-09 2016-09-14 株式会社Ｊｏｌｅｄ 有機ｅｌ表示装置およびその駆動方法
KR102183088B1 (ko) 2014-02-10 2020-11-26 삼성디스플레이 주식회사 액정 표시 장치
JP2014197202A (ja) * 2014-05-07 2014-10-16 株式会社半導体エネルギー研究所 液晶表示装置
CN108920007B (zh) * 2018-07-20 2021-03-12 京东方科技集团股份有限公司 触控报点阈值设置方法和***
CN116580677B (zh) * 2023-07-06 2023-09-19 惠科股份有限公司 显示面板及其驱动方法、电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137367B2 (ja) * 1990-08-09 2001-02-19 株式会社東芝 カラーパネル表示制御システム及びコンピュータシステム
JPH05341734A (ja) 1992-06-10 1993-12-24 Fujitsu Ltd 液晶表示装置
GB9223697D0 (en) 1992-11-12 1992-12-23 Philips Electronics Uk Ltd Active matrix display devices
JPH06301010A (ja) 1993-04-14 1994-10-28 Optrex Corp 液晶表示装置
JPH07261155A (ja) 1994-03-24 1995-10-13 Sony Corp アクティブマトリクス液晶表示素子
JP3662316B2 (ja) 1994-10-24 2005-06-22 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の駆動方法
JPH09127530A (ja) 1995-10-30 1997-05-16 Sony Corp 液晶素子及びその駆動方法
JP2000148102A (ja) * 1998-11-10 2000-05-26 Nec Shizuoka Ltd 階調表示装置および階調表示方法
JP4538915B2 (ja) 2000-07-24 2010-09-08 セイコーエプソン株式会社 電気光学装置の駆動方法
JP4320989B2 (ja) 2001-11-01 2009-08-26 株式会社日立製作所 表示装置
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
KR100498632B1 (ko) * 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
JP4390483B2 (ja) * 2003-06-19 2009-12-24 シャープ株式会社 液晶中間調表示方法及びその方法を用いた液晶表示装置

Also Published As

Publication number Publication date
KR20080013807A (ko) 2008-02-13
CN100555377C (zh) 2009-10-28
US8159480B2 (en) 2012-04-17
JP2008040292A (ja) 2008-02-21
CN101123060A (zh) 2008-02-13
US20080036786A1 (en) 2008-02-14
KR100899500B1 (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
JP4254820B2 (ja) 電気光学装置及び電子機器
US8723773B2 (en) Electro-optical device and electronic apparatus
KR101243789B1 (ko) 액정표시장치 및 그의 구동 방법
US7817124B2 (en) Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same
JP5067690B2 (ja) 液晶表示装置、及び、端末装置
JP2008065308A (ja) 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器
KR20110092993A (ko) 액정표시장치 및 그의 구동방법
JP2007047349A (ja) 電気光学装置、駆動方法および電子機器
JP2012234080A (ja) 表示装置
JP2006011405A (ja) 表示装置
JP2006235449A (ja) 電気光学装置、駆動方法および電子機器
KR101621553B1 (ko) 액정표시장치 및 그 구동방법
KR101202588B1 (ko) 액정표시장치 및 그의 구동 방법
JP4941446B2 (ja) 電気光学装置及び電子機器
JP2007047350A (ja) 電気光学装置、駆動方法および電子機器
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
KR101389252B1 (ko) 액정표시장치와 그 구동방법
KR101457694B1 (ko) 액정표시장치와 그 구동방법
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
JP4695476B2 (ja) メモリ性液晶表示装置
KR100768196B1 (ko) Ｏｃｂ 액정표시패널의 전이구동방법 및 그 장치
JP4622398B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
US20210012735A1 (en) Display device and display device driving method
JP2005265869A (ja) 液晶表示装置
JP2006011393A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4254820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees