JP4249724B2 - レベル・ホールド回路 - Google Patents

Description

本発明は、入力信号の最大値又は最小値を保持するレベル・ホールド回路に関するものである。

信号伝達を行う送信回路ならびに受信回路においては、温度等の各種要因によって信号レベルが変動し、伝送特性が劣化する。この信号レベルの変動を補償し安定した送信信号あるいは受信信号を得るために、信号レベルの変動量をモニタし、利得制御回路等のレベル補償回路により信号レベルを制御する。レベル・ホールド回路は、特に上記信号レベルのモニタに用いられるもので、入力信号の最大値あるいは最小値を検出して、その値を保持するものである（例えば、特許文献１参照）。

図１１に、特許文献１に開示された従来のレベル・ホールド回路の構成を示す。図１１に示すレベル・ホールド回路は、入力信号の最大値を保持するトップ・ホールド回路である。信号入力端子１００からバッファアンプ回路１０３の非反転入力端子１０１に入力された信号は、バッファアンプ回路１０３の持つ利得により反転入力端子１０２の電位を中心に増幅され、ダイオード１０４で整流され、ピーク保持用のホールド容量１０５に与えられる。レベル・ホールド回路をダイオード１０４とホールド容量１０５のみで構成すると、ダイオード１０４の閾値電圧により入出力のレベル差（電位差）が生じてしまう。そこで、入出力が同電位となるように、入力バッファとして差動バッファアンプ回路１０３を用いた構成が使われる。ダイオード１０４とホールド容量１０５により整流した出力信号をバッファアンプ回路１０３の反転入力端子に入力することにより、バッファアンプ回路１０３は、負帰還により入力電圧と出力電圧とが一致するように動作する。

入力信号のレベルが上昇する場合、入力電圧が信号出力端子１０６の出力電圧（ホールド容量１０５によるホールド電位）とダイオード１０４の閾値電圧とを加えた電位を超えると、ダイオード１０４がオンし、ホールド容量１０５に電荷が蓄積され、入力電圧に対応した出力電圧が得られる。一方、ダイオード１０４がオンするまで入力信号レベルが上昇した後に信号レベルが低下する場合、入力電圧が出力電圧とダイオード１０４の閾値電圧とを加えた電位より低くなると、ダイオード１０４がオフになる。このため、ホールド容量１０５への充電が停止するが、ホールド容量１０５に電荷が蓄積されているため、入力信号の最大値に対応した出力電圧を維持することができる。

なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特開平１１−１２２１９６号公報

図１１に示した従来のレベル・ホールド回路では、バッファアンプ回路１０３へのフィードバックパスとレベル・ホールド回路の出力とが同一経路であった。このため、従来のレベル・ホールド回路では、バッファアンプ回路１０３の非反転入力端子１０１に漏洩してしまう入力信号のＡＣ成分が、信号出力端子１０６に漏洩して出力電圧に重畳されるため、本来ＤＣ成分のみとなることが理想的な出力電圧のリップルが大きくなってしまうという問題点があった。

この従来のレベル・ホールド回路の問題点を図１２（Ａ）〜図１２（Ｅ）を用いて説明する。図１２（Ａ）は信号入力端子１００に入力される入力信号の波形図、図１２（Ｂ）はバッファアンプ回路１０３の出力信号の波形図、図１２（Ｃ）はダイオード１０４の出力信号の波形図、図１２（Ｄ）はバッファアンプ回路１０３の非反転入力端子１０１から反転入力端子１０２を経て信号出力端子１０６に漏洩するリップル成分の波形図、図１２（Ｅ）は信号出力端子１０６から出力される出力信号の波形図である。信号出力端子１０６に出現するリップル成分の経路としては、図１１の破線で示す１０７と１０８がある。経路１０８を伝わるリップル成分は図１２（Ｄ）に示す波形となる。このリップル成分が信号出力端子１０６に漏洩するために、出力電圧のリップルが大きくなってしまう。

リップル経路１０８が形成される理由を図１３を用いて説明する。図１３は、バッファアンプ回路１０３の入力段の構成を示す回路図である。バッファアンプ回路１０３の入力段は差動増幅回路で構成され、この差動増幅回路は、増幅素子２０１，２０２と、負荷抵抗２０３，２０４と、定電流源２０５とから構成される。増幅素子２０１，２０２には、寄生容量２０６，２０７，２０８，２０９が必ず存在する。増幅素子２０１，２０２が電界効果トランジスタであっても、あるいはバイポーラトランジスタであっても、これらの寄生容量２０６〜２０９を零にすることはできない。このため、バッファアンプ回路１０３の非反転入力端子１０１から入力された信号のＡＣ成分の一部が寄生容量２０６，２０８を経由して、本来は入力端子である反転入力端子１０２に出現する。こうして、バッファアンプ回路１０３の入力段には、リップル経路１０８が形成される。

レベル・ホールド回路の信号出力端子１０６に現れるリップル成分を減少させるには、図１１のホールド容量１０５の容量値を、図１３の寄生容量２０６，２０８に比べて十分に大きくする手法が一般的である。しかしながら、ホールド容量１０５の容量値を大きくすると、ホールド容量１０５の充電に要する時間が長くなるため、ピーク保持の過渡的な動作時間（すなわち、ピーク電圧値を保持するのに必要な時間）が長くなり、レベル・ホールド回路の応答特性が悪化するという問題点があった。

図１４は従来のレベル・ホールド回路の等価回路図である。図１４に示すように、等価回路上ではダイオード１０４は抵抗Ｒ１と容量Ｃとからなる。このレベル・ホールド回路の充電の時定数は、抵抗Ｒ１とホールド容量１０５とで決まる。ホールド容量１０５の容量値を大きくしたときのレベル・ホールド回路の応答特性の変化を図１５に示す。Ｖｉｎは信号入力端子１００に入力される入力信号、Ｖｏｕｔは信号出力端子１０６から出力される出力信号である。ホールド容量１０５の容量値を大きくすると、充電の時定数が大きくなるため、出力信号Ｖｏｕｔは図１５の破線の特性から実線の特性へと変化する。したがって、出力信号Ｖｏｕｔは、図１２（Ｅ）の場合に比べて図１６のように立ち上がり時間が長くなる。

図１７に、図１１に示した従来のレベル・ホールド回路のシュミュレーション結果を示す。このシュミュレーション結果は、レベル・ホールド回路の応答特性を考慮してホールド容量１０５の値を定めたものである。図１７によれば、従来のレベル・ホールド回路では、入力信号Ｖｉｎに素早く追従する高速応答特性を求めようとすると、出力信号Ｖｏｕｔに非常に大きなリップルが重畳してしまうことが分かる。

したがって、図２０に示したレベル・ホールド回路をディジタル伝送システムの受信回路に適用すると、レベル・ホールド回路の次段の増幅回路の閾値電圧に不要なリップル成分が重畳することになる。この増幅回路の閾値電圧は、変動せずに一定であることが望ましい。しかし、閾値電圧に意図しないリップルが発生すると、増幅後の信号に不要な歪みが発生することになり、出力信号のジッタ成分が増加し、アイパターンの開口面積が低下する。その結果、受信回路のエラーレートが悪化したり、伝送可能な光ファイバの距離が低下したりすることになる。なお、以上の説明ではレベル・ホールド回路の１例としてトップ・ホールド回路の場合を例に挙げて説明しているが、以上の問題点は、入力信号の最小値を保持するボトム・ホールド回路においても同様に発生する。

本発明は、上記課題を解決するためになされたもので、高速応答が可能で、かつ出力電圧のリップルが少ないレベル・ホールド回路を提供することを目的とする。

本発明のレベル・ホールド回路は、非反転入力端子に信号が入力されるバッファアンプ回路と、入力端子が前記バッファアンプ回路の出力端子に接続され、この出力端子から出力された信号の最大値又は最小値を保持する２つのホールド回路部とを有し、第１のホールド回路部の出力端子が前記バッファアンプ回路の基準電圧入力端子に接続され、第２のホールド回路部の出力端子が信号出力端子に接続されることを特徴とするものである。
また、本発明のレベル・ホールド回路の１構成例は、さらに、前記第１のホールド回路部及び前記第２のホールド回路部の保持レベルを初期化するリセット回路を有するものである。

また、本発明のレベル・ホールド回路の１構成例において、前記第１のホールド回路部は、アノードが前記バッファアンプ回路の出力端子に接続され、カソードが前記基準電圧入力端子に接続された第１のダイオードと、第１の端子が前記基準電圧入力端子及び前記第１のダイオードのカソードに接続され、第２の端子に第１の電位が与えられた第１のホールド容量とからなり、前記第２のホールド回路部は、アノードが前記バッファアンプ回路の出力端子に接続され、カソードが前記信号出力端子に接続された第２のダイオードと、第１の端子が前記信号出力端子及び前記第２のダイオードのカソードに接続され、第２の端子に第１の電位が与えられた第２のホールド容量とからなるものである。
また、本発明のレベル・ホールド回路の１構成例において、前記第１のホールド回路部は、カソードが前記バッファアンプ回路の出力端子に接続され、アノードが前記基準電圧入力端子に接続された第１のダイオードと、第１の端子が前記基準電圧入力端子及び前記第１のダイオードのアノードに接続され、第２の端子に第１の電位が与えられた第１のホールド容量とからなり、前記第２のホールド回路部は、カソードが前記バッファアンプ回路の出力端子に接続され、アノードが前記信号出力端子に接続された第２のダイオードと、第１の端子が前記信号出力端子及び前記第２のダイオードのアノードに接続され、第２の端子に第１の電位が与えられた第２のホールド容量とからなるものである。
また、本発明のレベル・ホールド回路の１構成例は、さらに、前記第１のダイオードと並列に接続された抵抗を有するものである。
また、本発明のレベル・ホールド回路の１構成例は、前記第１のダイオードと前記第２のダイオードの代わりに、それぞれトランジスタを設け、これらのトランジスタのベースとコレクタを接続した端子を前記アノードとし、エミッタを前記カソードとして用いるものである。

本発明によれば、従来のレベル・ホールド回路のようなバッファアンプ回路の非反転入力端子から反転入力端子を経て信号出力端子に漏洩するリップルの経路をなくすことができるので、レベル・ホールド回路の出力電圧のリップルを大幅に減少させることができる。また、出力電圧のリップルが小さいことから、ホールド回路部のホールド容量の容量値を大きくしてリップルを除去する必要がなくなる。これにより、本発明では、入力信号に対する応答特性を悪化させることなく、出力電圧のリップルを減少させることができる。したがって、本発明のレベル・ホールド回路をディジタル伝送システムの受信回路に適用すれば、受信回路において高感度、広ダイナミックレンジかつバーストデータに対応した高速応答が可能となる。また、複雑な調整や高価な受光素子を用いずに高感度な特性が得られるため、伝送装置の低コスト化が可能となる。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１の実施の形態となるレベル・ホールド回路の構成を示す回路図である。本実施の形態のレベル・ホールド回路は、非反転入力端子５に信号が入力されるバッファアンプ回路１と、入力端子がバッファアンプ回路１の出力端子７に接続され、この出力端子７から出力された信号の最大値を保持する第１のホールド回路部２及び第２のホールド回路部３とから構成される。

第１のホールド回路部２は、第１のダイオード１０と、第１のホールド容量１１とから構成され、第２のホールド回路部３は、第２のダイオード１２と、第２のホールド容量１３とから構成される。バッファアンプ回路１の非反転入力端子５は、レベル・ホールド回路の信号入力端子４に接続され、出力端子７は、第１のホールド回路部２の入力端子（ダイオード１０のアノード）と第２のホールド回路部３の入力端子（ダイオード１２のアノード）とに接続される。

ダイオード１０のカソードとホールド容量１１の第１の端子との接続点である、第１のホールド回路部２の出力端子８は、バッファアンプ回路１３の反転入力端子（基準電圧入力端子）６に接続される。ホールド容量１１の第２の端子には第１の電位（本実施の形態では接地電位）が与えられる。一方、ダイオード１２のカソードとホールド容量１３の第１の端子との接続点である、第２のホールド回路部３の出力端子は、レベル・ホールド回路の信号出力端子９に接続される。ホールド容量１３の第２の端子には接地電位が与えられる。

図２は、図１のレベル・ホールド回路の各部の信号を示す信号波形図であり、図２（Ａ）は信号入力端子４に入力される入力信号の波形図、図２（Ｂ）は第１のホールド回路部２の出力端子８から出力される信号の波形図、図２（Ｃ）は信号出力端子９から出力される出力信号の波形図である。

本実施の形態では、バッファアンプ回路１３の出力端子７に、同一構成のホールド回路部を２つ接続したので、図２（Ｂ）に示す第１のホールド回路部２の出力端子８のピーク電位と、図２（Ｃ）に示す第２のホールド回路部３の出力端子（レベル・ホールド回路の信号出力端子９）のピーク電位とが一致する。

そして、本実施の形態では、第１のホールド回路部２の出力端子８をバッファアンプ回路１３の基準電圧入力端子６に接続し、第２のホールド回路部３の出力端子をレベル・ホールド回路の信号出力端子９とした。これにより、第１のホールド回路部２はバッファアンプ回路１３の入力段の寄生容量の影響を受けるが、第２のホールド回路部３はこの寄生容量の影響を受けない。したがって、従来のレベル・ホールド回路のようなバッファアンプ回路の非反転入力端子から反転入力端子を経て信号出力端子に漏洩するリップルの経路をなくすことができるので、レベル・ホールド回路の出力電圧のリップルを大幅に減少させることができる。また、出力電圧のリップルが小さいことから、ホールド容量１１，１３の容量値を大きくしてリップルを除去する必要がなくなる。その結果、本実施の形態では、入力信号に対する応答特性を悪化させることなく、出力電圧のリップルを減少させることができる。

したがって、本実施の形態のレベル・ホールド回路をディジタル伝送システムの受信回路に適用すれば、バースト的にデータを伝送するディジタル伝送システムにおいてバーストの先頭に存在するトレーニングビットもしくはプリアンブル期間を、伝送距離やエラーレートを犠牲にすることなく短くすることが可能となり、システム全体のデータ伝送効率を向上させることができる。また、トレーニングビットもしくはプリアンブル期間を短くすることは、単位時間あたりの伝送可能なデータ量を増加させることになり、必要なデータ伝送量が一定の場合は、システム全体の伝送レートを下げることが可能になる。一般的に伝送レートが低い部品は価格が安くなることから、システムコスト低減の効果も期待することができる。

以上説明したように、本実施の形態のレベル・ホールド回路をディジタル伝送システムの受信回路に適用すれば、受信回路において高感度、広ダイナミックレンジかつバーストデータに対応した高速応答が可能となる。また、高価なアバランシェフォトダイオードを用いずに高感度な特性が得られるため、伝送装置の低コスト化が可能となる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図３は、本発明の第２の実施の形態となるレベル・ホールド回路の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、第１の実施の形態の具体例を示すものである。バッファアンプ回路１は、ゲートが非反転入力端子５となるＮチャネル電界効果トランジスタ１４と、ゲートが反転入力端子６となるＮチャネル電界効果トランジスタ１５と、ゲート及びソースがトランジスタ１４のドレインと接続され、ドレインに第２の電位（本実施の形態では電源電圧ＶＤＤ）が与えられた、アクティブ負荷となるＰチャネル電界効果トランジスタ１６と、ゲートがトランジスタ１４のドレインと接続され、ドレインに電源電圧ＶＤＤが与えられ、ソースがトランジスタ１５のドレインと接続された、アクティブ負荷となるＰチャネル電界効果トランジスタ１７と、一端がトランジスタ１４，１５のソースと接続され、他端が接地された定電流源１８とから構成される。

図４に、本実施の形態のレベル・ホールド回路のシュミュレーション結果を示す。Ｖｉｎは信号入力端子４に入力される入力信号、Ｖｏｕｔ０は第１のホールド回路部２の出力端子８から出力される信号、Ｖｏｕｔは信号出力端子９から出力される出力信号である。図４から明らかなように、第１のホールド回路部２の出力端子８の信号Ｖｏｕｔ０では、ピーク電圧の保持が終了した以降も大きなリップルが現れているが、信号出力端子９の出力信号Ｖｏｕｔでは、Ｖｏｕｔ０に比べてピーク保持後のリップルが非常に小さく抑えられていることが分かる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図５は、本発明の第３の実施の形態となるレベル・ホールド回路の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。本実施の形態のレベル・ホールド回路は、バッファアンプ回路１と、第１のホールド回路部２ａと、第２のホールド回路部３とから構成される。

第１のホールド回路部２ａは、第１の実施の形態で説明した第１のホールド回路部２において、ダイオード１０に抵抗１９を並列に接続したものである。
図６は第１のホールド回路部２ａの等価回路図である。図１４で説明したとおり、等価回路上ではダイオード１０は抵抗Ｒ１と容量Ｃとからなる。これに対して、ダイオード１０に並列に抵抗１９を接続すると、第１のホールド回路部２ａの充電の時定数は、抵抗Ｒ１と抵抗１９とを並列にした値と、ホールド容量１１とで決まることになる。したがって、本実施の形態では、第１の実施の形態に比べて第１のホールド回路部２ａの充電の時定数が小さくなるので、入力信号に対する応答をより高速化することができ、レベル・ホールド回路の出力電圧の立ち上がり時間を短くすることができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図７は、本発明の第４の実施の形態となるレベル・ホールド回路の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。本実施の形態のレベル・ホールド回路は、バッファアンプ回路１と、第１のホールド回路部２ｂと、第２のホールド回路部３ｂとから構成される。

本実施の形態は、第１の実施の形態において、ＮＰＮバイポーラトランジスタのベース−エミッタ間をダイオードの代わりとして用いたものである。すなわち、第１のホールド回路部２ｂは、ホールド容量１１と、ベースがバッファアンプ回路１の出力端子７に接続され、コレクタに電源電圧ＶＤＤが与えられ、エミッタがホールド容量１１の第１の端子に接続されたＮＰＮバイポーラトランジスタ２０とから構成される。同様に、第２のホールド回路部３ｂは、ホールド容量１３と、ベースがバッファアンプ回路１の出力端子７に接続され、コレクタに電源電圧ＶＤＤが与えられ、エミッタがホールド容量１３の第１の端子に接続されたＮＰＮバイポーラトランジスタ２１とから構成される。

なお、第３、第４の実施の形態の具体例として、第２の実施の形態と同様に、バッファアンプ回路１を、トランジスタ１４〜１７と定電流源１８とから構成してもよいことは言うまでもない。

［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図８は、本発明の第５の実施の形態となるレベル・ホールド回路の構成を示す回路図であり、図１と同一の構成には同一の符号を付してある。本実施の形態のレベル・ホールド回路は、バッファアンプ回路１と、第１のホールド回路部２と、第２のホールド回路部３と、リセット回路２２とから構成される。リセット回路２２は、第１のホールド回路部２のホールド容量１１に並列に接続されたスイッチ２３と、第２のホールド回路部３のホールド容量１３に並列に接続されたスイッチ２４とから構成される。

スイッチ２３，２４をオン状態にすると、ホールド容量１１、１３の電荷が放電され、信号出力端子９が接地電位となる。これにより、レベル・ホールド回路のピーク保持をリセットすることができる。一方、スイッチ２３，２４をオン状態からオフ状態にすると、レベル・ホールド回路は、ピーク保持を再開する。

［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図９は、本発明の第６の実施の形態となるレベル・ホールド回路の構成を示す回路図であり、図１、図８と同一の構成には同一の符号を付してある。本実施の形態は、第５の実施の形態の具体例を示すものである。図８で説明したスイッチ２３は、アノードがホールド容量１１の第１の端子に接続されたダイオード２５と、ゲートがリセット信号入力端子２９に接続され、ドレインがダイオード２５のカソードに接続され、ソースが接地されたＮチャネル電界効果トランジスタ２６とから構成される。同様に、図８のスイッチ２４は、アノードがホールド容量１３の第１の端子に接続されたダイオード２７と、ゲートがリセット信号入力端子２９に接続され、ドレインがダイオード２７のカソードに接続され、ソースが接地されたＮチャネル電界効果トランジスタ２８とから構成される。

リセット信号入力端子２９にハイレベルのリセット信号を入力することにより、トランジスタ２６，２８がオン状態となる。これにより、第５の実施の形態で説明したスイッチ２３，２４のオン状態を実現することができる。

［第７の実施の形態］
次に、本発明の第７の実施の形態について説明する。図１０は、本発明の第７の実施の形態となるレベル・ホールド回路の構成を示す回路図であり、図１、図８、図９と同一の構成には同一の符号を付してある。本実施の形態のレベル・ホールド回路は、バッファアンプ回路１と、第１のホールド回路部２ｃと、第２のホールド回路部３ｃと、リセット回路２２ｃとから構成される。

本実施の形態は、第６の実施の形態において、ＮＰＮバイポーラトランジスタのベース−エミッタ間をダイオードの代わりとして用いたものである。すなわち、第１のホールド回路部２ｃは、ホールド容量１１と、ベース及びコレクタがバッファアンプ回路１の出力端子７に接続され、エミッタがホールド容量１１の第１の端子に接続されたＮＰＮバイポーラトランジスタ３０とから構成される。第２のホールド回路部３ｃは、ホールド容量１３と、ベース及びコレクタがバッファアンプ回路１の出力端子７に接続され、エミッタがホールド容量１３の第１の端子に接続されたＮＰＮバイポーラトランジスタ３１とから構成される。

リセット回路２２ｃは、Ｎチャネル電界効果トランジスタ２６，２８と、ベース及びコレクタがホールド容量１１の第１の端子に接続され、エミッタがトランジスタ２６のドレインに接続されたＮＰＮバイポーラトランジスタ３２と、ベース及びコレクタがホールド容量１３の第１の端子に接続され、エミッタがトランジスタ２８のドレインに接続されたＮＰＮバイポーラトランジスタ３３とから構成される。

なお、第１〜第７の実施の形態では、レベル・ホールド回路の１例としてトップ・ホールド回路を例に挙げて説明しているが、これに限るものではなく、ダイオードの極性を全て逆にすることで、入力信号の最小値を保持するボトム・ホールド回路が構成可能なことは言うまでもない。

本発明は、例えば入力データがバースト状のパケットデータでその振幅がパケット毎に異なるような光アクセス用光受信器において、高速なレベル変動の検出に用いられるレベル・ホールド回路に適用することができる。

本発明の第１の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 図１のレベル・ホールド回路の各部の信号を示す信号波形図である。 本発明の第２の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 図３のレベル・ホールド回路のシュミュレーション結果を示す図である。 本発明の第３の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 本発明の第３の実施の形態における第１のホールド回路部の等価回路図である。 本発明の第４の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 本発明の第５の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 本発明の第６の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 本発明の第７の実施の形態となるレベル・ホールド回路の構成を示す回路図である。 従来のレベル・ホールド回路の構成を示す回路図である。 図１１のレベル・ホールド回路の各部の信号を示す信号波形図である。 図１１のレベル・ホールド回路におけるバッファアンプ回路の入力段の構成を示す回路図である。 図１１のレベル・ホールド回路の等価回路図である。 ホールド容量の容量値を大きくしたときのレベル・ホールド回路の応答特性の変化を示す図である。 図１１のレベル・ホールド回路においてホールド容量の容量値を大きくしたときの各部の信号を示す信号波形図である。 図１１のレベル・ホールド回路のシュミュレーション結果を示す図である。

符号の説明

１…バッファアンプ回路、２、２ａ、２ｂ、２ｃ…第１のホールド回路部、３、３ｂ、３ｃ…第２のホールド回路部、４…信号入力端子、５…バッファアンプ回路の非反転入力端子、６…バッファアンプ回路の反転入力端子、７…バッファアンプ回路の出力端子、８…第１のホールド回路部の出力端子、９…信号出力端子、１０、１２、２５、２７…ダイオード、１１、１３…ホールド容量、１４、１５…Ｎチャネル電界効果トランジスタ、１６、１７…Ｐチャネル電界効果トランジスタ、１８…定電流源、１９…抵抗、２０、２１、３０〜３３…ＮＰＮバイポーラトランジスタ、２２、２２ｃ…リセット回路、２３、２４…スイッチ、２６、２８…Ｎチャネル電界効果トランジスタ、２９…リセット信号入力端子。

Claims (6)

1. 非反転入力端子に信号が入力されるバッファアンプ回路と、
   入力端子が前記バッファアンプ回路の出力端子に接続され、この出力端子から出力された信号の最大値又は最小値を保持する２つのホールド回路部とを有し、
   第１のホールド回路部の出力端子が前記バッファアンプ回路の基準電圧入力端子に接続され、
   第２のホールド回路部の出力端子が信号出力端子に接続されることを特徴とするレベル・ホールド回路。
2. 請求項１記載のレベル・ホールド回路において、
   さらに、前記第１のホールド回路部及び前記第２のホールド回路部の保持レベルを初期化するリセット回路を有することを特徴とするレベル・ホールド回路。
3. 請求項１又は２記載のレベル・ホールド回路において、
   前記第１のホールド回路部は、アノードが前記バッファアンプ回路の出力端子に接続され、カソードが前記基準電圧入力端子に接続された第１のダイオードと、第１の端子が前記基準電圧入力端子及び前記第１のダイオードのカソードに接続され、第２の端子に第１の電位が与えられた第１のホールド容量とからなり、
   前記第２のホールド回路部は、アノードが前記バッファアンプ回路の出力端子に接続され、カソードが前記信号出力端子に接続された第２のダイオードと、第１の端子が前記信号出力端子及び前記第２のダイオードのカソードに接続され、第２の端子に第１の電位が与えられた第２のホールド容量とからなることを特徴とするレベル・ホールド回路。
4. 請求項１又は２記載のレベル・ホールド回路において、
   前記第１のホールド回路部は、カソードが前記バッファアンプ回路の出力端子に接続され、アノードが前記基準電圧入力端子に接続された第１のダイオードと、第１の端子が前記基準電圧入力端子及び前記第１のダイオードのアノードに接続され、第２の端子に第１の電位が与えられた第１のホールド容量とからなり、
   前記第２のホールド回路部は、カソードが前記バッファアンプ回路の出力端子に接続され、アノードが前記信号出力端子に接続された第２のダイオードと、第１の端子が前記信号出力端子及び前記第２のダイオードのアノードに接続され、第２の端子に第１の電位が与えられた第２のホールド容量とからなることを特徴とするレベル・ホールド回路。
5. 請求項３又は４記載のレベル・ホールド回路において、
   さらに、前記第１のダイオードと並列に接続された抵抗を有することを特徴とするレベル・ホールド回路。
6. 請求項３又は４記載のレベル・ホールド回路において、
   前記第１のダイオードと前記第２のダイオードの代わりに、それぞれトランジスタを設け、これらのトランジスタのベースとコレクタを接続した端子を前記アノードとし、エミッタを前記カソードとして用いることを特徴とするレベル・ホールド回路。
   

Images