JP4245743B2 - エッジリンス装置およびエッジリンス方法 - Google Patents

エッジリンス装置およびエッジリンス方法 Download PDF

Info

Publication number
JP4245743B2
JP4245743B2 JP23674499A JP23674499A JP4245743B2 JP 4245743 B2 JP4245743 B2 JP 4245743B2 JP 23674499 A JP23674499 A JP 23674499A JP 23674499 A JP23674499 A JP 23674499A JP 4245743 B2 JP4245743 B2 JP 4245743B2
Authority
JP
Japan
Prior art keywords
substrate
resist
radiant energy
edge
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23674499A
Other languages
English (en)
Other versions
JP2001068393A (ja
Inventor
達也 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP23674499A priority Critical patent/JP4245743B2/ja
Priority to US09/640,303 priority patent/US6432620B1/en
Publication of JP2001068393A publication Critical patent/JP2001068393A/ja
Priority to US10/173,888 priority patent/US6867842B2/en
Application granted granted Critical
Publication of JP4245743B2 publication Critical patent/JP4245743B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上にレジストを塗布した後のエッジリンスにかかわり、特に基板表面周辺部、基板端面および基板裏面に塗布されたレジストを除去する装置(エッジリンス装置)および除去する方法(エッジリンス方法)に関する。本明細書中では、エッジリンスを行う機能を有する装置を全てエッジリンス装置という。
【0002】
【従来の技術】
種々の分野で、レジストを用いたリソグラフィ技術により基板上にパターンを形成することが行われている。特に、半導体を用いた素子、例えば薄膜トランジスタ(以下TFTという)を作製する際に必須の技術である。
【0003】
そして、リソグラフィ技術は、ガラス基板を用いた表示装置、例えば液晶表示装置、プラズマディスプレイパネル(PDP)、EL(Electroluminescence)表示装置、FED(Field Emission Display)等の作製や、CCDやCMOS等を用いたイメージセンサーの作製において利用されている。本明細書でいうレジストとは、光(可視光または紫外線)若しくはX線を照射することで現像液に可溶性を持つようになるポジ型レジストを指す。
【0004】
レジストを塗布する方法としては、スピンコータを用いた回転塗布法が一般的に使用されている。即ち、基板表面上にレジストを滴下した後基板を回転させ、発生した遠心力にてレジストを均一の膜厚に塗布するものである。しかしながら、同時にレジストは、基板端面および基板裏面に回り込むため、基板表面だけではなく基板端面および基板裏面にも塗布されてしまう。発塵や搬送系等への汚染を防止するため、基板表面周辺部、基板端面および基板裏面(以下これらをあわせて不要部分という)に塗布されたレジストの除去、所謂エッジリンスが必要であった。本明細書中における基板の表面とは、パターンが形成される被加工物を有する面である。
【0005】
エッジリンスの方法として、基板裏面に洗浄液を吐出しながら基板を回転させる方法や、不要部分に洗浄液を吐出する凹部と溶解したレジスト等を吸引除去する機能を有する洗浄ノズルを移動させる方法が知られている。ここで洗浄液にはレジストを容易に溶解する溶液が使用される。しかしながら、これらの方法では以下に記すように問題を抱えていた。
【0006】
まず、従来のエッジリンスの方法により処理された後の基板の状態を図9に示す。図9で基板901上にはレジスト902が存在しており、不要部分、即ち基板表面周辺部903、基板端面904および基板裏面905のレジストは除去されている。ここで、不要部分に塗布されたレジストは洗浄液により溶解し除去されるが、レジストの端部906に洗浄液により溶解したレジストが集積するため、図9に示すようにレジストの盛り上がりが生じる。
【0007】
この盛り上がりは、ベークやドーピング工程を経ることにより、レジストが硬化或いは変質するためアッシングによる除去が困難となり、基板端部にレジスト残りが発生し易い。そして、レジスト残りの剥離による発塵で歩留まりが低下したり、レジスト残りの除去工程が必要になる。更に、この盛り上がりは露光やイオン注入を行うとレジスト膜中で発生するガスによる発泡が生じ易く、前述の発塵とは別の原因によるゴミも発生していた。
【0008】
また、洗浄液によるウェットエッチングを基本としているため、基板表面周辺部の基板端からの距離を均一に制御することが難しくレジスト端部が不均一となっていた。また、洗浄液がカップに跳ね返り必要な部分(パターンが形成される領域)に飛散することにより、必要な部分のレジストを部分的に溶解してしまいパターン形成不良が発生した。
【0009】
【発明が解決しようとする課題】
本発明は、上記した問題を解決するエッジリンス装置およびエッジリンス方法を提供することを課題とする。
【0010】
【課題を解決するための手段】
上記課題を解決するエッジリンス装置の一つは、基板を吸着する基板チャックと、前記基板チャックを回転させるモーターと、基板の表面に現像液を吐出するノズルと、基板の裏面に現像液を吐出するノズルと、前記基板チャックをマスクとする露光手段とを有する構成である。
【0011】
また、上記課題を解決するエッジリンス装置の他の一つは、基板を吸着する基板チャックと、前記基板チャックを回転させるモーターと、基板の表面に現像液を吐出するノズルと、基板の裏面に現像液を吐出するノズルと、放射エネルギー源と、 該放射エネルギー源からの放射エネルギーを透過する透過窓とを有する構成である。
【0012】
また、上記課題を解決するエッジリンス装置の他の一つは、基板を吸着する基板チャックと、前記基板チャックを回転させるモーターと、基板の表面に現像液を吐出するノズルと、基板の裏面に現像液を吐出するノズルと、放射エネルギー源と該放射エネルギー源からの放射エネルギーを反射する反射鏡とを有する構成である。
【0013】
また、上記課題を解決するエッジリンス装置の他の一つは、基板を吸着する基板チャックと、前記基板チャックを回転させるモーターと、基板の表面に現像液を吐出するノズルと、基板の裏面に現像液を吐出するノズルと、放射エネルギー源と、切り込みを有する光ファイバーとを有し、前記光ファイバーは前記放射エネルギー源からの放射エネルギーを伝搬する構成である。
【0014】
また、上記課題を解決するエッジリンス装置の他の一つは、基板を吸着する基板チャックと、前記基板チャックを回転させるモーターと、基板の表面に現像液を吐出するノズルと、基板の裏面に現像液を吐出するノズルと、放射エネルギー源とを有し、前記基板チャックは、前記放射エネルギー源からの放射エネルギー源の導波路が内設されている構成である。
【0015】
更に、上記課題を解決するエッジリンス方法の一つは、レジストが塗布された基板をエッジリンスする方法であって、前記基板の裏面から基板チャックをマスクとして前記レジストを露光する工程と、前記露光したレジストを現像する工程とを有する構成である。
【0016】
更に、上記課題を解決するエッジリンス方法の他の一つは、レジストが塗布された基板をエッジリンスする方法であって、前記基板の裏面から基板チャックをマスクとして前記レジストを露光しつつ、現像液を基板裏面および表面に吐出し露光したレジストを現像する構成である。
【0017】
【発明の実施の形態】
図1(A)および(B)に本発明を実施したエッジリンス装置の概略図を示す。図1(A)はエッジリンス装置の上面図であり、図1(B)は図1(A)のa−b−c部の断面図である。
【0018】
エッジリンス装置は、基板101を真空吸着する基板チャック102と、基板チャックを回転させるモーター103と、現像液や純水の飛散を防止するカップ106とを有するスピンナを用いており、更に、基板を裏面から露光する露光手段108と、基板の裏面に現像液を吐出するバックリンスノズル107と図示していないが基板表面に現像液を吐出する現像ノズルとを有する。
【0019】
現像後に基板に付着した現像液や溶解したレジストの洗浄は、別の洗浄装置により行ってもよいが、基板の表面に純水を吐出する純水用ノズルおよび裏面に純水を吐出する純水用ノズルをエッジリンス装置に設けると、現像液の洗浄も同時に行うことができる。
【0020】
基板101は、放射エネルギーを透過することが可能な材料であれば特に制限されるものではない。代表的にはガラス、石英、プラスチック等が挙げられる。また、表示装置やイメージセンサーの作製工程において本発明を実施する場合、基板自体が放射エネルギーを透過することは勿論であるが、他の工程において基板に放射エネルギーを遮光する材料、例えば金属等を成膜することにより基板表面周辺部が遮光されないようにする必要がある。そのためには、成膜する際に基板表面周辺部に成膜されないように成膜装置の基板支持体に基板表面周辺部にシールド(例えば金属或いはセラミック製)を設ける等が必要となる。
【0021】
基板チャックを回転させるモーターは、特定の手段に限定されるものではない。例えば、ACサーボモーター、DCサーボモーター、ステップモーター、パラメトリックモーター、超音波モーター、熱磁気モーター、光モーター等使用できるが、一般的にはACサーボモーターが用いられている。
【0022】
図1において露光手段108は、放射エネルギー源104(レジストの種類により適宜選択される光源またはX線源を総称したもの)および放射エネルギー源からの光またはX線を透過する透過窓105から構成されている。透過窓は、不要部分のレジストを露光できる形状であれば特に制限はない。
【0023】
他の露光手段として、図2乃至図4のエッジリンス装置に示す構成も使用することができる。図2の露光手段208は、放射エネルギー源204からの放射エネルギーを反射鏡205により不要部分のレジストを露光する構成である。反射鏡には、市販のパイレックスガラスのファインアニール品にUV反射強化アルミコートを施した平面ミラーを用いればよい。図3の露光手段308は、放射エネルギー源304からの放射エネルギーを伝搬する光ファイバー305を設け、不要部分近傍に位置する光ファイバーに切り込み310を入れることにより、切り込みから放射エネルギーがもれて不要部分のレジストを露光する構成である。また、図4では、基板チャック402内に放射エネルギーの導波路を設け、基板チャックの端部で放射エネルギー源404からの放射エネルギーを発散することにより不要部分のレジストを露光する構成である。図4の放射エネルギーの導波路は、放射エネルギーを透過する材料405と放射エネルギーを反射する材料410、例えば誘電体多層膜で保護したアルミニウムとの組合せによるものでもよいし、光ファイバーと類似の構造で屈折率の高いコア部分を屈折率の低いクラッド部分により挟むことによるものでもよい。
【0024】
放射エネルギー源104、204、304または404に光源を使用する場合は、放射エネルギー源として水銀ランプのg線(波長436nm)、h線(波長405nm)またはi線(365nm)若しくはKrFエキシマーレーザー(波長248nm)やArFエキシマーレーザー(波長193nm)等を用いることができ、透過窓105または透過する材料405には石英、サファイア、有機樹脂等を用いればよい。また放射エネルギー源104、204、304または404にX線源を使用する場合は、放射エネルギー源としてシンクロトロン放射光等を用いることができ、透過窓105または透過する材料405としてベリリウム(Be)やダイヤモンド等が利用できる。
【0025】
基板チャック102または402は、基板表面周辺部109を除いた基板と同程度の大きさであり、放射エネルギー源からの放射エネルギーを遮光できる金属、セラミックス、樹脂等を用いることができる。放射エネルギーを遮光する材料として金属を利用する場合は、金属の劣化や拡散を防止するために表面に有機樹脂あるいは無機材料によるコーティングを行うことが好ましい。。
【0026】
基板表面周辺部109は、基板の大きさや、搬送アームまたは位置決め部等との接触する状態によって適宜決定すればよい。本明細書では、5インチ角の基板を使用し、基板表面周辺部を基板端面から1mm〜10mm、好ましくは2mm〜6mm、目標値3.5mmとしたが、この数値に限定されるものではない。
【0027】
そして、露光手段108、208、308または408を用いて、基板の裏面から基板チャックをマスクとして露光することにより、基板の不要部分に塗布されているレジストを露光する。
【0028】
露光しつつ、或いは露光後に現像液を用いて現像することにより、基板の不要部分に塗布されているレジストは現像液に溶解し除去される。このように、本発明で利用可能なレジストは、露光した部分のレジストが現像液に可溶となるポジ型レジストに限られる。
【0029】
露光しつつ現像を行うとレジスト残りを防止することができる。この場合、照射される放射エネルギーが、飛散する現像液により散乱や減衰することを防止するため、図1(A)に示すように、露光手段の配置されている位置(図1(A)では透過窓105の位置)に比べ、回転方向(図1(A)中の矢印で示す方向)における下手にバックリンスノズル107を配置することにより、露光手段の位置までに現像液を飛散することができる。勿論、図示しない現像ノズルもバックリンスノズルと同様に配置する。しかし、露光しつつ現像すると、基板表面を伝う現像液により、放射エネルギーが反射、拡散することにより必要な部分のレジストを感光する虞がある。
【0030】
露光後に現像液を用いて現像する場合は、感光したレジストにより放射エネルギーが吸収され、特に基板表面周辺部にレジスト残りが発生しやすいため、十分長い時間露光することが望まれる。しかしながら、1回の露光によりエッジリンスを完了させようとすると、処理時間が長くなり生産性が低下する。そのため、短時間の露光後に放射エネルギーの照射を止め、現像液による現像を行う作業(以後この作業を露光−現像作業という)を2回以上繰り返すことにより、生産性の低下を緩和し、レジスト残りと必要な部分のレジストの感光を防止することができる。但しこの作業を繰り返すと現像液の消費が多くなるため、現像液の再利用システムを併用することが好ましい。
【0031】
レジストとしては、種々のポジ型レジストが使用可能であり、現像液には各レジストに合致した薬液を用いればよい。例えば、ジアゾナフトキノン‐ノボラック樹脂系(現像液はTMAH(Tetramethylammonium hydroxide))、ポリメチルメタクリレート(現像液はメチルイソブチルケトン:イソプロピルアルコールの1:3溶液)、アルファメチルスチレン‐アルファクロロアクリル酸の共重合体(現像液は混合キシレン)等をレジストとして使用できる。
【0032】
現像液は、図示しない現像ノズルおよびバックリンスノズル107から基板表面および裏面に吐出される。露光していない部分のレジストは現像液に対して不溶であるため、基板表面に吐出された現像液は、露光している基板表面周辺部および基板端面のレジストを溶解する。また、基板裏面に吐出された現像液は、基板裏面および基板端面のレジストを溶解する。ここで、バックリンスノズルの位置によっては、基板チャックに現像液を吐出することがあり、基板裏面にレジスト残りが生じることがあるが、基板の回転数を遅くすることにより基板表面からの現像液を回り込ませることができ、この問題を解決できる。勿論、バックリンスノズルの位置や形状を工夫することにより、基板裏面に現像液が吐出できるようにし、この問題を防止することもできる。
【0033】
基板表面に現像液を吐出する現像ノズルとしては、スピンデベロッパ(基板を回転させることにより、現像、洗浄、乾燥を行う装置)で一般的に使用されているノズルを利用できる。
【0034】
また、放射エネルギーの回り込みにより、必要な部分に塗布されているレジストが露光されることを防止するため、エッジリンス装置のカップ106の上部は開口している。そのため、放射エネルギーがカップで反射しても上部へそのまま放射され、必要な部分への回り込みを防止できる。また、カップに反射防止膜を設ければ、反射自体を減らすことができより好ましい。反射防止膜は、放射エネルギーに対して十分な吸収係数を有する染料を含有した有機樹脂を使用することができる。
【0035】
また、カップの上部開口から放射された放射エネルギーが、装置の天井に反射されることを防止するため、反射防止膜を天井にも設けることが好ましい。
【0036】
カップが上部に蓋を有していても、蓋の内面に反射防止膜を設けるにとにより使用することができる。
【0037】
しかし、カップや天井の凹凸により放射エネルギーが散乱し回り込みが発生することがあり、他に図5または図6に示すような方法を放射エネルギーの回り込み防止方法として利用すると有効である。
【0038】
図5は、放射エネルギーを遮光できる材料、例えば金属、セラミックまたは樹脂等で形成された遮光蓋511を基板101の上に配置し、放射エネルギーの回り込みを防止する構成である。遮光蓋は、遮光蓋の端部においてのみ基板と接触しており、基板と一緒に回転する。この構成を採ることにより、遮光蓋の内側に放射エネルギーが進入することを完全に防止できる。基板と一緒に回転する際に、遮光蓋の内部を多少減圧することにより、遮光蓋は基板と吸着し回転が容易となる。遮光蓋の大きさは、必要な部分のレジストを覆えるだけの大きさは最低必要であり、具体的には基板チャック102と同じか2mm程度小さい大きさとする。
【0039】
また、図6では、基板101を通過した放射エネルギーを遮るための遮光板612を設けて放射エネルギーの回り込みを防止する構成である。遮光板は、基板を配設、取出しする際はカップ606の収納部613に収納されており、エッジリンスの露光に際して遮光板は透過した放射エネルギーを遮るように基板上方に移動する。遮光板612の大きさは、放射エネルギーの照射面積よりも少し大きめであり、放射エネルギーを遮光できる金属、セラミックまたは樹脂等を材料に用いればよい。基板と遮光板との距離は5〜30mm、特に10〜20mmが好ましい。この遮光板に反射防止膜を形成すると更に有効である。
【0040】
以上にエッジリンス装置に実施の形態を説明したが、エッジリンス装置の具体的な構成と、エッジリンス方法に関しては以下の実施例において説明する。
【0041】
【実施例】
まず、実施例1乃至4に本発明を実施したエッジリンス装置の例を挙げ、実施例5以降に本発明を実施したエッジリンス装置を使用してエッジリンスを行う方法を示す。
【0042】
[実施例1]
以下、本発明を実施したエッジリンス装置の一つを図1を用いて説明する。図1(A)はエッジリンス装置の上面図であり、図1(B)は図1(A)のa−b−c部の断面図である。
【0043】
実施例1に示すエッジリンス装置は、基板101を真空吸着する基板チャック102と、基板チャックを回転させるモーター103、本実施例ではACサーボモーターと、現像液や純水の飛散を防止するカップ106とを有するスピンナを用いており、更に、基板を裏面から露光する露光手段108と、基板の裏面に現像液を吐出するバックリンスノズル107と図示していないが基板表面に現像液を吐出する現像ノズルとを有する。また、基板表面に純水を吐出する純水用ノズルおよび裏面に純水を吐出する純水用ノズルを図示してはいないが有している。
【0044】
図1において露光手段108は、放射エネルギー源104および透過窓105から構成されている。本実施例では、放射エネルギー源として光源(水銀ランプのi線(波長365nm))を、透過窓として直径45mmの石英を用いた。
【0045】
基板チャック102は、基板表面周辺部109(本実施例では3.6mm)を除いた基板と同程度の大きさ、本実施例では126.6mm×126.6mmのガラス基板を用いることを想定し、基板チャックは123mm×123mmの大きさとし、放射エネルギー源からの放射エネルギーを遮光できる材料、本実施例ではUV吸収コーティングを施したテフロンを用いている。
【0046】
もちろん、基板は矩形に限られるものではなく、円形の基板、例えば直径20cmのガラス基板であれば、直径19cm〜19.9cmの円形の基板チャックを用いればよい。円形の基板を用いると、回転により放射エネルギーの照射する領域が変わることがないため、放射エネルギーの照射領域を少なくすることができる利点がある。
【0047】
カップ106および図示していない装置の天井は、内側に反射防止膜としてカーボンブラックを分散させた樹脂を形成している。更に、図5または図6で示す構成を付加して回り込みを防止してもよい。
【0048】
図5に示すように基板101上に基板に吸着する遮光蓋511を設けると、光の回り込みを完全に防止できる。遮光蓋511は、放射エネルギーを防止する材料を用いればよく、基板チャック102と同じ材料を用いることが簡易である。本実施例で使用するのであれば、122mm×122mmのUV吸収コーティングを施したテフロンによる遮光蓋を使用する。
【0049】
また、図6に示すように基板101に対向する面に反射防止膜が形成された遮光板612をカップに設けて、エッジリンスの露光に際して遮光板により基板を透過した放射エネルギーを遮ぎることでも光の回り込みを防止できる。遮光板は、放射エネルギーを遮断する材料で、基板と対向する面に反射防止膜やUV吸収コーティングを設けると効果的である。基板と遮光板との距離は5〜30mm、特に10〜20mmが好ましく、本実施例で用いるのであれば10mmとする。
【0050】
本実施例で示すエッジリンス装置は、従来のスピンデベロッパと共通する部分が多いため、簡単な改造で容易に得ることができ、装置の専有面積もほとんど変わることがない。
【0051】
[実施例2]
本実施例では、図1と露光手段の構成が異なるエッジリンス装置で、図2を用いて説明する。図2は、エッジリンス装置の断面図であり、図1と共通する構成は、図1と同一の符号を用いており実施例1で示す構成である。
【0052】
図2において露光手段208は、放射エネルギー源204および反射鏡205から構成されている。本実施例では、放射エネルギー源として光源(水銀ランプのi線(波長365nm))を用いた。反射鏡205には、市販の反射鏡(パイレックスガラスのファインアニール品にUV反射強化アルミコートを施した平面ミラー)を使用する。放射エネルギー源から発射される光は、反射鏡により反射され基板裏面から、基板の不要部分に塗布されているレジストを露光することができる。放射エネルギー源をカップの外側に配置して、図示しない透過窓を通して、反射鏡に照射してもよい。
【0053】
さらに、実施例1と同様に、放射エネルギーの回り込みを防止するため、図5に示す遮光蓋511や、図6に示す遮光板612を設けてもよい。
【0054】
本実施例で示す構成は、放射エネルギー源のメンテナンスが容易になり、放射エネルギー源の冷却手段等を配置するのに適している。
【0055】
[実施例3]
本実施例では、図1および図2と露光手段の構成が異なるエッジリンス装置で、図3を用いて説明する。図3は、エッジリンス装置の断面図であり、図1と共通する構成は、図1と同一の符号を用いており実施例1で示す構成である。
【0056】
図3において露光手段308は、放射エネルギー源304および光ファイバー305から構成されている。本実施例では、放射エネルギー源として光源(水銀ランプのi線(波長365nm))を用いた。光ファイバーは、基板不要部分近傍の部分に線状の切り込み310がはいっている。そして、切り込みからもれる光により、基板の不要部分に塗布されているレジストは露光される。
【0057】
図3の光ファイバーは、基板端面のレジストが確実に露光するように、基板に沿って折れ曲がった構成であるが、折り曲げずに基板裏面に平行に配置してもよい。
【0058】
さらに、実施例1と同様に、放射エネルギーの回り込みを防止するため、図5に示す遮光蓋511や、図6に示す遮光板612を設けてもよい。
【0059】
本実施例で示す構成は、基板の近傍で放射エネルギーがもれでているため、放射エネルギーの減衰が少なく有効に利用することができる。更に、切り込みからもれる放射エネルギーは、不要部分に極めて選択的に照射されるため、放射エネルギーの回り込みを少なくすることができる。また、放射エネルギー源を装置外部に配置できるため、メンテナンスが容易になり、放射エネルギー源の冷却手段等を配置するのに適している。
【0060】
[実施例4]
本実施例では、図1乃至図3と露光手段の構成が異なるエッジリンス装置で、図4を用いて説明する。図4は、エッジリンス装置の断面図であり、図1と共通する構成は、図1と同一の符号を用いており、実施例1で示す構成である。
【0061】
図4において露光手段408は、基板チャック402内に放射エネルギーを透過する材料405、本実施例では石英と放射エネルギーを反射する材料410、本実施例では誘電体多層膜で保護したアルミニウムによる放射エネルギー導波路を設け、基板チャックの端部で放射エネルギー源404からの放射エネルギーを発散することにより不要部分のレジストを露光する構成である。本実施例では、放射エネルギー源として光源(水銀ランプのi線(波長365nm))を用いた。
【0062】
さらに、実施例1と同様に、放射エネルギーの回り込みを防止するため、図5に示す遮光蓋511や、図6に示す遮光板612を設けてもよい。
【0063】
実施例1乃至3に示す構成では、不要部分の1箇所に注目すると、1回転につき1回しか照射されないが、本実施例に示す構成では、常に基板の不要部分に塗布されているレジストに対し放射エネルギーが照射されているため、露光時間を短くすることができる。
【0064】
また、本実施例の装置においては、露光しつつ現像を行うよりも、露光−現像作業を複数回繰り返す方法のほうが適している。
【0065】
[実施例5]
本実施例は、基板上の被加工物のパターンを形成する工程において、実施例1で説明したエッジリンス装置を用いてエッジリンスを行った例である。
【0066】
まず、レジスト塗布のための前処理として、被加工物としてアモルファスシリコンを有する126.6mm×126.6mmのガラス基板をヘキサメチルジシラザン(HMDS)蒸気中で100℃以下、本実施例では60℃に加熱し表面を疎水性とした。
【0067】
続いて、回転塗布法を用いた塗布装置により基板の被加工物上にレジストを塗布する。レジストとして、ジアゾナフトキノン‐ノボラック樹脂系のレジストを用いた。その後、基板に120℃以下で30秒〜300秒、本実施例では110℃で90秒のプリベークを行いレジスト中の残留溶媒を揮発させ、レジストと被加工物との密着性を高め、さらにレジスト特性を安定化させた。
【0068】
そして、ガラス基板を図示しない搬送手段により図1で示すエッジリンス装置内に搬入し、基板チャック102で基板101を吸着、保持する。搬入の際に基板と基板チャックとの位置あわせは重要で、基板表面周辺部109が基板チャックの外側に位置するように搬入する。
【0069】
ここで、塗布装置における基板チャックは、エッジリンス装置の基板チャックと同じ或いはそれ以上の大きさであることが望まれる。なぜなら、塗布装置の基板チャックの大きさが、エッジリンス装置のそれに比べ小さいと、塗布時に基板裏面に回り込んだレジストが、エッジリンスの基板チャックと接触する領域まで回りこみ、エッジリンス装置で基板チャックと基板の間にレジストが挟まれる状態が起こりうる。このような状態は、基板裏面のレジストを完全に除去できないばかりでなく、吸着不良を起こす可能性もある。本実施例では、塗布装置において、エッジリンス装置の基板チャックと同じ大きさの基板チャックを用いた。ただし、レジストを塗布する際に回転数を選択することにより、基板裏面へのレジストの回り込みをほとんどなくすことができる。この場合には、塗布装置の基板チャックに特に制限はなくなる。
【0070】
基板チャックおよび基板をモーター103により1〜1000rpm、本実施例では60rpmで回転させつつ、基板チャックをマスクとして、放射エネルギー源104である水銀ランプから、波長365nmの光を100mW/cm2のエネルギー密度で、15秒基板裏面から照射する。ここで、露光条件は、レジストの種類や膜厚、放射エネルギー源の種類やエネルギー密度により適宜条件出しにより決定すればよい。
【0071】
その後、回転数を10〜1000rpm、本実施例では400rpmとして、バックリンスノズル107および図示しない現像ノズルから現像液としてTMAHを基板の裏面および表面に吐出する。本実施例では、現像液を吐出している間も、光を照射しつづけている。
【0072】
本実施例では、エッジリンス方法として、現像中も光を照射し続けていたが、露光−現像作業を1回或いは複数回行うことによりエッジリンスしてもよい。
【0073】
この処理により,光により露光された不要部分のレジストは、現像液に溶解し除去される。その後、回転数を10〜1000rpm、本実施例では400rpmとして、残留した現像液を洗浄するため、図示していない純水用ノズルから純水を基板表面および裏面に吐出する。
【0074】
こうしてエッジリンスされた基板を露光装置、例えばミラープロジェクションアライナー、プロキシミティ露光またはステッパー、本実施例では水銀ランプのg線(波長436nmを中心として分布を有する)を用いたミラープロジェクションアライナーに搬入し、光をレジストに照射してレジストパターンを露光する。
【0075】
そして、基板を現像装置、例えばスピンデベロッパに搬入し、現像液(TMAH)を用いて露光されたレジストを溶解する。そして、純水による洗浄で現像液および現像液に溶解したレジストを除去する。
【0076】
洗浄後、80〜160℃、本実施例では140℃、120秒でポストベークを行いレジストパターンをアモルファスシリコン上に形成する。このレジストパターンをマスクとして、CF4/O2ガスを用いたドライエッチングを行いアモルファスシリコンにパターンを形成する。その後、O2ガスによりレジストパターンをアッシングする。
【0077】
本実施例では、図1に示すエッジリンス装置を用いてエッジリンスしたため、不要部分に塗布されたレジストは、通常のレジストパターンと同様に光により露光され現像液により現像されるため、レジスト端にレジストの盛り上がりは発生しなかった。
【0078】
以上のパターン形成工程では、実施例1に示すエッジリンス装置を用いてエッジリンスを行ったが、実施例2乃至4に示すエッジリンス装置を用いてエッジリンスを行っても不要部分のレジストを除去することができ、レジスト端に盛り上がりが発生しなかった。
【0079】
本実施例では、レジストの透過性がよい光源を用いたため、レジスト残りを防止することができたが、他の放射エネルギー源とレジストの組合せでも露光時間等を適宜設定すれば使用可能である。
【0080】
また、本実施例では被加工物としてアモルファスシリコンを使用したが、特に限定されるものではなく、半導体、無機絶縁膜、有機樹脂、金属、セラミック等ほぼ全ての材料に対して使用することが可能である。但し、有機樹脂等レジストとエッチャントの選択比がとれない材料に使用する場合には、有機樹脂の上にマスクとなる無機材料、例えば酸化珪素等を成膜し、その上にレジストパターンを形成するなどの工夫が必要である。
【0081】
[実施例6]
本実施例は、基板上の被加工物のパターン形成工程において、レジストを塗布する機能を有するエッジリンス装置を用いてエッジリンスを行った例である。
【0082】
本実施例で使用するエッジリンス装置は、図1に示すエッジリンス装置に、基板表面にレジストを吐出するレジストノズルを設置した構成で、エッジリンス装置でレジスト塗布も行うことを可能にしたものである。本実施例のエッジリンス装置については図1および図1の符号を用いて説明する。
【0083】
まず、被加工物としてアモルファスシリコンを有する126.6mm×126.6mmのガラス基板をHMDS蒸気中で60℃に加熱し、レジスト塗布のための前処理として表面を疎水性とした。
【0084】
そして、ガラス基板を図示しない搬送手段によりエッジリンス装置内に搬入し、基板チャック102で基板101を吸着、保持する。搬入の際にガラス基板と基板チャックとの位置あわせは重要で、基板表面周辺部109が基板チャックの外側に位置するように搬入する。
【0085】
被加工物上に図示していないレジストノズルからレジストを吐出し、基板チャックおよび基板を回転させ、被加工物上にレジストを塗布する。レジストとして、ジアゾナフトキノン‐ノボラック樹脂系のレジスト用いた。
【0086】
基板チャックおよび基板をモーター103により1〜1000rpm、本実施例では60rpmで回転させつつ、基板チャックをマスクとして、放射エネルギー源104である水銀ランプから、波長365nmの光を100mW/cm2のエネルギー密度で、15秒基板裏面から照射する。
【0087】
その後、光の照射を止め、回転数を10〜1000rpm、本実施例では400rpmとして、バックリンスノズル107および図示しない現像ノズルから現像液としてTMAHを基板の裏面および表面に吐出する。そして、回転数を2000〜5000rpm、本実施例では3000rpmとして現像液を除去する。そして、再び回転数を60rpmとして光を100mW/cm2のエネルギー密度で、15秒基板裏面から照射する。その後、光の照射を止め、回転数を400rpmとして、現像液を吐出して現像することによりエッジリンスを行った。
【0088】
本実施例では、現像中は露光しないため、露光−現像の作業を2回繰り返したが、露光時間を長くすることにより1回でエッジリンスを行うことも可能であるし、露光時間を短くして3回或いはそれ以上に繰り返してもよい。勿論、実施例5で行ったように現像中も光を照射し続けていてもよい。
【0089】
この処理により、光により露光された不要部分のレジストは、現像液に溶解し除去される。その後、回転数を10〜1000rpm、本実施例では400rpmとして、残留した現像液を洗浄するため、図示していない純水用ノズルから純水を基板表面および裏面に吐出する。
【0090】
こうしてエッジリンスされた基板を加熱炉に搬入し、90℃、90秒のプリベークを行いレジスト中の残留溶媒を揮発させ、レジストと被加工物との密着性を高め、さらにレジスト特性を安定化させた。
【0091】
次に、露光装置、例えばミラープロジェクションアライナー、プロミキシティーアライナー、ステッパー等、本実施例では水銀ランプのi線(波長365nm)を用いたステッパーに搬入し、光をレジストに照射してレジストパターンを露光する。
【0092】
露光した基板を加熱炉に搬入し、100〜140℃で30〜300秒、本実施例では120℃で180秒の露光後ベーク(PEB)を行う。このPEBにより、定在波の影響を減少させることができる。定在波は、単一波長の放射エネルギーによって露光すると発生しやすく、レジストの膜厚と波長に応じて形成される。定在波によりレジストの感光量に分布が生じ、パターンにギザギザな形状ができる。実施例5のように露光源の波長に分布を有する場合には定在波の影響は緩和されるためPEBを省略することができる。
【0093】
そして、現像装置、例えばスピンデベロッパで現像液(TMAH)により露光されたレジストを溶解する。そして、純水による洗浄で現像液および現像液に溶解したレジストを除去する。
【0094】
洗浄後、80〜160℃、本実施例では120℃、240秒でポストベークを行いレジストパターンをアモルファスシリコン上に形成する。このレジストパターンをマスクとして、CF4/O2ガスを用いたドライエッチングを行いアモルファスシリコンをパターン形成する。パターン形成後、O2ガスによりレジストパターンをアッシングする。
【0095】
本実施例では、図1に示すエッジリンス装置にレジスト塗布の機能を持たせ、レジスト塗布と連続してエッジリンスしたため、生産性を向上することができた。また、図1に示すエッジリンス装置を用いたことにより不要部分に塗布されたレジストのレジスト端には盛り上がりは発生しなかった。さらに、レジスト塗布とエッジリンスとで同じ基板チャック102を使用しているため、基板裏面に回り込んだレジストが基板チャックと基板との間に挟まれて吸着不良になることがなく、不要部分のレジストを完全に除去することができる。
【0096】
以上のパターン形成工程では、実施例1に示すエッジリンス装置にレジストを塗布する機能を持たせたエッジリンス装置を用いたが、実施例2乃至4に示すエッジリンス装置にレジストを塗布する機能を持たせた構成としても、上記の効果を得ることができる。。
【0097】
また、本実施例では被加工物としてアモルファスシリコンを使用したが、特に限定されるものではなく、半導体、無機絶縁膜、有機樹脂、金属、セラミック等ほぼ全ての材料に対して使用することがかのうである。但し、有機樹脂等レジストとエッチャントの選択比がとれない材料に使用する場合には、有機樹脂の上にマスクとなる無機材料、例えば酸化珪素等を成膜し、その上にレジストパターンを形成するなどの工夫が必要である。
【0098】
[実施例7]
本実施例は、液晶表示装置のアクティブマトリクス基板を作製する際のパターン形成工程において、実施例5で示したエッジリンス方法を使用した例である。図7および図8を用いて、アクティブマトリクス基板の作製工程を説明する。
【0099】
ここでは、基板上に画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のnチャネル型TFTとpチャネル型TFTとを同時に作製する方法について、工程に従って説明する。
【0100】
図7(A)において、基板701にはコーニング社の#7059ガラスや#1737ガラス等に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板の他に、結晶化や活性化の工程をレーザーアニール法のみで行う場合には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)等光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいてもよい。
【0101】
そして、基板のTFTを形成する表面に、基板からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等の下地膜702を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を10〜200nm(好ましくは50〜100nm)、同様にSiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。
【0102】
酸化窒化シリコン膜および酸化窒化水素化シリコン膜は従来の平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜は、SiH4を10SCCM、NH3を100SCCM、N2Oを20SCCMとして反応室に導入し、基板温度325℃、反応圧力40Pa、放電電力密度0.41W/cm2、放電周波数60MHzとした。一方、酸化窒化水素化シリコン膜は、SiH4を5SCCM、N2Oを120SCCM、H2を125SCCMとして反応室に導入し、基板温度400℃、反応圧力20Pa、放電電力密度0.41W/cm2、放電周波数60MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【0103】
このようにして作製した酸化窒化シリコン膜は、密度が9.28×1022/cm3であり、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合溶液(ステラケミファ社製、商品名LAL500)の20℃におけるエッチング速度が約63nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【0104】
次に、25〜80nm(好ましくは30〜60nm)の厚さで非晶質構造を有する半導体層703を、プラズマCVD法やスパッタ法等の公知の方法で形成する。例えば、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成する。非晶質構造を有する半導体層には、非晶質半導体層や微結晶半導体層があり、非晶質シリコンゲルマニウム膜等の非晶質構造を有する化合物半導体層を適用してもよい。また、下地膜と非晶質半導体層とは両者を連続形成することも可能である。例えば、前述のように下地膜として酸化窒化シリコン膜と酸化窒化水素化シリコン膜をプラズマCVD法で連続して成膜後、反応ガスをSiH4、N2O、H2からSiH4とH2或いはSiH4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜の表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる(図7(A))。
【0105】
そして、レーザーアニール法により非晶質シリコン膜の結晶化を行う。結晶化のためにはまず、非晶質シリコン膜が含有する水素を放出させておくことが望ましく、400〜500℃で1時間程度の熱処理を行い含有する水素量を5atom%以下にしておくとよい。レーザーアニール法は、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。
【0106】
レーザーアニール条件は実施者が適宣選択するものであるが、例えば、エキシマレーザーのパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜500mJ/cm2(代表的には300〜350mJ/cm2)として、線幅100〜1000μm、例えば線幅400μmの線状ビームを重ね合わせ率(オーバーラップ率)を50〜98%で走査しながら照射する。実際には照射パルス数を20〜40パルスとするとよい。レーザービームの形状は面状としても同様に処理することができる。
【0107】
こうして結晶性半導体層(本実施例では結晶質シリコン膜)704を形成する(図7(B))。
【0108】
次に、このようにして形成された結晶性半導体層を第1の形状を有する島状半導体層705〜707を形成する(パターン形成工程1)。
【0109】
この状態で島状半導体層に対し、TFTのしきい値電圧(Vth)を制御する目的でp型を付与する不純物元素を1×1016〜5×1017atoms/cm3程度の濃度で島状半導体層の全面に添加してもよい。シリコンに対してp型を付与する不純物元素には、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)等周期律表第13族の元素が知られている。その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン(B26)をソースガスとして用いホウ素(B)を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【0110】
そして、島状半導体層を覆ってゲート絶縁膜708をプラズマCVD法またはスパッタ法を用い、膜厚を40〜150nmとしてシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜から形成するとよい。また、SiH4とN2OにO2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いてもよい。
【0111】
続いて、ゲート絶縁膜上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成してもよいが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としてもよい。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜あるいはシリサイドから成る導電層(A)709と金属膜から成る導電層(B)710とを積層した構造とするとよい。導電層(B)はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)で形成すればよく、導電層(A)は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)等で形成する。また、導電層(A)はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用してもよい。導電層(B)は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とするとよかった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた(図7(C))。
【0112】
導電層(A)は10〜50nm(好ましくは20〜30nm)とし、導電層(B)は200〜400nm(好ましくは250〜350nm)とすればよい。Wをゲート電極とする場合には、Wをターゲットとしたスパッタ法で、アルゴン(Ar)ガスと窒素(N2)ガスを導入して導電層(A)を窒化タングステン(WN)で50nmの厚さに形成し、導電層(B)をWで250nmの厚さに形成する。その他の方法として、W膜は6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素等の不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0113】
一方、導電層(A)にTaN膜を、導電層(B)にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガスを用いて形成し、Ta膜はスパッタガスにArを用いる。また、これらのスパッタガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、この上にTa膜を形成すればα相のTa膜が容易に得られた。尚、図示しないが、導電層(A)の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜に拡散するのを防ぐことができる。いずれにしても、導電層(B)は抵抗率を10〜50μΩcmの範囲ですることが好ましい。
【0114】
次に、フォトマスクを用い、フォトリソグラフィーの技術を使用してレジストマスクを形成し、導電層(A)と導電層(B)とを一括でエッチングして電極および配線を形成する(パターン形成工程2)。ゲート電極711〜713と容量配線714は、導電層(A)から成る711a〜714aと、導電層(B)から成る711b〜714bとが一体として形成されている。
【0115】
そして、レジストマスクをアッシングした後に、ゲート電極711〜713と容量配線714をマスクとして、nチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層に添加する。n型を付与する不純物元素としては、リン(P)や砒素(As)を用いればよく、ここではリン(P)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を適用した。形成された不純物領域は低濃度n型不純物領域715〜718として、このリン(P)濃度は1×1016〜5×1019atoms/cm3の範囲とすればよい。本明細書中では、ここで形成された低濃度n型不純物領域に含まれるn型を付与する不純物元素の濃度を(n-)と表す(図7(D))。
【0116】
次に、nチャネル型TFTを形成する島状半導体層706、707において、ソース領域またはドレイン領域として機能する高濃度n型不純物領域の形成を行った(n+ドープ工程)。まず、フォトマスクを用い、レジストマスク819a〜819cを形成し(パターン形成工程3)、n型を付与する不純物元素を添加して高濃度n型不純物領域820〜822を形成した。n型を付与する不純物元素にはリン(P)を用い、その濃度が1×1020〜1×1021atoms/cm3の濃度範囲となるようにフォスフィン(PH3)を用いたイオンドープ法で行った(図8(A))。
【0117】
そして、レジストマスク819a〜819cを除去し、pチャネル型TFTを形成する島状半導体層705にソース領域およびドレイン領域とする高濃度p型不純物領域824を形成するため、新たにレジストマスク823を形成する(パターン形成工程4)。ここでは、ゲート電極711をマスクとしてp型を付与する不純物元素を添加し、自己整合的に高濃度p型不純物領域を形成する。高濃度p型不純物領域はジボラン(B26)を用いたイオンドープ法で形成する。この領域のボロン(B)濃度は1×1020〜3×1021atoms/cm3となるようにする。この高濃度p型不純物領域824には、nチャネル型TFTのLDD領域を形成するためのn-のリン(P)が添加されているが、この工程で添加するボロン(B)の濃度は十分に大きいため、pチャネル型TFTのソース領域およびドレイン領域として機能する上で何ら問題はなかった(図8(B))。
【0118】
そして、レジストマスク823を除去し、添加した不純物元素を活性化させる工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。また、これらを併用して行ってもよい。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。基板に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。レーザーアニール法による場合、KrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を80〜98%として走査して基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すればよい。
【0119】
活性化の工程の後、さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体層にある1016〜1018/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行ってもよい。また、300〜450℃の加熱処理により、下地膜702の酸化窒化水素化シリコン膜の水素をに拡散させて島状半導体層を水素化してもよい。
【0120】
活性化および水素化の工程が終了したら、層間絶縁膜825を形成する。層間絶縁膜として、無機絶縁膜または無機絶縁膜と有機樹脂とを組合せて形成すればよい。
【0121】
無機絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すればよい。ここで、酸化シリコン膜を用いる場合には、プラズマCVD法で、オルトケイ酸テトラエチル(Tetraethyl Orthosilicate:TEOS)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すればよい。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、SiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用してもよい。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
【0122】
有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで300℃で焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで80℃で60秒の予備加熱を行い、さらにクリーンオーブンで250℃で60分焼成して形成することができる。
【0123】
本実施例では、無機絶縁膜からなる層間絶縁膜825aとして100〜200nmの膜厚の酸化シリコン膜と、有機樹脂からなる層間絶縁膜825bとして1.0〜2.0μmの平均厚を有するポリイミドを形成した。
【0124】
層間絶縁膜を有機樹脂で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、無機絶縁膜と組み合わせて用いる必要がある。
【0125】
その後、フォトマスクを用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する(パターン形成工程5)。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂からなる層間絶縁膜825bをまずエッチングし、その後、続いてエッチングガスをCF4、O2として無機絶縁膜からなる層間絶縁膜825aをエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜708をエッチングすることにより、良好にコンタクトホールを形成することができる(図8(C))。
【0126】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスクによりレジストマスクパターンを形成し、エッチングによってソース配線826〜828とドレイン配線829〜831を形成する(パターン形成工程6)。ここで、ドレイン配線831は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ti膜を50〜150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体層とコンタクトを形成し、そのTi膜上に重ねてアルミニウム(Al)を300〜400nmの厚さで形成して配線とした。
【0127】
この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うとよく、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により無機絶縁膜825aや、下地膜に存在する水素を島状半導体層705〜707に拡散させ水素化をすることもできる。いずれにしても、島状半導体層中の欠陥密度を1016/cm3以下とすることが望ましく、そのために水素を5×1018〜5×1019atoms/cm3程度付与すればよかった。このような処理を加えられた島状半導体層は僅かに存在する結晶粒界も不活性なものとなり、実質的に単結晶と見なせる領域が形成された(図8(D))。
【0128】
こうして同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT850とnチャネル型TFT860、画素部には画素TFT870と保持容量880が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【0129】
駆動回路のpチャネル型TFT850は、島状半導体層705にゲート電極711とゲート絶縁膜を介して設けられたチャネル形成領域851、高濃度p型不純物領域からなるソース領域852およびドレイン領域853を有したシングルドレインの構造を有している。
【0130】
nチャネル型TFT860は、島状半導体層706にゲート電極712とゲート絶縁膜を介して設けられたチャネル形成領域861、高濃度n型不純物領域からなるソース領域862およびドレイン領域863、低濃度n型不純物領域からなるLDD領域864a、864bを有している。LDD領域のチャネル長方向の長さは0.5〜4.0μm、好ましくは1.5〜2.5μmである。
【0131】
画素TFT870は、島状半導体層707にゲート電極713とゲート絶縁膜を介して設けられたチャネル形成領域871aおよび871b、高濃度n型不純物領域からなるソース領域872、ドレイン領域873および領域874、低濃度n型不純物領域からなるLDD領域875a〜875dを有している。LDD領域(Loff)のチャネル長方向の長さは0.5〜4.0μm、好ましくは1.5〜2.5μmである。さらに、保持容量880が容量配線714と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFTのドレイン領域873に接続する半導体層881とから形成されている。
【0132】
図8(D)では画素TFT870をダブルゲート構造としたが、シングルゲート構造でもよいし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0133】
さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易としている。そして、このようなアクティブマトリクス基板で高品質な表示装置を実現することができる。本実施例で作製したアクティブマトリクス基板からは、反射型の液晶表示装置を作製することができる。
【0134】
本実施例のアクティブマトリクス基板の作製工程において、導電層(A)および導電層(B)を成膜する工程や、ソース配線またはドレイン配線となる導電膜を成膜する工程において、成膜装置の基板支持体に基板表面周辺部にシールド(例えば金属はセラミック製或い)を設け、基板表面周辺部に導電層(A)、導電層(B)および導電膜が成膜されないようにした。
【0135】
以上のようなアクティブマトリクス基板の作製工程において、パターン形成工程が6回必要である。そして、そのパターン形成工程1〜6の何れにも実施例5に示すエッジリンス方法を使用することが可能であり、実施例5に示すエッジリンス方法を使用することにより、歩留まりを向上することができた。
【0136】
本実施例では、パターン形成工程において実施例5に示すエッジリンス方法を使用したが、実施例6に示すエッジリンス方法を用いても歩留まりを向上することができる。
【0137】
また、本実施例ではアクティブマトリクス基板の作製工程におけるパターン形成工程に本発明のエッジリンス装置およびエッジリンス方法を使用したが、放射エネルギーを透過する基板の上に設けられた、他の表示装置、イメージセンサー或いは半導体素子を組み合わせた回路を作製する際のパターン形成工程に使用しても有効である。
【0138】
【発明の効果】
本発明は、通常のパターン形成と同様に露光、現像の処理により、エッジリンスを行うため、レジストの端部の盛り上がりを防止することができ、発塵やゴミをなくし、高い歩留まりを得ることができる。
【0139】
また、現像液を用いて不要部分のレジストを除去するため、従来起きていた洗浄液の飛散によるパターン形成不良を防止することができる。さらに、洗浄液を使う必要がなくなり、使用薬液の種類を減らすことができる。
【図面の簡単な説明】
【図1】 本発明を実施したエッジリンス装置の概略図
【図2】 本発明を実施したエッジリンス装置の概略図
【図3】 本発明を実施したエッジリンス装置の概略図
【図4】 本発明を実施したエッジリンス装置の概略図
【図5】 放射エネルギーの回り込み防止方法の一例を示す図
【図6】 放射エネルギーの回り込み防止方法の一例を示す図
【図7】 アクティブマトリクス基板の作製工程図
【図8】 アクティブマトリクス基板の作製工程図
【図9】 従来のエッジリンスを行った後のレジストの状態を示す図

Claims (11)

  1. 基板を吸着する基板チャックと、
    前記基板チャックを回転させるモーターと、
    基板の表面に現像液を吐出するノズルと、
    基板の裏面に現像液を吐出するノズルと、
    前記基板チャックをマスクとする露光手段とを有することを特徴とするエッジリンス装置。
  2. 請求項1において、
    前記露光手段は、放射エネルギー源と、前記放射エネルギー源からの放射エネルギーを透過する透過窓とを有することを特徴とするエッジリンス装置。
  3. 請求項1において、
    前記露光手段は、放射エネルギー源と、前記放射エネルギー源からの放射エネルギーを反射する反射鏡とを有することを特徴とするエッジリンス装置。
  4. 請求項1において、
    前記露光手段は、放射エネルギー源と、切り込みを有する光ファイバーとを有し、
    前記光ファイバーは前記放射エネルギー源からの放射エネルギーを伝搬することを特徴とするエッジリンス装置。
  5. 基板を吸着する基板チャックと、
    前記基板チャックを回転させるモーターと、
    基板の表面に現像液を吐出するノズルと、
    基板の裏面に現像液を吐出するノズルと、
    放射エネルギー源とを有し、
    前記基板チャックは、前記放射エネルギー源からの放射エネルギー源の導波路が内設されていることを特徴とするエッジリンス装置。
  6. 請求項1乃至請求項5のいずれか一において、前記露光手段により露光される前記基板上のレジストはポジ型レジストであることを特徴とするエッジリンス装置。
  7. 請求項1乃至請求項6のいずれか一において、前記基板上に吸着する遮光蓋を有することを特徴とするエッジリンス装置。
  8. 請求項1乃至請求項6のいずれか一において、前記基板と対向する面に遮光板を有することを特徴とするエッジリンス装置。
  9. レジストが塗布された基板をエッジリンスする方法であって、
    前記基板の裏面から基板チャックをマスクとして前記レジストを露光する工程と、
    前記露光したレジストを現像する工程とを有することを特徴とするエッジリンス方法。
  10. レジストが塗布された基板をエッジリンスする方法であって、
    前記基板の裏面から基板チャックをマスクとして前記レジストを露光しつつ、現像液を前記基板の裏面および表面に吐出し露光したレジストを現像することを特徴とするエッジリンス方法。
  11. 請求項9又は請求項10において、前記レジストはポジ型レジストであることを特徴とするエッジリンス方法。
JP23674499A 1999-08-24 1999-08-24 エッジリンス装置およびエッジリンス方法 Expired - Fee Related JP4245743B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23674499A JP4245743B2 (ja) 1999-08-24 1999-08-24 エッジリンス装置およびエッジリンス方法
US09/640,303 US6432620B1 (en) 1999-08-24 2000-08-16 Edge rinse apparatus and edge rinse method
US10/173,888 US6867842B2 (en) 1999-08-24 2002-06-18 Edge rinse apparatus and edge rinse method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23674499A JP4245743B2 (ja) 1999-08-24 1999-08-24 エッジリンス装置およびエッジリンス方法

Publications (2)

Publication Number Publication Date
JP2001068393A JP2001068393A (ja) 2001-03-16
JP4245743B2 true JP4245743B2 (ja) 2009-04-02

Family

ID=17005155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23674499A Expired - Fee Related JP4245743B2 (ja) 1999-08-24 1999-08-24 エッジリンス装置およびエッジリンス方法

Country Status (2)

Country Link
US (2) US6432620B1 (ja)
JP (1) JP4245743B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171980B1 (en) * 1999-08-05 2001-01-09 Nec Electronics, Inc. Polyimide coating process with dilute TMAH and DI-water backrinse
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6767692B1 (en) * 2001-11-28 2004-07-27 Lsi Logic Corporation Process for inhibiting edge peeling of coating on semiconductor substrate during formation of integrated circuit structure thereon
US7344825B2 (en) 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
JP2004045491A (ja) * 2002-07-09 2004-02-12 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂の膜形成方法
US7875419B2 (en) * 2002-10-29 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for removing resist pattern and method for manufacturing semiconductor device
TWI247970B (en) * 2003-03-31 2006-01-21 Hoya Corp Method for producing mask blank and method for producing transfer mask
US20050084807A1 (en) * 2003-10-17 2005-04-21 Meagley Robert P. Reducing photoresist line edge roughness using chemically-assisted reflow
MX2007002002A (es) * 2004-08-17 2007-04-23 Rhodia Composiciones surfactantes estructuradas con bajo ph.
DE102005046135B4 (de) * 2004-09-29 2017-04-13 Hoya Corp. Substrat für Maskenrohling, Maskenrohling, Belichtungsmaske und Herstellungsverfahren für Maskenrohlingssubstrat
US7074710B2 (en) * 2004-11-03 2006-07-11 Lsi Logic Corporation Method of wafer patterning for reducing edge exclusion zone
JP4994074B2 (ja) * 2006-04-20 2012-08-08 東京エレクトロン株式会社 基板洗浄装置,基板洗浄方法,基板処理装置
JP2008210980A (ja) * 2007-02-26 2008-09-11 Toshiba Corp パターン形成方法
WO2009056908A1 (en) * 2007-10-29 2009-05-07 Freescale Semiconductor, Inc. Apparatus and method for removing coating material from a semiconductor wafer
JP5464071B2 (ja) 2010-06-15 2014-04-09 富士通株式会社 樹脂膜形成方法およびパターン形成方法
TWI506372B (zh) * 2013-12-05 2015-11-01 Chi Mei Corp 正型感光性樹脂組成物、圖案形成方法、薄膜電晶體陣列基板以及液晶顯示元件
WO2016121023A1 (ja) * 2015-01-28 2016-08-04 三菱電機株式会社 周辺露光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119024A (ja) * 1987-10-31 1989-05-11 Nec Corp レジスト塗布装置
US4899195A (en) * 1988-01-29 1990-02-06 Ushio Denki Method of exposing a peripheral part of wafer
US5168304A (en) * 1988-08-22 1992-12-01 Nikon Corporation Exposure apparatus
JPH04116917A (ja) * 1990-09-07 1992-04-17 Fujitsu Ltd 露光装置
JPH04150015A (ja) * 1990-10-15 1992-05-22 Oki Electric Ind Co Ltd 全面露光装置
JP3116297B2 (ja) * 1994-08-03 2000-12-11 東京エレクトロン株式会社 処理方法及び処理装置
JP2954059B2 (ja) * 1997-01-09 1999-09-27 山形日本電気株式会社 エッジリンス機構
JP3265237B2 (ja) * 1997-08-01 2002-03-11 東京エレクトロン株式会社 基板縁部の薄膜除去装置
US6240874B1 (en) * 1999-05-27 2001-06-05 Advanced Micro Devices, Inc. Integrated edge exposure and hot/cool plate for a wafer track system
US6312171B1 (en) * 1999-08-12 2001-11-06 Tokyo Electron Limited Developing apparatus and method thereof

Also Published As

Publication number Publication date
US6867842B2 (en) 2005-03-15
US6432620B1 (en) 2002-08-13
JP2001068393A (ja) 2001-03-16
US20020155392A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
JP4245743B2 (ja) エッジリンス装置およびエッジリンス方法
JP4673513B2 (ja) 半導体装置の作製方法
TW451269B (en) Semiconductor device and the fabricating method therefor
US6309917B1 (en) Thin film transistor manufacturing method and thin film transistor
US20070092661A1 (en) Liquid crystal display device and dielectric film usable in the liquid crystal display device
JP4509392B2 (ja) 薄膜トランジスタ及びその製造方法
JP2011176332A (ja) 半導体装置
JP4299308B2 (ja) レーザー装置及びこれを利用した薄膜トランジスタの製造方法
WO2011045960A1 (ja) 薄膜トランジスタ、その製造方法及びそれを含む表示装置
KR100419535B1 (ko) 동피막의 선택형성방법
JP2001111060A (ja) 半導体装置およびその作製方法
CN107393832A (zh) 一种改善多晶硅表面平坦度的方法
JP2004327677A (ja) 半導体膜およびその製造方法
US8188577B2 (en) Production method of semiconductor device, semiconductor device, and exposure apparatus
JP4801242B2 (ja) 半導体装置の作製方法
JP4339005B2 (ja) 半導体装置の作製方法
JP5499525B2 (ja) 半導体装置の製造方法及び表示装置
JP4018432B2 (ja) 半導体装置の作製方法
JP4522642B2 (ja) 半導体装置の作製方法
JP2008252101A (ja) El表示装置およびその作製方法
JP4583533B2 (ja) 金属配線の形成方法
JP4712155B2 (ja) 半導体装置の作製方法
JP4439792B2 (ja) 半導体装置の作製方法
JP2011164628A (ja) 電気光学装置の作製方法
JPH05283693A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees