JP4245594B2 - メモリコントローラ及びフラッシュメモリシステム - Google Patents
メモリコントローラ及びフラッシュメモリシステム Download PDFInfo
- Publication number
- JP4245594B2 JP4245594B2 JP2005281492A JP2005281492A JP4245594B2 JP 4245594 B2 JP4245594 B2 JP 4245594B2 JP 2005281492 A JP2005281492 A JP 2005281492A JP 2005281492 A JP2005281492 A JP 2005281492A JP 4245594 B2 JP4245594 B2 JP 4245594B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- setting information
- flash memory
- area
- cis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
複数のページを含んだブロックを複数備えるフラッシュメモリを記憶媒体として利用するホストシステムからの命令に応答して前記フラッシュメモリへのアクセスを制御するメモリコントローラであって、
各前記ブロックのうちの複数のブロックは、前記フラッシュメモリの設定情報を優先的に記憶するための設定情報領域を構成していて、当該設定情報領域内の複数のブロックにそれぞれ設定情報を記憶しており、
前記メモリコントローラは、
前記設定情報を記憶するブロックに異常があるか否かを判別する判別手段と、
前記設定情報を記憶するブロックに異常があると判別したことに応答して、前記設定情報領域内にある正常な空きブロックを特定する空きブロック特定手段と、
特定された当該空きブロックに前記設定情報を書き込むことにより、前記フラッシュメモリが記憶する設定情報の数を所定数に保つ設定情報書込手段と、
前記設定情報領域内に正常な空きブロックが存在しなくなった場合、当該設定情報領域外にある正常な空きブロックを、新たに当該設定情報領域に編入する領域管理手段と、を備える、
ことを特徴とする。
2 フラッシュメモリ
3 コントローラ
4 ホストシステム
6 マイクロプロセッサ
7 ホストインターフェースブロック
8 ワークエリア
9 バッファ
10 フラッシュメモリインターフェースブロック
11 ECCブロック
12 ROM
13 外部バス
14 内部バス
25 ユーザ領域
26 冗長領域
Claims (7)
- 複数のページを含んだブロックを複数備えるフラッシュメモリを記憶媒体として利用するホストシステムからの命令に応答して前記フラッシュメモリへのアクセスを制御するメモリコントローラであって、
各前記ブロックのうちの複数のブロックは、前記フラッシュメモリの設定情報を優先的に記憶するための設定情報領域を構成していて、当該設定情報領域内の複数のブロックにそれぞれ設定情報を記憶しており、
前記メモリコントローラは、
前記設定情報を記憶するブロックに異常があるか否かを判別する判別手段と、
前記設定情報を記憶するブロックに異常があると判別したことに応答して、前記設定情報領域内にある正常な空きブロックを特定する空きブロック特定手段と、
特定された当該空きブロックに前記設定情報を書き込むことにより、前記フラッシュメモリが記憶する設定情報の数を所定数に保つ設定情報書込手段と、
前記設定情報領域内に正常な空きブロックが存在しなくなった場合、当該設定情報領域外にある正常な空きブロックを、新たに当該設定情報領域に編入する領域管理手段と、を備える、
ことを特徴とするメモリコントローラ。 - 前記設定情報は、CIS(Card Information Structure)より構成されている、
ことを特徴とする請求項1に記載のメモリコントローラ。 - 前記ブロックにはブロックアドレスが割り当てられており、
前記空きブロック特定手段は、前記設定情報領域内にある正常な空きブロックのうち最も上位のブロックアドレスを割り当てられているブロックを特定する、
ことを特徴とする請求項1又は2に記載のメモリコントローラ。 - 前記ブロックにはブロックアドレスが割り当てられており、
前記空きブロック特定手段は、前記設定情報領域内にある正常な空きブロックのうち最も下位のブロックアドレスを割り当てられているブロックを特定する、
ことを特徴とする請求項1又は2に記載のメモリコントローラ。 - 前記フラッシュメモリの記憶領域は複数のゾーンより構成されており、2個以上の当該ゾーンは、前記設定情報領域を有する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のメモリコントローラ。 - 前記設定情報書込手段は、前記複数のゾーン内の各前記設定情報領域のうち、互いに異なるゾーンに属する2個以上の設定情報領域が前記設定情報を記憶するように、前記設定情報の書き込みを行う、
ことを特徴とする請求項5に記載のメモリコントローラ。 - 請求項1から6のいずれか1項に記載のメモリコントローラと、フラッシュメモリと、から構成される、
ことを特徴とするフラッシュメモリシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281492A JP4245594B2 (ja) | 2005-09-28 | 2005-09-28 | メモリコントローラ及びフラッシュメモリシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281492A JP4245594B2 (ja) | 2005-09-28 | 2005-09-28 | メモリコントローラ及びフラッシュメモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007094638A JP2007094638A (ja) | 2007-04-12 |
JP4245594B2 true JP4245594B2 (ja) | 2009-03-25 |
Family
ID=37980301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281492A Active JP4245594B2 (ja) | 2005-09-28 | 2005-09-28 | メモリコントローラ及びフラッシュメモリシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4245594B2 (ja) |
-
2005
- 2005-09-28 JP JP2005281492A patent/JP4245594B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007094638A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060013048A1 (en) | Memory systems including defective block management and related methods | |
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US20050141300A1 (en) | Nonvolatile memory | |
US7315870B2 (en) | Memory controller, flash memory system, and method for recording data on flash memory | |
US7657697B2 (en) | Method of controlling a semiconductor memory device applied to a memory card | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4661369B2 (ja) | メモリコントローラ | |
JP4544167B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP4609406B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4235624B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4245594B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4661748B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4177301B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4697146B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4194518B2 (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP2005316793A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2005293177A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2006178909A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4332108B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4245594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |