JP4238155B2 - 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 - Google Patents
薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 Download PDFInfo
- Publication number
- JP4238155B2 JP4238155B2 JP2004046227A JP2004046227A JP4238155B2 JP 4238155 B2 JP4238155 B2 JP 4238155B2 JP 2004046227 A JP2004046227 A JP 2004046227A JP 2004046227 A JP2004046227 A JP 2004046227A JP 4238155 B2 JP4238155 B2 JP 4238155B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- film
- pixel
- peripheral circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
このように、光によるリーク電流を十分に低減するのは困難であり、画素用TFTの特性劣化の原因となっている。
上記実施の形態では、画素用TFT5はチャネルエッチ型のTFTを例に説明したが、本発明はこれに限られない。例えば、画素用TFT5は、成膜中に動作半導体層がエッチングされないように動作半導体層上にチャネル保護膜を形成したエッチングストッパ型でもよい。この場合も、同様の効果が得られる。
(付記1)
基板周囲に設けられた周辺回路部に配置された周辺回路用p−SiTFTと、
前記基板の内方に設けられた表示部に配置された画素用a−SiTFTと、
前記画素用a−SiTFTの下層に形成されて前記画素用a−SiTFTに入射する光を遮光する遮光用a−Si膜と
を有することを特徴とする薄膜トランジスタ基板。
(付記2)
付記1記載の薄膜トランジスタ基板において、
前記遮光用a−Si膜は、前記周辺回路用p−SiTFTの動作半導体層と同一層に形成されていることを特徴とする薄膜トランジスタ基板。
(付記3)
付記1又は2に記載の薄膜トランジスタ基板において、
前記遮光用a−Si膜の幅は、同方向に測った前記画素用a−SiTFTの動作半導体層の幅より広いことを特徴とする薄膜トランジスタ基板。
(付記4)
付記1乃至3のいずれか1項に記載の薄膜トランジスタ基板において、
前記遮光用a−Si膜は、60〜100nmの膜厚に形成されていることを特徴とする薄膜トランジスタ基板。
(付記5)
付記1乃至4のいずれか1項に記載の薄膜トランジスタ基板において、
前記表示部内に複数の前記画素用a−SiTFTが配置され、前記遮光用a−Si膜は、前記画素用a−SiTFT毎に独立して形成されていることを特徴とする薄膜トランジスタ基板。
(付記6)
付記1乃至5のいずれか1項に記載の薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向配置された対向基板と、
前記薄膜トランジスタ基板と前記対向基板との間に封止された液晶と
を有することを特徴とする液晶表示装置。
(付記7)
透明絶縁基板上の周辺回路部及び表示部のTFT形成領域にa−Si膜を形成し、
前記周辺回路部の前記a−Si膜だけにレーザ光を照射して結晶化し、p−Si膜を形成し、
前記p−Si膜を動作半導体層とする周辺回路用p−SiTFTを形成し、
前記表示部に形成された前記a−Si膜の上層に画素用a−SiTFTを形成すること
を特徴とする薄膜トランジスタ基板の製造方法。
(付記8)
付記7記載の薄膜トランジスタ基板の製造方法において、
前記a−Si膜の膜厚は、60〜100nmであることを特徴とする薄膜トランジスタ基板の製造方法。
(付記9)
付記7又は8に記載の薄膜トランジスタ基板の製造方法において、
前記レーザ光は、連続発振固体レーザから射出されることを特徴とする薄膜トランジスタ基板の製造方法。
(付記10)
付記7乃至9のいずれか1項に記載の薄膜トランジスタ基板の製造方法において、
前記周辺回路用p−SiTFT及び前記画素用a−SiTFTのゲート電極は、同一層に形成されることを特徴とする薄膜トランジスタ基板の製造方法。
(付記11)
付記7乃至10のいずれか1項に記載の薄膜トランジスタ基板の製造方法において、
前記周辺回路用p−SiTFT及び前記画素用a−SiTFTのソース/ドレイン電極は、同一層に形成されることを特徴とする薄膜トランジスタ基板の製造方法。
5、105 画素用TFT
7、107 蓄積容量
9、109 ガラス基板
11、17、111、117 SiN膜
13、113 SiO2膜
15、16、115、116 ゲート絶縁膜
19、21、76、119、121、176 絶縁膜
20、120 第2層間絶縁膜
23、37、55、123、137、155 動作半導体層
25、39、125、139 ソース領域
27、41、127、141 ドレイン領域
29、43、57、129、143、157 ソース電極
31、45、59、131、145、159 ドレイン電極
35、49、53、135、149、153 ゲート電極
51 遮光用a−Si膜
61、62、77、161、162 n+a−Si層
65、165 蓄積容量配線
67、167 蓄積容量電極(中間電極)
69、169 透明画素電極
70、71、72、75 a−Si膜
74、78 p−Si膜
79 第1の導電膜
200 液晶表示装置
201 TFT基板
210 表示部
220 ゲートドライバ
221、231 シフトレジスタ
222、232 レベルシフタ
223 出力バッファ
230 データドライバ
233 アナログスイッチ
240 表示コントローラ
1M、2M、3M、4M、5M、6M、7M、8M、9M レジスト層
Claims (4)
- 基板周囲に設けられた周辺回路部に配置された周辺回路用p−SiTFTと、
前記基板の内方に設けられた表示部に配置された画素用a−SiTFTと、
前記画素用a−SiTFTの下層に前記周辺回路用p−SiTFTの動作半導体層と同一材料で同一層に不純物が注入されずに形成されて前記画素用a−SiTFTに入射する光を遮光する遮光用a−Si膜と
を有することを特徴とする薄膜トランジスタ基板。 - 請求項1記載の薄膜トランジスタ基板において、
前記遮光用a−Si膜の幅は、同方向に測った前記画素用a−SiTFTの動作半導体層の幅より広いことを特徴とする薄膜トランジスタ基板。 - 請求項1又は2に記載の薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向配置された対向基板と、
前記薄膜トランジスタ基板と前記対向基板との間に封止された液晶と
を有することを特徴とする液晶表示装置。 - 透明絶縁基板上の周辺回路部及び表示部のTFT形成領域にa−Si膜を形成し、
前記周辺回路部の前記a−Si膜だけにレーザ光を照射して結晶化し、p−Si膜を形成し、
前記p−Si膜を動作半導体層とする周辺回路用p−SiTFTを形成し、
前記表示部に形成されて不純物が注入されていない前記a−Si膜の上層に画素用a−SiTFTを形成すること
を特徴とする薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046227A JP4238155B2 (ja) | 2004-02-23 | 2004-02-23 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046227A JP4238155B2 (ja) | 2004-02-23 | 2004-02-23 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236191A JP2005236191A (ja) | 2005-09-02 |
JP4238155B2 true JP4238155B2 (ja) | 2009-03-11 |
Family
ID=35018791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004046227A Expired - Fee Related JP4238155B2 (ja) | 2004-02-23 | 2004-02-23 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4238155B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101252001B1 (ko) | 2006-06-15 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
US7738050B2 (en) | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
US8368832B2 (en) | 2010-09-28 | 2013-02-05 | Shenzen China Star Optoelectronics Technology Co., Ltd. | LCD panel and method for manufacturing the same |
CN102023445A (zh) * | 2010-09-28 | 2011-04-20 | 深圳市华星光电技术有限公司 | 液晶显示面板及其制造方法 |
DE112017004423T5 (de) * | 2016-09-02 | 2019-06-19 | Sharp Kabushiki Kaisha | Aktivmatrixsubstrat und Verfahren zu dessen Herstellung |
-
2004
- 2004-02-23 JP JP2004046227A patent/JP4238155B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005236191A (ja) | 2005-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10895774B2 (en) | Array substrate, manufacturing method, display panel and display device | |
US5923961A (en) | Method of making an active matrix type display | |
KR100374737B1 (ko) | 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기 | |
US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
US8035103B2 (en) | Circuit board, electronic device, and method for producing circuit board | |
US10361229B2 (en) | Display device | |
US10224416B2 (en) | Method for manufacturing low-temperature poly-silicon thin film transistor, low-temperature poly-silicon thin film transistor and display device | |
US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
JP2011049529A (ja) | トランジスタ回路 | |
US9006059B2 (en) | CMOS transistor and method for fabricating the same | |
CN109661696B (zh) | 有源矩阵基板及其制造方法 | |
EP3462493A1 (en) | Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate | |
US11362118B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
US20180277661A1 (en) | Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display | |
JP6867832B2 (ja) | アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法 | |
KR20140075937A (ko) | 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치 | |
EP4120235A1 (en) | Electrostatic discharge (esd) circuit, array substrate and display device | |
WO2006126423A1 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置、並びに薄膜トランジスタ基板の製造方法 | |
JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
JP2005072126A (ja) | 回路基板、アレイ基板、その製造方法、液晶表示装置およびその製造方法 | |
US20060065894A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
CN111146212A (zh) | 半导体基板 | |
JP2009130016A (ja) | 半導体装置の製造方法及び電子機器 | |
JP6651050B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法 | |
JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |