JP4237272B2 - 動的係数荷重による縮小およびフリッカ低減の方法および装置 - Google Patents
動的係数荷重による縮小およびフリッカ低減の方法および装置 Download PDFInfo
- Publication number
- JP4237272B2 JP4237272B2 JP52578799A JP52578799A JP4237272B2 JP 4237272 B2 JP4237272 B2 JP 4237272B2 JP 52578799 A JP52578799 A JP 52578799A JP 52578799 A JP52578799 A JP 52578799A JP 4237272 B2 JP4237272 B2 JP 4237272B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- dto
- interlaced
- pixel
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
本発明は、一般に視覚データ変換に関し、特に、インターレースしたモニタに表示するために視覚データを変換する場合に、動的係数を用いてフリッカを低減させるとともに画像を縮小する視覚データ変換器に関するものである。
発明の背景
現代の多くのビデオ表示装置は、2カテゴリのいずれか、すなわち、非インターレース・モニタかインターレース・モニタかに分類される。それぞれの例は、コンピュータ・モニタとテレビジョン・モニタとである。テレビジョン・モニタは、放送もしくは録画のテレビジョン信号用に設計されている。放送テレビジョン信号の伝送標準方式は、数十年間設定されており、米国および日本のNTSC、欧州の大部分のPALおよびフランスのSECAMを含んでいる。アナログ・ビデオ・テープ録画装置は、通例、かかる標準方式のいずれかに従って設計され、各国で局地標準に合わせて販売されている。カメラやカムコーダのような他のテレビジョン機器は、かかる標準方式の何れにも合わせて使用することができる。かかる伝送標準方式は、当業者にはよく知られている。各標準方式は、表示走査線数、動作その他の細部で相違しているが、それぞれ一定の特性を分担している。検討のために、テレビジョン標準方式のある特定周波数および他の特性を、NTSC標準値に関して参照する。当業者は、対応する値が他のテレビジョン標準方式に適合し、ここに開示する原理を適用して本発明の教示を理解し得ることが判るであろう。また、ビデオ信号のテレビジョン・モニタへの伝達を伝送として検討するが、この伝送は放送とすることができ、もしくは有線接続によって伝達とすることができる。
テレビジョン・ビデオ画像の単一フレームは2フィールドからなり、各フィールドは一連の走査線を含んでいる。図1Aを参照するに、フレーム5は順次の走査線1,2,3,4,・・・,524,525を含んでいる。走査線の特定本数、ここでは525は、特定のテレビジョン標準方式、ここではNTSC標準方式によっている。図1Bに示すように、フレーム5は、二つのフィールド、すなわち、奇数フィールド7と偶数フィールド8とを備えている。奇数フィールド7は、一連の走査線、すなわち、奇数走査線1,3,5,・・・としてテレビジョン・スクリーンに表示され、偶数フィールド8は、一連の偶数走査線2,4,6・・・としてテレビジョン・スクリーンに表示される。NTSC標準方式では、各フレーム5の表示に要する総時間1/30秒に対し、各フィールドは1/60秒で描かれる。NTSC標準方式は、各走査線の時間と、信号および表示の電気的特性とを特定している。普通のテレビジョンでは、各走査線上の信号が連続的に変化している。かかるテレビジョン・ビデオ信号は、各フィールドの各走査線に関する情報を含んだアナログ信号として磁気テープに記録することができる。
デイジタル・コンピュータの到来は、コンピュータ・モニタの広汎な用途をもたらした。初期の、特に家庭用の、コンピュータは、その出力を、専ら、テレビジョン・モニタに頼っていたが、コンピュータがより有力になるにつれて、より高品質の表示装置、すなわち、コンピュータ・モニタの使用が可能になった。コンピュータ・モニタは、いくつかの面では普通のテレビジョン・モニタによく似ているが、一般に、普通のテレビジョン・モニタのものより遥かに精細な制御電子技術を有している。コンピュータ・モニタは、遥かに精密に電子ビームの位置を制御して、全フレームの連続順次走査を、インターレースせずに線順次に行なうことができる。各線は、多数の個別の画素(picture element)からなる。ビデオ画像は、一連のデイジタル・バイトとしてコンピュータに蓄積される。特定のコンピュータもしくはディスプレイの性能によれば、画素毎に(2色、典型的には黒と白とを許容する)単一ビットの情報のみ、もしくは、より有力な方式に対しては多数ビットの情報が含まれる。典型的な高品質モニタは、各画素毎に32ビットの情報を表示することができる。
コンピュータ表示用配列パターンの個数は、工業標準になっている。特に普通のサイズの一つは、640×480画素(VGA標準はこの大きさであり、多くのコンピュータは、この表示解像度でVGAおよび非VGAのモニタを支持している)である。他の普通サイズは(一般に低解像度もしくは小型像サイズ、例えば、640×480画素画像の4分の1と現在考えられている)320×240、832×624、1024×768その他を含んでいる。便宜上、以下の検討では、一例に640×480画素を参照するが、本発明の原理および教示は、他の解像度にも同様に適応する。
コンピュータの用途の増大は、標準方式テレビジョンを用いて、コンピュータで発生させ、もしくは、処理した画像を表示する願望に通ずる。これは、特に、コンピュータ・ゲームをテレビジョン装置に表示して楽しみたい人にとって真実である。コンピュータ・ゲームの他にも、コンピュータはマルチメディアCDのような情報処理やテレビジョンで画像を見たいと思うようになるインターネットを介した通信にも用いられる。しかしながら、テレビジョン・モニタを、コンピュータ画像の表示に用いると、幾つかの問題を生ずる。極めて重大な二つの問題は、オーバースキャンとフリッカとである。
典型的なテレビジョン伝送は、有効表示面積をオーバースキャンして、少なくとも若干の端縁では情報が見えなくなるように設計されている。コンピュータの内容その他の情報が端縁、典型的には頂部、時には底部、あるいは、左端もしくは右端に表示される場合には、情報の小部分の欠損さえ、コンピュータの使用を困難もしくは不可能にする。
典型的NTSC信号は各フレーム毎に525走査線を含んでいるが、そのうちの約480本のみが典型的なディスプレイに表示される。残余の走査線の幾つかは、垂直消去期間の一部であり、これは、走査電子技術に対し、スクリーンの下隅から反対の上隅にリセットする余裕を与え、テレビジョン伝送信号のある特定部分を同期させる余裕を与えるために設けられたものである。しかしながら、残余の走査線の大部分は、故意のオーバースキャンの故に表示されない。
普通のテレビジョンがオーバースキャンするように設計されているのには理由がある。テレビジョンは、物理的走査能力、精度、湾曲度、マスクや溝の位置、製造や部品の公差および部品の経年変化などの多方面で変化している。かかる変化を補償するために、典型的なテレビジョン伝送は、典型的なテレビジョンに表示し得るより多くの垂直走査線もしくは情報を含んでいる。さらに、典型的伝送は、表示し得るよりも長い走査線を含んでいる。その結果の視覚表示画像は、伝送画像の約90%となる。この結果は、ほとんど全てのテレビジョンについて、各端縁の情報が捨てられる(表示されない)が、何れの端縁にも空白部分はほとんど設けられていない、ということになる。しかしながら、伝送画像の頂部がオーバースキャン領域にあれば、全く表示されないことがあり得る。
フリッカも、同様に重大な問題であり得る。一般にディスプレイ上で毎秒40回以下更新される画像は、目立つフリッカを生ずる。諸研究により、画像が毎秒60回以上速く更新される場合(更新率60Hz)には、多くの人はフリッカに気付かないことが判っている。インターレース走査では、まず、奇数走査線全部が頂部から底部まで走査されて、偶数走査線はスキップされる。垂直帰線の後に、第1走査における偶数走査線全部が頂部から底部まで走査される。NTSC標準方式では、各フィールドの垂直更新率は60Hzであり、30Hzのフレーム更新率になる。各走査線が30Hzの更新率で更新されることに留意するのが重要である。PALおよびSECAMの標準方式では、対応する値は、50Hzおよび25Hzより遅くなる。
そのうえに、大きな垂直コントラストの画像は、インターレース・テレビジョンに表示されると、顕著なフリッカを生じがちである。その一例は、数字表でよく見られる細い水平線である。表示されるべき線がテレビジョンの1走査線に丁度一致した場合には、1/30秒毎に1回だけ現われることになる。同じ線が、丁度1ビット幅で、奇数走査線と隣接偶数走査線とに沿っている場合には、各線は交互に表示され、その結果の線は、(上下にわずかに動きながら)1/60秒毎に表示される。
多くの自然の画像(光景、人々その他)は、鮮鋭な垂直コントラストを有しておらず、すなわち、隣接した水平線相互間の強度差は大きくない。その結果、テレビジョンに対し60Hzの明確な更新率となり、最小のフリッカしか生じない。しかしながら、コンピュータが発生した画像は、強度の垂直コントラストを有する(例えば、白い背景中の単一画素水平黒線)。各線が50Hzの更新率で更新されるので、その線は顕著なフリッカを生ずる。
総じて、かかる欠点は、伝統的な放送テレビジョンでは重大ではない。伝統的なテレビジョン画像では、典型的な画像源はカメラが捉えた自然の光景である。オーバースキャンについては端縁の幾つかが見えなくても、わずかなズームインもしくはズームアウトに相当する単なる視野のはみ出しと受取られる。フリッカについては、大きな垂直コントラストの物体は表の頂部のように、走査線1本だけの幅のものは稀である。ある自然の物体は、衣服や恐らく柵によく見られるように極めて細い線を含んでいる。したがって、テレビジョン・ニュースキャスタは、結果の伝送が顕著なフリッカ効果を生じ得るので、格子縞や狭い水平縞の衣服を避けている。
コンピュータ画像をテレビジョンに表示する場合のオーバースキャンの問題に対処するには、今日、幾つかの技術が用いられるが、かかる技術で問題の全てを解決したものはない。画像の大きさを変更するのに、過去にはコンボリューションが用いられていた。コンボリューションは、インターレースと非インターレースの両画像間の変換にも用いられていた。歴史的に用いられてきたコンボリューションの諸策は、費用がかかり過ぎるか、十分に有効ではないので、この例では有用ではない。現在の解決方法には、つぎの手法が含まれている。
1)内容の再生:一つの簡単な手法は、関連したコンピュータ画像寸法、例えば640×480画素より少ない画像内容の再生である。しかしながら、これは、コンピュータ・プログラムを全体ではなくても書き直さなければならぬ場合に、かなりの労力と経費とを必要とする。コンピュータとテレビジョンとのいずれかの表示に用い得るコンピュータ・タイトルについては、異なるバージョンのプログラムを必要とするので、必然的に販売および在庫管理の諸問題を問題点に含めることになり、消費者は、両方を望む場合にも、何れか一方を選ぶことを強いられる。
2)画素/線の削減による画像縮小:この簡単な技術は、n画素から1画素を、および/または、n線から1線を削減して画像を縮小(scale)するものである。例えば、画像を2/3に縮小するためには、3画素から1画素を削減する。残念ながら、この過度に単純化したアルゴリズムでは高品質の画像は得られない。原画像における1画素幅の水平または垂直の線は、この技術を用いた場合に、きずかれることなく出力画像から全く除去される。
3)バイ・リニア(bi-linear)補間:この技術は、隣接2画素間の加重平均を用いて出力画像を形成する。これは、一般に良質画像が得られる経済効率のよい技術である。
4)複数タップ有限インパルス応答(FIR)フィルタ:この技術は、(65タップまでの)複数タップ・フィルタを水平・垂直のサイズ変更に用いる。これは、極めて良好な画質が得られるが、複雑高価なハードウェアを必要とする。
フリッカの問題は、以前の画像表示手法で試みられてきたが、成功には限りがあった。しかしながら、かかる手法には、現在、消費者がコンピュータ画像を見るときに期待するような高品質の画像を提供し得るものがある。現在の解決方法には、つぎの手法が含まれている。
1)一方のフィールドだけ表示:この技術は、フレームの一方のフィールドだけを60Hzで表示する(他方のフィールドは走査せず、黒のままである)。しかしながら、得られる画像は、1本おきの線が(黒く)失われるので、著しく低解像度になる。
2)3線コンボリューション:この技術は、垂直隣接3画素を平均化して水平線間のコントラストを低減することによりフリッカを低減させる。典型的には、インタレース走査線「p」に対して、新たな画素強度「n」が次式で与えられる。
n=(1/4)*(p−1)+(1/2)*(p)+(1/4)*(p+1)
ここに、(p−1)は、走査線を旋回させたときの上側の走査線であり、(p+1)は下側の走査線である。この技術は全く効果的であり、フリッカを許容し得るレベルに低減させる。最初の奇数フィールド走査線の計算は、2走査線のみを結合させた特別の場合であることに留意すべきである。
3)2線コンボリューション:この技術は、垂直隣接2画素を平均化して2水平線間のコントラストを低減することによってフリッカを低減させる。典型的には、インタレース走査線「p」に対して、新たな画素強度「n」が次式で与えられる。
n=(1/2)*p+(1/2)*(p+1)
この技術は、3線コンボリューションほどには有効ではない。
さらに重要なことに、かかるフリッカ除去解法は、画素強度の変更に用いる荷重係数を調整しなければならない場合には、満足されていなかった。しかしながら、上述した解決方法の欠点は、フリッカ低減の回路および/またはソフトウァアを必要としてきた。このことは、特に、家庭や事務所でのビデオ内容の製作におけるパーソナル・コンピュータの使用の増大が、製作したビデオ内容をテレビジョンで試写する一般慣行と結びついて、事実になっている。典型的には、3本以上の走査線に亘る良質のフリッカ低減と画像の縮小とを達成して、その画像をテレビジョン・スクリーン上に完全に表示し得るようにするには、高価な装置が必要である。
発明の要約
非インターレース画像をインターレース表示面上の表示用に柔軟に変換するための、急速、有効で比較的安価な方法が必要となっている。本発明は、コンピュータで発生した文書や図形のフリッカ低減を、垂直・水平の縮小とともに、提供することにより、かかる必要性を満たすものである。プログラム可能な離散時間型発振器(DTO)が、フリッカを低減し、必要な垂直・水平の縮小を行なうのに用いる係数を動的に決定するのに用いられる。プログラム可能DTOは、DTOにより発生させたフリッカ・フィルタ係数が垂直縮小係数を考慮して動的に変更されるのを可能にするとともに、水平縮小係数を発生させるプログラム可能なDTOも同様に動的に変更し得るようにする。
一般に、垂直方向(画素毎の)の隣接走査線間の3線統合と水平方向の3画素統合とが提供される。しかしながら、より多くの垂直走査線および水平画素が、プログラム可能のDTOの設定による必要性に応じて、統合される。フリッカ低減および/または縮小に影響する荷重係数を容易に変更する能力は、非インターレース・データからインタレース・データを柔軟な態様で発生させる簡易化した方法を提供する。
本発明の他の特徴および利点は、以下の好適な実施例の説明から明らかになろう。
好適実施例の説明
図1Aは、非インターレース視覚画像データのフレーム5を描いたものである。このデータは、典型的には、図示の走査線番号に従ってフレームを順次に走査する画像要素(画素)の形をとっている。フレーム5が非インターレース様式からインターレース様式に変換されると、一対のフィールド、すなわち、奇数フィールド7と偶数フィールド8とが発生して、図1Aに示したフレームを、2フィールド、すなわち、図1Bに示すように、一方は奇数番号走査線を備え、他方は偶数番号走査線を備えたフィールドに分離される。
図2は、非インターレース様式からインターレース様式への変換を模式的に描いたものである。この例は、特殊なケースである。というのは、典型的に3本のフィールド走査線を結合させて、残余のフィールド走査線が示すように、対応するインターレース走査線を形成しているからである。第1奇数走査線の特別な処理は、結合すべき先行走査線が存在せず、後続走査線のみが存在する、という事実から派生する。フレーム5から奇数フィールド7もしくは偶数フィールド8に到る矢印は、特定の奇数フィールドもしくは偶数フィールドにおける単一の走査線となる結合を形成するための、フレーム5の走査線からの情報の伝達を示すものである。典型的に、この走査線データの伝達は、先行および/または後続走査線の複数画素中の少なくとも一つの他の画素と結合すべき1走査線全体の各画素に対する特定の荷重もしくは部分を示す荷重係数によって実現される。この結合もしくは変換の技術は、フレーム5に線毎に適用された場合に、フリッカの影響を低減させる。その荷重係数を適切に調整することにより、垂直縮小も実現される。同様の変換技術が水平方向に隣接する複数画素に画素毎に適用されると、フレーム5に表示される原画像の水平縮小も達成される。奇数フィールドの第1画素は、結合を計算すべき先行画素が存在しないので、特別の処理を受けることになる。
図3は、本発明の一実施例による視覚表示データ変換器10のブロック線図である。データ変換器10は、水平縮小器12および垂直縮小・フリッカ除去要素14を備えている。変換器10は、少なくとも50MHzクロックで動作して、少なくとも800×600画素の入力解像度を維持することができる。変換器10は、水平縮小器12からの有効フラグ下流を有する不連続データ流を取入れる。RGBからYUVへのマトリックス・ダウンサンプラ16が水平縮小器12と垂直縮小・フリッカ除去要素14との間に接続されている。しかしながら、他の実施例では、まとめて要素20とも呼ばれるFIFOメモリ20aとフレーム・バッファ(FB)書戻し器20bとにデータが蓄積される前にRGBからYUVへの変換が行なわれる限り、マトリックス・ダウンサンプラ16は、水平縮小器12の上流もしくは垂直縮小・フリッカ除去要素14の下流に配置されている。
20bの書戻し器部分は、20bのフレームバッファ部分に転送プロトコルを毎秒約27MBで供給する。このためには、要素20のFIFOメモリ20aは、本実施例では、32ワードの長さにしてある。要素20は、ビデオ・エンコーダ・パイプ22に、適切に縮小させるとともにフリッカを低減させたデータを読出して、複合ビデオ信号に変換させ、その信号をインタレース表示モニタ32に出力する。表示モニタ32に対するインタレース・データを適切にアドレスするために、奇/偶フィールド・アドレス発生器34が垂直縮小・フリッカ除去要素14に接続されている。この接続により、アドレス発生器34は、同期化入力36を受信した後の適切な時点で、異なったメモリ位置に、縮小させたフィールドを書込むことができる。
このデータ変換処理の実施にあたり、変換器10は、ランダム・アクセス・メモリDA変換器(RAMDAC)インタフェース30からの3本の8ビット流中のRGB(赤、緑、青)データを受信する。RAMDACインタフェース30は、変換器10が配置されている系の他の要素から48ビットの帰還データ流を受信する。RAMDACインタフェース30は、各8ビットデータ流がそれぞれ赤、緑、青(RGB)のデータに対応する3本の8ビット・データ流に、その48ビット帰還データ流を多重する。RAMDACインタフェース30は、受けた同期化遅延の補償も行ない、同期化極性を変化させて常に正になるようにする。水平縮小器12は、RAMDAC30からのRGBデータを受信し、8ビット・データ流のそれぞれを3本の同一パス・セクションを介して送出する。同一の各データ・パス・セクションについては後に説明する。
図4は、本発明の実施例によって構成された離散時間型発振器(DTO)50のブロック線図である。DTO50は、水平縮小器12が行なう水平縮小動作、および、垂直縮小・フリッカ除去要素14が行なう垂直縮小・フリッカ除去動作の両方に用いる動的係数を作成する。DTO50は、図3の各要素12,14内に設置し、もしくは、分離した個別の要素として設置することができる。DTO50が作成する動的係数は、所望の縮小および/またはフリッカ除去の品質を実現するために、RGBもしくはYUVのような入来画素データによって乗算される数値である。
DTO50の動作は、水平縮小器12に入来した複数画素に適用されるときと、垂直縮小・フリッカ除去要素14に入来した複数画素の走査線に適用されるときとで非常に似ているので、その一方の動作だけを詳細に説明する。便宜上、DTO50の動作を、垂直縮小・フリッカ除去要素14が行なうフリッカ除去および縮小の動作とともに説明する。というのは、両方とも動的係数を調整することによって実現されるからである。
表示のために変換器10によりインタレース・モニタ様式に変換されるべき画像の走査線は、要素14内に配置されたDTO50によって処理される。DTO50は、MUX52を備えている。MUX52は、画像の画素データの線全体を蓄積するDTO蓄積要素54、例えば線蓄積レジスタに、データの走査線を通過させて、フリッカの影響を補償するときに、線全体を同時にアドレスし得るようにする。DTO蓄積要素54は、個々の画素がアドレスされるので、水平縮小器12とともに使用される場合には、単一のレジスタとすることもできる。DTO蓄積要素54は、適切なクロック信号に応じ、その内容を加算器56に送る。増分値(INC)は、そのINCにDTO蓄積要素54の内容を加算する加算器56に、増分発生器58から出力される。
増分値(INC)は、次式1によって規定される。
INC=(出力線/入力線)×((WGT+NWGT)/WGT)…(式1)
出力線の本数は、インタレース・モニタがオーバースキャンを考慮に入れて表示し得る走査線の本数によって決まる。出力線の本数は、通常、入力線の本数より少なく設定される。これにより、画像を縮小させて、テレビジョンCRT上で全体が見られるようにすることができる。オーバースキャンした領域は、TVビデオ・エンコーダ22が設定した色で満たされる。INCの値は、出力線値を変更することによって調整して、オーバースキャンあるいはアンダースキャンに備え、垂直縮小を実現することができる。入力線の本数は、本来、非インターレース・モニタ上の表示のために発生させる走査線の本数で決まる。WGTの値は荷重領域に等しく、NWGTの値は非荷重領域に等しく、かかる二つの値により、例えばフリッカの影響を低減した場合に実現される縮小を超えて付加的縮小が実現され得るようにする。
典型的には、3線(もしくは画素)縮小・荷重は、一連の3数字によって識別される。例えば、121荷重は、特定走査線より上の走査線の各画素によって乗算されるべき係数と、特定走査線により下の走査線の各画素によって乗算されるべき係数との比を表している。中央の係数、この場合の2は、注目した特定走査線に関係する係数を表し、一方、両側の係数1は、上下の走査線リンクに関係している。この例では、データの線間に間隙がなく、したがって、荷重領域は1、非荷領域は0をそれぞれWGT値およびNWG値とし、走査線間のスキップ(非荷重)は存在しない。141荷重については、1本と半分の走査線が処理され、ついで、半分の走査線がスキップされる。したがって、荷重領域は3、非荷重領域は1となろう。
他の関連式は何本の走査線がスキップされるべきかを決定し、その決定が他の計算で用いられる。スキップ発生器59は、次式2によって管理されるSKIPの値を計算する。
SKIP=(NWGT/WGT)・・・(式2)
一旦、加算器56が加算動作を行うと、その加算出力である和がオーバーフロー57で評価され、その和が1より大きいか否かを判定する。その和が1より大きくない場合にはオーバーフロー57は、DTO値信号60をDTO判定器62に送る。加算器56からの和が1より大きい場合には、自然数をキャリービットもしくはオーバーフローとしては、切り捨て、有効信号64を起動する。このオーバーフロー動作の残りは、加算器56によりDTO値60としてDTO判定器62に送られる。
上述の説明は、DTO荷重一般を判定する処理を概説したものであるが、この一般処理を開始させるためには、開始値を開始値発生器68からDTO判定器62に供給しなければならない。この初期段階は、変換過程で考慮すべき先行走査線(もしくは画素)を有していない画素(もしくは、水平縮小動作を考えた場合の第1画素)の第1走査線の受信を取巻く特別の状況の故に必要とされる。開始値発生器68は、これらの特別の状態に適合した規則によって管理される。垂直縮小・フリッカ低減動作を考えた場合に、第1奇数開始値を発生させる一つのかかる規則が次式3によって規定される。
FIRSTODDLINE=(INC/2)+0.5・・・(式3)
これは、水平縮小の場合に第1画素を発生させるためにDTO判定器62に送られる値でもある。
第1奇数フィールド全体が発生していて、第1偶数フィールドを始めるべき時点になると、他の規則が活動を始め、DTO判定器に入力する開始値を発生させる。その規則は、次式4によって規定される。
FIRSTEVEVLINE(INC−SKIP)/2・・・(式4)
121荷重の例に戻ると、開始値発生器68は、(式3)で規定する第1奇数開始値を送出する。非インターレース・フレームの走査線の全本数が半分に低減されて、奇数フィールドの奇数走査線を表示するとともに、偶数フィールドの偶数走査線を表示し、さらに全領域が荷重されているので、(式1)および(式2)により、INCが値0.5を有するとともに、SKIPが値0を有する。これらの値および他の例の値は、図6に、便宜上、表にして示してある。図6の表を迅速に参照し得るようにするために、文字と数字との組み合わせが、ある数値の次に現われて、その数値が表の何れの行、何れの列に現われるかを示すようにする。INCは121荷重の例を通して同じであるから、0.5が位置C2に現われる。SKIPに対する数値もこの例を通して同じであり、その数値は位置C1に示されている0である。(式3)から、FIRSTODDLINEは、121荷重の例を通して、0.75(位置C3)の値を有している。この0.75の値は、開始値発生器68からDTO判定器62に送られて、つぎの規則によるDTO荷重信号を発生させる。
(規則1)オーバーフロー57により発生したキャリービットが存在せず、処理される画素データの線がインターレース様式用に発生させるべき第1奇数フィールド線である場合には、乗算器70(図5)は(INC+2)+0.5に等しいDTO荷重値を受信する。
(規則2)オーバーフロー57より発生したキャリービットが存在せず、処理される画素データの線がインターレース様式用に発生させるべき第1偶数フィールド線である場合には、乗算器70は(INC−SKIP)+2に等しいDTO荷重値を受信する。
(規則3)処理される現在の線が奇数フィールドの第1走査線もしくは偶数フィールドの第1走査線ではなく、オーバーフロー信号が発生していない場合には、乗算器70は、INCに等しいDTO荷重値を供給される。おそらく、乗算器70は、同じ値を受信することはできるが、有効信号64が送信されていないので、乗算を行うきっかけが与えられない。
(規則4)オーバーフロー信号が発生している場合には、DTO判定器62は、つぎの評価を行う。
DTO値60−SKIPが正である場合には、DTO MUX52=DTO値−SKIP、そうでない場合には、DTO MUX52=DTO値60。さらに、オーバーフロー信号を受信すると、乗算器70は、DTO荷重値=INC値60を送信し、乗算器72はDTO荷重値=INC−DTOWを受信する。
上述の諸規則および諸条件が、任意の所定時点におけるDTO荷重66の値が幾らであるかを決める。DTO荷重66の値が、かかる規則および条件によってしばしば変わるので、その荷重係数は動的であると考えられている。画素係数を用いる他のフリッカ除去・縮小アルゴリズムとは異なり、本発明はかかる規則および条件を用いてかかる荷重を動的に調整する。
再び121荷重の例を参照するに、初期条件が唯一のすでに確立している値であるので、キャリービットは発生していない。したがって、DTO判定器62は、値が0.75であるDTO荷重66を送信する。この値0.75は乗算器70に転送される(垂直縮小・フリッカ除去要素14および/または水平縮小器12を示した図3を参照)。乗算器70は、マトリックス・ダウンサンプラ16やRAMDACインターフェース30のような画素データ源76から到来する第1入力走査線データの各画素に0.75を乗算し、その結果を加算器78に送る。MUX80は蓄積要素82からの内容を通過させるが、この例で処理されているのは第1線であるので、この時点では蓄積要素82には内容が存在しない。したがって、加算器78は、画素データ源76から到来したデータを0に加算して、その値を蓄積要素82に蓄積する。
次のクロック周期(図6の列B)では、DTO50の加算器56は、INCをDTO蓄積要素54の内容に加算する(DTO蓄積要素54の内容は、直前のクロック周期に、DTO判定器62から送られた0.75として確立されている)。この121荷重の例におけるINCは、一貫して0.5(位置C2)であるので、加算器56が発生させた和は1.25である。オーバーフロ−57は、有効信号64を始める1(位置B7)のキャリービットを送って、加算器56の出力和を1だけ低減させるので、DTO値60は0.25(位置B6)となる。DTO判定器62は、以上に概説した規則および条件に従ってDTO荷重66を出力する。特に、DTO荷重66は、この場合、INCからDTO値60を減算したものに等しい値を有し、この場合、0.5から0.25を減算した0.25(位置B10−11)である。有効信号64が送られているので、乗算器70および72はともにDTO荷重66を受信する。
乗算器72は、入力データの第2走査線に0.25を乗算し、そのデータを加算器86に送る。加算器86が、その縮小データを蓄積要素82に予め蓄積してあるデータ(第1走査線に0.75を乗算したもの)に加算するので、その和出力は、第1走査線の3/4に第2走査線の1/4を加えたもの(位置B14)に等しくなり、その値は、ついで、出力レジスタ88に蓄積される。
乗算器70は、画像データ源76から送られた入力データの第2走査線に0.25(位置B10)を乗算する。有効信号64が送られているので、MUX80は、加算器78に0を送り、乗算器70の結果に加算する。加算器78からの和出力は、線蓄積器82に蓄積される。
走査線3(図6のC列)が処理されるように、DTO50は再び増大し得る。DTO蓄積要素54の内容は、最終回ではDTO判定器62がその値をDTO MUX52を介して送出するので、0.25となる。加算器56は、0.5であるINCを加算して、その和出力を0.75にする。これは1より小さいので、キャリービットは発生せず、その0.75がDTO値60としてDTO判定器62に送出される。この0.75値も、第4クロック周期中にDTO MUX52を介して送出される。このクロック周期中に、DTO判定器62は、規則および条件に従い、0.5に等しいDTO荷重係数66を発生させる。特に、発生したキャリービットはないので、DTO荷重係数66は、この121荷重の例では常時0.5となるINCに等しい。この0.5のDTO荷重係数66は、乗算器70に送られて、第3の乗走査線に0.5を乗算する。その積出力は、有効信号64がMUX80に送られていないので、蓄積要素82の以前の内容に加算される。したがって、蓄積要素82は、現在、0.25倍の走査線2と0.5倍の走査線3との和を有しており、次の反復を始める用意ができている。
加算器56は、DTO蓄積要素54からの0.75(位置D8)を増分発生器58からの0.5(位置D2)に加算し、その和は1.25となる。したがって、キャリービット(位置D7)が発生し、DTO値60は、0.25(位置D6)に等しくなる。規則に従えば、DTO判定器62は0.25(位置D10−11)に等しいDTO荷重係数66を発生させて、両乗算器72および70に送る。走査線4は、乗算器72で0.25を乗算されて、加算器86で蓄積要素82の内容に加算され、その結果、レジスタ88は、0.25倍の走査線2と0.5倍の走査線3と0.25倍の走査線4との総和を受信することになる。乗算器70は、走査線4に0.25を乗算するので、加算器78は、その際蓄積要素82に蓄積されている値に0を加算することができる。キャリービットが発生したときに発生する有効信号64をMUX80が受信しているので、0が加算される。
5番目の反復は、先行反復として開始される。その結果は、列Eに示されており、6番目の反復の後に、0.25倍の走査線4と0.5倍の走査線5と0.25倍の走査線6とを加算したものとして、F14の位置に表されている走査線が作成される。これらの反復は、フレーム5の奇数番線が全部変換されるまで継続する。ついで、同種の処理が、(式4)の初期のFIRSTEVENLINEを考慮に入れて再び始まる。そして、、以上に概説した各過程に従って、継続処理が達成される。
141または161の荷重のような種々異なった荷重について、図6に示した表に他の実施例が示されている。留意すべき点として、141や161のような異なった荷重は、検討中の走査線により大きな強調を与えるためのものである(これは、特殊なケースではない)。すなわち、141荷重で走査線3が計算されている場合には、図6のD28の位置に示されているように、フレーム5からの原走査線3入力により大きい荷重が与えられる。これは、表示141における数字4で示されており、一方、走査線3の上下の走査線には、「1」の荷重のみが関連づけられている。図6に示すように、以上に検討した位置D14の121荷重の例における1/2とは対照的に、走査線3に2/3(位置D28)が乗算される。走査線3にはより大きな荷重が与えられるので、位置D28の「p2」および「p4」の前に位置する係数1/6によって示されるように走査線2および4にはより小さい荷重が与えられる。
これらの例のいずれにおいても、以上に検討した規則および条件に基づいて、種々異なる荷重を発生させることができる。その結果、入力線に対する出力線の比(INC)を特定することにより、SKIP値を特定することにより、INC比を低減させてより大きい垂直縮小を実現し、INCを増大させてより小さい垂直縮小を実現することにより、係数を動的に調整することができる。例えば、0.8,2,0.8荷重においては、以上に検討した121荷重の例におけるよりも大きい垂直縮小が実現される。上述した方法に従えば、検討中の5本の第1走査線に対し、0.4,0.8,0.2(キャリーを有する),0.6,0(キャリーを有する)に等しいDTO値60が得られる。これは、これら5個の第1画素に対し、それぞれ、0.4,0.4,0.2,0.4,0.4に等しいSTO荷重を順次発生する。この例は、かかる荷重が前述の例よりさらに動的に変化するので、荷重係数(DTO荷重)の動的性格をよく表している。しかしながら、これは極端な例である。というのは、得られた垂直縮小が3本の第1走査線を組み合わせてインターレース様式の表示用の1本の走査線にし、ついで2本のみの第1走査線を組み合わせてインターレース様式の表示用の1本の走査線にするからである。その効果は、最終的なインターレース表示の視聴者の多くが望むところよりも通常大きい2/5の垂直縮小である。したがって、121、141、161についての各荷重用の値は、かかる荷重がより普通の動作モードであるので、図6に明確に示した。勿論、注目した特定の走査線の上または下の走査線の統合は達成し得ないが、通常好ましいとする値の統合は、上下の両走査線のほぼ1/4までを利用している。線統合のより好適な値の幾つかは、1/2〜1/8の範囲内にあり、典型的には1/4が最も好適である。水平縮小が隣接画素を用いて実現される場合にも、これらの同じ原理が当てはまる。3本より多くの走査線(もしくは画素)の統合は、当業者には明らかなように、上述の技術を用いて達成される。
上述したように、同じ離散時間型発振器(DTO)は、水平縮小を同様に実現するのに用いられる。水平縮小は、非インターレース・モニタ上に表示するために作成されたコンピュータ・グラフィックをインターレース様式に変換する場合に必要である。インターレース・モニタによっては、水平縮小器12における水平縮小に用いる別のDTOによって作成した動的係数を用いて、水平縮小の動的な変更が同様に可能になる。
本発明は、特定の実施例を参照して説明したが、種々の変更や変形を、発明の範囲から逸脱することなく、かかる実施例に施し得ることは、当業者には理解されよう。
【図面の簡単な説明】
図1Aおよび1Bは、非インターレース表示のフレームおよびインターレース表示の一対のフィールドをそれぞれ示す線図である。
図2は、本発明の変換装置が発生させた動的係数を用いた非インターレース表示からインターレース表示への変換を示す線図である。
図3は、本発明の実施例により構成した変換器系を示すブロック線図である。
図4は、本発明の実施例による離散時間型発振器を示すブロック線図である。
図5は、本発明の実施例により構成した変換器を示すブロック線図である。
図6は、データ変換中の種々異なる時点の期間に本発明の諸要素に含まれる数値の表を順次に示す線図である。
Claims (9)
- インターレース・モニタに表示するために、非インターレース視覚表示データをインターレース視覚表示データに変換するのに用いる画像変換装置であって、
動的に変更した荷重係数を入力画素値に乗算して、非インターレース様式で受信した入力画素値を調整し、変更画素値を形成する乗算器と、
複数の前記変更画素値を加算してインターレース様式での表示用の出力画素値を形成する手段を与える加算器とを備える画像変換装置において、
前記視覚表示データの走査線毎に荷重係数を計算することによって、前記動的に変更した荷重係数を生成する離散時間型発振器(DTO)を備え、前記DTOは、最後の変更画素値に相当する書換え値を生成するDTO判定器と、前記非インターレース視覚表示データの入力線に対する前記インターレース視覚表示データの出力線の比を特定する増分値を発生する増分発生器と、前記増分値を前記書換え値に加算して第1加算値を形成する手段を与えるDTO加算器とを有し、前記DTO判定器が、第1加算値に基づき、前記動的に変更した荷重係数を形成する、ことを特徴とする画像変換装置。 - 前記DTO加算器により形成した第1加算値が、1より小さいか否かを判定し、1より小さい場合には第1加算値を前記DTO判定器に送出するオーバーフロー判定器をさらに備える、請求項1記載の画像変換装置。
- 前記DTO判定器は、前記オーバーフロー判定器から第1加算値を受信すると、前記増分値に等しい動的荷重係数を生成する手段を有する、請求項2記載の画像変換装置。
- 前記オーバーフロー判定器は、第1加算値が1より大きいか1に等しい場合に、有効信号を発生して、第1加算値の1より小さい部分を前記DTO判定器に送る有効信号発生器をさらに有する、請求項3記載の画像変換装置。
- 前記DTOは、前記DTO判定器に与えられるスキップ値を発生し、何本の線をスキップするかを指示するスキップ発生器をさらに有し、前記DTO判定器は、前記書換え値を新たな書換え値にする手段を有し、前記新たな書換え値は、前記新たな書換え値が正の場合に、第1加算値の1より小さい部分から前記スキップ値を減算したもので定められ、前記DTO判定器は、前記増分値から第1加算値の1より小さい部分を減算したものに等しい動的荷重係数を形成する手段を有する、請求項4記載の画像変換装置。
- 前記入力画素値が、少なくとも一つの他の画素に水平に隣接した複数の画素よりなる個別の画素データを有し、当該画像変換装置が、前記水平に隣接した複数の画素を水平に縮小させる水平縮小器を備える、請求項1記載の画像変換装置。
- 前記入力画素値が、複数の個別の画素を有する走査線を有し、前記複数の個別の画素の一つが、他の走査線の少なくとも一つの他の個別の画素に垂直に隣接し、当該画素変換装置が、垂直に隣接した複数の画素を垂直に縮小するフリッカ除去・垂直縮小器を備えた、請求項1記載の画像変換装置。
- インターレース・モニタに表示するために、非インターレース視覚表示データをインターレース視覚表示データに変換する画像変換方法であって、
動的に変更した荷重係数を入力画素値に乗算して、非インターレース様式で受信した入力画素値を調整し、変更画素値を生成するステップと、
複数の前記変更画素値を加算してインターレース様式での表示用の出力画素値を生成するステップと、
前記出力画素値を表示するステップとを含む画像変換方法において、
前記視覚表示データの走査線毎に、離散時間型発振器によって、前記動的に変更した荷重係数を計算するステップを含み、このステップは、
最後の変更画素値に相当する書換え値を形成するステップと、
前記非インターレース視覚表示データの入力線に対する前記インターレース視覚表示データの出力線の比を特定する増分値を発生させるステップと、
前記増分値を前記書換え値に加算して第1加算値を生成するステップと、
第1加算値に基づき、前記動的に変更した荷重係数を形成するステップとを含む、ことを特徴とする画像変換方法。 - インターレース・モニタに表示するために、非インターレース画素データをインターレース画素データに変換するビデオ・グラフィック制御器であって、
前記非インターレース画素データに水平縮小操作を施す水平縮小器と、
前記非インターレース画素データに垂直縮小操作を施してフリッカを低減させる垂直縮小器とを備えるビデオ・グラフィック制御器において、
前記水平および垂直縮小器のそれぞれが、前記水平および垂直縮小操作のそれぞれにおいて、前記画素データに与えられる荷重係数を動的に変化させる離散時間型発振器(DTO)を有し、
前記DTOは、前記視覚表示データの走査線毎に前記荷重係数を計算するように構成され、前記DTOは、最後の変更画素値に相当する書換え値を生成するDTO判定器と、前記非インターレース視覚表示データの入力線に対する前記インターレース視覚表示データの出力線の比を特定する増分値を発生させる増分発生器と、前記増分値を前記修正値に加算して第1加算値を生成する手段を与えるDTO加算器とを有し、前記DTO判定器が、第1加算値に基づき、動的に変更した荷重係数を生成することを特徴とする、画像変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/968,372 US6061094A (en) | 1997-11-12 | 1997-11-12 | Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting |
US08/968,372 | 1997-11-12 | ||
PCT/IB1998/001640 WO1999025118A2 (en) | 1997-11-12 | 1998-10-19 | Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001508271A JP2001508271A (ja) | 2001-06-19 |
JP4237272B2 true JP4237272B2 (ja) | 2009-03-11 |
Family
ID=25514183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52578799A Expired - Fee Related JP4237272B2 (ja) | 1997-11-12 | 1998-10-19 | 動的係数荷重による縮小およびフリッカ低減の方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6061094A (ja) |
EP (1) | EP0951777B1 (ja) |
JP (1) | JP4237272B2 (ja) |
KR (1) | KR100549977B1 (ja) |
CN (1) | CN1225113C (ja) |
DE (1) | DE69839039T2 (ja) |
TW (1) | TW401692B (ja) |
WO (1) | WO1999025118A2 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281873B1 (en) * | 1997-10-09 | 2001-08-28 | Fairchild Semiconductor Corporation | Video line rate vertical scaler |
US6320619B1 (en) * | 1997-12-11 | 2001-11-20 | Intel Corporation | Flicker filter circuit |
US6281933B1 (en) * | 1997-12-11 | 2001-08-28 | Chrontel, Inc. | Images in interlaced formats: a novel method of scan conversion for video imaging systems |
JP3681528B2 (ja) | 1997-12-22 | 2005-08-10 | 株式会社ルネサステクノロジ | グラフィックプロセッサ及びデータ処理システム |
US6348929B1 (en) * | 1998-01-16 | 2002-02-19 | Intel Corporation | Scaling algorithm and architecture for integer scaling in video |
US6346970B1 (en) * | 1998-08-12 | 2002-02-12 | Focus Enhancements, Inc. | Two-dimensional adjustable flicker filter |
US6661427B1 (en) * | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Graphics display system with video scaler |
US6573905B1 (en) | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
US6661422B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
US6249617B1 (en) * | 1998-11-16 | 2001-06-19 | Winbond Electronics, Corp. | Video encounter having an integrated scaling mechanism |
US6552749B1 (en) | 1999-01-29 | 2003-04-22 | Intel Corporation | Method and apparatus for video motion compensation, reduction and color formatting |
FR2797979B1 (fr) * | 1999-08-24 | 2002-05-24 | St Microelectronics Sa | Procede et systeme de filtrage anti-scintillement |
US6563544B1 (en) * | 1999-09-10 | 2003-05-13 | Intel Corporation | Combined vertical filter for graphic displays |
US6624816B1 (en) | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
KR100311480B1 (ko) * | 1999-10-12 | 2001-10-18 | 구자홍 | 영상 포맷 변환 장치 |
US9668011B2 (en) | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
US7136110B2 (en) * | 2000-06-14 | 2006-11-14 | Canon Kabushiki Kaisha | Image signal processing apparatus |
KR100361579B1 (ko) * | 2000-07-12 | 2002-11-18 | 아남반도체 주식회사 | 이미지 스케일러의 화질보정장치 및 화질보정방법 |
US6794242B1 (en) * | 2000-09-29 | 2004-09-21 | Infineon Technologies Ag | Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts |
US6870543B1 (en) * | 2001-06-06 | 2005-03-22 | Microsoft Corporation | Reducing fill and improving quality of interlaced displays using multi-sampling |
US6912012B2 (en) * | 2001-07-20 | 2005-06-28 | Texas Instruments Incorporated | Video decoder having lock algorithm that distinguishes between a noisy television signal input and a video recorder signal |
US6678003B2 (en) * | 2002-05-21 | 2004-01-13 | Alcon, Inc. | Image deinterlacing system for removing motion artifacts and associated methods |
US7034887B2 (en) * | 2002-07-15 | 2006-04-25 | Seiko Epson Corporation | Method and apparatus for flicker filtering interlaced display data |
US20040122413A1 (en) * | 2002-12-23 | 2004-06-24 | Kimberly-Clark Worldwide, Inc. | Absorbent article having shaped front and back ears |
US7589788B1 (en) | 2003-02-28 | 2009-09-15 | Intel Corporation | Method and apparatus for video motion compensation, reduction and color formatting |
US7116374B2 (en) * | 2003-08-26 | 2006-10-03 | Koplar Interactive Systems International, L.L.C. | Method and system for enhanced modulation of video signals |
US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
US20080284793A1 (en) * | 2004-04-15 | 2008-11-20 | Young Wayne D | Hue and saturation control module |
US7664175B1 (en) * | 2004-06-16 | 2010-02-16 | Koplar Interactive Systems International, L.L.C. | Mark-based content modulation and detection |
US7839454B2 (en) * | 2004-12-13 | 2010-11-23 | Broadcom Corporation | Post-processor design supporting non-flickering interlaced display |
DE602005016010D1 (de) | 2004-12-15 | 2009-09-24 | Thomson Licensing | Vorrichtung und verfahren zur verarbeitung von videobildsignalen |
US7941001B1 (en) * | 2005-12-05 | 2011-05-10 | Marvell International Ltd. | Multi-purpose scaler |
JP4909779B2 (ja) * | 2006-04-17 | 2012-04-04 | パナソニック株式会社 | 画像データ転送方法、画像処理装置、及び撮像システム |
CN100512373C (zh) * | 2007-02-13 | 2009-07-08 | 华为技术有限公司 | 一种隔行显示防闪烁方法及装置 |
US8798133B2 (en) * | 2007-11-29 | 2014-08-05 | Koplar Interactive Systems International L.L.C. | Dual channel encoding and detection |
CN111131718B (zh) * | 2019-07-16 | 2021-05-14 | 深圳市艾为智能有限公司 | 一种具有led闪烁补偿功能的多重曝光图像融合方法和*** |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2578859B2 (ja) * | 1987-12-25 | 1997-02-05 | 日本電気株式会社 | テレビジョン信号方式変換装置 |
FI81232C (fi) * | 1988-12-09 | 1990-09-10 | Salora Oy | Foerfarande att aendra en visfrekvens av en videosignal. |
US5019904A (en) * | 1989-12-04 | 1991-05-28 | Campbell Jack J | Scan converter with adaptive vertical filter for single bit computer graphics systems |
EP0575862B1 (en) * | 1992-06-22 | 1998-04-29 | THOMSON multimedia | Method and apparatus for adaptive interpolation |
JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
US5646696A (en) * | 1992-12-23 | 1997-07-08 | Intel Corporation | Continuously changing image scaling performed by incremented pixel interpolation |
KR970009469B1 (ko) * | 1993-06-05 | 1997-06-13 | 삼성전자 주식회사 | 더블스무딩(Double Smoothing) 기능을 갖는 비월/순차주사변환장치 및 그 방법 |
JP2579886B2 (ja) * | 1993-10-29 | 1997-02-12 | 株式会社マキエンタープライズ | パーソナルコンピュータのモニターテレビ出力を家庭用テレビ用に変更する方法 |
KR0123919B1 (ko) * | 1994-02-17 | 1997-11-26 | 구자홍 | 엔코더의 플리커 감소장치 |
US5510843A (en) * | 1994-09-30 | 1996-04-23 | Cirrus Logic, Inc. | Flicker reduction and size adjustment for video controller with interlaced video output |
FI952524A (fi) * | 1995-05-24 | 1996-11-25 | Skyvision Oy | Foerfarande foer begraensning av TV-bilden flimmer |
DE69629423T2 (de) * | 1995-06-30 | 2004-06-17 | Mitsubishi Denki K.K. | Vorrichtung zur Flimmerreduzierung |
WO1997014247A1 (en) * | 1995-10-13 | 1997-04-17 | Apple Computer, Inc. | Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor |
US5905536A (en) * | 1997-06-05 | 1999-05-18 | Focus Enhancements, Inc. | Video signal converter utilizing a subcarrier-based encoder |
-
1997
- 1997-11-12 US US08/968,372 patent/US6061094A/en not_active Expired - Lifetime
-
1998
- 1998-10-19 KR KR1019997006309A patent/KR100549977B1/ko not_active IP Right Cessation
- 1998-10-19 EP EP98946651A patent/EP0951777B1/en not_active Expired - Lifetime
- 1998-10-19 JP JP52578799A patent/JP4237272B2/ja not_active Expired - Fee Related
- 1998-10-19 DE DE69839039T patent/DE69839039T2/de not_active Expired - Lifetime
- 1998-10-19 CN CNB988032414A patent/CN1225113C/zh not_active Expired - Fee Related
- 1998-10-19 WO PCT/IB1998/001640 patent/WO1999025118A2/en active IP Right Grant
- 1998-11-25 TW TW087119583A patent/TW401692B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO1999025118A2 (en) | 1999-05-20 |
WO1999025118A3 (en) | 1999-07-22 |
CN1250570A (zh) | 2000-04-12 |
TW401692B (en) | 2000-08-11 |
US6061094A (en) | 2000-05-09 |
DE69839039T2 (de) | 2009-01-22 |
EP0951777B1 (en) | 2008-01-23 |
KR20000070088A (ko) | 2000-11-25 |
KR100549977B1 (ko) | 2006-02-08 |
DE69839039D1 (de) | 2008-03-13 |
EP0951777A2 (en) | 1999-10-27 |
JP2001508271A (ja) | 2001-06-19 |
CN1225113C (zh) | 2005-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4237272B2 (ja) | 動的係数荷重による縮小およびフリッカ低減の方法および装置 | |
JP4947874B2 (ja) | インターフェースプログレッシブビデオ変換のための方法及び装置 | |
US7280155B2 (en) | Method and system for converting interlaced formatted video to progressive scan video | |
US5475438A (en) | Five field motion detector for a TV scan line doubler | |
US6028589A (en) | Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor | |
US7057664B2 (en) | Method and system for converting interlaced formatted video to progressive scan video using a color edge detection scheme | |
KR100996216B1 (ko) | 고품질 디인터레이싱 및 프레임 증배 회로와 방법 | |
US6295091B1 (en) | Method and apparatus for de-interlacing video fields for superior edge preservation | |
US6975359B2 (en) | Method and system for motion and edge-adaptive signal frame rate up-conversion | |
EP1163797A1 (en) | Method of de-interlacing video signals using a mixed mode spatial and temporal approximation technique | |
JP2003143556A (ja) | 表示装置 | |
CA2197414A1 (en) | Methods and systems for displaying interlaced video on non-interlaced monitors | |
US6023262A (en) | Method and apparatus in a computer system to generate a downscaled video image for display on a television system | |
US6259480B1 (en) | Sequential scanning converter | |
JP2008028507A (ja) | 画像補正回路、画像補正方法および画像表示装置 | |
US7423692B2 (en) | De-interlace method and method for generating de-interlace algorithm | |
JP4470323B2 (ja) | 画像変換装置および方法 | |
EP1560427B1 (en) | Method and system for minimizing both on-chip memory size and peak dram bandwitch requirements for multifield deinterlacers | |
JPS5985185A (ja) | テレビジヨン受信装置 | |
JP3075505B2 (ja) | 表示制御装置及びその制御方法 | |
JP4186582B2 (ja) | 画像信号の処理装置および処理方法 | |
KR0169621B1 (ko) | 동작 적응형 수직 신장장치 및 방법 | |
JP2001218169A (ja) | 走査変換回路 | |
JP2001103433A (ja) | 走査倍速信号出力方法 | |
JPH10164397A (ja) | フリッカ除去装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |