JP4232737B2 - ネットワーク装置 - Google Patents
ネットワーク装置 Download PDFInfo
- Publication number
- JP4232737B2 JP4232737B2 JP2004371114A JP2004371114A JP4232737B2 JP 4232737 B2 JP4232737 B2 JP 4232737B2 JP 2004371114 A JP2004371114 A JP 2004371114A JP 2004371114 A JP2004371114 A JP 2004371114A JP 4232737 B2 JP4232737 B2 JP 4232737B2
- Authority
- JP
- Japan
- Prior art keywords
- partial link
- node
- path
- switch
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Multi Processors (AREA)
Description
20 スイッチ装置
30 相互結合網
101 演算処理装置
102 主記憶装置
103 ノード間通信装置
104 バイトスライス装置
105 エラー検出訂正装置
106 パーシャルリンク制御装置
107 送信側パーシャルリンク装置
108 受信側パーシャルリンク装置
201 スイッチ
202 パーシャルリンク制御装置
203 受信側パーシャルリンク装置
204 送信側パーシャルリンク装置
Claims (7)
- 複数の演算ノードと、
複数のスイッチ装置を含む相互結合網と、
を備え、
前記演算ノードと前記相互結合網間の通信パスが冗長パスを含み、
前記演算ノードは、前記相互結合網との接続部に、前記相互結合網を構成する複数の前記スイッチ装置への送信をそれぞれ行う複数の送信側パーシャルリンク装置と、前記相互結合網を構成する複数の前記スイッチ装置からの受信を行う複数の受信側パーシャルリンク装置とを備え、
前記各演算ノードは、前記演算ノードの前記送信側パーシャルリンク装置と前記受信側パーシャルリンク装置を制御する制御部を備え、
前記相互結合網を構成する前記スイッチ装置は、前記演算ノードとの接続部に、複数の前記演算ノードへの送信をそれぞれ行う複数の送信側パーシャルリンク装置と、複数の前記演算ノードからの受信をそれぞれ行う複数の受信側パーシャルリンク装置と、を備え、
前記演算ノードからのリンク接続が、前記相互結合網を構成するスイッチ装置単位に個別に行われ、
前記演算ノードは、エラー検出訂正装置を有し、所定のスイッチ装置が閉塞した場合にもエラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされ、
故障停止したスイッチ装置の修理復旧後に組み込み処理を行う場合、前記スイッチ装置は、前記スイッチ装置の全ての送信側パーシャルリンク装置に対してパーシャルリンク開始指示通知を発行し、前記スイッチ装置の前記送信側パーシャルリンク装置は、前記演算ノードに対し、パーシャルリンク開始指示通知を送信し、前記演算ノードの前記制御部は、パーシャルリンク開始指示通知を受け、前記相互結合網の前記スイッチ装置に対してパーシャルリンクを開始する、ことを特徴とするネットワーク装置。 - 前記演算ノードと前記相互結合網間のパスは、予め定められた所定のパス幅毎にスライスされており、前記演算ノードと前記スイッチ装置の各々は、スライスされたパス幅毎に、前記送信側パーシャルリンク装置と前記受信側パーシャルリンク装置とを有する、ことを特徴とする請求項1記載のネットワーク装置。
- 前記演算ノードと前記相互結合網間の通信パスが、データパスと前記冗長パスとを含み、
前記データパス及び前記冗長パスとが、それぞれ、予め定められた所定バイトパス幅に、分割スライスして構成されており、
前記データパス及び前記冗長パスの前記スライスされた各バイトパスは、前記相互結合網の前記スイッチ装置のそれぞれに接続されており、
前記演算ノードは、前記エラー検出訂正装置を有し、所定のバイトのパス、もしくは所定のスイッチ装置が閉塞した場合にも、エラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされる、ことを特徴とする請求項1記載のネットワーク装置。 - 前記演算ノードと前記相互結合網間の通信パスは、データパスと前記冗長パスとを含み、
前記データパスと前記冗長パスとが、それぞれ、予め定められた所定バイトパス幅に、分割スライスして構成されており、
前記スライスされた各バイトパスは、前記相互結合網の前記スイッチ装置のそれぞれに接続されており、
前記演算ノードは、前記エラー検出訂正装置を有し、予め定められた所定のバイトパス、もしくは所定のスイッチ装置が閉塞した場合にもエラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされ、
前記演算ノードは、スライスされたバイトパス毎に、前記相互結合網との接続部に、送信側パーシャルリンク装置及び受信側パーシャルリンク装置を備え、
前記スイッチ装置は、スライスされたバイトパス毎に、前記演算ノードとの接続部に、送信側パーシャルリンク装置及び受信側パーシャルリンク装置を備えている、ことを特徴とする請求項1記載のネットワーク装置。 - 前記演算ノードが前記相互結合網に対してリンク接続を行うにあたり、前記演算ノードの制御部は、前記送信側パーシャルリンク装置に対しリンク指示を送出し、前記演算ノードの前記送信側パーシャルリンク装置は、前記相互結合網のスイッチ装置に対し、リンク信号を送出し、
前記相互結合網のスイッチ装置の受信側パーシャルリンク装置が、前記演算ノードよりリンク信号を受信すると、前記演算ノードとのリンクが成立したと判断し、前記演算ノードのパスを閉塞状態から開通状態に移行させる、ことを特徴とする請求項1乃至4のいずれか一に記載のネットワーク装置。 - 前記各スイッチ装置は、前記送信側パーシャルリンク装置と前記受信側パーシャルリンク装置を制御する制御部を備え、
前記複数のスイッチ装置のうち故障停止したスイッチ装置の修理復旧後に組み込み処理を行う場合、前記スイッチ装置の前記制御部は、前記スイッチ装置の全ての送信側パーシャルリンク装置に対してパーシャルリンク開始指示通知を発行し、前記スイッチ装置の前記送信側パーシャルリンク装置は、前記演算ノードに対し、パーシャルリンク開始指示通知を送信し、
前記演算ノードの受信側パーシャルリンク装置は、パーシャルリンク開始指示通知を受信すると、スイッチ識別情報を添付して、前記演算ノードの前記制御部にその旨を通知し、前記演算ノードの前記制御部は、パーシャルリンク開始指示通知を受け、前記相互結合網の前記スイッチ装置に対してパーシャルリンクを開始する、ことを特徴とする請求項1乃至4のいずれか一に記載のネットワーク装置。 - マルチプロセッサ構成の並列計算機装置において、
請求項1乃至6のいずれか一に記載の前記ネットワーク装置を備えた、ことを特徴とする並列計算機装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371114A JP4232737B2 (ja) | 2004-12-22 | 2004-12-22 | ネットワーク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004371114A JP4232737B2 (ja) | 2004-12-22 | 2004-12-22 | ネットワーク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006178734A JP2006178734A (ja) | 2006-07-06 |
JP4232737B2 true JP4232737B2 (ja) | 2009-03-04 |
Family
ID=36732796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004371114A Expired - Fee Related JP4232737B2 (ja) | 2004-12-22 | 2004-12-22 | ネットワーク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4232737B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5146454B2 (ja) | 2007-08-22 | 2013-02-20 | 日本電気株式会社 | 情報処理装置及び情報処理方法 |
-
2004
- 2004-12-22 JP JP2004371114A patent/JP4232737B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006178734A (ja) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3541819B2 (ja) | ループ型ネットワークおよびその運用方法 | |
US8332729B2 (en) | System and method for automatic communication lane failover in a serial link | |
US9916216B2 (en) | Selectively coupling a PCI host bridge to multiple PCI communication paths | |
CN105827419B (zh) | 一种转发设备故障处理的方法、设备和控制器 | |
EP1323254B1 (en) | Router-level automatic protection switching | |
JP6429188B2 (ja) | 中継装置 | |
JP2014191401A (ja) | 処理装置、制御プログラム、及び制御法 | |
GB2432021A (en) | Computer system with and interconnection fabric with multiple paths | |
JP4232737B2 (ja) | ネットワーク装置 | |
TWI677247B (zh) | 多節點裝置及其備援通訊方法 | |
CA2434899C (en) | Fault tolerance | |
US6928584B2 (en) | Segmented protection system and method | |
US7738363B2 (en) | Network relay apparatus | |
WO2003088594A1 (en) | A method for providing redundancy for channel adapter failure | |
US20030204539A1 (en) | Facility protection utilizing fault tolerant storage controllers | |
JP5548160B2 (ja) | 障害監視用ノード装置および障害検知回復方法 | |
US20100208581A1 (en) | Data transfer system, data transmitting device, data receiving device and data transfer method | |
US20060023627A1 (en) | Computing system redundancy and fault tolerance | |
JP2002027025A (ja) | データ伝送システム | |
JP2007266708A (ja) | ケーブル誤接続検出装置及び方法 | |
KR960003784B1 (ko) | 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법 | |
WO2010095268A1 (ja) | リングネットワーク制御方法、マスタノード、スレーブノードおよびリングネットワーク | |
JP2008004993A (ja) | 通信装置、ラインプロテクション制御システムおよびラインプロテクション制御方法 | |
JP4637064B2 (ja) | ゲートウェイ装置 | |
JP6017383B2 (ja) | 通信装置及び通信装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |