JP4231665B2

JP4231665B2 - Manufacturing method of flat panel display

Info

Publication number: JP4231665B2
Application number: JP2002201422A
Authority: JP
Inventors: 宗裕高久; 俊二板倉
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2002-07-10
Filing date: 2002-07-10
Publication date: 2009-03-04
Anticipated expiration: 2022-07-10
Also published as: JP2004047222A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＥＬ素子、特に有機ＥＬ素子などのフラットパネルディスプレイ（ＦＰＤ）に関する。
【０００２】
【従来の技術】
従来、有機ＥＬディスプレイの製造工程内の様々な箇所において、配線パターンが帯電し、それによる電位差が生じて、静電破壊を引き起こし、歩留まりを低下させていた。これに対し、液晶ディスプレイパネルで一般に用いられてきた手法は、マトリクス型の各配線を共通配線で短絡することにより同電位化させ、静電破壊を無くそうとしてきた。
【０００３】
例えば、特開平５−２３２５１１号公報には、短絡線を残した状態で切断し、駆動用ＩＣを実装してから、短絡線を切り離す技術が開示されている。また、実開平５−４１３７号公報等には、走査電極同士、データ電極同士をトランジスタを介して接続可能とし、前記全てのトランジスタのゲートに電圧を供給可能なラインを設け、ショートリング、ガードリングによる静電破壊対策としたＬＣＤが開示されている。
【０００４】
ところが、従来の手法では、共通配線を配置する為のスペースをパネルとパネルの間に設けなければならず、同一基板サイズに対する基板の利用効率が低下し、効率的に複数のパネルを配置する事が困難であった。また、工程で用いる各種マーカーとの干渉を避ける為に、更に無駄なスペースを消費してしまうという欠点があった。
【０００５】
図５，６は、従来のフラットパネルディスプレイの構成例を示す平面図で、図６は図５の一部平面図に相当する。この例では、同一基板である共通基板１上には、スキャン側配線２ａと、データ側配線２ｂとからなるグリッド上に形成される各パネル２が複数形成されている。
【０００６】
これらの図から明らかなように、スキャン側配線２ａと、データ側配線２ｂとを接続するための共通配線を設けようとすると、スキャン側配線２ａとデータ側配線２ｂの形成領域を拡張するか、パネルとパネルとの間の領域を新たに形成しなければならず、表示に直接寄与しない無駄な空間が増加してしまうことがわかる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、さらなるスペースを必要とすることなく、基板の利用効率を低下させずに静電破壊から素子を保護することのできるフラットパネルディスプレイを提供することである。
【０００８】
また、基板周縁部に形成されるマーカーとの干渉が避けられるか、極めて少ないフラットパネルディスプレイを提供することである。
【０００９】
さらに、各成膜工程において、確実に接地電位に固定することができ、より強力に静電破壊から保護することのできるフラットパネルディスプレイを提供することである。
【００１０】
【課題を解決するための手段】
すなわち上記目的は、以下の発明の構成により達成される。
（１）複数のパネルが同一基板上に形成されているフラットパネルディスプレイの製造方法であって、
各パネルのスキャン側配線とデータ側配線が前記同一基板上で共通配線を介して接続されて同電位化され、
この共通配線が対応するパネルの切断ラインよりも外側に位置し、
さらに有機成膜時及び陰極成膜時のメタルマスクを固定するマグネットを装着するエリアに前記共通配線と同電位となるパッド設け、
前記メタルマスクを基板に装着して接地して成膜するフラットパネルディスプレイの製造方法。
（２）前記共通配線を、透明導電膜で形成する上記（１）のフラットパネルディスプレイの製造方法。
【００１４】
【発明の実施の形態】
本発明のフラットパネルディスプレイは、複数のパネルが同一基板上に形成され、各パネルのスキャン側配線とデータ側配線が前記同一基板上で共通配線を介して接続されて同電位化され、この共通配線が少なくとも対応するパネルの切断ラインよりも外側であって、隣接して形成されているパネルの非表示領域であるか基板のパネルが形成されていない周縁部に形成されているものである。
【００１５】
このように、共通配線が対応するスキャン側配線とデータ側配線が形成されているパネルのスクライブ（切断）ラインよりも外側に位置しているフラットパネルディスプレイであって、前記共通配線は、隣接配置されたパネルの（封止領域等の）非表示領域に配置することにより、基板利用効率を損なうことなく、静電破壊に対する対策を可能にすることができる。また、その共通配線に透明導電膜を用いて形成することにより、パネル近傍に設けられたマーカー類との干渉も避けられる。
【００１６】
また、共通配線を有機成膜時に使用するメタルマスクを装着する際のマグネットの位置にもパッドとして設け、そのメタルマスクを接地することで、有機成膜時に全ての配線が接地されたことになり、静電破壊が起き難い構造となった。
【００１７】
次ぎに、図を参照しつつ本発明のフラットパネルディスプレイについてより具体的に説明する。
【００１８】
図１，２は、本発明のフラットパネルディスプレイの第１の態様を示す平面図で、図２は図１の一部平面図に相当する。図において、同一基板である共通基板１上には、スキャン側配線２ａと、データ側配線２ｂとからなるグリッド上に形成される各パネル２が複数形成されている。なお、各パネル２は、例えば有機ＥＬ素子、無機ＥＬ素子、液晶素子等、平面状、好ましくは薄膜で形成された構成層を有する表示素子により構成されるが、その詳細な構造については省略する。
【００１９】
前記パネル２のスキャン側配線２ａと、データ側配線２ｂとは、共通配線４により接続され、同電位化される。共通配線４は、同一パネル２のスキャン側配線２ａと、データ側配線２ｂとを接続するだけではなく、同一基板１上の他のパネル２のスキャン側配線２ａ、データ側配線２ｂをも接続し、同電位化する。また、共通配線４は、各パネル２の切断（スクライブ）ライン３よりも外側の領域に形成される。すなわち、共通配線４は、パネル２のスキャン側配線２ａと、データ側配線２ｂとを、そのパネル２の切断ライン３より外側の領域で接続する。
【００２０】
前記外側の領域は、複数のパネルが形成されている共通基板１上においては、好ましくは隣接する他のパネルの余剰領域や、共通基板１の周縁部となる。このように、共通配線４をパネル２の切断ライン３より外側の領域に形成、配置することにより、パネル２が元来有する余剰領域や、共通基板１のパネル２が形成されていない周縁部を有効に活用することができ、新たに共通配線４を形成するための領域を設ける必要がないので、基板の利用効率を変えることが無く、空間効率、材料の利用効率に優れたフラットパネルディスプレイを得ることができる。
【００２１】
つまり、前記余剰領域は、パネル２の非表示領域であり、通常、封止のための接着剤塗布領域であったり、搬送や緩衝のために設けられた領域であったりして、工程上必要なマージンであり、本来は素子として必要な構造部材等を有さない領域である。また、周縁部も各種マーカなどが形成、配置されている点を除けば、パネル製造過程では必要とされるが、その後切断されて捨てられている領域である。従って、これらの領域に共通配線を形成することで、新たに有効活用されない領域を作ることなく共通配線を配置することができる。
【００２２】
共通配線４は、スキャン側配線２ａ、データ側配線２ｂのうち、いずれか一方のみを共通に接続して同電位とするものであってもよいが、好ましくはスキャン側配線２ａと、データ側配線２ｂの双方を接続して同電位とするものがよい。
【００２３】
共通配線４の材料としては、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ，Ａｌ等の配線材として高い導電性を有する金属材料を用いることが望ましいが、共通配線の目的が数ｋＶ以上に達する高電圧を通電させて静電破壊を防止することにあるので、高電圧に対してある程度の導電性を示す材料を用いることもできる。このため、前記金属の合金や不純物が混入した材料を用いてもよい。また、切断ラインを跨いで形成される部分では、酸化物等の硬い材料の使用は避けるべきであり、金属を用いることが好ましい。
【００２４】
これらのなかでもスキャン側配線２ａ、データ側配線２ｂ等の配線電極と同様な材料を用いることが好ましい。具体的には、ＡｌまたはＡｌを主成分とする合金を用いることが好ましい。Ａｌ合金としては、ＡｌとＳｉまたはＳｃ，Ｎｂ，Ｚｒ，Ｈｆ，Ｎｄ，Ｔａ，Ｃｕ，Ｓｉ，Ｃｒ，Ｍｏ，Ｍｎ，Ｎｉ，Ｐｄ，ＰｔおよびＷ等の中の１種類以上の遷移元素との合金が挙げられる。その際、Ａｌは９０at％以上、特に９５at％以上であることが好ましい。
【００２５】
ところで、共通基板１の周縁部には、成膜工程におけるフォトマスク等のアライメントマーカーや、切断を行う際のマーカー等、種々のマーカーが形成、配置されている。このため、これらのマーカーとの干渉を避けるためには、透明電極を用いるとよい。透明電極を用いることで、各種マーカなどとの干渉を避けることができ、不要な配線の引き回しや、配線のための新たな領域を設けることを防止することができる。
【００２６】
透明電極としては、透明導電膜材料であるＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃等が挙げられるが、好ましくはＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、特にＩＴＯが好ましい。これらのなかでも、パネルの電極材料と共通の材料を用いることが好ましい。パネルの電極材料と共通の材料を用いることにより、製造工程を共通化したり、材料を共用することによるコスト削減効果が得られる。
【００２７】
共通電極の膜厚は、特に制限されるものではなく、電極の幅などによっても異なるが、通常、好ましくは１０〜２０００nm、特に２０〜１０００nm、さらには１００〜５００nm程度である。また、共通電極の幅も特に制限されるものではないが、太すぎるとスペースの利用効率が低下したり、形成可能な領域に制限が生じたりする。一方、細すぎると断線などの問題が生じてくる。このため、好ましくは２０μm 〜０．５mm、より好ましくは５０μm 〜０．２mmである。
【００２８】
共通電極は、パネル、例えば有機ＥＬ表示装置、または配線構造等の製造プロセスと同様なプロセスにより製造することができる。すなわち、スパッタ法、蒸着法、ＣＶＤ法等を用いて容易に形成することができる。その際、例えば、蒸着やスパッタの際にマスクを設けて配線構造を形成してもよいし、成膜された配線構造の層をエッチングしてもよい。
【００２９】
さらに、共通電極４は、図１に示すように、共通基板１の周縁部に形成されたパッド５と接続され、電気的に導通するようになっていると良い。パッド５は、例えば、有機成膜時及び陰極成膜時のメタルマスクを固定するマグネットを装着するエリアに設けられる。そして、メタルマスクを接地することで、パッドを介して共通電極が接地され、全て同電位のアース電位となる。
【００３０】
電極パッドは、共通電極と異なった材料、特に上記共通電極材料で列挙した材料のなかから選択される材料により形成されていてもよいが、好ましくは共通電極４と同一の材料により形成されているとよい。同一の材料により形成することにより、共通電極４とパッド５を同一工程、同一マスク、同一パターンで形成することができ、製造工程を共通化したり、材料を共用することによるコスト削減効果が得られる。
【００３１】
電極パッドの大きさとしては、共通基板の周縁部の大きさや、装着するマグネットの大きさ、マスクの大きさ、形状などにより最適なものとすればよい。通常、パッドは１〜２０mm角、特に２〜１０mm角程度とされる。
【００３２】
このようなパッド５を有する基板１を用いて、パネル、好ましくは有機ＥＬ素子を製造する場合、電極や構成薄膜層、特に有機層などを蒸着、スパッタする際に、パッド５部分に接触するようにパターニング用メタルマスクを配置する。そして、基板１のパッド５形成面と反対側に磁石を装着して、メタルマスクを固定すると、パッド５とメタルマスクの十分な電気的な接続が得られる。そして、メタルマスクを接地することで、メタルマスク、パッド、共通電極、スキャン側配線２ａ、データ側配線２ｂの全てが電気的に接続され、同電位、つまり接地電位となる。
【００３３】
図３，４は、本発明のフラットパネルディスプレイの第２の態様を示した平面図であり、図４は図３の一部平面図に相当する。この例では、図３において４行８列あるパネル２グループのうち、上２行と、下２行とを分割し、データ側配線２ｂの取り出し方向をそれぞれ逆方向としたものである。また、上２行と、下２行の各パネルグループ内で、スキャン側配線２ａを共通にしている。さらに、図３に示すように、各パネルグループを分割した中央部で接続し、同電位としてもよい。
【００３４】
その他の構成は、図１，２の第１の態様と同様であり、同一構成要素には同一符号を付して説明を省略する。
【００３５】
このように、第１の態様のようにパネルの向きを全て揃えるか、第２の形態のようにパネルグループを分割し、電極の取り出し方向を異なるようにするかは、製造条件か、生産管理上の条件等により決められ、例えば各パネルを均一な性能とするために、成膜分布などの影響が極力すくなるような配置となるように決定すればよい。
【００３６】
次に、本発明のフラットパネルディスプレイに好ましく用いられる有機ＥＬ素子について説明する。
【００３７】
有機ＥＬ素子は、少なくとも、一対の電極間に、発光機能に関与する１層または２層以上の有機薄膜を有するものである。そして、前記透明電極が前記一対の電極のいずれかと共通の材料を用いることができ、さらに前記一対の電極および／または有機層成膜時におけるパターニング用マスクを前記電極パッドに対応するマスクとして用いることができる。
【００３８】
一対の電極のうちの一方の電極は、陰極側の電極として電子注入電極が用いられる。電子注入電極としては、低仕事関数の物質が好ましく、例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：０．１〜５０at％）、Ａｌ・Ｌｉ（Ｌｉ：０．０１〜１４at％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０at％）、Ａｌ・Ｃａ（Ｃａ：０．０１〜２０at％）等が好ましい。電子注入電極は、上記配線電極と兼用してもよいし、別々に形成してもよい。電子注入電極は蒸着法やスパッタ法で形成することが可能である。
【００３９】
電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１nm以上、好ましくは１nm以上とすればよい。また、その上限値には特に制限はないが、通常膜厚は１〜５００nm程度とすればよい。
【００４０】
他方の電極は、陽極側電極としてホール注入電極が用いられる。ホール注入電極は、通常パネル基板側から発光した光を取り出す構成であるため、透明ないし半透明な電極が好ましい。透明電極としては、上記同様に透明導電膜材料であるＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃等が挙げられるが、好ましくはＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）が好ましい。
【００４１】
ホール注入電極は、発光波長帯域、通常３５０〜８００nm、特に各発光光に対する光透過率が５０％以上、特に６０％以上であることが好ましい。通常、発光光はホール注入電極を通って取り出されるため、その透過率が低くなると、発光層からの発光自体が減衰され、発光素子として必要な輝度が得られなくなる傾向がある。ただし、一方のみから発光光を取り出すときには、取り出す側が上記以上であればよい。
【００４２】
ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、好ましくは５０〜５００nm、さらには５０〜３００nmの範囲が好ましい。また、その上限は特に制限はないが、あまり厚いと剥離などの心配が生じる。厚さが薄すぎると、製造時の膜強度やホール輸送能力、抵抗値の点で問題がある。このホール注入電極層は蒸着法やスパッタ法等により形成できる。
【００４３】
次に、有機ＥＬ素子の有機層について説明する。
【００４４】
発光層には発光機能を有する化合物である蛍光性物質が用いられる。このような蛍光性物質としては、例えば、特開昭６３−２６４６９２号公報に開示されているような化合物、例えばキナクリドン、ルブレン、スチリル系色素等の化合物から選択される少なくとも１種が挙げられる。また、トリス（８−キノリノラト）アルミニウム等の８−キノリノールないしその誘導体を配位子とする金属錯体色素などのキノリン誘導体、テトラフェニルブタジエン、アントラセン、ペリレン、コロネン、１２−フタロペリノン誘導体等が挙げられる。さらには、特開平８−１２６００号公報（特願平６−１１０５６９号）に記載のフェニルアントラセン誘導体、特開平８−１２９６９号公報（特願平６−１１４４５６号）に記載のテトラアリールエテン誘導体等を用いることができる。
【００４５】
このような蛍光物質はそれ自体で発光が可能なホスト物質と組み合わせ、ドーパントとして使用することができる。その場合、発光層における蛍光性物質の含有量は０．０１〜１０wt% 、さらには０．１〜５wt% であることが好ましい。ホスト物質と組み合わせて使用することによって、ホスト物質の発光波長特性を変化させることができ、長波長に移行した発光が可能になるとともに、素子の発光効率や安定性が向上する。
【００４６】
ホスト物質としては、キノリノラト錯体が好ましく、さらには８−キノリノールないしその誘導体を配位子とするアルミニウム錯体が好ましい。このようなアルミニウム錯体としては、特開昭６３−２６４６９２号、特開平３−２５５１９０号、特開平５−７０７７３号、特開平５−２５８８５９号、特開平６−２１５８７４号等に開示されているものを挙げることができる。
【００４７】
このほかのホスト物質としては、特開平８−１２６００号公報に記載のフェニルアントラセン誘導体や、特開平８−１２９６９号公報に記載のテトラアリールエテン誘導体なども好ましい。
【００４８】
発光層は電子注入輸送層を兼ねたものであってもよく、このような場合はトリス（８−キノリノラト）アルミニウム等を使用することが好ましい。
【００４９】
電子注入輸送性の化合物としては、キノリン誘導体、さらには８−キノリノールないしその誘導体を配位子とする金属錯体、特にトリス（８−キノリノラト）アルミニウム（Ａｌｑ3 ）を用いることが好ましい。また、上記のフェニルアントラセン誘導体、テトラアリールエテン誘導体を用いるのも好ましい。
【００５０】
ホール注入輸送層用の化合物としては、強い蛍光を持ったアミン誘導体、例えばトリフェニルジアミン誘導体、スチリルアミン誘導体、芳香族縮合環を持つアミン誘導体を用いるのが好ましい。
【００５１】
なお、上記電子注入輸送層、ホール注入輸送層を無機物質（シリコン、ゲルマニウム、ストロンチウム、ルビジウム等の酸化物など）を用いて形成することもできる。
【００５２】
有機ＥＬ素子各層を成膜した後に、ＳｉＯ_X 等の無機材料、テフロン(登録商標）、塩素を含むフッ化炭素重合体等の有機材料等を用いた保護膜を形成してもよい。保護膜は透明でも不透明であってもよく、保護膜の厚さは５０〜１２００nm程度とする。保護膜は、前記の反応性スパッタ法の他に、一般的なスパッタ法、蒸着法、ＰＥＣＶＤ法等により形成すればよい。
【００５３】
有機ＥＬ構造体、配線電極等を形成するパネル基板としては、非晶質基板たとえばガラス、石英など、結晶基板たとえば、Ｓｉ、ＧａＡｓ、ＺｎＳｅ、ＺｎＳ、ＧａＰ、ＩｎＰなどがあげられ、またこれらの結晶基板に結晶質、非晶質あるいは金属のバッファ層を形成した基板も用いることができる。また金属基板としては、Ｍｏ、Ａｌ、Ｐｔ、Ｉｒ、Ａｕ、Ｐｄなどを用いることができ、好ましくはガラス基板が用いられる。パネル基板は、通常光取り出し側となるため、上記電極と同様な光透過性を有することが好ましい。
【００５４】
さらに、有機層や電極の劣化を防ぐために、有機ＥＬ構造体上を封止板等により封止することが好ましい。封止板は、湿気の浸入を防ぐために、接着性樹脂層を用いて、封止板を接着し密封する。封止ガスは、Ａｒ、Ｈｅ、Ｎ₂等の不活性ガス等が好ましい。また、この封止ガスの水分含有量は、１００ppm 以下、より好ましくは１０ppm 以下、特には１ppm 以下であることが好ましい。この水分含有量に下限値は特にないが、通常０．１ppm 程度である。
【００５５】
封止板の材料としては、好ましくは平板状であって、ガラス、セラミック、金属、樹脂等の材料が挙げられるが、特にガラスが好ましい。封止板は、スペーサーを用いて高さを調整し、所望の高さに保持してもよい。スペーサーの材料としては、樹脂ビーズ、シリカビーズ、ガラスビーズ、ガラスファイバー等が挙げられ、特にガラスビーズ等が好ましい。
【００５６】
接着剤としては、安定した接着強度が保て、気密性が良好なものであれば特に限定されるものではないが、カチオン硬化タイプの紫外線硬化型エポキシ樹脂接着剤を用いることが好ましい。
【００５７】
各画素となる有機ＥＬ素子は、直流駆動やパルス駆動等される。印加電圧は、通常、２〜３０V 程度である。
【００５８】
【実施例】
図１，２に示すように、大きさ１４×１８インチの共通基板１上に、２５６×６４画素のパネル２を、４×８個形成されるように、ＩＴＯ透明電極、配線電極層等を形成し、パターニングした。このとき図１，２に示すように共通電極４により、スキャン側配線２ａ、データ側配線２ｂを接続した。共通電極４は、Ａｌ合金（Ａｌ：９５原子％以上）により形成し、膜厚３００nm、幅０．２mmとした。また、共通電極形成時に、同一材料により図に示すようなパッド５を形成した。このときのパッドの大きさは５mm角とした。また、一部マーカーと重なったり、干渉する部分は、ＩＴＯを用いて同様に形成した。
【００５９】
電極構造が形成されているパネル基板の表面をＵＶ／Ｏ₃ 洗浄した後、例えば特願平９−４１６６３号に示されているような、有機層の遮蔽機能のあるひさし構造を有する素子分離構造体を形成した。
【００６０】
次いで、真空蒸着装置の基板ホルダーに固定して、槽内を１×１０^-4Pa以下まで減圧した。４，４’，４”−トリス（−Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ）トリフェニルアミン（以下、ｍ−ＭＴＤＡＴＡ）を蒸着速度０.２nm／sec で４０nmの厚さに蒸着し、ホール注入層とし、次いで減圧状態を保ったまま、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ｍ−トリル−４，４’−ジアミノ−１，１’−ビフェニル（以下、ＴＰＤ）を蒸着速度０．２nm／sec で３５nmの厚さに蒸着し、ホール輸送層とした。さらに、減圧を保ったまま、トリス（８−キノリノラト）アルミニウム（以下、Ａｌｑ3 ）を蒸着速度０.２nm／sec で５０nmの厚さに蒸着して、電子注入輸送・発光層とした。これら各有機層成膜時に用いたメタルマスクを、マグネットにより上記パッド部分にて固定し、かつマスク自体を接地した。これにより、メタルマスクおよび共通電極が全て接地電位となった。
【００６１】
次いで減圧を保ったまま、このＥＬ素子構造体基板を真空蒸着装置からスパッタ装置に移し、スパッタ圧力１．０PaにてＡｌＬｉ電子注入電極（Ｌｉ濃度：７．２at％）を５０nmの厚さに成膜した。その際スパッタガスにはＡｒを用い、投入電力は１００Ｗ、ターゲットの大きさは４インチ径、基板とターゲットの距離は９０mmとした。このとき成膜時に用いたメタルマスクを、マグネットにより上記パッド部分にて固定し、かつマスク自体を接地した。
【００６２】
さらに、減圧を保ったまま、このＥＬ素子基板を他のスパッタ装置に移し、Ａｌターゲットを用いたＤＣスパッタ法により、スパッタ圧力０．３PaにてＡｌ保護電極を２００nmの厚さに成膜した。この時スパッタガスにはＡｒを用い、投入電力は５００Ｗ、ターゲットの大きさは４インチ径、基板とターゲットの距離は９０mmとした。このとき成膜時に用いたメタルマスクを、マグネットにより上記パッド部分にて固定し、かつマスク自体を接地した。前記マスクは、全ての成膜が終了した時点で取り外した。
【００６３】
最後にガラス封止板を貼り合わせ、有機ＥＬディスプレイパネルとした。また、比較例として、共通電極を形成しないで素子を形成したサンプルも作製した。
【００６４】
得られたディスプレイパネルは、発明サンプルも比較サンプルも同じ基板サイズ内に同じ大きさのパネルを形成することができることがわかった。また、得られた各ディスプレイパネルのリーク電流の発生について評価したところ、各共通パネルのパネル内、パネル間の総計で、発明サンプルではリーク電流の発生が確認できなかったが、比較サンプルではリークの発生箇所が２０ヶ所以上確認された。
【００６５】
【発明の効果】
以上のように本発明によれば、さらなるスペースを必要とすることなく、基板の利用効率を低下させずに静電破壊から素子を保護することのできるフラットパネルディスプレイを提供することができる。
【００６６】
また、基板周縁部に形成されるマーカーとの干渉が避けられるか、極めて少ないフラットパネルディスプレイを提供することができる。
【００６７】
さらに、各成膜工程において、確実に接地電位に固定することができ、より強力に静電破壊から保護することのできるフラットパネルディスプレイを提供することができる。
【図面の簡単な説明】
【図１】本発明のフラットパネルディスプレイの第１の態様を示す平面図である。
【図２】図１の一部平面図である。
【図３】本発明のフラットパネルディスプレイの第２の態様を示す平面図である。
【図４】図３の一部平面図である。
【図５】従来のフラットパネルディスプレイの構成例を示す平面図である。
【図６】図５の一部平面図である。
【符号の説明】
１共通基板
２パネル
２ａスキャン側配線
２ｂデータ側配線
３切断ライン
４共通配線
５パッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an EL element, particularly a flat panel display (FPD) such as an organic EL element.
[0002]
[Prior art]
Conventionally, a wiring pattern is charged at various points in the manufacturing process of an organic EL display, resulting in a potential difference, causing electrostatic breakdown and reducing the yield. On the other hand, the method generally used in the liquid crystal display panel has attempted to eliminate the electrostatic breakdown by causing the matrix-type wirings to have the same potential by short-circuiting the common wirings.
[0003]
For example, Japanese Patent Application Laid-Open No. 5-232511 discloses a technique for cutting a short-circuit line and mounting a driving IC and then disconnecting the short-circuit line. Japanese Utility Model Laid-Open No. 5-4137 discloses that a scan electrode and a data electrode can be connected to each other through transistors, and a line capable of supplying a voltage to the gates of all the transistors is provided. An LCD is disclosed as a countermeasure against electrostatic breakdown due to the above.
[0004]
However, in the conventional method, a space for arranging the common wiring has to be provided between the panels, and the use efficiency of the board with respect to the same board size is lowered, so that the plurality of panels can be arranged efficiently. It was difficult. Moreover, in order to avoid interference with the various markers used in the process, there is a disadvantage that a useless space is consumed.
[0005]
5 and 6 are plan views showing a configuration example of a conventional flat panel display, and FIG. 6 corresponds to a partial plan view of FIG. In this example, a plurality of panels 2 formed on a grid made up of scan-side wiring 2a and data-side wiring 2b are formed on a common substrate 1, which is the same substrate.
[0006]
As is apparent from these drawings, when a common wiring for connecting the scan side wiring 2a and the data side wiring 2b is to be provided, the formation area of the scan side wiring 2a and the data side wiring 2b is expanded, It can be seen that a region between the panels must be newly formed, and a useless space that does not directly contribute to display increases.
[0007]
[Problems to be solved by the invention]
An object of the present invention is to provide a flat panel display that can protect an element from electrostatic breakdown without requiring additional space and without reducing the utilization efficiency of a substrate.
[0008]
Another object of the present invention is to provide a flat panel display in which interference with markers formed on the peripheral edge of the substrate can be avoided or very little.
[0009]
It is another object of the present invention to provide a flat panel display that can be reliably fixed to the ground potential in each film forming step and can be more strongly protected from electrostatic breakdown.
[0010]
[Means for Solving the Problems]
That is, the above object is achieved by the following aspects of the invention.
(1 ) A method of manufacturing a flat panel display in which a plurality of panels are formed on the same substrate,
The scan side wiring and the data side wiring of each panel are connected to the same potential on the same substrate through a common wiring,
This common wiring is located outside the cutting line of the corresponding panel,
Furthermore, in the area where the magnet for fixing the metal mask at the time of organic film formation and cathode film formation is mounted, a pad having the same potential as the common wiring is provided,
A flat panel display manufacturing method in which the metal mask is attached to a substrate and grounded to form a film.
( 2 ) The method for manufacturing a flat panel display according to ( 1 ), wherein the common wiring is formed of a transparent conductive film.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
In the flat panel display of the present invention, a plurality of panels are formed on the same substrate, and the scan side wiring and the data side wiring of each panel are connected to each other through the common wiring on the same substrate so as to have the same potential. The wiring is at least outside the cutting line of the corresponding panel, and is formed in a non-display area of a panel formed adjacently or in a peripheral portion where the panel of the substrate is not formed.
[0015]
In this way, the common wiring is a flat panel display positioned outside the scribe (cutting) line of the panel on which the scan-side wiring and the data-side wiring corresponding to the common wiring are formed. By disposing the panel in a non-display area (such as a sealing area), countermeasures against electrostatic breakdown can be made without impairing the substrate utilization efficiency. Further, by forming the common wiring using a transparent conductive film, interference with markers provided near the panel can be avoided.
[0016]
In addition, a common wiring is also provided as a pad at the position of the magnet when a metal mask used for organic film formation is mounted, and by grounding the metal mask, all wiring is grounded during organic film formation. The structure is such that electrostatic breakdown is unlikely to occur.
[0017]
Next, the flat panel display of the present invention will be described more specifically with reference to the drawings.
[0018]
1 and 2 are plan views showing a first aspect of the flat panel display of the present invention, and FIG. 2 corresponds to a partial plan view of FIG. In the figure, a plurality of panels 2 formed on a grid made up of scan-side wiring 2a and data-side wiring 2b are formed on a common substrate 1 which is the same substrate. Each panel 2 is composed of a display element having a planar, preferably thin, constituent layer, such as an organic EL element, an inorganic EL element, a liquid crystal element, etc., but the detailed structure is omitted. .
[0019]
The scan-side wiring 2a and the data-side wiring 2b of the panel 2 are connected by the common wiring 4 and have the same potential. The common wiring 4 not only connects the scan side wiring 2a and the data side wiring 2b of the same panel 2, but also connects the scan side wiring 2a and the data side wiring 2b of other panels 2 on the same substrate 1. The same potential. The common wiring 4 is formed in a region outside the cutting (scribe) line 3 of each panel 2. That is, the common wiring 4 connects the scan side wiring 2 a and the data side wiring 2 b of the panel 2 in a region outside the cutting line 3 of the panel 2.
[0020]
On the common substrate 1 on which a plurality of panels are formed, the outer region is preferably a surplus region of another adjacent panel or a peripheral portion of the common substrate 1. In this way, by forming and arranging the common wiring 4 in a region outside the cutting line 3 of the panel 2, the surplus region that the panel 2 originally has and the peripheral portion where the panel 2 of the common substrate 1 is not formed are formed. Since there is no need to provide a region for newly forming the common wiring 4 that can be used effectively, a flat panel display that is superior in space efficiency and material utilization efficiency without changing the substrate utilization efficiency. Obtainable.
[0021]
That is, the surplus area is a non-display area of the panel 2, and is usually an adhesive application area for sealing, or an area provided for conveyance and buffering, and is necessary in the process. This is a region that does not have a structural member or the like that is essential as an element. Further, the peripheral portion is an area that is required in the panel manufacturing process except for the point where various markers are formed and arranged, but is cut and discarded after that. Therefore, by forming the common wiring in these areas, it is possible to arrange the common wiring without creating a new area that is not effectively used.
[0022]
The common wiring 4 may be configured such that only one of the scan side wiring 2a and the data side wiring 2b is connected in common to have the same potential, but preferably the scan side wiring 2a and the data side wiring It is preferable to connect both 2b to have the same potential.
[0023]
As a material of the common wiring 4, it is desirable to use a metal material having high conductivity as a wiring material such as Au, Ag, Cu, Ni, Al, etc., but it is necessary to energize a high voltage whose purpose of the common wiring reaches several kV or more. Therefore, it is possible to use a material that exhibits a certain degree of conductivity with respect to a high voltage. Therefore, a metal alloy or a material mixed with impurities may be used. Moreover, in the part formed over a cutting line, use of hard materials, such as an oxide, should be avoided, and it is preferable to use a metal.
[0024]
Among these, it is preferable to use the same material as the wiring electrodes such as the scanning side wiring 2a and the data side wiring 2b. Specifically, it is preferable to use Al or an alloy containing Al as a main component. Al alloy includes Al and one or more transition elements in Si or Sc, Nb, Zr, Hf, Nd, Ta, Cu, Si, Cr, Mo, Mn, Ni, Pd, Pt, W, etc. An alloy is mentioned. At that time, Al is preferably 90 at% or more, particularly 95 at% or more.
[0025]
By the way, various markers such as an alignment marker such as a photomask in the film forming process and a marker for cutting are formed and arranged on the peripheral edge of the common substrate 1. For this reason, in order to avoid interference with these markers, a transparent electrode may be used. By using the transparent electrode, it is possible to avoid interference with various markers and the like, and it is possible to prevent unnecessary wiring and provision of a new area for wiring.
[0026]
Examples of the transparent electrode include ITO (tin-doped indium oxide), IZO (zinc-doped indium oxide), ZnO, SnO ₂ , In ₂ O _{3 and the} like, which are transparent conductive film materials, preferably ITO (tin-doped indium oxide). ), IZO (zinc-doped indium oxide), particularly ITO. Among these, it is preferable to use a material common to the electrode material of the panel. By using the same material as the electrode material of the panel, a cost reduction effect can be obtained by sharing the manufacturing process and sharing the material.
[0027]
The film thickness of the common electrode is not particularly limited and varies depending on the width of the electrode, but is usually preferably 10 to 2000 nm, particularly 20 to 1000 nm, and more preferably about 100 to 500 nm. Also, the width of the common electrode is not particularly limited, but if it is too thick, the space utilization efficiency is reduced, and the region that can be formed is limited. On the other hand, if it is too thin, problems such as disconnection occur. For this reason, it is preferably 20 μm to 0.5 mm, more preferably 50 μm to 0.2 mm.
[0028]
The common electrode can be manufactured by a process similar to the manufacturing process of a panel, for example, an organic EL display device or a wiring structure. That is, it can be easily formed using a sputtering method, a vapor deposition method, a CVD method, or the like. At that time, for example, a wiring structure may be formed by providing a mask during vapor deposition or sputtering, or a layer of the formed wiring structure may be etched.
[0029]
Furthermore, as shown in FIG. 1, the common electrode 4 is preferably connected to a pad 5 formed on the peripheral edge of the common substrate 1 so as to be electrically connected. The pad 5 is provided, for example, in an area where a magnet for fixing a metal mask for organic film formation and cathode film formation is attached. Then, by grounding the metal mask, the common electrode is grounded via the pad, and all have the same ground potential.
[0030]
The electrode pad may be made of a material different from the common electrode, particularly a material selected from the materials listed in the above common electrode material, but is preferably made of the same material as the common electrode 4. Good. By forming with the same material, the common electrode 4 and the pad 5 can be formed in the same process, the same mask and the same pattern, and a cost reduction effect can be obtained by sharing the manufacturing process or sharing the material. .
[0031]
The size of the electrode pad may be optimized depending on the size of the peripheral portion of the common substrate, the size of the magnet to be mounted, the size and shape of the mask, and the like. Usually, the pad is about 1 to 20 mm square, particularly about 2 to 10 mm square.
[0032]
When manufacturing a panel, preferably an organic EL element, using the substrate 1 having such a pad 5, the electrode 5 and the constituent thin film layer, especially the organic layer, etc. are deposited and sputtered so as to come into contact with the pad 5 portion. A metal mask for patterning is disposed on the substrate. When a magnet is mounted on the opposite side of the substrate 1 from the pad 5 formation surface and the metal mask is fixed, sufficient electrical connection between the pad 5 and the metal mask can be obtained. Then, by grounding the metal mask, all of the metal mask, the pad, the common electrode, the scan side wiring 2a, and the data side wiring 2b are electrically connected to have the same potential, that is, the ground potential.
[0033]
3 and 4 are plan views showing a second embodiment of the flat panel display of the present invention, and FIG. 4 corresponds to a partial plan view of FIG. In this example, in the panel 2 group having 4 rows and 8 columns in FIG. 3, the upper 2 rows and the lower 2 rows are divided, and the take-out directions of the data side wirings 2 b are respectively reversed. Further, the scan side wiring 2a is made common in the panel groups of the upper two rows and the lower two rows. Further, as shown in FIG. 3, the panel groups may be connected at the divided central portion to have the same potential.
[0034]
Other configurations are the same as those of the first mode of FIGS. 1 and 2, and the same components are denoted by the same reference numerals and description thereof is omitted.
[0035]
As described above, whether the orientation of all the panels is aligned as in the first aspect, or the panel group is divided and the electrode extraction direction is different as in the second embodiment depends on manufacturing conditions or production control. For example, in order to make each panel have uniform performance, it may be determined so that the influence of the film formation distribution or the like is minimized.
[0036]
Next, the organic EL element preferably used for the flat panel display of this invention is demonstrated.
[0037]
An organic EL element has an organic thin film of one layer or two or more layers involved in a light emitting function between at least a pair of electrodes. The transparent electrode can use the same material as one of the pair of electrodes, and the patterning mask used when forming the pair of electrodes and / or the organic layer is used as a mask corresponding to the electrode pad. Can do.
[0038]
In one of the pair of electrodes, an electron injection electrode is used as an electrode on the cathode side. As the electron injection electrode, a material having a low work function is preferable. For example, a simple metal element such as K, Li, Na, Mg, La, Ce, Ca, Sr, Ba, Al, Ag, In, Sn, Zn, or Zr. In order to improve the stability, it is preferable to use a two-component or three-component alloy system containing them. Examples of the alloy system include Ag · Mg (Ag: 0.1 to 50 at%), Al·Li (Li: 0.01 to 14 at%), In · Mg (Mg: 50 to 80 at%), Al · Ca ( Ca: 0.01 to 20 at%) is preferable. The electron injection electrode may be used as the wiring electrode or may be formed separately. The electron injection electrode can be formed by vapor deposition or sputtering.
[0039]
The thickness of the electron injection electrode thin film may be a certain thickness that can sufficiently perform electron injection, and may be 0.1 nm or more, preferably 1 nm or more. Moreover, although there is no restriction | limiting in particular in the upper limit, Usually, a film thickness should just be about 1-500 nm.
[0040]
The other electrode uses a hole injection electrode as an anode side electrode. Since the hole injection electrode is usually configured to extract light emitted from the panel substrate side, a transparent or translucent electrode is preferable. Examples of the transparent electrode include ITO (tin-doped indium oxide), IZO (zinc-doped indium oxide), ZnO, SnO ₂ , In ₂ O _{3 and the} like, which are transparent conductive film materials, as described above. Doped indium oxide) and IZO (zinc doped indium oxide) are preferable.
[0041]
The hole injection electrode preferably has an emission wavelength band, usually 350 to 800 nm, and particularly has a light transmittance of 50% or more, particularly 60% or more for each emitted light. Usually, since emitted light is extracted through the hole injection electrode, if the transmittance is lowered, the light emitted from the light emitting layer itself is attenuated, and there is a tendency that luminance necessary for the light emitting element cannot be obtained. However, when the emitted light is taken out from only one side, the side to be taken out may be more than the above.
[0042]
The thickness of the hole injection electrode is sufficient if it has a certain thickness that allows sufficient hole injection, and is preferably in the range of 50 to 500 nm, more preferably 50 to 300 nm. The upper limit is not particularly limited, but if it is too thick, there is a concern about peeling. If the thickness is too thin, there are problems in terms of film strength, hole transport capability, and resistance value during manufacture. This hole injection electrode layer can be formed by vapor deposition or sputtering.
[0043]
Next, the organic layer of the organic EL element will be described.
[0044]
A fluorescent material which is a compound having a light emitting function is used for the light emitting layer. Examples of such a fluorescent substance include at least one selected from compounds such as those disclosed in JP-A 63-264692, such as quinacridone, rubrene, and styryl dyes. In addition, quinoline derivatives such as metal complex dyes having 8-quinolinol or a derivative thereof such as tris (8-quinolinolato) aluminum as a ligand, tetraphenylbutadiene, anthracene, perylene, coronene, 12-phthaloperinone derivatives, and the like can be given. Furthermore, phenylanthracene derivatives described in JP-A-8-12600 (Japanese Patent Application No. 6-110569), tetraarylethene derivatives described in JP-A-8-12969 (Japanese Patent Application No. 6-114456), etc. Can be used.
[0045]
Such a fluorescent substance can be used as a dopant in combination with a host substance capable of emitting light by itself. In that case, the content of the fluorescent substance in the light emitting layer is preferably 0.01 to 10 wt%, more preferably 0.1 to 5 wt%. When used in combination with a host material, the emission wavelength characteristic of the host material can be changed, light emission shifted to a longer wavelength can be achieved, and the light emission efficiency and stability of the device can be improved.
[0046]
The host material is preferably a quinolinolato complex, and more preferably an aluminum complex having 8-quinolinol or a derivative thereof as a ligand. Examples of such aluminum complexes include those disclosed in JP-A-62-264692, JP-A-3-255190, JP-A-5-70773, JP-A-5-258859, JP-A-6-215874, and the like. Can be mentioned.
[0047]
As other host substances, a phenylanthracene derivative described in JP-A-8-12600, a tetraarylethene derivative described in JP-A-8-12969, and the like are also preferable.
[0048]
The light emitting layer may also serve as an electron injecting and transporting layer. In such a case, it is preferable to use tris (8-quinolinolato) aluminum or the like.
[0049]
As the electron injecting and transporting compound, it is preferable to use a quinoline derivative, a metal complex having 8-quinolinol or a derivative thereof as a ligand, particularly tris (8-quinolinolato) aluminum (Alq3). Moreover, it is also preferable to use the above phenylanthracene derivatives and tetraarylethene derivatives.
[0050]
As the compound for the hole injecting and transporting layer, an amine derivative having strong fluorescence, for example, a triphenyldiamine derivative, a styrylamine derivative, or an amine derivative having an aromatic condensed ring is preferably used.
[0051]
Note that the electron injecting and transporting layer and the hole injecting and transporting layer can be formed using an inorganic substance (e.g., an oxide such as silicon, germanium, strontium, or rubidium).
[0052]
After forming each layer of the organic EL element, a protective film using an inorganic material such as SiO _x, an organic material such as Teflon (registered trademark), a fluorocarbon polymer containing chlorine, or the like may be formed. The protective film may be transparent or opaque, and the thickness of the protective film is about 50 to 1200 nm. The protective film may be formed by a general sputtering method, vapor deposition method, PECVD method or the like in addition to the reactive sputtering method.
[0053]
Examples of the panel substrate on which the organic EL structure, the wiring electrode, and the like are formed include amorphous substrates such as glass and quartz, crystal substrates such as Si, GaAs, ZnSe, ZnS, GaP, and InP. A substrate in which a crystalline, amorphous or metal buffer layer is formed on the substrate can also be used. As the metal substrate, Mo, Al, Pt, Ir, Au, Pd, or the like can be used, and a glass substrate is preferably used. Since the panel substrate is usually on the light extraction side, it is preferable that the panel substrate has the same light transmittance as that of the electrode.
[0054]
Furthermore, in order to prevent deterioration of the organic layer and the electrode, it is preferable to seal the organic EL structure with a sealing plate or the like. The sealing plate adheres and seals the sealing plate using an adhesive resin layer in order to prevent moisture from entering. The sealing gas is preferably an inert gas such as Ar, He, or N ₂ . The moisture content of the sealing gas is preferably 100 ppm or less, more preferably 10 ppm or less, and particularly preferably 1 ppm or less. There is no particular lower limit to the moisture content, but it is usually about 0.1 ppm.
[0055]
The material of the sealing plate is preferably a flat plate and includes materials such as glass, ceramic, metal, and resin, with glass being particularly preferred. The sealing plate may be held at a desired height by adjusting the height using a spacer. Examples of the material for the spacer include resin beads, silica beads, glass beads, glass fibers, and the like, and glass beads are particularly preferable.
[0056]
The adhesive is not particularly limited as long as stable adhesive strength can be maintained and airtightness is good, but it is preferable to use a cationic curing type ultraviolet curing epoxy resin adhesive.
[0057]
The organic EL element which becomes each pixel is driven by direct current or pulse. The applied voltage is usually about 2 to 30V.
[0058]
【Example】
As shown in FIGS. 1 and 2, ITO transparent electrodes, wiring electrode layers, etc. are formed so that 4 × 8 panels 2 of 256 × 64 pixels are formed on a common substrate 1 having a size of 14 × 18 inches. Formed and patterned. At this time, the scan-side wiring 2a and the data-side wiring 2b were connected by the common electrode 4 as shown in FIGS. The common electrode 4 was formed of an Al alloy (Al: 95 atomic% or more), and had a film thickness of 300 nm and a width of 0.2 mm. Further, at the time of forming the common electrode, a pad 5 as shown in the figure was formed from the same material. The size of the pad at this time was 5 mm square. Moreover, the part which overlaps with a part marker or interferes was similarly formed using ITO.
[0059]
After the surface of the panel substrate on which the electrode structure is formed is subjected to UV / O ₃ cleaning, an element isolation structure having an eaves structure having a shielding function for an organic layer as disclosed in, for example, Japanese Patent Application No. 9-41663 Formed body.
[0060]
Subsequently, it fixed to the substrate holder of the vacuum evaporation system, and the inside of the tank was depressurized to 1 × 10 ⁻⁴ Pa or less. 4,4 ′, 4 ″ -tris (—N- (3-methylphenyl) -N-phenylamino) triphenylamine (hereinafter, m-MTDATA) was deposited to a thickness of 40 nm at a deposition rate of 0.2 nm / sec. N, N′-diphenyl-N, N′-m-tolyl-4,4′-diamino-1,1′-biphenyl (hereinafter referred to as TPD) while maintaining the reduced pressure state. A hole transport layer was deposited at a deposition rate of 0.2 nm / sec to a thickness of 35 nm, and tris (8-quinolinolato) aluminum (hereinafter referred to as Alq3) was deposited at a deposition rate of 0.2 nm / sec. The metal mask used for forming these organic layers was fixed at the pad portion with a magnet, and the mask itself was grounded. Metal mask and Electrode has become all ground potential.
[0061]
Next, while maintaining the reduced pressure, the EL element structure substrate was transferred from the vacuum deposition apparatus to the sputtering apparatus, and an AlLi electron injection electrode (Li concentration: 7.2 at%) was formed to a thickness of 50 nm at a sputtering pressure of 1.0 Pa. Filmed. At that time, Ar was used as the sputtering gas, the input power was 100 W, the target size was 4 inches in diameter, and the distance between the substrate and the target was 90 mm. At this time, the metal mask used at the time of film formation was fixed to the pad portion with a magnet, and the mask itself was grounded.
[0062]
Further, while maintaining the reduced pressure, the EL element substrate was transferred to another sputtering apparatus, and an Al protective electrode was formed to a thickness of 200 nm at a sputtering pressure of 0.3 Pa by a DC sputtering method using an Al target. At this time, Ar was used as the sputtering gas, the input power was 500 W, the target size was 4 inches in diameter, and the distance between the substrate and the target was 90 mm. At this time, the metal mask used at the time of film formation was fixed to the pad portion with a magnet, and the mask itself was grounded. The mask was removed when all the films were formed.
[0063]
Finally, a glass sealing plate was bonded to obtain an organic EL display panel. As a comparative example, a sample in which an element was formed without forming a common electrode was also produced.
[0064]
As for the obtained display panel, it turned out that the panel of the same magnitude | size can be formed in the same board | substrate size for an invention sample and a comparative sample. In addition, when the occurrence of leakage current of each display panel obtained was evaluated, the generation of leakage current could not be confirmed in the invention sample in the total of the panels of each common panel and between the panels. More than 20 locations were confirmed.
[0065]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a flat panel display capable of protecting an element from electrostatic breakdown without requiring additional space and without reducing the utilization efficiency of the substrate.
[0066]
Further, it is possible to provide a flat panel display in which interference with markers formed on the peripheral edge of the substrate can be avoided or very little.
[0067]
Further, it is possible to provide a flat panel display that can be reliably fixed to the ground potential in each film forming step and can be more strongly protected from electrostatic breakdown.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of a flat panel display of the present invention.
FIG. 2 is a partial plan view of FIG. 1;
FIG. 3 is a plan view showing a second embodiment of the flat panel display of the present invention.
4 is a partial plan view of FIG. 3. FIG.
FIG. 5 is a plan view showing a configuration example of a conventional flat panel display.
6 is a partial plan view of FIG. 5;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Common substrate 2 Panel 2a Scan side wiring 2b Data side wiring 3 Cutting line 4 Common wiring 5 Pad

Claims

複数のパネルが同一基板上に形成されているフラットパネルディスプレイの製造方法であって、
各パネルのスキャン側配線とデータ側配線が前記同一基板上で共通配線を介して接続されて同電位化され、
この共通配線が対応するパネルの切断ラインよりも外側に位置し、
さらに有機成膜時及び陰極成膜時のメタルマスクを固定するマグネットを装着するエリアに前記共通配線と同電位となるパッド設け、
前記メタルマスクを基板に装着して接地して成膜するフラットパネルディスプレイの製造方法。A method of manufacturing a flat panel display in which a plurality of panels are formed on the same substrate,
The scan side wiring and the data side wiring of each panel are connected to the same potential on the same substrate through a common wiring,
This common wiring is located outside the cutting line of the corresponding panel,
Furthermore, in the area where the magnet for fixing the metal mask at the time of organic film formation and cathode film formation is mounted, a pad having the same potential as the common wiring is provided,
A flat panel display manufacturing method in which the metal mask is attached to a substrate and grounded to form a film.

前記共通配線を、透明導電膜で形成する請求項１のフラットパネルディスプレイの製造方法。The common wiring method of a flat panel display of claim 1 formed of a transparent conductive film.