JP4230190B2

JP4230190B2 - 電力変換装置

Info

Publication number: JP4230190B2
Application number: JP2002301177A
Authority: JP
Inventors: 健志高尾; 博史益永; 文雄溝畑; 浩中武
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2002-10-16
Filing date: 2002-10-16
Publication date: 2009-02-25
Anticipated expiration: 2022-10-16
Also published as: JP2004140891A

Description

【０００１】
【発明の属する技術分野】
この発明は、自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置に係り、特に、上記自己消弧形半導体素子の過電圧抑制の目的で使用される定電圧素子の故障検出に関するものである。
【０００２】
【従来の技術】
自己消弧形半導体素子を使用した電力変換装置では、通例、電圧仕様に応じて、自己消弧形半導体素子、例えば、ＩＧＢＴを複数互いに直列にして直流電圧源に接続し各素子で電圧を分担する構成を採用する。この場合、各ＩＧＢＴは、本来同時にオンオフ動作がなされるが、素子特性のばらつき等により素子間でこのタイミングに差が生じ得る。特に、ターンオフタイミングに差が生じると、早くターンオフした素子に本来の分担電圧以上の電圧が印加されることになり、素子の耐圧が脅かされることになる。
そこで、従来の電力変換装置においては、ＩＧＢＴのコレクタ（正極）とゲート（制御極）との間に定電圧素子ＺＤを含む過電圧保護回路を設け、このＺＤの電圧クランプ動作によりＩＧＢＴの過電圧印加を抑制している。
【０００３】
更に、この電圧クランプ動作が繰り返されることによる損失の増大を防止するため、クランプ動作に応じてＩＧＢＴのターンオフタイミングを調整するタイミング調整回路を設けている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２３１２４７号公報（第２、３頁、図１、２）
【０００５】
【発明が解決しようとする課題】
従来の電力変換装置は以上のように構成されているが、各ＩＧＢＴの電圧仕様とこれに接続される過電圧保護回路に使用される定電圧素子ＺＤの電圧仕様との関係で、定電圧素子ＺＤを複数の互いに直列に接続した直列接続体で構成することが考えられる。
この回路で、定電圧素子ＺＤが短絡故障した場合を想定すると、その直列接続体の全体が短絡故障とならない限りその一部の素子に短絡故障が発生しても、当該故障が検出されず、過電圧保護回路が過度な電圧抑制を行うなど異常動作が発生し、最悪、ＩＧＢＴを破壊する可能性があるという問題があった。
【０００６】
この発明は、上記のような問題点を解消するためになされたもので、過電圧保護回路の定電圧素子が複数の直列接続体で構成されている場合に、その一部の素子に短絡故障が発生したことを確実に検出することができる電力変換装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る電力変換装置は、自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置であって、
上記自己消弧形半導体素子の正極と制御極との間に定電圧素子を含む過電圧保護回路を設け、上記定電圧素子のクランプ動作により上記自己消弧形半導体素子の正極負極間に印加される過電圧を抑制し、かつ、上記定電圧素子を複数の互いに直列に接続した直列接続体で構成するものにおいて、
上記自己消弧形半導体素子のオフ動作後、上記定電圧素子のクランプ動作に基づき発生する上記自己消弧形半導体素子の制御極負極間電圧の変化を検出し、この変化時間長が所定の設定時間長を越えたとき、上記定電圧素子を構成する直列接続体の一部の素子に短絡故障が発生したと判定する定電圧素子故障検出手段を備えたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１〜５は、この発明の実施の形態１を説明するもので、図１は、そのゲートドライブ回路４０の内部構成図、図２は、図１のゲートドライブ回路４０を用いて構成された半導体スイッチ４１の内部構成図、図３は、図２の半導体スイッチ４１を用いて構成された電力変換装置としての３相２レベルインバータを示す回路図、図４は、図１の過電圧保護回路６を説明する図、図５は、図１における定電圧素子の短絡故障の検出動作を説明するタイミングチャートである。
【０００９】
以下、先ず、図１〜４を参照してこの発明の実施の形態１における電力変換装置（３相２レベルインバータ）の構成について説明する。３相２レベルインバータは、直流電圧源Ｅｄに３相ブリッジ結線された半導体スイッチ４１から構成され、直流電圧源Ｅｄの直流電圧を３相交流電圧に変換して出力する（図３）。
ここでは、各半導体スイッチ４１は、互いに直列に接続された２個の自己消弧形半導体素子、ここではＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）２、各ＩＧＢＴ２と逆並列に接続された還流ダイオード３、および各ＩＧＢＴ２をオンオフ駆動するゲートドライブ回路４０から構成される。そして、各ゲートドライブ回路４０は制御信号発生器１からの制御信号に基づき動作する。
【００１０】
次に、ゲートドライブ回路４０の内部構成を図１、図４に基づき説明する。ゲートドライブ回路４０は、過電圧保護回路６と、入力判定回路７と、信号保持回路１３と、パルス成形回路１６とを備えている。
先ず、過電圧保護回路６は２個のＩＧＢＴ２のターンオフタイミングのずれにより印加される過電圧を抑制すると共に、過電圧抑制動作を検出するもので、図４に示すように、一端がＩＧＢＴ２のコレクタＣ（正極）に接続された定電圧素子ＺＤを備えており、ここでは個々の素子ｚｄを複数互いに直列に接続した直列接続体でなる。なお、本願発明の目的は、この直列接続体の任意の素子ｚｄの短絡故障を検出することである。
定電圧素子ＺＤの他端は、ダイオードＤ、更に、ゲートアンプ５、ゲート抵抗４を介してＩＧＢＴ２のゲートＧ（制御極）に接続されている。ダイオードＤのカソードにはＮＰＮトランジスタ２２が接続され定電圧素子ＺＤの電圧クランプ動作による電圧変化により出力し、その出力は、後述するタイミング調整回路３６の入力判定回路７に導出される。
【００１１】
図１に戻り、入力判定回路７は、ディレイ回路１１、ＮＯＴ回路１０およびＯＲ回路９からなるスイッチング過渡状態検出器８とＰＮＰトランジスタ１２とで構成され、制御信号発生器１からの信号と過電圧保護回路６から出力される信号（過電圧保護回路６のＮＰＮトランジスタ２２からの信号で、定電圧素子ＺＤの動作電圧Ｅ１を超える過電圧に対応する信号）とを入力し、過電圧保護回路６から出力される上記信号が、ターンオフ時のスイッチングタイミングずれによってＩＧＢＴ２に過電圧が発生し出力された信号であることを判定する。
即ち、本実施の形態におけるスイッチング過渡状態検出器８は、制御信号発生器１からの信号がターンオフを開始してからディレイ回路１１で定めた時間のみＰＮＰトランジスタ１２を駆動することにより、上記時間に過電圧保護回路６が動作した場合に、過電圧保護回路６から出力される信号を出力してスイッチングタイミングずれによって過電圧が発生したことを判定する。
【００１２】
信号保持回路１３は、コンデンサ（蓄積素子）１５と入力抵抗１４とで構成され、入力判定回路７からの信号（ターンオフ時のスイッチングタイミングずれによって発生する過電圧に対応する信号）を保持する。
パルス成形回路１６は、論理回路１８とＰＮＰトランジスタ１７と抵抗１９とディレイ回路２０とＯＲ回路２１とで構成され、信号保持回路１３のコンデンサ１５に蓄えられた電荷を、複数回のスイッチングに１回の割合でターンオフ時に放電させるとともに、この放電信号と制御信号発生器１からのスイッチング制御信号とにより補正されたスイッチング制御信号を成形する。
即ち、ＯＲ回路２１では入力される放電電圧が予め設定されたしきい値以上の時、オン信号が出力され、最終的には制御信号発生器１からのスイッチング制御信号にこのオン信号が時間的に加算されて出力される、即ち、この加算時間だけターンオフタイミングが遅延調整される。なお、スイッチング制御信号はディレイ回路２０で後述のように所定時間遅延された信号となって加算される。
【００１３】
定電圧素子ｚｄの短絡故障を検出する定電圧素子故障検出手段としての故障検出回路５３は、ＥＸＯＲ回路５０と時間差判定回路５１と故障表示器５２とからなる。そして、ＥＸＯＲ回路５０は、ディレイ回路２０からの出力信号とＯＲ回路２１からの出力信号とを入力して排他的論理和の信号を出力する。即ち、タイミング調整回路３６での調整遅延時間長のパルス信号が出力される。時間差判定回路５１は、この調整遅延時間長が予め設定したマスク時間を越えたとき、定電圧素子ＺＤ内のいずれかの定電圧素子ｚｄに短絡故障が発生したと判定して故障表示器５２を動作させる。
【００１４】
次に、図５を参照して、ターンオフタイミングを調整する動作、および定電圧素子ｚｄの短絡故障を検出する動作について説明する。図５において、（ａ）は信号保持回路１３のコンデンサ１５の電圧、（ｂ）はＰＮＰトランジスタ１７の導通状態、（ｃ）はＯＲ回路２１の入力電圧Ａ、（ｄ）はＩＧＢＴ２のスイッチング状態、（ｅ）はＩＧＢＴ２のコレクターエミッタ間電圧、（ｆ）はＥＸＯＲ回路の出力と時間差判定回路のマスクの関係を示す。図５は２個のＩＧＢＴ２を直列接続した場合の波形を示しており、（ｅ）はターンオフタイミングが早いＩＧＢＴと遅いＩＧＢＴとの両方の電圧波形を示している。また（ａ）〜（ｄ）は早くターンオフするＩＧＢＴに対する波形である。
【００１５】
入力判定回路７は、制御信号発生器１からのスイッチング制御信号がターンオフを開始してからディレイ回路１１で定められた期間だけ、過電圧保護回路６からの信号を通過させる。これにより、早くターンオフしたＩＧＢＴ２のコレクターエミッタ間電圧が過電圧保護回路６の動作電圧Ｅ１を越えた時刻（ｔ１）から、ＩＧＢＴ２のコレクターエミッタ間電圧が過電圧保護回路６の動作電圧Ｅ１より下がった時刻（ｔ２）まで、コンデンサ１５の電圧は上昇する。コンデンサ１５の電圧は過電圧保護回路６の動作量、即ち、動作電圧Ｅ１以上の過電圧のレベル、および過電圧が印加されている時間に応じて上昇する。論理回路１８は制御信号発生器１からのターンオフ信号の複数回に１回の割合（ここでは２回に１回の割合）でＰＮＰトランジスタ１７を駆動する。ＰＮＰトランジスタ１７がオンしたとき（ｔ３）、コンデンサ１５の電圧はコンデンサ１５と抵抗１９の放電回路で放電し低下する。ＯＲ回路２１の入力電圧は、コンデンサ１５の電圧とほぼ等しくなり、ＯＲ回路２１の入力電圧がＯＲ回路２１の入力しきい電圧Ａ１より大きい期間（ｔ３〜ｔ４）、ＩＧＢＴ２のオンは続きスイッチングのタイミングずれは小さくなる。なお、この際、ディレイ回路２０によって、ＰＮＰトランジスタ１７および論理回路１８の時間遅れが補償され、制御信号発生器１からのスイッチング信号と信号保持回路１３からの信号（スイッチングタイミングずれ補正信号）の同期が取られる。
【００１６】
時刻（ｔ５）で定電圧素子ｚｄに短絡故障が発生（過電圧検出部位短絡発生）すると、過電圧保護回路６の動作電圧が正常値のＥ１からＥ２に低下する。そこで、この低下した動作電圧Ｅ２にＩＧＢＴ２のコレクターエミッタ間電圧が達すると、定電圧素子ＺＤによる電圧クランプ動作がその分、長時間（ｔ６〜ｔ７）継続し、コンデンサ１５の電圧が大きく上昇する。この結果、次に論理回路１８からの信号によりＰＮＰトランジスタ１７がオンしてコンデンサ１５が放電すると、その放電電圧が高いため調整遅延時間（ｔ８〜ｔ９）が正常時より長くなり、マスク量を越えて時間差判定回路５１が故障発生と判定して故障表示器５２に出力する。
【００１７】
以上説明したように、過電圧保護回路６の定電圧素子ＺＤ内のいずれかの定電圧素子ｚｄに発生した短絡故障をタイミング調整回路３６による調整遅延時間長から確実に検出することができる。
従って、例えば、この故障検出信号を上位制御回路に送信し装置を停止させるようにすれば、一部の定電圧素子の短絡故障で過度な電圧抑制動作が継続してＩＧＢＴの事故に至るという恐れが無くなり装置の信頼性が向上する。
なお、図１の回路では、調整遅延時間長をＯＲ回路２１の出力信号から求めるようにしたが、ＯＲ回路２１の入力信号、従って、ＰＮＰトランジスタ１７からの信号Ａのパルス時間幅を直接検出するようにしてもよい。
【００１８】
実施の形態２．
図６は、この発明の実施の形態２における電力変換装置のゲートドライブ回路４０を示す回路構成図である。先の実施の形態１の図１と異なるのは、故障検出回路５３のみである。即ち、図６では、電圧レベル判定回路５４を設け、コンデンサ１５の電圧が予め設定した判定レベルを越えると一部の定電圧素子ｚｄに短絡故障が発生したと判定して故障表示器５２を動作させる。
【００１９】
図７に、この故障検出の動作を示す。即ち、時刻（ｔ５）で定電圧素子ｚｄに短絡故障が発生すると、定電圧素子の動作電圧が正常値のＥ１からＥ２に低下する。このため、次に、ターンオフタイミングが早いＩＧＢＴ２のコレクターエミッタ間電圧が上昇して上記動作電圧Ｅ２に達すると、通常より長い時間（ｔ６〜ｔ７）電圧クランプ動作が継続し、結果として、コンデンサ１５への充電時間が増え、図７（ａ）に示すように、コンデンサ１５の電圧が正常時より高くなって設定された判定レベルを越え、電圧レベル判定回路５４が故障を検出する。
【００２０】
以上のように、過電圧保護回路６の定電圧素子ＺＤ内のいずれかの定電圧素子ｚｄに発生した短絡故障をタイミング調整回路３６のコンデンサ１５の電圧から確実に検出することができ、実施の形態１と同様、装置の信頼性が向上する。
【００２１】
実施の形態３．
図８は、この発明の実施の形態３における電力変換装置を示す回路構成図である。ここでは、先の実施の形態で説明したゲートドライブ回路４０の構成を一部簡略化しても定電圧素子の短絡故障を検出できる場合について説明する。
即ち、互いに直列に接続された２個のＩＧＢＴ２の一方に接続されたゲートドライブ回路４０は、先の実施の形態１と同様、定電圧素子ＺＤの電圧クランプ動作に基づきＩＧＢＴ２のターンオフタイミングを遅延調整するタイミング調整回路３６とこの調整遅延時間長がマスク量を越えたことから定電圧素子ＺＤの一部での短絡故障を検出する故障検出回路５３の両回路を備えている（故障検出手段付自己消弧形半導体素子）。これに対し、他方のＩＧＢＴ２に接続されたゲートドライブ回路４０Ａは、タイミング調整回路３６は存在するが故障検出回路５３は存在しない、構成を一部簡略化したものである（故障検出手段無自己消弧形半導体素子）。
【００２２】
次に、定電圧素子ＺＤの一部短絡故障時の動作について説明する。先ず、ゲートドライブ回路４０側で発生した短絡故障は、当該ゲートドライブ回路４０に故障検出回路５３を備えているので、形態１で既述したとおり可能であるのは言うまでもない。
問題は、故障検出回路５３を備えていないゲートドライブ回路４０Ａ側で短絡故障が発生した場合である。この場合、先ず、故障検出回路無しのゲートドライブ回路４０Ａ側でタイミング調整回路３６による調整遅延時間長が増大する。増大するが故障検出回路が無いのでそのＩＧＢＴのターンオフタイミングは調整の結果遅れていく。従って、相対的に故障検出回路付のゲートドライブ回路４０側のＩＧＢＴのターンオフタイミングが早まることになる。そして、この早まり量が大きくなるとゲートドライブ回路４０側での調整遅延時間長が次第に高まり、当該ゲートドライブ回路４０側の定電圧素子ＺＤには異常が無くても調整遅延時間長が設定されたマスク量を越え得ることになり、やがてゲートドライブ回路４０に備えられた故障検出回路５３が故障検出の判定を行うことになる。
【００２３】
複数のＩＧＢＴを直列にして直流電圧源に接続する場合、各素子のターンオフタイミングの相対的ずれにより以上で説明した現象が生じるので、この現象を利用することにより、その複数のゲートドライブ回路の一部で故障検出回路を省略しても、当該故障検出回路を省略したゲートドライブ回路で発生した定電圧素子ＺＤの一部短絡故障を、他のゲートドライブ回路に備えられた故障検出回路５３により検出することが可能になり、全体として、装置の構成を簡便安価にすることができる。
なお、図８のゲートドライブ回路４０として、以上の説明では、実施の形態１の、即ち、調整遅延時間長から定電圧素子の短絡故障を検出する故障検出回路を備えたものとしたが、実施の形態２の、即ち、コンデンサ１５の電圧から短絡故障を検出する故障検出回路を備えたものとしてもよいことは言うまでもない。
【００２４】
実施の形態４．
以上の各実施の形態では、いずれも、ＩＧＢＴは複数直列にして直流電圧源に接続するものであり、かつ、ＩＧＢＴのターンオフタイミングを調整するタイミング調整回路を備えたものを前提にしているが、これらの前提が存在しない場合においても、ＩＧＢＴを過電圧から保護するため、定電圧素子ＺＤを含む過電圧保護回路を設けることがあり、更に、この定電圧素子ＺＤを複数の定電圧素子ｚｄの直列接続体で構成する場合がある。実施の形態４では、このような場合にも、定電圧素子ＺＤの一部の短絡故障を確実に検出することができる電力変換装置を扱うものである。
【００２５】
図９は、この発明の実施の形態４における故障検出回路を含む電力変換装置を示す回路構成図である。図において、ＩＧＢＴのコレクターゲート間に定電圧素子ＺＤとダイオードＤが接続されている。なお、定電圧素子ＺＤは便宜上、単体で図示しているが、実際は定電圧素子ｚｄを複数直列に接続したものである点は、先の実施の形態の図４で示したものと同様である。そして、この実施の形態４は、この定電圧素子ＺＤ内の一部の素子ｚｄの短絡故障を検出するものである。
以下、動作を示す図１０のタイミングチャートを共に参照して説明する。
ここでは、タイミング調整回路が無いので、（制御信号発生器１）からのオン・オフ信号はインターフェイス回路２３を介して直接トランジスタＴＲ１、ＴＲ２に出力される。ＩＧＢＴのオン時は、トランジスタＴＲ１をオン、ＴＲ２をオフしてゲートーエミッタ間電圧ＶＧＥ＝Ｐ１５Ｖとする。ＩＧＢＴのターンオフ時は、トランジスタＴＲ１をオフ、ＴＲ２をオンに操作してＶＧＥ＝Ｎ１５Ｖとする。この状態からＩＧＢＴのコレクターエミッタ間に過電圧が印加されこれが定電圧素子ＺＤのアバランシェ電圧に達すると、定電圧素子ＺＤが電圧クランプ動作をし、定電圧素子ＺＤを介してゲートに漏れ電流ＩＺＤが流れ（図１０（ｂ））、ＶＧＥは順バイアス方向に充電されＩＧＢＴがオンするスレッシホールド電圧（普通＋１０Ｖ程度）に引き上げられる（図１０（ｃ））。これによりＩＧＢＴのコレクターエミッタ間電圧は定電圧素子ＺＤのアバランシェ電圧にクランプされるわけである。
【００２６】
比較器２５は、ＩＧＢＴのゲートーエミッタ間電圧ＶＧＥを入力し、しきい値電圧ＲＥＦ（図１０（ｃ））と比較して前者が大きいときＨレベルの信号を出力する（図１０（ｄ）ＣＭＰ出力）。
ディレイ回路２４は、ＨレベルからＬレベルになるＯＦＦ指令タイミング（図１０（ａ）参照）から所定の時間遅延してＬレベルになる信号を出力する（図１０（ｅ））。この遅延時間は、定電圧素子ＺＤが正常な場合に、ＩＧＢＴがターンオフした後、電圧クランプ動作終了時点までの時間の最大予測値にほぼ近い値に設定される。
ＥＸＯＲ回路２６は、比較器２５からの信号とディレイ回路２４からの信号との排他的論理和を演算する。そして、ＡＮＤ回路２８はこのＥＸＯＲ回路２６からの信号とインバータ回路２７によるディレイ回路２４の反転信号との論理積を演算する。
【００２７】
従って、定電圧素子ＺＤが全て正常で電圧クランプ動作がディレイ回路２４による設定遅延時間までに終了する場合は、ＡＮＤ回路２８からのＡＮＤ信号はＬレベルを維持するが、定電圧素子ＺＤの一部の素子で短絡故障が発生し電圧クランプ動作が上記設定遅延時間を越えて継続すると、図１０（ｈ）に示すように、単パルス信号Ｓを出力し、これにより、定電圧素子ＺＤの一部短絡故障を検出することができ、装置の信頼性が向上する。
なお、図９では、ＡＮＤ回路２８の後段にワンショット回路２９を挿入してＺＤ故障信号としているが、ＡＮＤ回路２８からのＡＮＤ信号が短いときでも、図示しない上位回路でのラッチが可能となるようパルス幅を伸ばすためである。
【００２８】
この実施の形態４は、例えば、ＩＧＢＴを直列接続しない２レベルインバータにおいて、ＩＧＢＴのターンオフ時に発生するサージをスナバ回路ではなくＩＧＢＴに接続した定電圧素子ＺＤでクランプして過電圧から保護する回路に適用した場合に有効であり、定電圧素子ＺＤの一部故障からインバータの故障に進展することを未然に防止することができる。
なお、図９に示した構成に限定されることはなく、要は、ＩＧＢＴのターンオフ後、定電圧素子ＺＤの電圧クランプ動作に基づく、ＩＧＢＴのゲートーエミッタ間電圧の変化時間長を検出するものであれば、上記で説明したと同様の要領で定電圧素子ＺＤの一部短絡故障を検出することができる。
【００２９】
実施の形態５．
図１１は、この発明の実施の形態５における電力変換装置を示し、ここでは、特に、ＩＧＢＴを過電圧から保護する定電圧素子ＺＤの電流定格を低減する方策について説明する。即ち、先の実施の形態４で説明したように、ＩＧＢＴのコレクターエミッタ間に過電圧が印加され、定電圧素子ＺＤがクランプすると、定電圧素子ＺＤを介して電流がゲートに流れるが、この電流値は、それまでのオフ操作で抵抗Ｒｇ（ｏｆｆ）を介してＮ１５Ｖが印加されていたゲートーエミッタ間電圧ＶＧＥをＩＧＢＴがオンするスレッシホールド電圧（普通＋１０Ｖ程度）にまで引き上げるレベルのものである必要がある。Ｒｇ＝１０Ωとすると、（＋１０Ｖ−（−１５Ｖ））／１０Ω＝２．５Ａとなり、定電圧素子ＺＤとして電流定格の大きなものを採用する必要がある。
特に、定電圧素子ＺＤを複数の素子の直列接続体で構成するような高電圧仕様の場合はこの電流定格が大きいことで定電圧素子ＺＤが大容量なものとなる。
【００３０】
図１１の回路は、この定電圧素子ＺＤの電流定格低減を実現するもので、ＮＰＮトランジスタ３２およびＰＦＥＴ３３からなるＡＭＰ部３１を備えている。なお、図１１では、実施の形態１の内容との整合性を図るため、定電圧素子ＺＤの電圧クランプ動作に基づきＩＧＢＴのターンオフタイミングを調整するタイミング調整回路３６を備えたものに適用している。但し、説明の便宜上、図１等ではタイミング調整回路３６内に存在するＰＮＰトランジスタ１２、入力抵抗１４およびコンデンサ１５を外部に引き出して図示している。
【００３１】
次に動作について説明する。トランジスタＴＲ１をオフ、ＴＲ２をオンに操作してＶＧＥ＝Ｎ１５ＶとしＩＧＢＴがターンオフする。この状態からＩＧＢＴのコレクターエミッタ間に過電圧が印加されこれが定電圧素子ＺＤのアバランシェ電圧に達すると、定電圧素子ＺＤに電流が流れてクランプ動作に入るが、その電流値は、図１１の負担抵抗にＮＰＮトランジスタ３２を駆動させるに必要な電圧を誘起させるレベルで足りるので、数ｍＡ〜数十ｍＡ程度でよい。ＮＰＮトランジスタ３２の動作でＰＦＥＴ３３が駆動し、ＩＧＢＴのゲートに必要な電流が供給される。定電圧素子ＺＤのクランプ動作が実行されると定電圧素子ＺＤの電流はなくなり、ＰＦＥＴ３３もオフする。
負担抵抗の電圧変化でＮＰＮトランジスタ２２がオンし、ＰＮＰトランジスタ１２を経てコンデンサ１５が充電され、更に、このコンデンサ１５の充電電圧に基づきＩＧＢＴのターンオフタイミングが調整される動作は先の実施の形態１と同様である。
【００３２】
以上のように、この実施の形態５においては、定電圧素子ＺＤの電流定格を大幅に低減することができ、サイズ、コストの低減が可能となる。
【００３３】
なお、以上の各実施の形態では、自己消弧形半導体素子としてＩＧＢＴを使用した場合について説明したが、他の種類の自己消弧形半導体素子であっても同様に適用でき同等の効果を奏する。また、これら素子を直流電圧源に直列接続した複数の素子で構成する場合、以上の形態例で例示した２個で構成する場合に限られるものではない。
【００３４】
【発明の効果】
以上のように、この発明に係る電力変換装置は、自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置であって、
上記自己消弧形半導体素子の正極と制御極との間に定電圧素子を含む過電圧保護回路を設け、上記定電圧素子のクランプ動作により上記自己消弧形半導体素子の正極負極間に印加される過電圧を抑制し、かつ、上記定電圧素子を複数の互いに直列に接続した直列接続体で構成するものにおいて、
上記自己消弧形半導体素子のオフ動作後、上記定電圧素子のクランプ動作に基づき発生する上記自己消弧形半導体素子の制御極負極間電圧の変化を検出し、この変化時間長が所定の設定時間長を越えたとき、上記定電圧素子を構成する直列接続体の一部の素子に短絡故障が発生したと判定する定電圧素子故障検出手段を備えたので、簡単な構成で定電圧素子の一部素子で発生した短絡故障を確実に検出することができ、過電圧保護回路が過度な電圧抑制を行うなど異常動作の発生を未然に防止し、この異常動作に伴い自己消弧形半導体素子が破壊するという恐れもなくなる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の電力変換装置におけるゲートドライブ回路４０の内部構成を示す図である。
【図２】図１のゲートドライブ回路４０を用いて構成された半導体スイッチ４１の内部構成を示す図である。
【図３】図２の半導体スイッチ４１を用いて構成された電力変換装置としての３相２レベルインバータを示す回路図である。
【図４】図１の過電圧保護回路６を説明する図である。
【図５】図１における定電圧素子の短絡故障の検出動作を説明するタイミングチャートである。
【図６】この発明の実施の形態２の電力変換装置におけるゲートドライブ回路４０の内部構成を示す図である。
【図７】図６における定電圧素子の短絡故障の検出動作を説明するタイミングチャートである。
【図８】この発明の実施の形態３における電力変換装置を示す図である。
【図９】この発明の実施の形態４における電力変換装置を示す図である。
【図１０】図９における定電圧素子の短絡故障の検出動作を説明するタイミングチャートである。
【図１１】この発明の実施の形態５における電力変換装置を示す図である。
【符号の説明】
１制御信号発生器、２ＩＧＢＴ、６過電圧保護回路、
７入力判定回路、１３信号保持回路、１５コンデンサ、
１６パルス成形回路、３０故障検出回路、３１ＡＭＰ部、
３６タイミング調整回路、４０（故障検出回路付）ゲートドライブ回路、
４０Ａ故障検出回路無ゲートドライブ回路、４１半導体スイッチ、
５０ＥＸＯＲ回路、５１時間差判定回路、５３故障検出回路、
５４電圧レベル判定回路、Ｅｄ直流電圧源。

Claims

自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置であって、
上記自己消弧形半導体素子の正極と制御極との間に定電圧素子を含む過電圧保護回路を設け、上記定電圧素子のクランプ動作により上記自己消弧形半導体素子の正極負極間に印加される過電圧を抑制し、かつ、上記定電圧素子を複数の互いに直列に接続した直列接続体で構成するものにおいて、
上記自己消弧形半導体素子のオフ動作後、上記定電圧素子のクランプ動作に基づき発生する上記自己消弧形半導体素子の制御極負極間電圧の変化を検出し、この変化時間長が所定の設定時間長を越えたとき、上記定電圧素子を構成する直列接続体の一部の素子に短絡故障が発生したと判定する定電圧素子故障検出手段を備えたことを特徴とする電力変換装置。
直流電圧源に複数の自己消弧形半導体素子が互いに直列に接続され上記各自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置であって、
上記各自己消弧形半導体素子の正極と制御極との間に定電圧素子を含む過電圧保護回路を設け、上記定電圧素子のクランプ動作により上記自己消弧形半導体素子の正極負極間に印加される過電圧を抑制し、かつ、上記定電圧素子を複数の互いに直列に接続した直列接続体で構成するものにおいて、
上記自己消弧形半導体素子のオフ動作後、上記定電圧素子のクランプ動作時間長に比例した電荷量で充電されるコンデンサ、およびこのコンデンサの電圧に応じて定まる時間だけ当該自己消弧形半導体素子のオフ動作開始タイミングを遅延させるタイミング調整回路を備え、
上記タイミング調整回路における上記調整遅延時間長が所定の設定時間長を越えたとき、上記定電圧素子を構成する直列接続体の一部の素子に短絡故障が発生したと判定する定電圧素子故障検出手段を備えたことを特徴とする電力変換装置。
直流電圧源に複数の自己消弧形半導体素子が互いに直列に接続され上記各自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置であって、
上記各自己消弧形半導体素子の正極と制御極との間に定電圧素子を含む過電圧保護回路を設け、上記定電圧素子のクランプ動作により上記自己消弧形半導体素子の正極負極間に印加される過電圧を抑制し、かつ、上記定電圧素子を複数の互いに直列に接続した直列接続体で構成するものにおいて、
上記自己消弧形半導体素子のオフ動作後、上記定電圧素子のクランプ動作時間長に比例した電荷量で充電されるコンデンサ、およびこのコンデンサの電圧に応じて定まる時間だけ当該自己消弧形半導体素子のオフ動作開始タイミングを遅延させるタイミング調整回路を備え、
上記コンデンサの電圧値が所定の設定電圧値を越えたとき、上記定電圧素子を構成する直列接続体の一部の素子に短絡故障が発生したと判定する定電圧素子故障検出手段を備えたことを特徴とする電力変換装置。
直流電圧源に複数の自己消弧形半導体素子が互いに直列に接続され上記各自己消弧形半導体素子のオンオフスイッチング動作で電力の変換を行う電力変換装置であって、
上記複数の自己消弧形半導体素子のそれぞれに、
上記各自己消弧形半導体素子の正極と制御極との間に定電圧素子を含む過電圧保護回路を設け、上記定電圧素子のクランプ動作により上記自己消弧形半導体素子の正極負極間に印加される過電圧を抑制し、かつ、上記定電圧素子を複数の互いに直列に接続した直列接続体で構成するものとし、
上記自己消弧形半導体素子のオフ動作後、上記定電圧素子のクランプ動作時間長に比例した電荷量で充電されるコンデンサ、およびこのコンデンサの電圧に応じて定まる時間だけ当該自己消弧形半導体素子のオフ動作開始タイミングを遅延させるタイミング調整回路を備え、
上記複数の自己消弧形半導体素子の一部のものに、
上記タイミング調整回路における上記調整遅延時間長が所定の設定時間長を越えたとき、または、上記コンデンサの電圧値が所定の設定電圧値を越えたとき、上記定電圧素子を構成する直列接続体の一部の素子に短絡故障が発生したと判定する定電圧素子故障検出手段を備え、
上記複数の自己消弧形半導体素子の内、上記定電圧素子故障検出手段を備えた自己消弧形半導体素子（以下、故障検出手段付自己消弧形半導体素子と称す）で定電圧素子に短絡故障が発生した場合は当該定電圧素子故障検出手段により上記定電圧素子の短絡故障を検出し、
上記複数の自己消弧形半導体素子の内、上記定電圧素子故障検出手段を備えていない自己消弧形半導体素子（以下、故障検出手段無自己消弧形半導体素子と称す）で定電圧素子に短絡故障が発生した場合、当該故障検出手段無自己消弧形半導体素子におけるオフ動作開始タイミングの調整遅延時間長の増大に基づき上記故障検出手段付自己消弧形半導体素子における上記定電圧素子のクランプ動作時間長が増大して上記定電圧故障検出手段が動作する現象を利用することにより、上記故障検出手段無自己消弧形半導体素子で発生した定電圧素子の短絡故障を上記故障検出手段付自己消弧形半導体素子の定電圧故障検出手段で検出可能としたことを特徴とする電力変換装置。
上記過電圧保護回路を、上記定電圧素子のクランプ動作で発生する電流を増幅し上記自己消弧形半導体素子の制御極負極間に供給する増幅部を備えたものとすることにより、上記定電圧素子の電流定格を、自己消弧形半導体素子の正極負極間に漏れ電流を流して両極間に印加される過電圧を抑制するために制御極負極間に供給する必要がある電流値より低減可能としたことを特徴とする請求項１ないし４のいずれかに記載の電力変換装置。