JP4228569B2 - 電子デバイス用基板の製造方法及び電子デバイスの製造方法 - Google Patents

電子デバイス用基板の製造方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP4228569B2
JP4228569B2 JP2001362742A JP2001362742A JP4228569B2 JP 4228569 B2 JP4228569 B2 JP 4228569B2 JP 2001362742 A JP2001362742 A JP 2001362742A JP 2001362742 A JP2001362742 A JP 2001362742A JP 4228569 B2 JP4228569 B2 JP 4228569B2
Authority
JP
Japan
Prior art keywords
layer
substrate
electronic device
ferroelectric
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001362742A
Other languages
English (en)
Other versions
JP2003163176A (ja
Inventor
天光 樋口
節也 岩下
弘 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001362742A priority Critical patent/JP4228569B2/ja
Priority to US10/303,955 priority patent/US6822302B2/en
Priority to CNB021536236A priority patent/CN1311518C/zh
Publication of JP2003163176A publication Critical patent/JP2003163176A/ja
Priority to US10/968,957 priority patent/US7247551B2/en
Application granted granted Critical
Publication of JP4228569B2 publication Critical patent/JP4228569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/24—Complex oxides with formula AMeO3, wherein A is a rare earth metal and Me is Fe, Ga, Sc, Cr, Co or Al, e.g. ortho ferrites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子デバイス用基板、この電子デバイス用基板の製造方法および電子デバイスに関する。
【０００２】
【従来の技術】
近年、強誘電体を用いた不揮発性メモリである強誘電体メモリの開発が急速に進展している。
【０００３】
この強誘電体メモリは、強誘電体をキャパシタとして用い１Ｔ／１Ｃ構造などを形成するキャパシタ型と、強誘電体をＳｉＯ２の代わりに電界効果トランジスタのゲート絶縁膜として用いるＭＦＳＦＥＴ型とに分類される。
【０００４】
ＭＦＳＦＥＴ型強誘電体メモリは、高集積化や非破壊読出しといった点で有利ではあるが、構造上の作製の困難さから実現しておらず、現状ではキャパシタ型強誘電体メモリの開発および商品化が先行している。
【０００５】
キャパシタ型強誘電体メモリに採用されている強誘電体材料は、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（ＰＺＴ）と、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）とに二分されるが、このうち、菱面体−正方晶相境界（ＭＰＢ）付近の組成のＰＺＴ材料が、その残留分極、抗電界特性に優れており、最も実用化の進展している材料である。
【０００６】
ところで、従来、ＰＺＴ系強誘電体の下部電極材料として用いられてきたのはＰｔである。Ｐｔは、最密充填構造である面心立方格子構造をとるため自己配向性が強く、ＳｉＯ２のようなアモルファス上でも立方晶（１１１）配向する。
【０００７】
しかし、配向性が強いために、Ｐｔの柱状結晶が成長すると、粒界に沿ってＰｂなどが下地に拡散しやすくなったり、ＰｔとＳｉＯ２の密着性が悪くなったり等する問題があった。
【０００８】
このＰｔとＳｉＯ２の密着性の改善のためにＴｉが、さらにＰｂなどの拡散バリア層としてＴｉＮなどが用いられることもあるが、複雑な電極構造になる上、Ｔｉの酸化、ＴｉのＰｔ中への拡散、それに伴うＰＺＴの結晶性の低下が起こり、分極電界（Ｐ−Ｅ）ヒステリシス特性、リーク電流特性、ファティーグ特性の低下を引き起こす。
【０００９】
このようにＰｔ電極の問題を回避するため、ＲｕＯｘやＩｒＯ２をはじめとする導電性酸化物電極材料が研究されている。これらの中でも、特に、ペロブスカイト構造を有するＳｒＲｕＯ３は、ＰＺＴと同じ結晶構造を有しているので、界面での接合性に優れ、ＰＺＴのエピタキシャル成長を実現しやすく、Ｐｂの拡散バリア層としての特性にも優れている。
【００１０】
従って、ＳｒＲｕＯ３を電極として用いた強誘電体キャパシタの研究が盛んに行われている。
【００１１】
【発明が解決しようとする課題】
しかし、ＳｒＲｕＯ３などのペロブスカイト構造の金属酸化物を下部電極として、ＰＺＴを強誘電体として強誘電体キャパシタを構築する場合、以下のような問題があった。
【００１２】
ＰＺＴは、Ｚｒ：Ｔｉ＝０．４８：０．５２のＭＰＢよりＴｉ過剰側の例えばＺｒ：Ｔｉ＝０．３：０．７の組成が、残留分極Ｐｒの増大、抗電界Ｅｃの低減の点から重要であるが、この組成領域でのＰＺＴは正方晶を示し、その分極方向はｃ軸に平行である。
【００１３】
従って、上部電極／強誘電体層／下部電極／基板の構造を有する強誘電体キャパシタでは、強誘電体層ＰＺＴの（００１）配向膜を得るため、下部電極であるＳｒＲｕＯ３電極自体を擬立方晶（１００）配向させる必要がある。
【００１４】
ところが、Ｓｉ（基板）上にペロブスカイト型金属酸化物であるＳｒＲｕＯ３電極を直接堆積した場合、界面にＳｉＯ２層が形成されるために、ＳｒＲｕＯ３をエピタキシャル成長させることは困難である。
【００１５】
そこで、Ｓｉ（基板）上に何らかのバッファ層をエピタキシャル成長させ、その上にＳｒＲｕＯ３電極をエピタキシャル成長させる必要がある。
【００１６】
ここで、Ｓｉ（基板）上に容易にエピタキシャル成長するバッファ層としては、イットリア安定化ジルコニアＺｒ１−ｘＹｘＯ２−０．５ｘ（ＹＳＺ）、ＣｅＯ２、Ｙ２Ｏ３など、フルオライト構造を有する金属酸化物が挙げられる。
【００１７】
例えば、ぺロブスカイトと類似の構造を有するＹＢａ２Ｃｕ３Ｏｘをエピタキシャル成長させるためのバッファ層としては、Ｙ２Ｏ３／ＹＳＺ（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ｖｏｌ．６１ （１９９２） １２４０）、ＣｅＯ２／ＹＳＺ（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ｖｏｌ．６４ （１９９４） １５７３）の二重バッファ層が適当であることが報告されている。この場合、ＹＢａ２Ｃｕ３Ｏｘは容易に（００１）配向する。
【００１８】
ところが、単純ぺロブスカイト構造であるＳｒＲｕＯ３（斜方晶においてａ＝０．５５６７ｎｍ、ｂ＝０．５５３０ｎｍ、ｃ＝０．７８４５ｎｍ、擬立方晶においてａ＝０．３９２３ｎｍ、２１／２ａ＝０．５５４８ｎｍ）の場合は、フルオライト構造のＹＳＺ（ａ＝０．５１４ｎｍ）あるいはＣｅＯ２（ａ＝０．５４１ｎｍ）の（１００）面上には、（１００）配向でエピタキシャル成長せず、（１１０）配向（擬立方晶）することが知られている（Ａｐｐｌ． Ｐｈｙｓ. Ｌｅｔｔ．， ６７ （１９９５） １３８７）。
【００１９】
そこで、本発明者は、フルオライト構造以外の構造を有し、Ｓｉ（基板）上に容易にエピタキシャル成長するバッファ層の材料について、鋭意検討を重ねた結果、ＮａＣｌ構造の金属酸化物が好適であることを見出し、本発明を完成するに至った。
【００２０】
本発明の目的は、立方晶（１００）配向または擬立方晶（１００）配向でエピタキシャル成長により形成され、ぺロブスカイト構造の金属酸化物を含む導電性酸化物層を有する電子デバイス用基板、かかる電子デバイス用基板を製造する電子デバイス用基板の製造方法、および、かかる電子デバイス用基板を備える電子デバイスを提供することにある。
【００２２】
【課題を解決するための手段】
平均厚さが２ｎｍの自然酸化膜を有するＳｉ（１００）基板を用意する工程と、前記Ｓｉ（１００）基板に対して脱脂洗浄を行う工程と、前記Ｓｉ（１００）基板を真空装置内に設置する工程と、前記Ｓｉ（１００）基板を赤外線ランプで７００℃まで昇温して、最終的な前記真空装置内の圧力を５×１０−７Ｔｏｒｒとして、前記自然酸化膜の一部をＳｉＯとして蒸発させる工程と、前記真空装置内にて、ＳｒＯ２ターゲットの表面にレーザー光を照射することにより、該ＳｒＯ ２ ターゲットの表面に酸素プラズマおよびＳｒプラズマを有するプラズマを発生させ、発生させた該プラズマを前記Ｓｉ（１００）基板上に照射して、該Ｓｉ（１００）基板上に立方晶（１１０）配向を有するＳｒＯ層を形成する工程と、前記ＳｒＯ層上に擬立方晶（１００）配向を有するＳｒＲｕＯ３層を形成する工程と、をこの順番で有する電子デバイス用基板の製造方法。
さらに、本発明の電子デバイス用基板の製造方法は、前記電子デバイス用基板の製造方法を有する、電子デバイスの製造方法。
【００３９】
【発明の実施の形態】
以下、本発明の電子デバイス用基板、電子デバイス用基板の製造方法および電子デバイスの好適な実施形態について説明する。
【００４０】
＜電子デバイス用基板＞
まず、本発明の電子デバイス用基板について説明する。
【００４１】
図１は、本発明の電子デバイス用基板の実施形態を示す断面図であり、図２は、本発明の電子デバイス用基板の製造方法を説明するための図である。
【００４２】
図１に示す電子デバイス用基板１００は、Ｓｉ基板１１と、このＳｉ基板１１上に形成されたバッファ層１２と、このバッファ層１２上に形成された導電性酸化物層１３とを有している。
【００４３】
Ｓｉ基板１１は、後述するバッファ層１２および導電性酸化物層１３とを支持するためのものであり、平板状をなす部材で構成されている。
【００４４】
このＳｉ基板１１は、その表面の自然酸化膜を除去しないもの、自然酸化膜を除去したもののいずれを用いてもよいが、自然酸化膜を除去しないものを用いるのが好ましい。これにより、自然酸化膜を除去する操作（例えば、ＲＣＡ洗浄やフッ酸洗浄等）を省略することができるので、電子デバイス用基板１００の製造時間の短縮、製造コストの削減に有利である。
【００４５】
また、Ｓｉ基板１１としては、例えば、（１００）基板、（１１０）基板、（１１１）基板等を用いることができるが、この中でも、（１００）基板または（１１０）基板を用いるのが好ましい。Ｓｉの（１００）基板または（１１０）基板は、汎用的な方位基板であるため、このようなＳｉ基板１１を用いることにより、電子デバイス用基板１００の製造コストを削減することができる。
【００４６】
Ｓｉ基板１１の平均厚さとしては、特に限定されないが、例えば、１０μｍ〜１ｍｍ程度であるのが好ましく、１００〜６００μｍ程度であるのがより好ましい。Ｓｉ基板１１の平均厚さを、前記範囲内とすることにより、電子デバイス用基板１００では、十分な強度を確保しつつ、その薄型化（小型化）を図ることができるという利点がある。
【００４７】
Ｓｉ基板１１上には、薄膜よりなるバッファ層１２が設けられ（形成され）ている。
【００４８】
このバッファ層１２は、Ｓｉ基板１１上にエピタキシャル成長により形成され、ＮａＣｌ構造の金属酸化物を含むものである。
【００４９】
このようなバッファ層１２によれば、その上に後述する導電性酸化物層１３を、容易かつ確実に形成することができる。すなわち、このようなバッファ層１２上には、ペロブスカイト構造の金属酸化物を含む導電性酸化物層１３を、容易かつ確実に、立方晶（１００）配向または擬立方晶（１００）配向でエピタキシャル成長により形成することができる。
【００５０】
また、バッファ層１２を設けることにより、Ｓｉ基板１１と導電性酸化物層１３との優れた接合性（密着性）を得ることができる。
【００５１】
ＮａＣｌ構造の金属酸化物としては、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＭｎＯ、ＦｅＯ、ＣｏＯ、ＮｉＯ、または、これらを含む固溶体等が挙げられるが、これらの中でも、特に、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、または、これらを含む固溶体のうちの少なくとも１種を用いるのが好ましい。このようなＮａＣｌ構造の金属酸化物は、Ｓｉおよびペロブスカイト構造の金属酸化物の双方との格子不整合が小さい（例えば、５〜７％程度）ので、Ｓｉ基板１１と導電性酸化物層１３との接合性をより向上させることができる。
【００５２】
さらに、バッファ層１２としては、例えば、立方晶（１１０）配向、立方晶（１００）配向、立方晶（１１１）配向等でエピタキシャル成長しているもののいずれであってもよいが、これらの中でも、特に、立方晶（１１０）配向でエピタキシャル成長しているものであるのが好ましい。バッファ層１２を立方晶（１１０）配向でエピタキシャル成長させることにより、バッファ層１２の平均厚さを比較的小さくすることができる。このため、例えばＳｒＯのような潮解性を示すＮａＣｌ構造の金属酸化物でバッファ層１２を構成する場合であっても、製造時および使用時に空気中の水分で劣化するという不都合を好適に防止して、実用可能な電子デバイス用基板１００を得ることができる。
【００５３】
このような観点からは、バッファ層１２は、できるだけ薄く形成するのが好ましく、具体的には、その平均厚さが１０ｎｍ以下程度であるのが好ましく、５ｎｍ以下程度であるのがより好ましい。これにより、前記効果がより向上する。
【００５４】
また、このようにバッファ層１２の平均厚さを小さくすることにより、例えば強誘電体メモリを作製する場合において、この強誘電体メモリのデザインルールの微細化に伴って必要となる薄型（例えば１０ｎｍオーダー厚）のキャパシタを作製することができるという利点もある。
【００５５】
バッファ層１２上には、導電性酸化物層１３が設けられ（形成され）ている。
この導電性酸化物層１３は、バッファ層１２上に立方晶（１００）配向または擬立方晶（１００）配向でエピタキシャル成長により形成され、ペロブスカイト構造の金属酸化物を含むものである。
【００５６】
ペロブスカイト構造の金属酸化物としては、例えば、ＣａＲｕＯ３、ＳｒＲｕＯ３、ＢａＲｕＯ３、ＳｒＶＯ３、（Ｌａ，Ｓｒ）ＭｎＯ３、（Ｌａ，Ｓｒ）ＣｒＯ３、（Ｌａ，Ｓｒ）ＣｏＯ３、または、これらを含む固溶体等が挙げられるが、これらの中でも、特に、ＣａＲｕＯ３、ＳｒＲｕＯ３、ＢａＲｕＯ３、または、これらを含む固溶体のうちの少なくとも１種を用いるのが好ましい。これらのペロブスカイト構造の金属酸化物は、導電性や化学的安定性に優れている。このため、これらのペロブスカイト構造の金属酸化物を含む導電性酸化物層１３も、導電性や化学的安定性に優れたものとすることができる。このような導電性酸化物層１３は、電子デバイスを構築する際の電極として有用である。
【００５７】
この導電性酸化物層１３の平均厚さとしては、特に限定されないが、例えば、１０〜３００ｎｍ程度とするのが好ましく、５０〜１５０ｎｍ程度とするのがより好ましい。
【００５８】
このような導電性酸化物層１３を有する電子デバイス用基板１００を用いて、各種電子デバイスを作製した場合、これらの電子デバイスでは、各種特性の向上を図ることができる。なお、この点については、後に説明する。
【００５９】
次に、本発明の電子デバイス用基板１００の製造方法について、図２を参照しつつ説明する。
【００６０】
前述した電子デバイス用基板１００は、例えば、次のようにして製造することができる。
【００６１】
以下に示す電子デバイス用基板１００の製造方法は、Ｓｉ基板１１を洗浄する工程（Ｓｉ基板洗浄工程）と、Ｓｉ基板１１上にバッファ層１２を形成する工程（バッファ層形成工程）と、バッファ層１２上に導電性酸化物層１３を形成する工程（導電性酸化物層形成工程）とを有している。以下、各工程について、順次説明する。
【００６２】
まず、Ｓｉ基板１１を用意する。このＳｉ基板１１には、厚さが均一で、たわみや傷のないものが好適に使用される。
【００６３】
［１Ａ］Ｓｉ基板洗浄工程
まず、Ｓｉ基板１１を洗浄する。すなわち、Ｓｉ基板１１の表面に付着した付着物を除去（例えば、脱脂等）する。
【００６４】
この付着物の除去は、例えば、Ｓｉ基板１１と除去液とを接触させることにより行うことができる。
【００６５】
Ｓｉ基板１１と除去液との接触方法としては、特に限定されないが、例えば、Ｓｉ基板１１を除去液中に浸漬する方法（浸漬法）、Ｓｉ基板１１の表面に除去液を噴霧（シャワー）する方法、Ｓｉ基板１１の表面に除去液を塗布する方法（塗布法）等が挙げられる。
【００６６】
これらの中でも、前記接触方法としては、浸漬法を用いるのが好ましい。かかる浸漬法によれば、容易かつ確実に、Ｓｉ基板１１の表面から付着物（例えば、有機物等）を除去することができる。また、浸漬法によれば、同時に複数（大量）のＳｉ基板１１を処理することができるという利点もある。
【００６７】
また、この場合、除去液に超音波振動を与えつつ行うようにしてもよいし、Ｓｉ基板１１および除去液の少なくとも一方を揺動させつつ行うようにしてもよい。
【００６８】
除去液としては、例えば、メチルアルコール、エチルアルコール、プロピルアルコール、ブチルアルコールのようなアルコール類、アセトン、メチルエチルケトン、メチルイソブチルケトンのようなケトン類、酢酸エチル、酢酸メチルのようなエステル類、ジエチルエーテル、ジイソプロピルエーテル、テトラヒドロフラン、ジオキサンのようなエーテル類、アセトニトリル、プロピオニトリルのようなニトリル類、塩化メチレン、クロロホルム、１，２−ジクロロエタン、１，１，２，２−テトラクロロエタンのようなハロゲン化炭化水素類、ｎ−ヘキサン、石油エーテル、トルエン、ベンゼン、キシレンのような炭化水素類等の各種有機溶媒が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００６９】
また、前述したように、本発明では、Ｓｉ基板１１として、自然酸化膜を除去しないＳｉ基板１１が好適に使用される。このため、本工程［１Ａ］では、Ｓｉ基板１１表面に、再構成表面を得るための処理または水素終端表面を得るための処理を省略する（行わないようにする）ことができる。これにより、電子デバイス用基板１００の製造方法を簡素化することができ、製造時間の短縮と製造コストの削減とを図ることができる。
【００７０】
したがって、Ｓｉ基板１１の表面には、自然酸化膜１４が存在している（図２（ａ）参照）。
【００７１】
［２Ａ］バッファ層形成工程
次に、Ｓｉ基板１１上にバッファ層１２を形成する。これは、例えば、次のようにして行うことができる。
【００７２】
まず、Ｓｉ基板１１を基板ホルダーに装填する。
次いで、この状態で、Ｓｉ基板１１を、例えば、室温での背圧が１×１０−９〜１×１０−６Ｔｏｒｒ程度に減圧された真空装置内に設置する。
【００７３】
なお、真空装置内には、Ｓｉ基板１１に対向して、前述したようなバッファ層１２の構成元素を含む第１ターゲット（バッファ層用ターゲット）が所定距離、離間して配置されている。
【００７４】
次いで、例えば赤外線ランプ（加熱手段）等を用いて、Ｓｉ基板１１を加熱して、昇温する。
【００７５】
昇温速度としては、特に限定されないが、例えば、１〜２０℃／分程度とするのが好ましく、５〜１５℃／分程度とするのがより好ましい。
【００７６】
また、Ｓｉ基板１１の温度（到達温度）としても、特に限定されないが、例えば、５００〜９００℃程度とするのが好ましく、６００〜８００℃程度とするのがより好ましい。
【００７７】
なお、このとき、Ｓｉ基板１１の温度上昇に伴って、自然酸化膜１４の一部が、ＳｉＯとして蒸発するために、真空装置内の圧力が一旦上昇する。その後、Ｓｉ基板１１が前記所定温度に到達した時点では、真空装置内の圧力は、一定の値となる。
【００７８】
なお、昇温速度、Ｓｉ基板１１の温度、真空装置内の圧力等の各条件は、Ｓｉ基板１１表面に、新たな熱酸化膜が形成されないものであれば、前記範囲に限定されるものではない。
【００７９】
次いで、真空装置内の圧力が一定（例えば、１×１０−８〜１×１０−６Ｔｏｒｒ程度）になった後、Ｓｉ基板１１上に、酸素プラズマおよび金属元素プラズマを含むプラズマを照射する。これにより、Ｓｉ基板１１上に、ＮａＣｌ構造の金属酸化物（前述した通りである）を含むバッファ層１２を、例えば立方晶（１１０）配向等でエピタキシャル成長させて、膜状（薄膜）に形成（堆積）する。
【００８０】
このプラズマは、前記第１ターゲット表面に、例えば、レーザー光、アルゴンガス（不活性ガス）プラズマ、電子線等を照射（入射）することにより発生させることができる。
【００８１】
これらの中でも、プラズマは、特に、レーザー光を用いて発生させるのが好ましい。このレーザー光を用いる方法によれば、レーザー光の入射窓を備えた簡易な構成の真空装置を用いて、容易かつ確実にプラズマを発生させ、バッファ層１２を形成することができる。
【００８２】
具体的には、ＳｒＯを主材料とするバッファ層１２を形成する場合には、ＳｒＯ２で構成された第１ターゲットが好適に使用される。そして、第１ターゲットへレーザー光を照射することにより、第１ターゲット表面では、ＳｒおよびＯのプラズマプルームが発生し、かかるプラズマプルームがＳｉ基板１１の表面（上面）に接触することにより、バッファ層１２が形成される。
【００８３】
レーザー光としては、好ましくは波長が１５０〜３００ｎｍ程度、パルス長が１〜１００ｎｓ程度のパルス光とされる。具体的には、このようなレーザー光としては、ＡｒＦエキシマレーザー、ＫｒＦエキシマレーザー、ＸｅＣｌエキシマレーザーのようなエキシマレーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＣＯ２レーザー等が挙げられるが、これらの中でも、特に、ＡｒＦエキシマレーザーまたはＫｒＦエキシマレーザーが好適である。ＡｒＦエキシマレーザーおよびＫｒＦエキシマレーザーは、取り扱いが容易であり、また、より容易かつ確実にプラズマを発生させることができる。
【００８４】
また、このようなプラズマ（プラズマプルーム）は、それらのうち、酸素プラズマよりも金属元素プラズマを選択的にＳｉ基板１１上に照射するようにするのが好ましい。これにより、Ｓｉよりも熱力学的に酸素と結合しやすい金属元素プラズマが、自然酸化膜１４のＳｉと置換するようにして、より容易にＮａＣｌ構造の金属酸化物を得ることができる。すなわち、Ｓｉ基板１１表面の自然酸化膜１４を除去しつつ、バッファ層１２をエピタキシャル成長させることができる。
【００８５】
このような観点からは、バッファ層１２の形成における各条件を、例えば、次のようにすることができる。
【００８６】
レーザー光の周波数としては、３Ｈｚ以下程度とするのが好ましく、１．５Ｈｚ以下程度とするのがより好ましい。
【００８７】
レーザー光のエネルギー密度としては、０．５Ｊ／ｃｍ２以上程度とするのが好ましく、２Ｊ／ｃｍ２以上程度とするのがより好ましい。
【００８８】
Ｓｉ基板１１の温度としては、５５０〜８５０℃程度とするのが好ましく、６５０〜７５０℃程度とするのがより好ましい。
【００８９】
Ｓｉ基板１１と第１ターゲットとの距離としては、５０ｍｍ以下程度であるのが好ましく、３５ｍｍ以下程度であるのがより好ましい。
【００９０】
また、真空装置内の圧力としては、１×１０−４Ｔｏｒｒ以下程度とするのが好ましく、１×１０−６Ｔｏｒｒ以下程度とするのがより好ましい。
【００９１】
バッファ層１２の形成における各条件を、それぞれ、前記範囲とすることにより、酸素プラズマよりも金属元素プラズマを、より選択的にＳｉ基板上に照射することができる。このため、自然酸化膜１４を除去しつつ、バッファ層１２をより確実に形成することができる。
【００９２】
また、このとき、レーザー光の照射時間（プラズマのＳｉ基板１１上への照射時間）を適宜設定することにより、バッファ層１２の平均厚さを前述したような範囲に調整することができる。このレーザー光の照射時間としては、前記各条件によっても異なるが、通常、２００秒以下程度とするのが好ましく、１００秒以下程度とするのがより好ましい。
以上のようにして、バッファ層１２が得られる（図２（ｂ）参照）。
【００９３】
［３Ａ］導電性酸化物層形成工程
次に、バッファ層１２上に導電性酸化物層１３を形成する。これは、例えば、次のようにして行うことができる。
【００９４】
なお、導電性酸化物層１３の形成に先立って、前記第１ターゲットに代わり、バッファ層１２（Ｓｉ基板１１）に対向して、前述したような導電性酸化物層１３の構成元素を含む第２ターゲット（導電性酸化物層用ターゲット）が所定距離、離間して配置される。
【００９５】
前記工程［２Ａ］に引き続き、バッファ層１２上に、酸素プラズマおよび金属元素プラズマを含むプラズマを照射する。これにより、バッファ層１２上に、ペロブスカイト構造の金属酸化物（前述した通りである）を含む導電性酸化物層１３を、例えば立方晶（１００）配向等でエピタキシャル成長させて、膜状（薄膜または厚膜）に形成（堆積）する。
【００９６】
このプラズマは、前記第２ターゲット表面に、前記工程［２Ａ］と同様に、レーザー光を照射（入射）すること（用いること）により発生させるのが好ましい。
【００９７】
具体的には、ＳｒＲｕＯ３を主材料とする導電性酸化物層１３を形成する場合には、ＳｒＲｕＯ３で構成された第２ターゲットが好適に使用される。そして、第２ターゲットへレーザー光を照射することにより、第２ターゲット表面では、Ｓｒ、ＲｕおよびＯのプラズマプルームが発生し、かかるプラズマプルームがバッファ層１２の表面（上面）に接触することにより、導電性酸化物層１３が形成される。
【００９８】
このようなレーザー光としては、前記工程［２Ａ］と同様に、ＡｒＦエキシマレーザーまたはＫｒＦエキシマレーザーが好適である。
【００９９】
また、導電性酸化物層１３の形成における各条件は、各種金属元素プラズマ（プラズマプルーム）が、所定の比率（すなわち、ペロブスカイト構造の金属酸化物における組成比）で、バッファ層１２上に到達し、かつ、導電性酸化物層１３がエピタキシャル成長し得るものであればよく、例えば、次のようにすることができる。
【０１００】
レーザー光の周波数としては、３０Ｈｚ以下程度とするのが好ましく、１５Ｈｚ以下程度とするのがより好ましい。
【０１０１】
レーザー光のエネルギー密度としては、０．５Ｊ／ｃｍ２以上程度とするのが好ましく、２Ｊ／ｃｍ２以上程度とするのがより好ましい。
【０１０２】
バッファ層１２が形成されたＳｉ基板１１の温度としては、４００〜７００℃程度とするのが好ましく、５００〜６００℃程度とするのがより好ましい。
【０１０３】
バッファ層１２が形成されたＳｉ基板１１と第２ターゲットとの距離としては、６０ｍｍ以下程度とするのが好ましく、４５ｍｍ以下程度とするのがより好ましい。
【０１０４】
また、真空装置内の酸素分圧としては、例えば、酸素ガス供給下で１×１０−３Ｔｏｒｒ以上程度とするのが好ましく、原子状酸素ラジカル供給下で１×１０−５Ｔｏｒｒ以上程度とするのが好ましい。
【０１０５】
また、このとき、レーザー光の照射時間（プラズマのバッファ層１２上への照射時間）を適宜設定することにより、導電性酸化物層１３の平均厚さを前述したような範囲に調整することができる。このレーザー光の照射時間としては、前記各条件によっても異なるが、通常、３〜９０分程度とするのが好ましく、１５〜４５分程度とするのがより好ましい。
【０１０６】
なお、前記各条件を適宜設定することにより、必要に応じて、前記Ｓｉ基板１１の一部（例えば、バッファ層１２との界面付近）には、ＳｉＯ２層（熱酸化膜）を形成することもできる。
以上のようにして、導電性酸化物層１３が得られる（図２（ｃ）参照）。
【０１０７】
以上のような工程［１Ａ］〜［３Ａ］を経て、電子デバイス用基板１００が製造される。
【０１０８】
＜電子デバイス（キャパシタ）＞
次に、本発明の電子デバイスについて説明する。
【０１０９】
図３は、本発明の電子デバイスをキャパシタに適用した場合の実施形態を示す断面図である。
【０１１０】
以下、図３に示すキャパシタ２００について、前記電子デバイス用基板１００との相違点を中心に説明し、同様の事項については、その説明を省略する。
【０１１１】
キャパシタ２００は、電子デバイス用基板１００と、電子デバイス用基板１００上の所定領域に設けられた強誘電体層２４と、強誘電体層２４上に設けられた上部電極層２５とを有している。
【０１１２】
電子デバイス用基板１００の導電性酸化物層１３は、キャパシタ２００では、一方の電極として機能する。以下、導電性酸化物層１３を、「下部電極層１３」と言う。
【０１１３】
この下部電極層１３（電子デバイス用基板１００）上には、強誘電体層２４が設けられ（形成され）ている。
【０１１４】
強誘電体層２４は、各種強誘電体材料で構成することができるが、特に、ペロブスカイト構造の強誘電体材料を含むものが好ましい。これにより、キャパシタ２００では、例えば残留分極の増大、抗電界の低減等の各種特性を向上させることができる。このため、このようなキャパシタ２００を用いて強誘電体メモリを作製した場合には、かかる強誘電体メモリをヒステリシス曲線の角型性に優れたものとすることができる。
【０１１５】
また、強誘電体層２４は、例えば、正方晶（００１）配向、菱面体晶（１００）配向等でエピタキシャル成長しているもののいずれであってもよいが、特に、正方晶（００１）配向でエピタキシャル成長しているものであるのが好ましい。これにより、前記効果がより向上する。
【０１１６】
なお、下部電極層１３は、前述したように、ペロブスカイト構造の金属酸化物を含むものである。また、ペロブスカイト構造の金属酸化物は、ペロブスカイト構造の強誘電体材料との格子不整合が小さい。このため、下部電極層１３上には、強誘電体層２４を、容易かつ確実に正方晶（００１）配向でエピタキシャル成長させることができる。
【０１１７】
このようなペロブスカイト構造の強誘電体材料としては、例えば、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（ＰＺＴ）、ＢａＴｉＯ３、ＰｂＺｎＯ３、ＰｂＮｂＯ３、ＰｂＦｅＯ３、ＰｂＷＯ３、または、これらを含む固溶体等が挙げられるが、これらの中でも、特に、ＰＺＴ、ＢａＴｉＯ３、または、これらを含む固溶体のうちの少なくとも１種であるのが好ましい。
【０１１８】
また、強誘電体層２４の平均厚さとしては、特に限定されないが、例えば、５０〜３００ｎｍ程度であるのが好ましく、１００〜２００ｎｍ程度であるのがより好ましい。強誘電体層２４の平均厚さを、前記範囲とすることにより、キャパシタ２００では、各種特性がより向上する。
【０１１９】
強誘電体層２４上には、櫛歯状（または帯状）をなす上部電極層２５が設けられ（形成され）ている。
【０１２０】
この上部電極層２５の構成材料としては、例えば、Ｐｔ、Ｉｒ、Ａｕ、Ａｇ、Ｒｕ、または、これらを含む合金等のうちの、１種または２種以上を組合わせて用いることができる。
【０１２１】
また、上部電極層２５の平均厚さとしては、特に限定されないが、例えば、１０〜３００ｎｍ程度であるのが好ましく、５０〜１５０ｎｍ程度であるのがより好ましい。
【０１２２】
次に、キャパシタ２００の製造方法について説明する。
前述したキャパシタ２００は、例えば、次のようにして製造することができる。
【０１２３】
以下に示すキャパシタ２００の製造方法は、Ｓｉ基板１１を洗浄する工程（Ｓｉ基板洗浄工程）と、Ｓｉ基板１１上にバッファ層１２を形成する工程（バッファ層形成工程）と、バッファ層１２上に下部電極層（導電性酸化物層）１３を形成する工程（下部電極層形成工程）と、下部電極層１３上に強誘電体層２４を形成する工程（強誘電体層形成工程）と、下部電極層１３を取り出す工程（下部電極層取出工程）と、強誘電体層２４上に上部電極層２５を形成する工程（上部電極層形成工程）とを有している。以下、各工程について、順次説明する。
【０１２４】
［１Ｂ］Ｓｉ基板洗浄工程
前記工程［１Ａ］と同様にして行う。
【０１２５】
［２Ｂ］バッファ層形成工程
前記工程［２Ａ］と同様にして行う。
【０１２６】
［３Ｂ］下部電極層形成工程
前記工程［３Ａ］と同様にして行う。
【０１２７】
［４Ｂ］強誘電体層形成工程
次に、下部電極層１３上に強誘電体層２４を形成する。これは、例えば、次のようにして行うことができる。
【０１２８】
なお、強誘電体層２４の形成に先立って、前記第２ターゲットに代わり、電子デバイス用基板１００に対向して、前述したような強誘電体層２４の構成元素を含む第３ターゲット（強誘電体層用ターゲット）が所定距離、離間して配置される。
【０１２９】
前記工程［３Ｂ］に引き続き、下部電極層１３上に、酸素プラズマおよび金属元素プラズマを含むプラズマを照射する。これにより、下部電極層１３上に、ペロブスカイト構造の強誘電体材料（前述した通りである）を含む強誘電体層２４を、例えば正方晶（００１）配向等でエピタキシャル成長させて、膜状（薄膜または厚膜）に形成（堆積）する。
【０１３０】
このプラズマは、前記第３ターゲット表面に、前記工程［２Ａ］と同様に、レーザー光を照射（入射）すること（用いること）により発生させるのが好ましい。
【０１３１】
具体的には、Ｐｂ（Ｚｒ０．３Ｔｉ０．７）Ｏ３を主材料とする強誘電体層２４を形成する場合には、Ｐｂ（Ｚｒ０．３Ｔｉ０．７）Ｏ３で構成された第３ターゲットが好適に使用される。そして、第３ターゲットへレーザー光を照射することにより、第３ターゲット表面では、Ｐｂ、Ｚｒ、ＴｉおよびＯのプラズマプルームが発生し、かかるプラズマプルームが下部電極層１３の表面（上面）に接触することにより、強誘電体層２４が形成される。
【０１３２】
このようなレーザー光としては、前記工程［２Ａ］と同様に、ＡｒＦエキシマレーザーまたはＫｒＦエキシマレーザーが好適である。
【０１３３】
また、強誘電体層２４の形成における各条件は、各種金属元素プラズマ（プラズマプルーム）が、所定の比率（すなわち、ペロブスカイト構造の強誘電体材料における組成比）で、下部電極層１３上に到達し、かつ、強誘電体層２４がエピタキシャル成長し得るものであればよく、例えば、次のようにすることができる。
【０１３４】
レーザー光の周波数としては、３０Ｈｚ以下程度とするのが好ましく、１５Ｈｚ以下程度とするのがより好ましい。
【０１３５】
レーザー光のエネルギー密度としては、０．５Ｊ／ｃｍ２以上程度とするのが好ましく、１．５Ｊ／ｃｍ２以上程度とするのがより好ましい。
【０１３６】
下部電極層１３（電子デバイス用基板１００）の温度としては、４５０〜７５０℃程度とするのが好ましく、５５０〜６５０℃程度とするのがより好ましい。
【０１３７】
電子デバイス用基板１００と第３ターゲットとの距離としては、６０ｍｍ以下程度とするのが好ましく、４５ｍｍ以下程度とするのがより好ましい。
【０１３８】
また、真空装置内の酸素分圧としては、例えば、酸素ガス供給下で１×１０−３Ｔｏｒｒ以上程度とするのが好ましく、原子状酸素ラジカル供給下で１×１０−５Ｔｏｒｒ以上程度とするのが好ましい。
【０１３９】
また、このとき、レーザー光の照射時間（プラズマの下部電極層１３上への照射時間）を適宜設定することにより、強誘電体層２４の平均厚さを前述したような範囲に調整することができる。このレーザー光の照射時間としては、前記各条件によっても異なるが、通常、１０〜６０分程度とするのが好ましく、２０〜４０分程度とするのがより好ましい。
【０１４０】
なお、前記各条件を適宜設定することにより、必要に応じて、前記Ｓｉ基板１１の一部（例えば、バッファ層１２との界面付近）には、ＳｉＯ２層（熱酸化膜）を形成することもできる。
以上のようにして、強誘電体層２４が得られる。
【０１４１】
［５Ｂ］下部電極層取出工程
次に、強誘電体層２４の一部を除去して、下部電極層１３を取り出す（露出させる）。これにより、強誘電体層２４は、下部電極層１３上の所定領域に設けられることになる。これは、例えば、フォトリソグラフィー法を用いることにより、行うことができる。
まず、除去する部分を残して、強誘電体層２４上にレジスト層を形成する。
【０１４２】
次いで、強誘電体層２４に対して、エッチング処理（例えば、ウェットエッチング処理、ドライエッチング処理等）を施す。
【０１４３】
次いで、前記レジスト層を除去する。これにより、下部電極層１３の一部（図７中左側）が露出する。
【０１４４】
［６Ｂ］上部電極層形成工程
次に、強誘電体層２４上に上部電極層２５を形成する。これは、例えば、次のようにして行うことができる。
【０１４５】
まず、所望のパターン形状を有するマスク層を、例えばスパッタリング法等により強誘電体層２４上に形成する。
【０１４６】
次いで、例えばＰｔ等で構成される上部電極層２５の材料を、例えば、蒸着法、スパッタリング法、印刷法等を用いることにより、膜状（薄膜または厚膜）に形成する。
【０１４７】
次いで、前記マスク層を除去する。
以上のようにして、上部電極層２５が得られる。
【０１４８】
以上のような工程［１Ｂ］〜［６Ｂ］を経て、キャパシタ２００が製造される。
【０１４９】
＜電子デバイス（カンチレバー）＞
図４は、本発明の電子デバイスをカンチレバーに適用した場合の実施形態を示す断面図である。
【０１５０】
以下、図４に示すカンチレバー３００について、前記電子デバイス用基板１００およびキャパシタ２００との相違点を中心に説明し、同様の事項については、その説明を省略する。
【０１５１】
カンチレバー３００は、電子デバイス用基板１００と、電子デバイス用基板１００上の所定領域に設けられた圧電体層３４と、圧電体層３４上に設けられた上部電極層３５とを有している。
【０１５２】
また、この電子デバイス用基板１００では、Ｓｉ基板１１のバッファ層１２との界面付近には、ＳｉＯ２層（熱酸化膜）３６が形成されている。このＳｉＯ２層３６は、Ｓｉ基板１１とともに、モノモルフ型カンチレバーの弾性基板として機能する。
【０１５３】
下部電極層１３（電子デバイス用基板１００）上には、圧電体層３４が設けられ（形成され）ている。
【０１５４】
圧電体層３４は、各種強誘電体材料で構成することができるが、特に、ペロブスカイト構造の強誘電体材料を含むものが好ましい。これにより、カンチレバー３００では、例えば電界歪み特性等の各種特性を向上させることができる。
【０１５５】
また、圧電体層３４は、例えば、菱面体晶（１００）配向、正方晶（００１）配向等でエピタキシャル成長しているもののいずれであってもよいが、特に、菱面体晶（１００）配向でエピタキシャル成長しているものであるのが好ましい。これにより、前記効果がより向上する。
【０１５６】
なお、下部電極層１３は、前述したように、ペロブスカイト構造の金属酸化物を含むものである。また、ぺロブスカイト構造の金属酸化物は、ぺロブスカイト構造の強誘電体材料との格子不整合が小さい。このため、下部電極層１３上には、圧電体層３４を、容易かつ確実に菱面体晶（１００）配向でエピタキシャル成長させることができる。
【０１５７】
このペロブスカイト構造の強誘電体材料としては、前記キャパシタ２００で挙げたのと同様のものを用いることができる。
【０１５８】
また、圧電体層３４の平均厚さとしては、特に限定されないが、例えば、１００〜３０００ｎｍ程度であるのが好ましく、５００〜２０００ｎｍ程度であるのがより好ましい。圧電体層３４の平均厚さを、前記範囲とすることにより、カンチレバー３００では、各種特性がより向上する。
圧電体層３４上には、上部電極層３５が設けられ（形成され）ている。
【０１５９】
この上部電極層３５の構成材料および平均厚さは、それぞれ、前記キャパシタ２００で記載した上部電極層２５と同様とすることができる。
【０１６０】
次に、カンチレバー３００の製造方法について説明する。
前述したカンチレバー３００は、例えば、次のようにして製造することができる。
【０１６１】
以下に示すカンチレバー３００の製造方法は、Ｓｉ基板１１を洗浄する工程（Ｓｉ基板洗浄工程）と、Ｓｉ基板１１上にバッファ層１２を形成する工程（バッファ層形成工程）と、バッファ層１２上に下部電極層（導電性酸化物層）１３を形成する工程（下部電極層形成工程）と、下部電極層１３上に圧電体層３４を形成する工程（圧電体層形成工程）と、下部電極層１３を取り出す工程（下部電極層取出工程）と、圧電体層３４上に上部電極層２５を形成する工程（上部電極層形成工程）とを有している。以下、各工程について、順次説明する。
【０１６２】
［１Ｃ］Ｓｉ基板洗浄工程
前記工程［１Ａ］と同様にして行う。
【０１６３】
［２Ｃ］バッファ層形成工程
前記工程［２Ａ］と同様にして行う。
【０１６４】
［３Ｃ］下部電極層形成工程
前記工程［３Ａ］と同様にして行う。
【０１６５】
［４Ｃ］圧電体層形成工程
次に、下部電極層１３上に圧電体層３４を形成する。これは、前記工程［４Ｂ］と同様にして行うことができる。
【０１６６】
なお、圧電体層３４の形成に先立って、前記第２ターゲットに代わり、電子デバイス用基板１００に対向して、前述したような圧電体層３４の構成元素を含む第３’ターゲット（圧電体層用ターゲット）が所定距離、離間して配置される。
【０１６７】
前記工程［３Ｃ］に引き続き、下部電極層１３上に、酸素プラズマおよび金属元素プラズマを含むプラズマを照射する。これにより、下部電極層１３上に、ペロブスカイト構造の強誘電体材料（前述した通りである）を含む圧電体層３４を、例えば菱面体晶（１００）配向等でエピタキシャル成長させて、膜状（薄膜または厚膜）に形成（堆積）する。
【０１６８】
圧電体層３４の形成における各条件は、各種金属元素プラズマ（プラズマプルーム）が、所定の比率（すなわち、ペロブスカイト構造の強誘電体材料における組成比）で、下部電極層１３上に到達し、かつ、圧電体層３４がエピタキシャル成長し得るものであればよく、例えば、次のようにすることができる。
【０１６９】
レーザー光の周波数としては、３０Ｈｚ以下程度とするのが好ましく、１５Ｈｚ以下程度とするのがより好ましい。
【０１７０】
レーザー光のエネルギー密度としては、０．５Ｊ／ｃｍ２以上程度とするのが好ましく、２Ｊ／ｃｍ２以上程度とするのがより好ましい。
【０１７１】
下部電極層１３（電子デバイス用基板１００）の温度としては、４５０〜７５０℃程度とするのが好ましく、５５０〜６５０℃程度とするのがより好ましい。
【０１７２】
電子デバイス用基板１００と第３’ターゲットとの距離としては、６０ｍｍ以下程度とするのが好ましく、４５ｍｍ以下程度とするのがより好ましい。
【０１７３】
また、真空装置内の酸素分圧としては、例えば、酸素ガス供給下で１×１０−３Ｔｏｒｒ以上程度とするのが好ましく、原子状酸素ラジカル供給下で１×１０−５Ｔｏｒｒ以上程度とするのが好ましい。
【０１７４】
また、このとき、レーザー光の照射時間（プラズマの下部電極層１３上への照射時間）を適宜設定することにより、圧電体層３４の平均厚さを前述したような範囲に調整することができる。このレーザー光の照射時間としては、前記各条件によっても異なるが、通常、３０〜２００分程度とするのが好ましく、８０〜１００分程度とするのがより好ましい。
以上のようにして、圧電体層３４が得られる。
【０１７５】
［５Ｃ］下部電極層取出工程
前記工程［５Ｂ］と同様にして行う。
【０１７６】
［６Ｃ］上部電極層形成工程
前記工程［６Ｂ］と同様にして行う。
【０１７７】
なお、前記ＳｉＯ２層３６は、前記工程［３Ｃ］および／または工程［４Ｃ］における各条件を適宜設定することにより、形成することができる。
【０１７８】
以上のような工程［１Ｃ］〜［６Ｃ］を経て、カンチレバー３００が製造される。
【０１７９】
以上、本発明の電子デバイス用基板、電子デバイス用基板の製造方法および電子デバイスについて、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
【０１８０】
例えば、本発明の電子デバイス用基板および電子デバイスを構成する各部は、同様の機能を発揮する任意のものと置換、または、その他の構成を追加することもできる。
【０１８１】
また、例えば、本発明の電子デバイス用基板の製造方法では、任意の工程を追加することもできる。
【０１８２】
【実施例】
次に、本発明の具体的実施例について説明する。
【０１８３】
（実施例１）
次のようにして、図１に示す電子デバイス用基板を製造した。
【０１８４】
−０Ａ− まず、Ｓｉ（１００）基板を用意した。なお、このＳｉ（１００）基板は、自然酸化膜が除去されておらず、自然酸化膜の平均厚さが２ｎｍのものを用意した。
【０１８５】
−１Ａ− 次に、Ｓｉ（１００）基板を脱脂洗浄した。
【０１８６】
Ｓｉ（１００）基板を、エチルアルコールとアセトンとの混合溶媒（除去液）に浸漬させ、かかる混合溶媒に超音波振動を与えつつ脱脂洗浄を行った。なお、エチルアルコールとアセトンとの配合比は、体積比で１：１とした。
【０１８７】
−２Ａ− 次に、Ｓｉ（１００）基板上に、ＳｒＯ層（バッファ層）を形成した。
【０１８８】
まず、Ｓｉ（１００）基板を基板ホルダーに装填し、室温での背圧１×１０−８Ｔｏｒｒの真空装置内に基板ホルダーごと設置した。
【０１８９】
次いで、Ｓｉ（１００）基板を、赤外線ランプを用いて、１０℃／分で７００℃まで加熱昇温した。
【０１９０】
なお、Ｓｉ（１００）基板の温度が５００℃以上で、Ｓｉ（１００）基板表面の自然酸化膜の一部がＳｉＯとして蒸発し、真空装置内の圧力が１×１０−６Ｔｏｒｒまで上昇したが、Ｓｉ（１００）基板の温度が７００℃に到達した時点では、真空装置内の圧力が５×１０−７Ｔｏｒｒで一定の値となった。
【０１９１】
このときのＳｉ（１００）基板の表面（上面）を、反射高速電子線回折（Reflection High Energy Electron Diffraction：ＲＨＥＥＤ）により、その場観察したパターンを図５（ａ）に示す。図５（ａ）に示すように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには回折パターンは観測されなかった。すなわち、Ｓｉ（１００）２×１による再構成表面は形成されておらず、Ｓｉ（１００）基板は、自然酸化膜で覆われていることが判った。
【０１９２】
次いで、真空装置内の圧力が一定（５×１０−７Ｔｏｒｒ）になった後、Ｓｉ（１００）基板（サンプル）に対向して配置されたＳｒＯ２ターゲット（第１ターゲット）表面に、ＡｒＦエキシマレーザー（波長：１９３ｎｍ）のパルス光（パルス長：１０ｎｓ）を入射し、ＳｒＯ２ターゲット表面にＳｒ、Ｏのプラズマプルームを発生させた。そして、これらのＳｒ、ＯのプラズマプルームをＳｉ（１００）基板に照射し、平均厚さが５ｎｍのＳｒＯ層を形成した。なお、このＳｒＯ層の形成は、以下に示す条件で行った。
【０１９３】
Figure 0004228569
得られたＳｒＯ層の表面（上面）を、反射高速電子線回折（ＲＨＥＥＤ）により、その場観察したパターンを図５（ｂ）に示す。図５（ｂ）に示すように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには、明らかな回折パターンが現れた。すなわち、ＳｒＯ層は、ＳｒＯ（１１０）／Ｓｉ（１００）、ＳｒＯ＜００１＞／／Ｓｉ＜０１１＞の方位関係にあるエピタキシャル成長をしていることが明らかとなった。
【０１９４】
−３Ａ− 次に、ＳｒＯ層上に、ＳｒＲｕＯ３層（導電性酸化物層）を形成した。
【０１９５】
まず、ＳｒＯ２ターゲットに代えて、ＳｒＲｕＯ３ターゲット（第２ターゲット）を、ＳｒＯ層が形成されたＳｉ基板（サンプル）に対向して設置した。
【０１９６】
次いで、ＳｒＲｕＯ３ターゲット表面に、ＡｒＦエキシマレーザー（波長：１９３ｎｍ）のパルス光（パルス長：１０ｎｓ）を入射し、ＳｒＲｕＯ３ターゲット表面にＳｒ、Ｒｕ、Ｏのプラズマプルームを発生させた。そして、これらのＳｒ、Ｒｕ、ＯのプラズマプルームをＳｒＯ層上に照射し、平均厚さが１００ｎｍのＳｒＲｕＯ３層を形成した。なお、このＳｒＲｕＯ３層の形成は、以下に示す条件で行った。
【０１９７】
Figure 0004228569
得られたＳｒＲｕＯ３層の表面（上面）を、反射高速電子線回折（ＲＨＥＥＤ）により、その場観察したパターンを図５（ｃ）に示す。図５（ｃ）に示すように、Ｓｉ＜０１１＞方向からのＲＨＥＥＤパターンには、明らかな回折パターンが現れた。すなわち、ＳｒＲｕＯ３層は、擬立方晶でＳｒＲｕＯ３（１００）／ＳｒＯ（１１０）／Ｓｉ（１００）、ＳｒＲｕＯ３＜０１０＞／／ＳｒＯ＜００１＞／／Ｓｉ＜０１１＞の方位関係があるエピタキシャル成長していることが明らかとなった。
【０１９８】
また、ＳｒＲｕＯ３層の表面（上面）を、Ｘ線回折（X-ray Diffraction：ＸＲＤ）θ−２θスキャンにより解析した結果を図６に示す。図６に示すように、Ｓｉ（２００）、Ｓｉ（４００）のピークと一緒に擬立方晶ＳｒＲｕＯ３（１００）、ＳｒＲｕＯ３（２００）のピークが顕著に観察された。この結果は、（１００）配向であるというＲＨＥＥＤの観察結果と一致した。
【０１９９】
さらに、ＳｒＲｕＯ３（２００）ピークを、ωスキャンにより解析した結果を図７に示す。図７に示すように、ＳｒＲｕＯ３（２００）ピークは、半値幅が１．９度であり、結晶性にも優れていることが明らかとなった。この結果は、ＳｒＲｕＯ３層がペロブスカイト構造の強誘電体材料をエピタキシャル成長させる下地としても、有用であることを示唆するものであった。
【０２００】
また、ＳｒＲｕＯ３層の電気抵抗率を、４端子法により測定した結果を図８に示す。図８に示すように、ＳｒＲｕＯ３層は、室温でρ＝５５０μΩｃｍの良好な値が得られ、かつ、５０Ｋから室温までの広い温度範囲にわたって金属的な温度依存性を示していた。この結果は、ＳｒＲｕＯ３層が、電極（電極薄膜）としての基本特性にも問題のないことを示唆するものであった。
【０２０１】
（実施例２）
次のようにして、図３に示す強誘電体キャパシタを製造した。
【０２０２】
−０Ｂ−〜−３Ｂ− 前記工程−０Ａ−〜−３Ａ−と同様にして、電子デバイス用基板を製造した。
【０２０３】
−４Ｂ− 次に、ＳｒＲｕＯ３層上に、Ｐｂ（Ｚｒ０．３Ｔｉ０．７）Ｏ３（ＰＺＴ）層（強誘電体層）を形成した。
【０２０４】
まず、ＳｒＲｕＯ３ターゲットに代えて、ＰＺＴターゲット（第３ターゲット）を、電子デバイス用基板（サンプル）に対向して設置した。
【０２０５】
次いで、ＰＺＴターゲット表面に、ＡｒＦエキシマレーザー（波長：１９３ｎｍ）のパルス光（パルス長：１０ｎｓ）を入射し、ＰＺＴターゲット表面にＰｂ、Ｚｒ、Ｔｉ、Ｏのプラズマプルームを発生させた。そして、これらのＰｂ、Ｚｒ、Ｔｉ、ＯのプラズマプルームをＳｒＲｕＯ３層上に照射し、平均厚さが１５０ｎｍのＰＺＴ層を形成した。なお、このＰＺＴ層の形成は、以下に示す条件で行った。
【０２０６】
Figure 0004228569
【０２０７】
−５Ｂ− 次に、ＳｒＲｕＯ３層の取り出しを行った。
これは、硝酸系エッチング液を用いたフォトリソグラフィー法により、ＰＺＴ層の一部を除去することにより行った。
【０２０８】
−６Ｂ− 次に、ＰＺＴ層上に、平均厚さが１００ｎｍのＰｔ電極（上部電極層）を形成した。
【０２０９】
まず、ＰＺＴ層上に、スパッタリング法により、平均厚さが１００ｎｍのマスク層をパターン形成した。
次いで、蒸着法により、Ｐｔ層を形成した。
【０２１０】
次いで、マスク層を除去することにより、Ｐｔ電極を得た。
なお、得られた強誘電体キャパシタは、Ｐｔ／ＰＺＴ（００１）／ＳｒＲｕＯ３（１００）／ＳｒＯ（１１０）／Ｓｉ（１００）、面内でＰＺＴ＜０１０＞／／ＳｒＲｕＯ３＜０１０＞／／ＳｒＯ＜００１＞／／Ｓｉ＜０１１＞の方位関係にあった。すなわち、ＰＺＴ層が、正方晶（００１）配向でエピタキシャル成長していることが明らかとなった。
【０２１１】
また、得られた強誘電体キャパシタについて、周波数１ｋＨｚ、振幅１００ｋＶ／ｃｍの電界を印加して、Ｐ−Ｅヒステリシス測定を行った。その結果、この強誘電体キャパシタでは、残留分極Ｐｒが９０μＣ／ｃｍ２であった。この結果は、無配向ＰＺＴ層を用いた強誘電体キャパシタの残留分極Ｐｒが５０μＣ／ｃｍ２であるのと比較して、より高い特性を示すものであった。
【０２１２】
（実施例３）
次のようにして、図４に示す圧電薄膜カンチレバーを製造した。
【０２１３】
−０Ｃ−〜−３Ｃ− Ｓｉ（１００）基板に代わり、Ｓｉ（１１０）基板を用いた以外は、前記工程−０Ｂ−〜−３Ｂ−と同様にして、電子デバイス用基板を製造した。
【０２１４】
−４Ｃ− 次に、ＳｒＲｕＯ３層上に、Ｐｂ（Ｚｒ０．３Ｔｉ０．７）Ｏ３（ＰＺＴ）層（圧電体層）を形成した。
【０２１５】
まず、ＳｒＲｕＯ３ターゲットに代えて、ＰＺＴターゲット（第３’ターゲット）を、電子デバイス用基板（サンプル）に対向して設置した。
【０２１６】
次いで、ＰＺＴターゲット表面に、ＡｒＦエキシマレーザー（波長：１９３ｎｍ）のパルス光（パルス長：１０ｎｓ）を入射し、ＰＺＴターゲット表面にＰｂ、Ｚｒ、Ｔｉ、Ｏのプラズマプルームを発生させた。そして、これらのＰｂ、Ｚｒ、Ｔｉ、ＯのプラズマプルームをＳｒＲｕＯ３層上に照射し、平均厚さが９００ｎｍのＰＺＴ層を形成した。なお、このＰＺＴ層の形成は、以下に示す条件で行った。
【０２１７】
Figure 0004228569
なお、本工程−４Ｃ−において、Ｓｉ基板のＳｒＯ層との界面には、平均厚さが５００ｎｍのＳｉＯ２層が形成された。
【０２１８】
−５Ｃ− 前記工程−５Ｂ−と同様にして行った。
【０２１９】
−６Ｃ− Ｐｔに代わり、Ｉｒを用いた以外は、前記−６Ｂ−と同様にしてＩｒ電極（上部電極層）を形成した。
【０２２０】
なお、得られた圧電薄膜カンチレバーは、Ｉｒ／ＰＺＴ（１００）／ＳｒＲｕＯ３（１００）／ＳｒＯ（１１０）／ＳｉＯ２／Ｓｉ（１１０）、面内でＰＺＴ＜０１０＞／／ＳｒＲｕＯ３＜０１０＞／／ＳｒＯ＜００１＞／／Ｓｉ＜００１＞の方位関係にあった。すなわち、ＰＺＴ層が、菱面体晶（１００）配向でエピタキシャル成長していることが明らかとなった。
【０２２１】
また、得られた圧電薄膜カンチレバーについて、周波数１ｋＨｚ、振幅１００ｋＶ／ｃｍの電界を印加して電界歪み特性の測定を行った。その結果、この圧電薄膜カンチレバーでは、圧電定数ｄ３１が２００ｐＣ／Ｎであった。この結果は、無配向ＰＺＴ層を用いた圧電薄膜カンチレバーの電圧定数ｄ３１が１６０ｐＣ／Ｎであるのと比較して、圧電素子としてのより高い電界歪み特性を有していることを示すものであった。これは、ＰＺＴ層（圧電体層）の各ドメインの分極軸と電界とのなす角が等しくなるときに圧電効果が増大するエンジニアードドメインの効果であると考えられる。
【０２２２】
【発明の効果】
以上述べたように、本発明によれば、Ｓｉ基板上にエピタキシャル成長により形成され、ＮａＣｌ構造の金属酸化物を含むバッファ層を設けたので、このバッファ層上に、ペロブスカイト構造の金属酸化物を含む導電性酸化物層を、立方晶（１００）配向または擬立方晶（１００）配向でエピタキシャル成長により形成することができる。
【０２２３】
すなわち、本発明によれば、立方晶（１００）配向または擬立方晶（１００）配向でエピタキシャル成長により形成され、ペロブスカイト構造の金属酸化物を含む導電性酸化物層を有する電子デバイス用基板を提供することができる。
【０２２４】
また、このような電子デバイス用基板を用いることにより、各種特性に優れた電子デバイスを最適な構造で実現することができる。
【図面の簡単な説明】
【図１】本発明の電子デバイス用基板の実施形態を示す断面図である。
【図２】本発明の電子デバイス用基板の製造方法を説明するための図である。
【図３】本発明の電子デバイスをキャパシタに適用した場合の実施形態を示す断面図である。
【図４】本発明の電子デバイスをカンチレバーに適用した場合の実施形態を示す断面図である。
【図５】実施例１で製造した電子デバイス用基板における各層（各部）の表面を、反射高速電子線回折によりその場観察したパターンを示す写真である。
【図６】実施例１で製造した電子デバイス用基板におけるＳｒＲｕＯ３層の表面を、Ｘ線回折θ−２θスキャンにより解析した結果を示すグラフである。
【図７】図４に示すＳｒＲｕＯ３（２００）ピークを、ωスキャンにより解析した結果を示すグラフである。
【図８】実施例１で製造した電子デバイス用基板におけるＳｒＲｕＯ３層の電気抵抗率を、４端子法により測定した結果を示すグラフである。
【符号の説明】
１００ 電子デバイス用基板
１１ Ｓｉ基板
１２ バッファ層
１３ 導電性酸化物層（下部電極層）
１４ 自然酸化膜
２００ キャパシタ
２４ 強誘電体層
２５ 上部電極層
３００ カンチレバー
３４ 圧電体層
３５ 上部電極層
３６ ＳｉＯ２層

Claims (2)

  1. 平均厚さが２ｎｍの自然酸化膜を有するＳｉ（１００）基板を用意する工程と、
    前記Ｓｉ（１００）基板に対して脱脂洗浄を行う工程と、
    前記Ｓｉ（１００）基板を真空装置内に設置する工程と、
    前記Ｓｉ（１００）基板を赤外線ランプで７００℃まで昇温して、最終的な前記真空装置内の圧力を５×１０−７Ｔｏｒｒとして、前記自然酸化膜の一部をＳｉＯとして蒸発させる工程と、
    前記真空装置内にて、ＳｒＯ２ターゲットの表面にレーザー光を照射することにより、該ＳｒＯ ２ ターゲットの表面に酸素プラズマおよびＳｒプラズマを有するプラズマを発生させ、発生させた該プラズマを前記Ｓｉ（１００）基板上に照射して、該Ｓｉ（１００）基板上に立方晶（１１０）配向を有するＳｒＯ層を形成する工程と、
    前記ＳｒＯ層上に擬立方晶（１００）配向を有するＳｒＲｕＯ３層を形成する工程と、をこの順番で有する電子デバイス用基板の製造方法。
  2. 請求項１の電子デバイス用基板の製造方法を有する、電子デバイスの製造方法。
JP2001362742A 2001-11-28 2001-11-28 電子デバイス用基板の製造方法及び電子デバイスの製造方法 Expired - Fee Related JP4228569B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001362742A JP4228569B2 (ja) 2001-11-28 2001-11-28 電子デバイス用基板の製造方法及び電子デバイスの製造方法
US10/303,955 US6822302B2 (en) 2001-11-28 2002-11-26 Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device
CNB021536236A CN1311518C (zh) 2001-11-28 2002-11-27 电子装置用衬底，电子装置用衬底的制造方法，及电子装置
US10/968,957 US7247551B2 (en) 2001-11-28 2004-10-21 Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001362742A JP4228569B2 (ja) 2001-11-28 2001-11-28 電子デバイス用基板の製造方法及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2003163176A JP2003163176A (ja) 2003-06-06
JP4228569B2 true JP4228569B2 (ja) 2009-02-25

Family

ID=19173193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001362742A Expired - Fee Related JP4228569B2 (ja) 2001-11-28 2001-11-28 電子デバイス用基板の製造方法及び電子デバイスの製造方法

Country Status (3)

Country Link
US (2) US6822302B2 (ja)
JP (1) JP4228569B2 (ja)
CN (1) CN1311518C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142479A (ja) * 2001-11-02 2003-05-16 Fujitsu Ltd 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置
US7279823B2 (en) 2002-05-15 2007-10-09 Seiko Epson Corporation Piezoelectric actuator and liquid jet head
US7009235B2 (en) * 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
JP3974096B2 (ja) * 2002-09-20 2007-09-12 キヤノン株式会社 圧電体素子及びインクジェット記録ヘッド
US6979938B2 (en) * 2003-06-18 2005-12-27 Xerox Corporation Electronic device formed from a thin film with vertically oriented columns with an insulating filler material
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
JP2005150694A (ja) * 2003-10-23 2005-06-09 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP4915041B2 (ja) * 2004-03-26 2012-04-11 株式会社豊田中央研究所 異方形状粉末の製造方法
JP5266609B2 (ja) * 2005-03-28 2013-08-21 富士ゼロックス株式会社 圧電素子、液滴吐出ヘッド、液滴吐出装置
JP4258530B2 (ja) * 2006-06-05 2009-04-30 日立電線株式会社 圧電薄膜素子
US7976634B2 (en) 2006-11-21 2011-07-12 Applied Materials, Inc. Independent radiant gas preheating for precursor disassociation control and gas reaction kinetics in low temperature CVD systems
WO2010026899A1 (ja) * 2008-09-04 2010-03-11 株式会社カネカ 透明電極付き基板および透明電極付き基板の製造方法
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
WO2014021850A1 (en) * 2012-07-31 2014-02-06 Hewlett-Packard Development Company, L.P. Thin film stack
US10043565B2 (en) * 2014-03-14 2018-08-07 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory based on remanent displacement and method
US9385306B2 (en) * 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
DE102016102501A1 (de) * 2016-02-12 2017-08-17 Technische Universität Darmstadt Mikroelektronische Elektrodenanordnung
CN105845554B (zh) * 2016-04-02 2018-10-02 中国科学院上海光学精密机械研究所 一种超薄光学薄膜衬底硅片的清洗方法
CN107342357B (zh) * 2016-04-28 2022-08-16 新科实业有限公司 薄膜压电元件及其制造方法
JP7011760B2 (ja) * 2016-11-15 2022-01-27 アドバンストマテリアルテクノロジーズ株式会社 膜構造体の製造方法
CN110581217B (zh) * 2019-09-06 2023-04-18 河北师范大学 在单晶硅基片上外延生长制备双层钙钛矿锰氧化物薄膜的方法
CN111682100B (zh) * 2020-07-07 2022-05-13 中国科学技术大学 压电产生装置及其制作方法、微机电***
WO2023176756A1 (ja) * 2022-03-14 2023-09-21 株式会社Gaianixx 圧電体、積層構造体、電子デバイス、電子機器及びこれらの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354116A (ja) * 1989-07-24 1991-03-08 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜および作製方法
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
US5866238A (en) * 1994-05-05 1999-02-02 Minolta Co., Ltd. Ferroelectric thin film device and its process
US5589284A (en) * 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
JPH1022463A (ja) * 1996-07-02 1998-01-23 Sony Corp 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ
US6060735A (en) * 1996-09-06 2000-05-09 Kabushiki Kaisha Toshiba Thin film dielectric device
US6113690A (en) * 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate
WO2000017929A1 (fr) * 1998-09-22 2000-03-30 Hitachi, Ltd. Dispositif ferroelectrique et composant a semi-conducteur
JP2001122698A (ja) 1999-10-26 2001-05-08 Seiko Epson Corp 酸化物電極薄膜
US20010013313A1 (en) * 2000-02-10 2001-08-16 Motorola, Inc. Apparatus for fabricating semiconductor structures and method of forming the structures
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode
US6756139B2 (en) * 2002-03-28 2004-06-29 The Regents Of The University Of California Buffer layers on metal alloy substrates for superconducting tapes
JP4457587B2 (ja) * 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法

Also Published As

Publication number Publication date
US20050079735A1 (en) 2005-04-14
CN1421900A (zh) 2003-06-04
US6822302B2 (en) 2004-11-23
US7247551B2 (en) 2007-07-24
US20030132477A1 (en) 2003-07-17
CN1311518C (zh) 2007-04-18
JP2003163176A (ja) 2003-06-06

Similar Documents

Publication Publication Date Title
JP4228569B2 (ja) 電子デバイス用基板の製造方法及び電子デバイスの製造方法
JP4457587B2 (ja) 電子デバイス用基体の製造方法及び電子デバイスの製造方法
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
Lee et al. Heteroepitaxial growth of BaTiO3 films on Si by pulsed laser deposition
JP5853753B2 (ja) ペロブスカイト機能積層膜
JP2021166302A (ja) 成膜装置及び膜構造体
JP2001085624A (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP2014116443A (ja) 圧電体素子および圧電体素子の製造方法
Zhu et al. Enhanced ferroelectric properties of highly (100) oriented Pb (Zr 0.52 Ti 0.48) O 3 thick films prepared by chemical solution deposition
JP3608459B2 (ja) 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
JP6720665B2 (ja) 強誘電体素子及びその製造方法
JPH04133369A (ja) 誘電体薄膜と薄膜デバイスとそれらの製造方法
Zhu et al. Piezoelectric PZT thick films on LaNiO3 buffered stainless steel foils for flexible device applications
Goel et al. Processing and dielectric properties of sol-gel derived PMN-PT (68: 32) thin films
Pignolet et al. Large area pulsed laser deposition of aurivilliustype layered perovskite thin films
JP2000349362A (ja) 圧電デバイスおよびその製造方法
TW202112670A (zh) 壓電體膜之製造方法、壓電體膜及壓電元件
Ren et al. Studies of a PT/PZT/PT sandwich structure for feram applications using sol-gel processing
Wang et al. Deposition of PZT thin films by hybrid process comprising sol-gel method and laser ablation for microscanners
JPH11103027A (ja) 強誘電体薄膜及び強誘電体薄膜素子の製造方法、並びに強誘電体薄膜構造及び強誘電体薄膜素子
LinTao et al. Study of Ferroelectric PbTiO3 Thin Films
Jambunathan et al. Reactive sputter deposition of PZT thin films for resonance frequency tuning of MEMS vibration energy harvester
He et al. Relaxor Ferroelectric 0.2 PZN-0.8 PZT (53/47) Thick Films Fabricated Using a MOD Process
Zhang et al. Ferroelectric PbTiO3 thin films
Hong et al. Microstructural Investigation of $ Ba_ {0.7} Sr_ {0.3} TiO_3 $(BST) Thin Films on Various Electrodes and Buffers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees