JP4223218B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP4223218B2
JP4223218B2 JP2002038053A JP2002038053A JP4223218B2 JP 4223218 B2 JP4223218 B2 JP 4223218B2 JP 2002038053 A JP2002038053 A JP 2002038053A JP 2002038053 A JP2002038053 A JP 2002038053A JP 4223218 B2 JP4223218 B2 JP 4223218B2
Authority
JP
Japan
Prior art keywords
film
anode
insulating film
bank
organic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002038053A
Other languages
Japanese (ja)
Other versions
JP2002334790A (en
JP2002334790A5 (en
Inventor
裕和 山形
舜平 山崎
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002038053A priority Critical patent/JP4223218B2/en
Publication of JP2002334790A publication Critical patent/JP2002334790A/en
Publication of JP2002334790A5 publication Critical patent/JP2002334790A5/ja
Application granted granted Critical
Publication of JP4223218B2 publication Critical patent/JP4223218B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電界を加えることで発光が得られる有機化合物を含む膜(以下、「有機化合物層」と記す)と、陽極と、陰極と、を有する発光素子を用いた発光装置とその作製方法に関する。本発明では特に、従来よりも駆動電圧が低く、なおかつ素子の寿命が長い発光素子を用いた発光装置に関する。なお、本明細書中における発光装置とは、発光素子を用いた画像表示デバイスもしくは発光デバイスを指す。また、発光素子にコネクター、例えば異方導電性フィルム((FPC: Flexible Printed Circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て発光装置に含むものとする。
【0002】
【従来の技術】
薄型軽量・高速応答性・直流低電圧駆動などの特性から、発光素子は次世代のフラットパネルディスプレイ素子として注目されている。また、自発光型であり視野角が広いことから、視認性も比較的良好であり、電気器具の表示画面に用いる素子として有効と考えられており、盛んに開発されてきている。
【0003】
電界を加えることにより発光する発光素子の発光機構は、電極間に有機化合物層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化合物層中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光すると言われている。なお、有機化合物が形成する分子励起子の種類としては、一重項励起状態と三重項励起状態が可能であるが、本明細書中ではどちらの励起状態が発光に寄与する場合も含むこととする。
【0004】
このような発光素子は、駆動方法の違いによりパッシブマトリクス型(単純マトリクス型)とアクティブマトリクス型とに分類される。しかし、QVGA以上の画素数を有する高精細な表示が可能であることから、特にアクティブマトリクス型のものが注目されている。
【0005】
発光素子を有するアクティブマトリクス型の発光装置は、図2に示すような素子構造を有しており、基板201上にTFT202が形成され、TFT202上には、層間絶縁膜203が形成される。
【0006】
そして、層間絶縁膜203上には、配線204によりTFT202と電気的に接続された陽極(画素電極)205が形成される。陽極205を形成する材料としては、仕事関数の大きい透明性導電材料が適しており、ITO(indium tin oxides)、酸化スズ(SnO2)、酸化インジウムと酸化亜鉛(ZnO)からなる合金、金の半透過膜、ポリアニリンなどが提案されている。このうちでITOは、バンドギャップが約3.75eVであり、可視光の領域で高い透明性を持つことから最も多く用いられている。
【0007】
陽極205上には、有機化合物層206が形成される。なお、本明細書では、陽極と陰極の間に設けられた全ての層を有機化合物層と定義する。有機化合物層206には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
【0008】
有機化合物層206を形成した後で、陰極207を形成することにより、発光素子209が形成される。陰極としては仕事関数の小さい金属(代表的には周期表の1族もしくは2族に属する金属)を用いることが多い。なお、本明細書においては、このような金属(アルカリ金属とアルカリ土類金属を含めて)を「アルカリ金属」と呼ぶ。
【0009】
また、陽極の端部を覆うように形成され、この部分で陰極と陽極とがショートすることを防ぐために有機樹脂材料からなるバンク208が形成されている。
【0010】
なお、図2では、一画素に形成される発光素子しか示していないが、実際には、これらが画素部に複数形成されることによりアクティブマトリクス型の発光装置が形成される。
【0011】
【発明が解決しようとする課題】
上記した従来の発光装置の構造において、層間絶縁膜上に形成された陽極(透明導電膜)とは熱膨張率が異なる。このように熱膨張率の異なる材料が接した構造で加熱処理を行うと、熱膨張が小さい材料(この場合、陽極)の界面において、亀裂が生じてしまう。陽極は、有機化合物層に発光に関与する正孔を注入する電極であり、その陽極にクラックが発生すると正孔の発生に悪影響を及ぼしたり、注入される正孔が減少したり、さらにこのクラックが発光素子自身の劣化の原因となると考えられる。また、陽極表面の凹凸が、正孔の発生や注入に悪影響を及ぼしたり、注入される正孔が減少したり、さらにこのクラックが発光素子自身の劣化の原因とも考えられる。
【0012】
さらに、有機化合物層は酸素や水分により劣化しやすいという性質を有しているが、層間絶縁膜として用いられる材料はポリイミド、ポリアミド、アクリルと言った有機樹脂材料が多く、これらの材料を用いて形成された層間絶縁膜から発生した酸素等の気体により発光素子が劣化してしまうという問題があった。
【0013】
さらに、発光素子の陰極材料には、TFTの特性に致命的な打撃を与えかねないAl、Mgといったアルカリ金属材料が用いられている。TFTの活性層にアルカリ金属が混入すると、TFTの電気的な特性が変動してしまい、経時的な信頼性の確保ができなくなってしまう。
【0014】
TFTの特性を損なわないようにするためには、TFTの作製工程処理室(クリーンルーム)と発光素子の作製工程処理室(クリーンルーム)とを離すことで、TFTの活性層がアルカリ金属によって汚染されないようにすることが好ましい。しかし、アルカリ金属による汚染を防ぐために、処理室(クリーンルーム)の移動等が工程に含まれると、今度は、TFT基板を空中のゴミ等で汚染してしまったり、帯電によりTFT素子を破壊してしまったりという問題が生じてしまう。
【0015】
そこで、従来より劣化しにくい構造の発光素子により上記した課題を解決した寿命の長い発光素子を作製し、高品質な発光装置とその作製方法を提供することを課題とする。
【0016】
【課題を解決する手段】
本発明は、絶縁体上に形成されたTFT上に層間絶縁膜を形成し、前記層間絶縁膜上に絶縁膜を形成し、配線を介して前記TFTに電気的に接続された陽極を形成し、前記陽極および前記配線を覆う樹脂絶縁膜を形成し、エッチングしてバンクを形成し、加熱処理した後、前記陽極を拭浄し、前記陽極および前記バンクを覆って絶縁膜を形成することを特徴としている。
【0017】
このように層間絶縁膜と陽極との間に、絶縁膜を形成することによって、熱膨張率のことなる材料が接した状態で加熱処理する場合に生じるクラックの発生を低減することができ、発光素子の長寿命化につながる。また、層間絶縁膜から発生するガスや水分が発光素子に到達するのを防ぐことができる。この絶縁膜は、無機絶縁膜の他に、プラズマ処理によって表面改質を行い形成された硬化膜、もしくはDLC膜でもよい。
【0018】
さらに、陽極を拭浄することにより、陽極表面の凹凸を平坦化したり、陽極表面のゴミを除去したりすることができる。
【0019】
また、陽極および前記バンクを覆って絶縁膜を形成することにより、有機化合物層に注入される正孔と電子の量のバランスを整える効果も期待できる。
【0020】
また、他の発明の構成は、バンクを形成するための樹脂絶縁膜を形成した後、アルカリ金属等の汚染を回避できる処理室に移動させた後に、前記樹脂絶縁膜をエッチングすることで、バンクを形成することを特徴としている。
【0021】
このようにTFTの半導体膜を保護する絶縁膜を形成した後、さらに帯電防止処理を行って、TFT基板を形成する第1の処理室(第1のクリーンルーム)と発光素子を形成する第2の処理室(第2のクリーンルーム)とをわけることにより、発光素子の陰極材料に用いられるAl、Mgといったアルカリ金属材料からTFTの活性層にアルカリ金属が混入してしまう危険性を低減することができ、TFTの電気的な特性、経時的な信頼性を向上させることができる。
【0022】
帯電防止膜には、バンクを形成するための樹脂絶縁膜、陽極や配線に影響を及ぼさず簡単に除去できる材料を用いる。そのような材料としては、帯電防止に必要な程度の導電性(10−8[S/m])を持つ材料が適している。一般的には有機導体が用いられており、導電性高分子をスピン塗布法、導電性低分子を蒸着法等により形成する。具体的には、ポリエチレンジオキシチオフェン(略称;PEDOT)、ポリアニリン(略称;PAni)、グリセリン脂肪酸エステル、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテル、N,N-ビス(2-ヒドロキシエチル)アルキルアミン[アルキルジエタノールアミン]、N-2-ヒドロキシエチル-N-2ヒドロキシアルキルアミン[ヒドロキシアルキルモノエタノールアミン]、ポリオキシエチレンアルキルアミン、ポリオキシエチレンアルキルアミン脂肪酸エステル、アルキルジエタノールアマイド、アルキルスルホン酸塩、アルキルベンゼンスルホン酸塩、アルキルホスフェート、テトラアルキルアンモニウム塩、トリアルキルベンジルアンモニウム塩、アルキルベタイン、アルキルイミダゾリウムベタイン等が挙げられる。これらの材料は水や有機溶剤で簡単に除去することができる。さらに、絶縁性の材料、例えばポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)などの有機絶縁体も帯電防止膜として用いることができる。これら帯電防止膜は全ての実施例に応用可能である。
【0023】
また、他の発明の構成は、バンクを形成し、陽極の加熱処理を行って結晶化した後、前記バンク表面をプラズマ処理する工程を含むことを特徴としている。
【0024】
このようにバンク表面をプラズマ処理して表面改質を行い硬化膜を形成することにより、バンクから水分が放出され発光素子を劣化させるのを防ぐことができる。
【0025】
【発明の実施の形態】
基板100上にTFT101を形成する。ここで示したTFTは、発光素子に流れる電流を制御するためのTFTであり、本明細書中においては電流制御用TFT101と称する(図1(A))。
【0026】
次いで、電流制御用TFT101上に、層間絶縁膜102を形成し平坦化を行う。層間絶縁膜102としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、エポキシ系樹脂膜、BCB(ベンゾシクロブテン)といった有機樹脂材料を用いることができ、平均膜厚を1.0〜2.0μm程度で形成する。層間絶縁膜102を形成することにより、良好に平坦化を行うことができる。また、有機樹脂材料は、一般に誘電率が低いため、寄生容量を低減できる。
【0027】
次いで、層間絶縁膜102からの脱ガスが発光素子に悪影響を及ぼさないように層間絶縁膜102上に第1の絶縁膜103を形成する。第1の絶縁膜103は、無機絶縁膜、代表的には、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すればよく、プラズマCVD法で反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(13.56MHz)で電力密度0.1〜1.0W/cm2で放電させて形成する。もしくは、層間絶縁膜表面にプラズマ処理をして、水素、窒素、ハロゲン化炭素、弗化水素または希ガスから選ばれた一種または複数種の気体元素を含む硬化膜を形成してもよい。
【0028】
その後、所望のパターンのレジストマスクを形成し、電流制御用TFT101のドレイン領域に達するコンタクトホールを形成して、配線104を形成する。配線材料としては、導電性の金属膜としてAlやTiの他、これらの合金材料を用い、スパッタ法や真空蒸着法で成膜した後、所望の形状にパターニングすればよい。
【0029】
次いで、発光素子の陽極となる透明導電膜105を形成する。透明導電膜105としては、代表的には酸化インジウム・スズ(ITO)または酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いて形成する。
【0030】
続いて、透明導電膜105をエッチングして陽極を形成する。その後にバンク107を形成し、230〜350℃で加熱処理を行う。なお、本明細書中では、陽極上に開口部を有し、かつ陽極端部を覆って設けられた絶縁膜のことをバンクと称する(図1(B)、(C))。
【0031】
次いで、陽極106の表面を洗浄液とともにPVA(ポリビニルアルコール)系の多孔質体を用いて拭い、陽極106表面の平坦化およびゴミ等の除去を行う。なお、本明細書において、陽極表面をPVA(ポリビニルアルコール)系の多孔質体などを用いて拭い、平坦化およびゴミの除去を行う処理のことを拭浄と称することとする。
【0032】
陽極の表面を拭浄処理した後、第2の絶縁膜110を形成し、第2の絶縁膜110上に有機化合物層111、陰極112を形成する。第2の絶縁膜110は、ポリイミド、ポリアミド、アクリル等の有機樹脂絶縁膜をスピンコート法を用いて、1〜5nmの膜厚で形成する。
【0033】
有機化合物層111は、発光層の他に正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層およびバッファー層といった複数の層を組み合わせて積層し形成される。有機化合物層111としての膜厚は、10〜400nm程度が好ましい。
【0034】
陰極112は、有機化合物層111成膜後に、蒸着法により形成する。陰極112となる材料としては、MgAgやAl−Li合金(アルミニウムとリチウムの合金)の他に、周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いても良い。なお、陰極112の膜厚は、80〜200nm程度が好ましい。
【0035】
ここで、拭浄処理を行うことによる透明性導電膜の表面の状態について、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて表面観察を行った結果を図14〜16に示す。
【0036】
なお、本実施例における表面観察には、ガラス基板上に110nmの膜厚で成膜されたITO膜を250℃で熱処理することにより結晶化したものを測定表面として用いる。
【0037】
図14、15においてAFMにより観察された基板表面の凹凸形状を示す。なお、図14には、拭浄処理前の測定表面を観察した結果を示し、図15には、拭浄処理後の測定表面を観察した結果を示す。
【0038】
図16には、拭浄用のPVA系の多孔質材料としてベルクリン(小津産業製)を用いた拭浄処理の前後における平均面粗さ(Ra)を示している。なお、ここでいう平均面粗さとは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものである。この結果から、拭浄処理後は、測定表面における平均面粗さは小さくなり、平坦性が増していることが分かる。また、図16の結果より、透明性導電膜の表面の平均面粗さは、0.9nm以下(好ましくは0.85nm以下)であることが分かる。
【0039】
【実施例】
(実施例1)
本実施例においては、本発明を用いて作製される発光素子について説明する。なお、ここでは、同一基板上に本発明の発光素子を有する画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法の一例について図3〜図6を用いて説明する。
【0040】
まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板900を用いる。なお、基板900としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0041】
次いで、図3(A)に示すように、基板900上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地絶縁膜901を形成する。本実施例では下地絶縁膜901として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地絶縁膜901の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜901aを10〜200nm(好ましくは50〜100nm)形成する。本実施例では、膜厚50nmの酸化窒化珪素膜901a(組成比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地絶縁膜901の2層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜901bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化珪素膜901b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
【0042】
次いで、下地絶縁膜901上に半導体層902〜905を形成する。半導体層902〜905は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層902〜905の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55nmの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィー法を用いたパターニング処理によって、半導体層902〜905を形成した。
【0043】
また、半導体層902〜905を形成した後、TFTのしきい値を制御するために、半導体層902〜905に微量な不純物元素(ボロンまたはリン)をドーピングしてもよい。
【0044】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数30〜300kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜90%として行えばよい。
【0045】
次いで、半導体層902〜905を覆うゲート絶縁膜906を形成する。ゲート絶縁膜906はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0046】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0047】
そして、ゲート絶縁膜906上にゲート電極を形成するための耐熱性導電層907を200〜400nm(好ましくは250〜350nm)の厚さで形成する。耐熱性導電層907は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良い。本実施例ではW膜を300nmの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF6)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9〜99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0048】
一方、耐熱性導電層907にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することができるが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、Ta膜の下地にTaN膜を形成すればα相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層907の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層907、908中に微量に存在しているアルカリ金属元素が第1の形状のゲート絶縁膜906に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層907は抵抗率を10〜50μΩcmの範囲ですることが好ましい。
【0049】
本実施例においては、第1層目の導電層(第1導電膜907)にTaN膜、第2層目の導電層(第2導電膜908)にW膜を形成した(図3(A))。
【0050】
次に、フォトリソグラフィーの技術を使用してレジストによるマスク909を形成する。そして、第1のエッチング処理を行う。第1のエッチング処理は、第1のエッチング条件および第2のエッチング条件で行われる。
【0051】
本実施例ではICPエッチング装置を用い、エッチング用ガスにCl2とCF42を用い、それぞれのガス流量比を25/25/10とし、1Paの圧力で3.2W/cm2のRF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも224mW/cm2のRF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。第1のエッチング条件によりW膜をエッチングする。続いて、レジストからなるマスクを除去せずに第2のエッチング条件に変えてエッチング用ガスにCF4およびCl2を用いて、それぞれのガス流量比を30/30sccmとし、1Paの圧力でRF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
【0052】
第1のエッチング処理により第1のテーパ形状を有する導電層910〜913が形成される。導電層910〜913のテーパー部の角度は15〜30°となるように形成される。残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化シリコン膜(ゲート絶縁膜906)の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる(図3(B))。
【0053】
そして、第1のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、レジストからなるマスク909を除去せずにn型を付与する不純物元素添加の工程を行う。半導体層902〜905の一部に第1のテーパ形状を有する導電膜910〜913をマスクとして自己整合的に不純物を添加し、第1のn型不純物領域914〜917を形成する。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用い、イオンドープ法により第1のn型不純物領域914〜917には1×1020〜1×1021atoms/cm3の濃度範囲でn型を付与する不純物元素が添加される(図3(B))。
【0054】
次にレジストからなるマスクを除去せずに第2のエッチング処理を行う。第2のエッチング処理は、第3のエッチング条件および第4のエッチング条件で行う。第2のエッチング処理も第1のエッチング処理と同様にICPエッチング装置により行い、エッチングガスにCF4およびCl2を用い、それぞれのガス流量比を30/30sccmとし、1Paの圧力でRF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第3のエッチング条件により、W膜およびTaN膜とも同程度にエッチングされた導電膜918〜921が形成される(図3(C))。
【0055】
この後、レジストからなるマスクをそのままに第4のエッチング条件に変えて、エッチング用ガスにCF4とCl2およびO2の混合ガスを用い、1Paの圧力でRF電力(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第4のエッチング条件でW膜をエッチングして、第2の形状の導電膜922〜925を形成する(図3(D))。
【0056】
次いで、第2のドーピング工程(第2の形状の第1の導電膜922a〜925aを介して半導体層にn型不純物元素の添加)を行い、第1のn型不純物領域914〜917と接するチャネル形成領域側に第2のn型不純物領域926〜929とを形成する。第2のn型不純物領域における不純物濃度は、1×1016〜1×1019atoms/cm3となるようにする。この第2のドーピング工程においては、1層目の第2の形状の導電膜922a〜925aのテーパ部を介しても半導体層にn型不純物元素が添加されるような条件になっており、本明細書において、1層目の第2の形状の導電膜922a〜925aと重なる第2のn型不純物領域をLov(ovはoverlappedの意味で付す)領域、1層目の第2の形状の導電膜922a〜925aとは重ならない第2のn型不純物領域をLoff(offはoffsetの意味で付す)ということとする(図4(A))。
【0057】
次いで、図4(B)に示すように、後のpチャネル型TFTの活性層となる半導体層902、905に一導電型とは逆の導電型の不純物領域932(932a、932b)及び933(933a、933b)を形成する。この場合も第2の形状の導電層922、925をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、後のnチャネル型TFTの活性層となる半導体層903、904は、レジストからなるマスク930、931を形成し全面を被覆しておく。ここで形成されるp型不純物領域932、933はジボラン(B26)を用いたイオンドープ法で形成し、p型不純物領域932、933のp型を付与する不純物元素の濃度は、2×1020〜2×1021atoms/cm3となるようにする。
【0058】
p型不純物領域932、933には詳細にはn型を付与する不純物元素が含有されているが、これらの不純物領域932、933のp型を付与する不純物元素の濃度は、n型を付与する不純物元素の濃度の1.5から3倍となるように添加されることによりp型不純物領域でpチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0059】
その後、図4(C)に示すように、第2の形状を有する導電層922〜925およびゲート絶縁膜906上に第1の層間絶縁膜934を形成する。第1の層間絶縁膜934は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜934は無機絶縁材料から形成する。第1の層間絶縁膜934の膜厚は100〜200nmとする。第1の層間絶縁膜934として酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。また、第1の層間絶縁膜934として酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、第1の層間絶縁膜934としてSiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
【0060】
そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、基板900に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【0061】
この加熱処理工程において、半導体層を結晶化させる工程で用いた触媒元素(ニッケル)が、ゲッタリング作用を有する周期表の15族に属する元素(本実施例ではリン)が高濃度に添加された第1のn型不純物領域に移動(ゲッタリング)させ、チャネル形成領域における触媒元素の濃度を低減することができる。
【0062】
活性化の工程に続いて、雰囲気ガスを変化させ、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある1016〜1018/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、半導体層902〜905中の欠陥密度を1016/cm3以下とすることが望ましく、そのために水素を0.01〜0.1atomic%程度付与すれば良い。
【0063】
そして、有機絶縁物材料からなる第2の層間絶縁膜935を1.0〜2.0μmの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで300℃で焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで80℃で60秒の予備加熱を行い、さらにクリーンオーブンで250℃で60分焼成して形成することができる。
【0064】
このように、第2の層間絶縁膜935を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜934として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【0065】
ところで、有機絶縁材料を用いて形成される第2の層間絶縁膜935は、水分やガスを発生してしまう可能性がある。発光素子は水分やガス(酸素)で劣化しやすいことが知られている。実際に層間絶縁膜に有機樹脂絶縁膜を用いて形成された発光装置が使用する際に発生する熱で、有機樹脂絶縁膜から水分やガスが発生し、発光素子の劣化が起こりやすくなってしまうことが考えられる。そこで、有機絶縁材料で形成された第2の層間絶縁膜935上に第1の絶縁膜936を形成する。
なお、第1の絶縁膜936は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などを用いて形成される。なおここで形成される第1の絶縁膜936はスパッタ法またはプラズマCVD法を用いて形成すればよい。また、第1の絶縁膜936は、コンタクトホールを形成した後から形成してもよい。
【0066】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにCF4、O2の混合ガスを用い第1の絶縁膜936をまずエッチングし、次にCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜935をエッチングし、その後、再びエッチングガスをCF4、O2として第1の層間絶縁膜934をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えてゲート絶縁膜906をエッチングすることによりコンタクトホールを形成することができる。
【0067】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、配線937〜943を形成する。図示していないが、本実施例ではこの配線を、そして、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜で形成した。
【0068】
次いで、その上に透明性導電膜を80〜120nmの厚さで形成し、エッチングすることによって陽極944を形成する(図5(A))。なお、本実施例では、透明電極として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。
【0069】
また、陽極944は、ドレイン配線943と接して重ねて形成することによって電流制御用TFTのドレイン領域と電気的な接続が形成される(図5(A))。ここで、陽極944に対して180〜350℃で加熱処理を行ってもよい。
【0070】
次に、図5(B)に示すように、陽極944上に第3の層間絶縁膜945を形成する。ここで、発光素子を形成するために処理室(クリーンルーム)を移動することがある。TFT基板が空気中のゴミに汚染されたり、破壊したりしないように第3層間絶縁膜945上に、帯電防止作用を有する極薄い膜(以下、帯電防止膜という)946を形成する。帯電防止膜946は、水洗で除去可能な材料から形成する(図5(C))。また、帯電防止膜を形成する以外にも、帯電防止可能な移動用のケースに保管してもよい。さらに、処理室の移動をする前に、ここまでの工程で形成されたTFT基板の動作検査を行ってもよい。
【0071】
TFT基板を発光素子を形成する処理室(クリーンルーム)に運びこんだら、帯電防止膜946を水洗により除去し、第3の層間絶縁膜945をエッチングして、画素(発光素子)に対応する位置に開口部を有するバンク947を形成する。本実施例ではレジストを用いてバンク947を形成する。本実施例では、バンク947の厚さを1μm程度とし、配線と陽極とが接する部分を覆う領域がテーパ状になるように形成する(図6(A))。なお、発光素子を形成する処理室に運び込まれたら、再度、移動されたTFT基板の動作確認の検査を行ってもよい。
【0072】
なお、本実施例においては、バンク947としてレジストでなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)、酸化珪素膜等を用いることもできる。バンク947は絶縁性を有する物質であれば、有機物と無機物のどちらでも良いが、感光性アクリルを用いてバンク947を形成する場合は、感光性アクリル膜をエッチングしてから180〜350℃で加熱処理を行うのが好ましい。また、非感光性アクリル膜を用いて形成する場合には、180〜350℃で加熱処理を行った後、エッチングしてバンクを形成するのが好ましい。
【0073】
次に、陽極表面に拭浄処理を行う。なお、本実施例においては、ベルクリン(小津産業製)を用いて陽極944表面を拭うことにより、陽極944表面の平坦化および表面に付着したゴミの除去を行う。拭浄の際の洗浄液としては、純水を用い、ベルクリンを巻き付けている軸の回転数は100〜300rpmとし、押し込み値は0.1〜1.0mmとする(図6(A))。
【0074】
次にTFT基板を真空ベークする。バンクを形成するための樹脂絶縁膜から水分やガスを放出させるために、一定の真空度で(例えば0.01Torr以下)真空排気する。なお、真空ベークは、帯電防止膜を水洗した後、陽極を拭浄した後、あるいは発光素子を形成する前に行えばよい。
【0075】
次いで、バンク947および陽極944を覆って第2の絶縁膜948を形成する。第2の絶縁膜948は、ポリイミド、ポリアミド、ポリイミドアミドなどの有機樹脂膜をスピンコート法、蒸着法またはスパッタ法などを用いて膜厚1〜5nmで形成する。この絶縁膜を形成することで、陽極944表面のクラック等を掩蔽することができ、発光素子の劣化を防ぐことができる。
【0076】
次に、第2の絶縁膜948上に有機化合物層949、陰極950を蒸着法により形成する。なお、本実施例では発光素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。なお、有機化合物層949は、発光層の他に正孔注入層、正孔輸送層、電子輸送層、電子注入層及びバッファー層といった複数の層を組み合わせて積層することにより形成されている。本実施例において用いた有機化合物層の構造について以下に詳細に説明する。
【0077】
本実施例では、正孔注入層として、銅フタロシアニンを用い、正孔輸送層としては、α−NPDを用いてそれぞれ蒸着法により形成する。
【0078】
次に、発光層が形成されるが、本実施例では発光層に異なる材料を用いることで異なる発光を示す有機化合物層の形成を行う。なお、本実施例では、赤、緑、青色の発光を示す有機化合物層を形成する。また、成膜法としては、いずれも蒸着法を用いているので、成膜時にメタルマスクを用いることにより画素毎に異なる材料を用いて発光層を形成することは可能である。
【0079】
赤色に発色する発光層は、Alq3にDCMをドーピングしたものを用いて形成する。その他にもN,N'−ジサリチリデン−1,6−ヘキサンジアミナト)ジンク(II)(Zn(salhn))にEu錯体である(1,10−フェナントロリン)トリス(1,3−ジフェニル−プロパン−1,3−ジオナト)ユーロピウム(III)(Eu(DBM)3(Phen)をドーピングしたもの等を用いることができるが、その他公知の材料を用いることもできる。
【0080】
また、緑色に発色する発光層は、CBPとIr(ppy)3を共蒸着法により形成させることができる。なお、この時には、BCPを用いて正孔阻止層を積層しておくことが好ましい。また、この他にもアルミキノリラト錯体(Alq3)、ベンゾキノリノラトベリリウム錯体(BeBq)を用いることができる。さらには、キノリラトアルミニウム錯体(Alq3)にクマリン6やキナクリドンといった材料をドーパントとして用いたものも可能であるが、その他公知の材料を用いることもできる。
【0081】
さらに、青色に発色する発光層は、ジスチリル誘導体であるDPVBiや、アゾメチン化合物を配位子に持つ亜鉛錯体であるN,N'−ジサリチリデン−1,6−ヘキサンジアミナト)ジンク(II)(Zn(salhn))及び4,4'−ビス(2,2−ジフェニル−ビニル)−ビフェニル(DPVBi)にペリレンをドーピングしたものを用いることもできるが、その他の公知の材料を用いても良い。
【0082】
次に電子輸送層を形成する。なお、電子輸送層としては、1,3,4−オキサジアゾール誘導体や1,2,4−トリアゾール誘導体(TAZ)といった材料を用いることができるが、本実施例では、1,2,4−トリアゾール誘導体(TAZ)を用いて蒸着法により30〜60nmの膜厚で形成する。
【0083】
以上により、積層構造からなる有機化合物層が形成される。なお、本実施例における有機化合物層949の膜厚は10〜400nm(典型的には60〜150nm)、陰極950の厚さは80〜200nm(典型的には100〜150nm)とすれば良い。
【0084】
有機化合物層を形成した後で、蒸着法により発光素子の陰極950が形成される。本実施例では発光素子の陰極となる導電膜としてMgAgを用いているが、Al−Li合金膜(アルミニウムとリチウムとの合金膜)や、周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成された膜を用いることも可能である。
【0085】
こうして図6(B)に示すような構造の発光装置が完成する。なお、陽極944、有機化合物層949、陰極950と積層された部分951を発光素子と称する。
【0086】
pチャネル型TFT1000及びnチャネル型TFT1001は駆動回路のTFTであり、CMOSを形成している。スイッチング用TFT1002及び電流制御用TFT1003は画素部のTFTであり、駆動回路のTFTと画素部のTFTとは同一基板上に形成することができる。
【0087】
なお、発光素子を用いた発光装置の場合、駆動回路の電源の電圧が5〜6V程度、最大でも10V程度で十分なので、TFTにおいてホットエレクトロンによる劣化があまり問題にならない。
【0088】
(実施例2)
発光装置を作製する工程について、実施例1とは異なる他の例を図19〜22を用いて説明する。
【0089】
実施例1に従い、図3(A)に示すようにゲート絶縁膜906上に2層の導電膜907、908を形成する工程まで行う。
【0090】
続いて、マスク909a〜dを用いて導電膜907、908をエッチングして、第1のテーパ形状を有する導電層3901〜3904を形成する工程について、図20(A)を用いて説明する。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッチング用ガスに限定はないがW膜や窒化タンタル膜のエッチングにはCF4とCl2とO2とを用いる。それぞれのガス流量を25/25/10とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してエッチングを行う。この場合、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件により主にW膜を所定の形状にエッチングする。
【0091】
この後、エッチング用ガスをCF4とCl2に変更し、それぞれのガス流量比を30/30とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2との混合ガスは窒化タンタル膜とW膜とを同程度の速度でエッチングする。こうして、第1のテーパ形状を有する導電層3901〜3904を形成する。テーパーは45〜75°で形成する。尚、第2の絶縁膜上に残渣を残すことなくエッチングするためには10〜20%程度の割合でエッチング時間を増加させると良い。なお、ゲート絶縁膜906の第1のテーパ形状の導電層3901〜3904で覆われない領域表面は20〜50nm程度エッチングされ薄くなった領域が形成される(図20(A))。
【0092】
続いて、マスク909a〜dを除去せずに図20(B)に示すように第2のエッチング処理を行う。エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を20/20/20とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)には20WのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件により第2の導電膜として用いたW膜をエッチングする。こうして第2のテーパ形状の導電層3905〜3908が形成される。ゲート絶縁膜906の第2のテーパ形状の導電層3905〜3908で覆われない領域表面は20〜50nm程度エッチングされ薄くなる。
【0093】
レジストマスクを除去した後、半導体層にn型を付与する不純物元素(n型不純物元素)を添加する第1のドーピング処理を行う。第1のドーピング処理は、質量分離をしないでイオンを注入するイオンドープ法により行う。ドーピングは第2のテーパ形状の導電膜3905〜3908をマスクとして用い、水素希釈のフォスフィン(PH3)ガスまたは希ガスで希釈したフォスフィンガスを用い、半導体層902〜905に第1の濃度のn型不純物元素を含むn型不純物領域3909〜3912を形成する。このドーピングにより形成する第1の濃度のn型不純物元素を含むn型不純物領域3909〜3912のリン濃度は1×1016〜1×1017/cm3となるようにする(図20(C))。
【0094】
その後、半導体層902、905の全体を覆う第1のマスク3913、3915と半導体層904上の第2のテーパ形状の導電層3907と半導体層904の一部の領域を覆う第2のマスク3914を形成し、第2のドーピング処理を行う。第2のドーピング処理では、第2のテーパ形状の導電層3906aを通して半導体層903に第2の濃度のn型不純物元素を含むn型不純物領域3917、第3の濃度のn型不純物元素を含むn型不純物領域3916、3918を形成する。このドーピングにより形成する第2の濃度のn型不純物元素を含むn型不純物領域3917のリン濃度は1×1017〜1×1019/cm3、第3の濃度のn型不純物元素を含むn型不純物領域3916、3918のリン濃度は1×1020〜1×1021/cm3となるようにする(図20(D))。
【0095】
なお、本実施例では、以上のように1回のドーピング工程で、第2の濃度のn型不純物元素を含むn型不純物領域および第3の濃度のn型不純物元素を含むn型不純物領域を形成しているが、ドーピング工程を2回にわけて不純物元素を添加してもよい。
【0096】
次いで、図21(A)で示すように半導体層903、904を覆うマスク3919、3920を形成し第3のドーピング処理を行う。ドーピングは水素希釈のジボラン(B26)ガスまたは希ガスで希釈したジボランガスを用い、半導体層902、905に第1の濃度のp型不純物元素を含むp型不純物領域3921、3923及び第2の濃度のp型不純物元素を含むp型不純物領域3922、3924を形成する。第1の濃度のp型不純物元素を含むp型不純物領域3921、3923は2×1020〜3×1021/cm3の濃度範囲でボロンが含まれ、第2の濃度のp型不純物元素を含むp型不純物領域3922、3924は、第2のテーパ形状の導電層3905a、3908aと重なる領域に形成されるものであり、1×1018〜1×1020/cm3の濃度範囲でボロンを含む。
【0097】
次いで、図21(B)に示すように、プラズマCVD法で窒化シリコン膜または窒化酸化シリコン膜から成る第1の層間絶縁膜3925を50nmの厚さに形成し、それぞれの半導体層に添加された不純物元素を活性化処理するために、炉を用いて410℃で加熱処理を行う。この加熱処理で、窒化シリコン膜または窒化酸化シリコン膜から放出される水素で半導体膜の水素化も行う。
【0098】
なお、加熱処理は、炉を用いる方法以外に、RTAによる加熱処理方法(ガスまたは光を熱源として用いるRTA法も含む)でもよい。炉を用いた加熱処理を行う場合には、ゲート電極を形成する導電膜の酸化を防ぐために加熱処理前にゲート電極およびゲート絶縁膜を覆う絶縁膜を形成したり、加熱処理の際の雰囲気を減圧窒素雰囲気にしたりすればよい。また、YAGレーザーの第2高調波(532nm)の光を半導体層に照射してもよい。以上のように、半導体層に添加された不純物元素の活性化する方法はいくつかあるため、その方法は実施者が適宜決定すればよい。
【0099】
次いで、第1の層間絶縁膜3925上に第2の層間絶縁膜3926をアクリルで形成する。そして、第2の層間絶縁膜3926上に、スパッタ法を用いて、窒化シリコン膜を形成し、TFTを不純物から保護するための第1の絶縁膜(以下、バリア絶縁膜ともいう)3927とする(図21(C))。
【0100】
続いて、バリア絶縁膜3927上に透明性導電膜を80〜120nmの厚さで形成し、エッチングすることによって陽極3928を形成する(図22(A))。なお、本実施形態では、透明電極として酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。
【0101】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されたソース領域またはドレイン領域となる不純物領域3916、3918、3921、3923に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成すればよい。
【0102】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、配線3929〜3935を形成する。図示していないが、本実施形態ではこの配線を、そして、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜で形成した。
【0103】
次いで、陽極3928および配線3929〜3935を覆う第3の層間絶縁膜3936を形成する。ここで、発光素子の陰極材料に用いられるAl、Mgといったアルカリ金属材料からTFTの活性層にアルカリ金属が混入してしまう危険性を低減するために、TFT基板を形成するための処理室(以下、第1のクリーンルームとする)から発光素子を形成するための処理室(以下、第2のクリーンルームとする)へ基板を移動させて作製工程を進める場合を想定する。
【0104】
TFT基板が移動中に空気中のゴミに汚染されたり、静電気によって静電破壊が発生したりしないように第3層間絶縁膜3936上に、帯電防止作用を有する極薄い膜(以下、帯電防止膜という)3937を形成する。なお、帯電防止膜3937は、水洗など簡単に除去できる材料から形成すればよい(図22(A))。または、帯電による破壊を防止できるようなケースに保管して移動させる。なお、処理室の移動の前に、ここまでの工程で形成されたTFT基板の動作の検査を行ってもよい。以上の工程は、図19のフローチャートで示す第1の処理室(クリーンルーム)での処理である。
【0105】
第1の処理室から第2の処理室への移動は、例えば、同じ敷地内に設けられた建造物内での移動や、同一法人の点在する工場(処理室、例えばクリーンルーム)間での移動、または異なる法人間における工場(処理室、例えばクリーンルーム)の移動が考えられる。いずれも、TFT基板に損傷等が発生しないようにして移動される。
【0106】
続いて、図19のフローチャートで示す第2の処理室(クリーンルーム)での処理を行う。TFT基板を第2の処理室(クリーンルーム)に運びこんだら、帯電防止膜3937を水洗により除去し、第3の層間絶縁膜3936をエッチングして、画素(発光素子)に対応する位置に開口部を有し、配線3934と陽極3928とが接する部分や陽極3928の端部をテーパ状に覆うバンク3938を形成する。本実施形態では厚さを1μm程度とし、レジストを用いてバンク3938を形成する。ここで、再度、第2の処理室に移動されたTFT基板の動作確認の検査を行ってもよい。
【0107】
次にTFT基板を真空ベークする。バンクを形成するための樹脂絶縁膜から水分やガスを放出させるために、一定の真空度で(例えば0.01Torr以下)真空排気する。なお、真空ベークは、帯電防止膜を水洗した後、陽極を拭浄した後、あるいはEL素子を形成する前に行えばよい。
【0108】
続いて、バンク3938からの水分やガスの発生による発光素子の劣化を抑制するため、バンク3938の表面を第2の絶縁膜3939を例えば窒化シリコン膜等で覆う。この第2の絶縁膜3939は、発光素子の劣化の要因となる水分やガスから保護するための絶縁膜であるため、第2のバリア絶縁膜3939ともいう。
【0109】
続いて、第2の絶縁膜3939上で、陽極3928と接するように有機化合物層3940、有機化合物層3940上に陰極3941を蒸着法により形成する。なお、本実施例では発光素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。なお、有機化合物層3940は、発光層の他に正孔注入層、正孔輸送層、電子輸送層、電子注入層及びバッファー層といった複数の層を組み合わせて積層すればよく、本実施例では実施例1に従って形成すればよい。
【0110】
こうして図22(B)に示すような構造の発光装置が完成する。なお、陽極3928、有機化合物層3940、陰極3941と積層された部分3942を発光素子と称する。
【0111】
以上のように、TFT基板を形成する第1の処理室(例えば、第1のクリーンルーム)と、発光素子を形成する第2の処理室(例えば、第2のクリーンルーム)とを異ならせることにより、発光素子の陰極材料に用いられるAl、Mgといったアルカリ金属材料からTFTの活性層を保護することができ、良好な発光装置を提供することが可能である。
【0112】
(実施例3)
実施例1または実施例2に従い、第2の層間絶縁膜(935、3926)まで形成する。次いで、実施例1における第1の絶縁膜936を形成するかわりに、第2の層間絶縁膜にプラズマ処理を行って第2の層間絶縁膜(935、3926)表面を改質させる方法について図7で説明する。
【0113】
例えば、第2の層間絶縁膜(935、3926)を水素、窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガス(Ar、He、Ne等)から選ばれた一種または複数種の気体中でプラズマ処理することにより第2の層間絶縁膜(935、3926)の表面に新たな被膜を形成したり、表面に存在する官能基の種類を変更させたりして、第2の層間絶縁膜(935、3926)の表面改質を行うことができる。第2の層間絶縁膜(935、3926)表面には、図7に示すように緻密化された膜935Bが形成される。本明細書において、この膜を硬化膜935Bと称する。これにより、有機樹脂膜からガスや水分が放出されるのを防ぐことができる。
【0114】
さらに、本実施例のように表面改質を行った後、陽極(ITO)を形成するため、熱膨張率の異なる材料が直接接した状態で加熱処理されることがなくなる。したがって、ITOのクラック(亀裂)等の発生を防ぐことができ、発光素子の劣化を防止することもできる。なお、第2の層間絶縁膜(935、3926)のプラズマ処理化は、コンタクトホールを形成する前、後どちらでもよい。
【0115】
なお、硬化膜935Bは、有機絶縁材料からなる第2の層間絶縁膜(935、3926)の表面を水素、窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガス(Ar、He、Ne等)から選ばれた一種または複数種の気体中でプラズマ処理することにより形成される。従って、硬化膜935B中には、水素、窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガス(Ar、He、Ne等)の気体元素が含まれていると考えられる。
【0116】
(実施例4)
実施例1または実施例2に従い、第2の層間絶縁膜(935、3926)まで形成する。次いで、図12に示すように、第2の層間絶縁膜(935、3926)上に、第1の絶縁膜936として、DLC膜936Bを形成してもよい。
【0117】
DLC膜の特徴としては、1550cm-1あたりに非対称のピークを有し、1300cm -1あたりに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に15〜25GPaの硬度を示すほか、耐薬品性に優れるという特徴をもつ。さらに、DLC膜はCVD法もしくはスパッタ法にて成膜可能であり、室温から100℃以下の温度範囲で成膜できる。成膜方法はスパッタリング法、ECRプラズマCVD法、高周波プラズマCVD法またはイオンビーム蒸着法といった方法を用いれば良く、膜厚5〜50nm程度に形成すればよい。
【0118】
(実施例5)
本実施例では、第2の層間絶縁膜(935、3926)上に絶縁膜936としてDLC膜以外の絶縁膜を適用する例について説明する。
【0119】
実施例1または実施例2に従って、第2の層間絶縁膜(935、3926)まで形成する。続いて、第1の絶縁膜936として、シリコンをターゲットとして用い、スパッタリング法により窒化シリコン膜936を形成する。成膜条件は適宜選択すれば良いが、特に好ましくはスパッタガスには窒素(N2)又は窒素とアルゴンの混合ガスを用い、高周波電力を印加してスパッタリングを行う。基板温度は室温の状態とし、加熱手段を用いなくても良い。ただし、層間絶縁膜に有機絶縁膜を用いている場合、基板を加熱せずに成膜することが望ましい。また、吸着又は吸蔵している水分を十分除去するために、真空中で数分〜数時間、50〜100℃程度で加熱して脱水処理することは好ましい。なお、成膜条件の一例としては、硼素が添加された1〜2Ωsq.のシリコンターゲットを用い窒素ガスのみを供給して0.4Pa、800Wの高周波電力(13.56MHz)で、ターゲットのサイズは直径152.4mmの条件の時に2〜4nm/minの成膜速度が得られる。
【0120】
このようにして得られた窒化シリコン膜は、膜中の不純物元素として挙げられる酸素および水素の濃度が1原子%以下であり、また、可視光域において80%以上の透過率を有する。特に、波長400nmにおいても80%以上の透過率を有しており、この膜の透明性が示されている。さらに、表面に著しいダメージを与えることなく、緻密な膜を形成することができる。
【0121】
以上のように、絶縁膜936に窒化シリコン膜を適用することができる。後の工程は、再び、実施例1または実施例2に従って行えばよい。
【0122】
(実施例6)
本実施例では、第2の層間絶縁膜(935、3926)上に第1の絶縁膜936としてDLC膜以外の絶縁膜を適用する例について説明する。
【0123】
実施例1または実施例2に従って、第2の層間絶縁膜(935、3926)まで形成する。続いて、窒化アルミニウム(AlN)ターゲットを用い、アルゴンガスと窒素ガスを混合した雰囲気下にて、AlXY膜を成膜する。AlXY膜に含まれる不純物、特に酸素は0〜10atm%未満であればよく、スパッタ条件(基板温度、原料ガスおよびその流量、成膜圧力など)を適宜調節することによって酸素濃度を調節することができる。また、アルミニウム(Al)ターゲットを用い、窒素ガスを含む雰囲気下にて成膜してもよい。なお、スパッタ法に限定されず、蒸着法やその他の公知技術を用いてもよい。
【0124】
また、AlXY膜以外にも、窒化アルミニウム(AlN)ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜されるAlNXY膜を用いてもよい。AlNXY膜は、窒素を数atom%以上、好ましくは2.5atom%〜47.5atom%含む範囲であればよく、スパッタ条件(基板温度、原料ガスおよびその流量、成膜圧力など)を適宜調節することによって窒素濃度を調節することができる。また、アルミニウム(Al)ターゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。なお、スパッタ法に限定されず、蒸着法やその他の公知技術を用いてもよい。
【0125】
上記したAlXY膜またはAlNXY膜は透光性が高く(可視光領域で透過率80%〜91.3%)、発光素子からの発光の妨げにならない。
【0126】
以上のように、絶縁膜936にAlXY膜またはAlNXY膜を適用することができる。後の工程は、再び、実施例1に従って行えばよい。
【0127】
(実施例7)
実施例1または実施例2に従い、第2の層間絶縁膜(935、3926)まで形成する。次いで、図13に示すように、第2の層間絶縁膜(935、3926)表面にプラズマ処理を行い表面改質をして硬化膜935Bを形成した後、硬化膜935B上にDLC膜936Bを形成してもよい。なお、DLC膜936Bは、成膜方法はスパッタリング法、ECRプラズマCVD法、高周波プラズマCVD法またはイオンビーム蒸着法といった方法を用いて、5〜50nm程度の膜厚で形成すればよい。
【0128】
(実施例8)
実施例1または実施例2の工程に従い、バンク(947、3938)を形成した後、バンク(947、3938)表面をプラズマ処理することでバンク(947、3938)の表面改質を行う例について図8を用いて説明する。
【0129】
バンク(947、3938)は、有機樹脂絶縁膜を用いて形成しているが、水分やガスを発生してしまい、実際に発光装置を使用した際に生じる熱により水分やガスの発生しやすくなってしまうという問題がある。
【0130】
そこで、加熱処理を行った後、図8に示すようにバンクの表面改質を行うためにプラズマ処理を行う。水素、窒素、ハロゲン化炭素、弗化水素または希ガスから選ばれた一種または複数種の気体中でプラズマ処理を行う。
【0131】
これにより、バンク表面が緻密化し、水素、窒素、ハロゲン化炭素、弗化水素または希ガスから選ばれた一種または複数種の気体元素を含む硬化膜が形成され、内部から水分やガス(酸素)が発生するのを防ぐことができ、発光素子の劣化を防ぐことができる。
【0132】
なお、本実施例は、実施例1〜実施例7のいずれとも組み合わせて用いることができる。
【0133】
(実施例9)
実施例1にしたがい、第2の層間絶縁膜(935、3926)まで形成する(図18(A))。その後、第2の層間絶縁膜(935、3926)上に第1の絶縁膜936を形成する。第1の絶縁膜936としては、実施例2または実施例3に示したDLC膜、窒化シリコン膜、窒化アルミニウム膜または窒化酸化アルミニウム膜を形成してもよい。続いて、第1の絶縁膜936上に、ITO膜を形成し所望の形状にパターニングして、陽極1937を形成する。
【0134】
続いて、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されたソース領域またはドレイン領域となる不純物領域に達するコンタクトホールをドライエッチング法などにより形成する。これは、実施例1にしたがえばよい。
【0135】
その後、導電性の金属膜をスパッタ法や真空蒸着法で形成し、エッチングして、配線1938〜1944を形成する。配線1938〜1944は、実施例1と同じように膜厚50nmのTi膜と膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜で形成すればよい。
【0136】
本実施例(図18(B))で示すように、陽極1937を配線1938〜194 の前に形成することにより、もしカバレッジの悪い材料を用いて陽極を形成しなければならないとしても、配線断線1943が陽極1938上に形成されるため、断線等の問題が発生することはない。
【0137】
配線を形成したら、実施例1にしたがって、バンク、有機化合物層、陰極を形成すればよい。
【0138】
本実施例は、実施例1〜7を組み合わせて適用することができる。
【0139】
(実施例10)
本実施例では、TFTの活性層となる半導体膜を触媒元素を用いて結晶化させ、その後、得られた結晶質半導体膜の触媒元素濃度を低減させる方法について説明する。
【0140】
図17(a)において、基板1100は、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、或いは石英などを用いることができる。基板1100の表面には、下地絶縁膜1101として無機絶縁膜を10〜200nmの厚さで形成する。好適な下地絶縁膜の一例は、プラズマCVD法で作製される酸化窒化シリコン膜であり、SiH4、NH3、N2Oから作製される第1酸化窒化シリコン膜1101aを50nmの厚さに形成し、次いで、SiH4とN2Oから作製される第2酸化窒化シリコン膜1101bを100nmの厚さに形成したものを適用する。下地絶縁膜1101はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、石英を基板とする場合には省略することも可能である。
【0141】
次いで、下地絶縁膜1101上に、窒化珪素膜1102を形成する。この窒化珪素膜1102は、後の半導体膜の結晶化工程において用いる触媒元素(代表的にはニッケル)が、下地絶縁膜1101に染みつくのを防ぐため、さらに下地絶縁膜1101の含まれる酸素が悪影響を及ぼすのを防ぐのを目的に形成される。なお、窒化珪素膜1102は、プラズマCVD法で、1〜5nmの膜厚で形成すればよい。
【0142】
次いで、窒化珪素膜1102上に非晶質半導体膜1103を形成する。非晶質半導体膜1103は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマCVD法や減圧CVD法、或いはスパッタ法で10〜100nmの厚さに形成する。良質な結晶を得るためには、非晶質半導体膜1103に含まれる酸素、窒素などの不純物濃度を5×1018/cm3以下に低減させておくと良い。これらの不純物は非晶質半導体の結晶化を妨害する要因となり、また結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理(電界研磨処理)やオイルフリーの真空排気系を備えた超高真空対応のCVD装置を用いることが望ましい。なお、下地絶縁膜1101から非晶質半導体膜1103までは、大気解放せずに連続成膜することができる。
【0143】
その後、非晶質シリコン膜1103の表面に、結晶化を促進する触媒作用のある金属元素を添加する(図17(b))。半導体膜の結晶化を促進する触媒作用のある金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)などであり、これらから選ばれた一種または複数種を用いることができる。代表的にはニッケルを用い、重量換算で1〜100ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層1104を形成する。この場合、当該溶液の馴染みをよくするために、非晶質シリコン膜1103の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【0144】
勿論、触媒含有層1104はこのような方法に限定されず、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。
【0145】
非晶質シリコン膜1103と触媒元素含有層1104とを接触した状態を保持したまま結晶化のための加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール(Rapid Thermal Annealing)法(以下、RTA法と記す)を採用する。
【0146】
RTA法で行う場合には、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600〜1000℃、好ましくは650〜750℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板1100はそれ自身が歪んで変形することはない。こうして、非晶質半導体膜を結晶化させ、図17(c)に示す結晶質シリコン膜1105を得ることができるが、このような処理で結晶化できるのは触媒元素含有層を設けることによりはじめて達成できるものである。
【0147】
その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、500℃にて1時間程度の加熱処理を行い、非晶質シリコン膜1103が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて550〜600℃、好ましくは580℃で4時間の加熱処理を行い非晶質シリコン膜1103を結晶化させる。こうして、図17(c)に示す結晶質シリコン膜1105を形成する。
【0148】
さらに結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するためには、結晶質シリコン膜1105に対してレーザ光を照射することも有効である。
【0149】
このようにして得られる結晶質シリコン膜1105には、触媒元素(ここではニッケル)が平均的な濃度とすれば、1×1019/cm3を越える濃度で残存している。触媒元素が残留していると、TFTの特性に悪影響を及ぼす可能性があるため、半導体層の触媒元素濃度を低減させる必要がある。そこで、結晶化工程に続いて、半導体層の触媒元素濃度を低減させる方法について説明する。
【0150】
まず、図17(d)に示すように結晶質シリコン膜1105の表面に薄い層1106を形成する。本明細書において、結晶質シリコン膜1105上に設けた薄い層1106は、後にゲッタリングサイトを除去する際に、結晶質シリコン膜1105がエッチングされないように設けた層で、バリア層1106ということにする。
【0151】
バリア層1106の厚さは1〜10nm程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、200〜350℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマCVD法やスパッタ法、蒸着法などで1〜5nm程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない(結晶性シリコン膜1105をエッチング液から保護する)膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜(SiOx)、または多孔質膜を用いればよい。
【0152】
次いで、バリア層1106上にスパッタ法でゲッタリングサイト1107として、膜中に希ガス元素を1×1020/cm3以上の濃度で含む第2の半導体膜(代表的には、非晶質シリコン膜)を25〜250nmの厚さで形成する。後に除去されるゲッタリングサイト1107は結晶質シリコン膜1105とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
【0153】
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶質シリコン膜1105に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用いること、またこれら元素が含まれた半導体膜を形成し、この膜をゲッタリングサイトとすることに特徴を有する。
【0154】
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やRTA法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理を行う。また、RTA法を用いる場合には、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600〜1000℃、好ましくは700〜750℃程度にまで加熱されるようにする。
【0155】
ゲッタリングは、被ゲッタリング領域(捕獲サイト)にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。本発明において、触媒元素がゲッタリングの際に移動する距離は、半導体膜の厚さ程度の距離であり、比較的短時間でゲッタリングを完遂することができる(図17(e))。
【0156】
なお、この加熱処理によっても1×1019/cm3〜1×1021/cm3、好ましくは1×1020/cm3〜1×1021/cm3、より好ましくは5×1020/cm3の濃度で希ガス元素を含む半導体膜1107は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
【0157】
ゲッタリング工程終了後、ゲッタリングサイト1107を選択的にエッチングして除去する。エッチングの方法としては、ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド(化学式 (CH34NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層1106はエッチングストッパーとして機能する。また、バリア層1106はその後フッ酸により除去すれば良い。
【0158】
こうして図17(f)に示すように触媒元素の濃度が1×1017/cm3以下にまで低減された結晶質シリコン膜1108を得ることができる。こうして形成された結晶質シリコン膜1108は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。
【0159】
本実施例は、実施例1〜9に組み合わせて用いることができる。
【0160】
(実施例11)
本実施例では、実施例1〜実施例10の作製工程を組み合わせて図6(B)に示した状態まで作製した発光パネルを発光装置として完成させる方法について図9を用いて詳細に説明する。
【0161】
図9(A)は、素子基板を封止した発光パネルの上面図、図9(B)は図9(A)をA−A’で切断した断面図である。点線で示された801はソース側駆動回路、802は画素部、803はゲート側駆動回路である。また、804は封止基板、805はシール剤であり、シール剤805で囲まれた内側は、空間807になっている。
【0162】
なお、ソース側駆動回路801及びゲート側駆動回路803に入力される信号を伝送するための配線(図示せず)により、外部入力端子となるFPC(フレキシブルプリントサーキット)809からビデオ信号やクロック信号を受け取る。なお、ここでは発光パネルにFPCが接続された状態を示しているが、FPCを介してIC(集積回路)が直接実装されたモジュールを本明細書中では、発光装置とよぶ。
【0163】
次に、断面構造について図9(B)を用いて説明する。基板810の上方には画素部802、駆動回路部が形成されており、画素部802は電流制御用TFT811とそのドレインに電気的に接続された陽極812を含む複数の画素により形成される。また、駆動回路部はnチャネル型TFT813とpチャネル型TFT814とを組み合わせたCMOS回路を用いて形成される。
【0164】
また、陽極812の両端にバンク815が形成された後、陽極812上に絶縁膜821、有機化合物層816および陰極817が形成され、発光素子818が形成される。
【0165】
なお、陰極817は全画素に共通の配線として機能し、接続配線808を経由してFPC809に電気的に接続されている。
【0166】
なお、シール剤805によりガラスからなる封止基板804が貼り合わされている。なお、シール剤805としては紫外線硬化樹脂や熱硬化性樹脂を用いるのが好ましい。また、必要に応じて封止基板804と発光素子818との間隔を確保するために樹脂膜からなるスペーサを設けても良い。シール剤805の内側の空間807には窒素や希ガス等の不活性ガスが充填されている。また、シール剤805はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0167】
以上のような構造で発光素子を空間807に封入することにより、発光素子を外部から完全に遮断することができ、外部から侵入する水分や酸素による発光素子の劣化を防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【0168】
なお、本実施例における構成は、実施例1〜実施例10の構成を組み合わせて実施することが可能である。
【0169】
(実施例12)
ここで、本発明を用いて形成される発光装置の画素部のさらに詳細な上面構造を図10(A)に、回路図を図10(B)に示す。図10において、基板上に設けられたスイッチング用TFT704は図6のスイッチング用(nチャネル型)TFT1002を用いて形成される。従って、構造の説明はスイッチング用(nチャネル型)TFT1002の説明を参照すれば良い。また、703で示される配線は、スイッチング用TFT704のゲート電極704a、704bを電気的に接続するゲート配線である。
【0170】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【0171】
また、スイッチング用TFT704のソースはソース配線715に接続され、ドレインはドレイン配線705に接続される。また、ドレイン配線705は電流制御用TFT706のゲート電極707に電気的に接続される。なお、電流制御用TFT706は図6の電流制御用(pチャネル型)TFT1003を用いて形成される。従って、構造の説明は電流制御用(pチャネル型)TFT1003の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【0172】
また、電流制御用TFT706のソースは電流供給線716に電気的に接続され、ドレインはドレイン配線717に電気的に接続される。また、ドレイン配線717は点線で示される陽極(画素電極)718に電気的に接続される。
【0173】
このとき、719で示される領域には保持容量(コンデンサ)が形成される。コンデンサ719は、電流供給線716と電気的に接続された半導体層720、ゲート絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極707との間で形成される。また、ゲート電極707、第1層間絶縁膜と同一の層(図示せず)及び電流供給線716で形成される容量も保持容量として用いることが可能である。
【0174】
なお、本実施例の構成は、実施例1〜実施例10の構成を組み合わせて実施することが可能である。
【0175】
(実施例13)
発光装置を作製する工程について、実施例2とは異なる他の一例について図23(A)(B)を用いて説明する。
【0176】
まず、実施例2に従って図22(A)の状態まで工程を進める。その後、TFT基板を第2の処理室に搬入して帯電防止膜を水洗により除去する。そして、図23(A)に示すように、バンク3938を形成する。バンク3938は、実施例2と同様に表面を窒化シリコン膜等の絶縁膜で覆っても良いし、実施例8と同様にプラズマ処理を行って表面改質を行っても良い。
【0177】
陽極3928上には、最初スピン塗布法やスプレー法などを用いて高分子有機化合物で形成される第1有機化合物層3950を形成する。この層は正孔注入輸送性を有する高分子有機化合物材料又は正孔移動度の高い高分子有機化合物材料で形成する。高分子有機化合物材料としては、ポリエチレンジオキシチオフェン(PEDOT)を適用することができる。
【0178】
その上に形成する発光層や電子輸送層などの第2有機化合物層3951、及び陰極3952は実施例1と同様にして形成すれば良い。
【0179】
図23(B)で詳細に示すように、この第1有機化合物層3950の厚さは、粘度を適宜調整することで陽極3928上の膜厚(t1)とバンク3938上の膜厚(t2)とで異ならせることが可能である。即ち、バンク3938により陽極3928上に形成される凹部においよって陽極3928上の膜厚(t1)を厚くすることができる。
【0180】
また、陽極3928とバンク3938が接する端部3958の厚さ(t3)が最も厚くなり、曲率を持たせて形成することができる。このような形状により、その上層に形成する第2有機化合物層3951と陰極3952の被覆性を向上させることができる。さらに、応力集中による亀裂や電界集中が抑制され、発光素子の劣化や短絡による不良を防止することができる。
【0181】
(実施例14)
発光素子を用いた発光装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電気器具の表示部に用いることができる。
【0182】
本発明により作製した発光装置を用いた電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する発光装置を用いることが好ましい。それら電気器具の具体例を図11に示す。
【0183】
図11(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明により作製した発光装置は、表示部2003に用いることができる。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0184】
図11(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明により作製した発光装置は表示部2102に用いることができる。
【0185】
図11(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により作製した発光装置は表示部2203に用いることができる。
【0186】
図11(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明により作製した発光装置は表示部2302に用いることができる。
【0187】
図11(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明により作製した発光装置はこれら表示部A2403、B2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0188】
図11(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明により作製した発光装置は表示部2502に用いることができる。
【0189】
図11(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明により作製した発光装置は表示部2602に用いることができる。
【0190】
ここで図11(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明により作製した発光装置は、表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0191】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0192】
また、上記電気器具はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【0193】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが好ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが好ましい。
【0194】
以上の様に、本発明を用いて作製された発光装置の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1〜実施例12を組み合わせて作製された発光装置をその表示部に用いることができる。
【0195】
【発明の効果】
本発明を用いることにより、陽極のクラックの発生を低減できるため、発光素子の劣化を抑えることができる。また、陽極の表面を平坦化することで、有機化合物層における電流密度を高めることができるため、駆動電圧を低減でき、発光素子の寿命を延ばすことができる。
【0196】
また、TFT基板を作製する処理室と発光素子の作製する処理室とが物理的に離れており、基板を移動させなければならない場合にも、TFT基板をTFTの特性を劣化させたり、静電破壊させたりすることなく移動することができ、さらに、本発明の構造を適用すれば、TFTが発光素子の材料となるアルカリ金属により汚染されることや、発光素子が水分やガスにより劣化する問題を防ぐことができ、良好な発光装置を実現することができる。
【図面の簡単な説明】
【図1】 発光装置の作製方法の実施形態を示す図。
【図2】 従来の発光装置の例を示す図。
【図3】 発光装置の作製工程を示す図。
【図4】 発光装置の作製工程を示す図。
【図5】 発光装置の作製工程を示す図。
【図6】 発光装置の作製工程を示す図。
【図7】 発光装置の作製工程の実施の一例を示す図。
【図8】 発光装置の作製工程の実施の一例を示す図。
【図9】 発光装置の封止構造を示す図。
【図10】 発光装置の画素部の構造を示す図。
【図11】 電気器具の一例を示す図。
【図12】 発光装置の作製工程の実施の一例を示す図。
【図13】 発光装置の作製工程の実施の一例を示す図。
【図14】 AFMによる測定結果を示す図。
【図15】 AFMによる測定結果を示す図。
【図16】 AFMによる測定結果を示す図。
【図17】 発光装置の作製工程の実施例を示す図。
【図18】 発光装置の作製工程を示す図。
【図19】 本発明の生産プロセスのイメージを示す図。
【図20】 発光装置の作製工程の実施の一例を示す図。
【図21】 発光装置の作製工程の実施の一例を示す図。
【図22】 発光装置の作製工程の実施の一例を示す図。
【図23】 発光装置の作製工程の実施の一例を示す図。
【符号の説明】
100 基板
101 電流制御用TFT
102 層間絶縁膜
104 配線
106 陽極
107 バンク
111 有機化合物層
112 陰極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light-emitting device using a light-emitting element including a film containing an organic compound (hereinafter referred to as an “organic compound layer”) that can emit light by applying an electric field, an anode, and a cathode, and a method for manufacturing the same. About. In particular, the present invention relates to a light-emitting device using a light-emitting element whose driving voltage is lower than that of a conventional element and whose lifetime is long. Note that a light-emitting device in this specification refers to an image display device or a light-emitting device using a light-emitting element. In addition, connectors such as anisotropic conductive film ((FPC: Flexible Printed Circuit) or TAB (Tape Automated Bonding) tape or TCP (Tape Carrier Package) are attached to the light emitting element, printed on the end of TAB tape or TCP It is assumed that the light emitting device includes all modules provided with a wiring board or modules in which an IC (integrated circuit) is directly mounted on a light emitting element by a COG (Chip On Glass) method.
[0002]
[Prior art]
Light-emitting elements are attracting attention as next-generation flat panel display elements due to their characteristics such as thin and light weight, high-speed response, and direct current low voltage drive. Further, since it is a self-luminous type and has a wide viewing angle, the visibility is relatively good, and it is considered to be effective as an element used for a display screen of an appliance, and has been actively developed.
[0003]
The light-emitting mechanism of a light-emitting element that emits light by applying an electric field is such that electrons injected from the cathode and holes injected from the anode are contained in the organic compound layer by applying a voltage with the organic compound layer sandwiched between the electrodes. It is said that recombination at the emission center forms a molecular exciton, and when the molecular exciton returns to the ground state, it emits energy and emits light. Note that the type of molecular exciton formed by the organic compound can be a singlet excited state or a triplet excited state. However, in this specification, both excited states contribute to light emission. .
[0004]
Such a light emitting element is classified into a passive matrix type (simple matrix type) and an active matrix type depending on a driving method. However, an active matrix type is particularly attracting attention because high-definition display having a number of pixels equal to or greater than QVGA is possible.
[0005]
An active matrix light-emitting device having a light-emitting element has an element structure as shown in FIG. 2, in which a TFT 202 is formed over a substrate 201, and an interlayer insulating film 203 is formed over the TFT 202.
[0006]
Then, an anode (pixel electrode) 205 electrically connected to the TFT 202 by the wiring 204 is formed on the interlayer insulating film 203. As a material for forming the anode 205, a transparent conductive material having a large work function is suitable, such as ITO (indium tin oxides) and tin oxide (SnO).2), Alloys made of indium oxide and zinc oxide (ZnO), gold semipermeable membrane, polyaniline, and the like have been proposed. Of these, ITO is most often used because it has a band gap of about 3.75 eV and high transparency in the visible light region.
[0007]
An organic compound layer 206 is formed on the anode 205. In the present specification, all layers provided between the anode and the cathode are defined as organic compound layers. Specifically, the organic compound layer 206 includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the light-emitting element has a structure in which an anode / light-emitting layer / cathode is laminated in order, and in addition to this structure, an anode / hole injection layer / light-emitting layer / cathode and an anode / hole injection layer. In some cases, the light emitting layer / the electron transporting layer / the cathode are laminated in this order.
[0008]
After the organic compound layer 206 is formed, the cathode 207 is formed, whereby the light emitting element 209 is formed. As the cathode, a metal having a small work function (typically a metal belonging to Group 1 or Group 2 of the periodic table) is often used. In the present specification, such metals (including alkali metals and alkaline earth metals) are referred to as “alkali metals”.
[0009]
In addition, a bank 208 made of an organic resin material is formed so as to cover the end portion of the anode, and in order to prevent a short circuit between the cathode and the anode at this portion.
[0010]
Note that FIG. 2 shows only the light-emitting elements formed in one pixel, but actually, an active matrix light-emitting device is formed by forming a plurality of these in the pixel portion.
[0011]
[Problems to be solved by the invention]
In the structure of the conventional light emitting device described above, the coefficient of thermal expansion is different from that of the anode (transparent conductive film) formed on the interlayer insulating film. When heat treatment is performed in such a structure in which materials having different coefficients of thermal expansion are in contact with each other, cracks are generated at the interface of a material having a small thermal expansion (in this case, an anode). The anode is an electrode that injects holes involved in light emission into the organic compound layer. If a crack occurs in the anode, the generation of holes is adversely affected, or the injected holes are reduced. Is considered to cause deterioration of the light emitting element itself. In addition, the unevenness of the anode surface may adversely affect the generation and injection of holes, the number of injected holes may be reduced, and this crack may be a cause of deterioration of the light emitting element itself.
[0012]
Furthermore, the organic compound layer has the property of being easily deteriorated by oxygen and moisture, but many of the organic resin materials such as polyimide, polyamide, and acrylic are used as an interlayer insulating film. There has been a problem that the light emitting element is deteriorated by a gas such as oxygen generated from the formed interlayer insulating film.
[0013]
Furthermore, alkali metal materials such as Al and Mg, which may give a fatal impact on the TFT characteristics, are used for the cathode material of the light emitting element. If alkali metal is mixed into the active layer of the TFT, the electrical characteristics of the TFT will fluctuate and reliability over time cannot be ensured.
[0014]
In order not to impair the characteristics of the TFT, by separating the TFT manufacturing process chamber (clean room) from the light emitting device manufacturing process chamber (clean room), the active layer of the TFT is not contaminated by alkali metal. It is preferable to make it. However, in order to prevent contamination by alkali metals, if the process includes the movement of a processing room (clean room), the TFT substrate is now contaminated with dust in the air, or the TFT element is destroyed by charging. The problem of being fooled will arise.
[0015]
Accordingly, it is an object of the present invention to manufacture a light-emitting element having a long lifetime that solves the above-described problems with a light-emitting element having a structure that is less likely to deteriorate than before, and to provide a high-quality light-emitting device and a manufacturing method thereof.
[0016]
[Means for solving the problems]
In the present invention, an interlayer insulating film is formed on a TFT formed on an insulator, an insulating film is formed on the interlayer insulating film, and an anode electrically connected to the TFT through a wiring is formed. Forming a resin insulating film covering the anode and the wiring, etching to form a bank, heat-treating, cleaning the anode, and forming an insulating film covering the anode and the bank; It is a feature.
[0017]
By forming an insulating film between the interlayer insulating film and the anode in this way, it is possible to reduce the occurrence of cracks that occur when heat treatment is performed in a state where a material having a coefficient of thermal expansion is in contact with light emission. This leads to longer life of the element. In addition, gas and moisture generated from the interlayer insulating film can be prevented from reaching the light emitting element. In addition to the inorganic insulating film, this insulating film may be a cured film formed by surface modification by plasma treatment or a DLC film.
[0018]
Furthermore, by wiping the anode, the unevenness of the anode surface can be flattened and dust on the anode surface can be removed.
[0019]
Further, by forming an insulating film covering the anode and the bank, an effect of adjusting the balance between the amount of holes and electrons injected into the organic compound layer can be expected.
[0020]
According to another aspect of the invention, after forming a resin insulating film for forming a bank, the resin insulating film is moved to a treatment chamber where contamination of alkali metal or the like can be avoided, and then the resin insulating film is etched. It is characterized by forming.
[0021]
After forming the insulating film for protecting the semiconductor film of the TFT in this way, an antistatic treatment is further performed to form a first processing chamber (first clean room) for forming the TFT substrate and a second light emitting element. By separating the processing chamber (second clean room), the risk of alkali metal mixing into the active layer of the TFT from an alkali metal material such as Al or Mg used for the cathode material of the light emitting element can be reduced. The electrical characteristics of the TFT and the reliability over time can be improved.
[0022]
For the antistatic film, a resin insulating film for forming a bank, a material that can be easily removed without affecting the anode and wiring are used. As such a material, a material having a degree of conductivity (10−8 [S / m]) necessary for preventing charging is suitable. In general, an organic conductor is used, and a conductive polymer is formed by a spin coating method, and a conductive low molecule is formed by a vapor deposition method or the like. Specifically, polyethylenedioxythiophene (abbreviation: PEDOT), polyaniline (abbreviation: PAni), glycerin fatty acid ester, polyoxyethylene alkyl ether, polyoxyethylene alkylphenyl ether, N, N-bis (2-hydroxyethyl) Alkylamine [alkyldiethanolamine], N-2-hydroxyethyl-N-2 hydroxyalkylamine [hydroxyalkylmonoethanolamine], polyoxyethylene alkylamine, polyoxyethylene alkylamine fatty acid ester, alkyldiethanolamide, alkylsulfonate , Alkylbenzene sulfonate, alkyl phosphate, tetraalkylammonium salt, trialkylbenzylammonium salt, alkylbetaine, alkylimidazolium betaine, etc. It is. These materials can be easily removed with water or an organic solvent. Furthermore, an insulating material such as an organic insulator such as polyimide, acrylic, polyamide, polyimide amide, or BCB (benzocyclobutene) can also be used as the antistatic film. These antistatic films are applicable to all embodiments.
[0023]
Another aspect of the invention is characterized in that it includes a step of forming a bank and subjecting the bank surface to plasma treatment after crystallization by heat treatment of the anode.
[0024]
In this way, by performing a plasma treatment on the bank surface to form a cured film by modifying the surface, it is possible to prevent moisture from being released from the bank and deteriorating the light emitting element.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
A TFT 101 is formed on the substrate 100. The TFT shown here is a TFT for controlling the current flowing through the light emitting element, and is referred to as a current control TFT 101 in this specification (FIG. 1A).
[0026]
Next, an interlayer insulating film 102 is formed on the current control TFT 101 and planarized. As the interlayer insulating film 102, an organic resin material such as polyimide, acrylic, polyamide, polyimide amide, epoxy resin film, or BCB (benzocyclobutene) can be used, and the average film thickness is about 1.0 to 2.0 μm. Form. By forming the interlayer insulating film 102, planarization can be performed satisfactorily. Moreover, since an organic resin material generally has a low dielectric constant, parasitic capacitance can be reduced.
[0027]
Next, a first insulating film 103 is formed over the interlayer insulating film 102 so that degassing from the interlayer insulating film 102 does not adversely affect the light emitting element. The first insulating film 103 may be formed of an inorganic insulating film, typically a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film of a combination thereof, and a reaction pressure of 20 by plasma CVD. ~ 200Pa, substrate temperature 300 ~ 400 ° C, power density 0.1 ~ 1.0W / cm at high frequency (13.56MHz)2It is formed by discharging with. Alternatively, a plasma treatment may be performed on the surface of the interlayer insulating film to form a cured film containing one or more kinds of gas elements selected from hydrogen, nitrogen, halogenated carbon, hydrogen fluoride, or a rare gas.
[0028]
Thereafter, a resist mask having a desired pattern is formed, a contact hole reaching the drain region of the current control TFT 101 is formed, and a wiring 104 is formed. As a wiring material, an alloy metal other than Al and Ti as a conductive metal film may be used to form a film by a sputtering method or a vacuum evaporation method, and then patterned into a desired shape.
[0029]
Next, a transparent conductive film 105 to be an anode of the light emitting element is formed. The transparent conductive film 105 is typically formed using indium tin oxide (ITO) or a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO).
[0030]
Subsequently, the transparent conductive film 105 is etched to form an anode. Thereafter, the bank 107 is formed and heat treatment is performed at 230 to 350 ° C. Note that in this specification, an insulating film having an opening on the anode and covering the end of the anode is referred to as a bank (FIGS. 1B and 1C).
[0031]
Next, the surface of the anode 106 is wiped with a cleaning liquid using a PVA (polyvinyl alcohol) -based porous material, and the surface of the anode 106 is flattened and dust and the like are removed. In the present specification, the process of wiping the anode surface with a PVA (polyvinyl alcohol) -based porous body and performing planarization and dust removal is referred to as wiping.
[0032]
After the surface of the anode is wiped, a second insulating film 110 is formed, and an organic compound layer 111 and a cathode 112 are formed on the second insulating film 110. The second insulating film 110 is formed of an organic resin insulating film such as polyimide, polyamide, or acrylic with a thickness of 1 to 5 nm by using a spin coating method.
[0033]
The organic compound layer 111 is formed by stacking a plurality of layers such as a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer, and a buffer layer in addition to the light emitting layer. The thickness of the organic compound layer 111 is preferably about 10 to 400 nm.
[0034]
The cathode 112 is formed by a vapor deposition method after the organic compound layer 111 is formed. As a material for the cathode 112, in addition to MgAg and Al—Li alloy (aluminum-lithium alloy), a film formed by co-evaporation with an element belonging to Group 1 or 2 of the periodic table and aluminum is used. Also good. The film thickness of the cathode 112 is preferably about 80 to 200 nm.
[0035]
Here, about the state of the surface of the transparent conductive film by performing a wiping process, the result of having observed the surface using an atomic force microscope (AFM: Atomic Force Microscope) is shown to FIGS.
[0036]
Note that, in the surface observation in this example, an ITO film formed with a film thickness of 110 nm on a glass substrate and crystallized by heat treatment at 250 ° C. is used as a measurement surface.
[0037]
14 and 15 show the uneven shape of the substrate surface observed by AFM. In addition, the result of having observed the measurement surface before a wiping process is shown in FIG. 14, and the result of having observed the measurement surface after a wiping process is shown in FIG.
[0038]
  FIG. 16 shows the average surface roughness (Ra) before and after the wiping treatment using Berglin (manufactured by Ozu Sangyo) as the PVA-based porous material for wiping. Here, the average surface roughness is a three-dimensional extension of the centerline average roughness defined in JIS B0601 so that it can be applied to the surface. From this result, it can be seen that after the wiping treatment, the average surface roughness on the measurement surface decreases and the flatness increases.Further, from the results of FIG. 16, it can be seen that the average surface roughness of the surface of the transparent conductive film is 0.9 nm or less (preferably 0.85 nm or less).
[0039]
【Example】
Example 1
In this example, a light-emitting element manufactured using the present invention will be described. Note that here, an example of a method for simultaneously manufacturing a pixel portion including the light-emitting element of the present invention over the same substrate and TFTs (n-channel TFT and p-channel TFT) of a driver circuit provided around the pixel portion is shown. It demonstrates using FIGS. 3-6.
[0040]
First, in this embodiment, a substrate 900 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is used. Note that the substrate 900 is not limited as long as it is a light-transmitting substrate, and a quartz substrate may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
[0041]
Next, as illustrated in FIG. 3A, a base insulating film 901 formed of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over the substrate 900. In this embodiment, a two-layer structure is used as the base insulating film 901; however, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As a first layer of the base insulating film 901, a plasma CVD method is used, and SiHFour, NHThreeAnd N2A silicon oxynitride film 901a formed using O as a reactive gas is formed to a thickness of 10 to 200 nm (preferably 50 to 100 nm). In this embodiment, a silicon oxynitride film 901a (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) having a thickness of 50 nm is formed. Next, as a second layer of the base insulating film 901, a plasma CVD method is used, and SiHFourAnd N2A silicon oxynitride film 901b formed using O as a reactive gas is stacked to a thickness of 50 to 200 nm (preferably 100 to 150 nm). In this embodiment, a silicon oxynitride film 901b (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) having a thickness of 100 nm is formed.
[0042]
Next, semiconductor layers 902 to 905 are formed over the base insulating film 901. The semiconductor layers 902 to 905 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and then known crystallization treatment (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 902 to 905 are formed with a thickness of 25 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon (silicon) or silicon germanium (SiXGe1-X(X = 0.0001 to 0.02)) It may be formed of an alloy or the like. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and further laser annealed to improve crystallization. Thus, a crystalline silicon film was formed. Then, semiconductor layers 902 to 905 were formed by patterning the crystalline silicon film using a photolithography method.
[0043]
Further, after the semiconductor layers 902 to 905 are formed, the semiconductor layers 902 to 905 may be doped with a small amount of impurity elements (boron or phosphorus) in order to control the threshold value of the TFT.
[0044]
When a crystalline semiconductor film is formed by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVOFourA laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner, but when an excimer laser is used, the pulse oscillation frequency is 300 Hz and the laser energy density is 100 to 400 mJ / cm.2(Typically 200-300mJ / cm2). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 kHz, and the laser energy density is set to 300 to 600 mJ / cm.2(Typically 350-500mJ / cm2) Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example, 400 μm is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 50 to 90%. Good.
[0045]
Next, a gate insulating film 906 that covers the semiconductor layers 902 to 905 is formed. The gate insulating film 906 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) with a thickness of 110 nm is formed by plasma CVD. Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0046]
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O2The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm.2And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter.
[0047]
Then, a heat-resistant conductive layer 907 for forming a gate electrode is formed over the gate insulating film 906 with a thickness of 200 to 400 nm (preferably 250 to 350 nm). The heat-resistant conductive layer 907 may be formed as a single layer, or may have a laminated structure including a plurality of layers such as two layers or three layers as necessary. The heat resistant conductive layer includes an element selected from Ta, Ti, and W, an alloy containing the element as a component, or an alloy film combining the elements. These heat-resistant conductive layers are formed by a sputtering method or a CVD method, and it is preferable to reduce the concentration of impurities contained in order to reduce the resistance. Particularly, the oxygen concentration is preferably 30 ppm or less. In this embodiment, the W film is formed with a thickness of 300 nm. The W film may be formed by sputtering using W as a target, or tungsten hexafluoride (WF6Can also be formed by a thermal CVD method. In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is hindered and the resistance is increased. Therefore, when sputtering is used, a W target having a purity of 99.9 to 99.9999% is used, and a W film is formed with sufficient consideration so that impurities are not mixed in the gas phase during film formation. Thus, a resistivity of 9 to 20 μΩcm can be realized.
[0048]
On the other hand, when a Ta film is used for the heat-resistant conductive layer 907, it can be similarly formed by sputtering. The Ta film uses Ar as a sputtering gas. In addition, when an appropriate amount of Xe or Kr is added to the gas during sputtering, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. The resistivity of the α-phase Ta film is about 20 μΩcm and can be used as a gate electrode, but the resistivity of the β-phase Ta film is about 180 μΩcm and is not suitable for a gate electrode. Since the TaN film has a crystal structure close to an α phase, an α phase Ta film can be easily obtained by forming a TaN film under the Ta film. Although not shown, it is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the heat-resistant conductive layer 907. This improves adhesion and prevents oxidation of the conductive film formed thereon, and at the same time, the alkali metal element present in a trace amount in the heat-resistant conductive layers 907 and 908 has the first shape gate insulating film. The diffusion to 906 can be prevented. In any case, the heat resistant conductive layer 907 preferably has a resistivity in the range of 10 to 50 μΩcm.
[0049]
In this example, a TaN film was formed on the first conductive layer (first conductive film 907), and a W film was formed on the second conductive layer (second conductive film 908) (FIG. 3A). ).
[0050]
Next, a resist mask 909 is formed using a photolithography technique. Then, a first etching process is performed. The first etching process is performed under the first etching condition and the second etching condition.
[0051]
In this embodiment, an ICP etching apparatus is used, and the etching gas is Cl.2And CFFourO2Each gas flow ratio is 25/25/10, and 3.2 W / cm at a pressure of 1 Pa.2RF (13.56 MHz) power is applied to form plasma. 224 mW / cm also on the substrate side (sample stage)2RF (13.56 MHz) power is applied, thereby applying a substantially negative self-bias voltage. The W film is etched under the first etching condition. Subsequently, without removing the resist mask, the etching gas is changed to the second etching condition and the CF is changed to the etching gas.FourAnd Cl2Each gas flow rate ratio is set to 30/30 sccm, and RF (13.56 MHz) power is applied at a pressure of 1 Pa to form plasma. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied.
[0052]
Conductive layers 910 to 913 having a first tapered shape are formed by the first etching process. The angle of the tapered portion of the conductive layers 910 to 913 is formed to be 15 to 30 °. In order to perform etching without leaving a residue, overetching that increases the etching time at a rate of about 10 to 20% is performed. Since the selection ratio of the silicon oxynitride film (gate insulating film 906) to the W film is 2 to 4 (typically 3), the surface on which the silicon oxynitride film is exposed is etched by about 20 to 50 nm by overetching. (FIG. 3B).
[0053]
Then, a first doping process is performed to add an impurity element of one conductivity type to the semiconductor layer. Here, an impurity element addition step for imparting n-type is performed without removing the resist mask 909. Impurities are added to part of the semiconductor layers 902 to 905 in a self-aligning manner using the first conductive films 910 to 913 as masks to form first n-type impurity regions 914 to 917. As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used, and the first n-type impurity is formed by ion doping. The region 914-917 has 1 × 1020~ 1x10twenty oneattoms / cmThreeAn impurity element imparting n-type is added in a concentration range of (Figure 3B).
[0054]
Next, a second etching process is performed without removing the resist mask. The second etching process is performed under the third etching condition and the fourth etching condition. Similarly to the first etching process, the second etching process is also performed by an ICP etching apparatus, and the etching gas is CF.FourAnd Cl2Each gas flow rate ratio is 30/30 sccm and RF (13.56 MHz) power is applied at a pressure of 1 Pa to form plasma. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under the third etching conditions, conductive films 918 to 921 etched to the same extent as the W film and the TaN film are formed (FIG. 3C).
[0055]
Thereafter, the resist mask is changed to the fourth etching condition as it is, and the etching gas is changed to CF.FourAnd Cl2And O2The mixed gas is used and RF power (13.56 MHz) power is applied at a pressure of 1 Pa to form plasma. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under the fourth etching conditions to form second shape conductive films 922 to 925 (FIG. 3D).
[0056]
Next, a second doping step (addition of an n-type impurity element to the semiconductor layer through the first shape conductive films 922a to 925a) is performed, and a channel in contact with the first n-type impurity regions 914 to 917 is obtained. Second n-type impurity regions 926 to 929 are formed on the formation region side. The impurity concentration in the second n-type impurity region is 1 × 1016~ 1x1019atoms / cmThreeTo be. In this second doping step, the conditions are such that an n-type impurity element is added to the semiconductor layer even through the tapered portions of the second shape conductive films 922a to 925a of the first layer. In the specification, the second n-type impurity region overlapping the first-layer second-shaped conductive films 922a to 925a is defined as the Lov (ov is overlapped) region, the first-layer second-shaped conductive layer. The second n-type impurity region that does not overlap with the films 922a to 925a is referred to as Loff (off means offset) (FIG. 4A).
[0057]
Next, as shown in FIG. 4B, impurity regions 932 (932a, 932b) and 933 (conductivity type opposite to one conductivity type are formed in the semiconductor layers 902 and 905 to be active layers of the later p-channel TFT. 933a, 933b). Also in this case, an impurity element imparting p-type conductivity is added using the second shape conductive layers 922 and 925 as a mask, and impurity regions are formed in a self-aligning manner. At this time, the semiconductor layers 903 and 904 to be active layers of the later n-channel TFT are formed by forming masks 930 and 931 made of resist and covering the entire surface. The p-type impurity regions 932 and 933 formed here are diborane (B2H6) And the concentration of the impurity element imparting p-type in the p-type impurity regions 932 and 933 is 2 × 1020~ 2x10twenty oneatoms / cmThreeTo be.
[0058]
The p-type impurity regions 932 and 933 contain an impurity element imparting n-type in detail, but the concentration of the impurity element imparting p-type in these impurity regions 932 and 933 imparts n-type. By adding the impurity element so as to be 1.5 to 3 times the concentration of the impurity element, the p-type impurity region functions as a source region and a drain region of the p-channel TFT, so that no problem occurs.
[0059]
After that, as illustrated in FIG. 4C, a first interlayer insulating film 934 is formed over the conductive layers 922 to 925 having the second shape and the gate insulating film 906. The first interlayer insulating film 934 may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film in which these are combined. In any case, the first interlayer insulating film 934 is formed of an inorganic insulating material. The thickness of the first interlayer insulating film 934 is 100 to 200 nm. In the case where a silicon oxide film is used as the first interlayer insulating film 934, TEOS and O2The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm.2And can be formed by discharging. In the case where a silicon oxynitride film is used as the first interlayer insulating film 934, SiH is formed by plasma CVD.Four, N2O, NHThreeSilicon oxynitride film manufactured from SiH or SiHFour, N2A silicon oxynitride film formed from O may be used. The production conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (60 MHz) power density of 0.1 to 1.0 W / cm.2Can be formed. Further, as the first interlayer insulating film 934, SiHFour, N2O, H2Alternatively, a silicon oxynitride silicon film manufactured from the above may be used. Similarly, the silicon nitride film is made of SiH by plasma CVD.Four, NHThreeIt is possible to make from.
[0060]
Then, a step of activating the impurity element imparting n-type or p-type added at each concentration is performed. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 1 ppm or less, preferably 0.1 ppm or less in a nitrogen atmosphere at 400 to 700 ° C., typically 500 to 600 ° C. In this example, the temperature is 550 ° C. for 4 hours. Heat treatment was performed. In addition, when a plastic substrate having a low heat resistant temperature is used for the substrate 900, it is preferable to apply a laser annealing method.
[0061]
In this heat treatment step, the catalyst element (nickel) used in the step of crystallizing the semiconductor layer was added with a high concentration of an element belonging to Group 15 of the periodic table having gettering action (phosphorus in this embodiment). By moving (gettering) to the first n-type impurity region, the concentration of the catalytic element in the channel formation region can be reduced.
[0062]
Subsequent to the activation step, the step of hydrogenating the semiconductor layer is performed by changing the atmosphere gas and performing heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is performed in the semiconductor layer by thermally excited hydrogen.16-1018/ CmThreeThis is a step of terminating the dangling bond. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. In any case, the defect density in the semiconductor layers 902 to 905 is 1016/ CmThreeIt is desirable to set it as follows, and for that purpose, hydrogen may be added in an amount of about 0.01 to 0.1 atomic%.
[0063]
Then, a second interlayer insulating film 935 made of an organic insulating material is formed with an average film thickness of 1.0 to 2.0 μm. As the organic resin material, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. For example, when using a type of polyimide that is thermally polymerized after being applied to the substrate, it is formed by baking at 300 ° C. in a clean oven. When acrylic is used, a two-component type is used, and after mixing the main material and the curing agent, applying the entire surface of the substrate using a spinner, preheating at 80 ° C. for 60 seconds with a hot plate. It can be formed by baking at 250 ° C. for 60 minutes in a clean oven.
[0064]
Thus, the surface can be satisfactorily planarized by forming the second interlayer insulating film 935 from an organic insulating material. Moreover, since the organic resin material generally has a low dielectric constant, parasitic capacitance can be reduced. However, since it is hygroscopic and not suitable as a protective film, it is preferably used in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the first interlayer insulating film 934 as in this embodiment. .
[0065]
By the way, the second interlayer insulating film 935 formed using an organic insulating material may generate moisture and gas. It is known that a light emitting element is easily deteriorated by moisture or gas (oxygen). The heat generated when a light-emitting device actually formed using an organic resin insulating film as an interlayer insulating film is used, moisture and gas are generated from the organic resin insulating film, and the light emitting element is likely to be deteriorated. It is possible. Therefore, a first insulating film 936 is formed over the second interlayer insulating film 935 formed of an organic insulating material.
Note that the first insulating film 936 is formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like. Note that the first insulating film 936 formed here may be formed by a sputtering method or a plasma CVD method. The first insulating film 936 may be formed after the contact hole is formed.
[0066]
Thereafter, a resist mask having a predetermined pattern is formed, and contact holes are formed in the respective semiconductor layers to reach impurity regions serving as source regions or drain regions. The contact hole is formed by a dry etching method. In this case, CF is used as an etching gas.Four, O2The first insulating film 936 is first etched using a mixed gas ofFour, O2, The second interlayer insulating film 935 made of an organic resin material is etched using a mixed gas of He, and then the etching gas is changed to CF again.Four, O2The first interlayer insulating film 934 is etched as follows. Further, in order to increase the selectivity with the semiconductor layer, the etching gas is changed to CHF.ThreeThe contact hole can be formed by etching the gate insulating film 906 while switching to.
[0067]
Then, a conductive metal film is formed by sputtering or vacuum vapor deposition, patterned with a mask, and then etched to form wirings 937 to 943. Although not shown, in this embodiment, this wiring is formed by a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm.
[0068]
Next, a transparent conductive film is formed thereover with a thickness of 80 to 120 nm and etched to form an anode 944 (FIG. 5A). In this embodiment, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used as the transparent electrode.
[0069]
Further, the anode 944 is formed in contact with the drain wiring 943 so as to be electrically connected to the drain region of the current control TFT (FIG. 5A). Here, heat treatment may be performed on the anode 944 at 180 to 350 ° C.
[0070]
Next, as illustrated in FIG. 5B, a third interlayer insulating film 945 is formed over the anode 944. Here, the process chamber (clean room) may be moved to form a light emitting element. An extremely thin film (hereinafter referred to as an antistatic film) 946 having an antistatic effect is formed on the third interlayer insulating film 945 so that the TFT substrate is not contaminated or destroyed by dust in the air. The antistatic film 946 is formed of a material that can be removed by washing with water (FIG. 5C). In addition to forming the antistatic film, the film may be stored in a transfer case that can be antistatic. Furthermore, before moving the processing chamber, an operation inspection of the TFT substrate formed in the steps so far may be performed.
[0071]
When the TFT substrate is brought into a processing chamber (clean room) for forming a light emitting element, the antistatic film 946 is removed by washing with water, and the third interlayer insulating film 945 is etched to a position corresponding to the pixel (light emitting element). A bank 947 having an opening is formed. In this embodiment, the bank 947 is formed using a resist. In this embodiment, the thickness of the bank 947 is set to about 1 μm, and a region covering a portion where the wiring and the anode are in contact with each other is formed in a tapered shape (FIG. 6A). Note that when the light-emitting element is carried into the processing chamber, an inspection for confirming the operation of the moved TFT substrate may be performed again.
[0072]
In this embodiment, a film made of a resist is used as the bank 947, but polyimide, polyamide, acrylic, BCB (benzocyclobutene), a silicon oxide film, or the like can be used depending on circumstances. The bank 947 may be either an organic substance or an inorganic substance as long as it has an insulating property. However, when the bank 947 is formed using photosensitive acrylic, the photosensitive acrylic film is etched and heated at 180 to 350 ° C. It is preferable to carry out the treatment. In the case of forming using a non-photosensitive acrylic film, it is preferable to form a bank by etching after performing a heat treatment at 180 to 350 ° C.
[0073]
Next, a wiping process is performed on the anode surface. Note that in this embodiment, the surface of the anode 944 is wiped with Berglin (manufactured by Ozu Sangyo) to flatten the surface of the anode 944 and remove dust attached to the surface. As the cleaning liquid for wiping, pure water is used, the rotational speed of the shaft around which the Berulin is wound is 100 to 300 rpm, and the indentation value is 0.1 to 1.0 mm (FIG. 6A).
[0074]
Next, the TFT substrate is vacuum baked. In order to release moisture and gas from the resin insulating film for forming the bank, vacuum exhaust is performed at a certain degree of vacuum (for example, 0.01 Torr or less). Note that the vacuum baking may be performed after washing the antistatic film with water, after wiping the anode, or before forming the light emitting element.
[0075]
Next, a second insulating film 948 is formed so as to cover the bank 947 and the anode 944. The second insulating film 948 is formed using an organic resin film such as polyimide, polyamide, or polyimideamide with a film thickness of 1 to 5 nm by a spin coating method, an evaporation method, a sputtering method, or the like. By forming this insulating film, cracks and the like on the surface of the anode 944 can be covered, and deterioration of the light-emitting element can be prevented.
[0076]
Next, an organic compound layer 949 and a cathode 950 are formed over the second insulating film 948 by an evaporation method. In this embodiment, the MgAg electrode is used as the cathode of the light emitting element, but other known materials may be used. Note that the organic compound layer 949 is formed by stacking a plurality of layers such as a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, and a buffer layer in addition to the light-emitting layer. The structure of the organic compound layer used in this example will be described in detail below.
[0077]
In this embodiment, copper phthalocyanine is used as the hole injection layer, and α-NPD is used as the hole transport layer by vapor deposition.
[0078]
Next, a light emitting layer is formed. In this embodiment, an organic compound layer showing different light emission is formed by using different materials for the light emitting layer. In this embodiment, an organic compound layer that emits red, green, and blue light is formed. Moreover, since vapor deposition is used as a film formation method, a light emitting layer can be formed using a different material for each pixel by using a metal mask at the time of film formation.
[0079]
The light emitting layer that develops red color is Alq.ThreeIt is formed using a material doped with DCM. In addition, (1,10-phenanthroline) tris (1,3-diphenyl-propane-) which is an Eu complex with N, N′-disalicylidene-1,6-hexanediaminato) zinc (II) (Zn (salhn)) 1,3-Dionato) Europium (III) (Eu (DBM)ThreeA material doped with (Phen) can be used, but other known materials can also be used.
[0080]
In addition, the light-emitting layer that develops green color is CBP and Ir (ppy)ThreeCan be formed by a co-evaporation method. At this time, it is preferable to laminate the hole blocking layer using BCP. In addition, aluminum quinolinato complex (AlqThree), A benzoquinolinolatoberyllium complex (BeBq) can be used. Furthermore, quinolinato aluminum complex (AlqThree) Using a material such as coumarin 6 or quinacridone as a dopant is also possible, but other known materials can also be used.
[0081]
Further, the light emitting layer that develops a blue color is composed of DPVBi, which is a distyryl derivative, and N, N′-disalicylidene-1,6-hexanediaminato) zinc (II) (Zn), which is a zinc complex having an azomethine compound as a ligand. (Salhn)) and 4,4′-bis (2,2-diphenyl-vinyl) -biphenyl (DPVBi) doped with perylene may be used, but other known materials may also be used.
[0082]
Next, an electron transport layer is formed. For the electron transport layer, a material such as a 1,3,4-oxadiazole derivative or a 1,2,4-triazole derivative (TAZ) can be used. In this embodiment, 1,2,4- It forms with a film thickness of 30-60 nm by a vapor deposition method using a triazole derivative (TAZ).
[0083]
Thus, an organic compound layer having a laminated structure is formed. Note that the thickness of the organic compound layer 949 in this embodiment may be 10 to 400 nm (typically 60 to 150 nm), and the thickness of the cathode 950 may be 80 to 200 nm (typically 100 to 150 nm).
[0084]
After the organic compound layer is formed, the cathode 950 of the light emitting element is formed by a vapor deposition method. In this embodiment, MgAg is used as the conductive film serving as the cathode of the light-emitting element. However, an Al—Li alloy film (alloy film of aluminum and lithium), an element belonging to Group 1 or 2 of the periodic table, and aluminum It is also possible to use a film formed by co-evaporation.
[0085]
In this way, a light emitting device having a structure as shown in FIG. 6B is completed. Note that a portion 951 where the anode 944, the organic compound layer 949, and the cathode 950 are stacked is referred to as a light-emitting element.
[0086]
A p-channel TFT 1000 and an n-channel TFT 1001 are TFTs of a driving circuit and form a CMOS. The switching TFT 1002 and the current control TFT 1003 are TFTs of the pixel portion, and the TFT of the driver circuit and the TFT of the pixel portion can be formed on the same substrate.
[0087]
Note that in the case of a light-emitting device using a light-emitting element, the power supply voltage of the drive circuit is about 5 to 6 V, and the maximum is about 10 V. Therefore, deterioration due to hot electrons in the TFT is not a problem.
[0088]
(Example 2)
A process for manufacturing the light-emitting device will be described with reference to FIGS.
[0089]
In accordance with Embodiment 1, the steps up to the step of forming two conductive films 907 and 908 over the gate insulating film 906 as shown in FIG.
[0090]
Next, a step of forming the first tapered conductive layers 3901 to 3904 by etching the conductive films 907 and 908 using the masks 909a to 909 will be described with reference to FIG. For the etching, an ICP (Inductively Coupled Plasma) etching method is used. Although there is no limitation on the etching gas, CF for etching W film or tantalum nitride filmFourAnd Cl2And O2And are used. Etching is performed by setting each gas flow rate to 25/25/10 and applying 500 W of RF (13.56 MHz) power to the coil electrode at a pressure of 1 Pa. In this case, 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Under this first etching condition, the W film is mainly etched into a predetermined shape.
[0091]
After this, the etching gas is CFFourAnd Cl2The gas flow ratio is changed to 30/30, and 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching for about 30 seconds. . 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CFFourAnd Cl2The tantalum nitride film and the W film are etched at a similar rate. Thus, the conductive layers 3901 to 3904 having the first tapered shape are formed. The taper is formed at 45 to 75 °. In order to perform etching without leaving a residue on the second insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Note that a region of the gate insulating film 906 that is not covered with the first tapered conductive layers 3901 to 3904 is etched by about 20 to 50 nm to form a thinned region (FIG. 20A).
[0092]
Subsequently, a second etching process is performed as shown in FIG. 20B without removing the masks 909a to 909d. CF as etching gasFourAnd Cl2And O2The gas flow ratio is 20/20/20, and 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. 20 W RF (13.56 MHz) power is applied to the substrate side (sample stage), and a lower self-bias voltage is applied than in the first etching process. Under this etching condition, the W film used as the second conductive film is etched. Thus, second tapered conductive layers 3905 to 3908 are formed. The surface of the region of the gate insulating film 906 that is not covered with the second tapered conductive layers 3905 to 3908 is etched and thinned by about 20 to 50 nm.
[0093]
After the resist mask is removed, a first doping process is performed in which an impurity element imparting n-type (n-type impurity element) is added to the semiconductor layer. The first doping process is performed by an ion doping method in which ions are implanted without mass separation. Doping is performed using the second tapered conductive films 3905 to 3908 as a mask and phosphine (PH) diluted with hydrogen.Three) Using a phosphine gas diluted with a gas or a rare gas, n-type impurity regions 3909 to 3912 containing an n-type impurity element having a first concentration are formed in the semiconductor layers 902 to 905. The phosphorus concentration of n-type impurity regions 3909 to 3912 containing the first concentration of n-type impurity element formed by this doping is 1 × 1016~ 1x1017/ CmThree(FIG. 20C).
[0094]
After that, first masks 3913 and 3915 that cover the entire semiconductor layers 902 and 905, a second tapered conductive layer 3907 over the semiconductor layer 904, and a second mask 3914 that covers a part of the semiconductor layer 904 are formed. Then, a second doping process is performed. In the second doping treatment, the n-type impurity region 3917 including the second concentration n-type impurity element and the n-type impurity element including the third concentration n-type impurity element are added to the semiconductor layer 903 through the second tapered conductive layer 3906a. Type impurity regions 3916 and 3918 are formed. The phosphorus concentration of the n-type impurity region 3917 containing the second concentration of n-type impurity element formed by this doping is 1 × 1017~ 1x1019/ CmThreeThe phosphorus concentration of the n-type impurity regions 3916 and 3918 containing the third concentration of the n-type impurity element is 1 × 1020~ 1x10twenty one/ CmThree(FIG. 20D).
[0095]
In this embodiment, the n-type impurity region containing the second concentration n-type impurity element and the n-type impurity region containing the third concentration n-type impurity element are formed in one doping step as described above. Although it is formed, the impurity element may be added in two doping steps.
[0096]
Next, as shown in FIG. 21A, masks 3919 and 3920 that cover the semiconductor layers 903 and 904 are formed, and a third doping process is performed. Doping is hydrogen diluted diborane (B2H6) Using a diborane gas diluted with a gas or a rare gas, the semiconductor layers 902 and 905 include p-type impurity regions 3921 and 3923 containing a p-type impurity element at a first concentration and a p-type containing a p-type impurity element at a second concentration. Impurity regions 3922 and 3924 are formed. The p-type impurity regions 3921 and 3923 containing the first concentration of the p-type impurity element are 2 × 1020~ 3x10twenty one/ CmThreeThe p-type impurity regions 3922 and 3924 that contain boron in the concentration range and contain the second concentration of the p-type impurity element are formed in regions overlapping the second tapered conductive layers 3905a and 3908a. 1 × 1018~ 1x1020/ CmThreeContains boron in a concentration range of.
[0097]
Next, as shown in FIG. 21B, a first interlayer insulating film 3925 made of a silicon nitride film or a silicon nitride oxide film is formed to a thickness of 50 nm by plasma CVD, and added to each semiconductor layer. In order to activate the impurity element, heat treatment is performed at 410 ° C. using a furnace. Through this heat treatment, the semiconductor film is also hydrogenated with hydrogen released from the silicon nitride film or the silicon nitride oxide film.
[0098]
Note that the heat treatment may be a heat treatment method using RTA (including an RTA method using gas or light as a heat source) in addition to a method using a furnace. In the case of performing heat treatment using a furnace, an insulating film that covers the gate electrode and the gate insulating film is formed before the heat treatment in order to prevent oxidation of the conductive film that forms the gate electrode, or the atmosphere during the heat treatment is changed. A reduced-pressure nitrogen atmosphere may be used. Alternatively, the semiconductor layer may be irradiated with the second harmonic (532 nm) light of the YAG laser. As described above, since there are several methods for activating the impurity element added to the semiconductor layer, the method may be determined as appropriate by the practitioner.
[0099]
Next, a second interlayer insulating film 3926 is formed using acrylic on the first interlayer insulating film 3925. Then, a silicon nitride film is formed over the second interlayer insulating film 3926 by a sputtering method to form a first insulating film (hereinafter also referred to as a barrier insulating film) 3927 for protecting the TFT from impurities. (FIG. 21C).
[0100]
Subsequently, a transparent conductive film is formed to a thickness of 80 to 120 nm over the barrier insulating film 3927 and etched to form an anode 3928 (FIG. 22A). In the present embodiment, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used as the transparent electrode.
[0101]
After that, a resist mask having a predetermined pattern is formed, and contact holes reaching impurity regions 3916, 3918, 3921, and 3923 which are source regions or drain regions formed in the respective semiconductor layers are formed. The contact hole may be formed by a dry etching method.
[0102]
Then, a conductive metal film is formed by a sputtering method or a vacuum vapor deposition method, patterned with a mask, and then etched to form wirings 3929 to 3935. Although not shown, in this embodiment, this wiring is formed by a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm.
[0103]
Next, a third interlayer insulating film 3936 that covers the anode 3928 and the wirings 3929 to 3935 is formed. Here, in order to reduce the risk of alkali metal being mixed into the active layer of the TFT from alkali metal materials such as Al and Mg used for the cathode material of the light emitting element, a processing chamber (hereinafter referred to as a TFT substrate) is formed. Assume that the manufacturing process is advanced by moving the substrate from a first clean room to a processing chamber for forming a light emitting element (hereinafter referred to as a second clean room).
[0104]
An extremely thin film (hereinafter referred to as an antistatic film) having an antistatic action on the third interlayer insulating film 3936 so that the TFT substrate is not contaminated by dust in the air while moving or is not electrostatically damaged by static electricity. 3937). Note that the antistatic film 3937 may be formed of a material that can be easily removed, such as water washing (FIG. 22A). Alternatively, it is stored and moved in a case that can prevent destruction due to charging. Note that the operation of the TFT substrate formed through the steps up to here may be inspected before the processing chamber is moved. The above process is a process in the first process chamber (clean room) shown in the flowchart of FIG.
[0105]
The movement from the first processing chamber to the second processing chamber is, for example, movement within a building provided in the same site, or between factories (processing chambers, for example, clean rooms) dotted with the same corporation. Movement or a movement of a factory (processing room, for example, a clean room) between different legal persons is conceivable. In either case, the TFT substrate is moved so as not to be damaged.
[0106]
Subsequently, processing in the second processing chamber (clean room) shown in the flowchart of FIG. 19 is performed. When the TFT substrate is carried into the second processing chamber (clean room), the antistatic film 3937 is removed by washing with water, the third interlayer insulating film 3936 is etched, and an opening is formed at a position corresponding to the pixel (light emitting element). A bank 3938 is formed which covers a portion where the wiring 3934 and the anode 3928 are in contact with each other and an end portion of the anode 3928 in a tapered shape. In this embodiment, the thickness is about 1 μm, and the bank 3938 is formed using a resist. Here, an inspection for confirming the operation of the TFT substrate moved to the second processing chamber may be performed again.
[0107]
Next, the TFT substrate is vacuum baked. In order to release moisture and gas from the resin insulating film for forming the bank, vacuum exhaust is performed at a certain degree of vacuum (for example, 0.01 Torr or less). Note that the vacuum baking may be performed after washing the antistatic film with water, after wiping the anode, or before forming the EL element.
[0108]
Subsequently, in order to suppress deterioration of the light emitting element due to generation of moisture or gas from the bank 3938, the surface of the bank 3938 is covered with a second insulating film 3939, for example, with a silicon nitride film or the like. The second insulating film 3939 is also referred to as a second barrier insulating film 3939 because the second insulating film 3939 is an insulating film for protecting against moisture and gas which causes deterioration of the light emitting element.
[0109]
Subsequently, an organic compound layer 3940 is formed over the second insulating film 3939 so as to be in contact with the anode 3928, and a cathode 3951 is formed over the organic compound layer 3940 by an evaporation method. In this embodiment, the MgAg electrode is used as the cathode of the light emitting element, but other known materials may be used. Note that the organic compound layer 3940 may be stacked by combining a plurality of layers such as a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, and a buffer layer in addition to the light-emitting layer. It may be formed according to Example 1.
[0110]
In this way, a light emitting device having a structure as shown in FIG. 22B is completed. Note that a portion 3942 stacked with the anode 3928, the organic compound layer 3940, and the cathode 3941 is referred to as a light-emitting element.
[0111]
As described above, by making the first processing chamber (for example, the first clean room) for forming the TFT substrate different from the second processing chamber (for example, the second clean room) for forming the light emitting element, The active layer of the TFT can be protected from alkali metal materials such as Al and Mg used for the cathode material of the light emitting element, and a favorable light emitting device can be provided.
[0112]
(Example 3)
According to Example 1 or Example 2, the layers up to the second interlayer insulating film (935, 3926) are formed. Next, a method for modifying the surface of the second interlayer insulating film (935, 3926) by performing plasma treatment on the second interlayer insulating film instead of forming the first insulating film 936 in Embodiment 1 is shown in FIG. I will explain it.
[0113]
For example, the second interlayer insulating film (935, 3926) is in one or a plurality of gases selected from hydrogen, nitrogen, hydrocarbon, halogenated carbon, hydrogen fluoride, or a rare gas (Ar, He, Ne, etc.). By performing a plasma treatment on the second interlayer insulating film (935, 3926), a new film is formed on the surface, or the type of the functional group existing on the surface is changed, so that the second interlayer insulating film ( 935, 3926). On the surface of the second interlayer insulating film (935, 3926), a dense film 935B is formed as shown in FIG. In this specification, this film is referred to as a cured film 935B. Thereby, it is possible to prevent gas and moisture from being released from the organic resin film.
[0114]
Further, since the anode (ITO) is formed after the surface modification as in this embodiment, the heat treatment is not performed in a state where the materials having different thermal expansion coefficients are in direct contact with each other. Therefore, it is possible to prevent the occurrence of ITO cracks and the like, and it is possible to prevent deterioration of the light emitting element. The plasma treatment of the second interlayer insulating film (935, 3926) may be performed before or after the contact hole is formed.
[0115]
The cured film 935B has a surface of the second interlayer insulating film (935, 3926) made of an organic insulating material on the surface of hydrogen, nitrogen, hydrocarbon, halogenated carbon, hydrogen fluoride, or a rare gas (Ar, He, Ne, etc.). And a plasma treatment in one or a plurality of gases selected from. Accordingly, it is considered that the cured film 935B contains a gaseous element such as hydrogen, nitrogen, hydrocarbon, halogenated carbon, hydrogen fluoride, or a rare gas (Ar, He, Ne, etc.).
[0116]
(Example 4)
According to Example 1 or Example 2, the layers up to the second interlayer insulating film (935, 3926) are formed. Next, as shown in FIG. 12, a DLC film 936B may be formed as the first insulating film 936 on the second interlayer insulating film (935, 3926).
[0117]
As a feature of the DLC film, 1550cm-11300cm with asymmetric peaks around-1It has a Raman spectral distribution with shoulders around. In addition, when measured with a microhardness meter, it exhibits a hardness of 15 to 25 GPa and has excellent chemical resistance. Furthermore, the DLC film can be formed by a CVD method or a sputtering method, and can be formed in a temperature range from room temperature to 100 ° C. or less. As a film formation method, a method such as a sputtering method, an ECR plasma CVD method, a high frequency plasma CVD method, or an ion beam evaporation method may be used, and the film thickness may be about 5 to 50 nm.
[0118]
(Example 5)
In this embodiment, an example in which an insulating film other than a DLC film is applied as the insulating film 936 over the second interlayer insulating film (935, 3926) will be described.
[0119]
According to Example 1 or Example 2, the layers up to the second interlayer insulating film (935, 3926) are formed. Subsequently, as the first insulating film 936, a silicon nitride film 936 is formed by a sputtering method using silicon as a target. The film forming conditions may be selected as appropriate, but nitrogen (N2) Or a mixed gas of nitrogen and argon, and high frequency power is applied to perform sputtering. The substrate temperature is set to room temperature, and the heating means may not be used. However, when an organic insulating film is used for the interlayer insulating film, it is desirable to form the film without heating the substrate. In order to sufficiently remove the adsorbed or occluded water, it is preferable to perform dehydration by heating at about 50 to 100 ° C. for several minutes to several hours in a vacuum. As an example of the film formation conditions, a silicon target of 1 to 2 Ω sq. To which boron is added is used, and only nitrogen gas is supplied and a high frequency power (13.56 MHz) of 0.4 Pa and 800 W is used. A film forming speed of 2 to 4 nm / min can be obtained when the diameter is 152.4 mm.
[0120]
The silicon nitride film thus obtained has a concentration of oxygen and hydrogen mentioned as impurity elements in the film of 1 atomic% or less and a transmittance of 80% or more in the visible light region. In particular, it has a transmittance of 80% or more even at a wavelength of 400 nm, indicating the transparency of this film. Furthermore, a dense film can be formed without causing significant damage to the surface.
[0121]
As described above, a silicon nitride film can be used for the insulating film 936. The subsequent steps may be performed again according to Example 1 or Example 2.
[0122]
(Example 6)
In this embodiment, an example in which an insulating film other than a DLC film is applied as the first insulating film 936 over the second interlayer insulating film (935, 3926) will be described.
[0123]
According to Example 1 or Example 2, the layers up to the second interlayer insulating film (935, 3926) are formed. Subsequently, using an aluminum nitride (AlN) target, in an atmosphere in which argon gas and nitrogen gas are mixed, AlXNYA film is formed. AlXNYImpurities contained in the film, particularly oxygen, may be 0 to less than 10 atm%, and the oxygen concentration can be adjusted by appropriately adjusting sputtering conditions (substrate temperature, source gas and its flow rate, film forming pressure, etc.). . Alternatively, an aluminum (Al) target may be used to form a film in an atmosphere containing nitrogen gas. Note that the present invention is not limited to the sputtering method, and a vapor deposition method or other known techniques may be used.
[0124]
AlXNYIn addition to the film, an aluminum nitride (AlN) target is used and AlN is formed in an atmosphere in which argon gas, nitrogen gas, and oxygen gas are mixed.XOYA membrane may be used. AlNXOYThe film may be in a range containing several atom% or more of nitrogen, preferably 2.5 atom% to 47.5 atom%, and the sputtering conditions (substrate temperature, source gas and its flow rate, film formation pressure, etc.) are appropriately adjusted. The nitrogen concentration can be adjusted. Alternatively, an aluminum (Al) target may be used to form a film in an atmosphere containing nitrogen gas and oxygen gas. Note that the present invention is not limited to the sputtering method, and a vapor deposition method or other known techniques may be used.
[0125]
Al mentioned aboveXNYFilm or AlNXOYThe film has high light-transmitting properties (transmittance of 80% to 91.3% in the visible light region) and does not hinder light emission from the light-emitting element.
[0126]
As described above, the insulating film 936 has Al.XNYFilm or AlNXOYA membrane can be applied. The subsequent steps may be performed again according to the first embodiment.
[0127]
(Example 7)
According to Example 1 or Example 2, the layers up to the second interlayer insulating film (935, 3926) are formed. Next, as shown in FIG. 13, the surface of the second interlayer insulating film (935, 3926) is subjected to plasma modification to form a cured film 935B, and then a DLC film 936B is formed on the cured film 935B. May be. Note that the DLC film 936B may be formed with a film thickness of about 5 to 50 nm by a sputtering method, an ECR plasma CVD method, a high-frequency plasma CVD method, or an ion beam evaporation method.
[0128]
(Example 8)
An example of performing surface modification of the bank (947, 3938) by performing plasma treatment on the surface of the bank (947, 3938) after forming the bank (947, 3938) in accordance with the steps of Example 1 or Example 2. 8 will be used for explanation.
[0129]
The banks (947, 3938) are formed using an organic resin insulating film. However, the banks (947, 3938) generate moisture and gas, and moisture and gas are easily generated by heat generated when the light emitting device is actually used. There is a problem that it ends up.
[0130]
Therefore, after performing the heat treatment, plasma treatment is performed in order to modify the surface of the bank as shown in FIG. Plasma treatment is performed in one or a plurality of gases selected from hydrogen, nitrogen, carbon halide, hydrogen fluoride, or a rare gas.
[0131]
As a result, the bank surface is densified, and a cured film containing one or more gas elements selected from hydrogen, nitrogen, carbon halide, hydrogen fluoride, or a rare gas is formed, and moisture or gas (oxygen) is formed from the inside. Can be prevented and deterioration of the light emitting element can be prevented.
[0132]
Note that this embodiment can be used in combination with any of Embodiments 1 to 7.
[0133]
Example 9
According to Embodiment 1, the layers up to the second interlayer insulating film (935, 3926) are formed (FIG. 18A). Thereafter, a first insulating film 936 is formed over the second interlayer insulating film (935, 3926). As the first insulating film 936, the DLC film, the silicon nitride film, the aluminum nitride film, or the aluminum nitride oxide film described in Embodiment 2 or 3 may be formed. Subsequently, an ITO film is formed over the first insulating film 936 and patterned into a desired shape to form an anode 1937.
[0134]
Subsequently, a resist mask having a predetermined pattern is formed, and contact holes reaching the impurity regions to be source regions or drain regions formed in the respective semiconductor layers are formed by a dry etching method or the like. This may be according to the first embodiment.
[0135]
Thereafter, a conductive metal film is formed by a sputtering method or a vacuum deposition method, and etched to form wirings 1938 to 1944. The wirings 1938 to 1944 may be formed of a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm, as in the first embodiment.
[0136]
As shown in this embodiment (FIG. 18B), by forming the anode 1937 in front of the wirings 1938 to 194, even if the anode has to be formed using a material with poor coverage, the wiring breaks. Since 1943 is formed on the anode 1938, a problem such as disconnection does not occur.
[0137]
Once the wiring is formed, a bank, an organic compound layer, and a cathode may be formed according to Example 1.
[0138]
The present embodiment can be applied in combination with the first to seventh embodiments.
[0139]
(Example 10)
In this embodiment, a method for crystallizing a semiconductor film to be an active layer of a TFT using a catalytic element and then reducing the concentration of the catalytic element in the obtained crystalline semiconductor film will be described.
[0140]
In FIG. 17A, the substrate 1100 can preferably be made of barium borosilicate glass, alumino borosilicate glass, quartz, or the like. An inorganic insulating film with a thickness of 10 to 200 nm is formed as a base insulating film 1101 on the surface of the substrate 1100. An example of a suitable base insulating film is a silicon oxynitride film manufactured by a plasma CVD method.Four, NHThree, N2A first silicon oxynitride film 1101a made of O is formed to a thickness of 50 nm, and then SiHFourAnd N2A film in which a second silicon oxynitride film 1101b manufactured from O is formed to a thickness of 100 nm is applied. The base insulating film 1101 is provided so that alkali metal contained in the glass substrate does not diffuse into the semiconductor film formed thereover, and can be omitted when quartz is used as the substrate.
[0141]
Next, a silicon nitride film 1102 is formed over the base insulating film 1101. The silicon nitride film 1102 further contains oxygen contained in the base insulating film 1101 in order to prevent a catalytic element (typically nickel) used in a subsequent crystallization process of the semiconductor film from getting into the base insulating film 1101. It is formed for the purpose of preventing adverse effects. Note that the silicon nitride film 1102 may be formed with a thickness of 1 to 5 nm by a plasma CVD method.
[0142]
Next, an amorphous semiconductor film 1103 is formed over the silicon nitride film 1102. For the amorphous semiconductor film 1103, a semiconductor material containing silicon as its main component is used. Typically, an amorphous silicon film, an amorphous silicon germanium film, or the like is applied, and the film is formed to a thickness of 10 to 100 nm by a plasma CVD method, a low pressure CVD method, or a sputtering method. In order to obtain high-quality crystals, the concentration of impurities such as oxygen and nitrogen contained in the amorphous semiconductor film 1103 is set to 5 × 10.18/ CmThreeIt should be reduced to the following. These impurities interfere with the crystallization of the amorphous semiconductor, and also increase the density of trapping centers and recombination centers even after crystallization. Therefore, it is desirable not only to use a high-purity material gas but also to use an ultrahigh vacuum-compatible CVD apparatus equipped with a mirror surface treatment (electropolishing treatment) in the reaction chamber and an oil-free vacuum exhaust system. Note that the base insulating film 1101 to the amorphous semiconductor film 1103 can be continuously formed without being exposed to the atmosphere.
[0143]
Thereafter, a metal element having a catalytic action for promoting crystallization is added to the surface of the amorphous silicon film 1103 (FIG. 17B). Metal elements having a catalytic action for promoting crystallization of semiconductor films include iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), and osmium (Os). , Iridium (Ir), platinum (Pt), copper (Cu), gold (Au), etc., and one or more selected from these can be used. Typically, nickel is used, and a catalyst-containing layer 1104 is formed by applying a nickel acetate salt solution containing 1 to 100 ppm of nickel by weight with a spinner. In this case, in order to improve the familiarity of the solution, as the surface treatment of the amorphous silicon film 1103, an extremely thin oxide film is formed with an ozone-containing aqueous solution, and the oxide film is mixed with hydrofluoric acid and hydrogen peroxide solution. After etching to form a clean surface, an ultrathin oxide film is formed again by treatment with an ozone-containing aqueous solution. Since the surface of the semiconductor film such as silicon is inherently hydrophobic, the nickel acetate salt solution can be uniformly applied by forming the oxide film in this way.
[0144]
Needless to say, the catalyst-containing layer 1104 is not limited to such a method, and may be formed by sputtering, vapor deposition, plasma treatment, or the like.
[0145]
Heat treatment for crystallization is performed while keeping the amorphous silicon film 1103 and the catalytic element-containing layer 1104 in contact with each other. Heat treatment methods include furnace annealing using an electric furnace, and rapid thermal annealing using halogen lamps, metal halide lamps, xenon arc lamps, carbon arc lamps, high pressure sodium lamps, high pressure mercury lamps, etc. (Hereinafter referred to as RTA method).
[0146]
When the RTA method is used, the lamp light source for heating is turned on for 1 to 60 seconds, preferably 30 to 60 seconds, and this is repeated 1 to 10 times, preferably 2 to 6 times. The emission intensity of the lamp light source is arbitrary, but the semiconductor film is instantaneously heated to 600 to 1000 ° C., preferably about 650 to 750 ° C. Even at such a high temperature, the semiconductor film is only heated instantaneously, and the substrate 1100 itself is not distorted and deformed. In this way, the amorphous semiconductor film can be crystallized to obtain the crystalline silicon film 1105 shown in FIG. 17 (c). The crystal can be crystallized by such treatment only by providing the catalyst element-containing layer. It can be achieved.
[0147]
In the case where the furnace annealing method is used as another method, the heat treatment is performed at 500 ° C. for about one hour prior to the heat treatment to release hydrogen contained in the amorphous silicon film 1103. Then, the amorphous silicon film 1103 is crystallized by performing heat treatment at 550 to 600 ° C., preferably 580 ° C. for 4 hours in a nitrogen atmosphere using an electric furnace. Thus, a crystalline silicon film 1105 shown in FIG. 17C is formed.
[0148]
It is also effective to irradiate the crystalline silicon film 1105 with laser light in order to further increase the crystallization rate (the ratio of the crystal component in the total volume of the film) and repair defects remaining in the crystal grains. .
[0149]
The crystalline silicon film 1105 obtained in this way has an average concentration of the catalyst element (here, nickel) of 1 × 10 5.19/ CmThreeRemaining at a concentration exceeding If the catalyst element remains, the TFT characteristics may be adversely affected, so the concentration of the catalyst element in the semiconductor layer needs to be reduced. Therefore, a method for reducing the catalyst element concentration of the semiconductor layer following the crystallization step will be described.
[0150]
First, as shown in FIG. 17D, a thin layer 1106 is formed on the surface of the crystalline silicon film 1105. In this specification, the thin layer 1106 provided over the crystalline silicon film 1105 is a layer provided so that the crystalline silicon film 1105 is not etched when the gettering site is removed later, and is referred to as a barrier layer 1106. To do.
[0151]
The thickness of the barrier layer 1106 is about 1 to 10 nm, and chemical oxide formed by treatment with ozone water may be used as the barrier layer. Similarly, chemical oxide can be formed by treatment with an aqueous solution in which sulfuric acid, hydrochloric acid, nitric acid or the like and hydrogen peroxide are mixed. As another method, the oxidation treatment may be performed by generating ozone by plasma treatment in an oxidizing atmosphere or ultraviolet irradiation in an oxygen-containing atmosphere. Alternatively, a thin oxide film may be formed by heating to about 200 to 350 ° C. using a clean oven to form a barrier layer. Alternatively, a barrier layer may be formed by depositing an oxide film of about 1 to 5 nm by plasma CVD, sputtering, vapor deposition, or the like. In any case, the catalyst element can move to the gettering site during the gettering step, and the etchant does not permeate during the gettering site removal step (the crystalline silicon film 1105 is protected from the etchant). For example, a chemical oxide film, a silicon oxide film (SiOx), or a porous film formed by treatment with ozone water may be used.
[0152]
Next, a gettering site 1107 is formed on the barrier layer 1106 by a sputtering method so that a rare gas element is 1 × 10 6 in the film.20/ CmThreeA second semiconductor film (typically an amorphous silicon film) including the above concentration is formed with a thickness of 25 to 250 nm. A gettering site 1107 to be removed later is preferably formed as a low-density film in order to increase the etching selectivity between the crystalline silicon film 1105 and the etching.
[0153]
Note that the rare gas element itself is inactive in the semiconductor film and thus does not adversely affect the crystalline silicon film 1105. As the rare gas element, one or more selected from helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe) are used. The present invention is characterized in that these rare gas elements are used as an ion source in order to form a gettering site, and that a semiconductor film containing these elements is formed and this film is used as a gettering site.
[0154]
In order to achieve the gettering reliably, it is necessary to perform heat treatment thereafter. The heat treatment is performed by a furnace annealing method or an RTA method. In the case of performing furnace annealing, heat treatment is performed at 450 to 600 ° C. for 0.5 to 12 hours in a nitrogen atmosphere. When the RTA method is used, the lamp light source for heating is turned on for 1 to 60 seconds, preferably 30 to 60 seconds, and this is repeated 1 to 10 times, preferably 2 to 6 times. The emission intensity of the lamp light source is arbitrary, but the semiconductor film is instantaneously heated to 600 to 1000 ° C., preferably about 700 to 750 ° C.
[0155]
In the gettering, the catalytic element in the gettering region (capture site) is released by thermal energy and moves to the gettering site by diffusion. Accordingly, the gettering depends on the processing temperature, and the gettering proceeds in a shorter time as the temperature is higher. In the present invention, the distance that the catalytic element travels during gettering is about the thickness of the semiconductor film, and the gettering can be completed in a relatively short time (FIG. 17E).
[0156]
In addition, 1 * 10 also by this heat processing.19/ CmThree~ 1x10twenty one/ CmThree, Preferably 1 × 1020/ CmThree~ 1x10twenty one/cmThree, More preferably 5 × 1020/ CmThreeThe semiconductor film 1107 containing a rare gas element at a concentration of 1 is not crystallized. This is presumably because the rare gas element remains in the film without being re-emitted even in the above processing temperature range and inhibits crystallization of the semiconductor film.
[0157]
After the gettering step is completed, the gettering site 1107 is selectively etched and removed. As an etching method, ClFThreeDry etching without plasma by hydrazine, tetraethylammonium hydroxide (chemical formula (CHThree)FourNOH) can be performed by wet etching with an alkaline solution such as an aqueous solution. At this time, the barrier layer 1106 functions as an etching stopper. Further, the barrier layer 1106 may be removed thereafter with hydrofluoric acid.
[0158]
Thus, as shown in FIG. 17 (f), the concentration of the catalytic element is 1 × 10.17/ CmThreeA crystalline silicon film 1108 reduced to the following can be obtained. The crystalline silicon film 1108 thus formed is formed as a thin rod-like or thin flat rod-like crystal by the action of the catalytic element, and each crystal grows in a specific direction as viewed macroscopically.
[0159]
This embodiment can be used in combination with Embodiments 1-9.
[0160]
(Example 11)
In this example, a method for completing a light-emitting panel manufactured to the state illustrated in FIG. 6B by combining the manufacturing steps of Examples 1 to 10 as a light-emitting device will be described in detail with reference to FIGS.
[0161]
9A is a top view of a light-emitting panel in which an element substrate is sealed, and FIG. 9B is a cross-sectional view taken along line A-A ′ of FIG. 9A. 801 indicated by a dotted line is a source side driver circuit, 802 is a pixel portion, and 803 is a gate side driver circuit. Reference numeral 804 denotes a sealing substrate, 805 denotes a sealing agent, and a space 807 is surrounded by the sealing agent 805.
[0162]
Note that a video signal or a clock signal is received from an FPC (flexible printed circuit) 809 serving as an external input terminal by wiring (not shown) for transmitting a signal input to the source side driver circuit 801 and the gate side driver circuit 803. receive. Note that although a state in which an FPC is connected to the light-emitting panel is shown here, a module in which an IC (integrated circuit) is directly mounted via the FPC is referred to as a light-emitting device in this specification.
[0163]
Next, a cross-sectional structure is described with reference to FIG. Over the substrate 810, a pixel portion 802 and a driver circuit portion are formed. The pixel portion 802 is formed by a plurality of pixels including a current control TFT 811 and an anode 812 electrically connected to a drain thereof. The driver circuit portion is formed using a CMOS circuit in which an n-channel TFT 813 and a p-channel TFT 814 are combined.
[0164]
In addition, after the banks 815 are formed on both ends of the anode 812, the insulating film 821, the organic compound layer 816, and the cathode 817 are formed over the anode 812, so that the light emitting element 818 is formed.
[0165]
Note that the cathode 817 functions as a wiring common to all pixels, and is electrically connected to the FPC 809 via a connection wiring 808.
[0166]
Note that a sealing substrate 804 made of glass is attached to a sealing agent 805. Note that an ultraviolet curable resin or a thermosetting resin is preferably used as the sealant 805. In addition, a spacer made of a resin film may be provided as necessary in order to secure a space between the sealing substrate 804 and the light emitting element 818. A space 807 inside the sealant 805 is filled with an inert gas such as nitrogen or a rare gas. Further, the sealant 805 is desirably a material that does not transmit moisture and oxygen as much as possible.
[0167]
By enclosing the light-emitting element in the space 807 with the above structure, the light-emitting element can be completely blocked from the outside, and deterioration of the light-emitting element due to moisture or oxygen entering from the outside can be prevented. Therefore, a highly reliable light-emitting device can be obtained.
[0168]
In addition, the structure in a present Example can be implemented combining the structure of Example 1- Example 10. FIG.
[0169]
Example 12
Here, FIG. 10A shows a more detailed top surface structure of a pixel portion of a light emitting device formed using the present invention, and FIG. 10B shows a circuit diagram thereof. In FIG. 10, a switching TFT 704 provided on a substrate is formed using the switching (n-channel) TFT 1002 in FIG. Therefore, the description of the structure may be referred to the description of the switching (n-channel type) TFT 1002. A wiring denoted by 703 is a gate wiring that electrically connects the gate electrodes 704a and 704b of the switching TFT 704.
[0170]
Note that although a double gate structure in which two channel formation regions are formed is used in this embodiment, a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed may be used.
[0171]
The source of the switching TFT 704 is connected to the source wiring 715, and the drain is connected to the drain wiring 705. The drain wiring 705 is electrically connected to the gate electrode 707 of the current control TFT 706. Note that the current control TFT 706 is formed using the current control (p-channel) TFT 1003 in FIG. Therefore, the description of the structure may be referred to the description of the current control (p-channel type) TFT 1003. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.
[0172]
The source of the current control TFT 706 is electrically connected to the current supply line 716, and the drain is electrically connected to the drain wiring 717. The drain wiring 717 is electrically connected to an anode (pixel electrode) 718 indicated by a dotted line.
[0173]
At this time, a storage capacitor (capacitor) is formed in a region indicated by 719. The capacitor 719 is formed between the semiconductor layer 720 electrically connected to the current supply line 716, an insulating film (not shown) that is the same layer as the gate insulating film, and the gate electrode 707. A capacitor formed by the gate electrode 707, the same layer (not shown) as the first interlayer insulating film, and the current supply line 716 can also be used as the storage capacitor.
[0174]
In addition, the structure of a present Example can be implemented combining the structure of Example 1- Example 10. FIG.
[0175]
(Example 13)
Another example of the process for manufacturing the light-emitting device, which is different from that in Example 2, will be described with reference to FIGS.
[0176]
First, the process proceeds to the state of FIG. Thereafter, the TFT substrate is carried into the second processing chamber, and the antistatic film is removed by washing with water. Then, as shown in FIG. 23A, a bank 3938 is formed. The surface of the bank 3938 may be covered with an insulating film such as a silicon nitride film as in the second embodiment, or the surface may be modified by performing a plasma treatment as in the eighth embodiment.
[0177]
On the anode 3928, a first organic compound layer 3950 formed of a polymer organic compound is first formed by using a spin coating method, a spray method, or the like. This layer is formed of a polymer organic compound material having a hole injecting and transporting property or a polymer organic compound material having a high hole mobility. Polyethylene dioxythiophene (PEDOT) can be applied as the polymer organic compound material.
[0178]
The second organic compound layer 3951 and the cathode 3952 such as a light emitting layer and an electron transport layer formed thereon may be formed in the same manner as in Example 1.
[0179]
As shown in detail in FIG. 23B, the thickness of the first organic compound layer 3950 can be adjusted by adjusting the viscosity as appropriate to the film thickness (t1) on the anode 3928 and the film thickness (t2) on the bank 3938. And can be different. That is, the thickness (t1) on the anode 3928 can be increased by the recess formed on the anode 3928 by the bank 3938.
[0180]
Further, the thickness (t3) of the end portion 3958 where the anode 3928 and the bank 3938 are in contact with each other is the largest, and can be formed with a curvature. With such a shape, the coverage of the second organic compound layer 3951 and the cathode 3952 formed thereon can be improved. Further, cracks and electric field concentration due to stress concentration are suppressed, and defects due to deterioration or short-circuiting of the light emitting element can be prevented.
[0181]
(Example 14)
Since a light-emitting device using a light-emitting element is a self-luminous type, it is superior in visibility in a bright place and has a wide viewing angle as compared with a liquid crystal display device. Therefore, it can be used for display portions of various electric appliances.
[0182]
As an electric appliance using a light emitting device manufactured according to the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook personal computer, a game A device, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, or the like), and an image playback device provided with a recording medium (specifically, a recording medium such as a DVD can be played back and the image displayed) And a device provided with a display device). In particular, a portable information terminal that frequently sees a screen from an oblique direction emphasizes the wide viewing angle, and thus a light emitting device having a light emitting element is preferably used. Specific examples of these electric appliances are shown in FIG.
[0183]
FIG. 11A illustrates a display device, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2003. Since a light-emitting device having a light-emitting element is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display device can be obtained. The display devices include all information display devices for personal computers, for receiving TV broadcasts, for displaying advertisements, and the like.
[0184]
FIG. 11B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2102.
[0185]
FIG. 11C illustrates a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2203.
[0186]
FIG. 11D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2302.
[0187]
FIG. 11E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. Although the display portion A 2403 mainly displays image information and the display portion B 2404 mainly displays character information, the light-emitting device manufactured according to the present invention can be used for the display portions A 2403 and B 2404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0188]
FIG. 11F illustrates a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. The light emitting device manufactured according to the present invention can be used for the display portion 2502.
[0189]
FIG. 11G shows a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and the like. . The light-emitting device manufactured according to the present invention can be used for the display portion 2602.
[0190]
Here, FIG. 11H illustrates a mobile phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2703. Note that the display portion 2703 can reduce power consumption of the mobile phone by displaying white characters on a black background.
[0191]
If the emission luminance of the organic material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0192]
In addition, the electrical appliances often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is very high, the light-emitting device is preferable for displaying moving images.
[0193]
In addition, since the light emitting portion of the light emitting device consumes power, it is preferable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is preferable to do.
[0194]
As described above, the applicable range of the light-emitting device manufactured using the present invention is so wide that the light-emitting device can be used for electric appliances in various fields. Moreover, the electric appliance of a present Example can use the light-emitting device produced combining Example 1- Example 12 for the display part.
[0195]
【The invention's effect】
By using the present invention, generation of cracks in the anode can be reduced, so that deterioration of the light emitting element can be suppressed. Further, since the current density in the organic compound layer can be increased by planarizing the surface of the anode, the driving voltage can be reduced and the lifetime of the light emitting element can be extended.
[0196]
In addition, when the processing chamber for manufacturing the TFT substrate and the processing chamber for manufacturing the light-emitting element are physically separated from each other and the substrate must be moved, the TFT substrate may deteriorate the characteristics of the TFT, It can move without being destroyed, and if the structure of the present invention is applied, the TFT is contaminated with an alkali metal as a material of the light emitting element, and the light emitting element is deteriorated by moisture or gas. Can be prevented, and a favorable light-emitting device can be realized.
[Brief description of the drawings]
1A and 1B illustrate an embodiment of a method for manufacturing a light-emitting device.
FIG. 2 illustrates an example of a conventional light emitting device.
3A and 3B illustrate a manufacturing process of a light-emitting device.
4A and 4B illustrate a manufacturing process of a light-emitting device.
FIG. 5 illustrates a manufacturing process of a light-emitting device.
6A and 6B illustrate a manufacturing process of a light-emitting device.
FIG. 7 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 8 illustrates an example of a manufacturing process of a light-emitting device.
FIG 9 illustrates a sealing structure of a light-emitting device.
FIG. 10 illustrates a structure of a pixel portion of a light emitting device.
FIG. 11 illustrates an example of an electric appliance.
FIG. 12 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 13 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 14 is a diagram showing measurement results by AFM.
FIG. 15 is a diagram showing measurement results by AFM.
FIG. 16 is a diagram showing measurement results by AFM.
FIG. 17 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 18 illustrates a manufacturing process of a light-emitting device.
FIG. 19 is a diagram showing an image of a production process according to the present invention.
FIG. 20 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 21 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 22 illustrates an example of a manufacturing process of a light-emitting device.
FIG. 23 illustrates an example of a manufacturing process of a light-emitting device.
[Explanation of symbols]
100 substrates
101 Current control TFT
102 Interlayer insulation film
104 Wiring
106 Anode
107 banks
111 Organic compound layer
112 cathode

Claims (11)

陽極と、The anode,
前記陽極の端部を覆う有機樹脂材料からなるバンクと、A bank made of an organic resin material covering an end of the anode;
前記陽極上及び前記バンクの側面と該バンクの側面に連続する上面に設けられた有機化合物層と、An organic compound layer provided on the anode and on a side surface of the bank and an upper surface continuous with the side surface of the bank;
前記有機化合物層上の陰極と、を有し、A cathode on the organic compound layer,
前記陽極上の前記有機化合物層の膜厚は、前記バンク上の前記有機化合物層の膜厚より厚いことを特徴とする発光装置。The light emitting device according to claim 1, wherein a thickness of the organic compound layer on the anode is larger than a thickness of the organic compound layer on the bank.
FTと、
前記TFT上の有機樹脂材料からなる第1の絶縁膜と、
前記第1の絶縁膜上の酸化シリコン膜、酸化窒化シリコン膜又は窒化シリコン膜を含む第2の絶縁膜と、
前記第2の絶縁膜上の陽極
前記陽極の端部を覆う有機樹脂材料からなるバンクと、
前記陽極上及び前記バンクの側面と該バンクの側面に連続する上面に設けられた有機化合物層と、
前記有機化合物層上の陰極と、を有し、
前記陽極上の前記有機化合物層の膜厚は、前記バンク上の前記有機化合物層の膜厚より厚いことを特徴とする発光装置。
And T FT,
A first insulating film made of an organic resin material on the TFT;
A second insulating film including a silicon oxide film, a silicon oxynitride film, or a silicon nitride film on the first insulating film;
And an anode on the second insulating film,
A bank made of an organic resin material covering an end of the anode;
An organic compound layer provided on the anode and on a side surface of the bank and an upper surface continuous with the side surface of the bank;
A cathode on the organic compound layer,
The light emitting device according to claim 1, wherein a thickness of the organic compound layer on the anode is larger than a thickness of the organic compound layer on the bank .
FTと、
前記TFT上の、水素プラズマ処理により表面改質された有機樹脂材料からなる第1の絶縁膜と、
前記第1の絶縁膜上DLC膜からなる第2の絶縁膜と、
前記第2の絶縁膜上の陽極と、
前記陽極の端部を覆う有機樹脂材料からなるバンクと、
前記陽極上及び前記バンクの側面と該バンクの側面に連続する上面に設けられた有機化合物層と、
前記有機化合物層上の陰極と、を有し、
前記陽極上の前記有機化合物層の膜厚は、前記バンク上の前記有機化合物層の膜厚より厚いことを特徴とする発光装置。
And T FT,
A first insulating film made of an organic resin material whose surface is modified by hydrogen plasma treatment on the TFT;
A second insulating film made of a DLC film on the first insulating film,
An anode on the second insulating film;
A bank made of an organic resin material covering an end of the anode;
An organic compound layer provided on the anode and on a side surface of the bank and an upper surface continuous with the side surface of the bank;
A cathode on the organic compound layer,
The light emitting device according to claim 1, wherein a thickness of the organic compound layer on the anode is larger than a thickness of the organic compound layer on the bank .
TFTと、TFT,
前記TFT上の有機樹脂材料からなる第1の絶縁膜と、A first insulating film made of an organic resin material on the TFT;
前記第1の絶縁膜上の窒化酸化アルミニウム膜を含む第2の絶縁膜と、A second insulating film including an aluminum oxynitride film on the first insulating film;
前記第2の絶縁膜上の陽極と、An anode on the second insulating film;
前記陽極上の端部を覆う有機樹脂材料からなるバンクと、A bank made of an organic resin material covering an end on the anode;
前記陽極上及び前記バンクの側面と該バンクの側面に連続する上面に設けられた有機化合物層と、An organic compound layer provided on the anode and on a side surface of the bank and an upper surface continuous with the side surface of the bank;
前記有機化合物層上の陰極と、を有し、A cathode on the organic compound layer,
前記陽極上の前記有機化合物層の膜厚は、前記バンク上の前記有機化合物層の膜厚より厚いことを特徴とする発光装置。The light emitting device according to claim 1, wherein a thickness of the organic compound layer on the anode is larger than a thickness of the organic compound layer on the bank.
請求項1乃至4のいずれか一において、前記陽極は、酸化インジウムに2〜20%の酸化亜鉛混合された透明導電膜であることを特徴とする発光装置。In any one of claims 1 to 4, wherein the anode is light-emitting device which is a transparent conductive film 2% to 20% of zinc oxide to indium oxide is mixed. 請求項1乃至5のいずれか一において、前記バンクの前記陽極と接する端部上の前記有機化合物層の膜厚は、前記陽極上及び前記端部を除く前記バンク上の前記有機化合物層の6. The film thickness of the organic compound layer on the end of the bank in contact with the anode is the thickness of the organic compound layer on the bank except on the anode and the end. 膜厚より厚いことを特徴とする発光装置。A light emitting device characterized by being thicker than a film thickness. 請求項1乃至6のいずれか一において、前記有機化合物層は、スピン塗布法又はスプレー法により形成されることを特徴とする発光装置。7. The light emitting device according to claim 1, wherein the organic compound layer is formed by a spin coating method or a spray method. 請求項1乃至のいずれか一に記載の発光装置を用いたことを特徴とするデジタルカメラ。Digital camera, characterized in that the light-emitting device according to any one of claims 1 to 7. 請求項1乃至のいずれか一に記載の発光装置を用いたことを特徴とする携帯電話。Mobile phone, characterized in that the light-emitting device according to any one of claims 1 to 7. 請求項1乃至のいずれか一に記載の発光装置を用いたことを特徴とするモバイルコンピュータ。Mobile computer, characterized in that the light-emitting device according to any one of claims 1 to 7. 請求項1乃至のいずれか一に記載の発光装置を用いたことを特徴とするビデオカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、パーソナルコンピュータ、ゲーム機器、携帯型ゲーム機、電子書籍、または画像再生装置。A video camera, a goggle-type display, a navigation system, a sound reproduction device, a personal computer, a game device, a portable game machine, an electronic book, wherein the light-emitting device according to any one of claims 1 to 7 is used. Or an image playback device.
JP2002038053A 2001-02-19 2002-02-15 Light emitting device Expired - Fee Related JP4223218B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002038053A JP4223218B2 (en) 2001-02-19 2002-02-15 Light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-41195 2001-02-19
JP2001041195 2001-02-19
JP2002038053A JP4223218B2 (en) 2001-02-19 2002-02-15 Light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005037682A Division JP2005135929A (en) 2001-02-19 2005-02-15 Formation method of light emitting device

Publications (3)

Publication Number Publication Date
JP2002334790A JP2002334790A (en) 2002-11-22
JP2002334790A5 JP2002334790A5 (en) 2005-08-25
JP4223218B2 true JP4223218B2 (en) 2009-02-12

Family

ID=26609595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038053A Expired - Fee Related JP4223218B2 (en) 2001-02-19 2002-02-15 Light emitting device

Country Status (1)

Country Link
JP (1) JP4223218B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332058A (en) 2002-03-05 2003-11-21 Sanyo Electric Co Ltd Electroluminescence panel and its manufacturing method
US7291970B2 (en) 2002-09-11 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus with improved bank structure
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4265230B2 (en) * 2003-01-30 2009-05-20 セイコーエプソン株式会社 ELECTRO-OPTICAL DISPLAY DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
CA2419704A1 (en) * 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4785339B2 (en) * 2003-10-24 2011-10-05 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP4704006B2 (en) * 2003-10-24 2011-06-15 株式会社半導体エネルギー研究所 Display device, manufacturing method thereof, and electronic device
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4776949B2 (en) * 2004-03-16 2011-09-21 株式会社半導体エネルギー研究所 Light emitting device
JP4809627B2 (en) * 2004-05-21 2011-11-09 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8647904B2 (en) 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
KR101995700B1 (en) * 2011-06-24 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting panel, light-emitting device using the light-emitting panel, and method for manufacturing the light-emitting panel

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682188B2 (en) * 1990-03-09 1997-11-26 富士電機株式会社 Manufacturing method of photoreceptor for electrophotography
JPH0487187A (en) * 1990-07-27 1992-03-19 Toshiba Corp Organic electroluminescence element
JPH04257826A (en) * 1991-02-13 1992-09-14 Sharp Corp Manufacture of active matrix substrate
JP3201029B2 (en) * 1992-12-04 2001-08-20 富士ゼロックス株式会社 Thin film transistor
JP3138098B2 (en) * 1993-01-14 2001-02-26 日立化成工業株式会社 Antistatic method for liquid crystal substrate
JP3067949B2 (en) * 1994-06-15 2000-07-24 シャープ株式会社 Electronic device and liquid crystal display device
JP3594659B2 (en) * 1994-09-08 2004-12-02 アルバック成膜株式会社 Phase shift photomask blank manufacturing method, phase shift photomask blank, and phase shift photomask
JPH08120105A (en) * 1994-10-26 1996-05-14 Kanebo Ltd Method for producing polyvinyl alcohol-based porous sheet
JPH08288090A (en) * 1995-04-12 1996-11-01 Hitachi Chem Co Ltd Static charge preventing method for liquid crystal substrate
JP3497283B2 (en) * 1995-06-19 2004-02-16 松下電器産業株式会社 Organic thin film EL device
JPH09199278A (en) * 1996-01-18 1997-07-31 Toray Ind Inc Luminescence element
WO1999007028A1 (en) * 1997-07-31 1999-02-11 Ecole Polytechnique Federale De Lausanne Electroluminescent device
CN1293784C (en) * 1998-03-17 2007-01-03 精工爱普生株式会社 Substrate for patterning thin film and surface treatment thereof
JPH11337973A (en) * 1998-05-28 1999-12-10 Sharp Corp Production of active matrix substrate
JP2000077191A (en) * 1998-08-31 2000-03-14 Sanyo Electric Co Ltd Display device
JP2000106279A (en) * 1998-09-28 2000-04-11 Matsushita Electric Ind Co Ltd Organic thin-film el element
JP3850005B2 (en) * 1999-03-03 2006-11-29 パイオニア株式会社 Switching element and organic electroluminescence element display device
JP4423701B2 (en) * 1999-06-07 2010-03-03 Tdk株式会社 Organic EL display device
JP4627822B2 (en) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JP2002334790A (en) 2002-11-22

Similar Documents

Publication Publication Date Title
US9954196B2 (en) Light emitting device and method of manufacturing the same
US6720198B2 (en) Light emitting device and manufacturing method thereof
JP6715974B2 (en) Light emitting device
US7301279B2 (en) Light-emitting apparatus and method of manufacturing the same
US6893887B2 (en) Process for producing a light emitting device
JP4223218B2 (en) Light emitting device
JP2002318546A (en) Light emitting device and method of making the same
JP4592989B2 (en) Method for manufacturing light emitting device
JP2005135929A (en) Formation method of light emitting device
JP4090743B2 (en) Method for manufacturing light-emitting device
JP2002280186A (en) Light emitting device and method for producing it
JP2005196225A (en) Light emitting device and method of manufacturing light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081119

R150 Certificate of patent or registration of utility model

Ref document number: 4223218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees