JP4221885B2 - チップ型サージアブソーバ - Google Patents
チップ型サージアブソーバ Download PDFInfo
- Publication number
- JP4221885B2 JP4221885B2 JP2000232208A JP2000232208A JP4221885B2 JP 4221885 B2 JP4221885 B2 JP 4221885B2 JP 2000232208 A JP2000232208 A JP 2000232208A JP 2000232208 A JP2000232208 A JP 2000232208A JP 4221885 B2 JP4221885 B2 JP 4221885B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- insulating substrate
- surge absorber
- type surge
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、サージから種々の電子機器を保護し、事故を未然に防ぐために使用されるチップ型サージアブソーバに関するものである。
【0002】
【従来の技術】
チップ型サージアブソーバは、電話機,モデムなどの電子機器が通信線と接続する部分、或いはCRT駆動回路など、雷サージや静電気等の異常電圧による電撃を受けやすい部分に接続され、異常電圧によって電子機器が破壊されるのを防ぐために使用されている。
【0003】
従来のチップ型サージアブソーバは、図4に示すように、アルミナ基板(絶縁性基板)21の板面に対向配置された放電電極22,23と、放電電極22と放電電極23との間に形成されるマイクロギャップと称される放電間隙24とを備えている。これら放電電極22,23は箱状をなすガラス製(絶縁物製)の蓋体26に覆われており、この蓋体26の周縁部は絶縁性基板21上に接着されている。そして、放電電極22,23と蓋体26との間に形成された内部空間25には放電に好適な所定のガスが満たされる。また、蓋体26と絶縁性基板21との両端部には、これらを被覆するように形成された端子電極27,28が設置されており、各放電電極22,23に接続されている。
【0004】
そして、放電電極22,23間に放電間隙24を介してサージ電圧が印加された際には、図4の符号aで示すように、グロー放電が放電間隙24を介して放電電極22,23の先端側間でトリガされる。そして、この放電は、矢印bで示すように、空間25内を沿面放電の形態で両放電電極22,23の基端側まで次第に伸展し、符号cで示すように、両放電電極22,23の基端側の間でアーク放電する。以上によって、サージ電圧は吸収されるようになっている(以上、第1従来例)。
【0005】
また、他の従来技術として、例えば特開2000−12186号公報に示されるものがある。
これは、放電電極の下にダイヤモンドからなる放電開始電極が形成されているものであって、このダイヤモンド固有の特性、即ち、仕事関数が小さく、電子を放出しやすいといった特性から、サージ電圧の発生時において、ダイヤモンド製の放電開始電極からの電界電子放出によって低電圧でも容易に初期電子を放出し、低電圧で動作できるようになっている(以上、第2従来例)。
【0006】
【発明が解決しようとする課題】
ところで、チップ型サージアブソーバは、低電圧化にも対処でき、かつ高周波回路にも使用できることが要請されている。
しかしながら、図4に示す第1従来例のチップ型サージアブソーバは、絶縁性基板21の比誘電率が一定であって、絶縁性基板21内において電界を強める働きが顕著ではなく、使用される放電電極22,23の仕事関数と、蓋体26の内部空間25内に使用されるガスとによってのみ放電開始電圧を決定するようにしており、低電圧化を達成するためには、放電電極23,23やガスの材質が特定されてしまい、それ以外の材質で放電開始電圧を下げることができない問題があった。
【0007】
また、上記第2従来例では、ダイヤモンドによって放電開始電極が形成されるが、このような技術では、例えばCVD法,スラリー法等によりダイヤモンド薄膜を形成すると、装置が大がかりとなってしまうばかりでなく、厳密な製造管理が必要となり、容易に製作しにくい問題があった。
【0008】
さらに図示しないが、絶縁性基板21を誘電体によって形成し、その誘電率を増大させることで電界を集中して低電圧化することが容易に考えられるが、このような構成にすると、全体の静電容量が増大し、絶縁性基板21がローパスフィルタとして機能してしまうことから、低電圧で動作可能でかつ高周波回路にも使用可能なサージアブソーバを作製することが困難であつた。
【0009】
本発明は、このような事情に鑑みてなされたものであって、低電圧化に対処できるとともに、高周波回路にも使用可能なチップ型サージアブソーバを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記の課題を解決するため、本発明のチップ型サージアブソーバは、絶縁性基板上に、放電間隙を介して互いに対向配置された放電電極を備えるチップ型サージアブソーバにおいて、前記絶縁性基板上であって前記それぞれの放電電極に対応する各部位に前記絶縁性基板の比誘電率より大きな比誘電率を持つ誘電体層を備え、
前記誘電体層は、互いに対向配置され、かつ、前記放電間隙に前記各誘電体層の少なくとも一部が露出していることを特徴とする。
【0011】
本発明によれば、絶縁性基板とその上に形成された放電電極とのそれぞれの間に、絶縁性基板の比誘電率より高い比誘電率を持つ誘電体層が放電間隙に露出して設けられているので、サージ電圧が印加された場合、放電電極を介し誘電体層に電界が集中し、両誘電体層に接する電極から電界電子の放出が行われる。したがって、放電電極間で低電圧で初期電子放電させることができるので、従来のように放電電極の仕事関数やガスの材質に制約を受けることなく、低電圧でも確実に動作することができる。しかも、誘電体層は、放電間隙に露出するように、すなわち、絶縁性基板上に放電電極と対応する部位にのみ設けられるだけでよく、全体の静電容量が増大するおそれもないので、高周波回路にも使用可能となる。
【0012】
このとき、前記誘電体層は、絶縁性基板の比誘電率より少なくとも2倍以上の比誘電率を有する材質とすることが好ましい。このように、誘電体層の比誘電率が絶縁性基板の比誘電率より一桁値が大きいと、誘電体層に電界が集中し、放電電極間に低電圧でも確実に動作させることができる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を、図1〜図3に基づいて説明する。図1は本発明のチップ型サージアブソーバの一実施形態を示す全体斜視図、図2は図1の縦断面図、図3は図2の一部拡大図である。
図1、図2に示すように、チップ型サージアブソーバ1は、アルミナ等からなる絶縁性基板2と、この絶縁性基板2上に設けられた放電電極3,4と、絶縁性基板2とそれぞれの放電電極3,4との間に設けられた誘電体層10,11と、放電電極3と放電電極4との間に所定の寸法をもって形成された放電間隙5とを備えている。
【0014】
図1に示すように、放電電極3,4及び放電間隙5を備えた絶縁性基板2上には、ガラス製(絶縁物製)の蓋体6が被着されている。この蓋体6は、その周縁部が絶縁性基板2の外周部にガラス製(絶縁物製)の接着剤によって被着されており、絶縁性基板2と蓋体6との間には内部空間7が形成される。この内部空間7は、放電に好適な所定のガスが満たされるように封止されており、内部空間7に配置されている両放電電極3,4及び放電間隙5は前記所定のガス雰囲気に晒されるようになっている。
【0015】
図2に示すように、放電電極3,4の基端部3a,4aは、絶縁性基板2と蓋体6との外端面まで延びており、これら絶縁性基板2及び蓋体6の両端部を被覆する端子電極8,9に接続されて、チップ型サージアブソーバ1が構成される。したがって、放電電極3,4の基端部3a,4a及び絶縁性基板2の外周部上に蓋体6が被着されている。
【0016】
絶縁性基板2と、放電電極3,4とのそれぞれの間には誘電体層10,11が設けられている。この誘電体層10,11は、絶縁性基板2の上面に放電電極3,4と対応する位置を含むように積層されており、絶縁性基板2の比誘電率より値が2倍以上大きな比誘電率を有する材質からなっている。このとき、誘電体層10,11の一部は放電間隙5に露出している。本実施形態では、絶縁性基板2としてアルミナ基板(比誘電率εr:10程度)を用い、誘電体層10,11の比誘電率は35000となっている。
【0017】
以上、説明したような構成を有するチップ型サージアブソーバを製造するには、まず、絶縁性基板2の上に印刷によって誘電体層10,11を予め形成し、さらにその上に重ねて放電電極3,4を印刷によって形成する。そして、放電電極3,4間にレーザを照射することによって放電間隙5を形成する。このとき、誘電体層10,11は、その放電間隙5と同様の間隙を形成されることにより、コンデンサとして機能しないようになっている。
【0018】
このようなチップ型サージアブソーバ1は、サージ電圧が印加されると、放電間隙5を介して放電電極3,4の先端部間でグロー放電がトリガされ、この放電が沿面放電の形態で放電電極3,4の基端部3a,4aにまで伸展し、これら基端部3a,4a間でアーク放電することにより、サージ電圧を吸収する(図4参照)。
【0019】
上記放電時において、絶縁性基板2と放電電極3,4とのそれぞれの間に、絶縁性基板2の比誘電率より高い比誘電率を持つ誘電体層10,11が設けられているので、サージ電圧が印加された場合、放電電極3,4を介して誘電体層10,11に電界が集中し、両誘電体層10,11に接する電極3,4から電界電子の放出が行われる。したがって、放電電極3,4間で低電圧で初期電子放電させることができ、従来のように放電電極3,4の仕事関数やガスの材質に制約を受けることなく、低電圧でも確実に動作することができる。
【0020】
しかも、絶縁性基板2上に放電電極3,4と対応する部位にのみに誘電体層10,11を設けるだけでよく、この誘電体層10,11にもギャップが設けられるために、全体の静電容量が増大するおそれもないので、高周波回路にも使用可能となる。さらに、絶縁性基板2と放電電極3,4との間に誘電体層10,11を設けるだけであるので、第2従来例のようなCDV法やスラリー法等によってダイヤモンドを形成するのに比較し、容易に形成することができる。
【0021】
なお、本実施形態において、絶縁性基板2としてアルミナ基板を用い、これに比誘電率が3500の誘電体層10,11を5μmの厚さで形成するとともに、BaAlからなる放電電極3,4を10μmの厚さで形成し、幅20μmでかつ深さ20μmの放電間隙5を設けてチップ型サージアブソーバを作製した場合、静電容量が1pF以下で、直流放電開始電圧を100Vにすることができた。
【0022】
比較例1として、上述と同寸法のアルミナ基板,放電電極を用い、誘電体層10,11を有しないチップ型サージアブソーバを作製すると、静電容量が1pFであっても直流放電開始電圧が200Vとなってしまい、また比較例2として、アルミナ基板を比誘電率εrが3500の誘電体に置き換えて作製すると、静電容量が5pFで、直流放電開始電圧が140Vであった。これより、誘電体層を設けることにより確実に低電圧化を達成できることが確認できる。
【0023】
本実施形態においては、絶縁性基板2としてアルミナ基板を用いている関係上、比誘電率(εr)が3500の誘電体層10,11を用いた例を示したが、絶縁性基板2の材料によっては比誘電率が10〜100000の範囲であってもよく、特に1000〜30000程度が好ましい。また、誘電体層10,11の厚さとして1〜1000μm程度の厚みでもよいが、容量的には10〜20μm程度が望ましい。
【0024】
【発明の効果】
本発明のチップ型サージアブソーバは以下のような効果を有するものである。
請求項1に記載の発明によれば、サージ電圧が印加された場合、放電電極を介し誘電体層に電界が集中し、放電間隙に露出した両誘電体層に接する電極上で電界電子の放出が行われるように構成したので、放電電極間で低電圧で初期電子放電させることができ、従来のように放電電極の仕事関数やガスの材質に制約を受けることなく、低電圧でも確実に動作することができ、しかも高周波回路にも使用可能となる効果がある。
【0025】
請求項2に記載の発明によれば、誘電体層の比誘電率が絶縁性基板の比誘電率より一桁値が大きいと、誘電体層に電界が集中し、放電電極間に低電圧でも確実に動作させることができる効果がある。
【図面の簡単な説明】
【図1】 本発明にチップ型サージアブソーバの一実施形態を示す全体斜視図である。
【図2】 図1の縦断面図である。
【図3】 図2の一部拡大説明図である。
【図4】 従来のチップ型サージアブソーバを示す縦断面図である。
【符号の説明】
1 チップ型サージアブソーバ
2 絶縁性基板
3,4 放電電極
5 放電間隙
6 蓋体
7 内部空間
8,9 端子電極
10,11 誘電体層
Claims (2)
- 絶縁性基板上に、放電間隙を介して互いに対向配置された放電電極を備えるチップ型サージアブソーバにおいて、前記絶縁性基板上であって前記それぞれの放電電極に対応する各部位に前記絶縁性基板の比誘電率より大きな比誘電率を持つ誘電体層を備え、
前記誘電体層は、互いに対向配置され、かつ、前記放電間隙に前記各誘電体層の少なくとも一部が露出していることを特徴とするチップ型サージアブソーバ。 - 請求項1に記載のチップ型サージアブソーバにおいて、
前記誘電体層は、絶縁性基板の比誘電率より少なくとも2倍以上の比誘電率を有する材質からなることを特徴とするチップ型サージアブソーバ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000232208A JP4221885B2 (ja) | 2000-07-31 | 2000-07-31 | チップ型サージアブソーバ |
TW89125381A TW478229B (en) | 1999-11-30 | 2000-11-29 | Chip type surge absorbing device and its manufacturing method |
KR1020000071993A KR100723572B1 (ko) | 1999-11-30 | 2000-11-30 | 칩형 서지 흡수재 및 그 제조 방법 |
CNB001206990A CN1319230C (zh) | 1999-11-30 | 2000-11-30 | 片型浪涌吸收器 |
CN2006101110930A CN1929220B (zh) | 1999-11-30 | 2000-11-30 | 片型浪涌吸收器 |
US09/745,472 US6606230B2 (en) | 2000-06-30 | 2000-12-26 | Chip-type surge absorber and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000232208A JP4221885B2 (ja) | 2000-07-31 | 2000-07-31 | チップ型サージアブソーバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043021A JP2002043021A (ja) | 2002-02-08 |
JP4221885B2 true JP4221885B2 (ja) | 2009-02-12 |
Family
ID=18724924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000232208A Expired - Lifetime JP4221885B2 (ja) | 1999-11-30 | 2000-07-31 | チップ型サージアブソーバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4221885B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4193426B2 (ja) * | 2002-06-24 | 2008-12-10 | 三菱マテリアル株式会社 | サージアブソーバおよびそのマイクロギャップ形成方法 |
JP2013145738A (ja) * | 2011-12-12 | 2013-07-25 | Tdk Corp | 静電気対策素子 |
WO2014188792A1 (ja) | 2013-05-23 | 2014-11-27 | 株式会社村田製作所 | Esd保護装置 |
JP7227462B2 (ja) * | 2018-12-18 | 2023-02-22 | 三菱マテリアル株式会社 | サージ防護素子およびその製造方法 |
-
2000
- 2000-07-31 JP JP2000232208A patent/JP4221885B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002043021A (ja) | 2002-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004014466A (ja) | チップ型サージアブソーバ及びその製造方法 | |
KR100881912B1 (ko) | 압전 발진 소자 및 그것을 이용한 압전 발진 부품 | |
JP4221885B2 (ja) | チップ型サージアブソーバ | |
US6606230B2 (en) | Chip-type surge absorber and method for producing the same | |
JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
JP2007242404A (ja) | サージアブソーバ | |
TW478229B (en) | Chip type surge absorbing device and its manufacturing method | |
JP3817995B2 (ja) | サージ吸収素子及びその製造方法 | |
JP2004014437A (ja) | チップ型サージアブソーバ及びその製造方法 | |
JP4479470B2 (ja) | サージアブソーバ | |
JP3778073B2 (ja) | サージアブソーバ及びその製造方法 | |
JPH0590062A (ja) | 積層型粒界絶縁型半導体セラミツクコンデンサ | |
JP2005251458A (ja) | チップ型サージアブソーバ及びその製造方法 | |
JP7227462B2 (ja) | サージ防護素子およびその製造方法 | |
JP5838978B2 (ja) | セラミック積層部品 | |
JP7320198B2 (ja) | サージ防護素子およびその製造方法 | |
JP3969098B2 (ja) | サージアブソーバ | |
JP4254084B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
JPH05226177A (ja) | 樹脂モールドを有する積層セラミックスコンデンサ | |
JP4802772B2 (ja) | サージアブソーバ | |
JP3029929B2 (ja) | ノイズ・フィルタ | |
KR101027122B1 (ko) | 정전방전 보호소자 | |
JP4239422B2 (ja) | サージアブソーバ | |
JP2007273604A (ja) | 半導体装置 | |
JPH0923066A (ja) | コンデンサ内蔵基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4221885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |