JP4215023B2

JP4215023B2 - 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法

Info

Publication number: JP4215023B2
Application number: JP2005116209A
Authority: JP
Inventors: 和年清水目; 弘明溝口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-04-13
Filing date: 2005-04-13
Publication date: 2009-01-28
Anticipated expiration: 2025-04-13
Also published as: CN1847869A; US20060232292A1; JP2006292637A; TWI299791B; TW200706891A; KR20060108519A

Description

本発明は、半導体集積回路に関し、特に、バンプ方式を採用した半導体集積回路及び半導体集積回路間の接続状態の検査方法に関する。

近年、パソコン、家庭用ゲーム及び携帯端末等の電子機器の高機能化、高速化の要求に伴い、これらの機器に用いられる半導体集積回路のさらなる高密度化や多層化が求められている。

従来、このような半導体集積回路の高密度化の方法として、ワンチップ化、すなわち一つのチップ上に全システムを形成（System on a Chip）する方法が主流であったが、複数の機能をワンチップ上に構成しているため、各機能部分の不良による歩留まりの低下やプロセス工程の複雑化、長ＴＡＴ化、開発コストアップなどの課題があった。

そこで、複数の半導体チップを一つのパッケージ上に形成する、いわゆるＳｉＰ（System in Package）が注目され始めており、このようなＳｉｐとして、ＭＣＭ（Multi Chip Module）/ＭＣＰ（Multi Chip Package）やチップ・オン・チップ（Chip on Chip）などの実装方法がある。

そして、このような実装方法としては、複数の半導体チップを同一基板上に配置する平置きタイプのパッケージや、複数の半導体チップを多段に積み重ねてそれぞれのチップから基板へワイヤボンディングを行うチップスタックタイプのパッケージが主流である。

特に、ワイヤボンディングによるチップスタックタイプの実装方法は、半導体チップを積み重ねて形成されるものであることから高密度化が可能となる。

しかしながら、半導体チップ間の接続が何千も必要であるときには、ワイヤボンディングによるチップスタックタイプの実装方法では、コスト的に高価となり、しかも面積的に大きくなる。

そこで、複数の半導体チップを多段に積み重ね、この半導体チップ間をバンプにより接続する実装方式（以下、「バンプ方式」とする。）が注目されてきている。いわゆる、バンプによるチップオンチップの実装方式である。

このバンプ方式のパッケージは、半導体チップ間の接続が何百、何千も必要なときには、チップタスクタイプのパッケージに比べワイヤボンディングの面積が不要となり、コスト的にも安価で製造することができる。

ところが、このバンプ方式での接続は、ワイヤボンディングでの接続に比べ、その接続品質は高くないため、その接続品質を向上させるための技術の加え、製造工程における接続品質の検査試験の確立が必要とされている。

接続品質の検査試験としては、その検査を目視によって行ったり試験用パッドを設けたりするものがあるが、このようなバンプ方式の半導体集積回路においては、半導体チップ間のみでの接続がほとんどであるため、バンプによる接続部分が外部に露出していないことが多く、面積的に試験用パッドを設けることも困難である。そこで、半導体チップ間での信号の送受信ができるかによってその接続を検査する方法を採用されている。すなわち、一方の半導体チップからの出力信号を他方の半導体チップへ入力し、この他方の半導体チップでその出力信号を受信することができるかによって、その接続を判定する検査方法である（例えば、特許文献１，２）。

また、近年の半導体集積回路においては、一般にＪＴＡＧ（Joint Test Action Groupによって提案され、IEEE std 1149.1-1990[Standard Test Access Port and Boundary-Scan Architecture]として標準化された方式）が半導体チップに搭載されるようになってきており、これにより、一方の半導体チップから信号を出力させ、他方の半導体チップでその信号を受信することを容易に行うことができ、上述の接続検査も容易に行うことができる。
特公平３−５１３０６号公報特開平２−９９８７７号公報

しかし、上記特許文献１、２の接続検査方法では、半導体チップ間が接続されているかどうかを検査することができるものの、半導体チップ間がどの程度の接続状態なのかを検査することはできない。

一方、近年の半導体集積回路における高密度実装化によって、バンプ方式に用いられるバンプ形状は年々小型化してきており、製造工程において、バンプが正常位置からずれて接続され、接触の信頼性が不安定なものが少なからず生じてしまう。

そして、このように接触の信頼性が不安定な半導体装置が電子機器に組み込まれて製品として市場に販売されると、その使用状態によっては、バンプでの接続不良が発生する場合がある。特に、寒暖の差が激しい場所で使用する場合には、より接続不良の発生が促進される。

したがって、バンプの接続状態を検査することによって、接触が不安定なものを取り除くことができれば、パッケージの品質を向上させることができる。

このようにバンプの接続状態を検査する方法として、一方の半導体チップから信号を出力させ、他方の半導体チップでその信号を受信する際の電流値を計測することによって、その接続抵抗の値を測定する方法が考えられる。

以下、このように電流値の計測によって接続抵抗の値を測定する方法を、図５を参照して具体的に説明する。図５はＳｉｐ型の半導体集積回路において、電流値を計測することによって半導体チップ間の接続状態を検査する方法を示す図である。

Ｓｉｐ型の半導体集積回路200には、図５に示すように、第１の半導体チップ201と第２の半導体チップ202とが搭載されており、この半導体チップ201,202間は、バンプ203によって接続されている。このバンプ203は、半導体チップ201,202間のみに接続されており、他には接続されていない、いわゆるインターナルバンプである。

また、第１の半導体チップ201には、第２の半導体チップ202へ出力する信号を、内部回路212からの信号とするのか、入力端子204からの信号とするのかを選択するための２つのトランジスタ210,211が設けられている。

一方、第２の半導体チップ202には、出力端子205へ出力する信号を、第１の半導体チップ201からの信号とするのか、内部回路222からの信号とするのかを選択するための２つのトランジスタ220,221が設けられている。

このように構成された半導体集積回路200において、半導体チップ201,202間の接続状態を検査するために、まず、トランジスタ211,220をＯＮとすると共に、トランジスタ210,221をＯＦＦすることによって、入力端子204から出力端子205までを、トランジスタ211,220及びバンプ203によって接続する。

続いて、ＬＳＩテスタ230によって、入力端子204と出力端子205間に電圧を印加し、この間に流れる電流を測定することによって、入力端子204と出力端子205との間の抵抗値Ｒtotalを測定する。

この抵抗値Ｒtotalは、以下に示すように、トランジスタ211,220のオン抵抗ＲaとＲｂ及びバンプによる接続抵抗Ｒ_Bとの和となる。
Ｒtotal＝Ｒａ＋Ｒｂ＋Ｒ_B ・・・・式（１）

したがって、トランジスタ211,220のオン抵抗ＲaとＲｂが分かれば、ＬＳＩテスタ230で測定されたＲtotalからトランジスタ211,220のオン抵抗値を減算することによって、バンプ203の抵抗値Ｒ_Bを算出することが可能となる。

ところが、トランジスタのオン抵抗が数百Ω程度となることも多く、一方で、バンプ抵抗は通常１Ω以下であるため、上述演算では、バンプ抵抗を精度よく測定することは難しい。しかも、トランジスタのオン抵抗は、生産のばらつきなどによって、２０％程度ばらつくことから、その測定は極めて困難となる。

さらに、このような検査方法では、バンプ抵抗を一つずつ測定する必要があり、テスト時間が長くなってしまう。

また、一つの入出力回路につき２つのトランジスタが必要となるため、半導体チップ間の接続のためのバンプが多くなってくると、そのトランジスタを半導体チップに形成するための面積及びトランジスタを組み込む配線面積が大きくなり、コストがかかってしまう。

そこで、本発明は、バンプによる接続におけるその接続状態を精度よく検査することができる半導体集積回路及び半導体集積回路間の接続状態の検査方法を提供することを目的とする。

そこで、請求項１に記載の発明は、第１の半導体集積回路の出力回路に接続された出力端子と第２の半導体集積回路の入力回路に接続された入力端子との間のバンプ接続の状態を検査する検査方法であって、前記第１の半導体集積回路の出力回路を制御して前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧を出力させるステップと、前記第２の半導体集積回路内に配置され、前記入力端子とグランド電位又は電源電位との間の抵抗値を変化させる検査用回路を制御して、前記入力端子の電圧を変化させるステップと、前記第２の半導体集積回路の入力回路の出力レベルを検出するステップと、前記検出の結果に基づいて、前記バンプ接続の状態を検査するステップと、を有する半導体集積回路間の接続状態の検査方法とした。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記検査用回路の制御は、前記第２の半導体集積回路に配置され前記検査用回路を動作させる検査端子に、所定電圧を印加することによって行なわれ、前記検出の結果に基づいて、前記所定電圧を再設定するステップを有するものである。

また、請求項３に記載の発明は、出力端子を有する第１の半導体集積回路と、前記出力端子に入力端子をバンプにより接続した第２の半導体集積回路とを備え、前記出力端子と前記入力端子との間の接続状態を検査するための検査端子を設けており、前記第１の半導体集積回路は、電源電位及びグランド電位に接続されて電力供給を受け、その出力を前記出力端子に接続した出力回路を備え、前記第２の半導体集積回路は、前記電源電位及び前記グランド電位に接続されて電力供給を受け、その入力を前記入力端子に接続した入力回路と、前記入力端子と前記入力回路との間に配置され、前記検査端子に入力される信号の電圧レベルに応じて、前記入力端子と前記電源電位又は前記グランド電位との間の抵抗値を変化させて、前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧が出力されているときに、前記入力端子の電圧を変化させる検査用回路と、を備え、前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧が出力されているときに、前記入力回路への入力結果を出力可能とした半導体装置とした。

また、請求項４に記載の発明は、請求項３に記載の発明において、前記第１の半導体集積回路は、前記出力回路及び前記出力端子の組を複数有しており、前記第２の半導体集積回路は、前記複数の出力端子のそれぞれに接続される前記入力回路及び前記検査用回路の組を複数有しており、前記複数の検査用回路を１つの前記検査端子で動作可能としたものである。

また、請求項５に記載の発明は、請求項３又は請求項４に記載の発明において、一対のトランジスタからなる前記入力回路用の保護回路と、前記一対のトランジスタのうちの一つのトランジスタの入力に接続された出力バッファと、を備え、前記出力バッファの出力をオープンとする制御を可能とし、前記一つのトランジスタを前記検査用回路としたものである。

請求項１に記載の発明によれば、第１の半導体集積回路の出力回路に接続された出力端子と第２の半導体集積回路の入力回路に接続された入力端子との間のバンプ接続の状態を検査する検査方法であって、前記第１の半導体集積回路の出力回路を制御して前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧を出力させるステップと、前記第２の半導体集積回路内に配置され、前記入力端子とグランド電位又は電源電位との間の抵抗値を変化させる検査用回路を制御して、前記入力端子の電圧を変化させるステップと、前記第２の半導体集積回路の入力回路の出力レベルを検出するステップと、前記検出の結果に基づいて、前記バンプ接続の状態を検査するステップと、を有するので、半導体集積回路間の接続に用いられるバンプの接触不良を精度よく検出することができる。

また、請求項２に記載の発明によれば、前記検査用回路の制御は、前記第２の半導体集積回路に配置され前記検査用回路を動作させる検査端子に、所定電圧を印加することによって行なわれ、前記検出の結果に基づいて、前記所定電圧を再設定するステップを有するので、半導体集積回路の特性に合わせて検査端子に印加する電圧の設定をすることができる。

また、請求項３に記載の発明によれば、出力端子を有する第１の半導体集積回路と、前記出力端子に入力端子をバンプにより接続した第２の半導体集積回路とを備え、前記出力端子と前記入力端子との間の接続状態を検査するための検査端子を設けており、前記第１の半導体集積回路は、電源電位及びグランド電位に接続されて電力供給を受け、その出力を前記出力端子に接続した出力回路を備え、前記第２の半導体集積回路は、前記電源電位及び前記グランド電位に接続されて電力供給を受け、その入力を前記入力端子に接続した入力回路と、前記入力端子と前記入力回路との間に配置され、前記検査端子に入力される信号の電圧レベルに応じて、前記入力端子と前記電源電位又は前記グランド電位との間の抵抗値を変化させて、前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧が出力されているときに、前記入力端子の電圧を変化させる検査用回路と、を備え、前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧が出力されているときに、前記入力回路への入力結果を出力可能としたので、半導体集積回路間の接続に用いられるバンプの接触不良を精度よく検出することができる。

また、請求項４に記載の発明によれば、前記第１の半導体集積回路は、前記出力回路及び前記出力端子の組を複数有しており、前記第２の半導体集積回路は、前記複数の出力端子のそれぞれに接続される前記入力回路及び前記検査用回路の組を複数有しており、前記複数の検査用回路を１つの前記検査端子で動作可能としたので、一つだけ検査端子を設ければよく、半導体装置からの配線の増加を抑えることができる。

また、請求項５に記載の発明によれば、一対のトランジスタからなる前記入力回路用の保護回路と、前記一対のトランジスタのうちの一つのトランジスタの入力に接続された出力バッファと、を備え、前記出力バッファの出力をオープンとする制御を可能とし、前記一つのトランジスタを前記検査用回路としたので、保護回路の一部を検査用回路として兼用でき、回路の増加を更に抑制することができる。

次に、発明の実施の形態を説明する。図１は本発明の一実施形態における半導体装置の外観を示す図、図２は本発明の一実施形態における半導体装置内のバンプによる接続状態の検査原理を示す図、図３は本発明の一実施形態における半導体装置のパンプによる接続状態の検査を説明するための図である。

図１に示すように、本実施形態に係る半導体装置１は、第１の半導体チップ10（本発明に係る第１の半導体集積回路）と、第２の半導体チップ20（本発明に係る半導体集積回路又は第２の半導体集積回路）とを備えており、第１の半導体チップ10に設けられた電極16と第２の半導体チップ20の電極26とがバンプ30で接続されたチップオンチップ型のＳｉＰを構成している。

また、この半導体装置１を電気機器の基板などに接続するために、第２の半導体チップ20には、電極26が配置された面とは反対の面に複数の電極27が設けられており、この電極27には更にバンプ32が設けられている。なお、以下、単にバンプと言う場合には、複数のバンプと一つのバンプのいずれかを意味するものとする。また、図１においては、電極16,26,27、バンプ30,32をそれぞれ一つだけ指しているが、図１に示すように、それぞれ複数形成されている。

このように２つの半導体チップ10,20間を複数のバンプ30によって接続した半導体装置１につき、図２を用いて、そのバンプ30の接続状態を検査するための構成を具体的に説明する。

図２に示すように、本実施の形態における半導体装置１においては、第１の半導体チップ10に設けられた出力回路である出力バッファ11が、第２の半導体チップ20に設けられた入力回路である入力バッファ23に、第１の半導体チップ10の電極16、バンプ30及び第２の半導体チップ20の電極26を介して接続されており、第１の半導体チップ10からの信号が、電極16、バンプ30及び電極26を介して、第２の半導体チップ20へ入力され、処理される。なお、以下、出力バッファ11が接続される電極16を出力端子と、入力バッファ23が接続される電極26を入力端子と呼ぶ。

また、第２の半導体チップ20の入力バッファ23の前段、すなわち入力端子26と入力バッファ23との間には、バンプ30の接続状態を検査するための検査用回路21と、入力バッファ23を静電気やサージなどから保護するための保護回路22とが設けられている。例えば、保護回路22はMOSトランジスタで形成する場合とジャンクションを使ったダイオードで形成できる。

さらに、第２の半導体チップ20の電極27のうちの一つは、検査用回路21を動作させるために用いられる電極であり、このような電極27aを以下、検査端子と呼ぶ。

また、図２に示すように、出力バッファ11は、Ｐチャネルトランジスタ11aと、Ｎチャネルトランジスタとから、検査用回路21は、Ｎチャネルトランジスタ21aから、保護回路22はＰチャネルトランジスタとＮチャネルトランジスタとから、入力バッファはＰチャネルトランジスタとＮチャネルトランジスタから構成されている。

以上のように構成される半導体装置１において、第２の半導体チップ20の電極27には、バンプ30の接続状態を検査するための検査装置40がバンプ32を介して接続され、この検査装置40から半導体装置１を制御することによって、バンプ30の接続状態を検査する。以下、この検査装置40による検査方法につき、具体的に説明する。

まず、検査装置40は、第２の半導体チップ20の所定のバンプ32及び電極27を介して、第１の半導体チップ10及び第２の半導体チップ20とを制御し、第１の半導体チップ10の出力バッファ11からＨｉｇｈレベル（Ｖｄｄ）の信号を出力させると共に、第２の半導体チップ20の入力バッファ23での入力結果を検査装置40に出力させる。

次に、検査装置40は、第２の半導体チップ20に設けられた検査端子27aのバンプに所定の電圧Ｖ１を印加し、検査用回路21のトランジスタ21aを非飽和動作状態で動作させる。その後、検査装置40は、印加電圧Ｖ１を変化させながら、入力バッファ23におけるＨｉｇｈレベルの電圧検出の閾値、すなわちスレッシュホールド電圧Ｖｔ及びそのときの印加電圧Ｖ１ｔを検出する。

ここで、出力バッファ11のトランジスタ11aのオン抵抗をＲ_Pと、バンプ30の接続抵抗をＲ_Bと、印加電圧Ｖ１ｔとしたときのトランジスタ21aのオン抵抗をＲ_Nとすると次の式２が成り立つ。
Ｖｔ／Ｖｄｄ＝Ｒ_N／（Ｒ_P＋Ｒ_B＋Ｒ_N）・・・（２）

したがって、例えば、Ｖｔ＝１．５Ｖ、Ｖｄｄ＝３Ｖ、Ｒ_P＝５００Ω、バンプ30の接続抵抗Ｒ_Bの正常範囲を０〜５Ωとすると、Ｒ_Nは以下の範囲になり、Ｒ_Nがこのような値をとるように検査装置40からトランジスタ21aへの電圧を印加することによって、バンプによる接続状態の検査を精度よく行うことができる。
５００(Ω）≦Ｒ_N≦５０５(Ω)

ところで、Ｖｔ、Ｖｄｄ、Ｒ_Pは、半導体チップ10,20における入出力バッファ11,23のトランジスタサイズ、ウエハープロセスで決まる値である。Ｒ_Nも同様に、保護回路22への印加電圧Ｖ１に加え、保護回路22のトランジスタサイズ、ウエハープロセスによって決まる値である。

ところが、半導体チップの製造過程において、これらの特性は±２０％程度のばらつきが生じることがある。そのため、このような場合には、上記の式（２）によって単純にバンプの接続抵抗Ｒ_Bを測定することはできない場合が生じる。

一方、同一の半導体チップに内蔵される同一タイプ（例えば、Ｐチャネルどおし）のトランジスタは、トランジスタサイズが同じであれば製造条件が同じであることから、それらの間の特性のばらつきは少なく、非常に近い特性をとる。

すなわち、半導体装置１において、それぞれの半導体チップ10,20内に、複数の入力バッファ及び出力バッファが設けられるような場合には、トランジスタの構成、サイズ及びタイプが同じであれば、入力バッファ間や出力バッファ間では、そのバッファ特性はほぼ同一となる。また、半導体チップ10,20に複数の保護回路を設けた場合であっても同様に、トランジスタの構成、サイズ及びタイプが同じであれば、その保護回路間の特性はほぼ同一となる。

このような特性及び式（２）を利用して、バンプの接続状態を検査することができる半導体装置100及び検査装置140について、図３を用いて、以下具体的に説明する。

半導体装置100は、半導体装置１と同様に、第１の半導体チップ110（本発明に係る第１の半導体集積回路）と第２の半導体チップ120（本発明に係る半導体集積回路又は第２の半導体集積回路）とがインターナルバンプ130で接続された、チップオンチップ型のＳｉｐである。なお、この半導体装置100の外観は、図１と同様であり、図１における各符号にそれぞれ100を加算した符号を図１の各符号と置き換えたものである。

第１の半導体チップ110には、内部回路115からのデータを出力する出力バッファ111a〜dと、出力バッファ111a〜dにそれぞれ接続された電極116a〜dと、電極116e〜gと、電極116e〜gにそれぞれ接続された検査用回路112a〜cと、この検査用回路112a〜cにそれぞれ接続された保護回路113a〜cと、保護回路113a〜cに接続され、電極116e〜gに入力された信号を内部回路115へ出力するための入力バッファ114a〜cとを有している。

また、第２の半導体チップ120には、電極126a〜dと、電極126a〜dにそれぞれ接続された検査用回路121a〜dと、検査用回路121a〜dにそれぞれ接続された保護回路122a〜dと、保護回路122a〜dに接続され、電極126a〜dに入力された信号を内部回路125へ出力するための入力バッファ123a〜dと、内部回路125からのデータを出力する出力バッファ124a〜cと、出力バッファ124a〜cにそれぞれ接続された電極126e〜gとを有している。

さらに、第２の半導体チップ120には、電極126とは反対の面に形成された、複数の電極127を有しており、この電極127のうちの一つは、検査用回路112a〜c、121a〜dを動作させるために用いられる電極であり、このような電極127aを以下、検査端子と呼ぶ。なお、検査端子は、電極126と同一面に形成してもよい。また、各入力バッファ114a〜c、123a〜dにそれぞれ接続される電極116e〜g、126a〜dを入力端子と、各出力バッファ111a〜d、124a〜cにそれぞれ接続される電極116a〜d、126e〜gを出力端子と呼ぶ。

また、第１の半導体チップ110に設けられた各出力バッファ111a〜dが、それぞれ第２の半導体チップ120に設けられた入力バッファ123a〜dに、電極116a〜d、バンプ130a〜d及び電極126a〜dを介して接続されており、第１の半導体チップ110からの信号は、第２の半導体チップ120へ入力され、処理される。

また、第２の半導体チップ120に設けられた各出力バッファ124a〜cが、それぞれ第１の半導体チップ110に設けられた入力バッファ114a〜cに、電極126e〜g、バンプ130e〜g及び電極116e〜gを介して接続されており、第２の半導体チップ120からの信号は、第１の半導体チップ110へ入力され、処理される。

さらに、第１の半導体チップ110及び第２の半導体チップ120の各入力バッファ114a〜c、123a〜dの前段、すなわち入力バッファ114a〜c、123a〜dと電極116e〜g,126a〜dには、それぞれ検査用回路112a〜c、121a〜dと、入力バッファ114a〜c、123a〜dを静電気やサージなどから保護するための保護回路113a〜c、122a〜dとが設けられている。

なお、各出力バッファ111a〜d、124a〜cは上述の出力バッファ11に、各入力バッファ114a〜c、123a〜dは上述の入力バッファ23に、各保護回路113a〜c、122a〜dは上述の保護回路22に、各検査用回路112a〜c、121a〜dは上述の検査用回路21に、それぞれ対応し、同一構成を有しているが、トランジスタサイズが異なる。

すなわち、出力バッファ111a〜dのオン抵抗は、それぞれ同一のＲ_Paであり、出力バッファ124a〜cのオン抵抗は、それぞれ同一のＲ_Pｂである。また、入力バッファ123a〜dのスレッシュホールド電圧Ｖｔはそれぞれ同一のＶｔａであり、入力バッファ114a〜cのＶｔ電圧はそれぞれ同一のＶｔｂである。さらに、検査用回路121a〜dは、それぞれ互いに非飽和領域の特性が同一となっており、検査用回路112a〜cも、それぞれ互いに非飽和領域の特性が同一である。

以上のように構成された半導体装置100において、第２の半導体チップ120の電極127には、バンプ132を介して、バンプ130の接続状態を検査するための検査装置140が接続され、この検査装置140から半導体装置100を制御することによって、バンプ130の接続状態を検査する。以下、この検査装置140による検査方法につき、具体的に説明する。

まず、検査装置140は、第２の半導体チップ120の所定のバンプ132を介して、第１の半導体チップ110及び第２の半導体チップ120とを制御し、第１の半導体チップ110の出力バッファ111aからＨｉｇｈレベル（Ｖｄｄ）の信号を出力させると共に、第２の半導体チップ120の入力バッファ123aでの入力結果を検査装置140に出力させる。

次に、検査装置140は、第２の半導体チップ120に設けられた検査端子127aのバンプに所定の電圧Ｖ２を印加し、検査用回路121aのトランジスタを非飽和動作状態で動作させる。その後、検査装置140は、印加電圧Ｖ２を変化させながら、入力バッファ123ａにおけるＨｉｇｈレベルの電圧検出の閾値、すなわちスレッシュホールド電圧Ｖｔａ（Ｖｉｎ）及びそのときの印加電圧Ｖ２ｔを検出する。

次に、検査装置140では、このＶ２ｔを記憶手段141に記憶する。

ここで、出力バッファ111aのトランジスタのオン抵抗をＲ_P、バンプ130の接続抵抗をＲ_B、印加電圧Ｖ２ｔとしたときのトランジスタ121aのオン抵抗をＲ_N、印加電圧Ｖ２ｔとしたときの入力バッファ123ａに入力される電圧Ｖｉｎとすると次の式（３）が成り立つ。
Ｖｉｎ／Ｖｄｄ＝Ｒ_N／（Ｒ_P＋Ｒ_B＋Ｒ_N）・・・（３）

また、バンプ130の接続状態が正常なときには、バンプ130の接続抵抗Ｒ_Bは数Ω以下となり、一方でＲ_PやＲ_Nは、Ｒ_Bよりも２〜３桁大きい値をとる。そのため、バンプ130の接続状態が正常なときは、バンプ130の接続抵抗Ｒ_Bは無視できるほど小さい値である。

一方、バンプ130の接続状態が異常であるときの接続抵抗Ｒ_Bは、接続状態が正常のときの値よりも１〜２桁大きくなる。

以上のことから、以下の式が成り立つ。
Ｒ_B正常時：Ｖｉｎ／Ｖｄｄ≒Ｋ／（１＋Ｋ）・・・（４）
Ｒ_B異常時：Ｖｉｎ／Ｖｄｄ＝Ｋ／（１＋Ｍ＋Ｋ）・・・（５）
なお、Ｋ＝Ｒ_N／Ｒ_P、Ｍ＝Ｒ_B／Ｒ_Pである。

したがって、バンプ130の接続状態が異常時のときには、Ｋの値が小さくなる。このことは、検査用回路121aのトランジスタへの印加電圧が低くても入力バッファがＨｉｇｈ電圧を出力することを意味する。

例えば、Ｖｉｎ＝１．５Ｖ、Ｖｄｄ＝３Ｖ、Ｒ_P＝５００Ω、バンプ130の接続抵抗Ｒ_Bの正常範囲を０〜５Ωとすると、Ｒ_Nの範囲は、５００(Ω）≦Ｒ_N≦５０５(Ω)となる。

一方で、バンプ130の接続抵抗Ｒ_Bの異常範囲を５０Ω以上とすると、その異常時のＲ_N範囲は、５５０(Ω）≦Ｒ_Nとなる。

Ｒ_Nの値は、検査用回路への印加電圧Ｖ２を大きくすれば小さくなり、小さくすれば大きくなることから、この場合の検査用回路への印加電圧Ｖ２は、記憶手段141に記憶したＶ２ｔよりも低い電圧Ｖ２ｔ´でもよいことになり、以下このことに基づいて、検査装置140の検査が行われる。

すなわち、検査装置140は、記憶手段141に記憶したＶ２ｔを基準として、検査端子127aにＶ２ｔよりも所定電圧Ｖ３低い電圧Ｖ２ｔ´を印加する。なお、このＶ３は、バンプの接続状態を異常と判定するために予め設定されているものであり、出力バッファ及び入力バッファの特性に応じてそれぞれ記憶手段141に記憶されている。

続いて、第２の半導体チップ120の所定のバンプ132を介して、第１の半導体チップ110及び第２の半導体チップ120とを制御し、第１の半導体チップ110の各出力バッファ111b〜dから同時にＨｉｇｈレベル（Ｖｄｄ）の信号を出力させると共に、第２の半導体チップ120の入力バッファ123b〜dでの入力結果を検査装置140に出力させる。

そして、入力バッファ123b〜dでの入力結果のいずれかがＨｉｇｈレベルであるときには、Ｈｉｇｈレベルを入力した入力バッファに対応するバンプ130の接続状態が正常でないと判定する。

なお、上述の検査装置140では、バンプ130の接続状態を検査するに際し、同等の特性を有する入力バッファのうちから一つを選択して、その入力バッファのスレッシュホールド電圧Ｖｔに所定値を加算した電圧となるように検査用回路の入力に電圧を印加することとしたが、入力バッファを複数選択して、これらの入力バッファがすべてＨｉｇｈを検出することができる電圧Ｖ２ｔを検査端子127aへの印加電圧を変化させながら検出するようにしてもよい。そして、この場合も同様に、この電圧Ｖ２ｔに基づいて、特性が同一の入力バッファ及び出力バッファの組み合わせのものにつき、そのバンプの接続状態の異常を検出する。

以降、同様に検査装置140は、特性が同一の入力バッファ及び出力バッファの組み合わせのものについて、順次その間のバンプの接続状態を検査することによって、半導体装置100における複数のバンプの接続状態の異常を精度よく検出することができる。

以上のように、本実施形態における半導体装置100及び検査装置140においては、半導体装置100に搭載された半導体チップの複数の入力端子と複数の入力バッファとの間にそれぞれ複数の検査用回路を設け、この検査用回路を共通の検査端子によって動作させることができるように構成し、検査装置からこの検査端子に電圧を印加して、検査用回路を動作させていくつかの入力バッファの出力結果に基づいて、基準電圧を決定して記憶する。そして、検査装置から、この基準電圧を検査端子に印加して、残りの入力バッファの出力結果からバンプの接続が異常であるか否かを判定することにしている。

なお、基準電圧の決定及びその基準電圧での判定は、特性が同一の入力バッファ及び出力バッファの組み合わせのものについてのみ行うものであり、その組み合わせが複数ある場合には、それぞれについて基準電圧の決定及びその基準電圧での判定を行う。

したがって、本実施形態における半導体装置及び検査装置によれば、半導体装置に搭載された半導体チップの複数の入力端子と複数の入力バッファとの間にそれぞれ複数の検査用回路を設け、この保護回路を単一の検査端子によって動作させることができるように構成しているため、半導体チップ間の接続に用いられるバンプの接触不良を精度よく検出することができる。

さらに、検査のために、半導体チップにそれぞれ共通の検査端子を設ければよく、半導体チップからの配線の増加も抑えることができる。

しかも、特性が同一の入力バッファ及び出力バッファの組み合わせに対応するバンプの接続については、同時に検査を行うことができるため、一つ一つのバンプの接続を検査するのに比べ、飛躍的にその検査時間を短縮することができる。

なお、同時に検査を行うバンプの数が数百にもなると、数アンペア以上の電流が必要となり、その結果電源ラインに電位差が生じてしまい、検査精度が落ちる場合がある。そこで、一度に出力バッファからＨｉｇｈレベルの信号を出力する数を制限することによって、このような問題を回避することができる。

また、本実施の形態においては、バンプによる接続状態を検査するために、検査用回路を入力端子とグランド電位の間に設け、検査用回路を動作させて、入力端子とグランド電位の間の抵抗値を変化させるようにしたが、その逆の構成としてもよい。すなわち、検査用回路としてＰチャネルトランジスタを採用し、この検査用回路を入力端子とＶｄｄ電位の間に設け、検査用回路を動作させて、入力端子とＶｄｄ電位の間の抵抗値を変化させるようにしてもよい。そして、出力バッファからＬｏｗ信号を出力させることによってバンプの接続状態を検査することができる。

また、保護回路の一方のトランジスタを検査用回路として使用することもできる。例えば、出力バッファ11からＨｉｇｈ信号を出力させることによって検査する場合には、図４に示すように、保護回路22のうちのＮチャネルトランジスタを検査用回路21として兼用する。例えば、第２の半導体チップ20において、検査端子27aに保護回路22のＮチャネルトランジスタのゲートを接続すると共に出力バッファ24の出力側を接続し、この出力バッファ24の入力側を内部回路25に接続する構成とする。そして、バンプによる接続状態を検査するときには、出力バッファ24の出力をオープンにし、バンプによる接続状態を検査しないときには、出力バッファ24の出力をＬｏｗレベルにすることによって、保護回路のＮチャネルトランジスタを検査用回路として使用することができる。このようにすることによって、回路の増加を更に抑制することができる。

また、出力バッファからＬｏｗ信号を出力させることによって検査する場合には、保護回路のうちＰチャネルトランジスタを検査用回路として兼用する。例えば、第２の半導体チップ20において、検査端子27aに保護回路22のＰチャネルトランジスタのゲートを接続すると共に出力バッファ24の出力側を接続し、この出力バッファ24の入力側を内部回路25に接続する構成とする。そして、バンプによる接続状態を検査するときには、出力バッファ24の出力をオープンにし、バンプによる接続状態を検査しないときには、出力バッファ24の出力をＨｉｇｈレベルにすることによって、保護回路のＰチャネルトランジスタを検査用回路として使用することができる。このようにすることによって、回路の増加を更に抑制することができる。

本発明の一実施形態における半導体装置の外観を示す図。本発明の一実施形態における半導体装置内のバンプによる接続状態の検査原理を示す図。本発明の一実施形態における半導体装置のパンプによる接続状態の検査を説明するための図。保護回路の一方のトランジスタを検査用回路として使用する例を示す図。Ｓｉｐ型の半導体集積回路において、電流値を計測することによって半導体チップ間の接続状態を検査する方法を示す図。

符号の説明

１，１００半導体装置
１０，１１０第１の半導体チップ
２０，１２０第２の半導体チップ
２１，１１２ａ〜ｃ，１２１ａ〜ｄ検査用回路
２７ａ，２７ａ検査端子

Claims

第１の半導体集積回路の出力回路に接続された出力端子と第２の半導体集積回路の入力回路に接続された入力端子との間のバンプ接続の状態を検査する検査方法であって、
前記第１の半導体集積回路の出力回路を制御して前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧を出力させるステップと、
前記第２の半導体集積回路内に配置され、前記入力端子とグランド電位又は電源電位との間の抵抗値を変化させる検査用回路を制御して、前記入力端子の電圧を変化させるステップと、
前記第２の半導体集積回路の入力回路の出力レベルを検出するステップと、
前記検出の結果に基づいて、前記バンプ接続の状態を検査するステップと、
を有する半導体集積回路間の接続状態の検査方法。
前記検査用回路の制御は、前記第２の半導体集積回路に配置され前記検査用回路を動作させる検査端子に、所定電圧を印加することによって行なわれ、
前記検出の結果に基づいて、前記所定電圧を再設定するステップを有する請求項１に記載の接続状態の検査方法。
出力端子を有する第１の半導体集積回路と、前記出力端子に入力端子をバンプにより接続した第２の半導体集積回路とを備え、
前記出力端子と前記入力端子との間の接続状態を検査するための検査端子を設けており、
前記第１の半導体集積回路は、
電源電位及びグランド電位に接続されて電力供給を受け、前記出力端子にその出力を接続した出力回路を備え、
前記第２の半導体集積回路は、
前記電源電位及び前記グランド電位に接続されて電力供給を受け、前記入力端子にその入力を接続した入力回路と、
前記入力端子と前記入力回路との間に配置され、前記検査端子に入力される信号の電圧レベルに応じて、前記入力端子と前記電源電位又は前記グランド電位との間の抵抗値を変化させて、前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧が出力されているときに、前記入力端子の電圧を変化させる検査用回路と、を備え、
前記出力端子からＨｉｇｈレベル又はＬｏｗレベルの電圧が出力されているときに、前記入力回路への入力結果を出力可能とした半導体装置。
前記第１の半導体集積回路は、前記出力回路及び前記出力端子の組を複数有しており、
前記第２の半導体集積回路は、前記複数の出力端子のそれぞれに接続される前記入力回路及び前記検査用回路の組を複数有しており、
前記複数の検査用回路を１つの前記検査端子で動作可能とした請求項３に記載の半導体装置。
一対のトランジスタからなる前記入力回路用の保護回路と、
前記一対のトランジスタのうちの一つのトランジスタの入力に接続された出力バッファと、を備え、
前記出力バッファの出力をオープンとする制御を可能とし、前記一つのトランジスタを前記検査用回路とした請求項３又は請求項４に記載の半導体装置。