JP4215023B2 - 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法 - Google Patents
複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法 Download PDFInfo
- Publication number
- JP4215023B2 JP4215023B2 JP2005116209A JP2005116209A JP4215023B2 JP 4215023 B2 JP4215023 B2 JP 4215023B2 JP 2005116209 A JP2005116209 A JP 2005116209A JP 2005116209 A JP2005116209 A JP 2005116209A JP 4215023 B2 JP4215023 B2 JP 4215023B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- inspection
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Rtotal=Ra+Rb+RB ・・・・式(1)
Vt/Vdd=RN/(RP+RB+RN) ・・・(2)
500(Ω)≦RN≦505(Ω)
Vin/Vdd=RN/(RP+RB+RN) ・・・(3)
RB正常時: Vin/Vdd≒K/(1+K) ・・・(4)
RB異常時: Vin/Vdd=K/(1+M+K)・・・(5)
なお、K=RN/RP、M=RB/RPである。
10,110 第1の半導体チップ
20,120 第2の半導体チップ
21,112a〜c,121a〜d 検査用回路
27a,27a 検査端子
Claims (5)
- 第1の半導体集積回路の出力回路に接続された出力端子と第2の半導体集積回路の入力回路に接続された入力端子との間のバンプ接続の状態を検査する検査方法であって、
前記第1の半導体集積回路の出力回路を制御して前記出力端子からHighレベル又はLowレベルの電圧を出力させるステップと、
前記第2の半導体集積回路内に配置され、前記入力端子とグランド電位又は電源電位との間の抵抗値を変化させる検査用回路を制御して、前記入力端子の電圧を変化させるステップと、
前記第2の半導体集積回路の入力回路の出力レベルを検出するステップと、
前記検出の結果に基づいて、前記バンプ接続の状態を検査するステップと、
を有する半導体集積回路間の接続状態の検査方法。 - 前記検査用回路の制御は、前記第2の半導体集積回路に配置され前記検査用回路を動作させる検査端子に、所定電圧を印加することによって行なわれ、
前記検出の結果に基づいて、前記所定電圧を再設定するステップを有する請求項1に記載の接続状態の検査方法。 - 出力端子を有する第1の半導体集積回路と、前記出力端子に入力端子をバンプにより接続した第2の半導体集積回路とを備え、
前記出力端子と前記入力端子との間の接続状態を検査するための検査端子を設けており、
前記第1の半導体集積回路は、
電源電位及びグランド電位に接続されて電力供給を受け、前記出力端子にその出力を接続した出力回路を備え、
前記第2の半導体集積回路は、
前記電源電位及び前記グランド電位に接続されて電力供給を受け、前記入力端子にその入力を接続した入力回路と、
前記入力端子と前記入力回路との間に配置され、前記検査端子に入力される信号の電圧レベルに応じて、前記入力端子と前記電源電位又は前記グランド電位との間の抵抗値を変化させて、前記出力端子からHighレベル又はLowレベルの電圧が出力されているときに、前記入力端子の電圧を変化させる検査用回路と、を備え、
前記出力端子からHighレベル又はLowレベルの電圧が出力されているときに、前記入力回路への入力結果を出力可能とした半導体装置。 - 前記第1の半導体集積回路は、前記出力回路及び前記出力端子の組を複数有しており、
前記第2の半導体集積回路は、前記複数の出力端子のそれぞれに接続される前記入力回路及び前記検査用回路の組を複数有しており、
前記複数の検査用回路を1つの前記検査端子で動作可能とした請求項3に記載の半導体装置。 - 一対のトランジスタからなる前記入力回路用の保護回路と、
前記一対のトランジスタのうちの一つのトランジスタの入力に接続された出力バッファと、を備え、
前記出力バッファの出力をオープンとする制御を可能とし、前記一つのトランジスタを前記検査用回路とした請求項3又は請求項4に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116209A JP4215023B2 (ja) | 2005-04-13 | 2005-04-13 | 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法 |
TW095112474A TWI299791B (en) | 2005-04-13 | 2006-04-07 | Semiconductor integrated circuit and method for testing connection state between semiconductor integrated circuits |
US11/401,754 US20060232292A1 (en) | 2005-04-13 | 2006-04-11 | Semiconductor integrated circuit and method for testing connection state between semiconductor integrated circuits |
KR1020060033178A KR20060108519A (ko) | 2005-04-13 | 2006-04-12 | 반도체 집적 회로 및 반도체 집적 회로 사이의 접속 상태의검사 방법 |
CNA2006100736468A CN1847869A (zh) | 2005-04-13 | 2006-04-13 | 半导体集成电路和测试其间的连接状态的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116209A JP4215023B2 (ja) | 2005-04-13 | 2005-04-13 | 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006292637A JP2006292637A (ja) | 2006-10-26 |
JP4215023B2 true JP4215023B2 (ja) | 2009-01-28 |
Family
ID=37077505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116209A Expired - Fee Related JP4215023B2 (ja) | 2005-04-13 | 2005-04-13 | 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060232292A1 (ja) |
JP (1) | JP4215023B2 (ja) |
KR (1) | KR20060108519A (ja) |
CN (1) | CN1847869A (ja) |
TW (1) | TWI299791B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
JP4187022B2 (ja) * | 2006-08-23 | 2008-11-26 | ソニー株式会社 | 半導体装置、半導体集積回路およびバンプ抵抗測定方法 |
JP2008249388A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | 半導体装置および半導体装置モジュール |
WO2010035238A1 (en) * | 2008-09-26 | 2010-04-01 | Nxp B.V. | Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device |
US8471582B2 (en) * | 2009-01-27 | 2013-06-25 | Qualcomm Incorporated | Circuit for detecting tier-to-tier couplings in stacked integrated circuit devices |
JP5662092B2 (ja) * | 2009-10-27 | 2015-01-28 | 株式会社ソニー・コンピュータエンタテインメント | 電子部品及び検査システム |
KR101110818B1 (ko) * | 2009-12-28 | 2012-02-24 | 주식회사 하이닉스반도체 | 반도체 집적회로 |
US8648615B2 (en) * | 2010-06-28 | 2014-02-11 | Xilinx, Inc. | Testing die-to-die bonding and rework |
JP5640718B2 (ja) * | 2010-12-15 | 2014-12-17 | 株式会社デンソー | 半導体集積回路 |
US8957691B2 (en) * | 2011-10-21 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe cards for probing integrated circuits |
US9952279B2 (en) | 2012-12-21 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for three dimensional integrated circuit testing |
KR20150027894A (ko) * | 2013-08-30 | 2015-03-13 | 에스케이하이닉스 주식회사 | 반도체 장치 |
TWI555991B (zh) * | 2015-02-11 | 2016-11-01 | 友達光電股份有限公司 | 積體電路及判斷積體電路之接腳連接狀況的方法 |
KR101919661B1 (ko) | 2016-10-18 | 2018-11-16 | 한양대학교 에리카산학협력단 | 멀티다이 집적회로의 폴트 위치 분석 장치 |
KR20200145964A (ko) * | 2019-06-21 | 2020-12-31 | 삼성디스플레이 주식회사 | 표시 장치 |
JP7330825B2 (ja) | 2019-09-06 | 2023-08-22 | キオクシア株式会社 | 半導体装置 |
KR20210079543A (ko) | 2019-12-20 | 2021-06-30 | 삼성전자주식회사 | 고대역폭 메모리 및 이를 포함하는 시스템 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5414351A (en) * | 1993-10-22 | 1995-05-09 | United Microelectronics Corporation | Method and apparatus for testing the reliability of semiconductor terminals |
US5751015A (en) * | 1995-11-17 | 1998-05-12 | Micron Technology, Inc. | Semiconductor reliability test chip |
JP3794942B2 (ja) * | 2001-07-09 | 2006-07-12 | 松下電器産業株式会社 | マルチチップモジュール及びその接続テスト方法 |
-
2005
- 2005-04-13 JP JP2005116209A patent/JP4215023B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-07 TW TW095112474A patent/TWI299791B/zh not_active IP Right Cessation
- 2006-04-11 US US11/401,754 patent/US20060232292A1/en not_active Abandoned
- 2006-04-12 KR KR1020060033178A patent/KR20060108519A/ko not_active Application Discontinuation
- 2006-04-13 CN CNA2006100736468A patent/CN1847869A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1847869A (zh) | 2006-10-18 |
US20060232292A1 (en) | 2006-10-19 |
JP2006292637A (ja) | 2006-10-26 |
TWI299791B (en) | 2008-08-11 |
TW200706891A (en) | 2007-02-16 |
KR20060108519A (ko) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4215023B2 (ja) | 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法 | |
US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
US7843206B2 (en) | Semiconductor integrated circuit and method for inspecting same | |
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
US8779790B2 (en) | Probing structure for evaluation of slow slew-rate square wave signals in low power circuits | |
US20080265928A1 (en) | Semiconductor device and test method therefor | |
US8797056B2 (en) | System and method for electronic testing of partially processed devices | |
JPWO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
JP2012026845A (ja) | 半導体装置、および、積層半導体装置 | |
TW201833569A (zh) | 電路測試方法 | |
JPWO2006080111A1 (ja) | 半導体集積回路及びシステムlsi | |
US9824945B2 (en) | Semiconductor device and semiconductor device measuring method | |
US20080197872A1 (en) | Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same | |
JP2006310495A (ja) | 半導体集積回路ウェハ、その試験方法および半導体集積回路部品の製造方法 | |
JP2009059875A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP2013213753A (ja) | 半導体集積回路のテスト方法及び半導体装置の製造方法 | |
TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
JP2010249689A (ja) | 配線故障検査装置及び方法 | |
US8896339B2 (en) | Method for testing semiconductor wafer | |
JP2006302993A (ja) | プローブカード接続良否判定方法およびその装置 | |
JP2007234816A (ja) | 半導体装置 | |
US20070229106A1 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level | |
JP2007085735A (ja) | 半導体装置の検査方法 | |
JP2007278767A (ja) | Ic実装済み電子部品実装基板及びそのリーク電流試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |