JP4214880B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4214880B2
JP4214880B2 JP2003343995A JP2003343995A JP4214880B2 JP 4214880 B2 JP4214880 B2 JP 4214880B2 JP 2003343995 A JP2003343995 A JP 2003343995A JP 2003343995 A JP2003343995 A JP 2003343995A JP 4214880 B2 JP4214880 B2 JP 4214880B2
Authority
JP
Japan
Prior art keywords
solder
insulating substrate
hole
circuit board
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003343995A
Other languages
English (en)
Other versions
JP2005109374A (ja
Inventor
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2003343995A priority Critical patent/JP4214880B2/ja
Publication of JP2005109374A publication Critical patent/JP2005109374A/ja
Application granted granted Critical
Publication of JP4214880B2 publication Critical patent/JP4214880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

この発明は、ＩＰＭ（インテリジェントパワーモジュール）などの半導体装置において、多数の半導体チップが載置される回路基板に関し、特に、回路基板と冷却用の支持板（放熱ベース）との間の半田付けで発生するボイドを除去することができる回路基板に関する。
ＩＰＭなどの半導体装置に用いられる回路基板は、絶縁基板と、この絶縁基板の表面に形成された回路パターンと、裏面に形成された導電膜とから構成される。
図７は、従来の回路基板の要部平面図である。この図では、回路基板に搭載された半導体チップと回路基板と固着した放熱ベースも示した。
回路基板３００は絶縁基板８１とこの絶縁基板の表面に形成される回路パターン８２、８３と、図示されないが、裏面側に形成される導電膜で構成される。回路パターン８２には多数の半導体チップ５９、６０が半田で固着され、図示されない導電膜と放熱ベース５６は半田で固着される。放熱ベース５６は絶縁基板８１を補強する支持板の働きと、半導体チップ５９、６０で発生した熱を放散する働きがあり、銅などの金属や炭素と金属の複合材料などで構成される。絶縁基板８１は半導体チップ５９、６０と放熱ベース５６を電気的に絶縁する働きがあり、例えば、窒化アルミ、酸化アルミ、炭化珪素などを材料とするセラミック基板が用いられる。
絶縁基板５１の導電膜と放熱ベース５６を半田で接合するときに、フラックスのガスや溶融半田中に取り込まれた空気が固化した半田にボイドとして残り、半田付け不良（固着強度の低下）を発生させたり、放熱ベース５６への熱放散を悪化させる（接触熱抵抗を増大させる）ことがある。そのため、、絶縁基板８１の強度が必ずしも高くないことと、溶融半田内に発生した気泡を、半田が凝固する前に半田内を移動させて絶縁基板の端部から排出しやすくして半田ボイドの発生を防止ために、絶縁基板８１の面積を小さくして、多数の絶縁基板８１（ここでは４個の絶縁基板５１）を同一の放熱ベース５６に固着する方法が行われてきた。
また、回路パターンと半導体チップを固着する場合にも、同様に半田にボイドが発生する場合がある。このボイドの発生を防止するために、フラックスのガスや溶融中に取り込まれた空気を気散させるために、半導体チップが固着する箇所の絶縁基板に孔を開けたり、溝を形成した例が報告されている（例えば、特許文献１）。
特許文献１で示されるように、半導体チップを回路基板に半田付けする場合には比較的半導体チップは平坦であり、また、半導体チップの面積が小さいために、半田ボイドの発生は少ないが、半導体チップと比べて数倍以上の面積のあり、平坦面が確保されていない絶縁基板と支持板を半田で固着する場合には半田ボイドが発生しやすい。特許文献１では、絶縁基板と支持板との半田固着で発生する半田ボイドの抑制については報告されていない。
特開平１１─３１８７６号公報
近年、絶縁基板の強度が向上したことと、半導体装置の小型化への要望が高まったことから、従来分割していた絶縁基板の回路パターンを集約化する動きが活発になってきた。 しかし、絶縁基板の回路パターンを集約化すると、絶縁基板の面積が大きくなり、絶縁基板の裏面に形成される導電膜の面積が大きくなる。そのため、導電膜と放熱ベースとの半田固着において、半田ボイドの発生確率が増大する。この半田ボイドを気散させやすくするために、絶縁基板を意図的に湾曲させる方法もあるが、反りの制御が困難であり、実用性に乏しい。
図８は、図７の４個の絶縁基板を１個の絶縁基板とした例であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ１−Ｘ１線で切断した要部断面図、同図（ｃ）は同図（ａ）のＸ２−Ｘ２線で切断した要部断面図である。この回路基板２００は前記の回路基板３００の４倍弱の大きさである。
回路基板２００は、絶縁基板５１と、この絶縁基板５１の表面に形成した回路パターン５２、５３と、裏面に形成した導電膜５４とで構成される。回路パターンは、幾つかの箇所に分離されており（ここでは４つに分割されている（符号５２、５３））、図示しないが、半導体チップ５９、６０とボンディングワイヤで接続される箇所や、外部導出端子とボンディングワイヤで接続される箇所や、回路パターン同志がボンディングワイヤで接続される箇所などに分割されている。回路パターン５２、５３の材質は例えば銅であり、導電膜５４の材質も銅である。
半導体チップ５９、６１は回路パターン５２と半田６１で固着され、導電膜５４と放熱ベース５６は半田５８で固着する。回路基板２００が大きいため、半田付け時に半田５８に半田ボイド７１が発生し、その半田ボイド７１が半田５８に残留する。この半田ボイド７１の発生により、前記で説明した不都合が生じる。
この発明の目的は、前記の課題を解決して、絶縁基板の導電膜を支持板（放熱ベース）に半田を介して固着するとき、半田ボイドが発生しない大面積の回路基板を提供することにある。
前記の目的を達成するために、セラミック基板と、該セラミック基板の表面に形成され、複数の電子部品と固着される回路パターンと、前記セラミック基板の裏面に形成される導電膜とで構成され、前記電子部品が配設されない箇所に貫通孔が形成された回路基板の前記導電膜を放熱ベースに半田接合した半導体装置において、前記貫通孔は、前記回路パターン領域に形成され、前記回路基板の表面側の前記貫通孔の回りは、前記回路パターンを除去して前記セラミック基板が露出している構成とする。また、前記回路基板の裏面側の、前記貫通孔の回りの前記絶縁基板が露出しているとよい。
また、前記貫通孔の大きさが１ｍｍφから１０ｍｍφであるとよい。
また、前記絶縁基板の一辺の長さが２０ｍｍ以上で、２００ｍｍ以下であるとよい。
この発明によれば、大きな絶縁基板に貫通孔を形成し、この貫通孔からフラックスのガスや溶融半田が取り込んだ空気を気散させることで、絶縁基板の導電膜と放熱ベースとの間の半田中に発生する半田ボイトを抑制することができる。半田ボイドが抑制されることで、放熱特性が改善され、半導体装置の耐ヒートサイクル性を向上させることができる。 また、分割された絶縁基板を１枚の絶縁基板にすることで、ＩＰＭなどの半導体装置を小型化することができる。
また、貫通孔の形状により絶縁基板への応力を緩和することができる。
この発明は、絶縁基板に貫通孔を形成し、フラックスのガスや溶融半田が取り込んだ空気を気散させることである。
図１は、この発明の一実施例の回路基板の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ１−Ｘ１線で切断した要部断面図、同図（ｃ）は同図（ａ）のＸ２−Ｘ線２で切断した要部断面図である。同図（ａ）には、半導体チップを、同図（ｂ）には、放熱ベースと半田を、同図（ｃ）には、半導体チップと放熱ベースと半田をそれぞれ点線で示した。この図は図８に相当した図である。半導体チップ９、１０はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）チップやフリーホイール用のダイオードチップなどである。放熱ベースは銅などの金属や炭素と金属の複合材料などで構成される。
回路基板１００は、絶縁基板１と、この絶縁基板１の表面に形成した回路パターン２、３と、裏面に形成した導電膜４と、絶縁基板１に開けた貫通孔５とで構成される。絶縁基板１は、例えば、窒化アルミ、酸化アルミ、炭化珪素などを材料とするセラミック基板が用いられる。このようなセラミック基板に貫通孔５を設けるためにはセラミック基板の焼成前に所定の形で所定位置を抜き貫通孔５を形成した上で焼成してもよいし、焼成後にレーザーなどを用いて切り抜いてもよい。
回路パターンは、幾つかの箇所に分離されており（ここでは４つに分割されている（符号２が２個、符号３が２個））、図示しないが、半導体チップ９、１０とボンディングワイヤで接続される箇所や、外部導出端子とボンディングワイヤで接続される箇所や、回路パターン同士がボンディングワイヤで接続される箇所などに分割されている。回路パターン２、３の材質は例えば銅であり、膜厚は０．３ｍｍ程度である。また、導電膜４の材質も銅であり、回路パターン２、３より多少薄く、０．２５ｍｍ程度である（同じ厚さでも構わない）。絶縁基板１の大きさは７０ｍｍ□程度で、厚みは０．３ｍｍ程度である。また、貫通孔５の平面形状は円形であり、その直径は５ｍｍ程度で、絶縁基板１の中央部に１個、対角線状に４個配置されている。貫通孔５の形状を円形とすることで、半田付け時の熱応力でクラックが導入することが防止できる。また、貫通孔５を設けることで、半田付けのときのフラックスのガスや溶融半田が取り込んだ空気をこの貫通孔５から気散させて、半田内にボイドが形成されることを防止することができる。
この貫通孔５を設けた絶縁基板１の大きさ（回路基板１００の大きさ）は、搭載する複数の半導体チップ９、１０の大きさ以上であり、具体的には２０ｍｍ〜２００ｍｍ程度である。絶縁基板１の厚みは０．２５ｍｍ〜０．６５ｍｍ程度で、貫通孔５の大きさは１ｍｍφ〜１０ｍｍφ程度で、回路パターン２、３と導電膜４の厚みは０．１５ｍｍ〜０．５ｍｍ程度がよい。前記の貫通孔５の大きさが１ｍｍφ未満では、フラックスのガスや半田に取り組まれた空気が抜けにくくなり好ましくない。１０ｍｍφ程度で空気が十分抜け易くなり、これ以上大きくしても効果は同じであり、貫通孔５の直径を増すよりは、貫通孔５の数を増やした方がボイド発生を防ぐ効果は大きい。また、貫通孔５は、絶縁基板１の曲がりを補正する働きもあり、均等に絶縁基板１を配置すると補正効果が増大する。前記の絶縁基板１の厚みが０．２５ｍｍ未満では、機械的強度および絶縁性の確保が困難となり好ましくない。
半導体チップ９、１０は回路パターン２、３と半田１１で固着し、導電膜４は放熱ベース６と半田８で固着される。導電膜４と放熱ベース６を固着する半田８の厚みは０．０５ｍｍ〜０．３ｍｍ程度が好ましい。０．０５ｍｍ未満では耐ヒートサイクル性が悪く絶縁基板１にクラックが導入される。また、熱の拡がりが悪くなり熱抵抗が大きくなる。０．３ｍｍを超えると半田流れが生じて、隣接する絶縁基板１の回路パターン２、３上に半田８が流れて回路パターン２、３を短絡させるなどの不都合が生じる。また、絶縁基板１が傾いて、ワイヤのボンディンデング不良を生じ易くする。
尚、ここでは、貫通孔５を５個設けた場合について説明したが、絶縁基板１の大きさで貫通孔５を設ける数は当然変化させる。また、複数個貫通孔５を設ける場合には出来るだけ絶縁基板１に均一に配置されるようにする。即ち、貫通孔５と絶縁基板１の外縁までの距離が短ければ、その間に発生した気泡（ガスや空気）が排出されるまでに移動する距離が短くなって貫通孔５や絶縁基板１の外縁のどちらか近い方に抜けやすくなる。
絶縁基板が大型化すれば、上記の移動距離が長くならないように貫通孔の数を増やせばよい。貫通孔５と絶縁基板１の外縁（最遠となる角部）までの距離を、例えば１０ｍｍ〜５０ｍｍ程度とすればよい。このようにして、半田ボイドの発生を防止することが重要である。
図２は、図１の回路基板の裏面側の平面図である。図１に対応して５個の貫通孔５が形成されている。この貫通孔５の回りの導電膜４は除去され絶縁基板１が露出している。これは、回路基板１００の表面側でも同じである。この露出している絶縁基板１のドーナッツ状の幅は１ｍｍから１．５ｍｍ程度である。しかし、裏面側では絶縁基板１が露出しなくても構わない。
図３は、図１で示した貫通孔と平面形状が異なる貫通孔について示した図であり、同図（ａ）は六角形の場合の図、同図（ｂ）は長方形でコーナーを丸めた図である。勿論この他の形状でも構わない。これらの形状は、回路パターン２、３の形状や半導体チップ９、１０の配置に依存して変わる。
図４から図６は、半田付け方法を示した図であり、工程順に示した要部工程断面図である。（ａ）、（ｂ）は図１（ｂ）、図１（ｃ）に相当した図である。
図４（ａ）、（ｂ）において、絶縁基板１に形成された回路パターン２上に半田ペースト１１ａを印刷し、その上に半導体チップ９を配設する。続いて、放熱ベース６上に半田ペースト８ａを印刷し、絶縁基板１の導電膜４が接触するように半田ペースト８ａ上に半導体チップ９が載っている回路基板１００を配設する。
図５（ａ）、（ｂ）において、３００℃程度の温度のリフロー炉を通して、半田ペースト８ａを溶融し、溶融半田に含まれるフラックスのガスや溶融中に取り込んだ空気を貫通孔から気散させながら冷却する。
図６（ａ）、（ｂ）において、回路パターン２と半導体チップ９を半田１１で固着し、同時に導電膜４と放熱ベース６を半田８で固着する。
このように絶縁基板１に貫通孔５を設け、この貫通孔５からフラックスのガスや取り込まれた空気を気散させることで、絶縁基板１を放熱ベース６に半田８で固着するときの半田ボイドの発生を防止することができる。
尚、絶縁基板１を構成するセラミック材料は半田ぬれ性が殆どないため、貫通孔５内を気泡が抜ける際に余剰の半田が付着することはない。
また、回路パターン２と貫通孔５は必要な絶縁が確保できるのに十分な距離となるよう配置しておけばよく、表面張力などによって貫通孔５内に半田が充満しても問題ない。また、必要に応じて貫通孔５の直径を大きくしてもよい。
この発明の一実施例の回路基板の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図、（ｃ）は（ａ）のＸ２−Ｘ線２で切断した要部断面図 図１の回路基板の裏面側の平面図 図１で示した貫通孔と平面形状が異なる貫通孔について示した図であり、（ａ）は六角形の場合の図、（ｂ）は長方形の場合の図 半田付け方法を示した要部工程断面図 図４に続く、半田付け方法を示した要部工程断面図 図５に続く、半田付け方法を示した要部工程断面図 従来の回路基板の要部平面図 図７の４個の絶縁基板を１個の絶縁基板とした例であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図、（ｃ）は（ａ）のＸ２−Ｘ２線で切断した要部断面図
符号の説明
１ 絶縁基板
２、３ 回路パーン
４ 導電膜
５ 貫通孔
６ 放熱ベース
７ 取り付け孔
８ 半田
８ａ 半田ペースト
９、１０ 半導体チップ
１１ 半田
１１ａ 半田ペースト
２１ ボイド（半田ボイド）
１００ 回路基板

Claims (4)

  1. セラミック基板と、該セラミック基板の表面に形成され、複数の電子部品と固着される回路パターンと、前記セラミック基板の裏面に形成される導電膜とで構成され、前記電子部品が配設されない箇所に貫通孔が形成された回路基板の前記導電膜を放熱ベースに半田接合した半導体装置において、
    前記貫通孔は、前記回路パターン領域に形成され、
    前記回路基板の表面側の前記貫通孔の回りは、前記回路パターンを除去して前記セラミック基板が露出していることを特徴とする半導体装置。
  2. 前記回路基板の裏面側の、前記貫通孔の回りの前記絶縁基板が露出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記貫通孔の大きさが１ｍｍφから１０ｍｍφであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記セラミック基板の一辺の長さが２０ｍｍ以上で、２００ｍｍ以下であることを特徴とする請求項１乃至３に記載の半導体装置。
JP2003343995A 2003-10-02 2003-10-02 半導体装置 Expired - Fee Related JP4214880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003343995A JP4214880B2 (ja) 2003-10-02 2003-10-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003343995A JP4214880B2 (ja) 2003-10-02 2003-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2005109374A JP2005109374A (ja) 2005-04-21
JP4214880B2 true JP4214880B2 (ja) 2009-01-28

Family

ID=34537762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003343995A Expired - Fee Related JP4214880B2 (ja) 2003-10-02 2003-10-02 半導体装置

Country Status (1)

Country Link
JP (1) JP4214880B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549287B2 (ja) * 2005-12-07 2010-09-22 三菱電機株式会社 半導体モジュール
JP4489137B1 (ja) * 2009-01-20 2010-06-23 パナソニック株式会社 回路モジュール及び電子機器
JP6232697B2 (ja) * 2012-11-08 2017-11-22 ダイキン工業株式会社 パワーモジュール
JP2014078766A (ja) * 2014-02-05 2014-05-01 Toyota Industries Corp 回路板および回路板の製造方法
WO2023218680A1 (ja) * 2022-05-11 2023-11-16 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2005109374A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
JP5853525B2 (ja) 半導体チップの位置決め治具及び半導体装置の製造方法
JP4821854B2 (ja) 放熱配線基板
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP6206494B2 (ja) 半導体装置
JP6835238B2 (ja) 半導体装置およびその製造方法
US6154364A (en) Circuit board assembly with IC device mounted thereto
JP4730181B2 (ja) 半導体装置
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
JP7215206B2 (ja) 半導体装置の製造方法
JP2010040881A (ja) 位置決め治具および半導体装置の製造方法
JP2007053349A (ja) 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
KR20180138466A (ko) 전력반도체 모듈의 제조방법
JP4214880B2 (ja) 半導体装置
JP2000012732A (ja) Ｂｇａ型半導体装置の構造
CN110931447B (zh) 控制用模块及印刷基板
CN112928080A (zh) 半导体装置及半导体装置的制造方法
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2017117927A (ja) 電子部品の放熱構造
JP2003289129A (ja) 半導体装置
JP5659935B2 (ja) 半導体装置
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JP2003046211A (ja) 電子部品の実装構造
JP2007109751A (ja) 半導体装置の実装構造及び実装方法
KR200317709Y1 (ko) 전자부품용 방열판 및 그 장착구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4214880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees