JP4213680B2 - 基板構造及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents

基板構造及びその製造方法、並びに半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4213680B2
JP4213680B2 JP2005098875A JP2005098875A JP4213680B2 JP 4213680 B2 JP4213680 B2 JP 4213680B2 JP 2005098875 A JP2005098875 A JP 2005098875A JP 2005098875 A JP2005098875 A JP 2005098875A JP 4213680 B2 JP4213680 B2 JP 4213680B2
Authority
JP
Japan
Prior art keywords
film
substrate
fine particles
base film
catalyst material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005098875A
Other languages
English (en)
Other versions
JP2006100778A (ja
Inventor
瑞久 二瓶
章夫 川端
大雄 近藤
信太郎 佐藤
雅弘 堀部
祐二 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005098875A priority Critical patent/JP4213680B2/ja
Priority to US11/180,584 priority patent/US7417320B2/en
Publication of JP2006100778A publication Critical patent/JP2006100778A/ja
Application granted granted Critical
Publication of JP4213680B2 publication Critical patent/JP4213680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/743—Carbon nanotubes, CNTs having specified tube end structure, e.g. close-ended shell or open-ended tube

Description

本発明は、炭素元素からなる線状構造体である、いわゆるカーボン・ナノ・チューブを用いた基板構造及びその製造方法、並びに半導体装置及びその製造方法に関する。
炭素系自己組織的材料である線状構造体のカーボン・ナノ・チューブ（Carbon Nano Tube：ＣＮＴ）は、その多くの魅力的な物性から注目を集めている。
形成位置を制御してＣＮＴを成長させる方法としては、純度と量産性から化学気相成長法（ＣＶＤ法）、具体的には熱ＣＶＤ法、プラズマＣＶＤ法、ホットフィラメントＣＶＤ法が好ましい。基板上にＣＮＴを選択成長させる方法としては、例えば特許文献１，２に開示された技術がある。特許文献１では、ＣＮＴの触媒金属膜を所望のパターンに加工し、ＣＶＤ法により触媒金属膜上に選択的にＣＮＴを形成する手法が採られている。また、特許文献２では、基板との密着性等を考慮して、基板上に非触媒金属膜をパターン形成した後、非触媒金属膜上に触媒金属膜をパターン形成し、ＣＶＤ法により触媒金属膜上に選択的にＣＮＴを形成する手法が採られている。
特開２００２−５３０８０５号公報 特開２００２−１１５０７１号公報 特開２００３−２１１３９６号公報 特開２００３−５０４８５７号公報 特開２００４−６７４１３号公報
しかしながら、上記した従来技術では、触媒金属膜をパターニングする際に、基板上の他の部分にダメージを与えることが問題であった。更に、触媒金属膜をパターニングすることにより、当然に当該触媒金属が汚染され、ＣＮＴの成長に甚大な影響を与えることが懸念される。また、上記した従来技術では、ＣＮＴの長さを制御する技術思想の開示はなく、各種配線等に代表される微細構造をＣＮＴを用いて形成することは極めて困難である。
本発明は、上記の課題に鑑みてなされたものであり、触媒材料をパターニングすることなく、従って基板上の他の部分にダメージを与えたり、当該触媒材料が汚染されたりすることなく、容易且つ確実に基板上の任意の形状・面積の所定領域にＣＮＴを所望の長さに成長させることを可能とし、半導体装置等に代表される電子デバイスの各種配線や放熱機構等に広範囲で適用することができる基板構造及びその製造方法を提供することを目的とする。
本発明の基板構造は、基板と、前記基板の上方の所定領域にパターン形成され、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜と、前記所定領域及び前記基板の上方の他の領域を覆い、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料と、前記触媒材料上の前記下地膜に相当する部位に形成された炭素元素からなる線状構造体とを含む。
本発明の基板構造の製造方法は、基板の上方の所定部位に、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜をパターン形成する工程と、前記所定領域及び前記基板の上方の他の領域を覆うように、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料を堆積する工程と、前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位に前記線状構造体を形成する工程とを含む。
本発明の半導体装置は、半導体基板と、前記半導体基板の上方の所定領域にパターン形成され、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜と、前記所定領域及び前記半導体基板の上方の他の領域を覆い、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料と、前記触媒材料上の前記下地膜に相当する部位に形成された炭素元素からなる線状構造体とを含む。
本発明の半導体装置の製造方法は、半導体基板の上方の所定部位に、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜をパターン形成する工程と、前記所定領域及び前記半導体基板の上方の他の領域を覆うように、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料を堆積する工程と、前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位に前記線状構造体を形成する工程とを含む。
本発明の基板構造の製造方法は、基板の上方において、下地膜上に触媒材料を堆積する工程と、前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位のみに前記線状構造体を形成する工程とを含み、前記下地膜をその厚みを調節して形成し、前記下地膜を薄く形成するほど、前記線状構造体が長くなるように、前記線状構造体の長さを制御する。
本発明によれば、触媒材料をパターニングすることなく、従って基板上の他の部分にダメージを与えたり、当該触媒材料が汚染されたりすることなく、容易且つ確実に基板上の任意の形状・面積の所定領域にＣＮＴを成長させることが可能となり、半導体装置等に代表される電子デバイスの各種配線や放熱機構等に広範囲で適用することができる基板構造が実現する。
更に本発明によれば、成長するＣＮＴの長さを容易に制御することができるため、１回の成長処理工程により、基板上の任意の形状・面積の各所定領域に、それぞれ長さの異なるＣＮＴを同時形成することができ、サイズの異なる各種の配線溝や接続孔等の様々な微細加工部位に最小限の工程で当該サイズに適合したＣＮＴを形成することが可能となる。
−本発明の基本骨子−
本発明者は、触媒材料を利用してＣＶＤ法によりＣＮＴを成長させるに際して、触媒材料下にある種の下地材料が存在すると、触媒材料上の当該下地材料上に相当する部位のみにＣＮＴが成長することを見出した。この事実を利用して、基板上に所定形状・面積に下地膜をパターン形成させておき、下地膜を覆うように基板の全面に触媒材料を堆積し、触媒材料面に対してＣＶＤ法による成長処理を実行する。この処理により、触媒材料をパターニングすることなく、触媒材料上の当該下地膜の形成された部位のみにＣＮＴを形成することができる。
パターニングされた下地膜を用いてＣＮＴを所期の長さ・密度に形成するには、成長温度を３５０℃〜７００℃の低温のＣＶＤ法、例えば熱ＣＶＤ法、プラズマＣＶＤ法、ホットフィラメントＣＶＤ法等を用いることが好適である。成長温度が３５０℃より低いと、ＣＮＴの膜質が低下することが問題となり、また、成長温度が７００℃より高いと、下地膜の存しない部位からもＣＮＴが成長してしまい不都合である。従って、上記の温度範囲内の所定値に制御することにより、下地膜上に相当する部位のみに所期の長さ・密度のＣＮＴを形成することができる。
ここで、下地材料と触媒材料との組み合わせが重要であり、下地材料を、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ）、これらの金属のうちから選ばれた少なくとも２種からなる合金、これらの金属の金属酸化物、及びこれらの金属の金属窒化物から選ばれた１種とし、触媒材料を、鉄（Ｆｅ），ニッケル（Ｎｉ），コバルト（Ｃｏ）、及びこれらの金属のうちから選ばれた少なくとも２種からなる合金から選ばれた１種することが好ましい。下地材料としては、上記金属の金属酸化物や金属窒化物でも良いことから、下地膜をパターニングする際に当該下地膜が汚染されたり、酸化等の変質を受けても、ＣＮＴの成長に影響することはない。
触媒材料の具体的態様としては、これを膜状に形成したり、または微粒子状に堆積させることが考えられる。例えば基板上に平面的に所定形状・面積としてＣＮＴを密集形成するには、触媒材料を膜状に形成しても良いし、基板上の層間絶縁膜に形成された溝や細孔を埋め込むようにＣＮＴを形成するには、微細な領域に触媒材料を確実に到達させることが必要であるから、微粒子状に堆積させることが好ましい。
本発明では、触媒材料を微粒子状に堆積させる場合、当該触媒微粒子を均一な粒径及び密度となるように全面堆積する。ＣＮＴの太さは触媒微粒子の粒径に依存し、粒径が大きいほど太く成長するため、各触媒微粒子から形成される各ＣＮＴをそれぞれ等間隔で均一な太さに形成することができる。
この技術は、例えばトランジスタ構造に適用される。この場合、下地膜をソース電極上又はドレイン電極上に形成し、下地膜に堆積された各触媒微粒子から、それぞれ等間隔で均一な太さとなるようにＣＮＴを形成し、これらＣＮＴによりチャネル領域を形成する。上記のように、各触媒微粒子が均一な粒径及び密度となるように形成されているため、例えばＣＮＴの成長処理の際にソース電極−ドレイン電極間に（ゲート電極の長手方向と直交する方向に）電界を印加することにより、ソース電極−ドレイン電極間を架橋するように、電界方向に沿って等間隔で均一な太さに各ＣＮＴが形成される。即ち、各触媒微粒子の粒径が均一であることに起因して各ＣＮＴの太さが均一となり、各触媒微粒子の密度が均一であり且つ上記の方向へ電界を印加することに起因して、各ＣＮＴがソース電極−ドレイン電極間に亘って等間隔に形成される。そして、ＣＮＴ上のソース電極−ドレイン電極間に、ゲート絶縁膜を介してゲート電極を形成する。この構成によれば、各ＣＮＴがそれぞれ等間隔で均一な太さとなるように形成されるため、トランジスタ特性を所望に制御することができる。
更に本発明者は、成長するＣＮＴの長さを下地膜の厚みにより制御できることを見出した。同一の処理条件下において、下地膜を薄く堆積するほどＣＮＴが長く形成される。この事実を利用すれば、基板上の複数の部位に、少なくとも２種の厚みの異なる下地膜を形成し、ＣＮＴの成長処理を施して、触媒材料上の各下地膜上に相当する部位にそれぞれ当該下地膜の厚みに応じた長さのＣＮＴを同時に形成することができる。
実際に、下地膜をＴｉ膜とし、下地膜の厚みとＣＮＴの長さとの関係を調べた。ここでは、触媒材料を厚み２．５ｎｍ程度のＣｏ膜とし、成長温度を６００℃、成長時間を１０分間とした。測定結果を図１に示す。このように、Ｔｉ膜の厚みが２．５ｎｍ程度のときにＣＮＴの長さは２μｍ程度、Ｔｉ膜の厚みが５．０ｎｍ程度のときにＣＮＴの長さは１μｍ程度、Ｔｉ膜の厚みが１０ｎｍ程度ではＣＮＴは成長しないことが確認された。Ｔｉ膜の厚みが２．５ｎｍ程度、５．０ｎｍ程度、１０ｎｍ程度の各場合におけるＣＮＴの様子を、図２の走査電子顕微鏡（ＳＥＭ）による写真に示す。図示のように、Ｔｉ膜の厚みが２．５ｎｍ程度の場合にはＣＮＴが長く（且つ高密度に）成長し、５．０ｎｍ程度の場合には２．５ｎｍ程度の場合と比較するとＣＮＴが短く（且つ低密度に）成長し、１０ｎｍ程度の場合にはＣＮＴは殆ど成長しない。即ち、下地膜を薄く堆積するほどＣＮＴは長く形成され、成長するＣＮＴの長さを下地膜の厚みにより制御できることが判った。
−本発明を適用した具体的な実施形態−
以下、本発明を適用した基板構造及びその製造方法の諸実施形態について、図面を参照しながら詳細に説明する。以下の諸実施形態では、説明の便宜上、主に基板構造の構成をその製造方法と共に説明する。
（第１の実施形態）
図３は、第１の本実施形態による基板構造の製造方法の主要工程を示す概略斜視図である。
本実施形態では、先ず図３（ａ）に示すように、例えばスパッタ法によりシリコン基板１上に下地膜としてＴｉ膜２を例えば厚み１ｎｍ程度に堆積する。そして、フォトリソグラフィー及びドライエッチングにより、このＴｉ膜２を所望形状、図示の例では帯状に加工する。
続いて、図３（ｂ）に示すように、帯状のＴｉ膜２を覆うように、例えばスパッタ法により、シリコン基板１の全面に触媒材料、ここではＣｏ膜３を厚み１ｎｍ程度に形成する。
続いて、ＣＶＤ法によりＣｏ膜３にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、電界の印加方向を基板表面に垂直な方向として成長処理を実行する。その結果、図３（ｃ）に示すように、Ｃｏ膜３表面のうち、下部にＴｉ膜２の形成された部位のみに、当該部位の面から起立するようにＣＮＴ４が形成される。即ち、Ｔｉ膜２の帯状に倣って、ＣＮＴ４が前記部位の全体に均一密度で密集して林立する構成の基板構造が完成する。
実際に、ＣＮＴを成長させた様子を図４−１の走査電子顕微鏡（ＳＥＭ）による写真に示す。また、図４−１の補助的図面として、図４−１をイラスト化した図４−２を付加する。
ここでは、下地金属であるＴｉ膜を帯状、微細な矩形状及び文字・数字形状にパターン形成し、当該Ｔｉ膜を覆うようにＣｏ膜を全面形成し、熱ＣＶＤ法によりＣＮＴを成長させた。このように、ＣＮＴは下地金属のない領域には全く形成されず、下地金属のある領域のみに峻別されて密集形成されることが明確に判る。
ここで、第１の実施形態の比較例について説明する。
図５は第１の実施形態の比較例を示す概略斜視図である。この比較例は、特許文献２の内容も考慮した従来例として開示するものである。
ここでは、先ず図５（ａ）に示すように、スパッタ法等により、シリコン基板１０１上にＴｉ膜１０２及びＣｏ膜１０３を積層し、これらＣｏ膜１０３及びＴｉ膜１０２にフォトリソグラフィー及びドライエッチングにより帯形状にパターニングする。このとき、パターニングの影響等により、Ｃｏ膜１０３上にはエッチング残渣等の汚染が生じる。この状態で熱ＣＶＤ法によりＣＮＴの成長処理を施すと、図５（ｂ）に示すように、Ｃｏ膜１０３の汚染された部位ではＣＮＴは成長せず、Ｃｏ膜１０３上で密度にムラのある状態にＣＮＴ１０４が形成される。
以上説明したように、本実施形態によれば、触媒材料であるＣｏ膜３をパターニングすることなく、従ってシリコン基板１上の他の部分にダメージを与えたり、当該Ｃｏ膜３が汚染されたりすることなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域にＣＮＴ４を成長させることが可能となり、半導体装置等に代表される電子デバイスの各種配線や放熱機構等に広範囲で適用することができる基板構造が実現する。
（変形例１）
以下、第１の実施形態の変形例１について説明する。この変形例１では、本実施形態の技術思想を半導体装置の配線に適用した一例を開示する。
図６は、第１の実施形態の変形例１による基板構造の製造方法の主要工程を示す概略断面図である。
先ず、図６（ａ）に示すように、例えばスパッタ法によりシリコン基板１上に下地膜としてＴｉ膜１１を例えば厚み２．５ｎｍ程度に堆積する。そして、フォトリソグラフィー及びドライエッチングにより、このＴｉ膜１１を所定形状（不図示）にパターニングする。
続いて、所定形状のＴｉ膜１１を覆うように、例えばＣＶＤ法によりシリコン酸化膜等を堆積し、層間絶縁膜１２を形成する。そして、フォトリソグラフィー及びドライエッチングにより層間絶縁膜１２をパターニングし、配線溝１３を形成する。このとき、配線溝１３の底面はＴｉ膜１１が露出した状態となる。
続いて、図６（ｂ）に示すように、例えばレーザアブレーション法により、パーティクル発生チャンバー内に設置されたシリコン基板１の配線溝１３内の底面を含む層間絶縁膜１２の全面に触媒材料、ここではＣｏ微粒子１４を堆積する。触媒材料をＣｏ微粒子１４とすることにより、微細な領域である配線溝１３内の底面に確実にＣｏ微粒子１４を到達させることができる。
続いて、ＣＶＤ法によりＣｏ微粒子１４にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、電界の印加方向を基板表面に垂直な方向として成長処理を実行する。その結果、図６（ｃ）に示すように、Ｃｏ微粒子１４上のＴｉ膜１１の形成された部位のみにＣＮＴ１５が形成される。即ち、層間絶縁膜１２の配線溝１３以外の部位では、Ｃｏ微粒子１４下にＴｉが存しないためにＣＮＴは成長せず、Ｃｏ微粒子１４下にＴｉ膜１１の存する配線溝１３の底面のみに、当該底面から起立するようにＣＮＴ１５が形成される。この成長処理により、ＣＮＴ１５が配線溝１３の底面から当該配線溝１３内を充填するように均一密度で密集して林立してなる配線１６が形成されてなる基板構造が完成する。
ここで、Ｔｉ膜１１は、ＣＮＴ１５を成長させた際に配線溝１３をＣＮＴ１５が適宜に充填するように、その厚みが調節されて形成される。
なお、Ｔｉ膜１１を配線溝１３に合わせた形状にパターニングしても良い。また、図６の各図では、シリコン基板１上に直接Ｔｉ膜１１が形成された場合を例示しているが、例えばシリコン基板１の上方に形成された層間絶縁膜上にＴｉ膜及びＣｏ微粒子を堆積し、上層配線を形成するようにしても良い。また、本変形例１では、層間絶縁膜１２の配線溝１３をＣＮＴ１５により充填する配線１６を形成する場合を例示したが、層間絶縁膜に接続孔を形成し、この接続孔を充填するようにＣＮＴを形成しても良い。
以上説明したように、本変形例１によれば、シリコン基板１にダメージを与えたり、触媒材料が汚染されたりすることなく、しかも触媒材料を触媒微粒子として堆積させることにより、更に容易且つ確実に微細な配線溝を充填するＣＮＴ１５を成長させることが可能となり、半導体装置等に代表される電子デバイスの各種配線に適用することができる基板構造が実現する。
（変形例２）
以下、第１の実施形態の変形例２について説明する。この変形例２では、変形例１と同様に本実施形態の技術思想を半導体装置の配線に適用した一例を開示する。
図７は、第１の実施形態の変形例２による基板構造の製造方法の主要工程を示す概略断面図である。
先ず、図７（ａ）に示すように、例えばＣＶＤ法によりシリコン基板１上にシリコン酸化膜等を堆積し、層間絶縁膜２１を形成する。そして、フォトリソグラフィー及びドライエッチングにより層間絶縁膜２１をパターニングし、配線溝２２を形成する。
続いて、配線溝２２の側壁面のみに、下地膜としてＴｉ膜２３を例えば厚み２．５ｎｍ程度に堆積する。そして、例えばスパッタ法により、Ｔｉ膜２３を覆うように、配線溝２２の内壁面を含む層間絶縁膜２１上に触媒材料、ここではＣｏ膜２４を厚み２．５ｎｍ程度に形成する。
続いて、ＣＶＤ法によりＣｏ膜２４にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、電界の印加方向を基板表面に水平な方向として成長処理を実行する。その結果、図７（ｂ）に示すように、Ｃｏ膜２４表面のうち、下部にＴｉ膜２３の形成された配線溝２２の側壁面のみに、当該側壁面の面から起立するようにシリコン基板１表面と平行にＣＮＴ２５が形成される。この成長処理により、ＣＮＴ２５が配線溝２２の側壁面から配線溝２２内を充填するように均一密度で密集して林立してなる配線２６が形成されてなる基板構造が完成する。
なお、本変形例２では、層間絶縁膜２１の配線溝２２をＣＮＴ２５により充填する配線２５を形成する場合を例示したが、層間絶縁膜に接続孔を形成し、この接続孔を充填するようにＣＮＴを形成しても良い。
以上説明したように、本変形例２によれば、シリコン基板１にダメージを与えたり、触媒材料が汚染されたりすることなく、しかも触媒材料を触媒微粒子として堆積させることにより、更に容易且つ確実に微細な配線溝を充填するＣＮＴ２５を成長させることが可能となり、半導体装置等に代表される電子デバイスの各種配線に適用することができる基板構造が実現する。
（変形例３）
以下、第１の実施形態の変形例３について説明する。この変形例３では、本実施形態の技術思想を、基板上の隣接する領域間を架橋するようにＣＮＴを形成する場合に適用した一例を開示する。
図８は、第１の実施形態の変形例３による基板構造の製造方法の主要工程を示す概略斜視図である。
初めに、図８（ａ）に示すように、帯状のＴｉ膜１０１を形成し、Ｃｏ膜３２を全面形成する。
先ず、例えばスパッタ法によりシリコン基板１上に下地膜としてＴｉ膜３１を例えば厚み１ｎｍ程度に堆積する。そして、フォトリソグラフィー及びドライエッチングにより、このＴｉ膜３１を所望形状、図示の例では平行して隣接する一対の帯状に加工する。
続いて、帯状のＴｉ膜３１を覆うように、例えばスパッタ法により、シリコン基板１の全面に触媒膜、ここではＣｏ膜３２を厚み１ｎｍ程度に形成する。
続いて、ＣＶＤ法によりＣｏ膜３２にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、基板表面に水平にＴｉ膜７１，７２の長手方向と直交する方向に電界を印加しながら成長処理を実行する。基板表面に水平にＴｉ膜３１の長手方向と直交する方向に電界の印加を印加してＣＮＴを形成する技術は、例えば特許文献３，４に開示されている。その結果、図８（ｂ）に示すように、Ｃｏ膜３２表面のうち、下部に隣接するＴｉ膜３１の形成された部位間を架橋するように、電界の印加方向に沿ってシリコン基板１の表面に対して平行にＣＮＴ３３が形成されてなる構成の基板構造が完成する。
以上説明したように、本実施形態によれば、触媒材料であるＣｏ膜３２をパターニングすることなく、従ってシリコン基板１上の他の部分にダメージを与えたり、当該Ｃｏ膜３２が汚染されたりすることなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域にＣＮＴ３３を成長させることが可能となり、半導体装置等に代表される電子デバイス等に広範囲で適用することができる基板構造が実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に下地膜を用いてＣＮＴの形成部位を制御する具体例を開示するが、下地膜の厚みを調節してＣＮＴの形成部位及び長さを制御する点で相違する。
図９は、第２の実施形態による基板構造の製造方法の主要工程を示す概略斜視図である。
本実施形態では、先ず図９（ａ）に示すように、例えばスパッタ法によりシリコン基板１上に下地膜としてＴｉ膜４１を例えば厚み１ｎｍ程度に堆積する。そして、フォトリソグラフィー及びドライエッチングにより、このＴｉ膜４１を所望形状、図示の例では帯状に加工する。
続いて、シリコン１の全面にＴｉ膜４１よりも厚くフォトレジスト（不図示）を塗布し、フォトリソグラフィーにより、このフォトレジストに隣接するＴｉ膜４１間に所望形状、ここでは帯状の溝（不図示）を形成する。そして、この溝を埋め込むように、例えばスパッタ法によりフォトレジスト上にＴｉ膜４２を堆積した後、フォトレジスト及びその上のＴｉ膜４２を除去する。このとき、Ｔｉ膜４１も厚く１０ｎｍ程度に帯状のＴｉ膜４２が残存する。
続いて、図９（ｂ）に示すように、帯状のＴｉ膜４１，４２を覆うように、例えばスパッタ法により、シリコン基板１の全面に触媒材料、ここではＣｏ膜４３を厚み１ｎｍ程度に形成する。
続いて、ＣＶＤ法によりＣｏ膜４３にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、電界の印加方向を基板表面に垂直な方向として成長処理を実行する。その結果、図９（ｃ）に示すように、Ｃｏ膜４３表面のうち、下部にＴｉ膜４１，４２の形成された部位のみに、当該部位の面から起立するようにＣＮＴが形成される。このとき、下地膜であるＴｉ膜を薄く堆積するほどＣＮＴが長く形成されるため、Ｃｏ膜４３表面のうち、下部にＴｉ膜４１の形成された部位からはＣＮＴ４４が、Ｃｏ膜４３の表面のうち、下部にＴｉ膜４２の形成された部位からはＣＮＴ４４よりも短いＣＮＴ４５が、同時に形成される。この成長処理により、Ｔｉ膜４１，４２の帯状に倣って、ＣＮＴ４４及び当該ＣＮＴ４４よりも短いＣＮＴ４５が、前記各部位の全体にそれぞれ均一な長さ及び均一な密度で密集して林立する構成の基板構造が完成する。
本実施形態によれば、触媒材料であるＣｏ膜４３をパターニングすることなく、従ってシリコン基板１上の他の部分にダメージを与えたり、当該Ｃｏ膜４３が汚染されたりすることなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域にＣＮＴ４４，４５を成長させることが可能となり、半導体装置等に代表される電子デバイスの各種配線や放熱機構等に広範囲で適用することができる基板構造が実現する。
更に本実施形態によれば、下地膜であるＴｉ膜４１，４２をその厚みを調節して形成することにより、成長するＣＮＴの長さを容易に制御する、具体的にはＣＮＴ４４，４５を前者が後者よりも短くなるように形成することができるため、１回の成長処理工程により、シリコン基板１上の任意の形状・面積の各所定領域に長さの異なるＣＮＴを同時形成することができ、サイズの異なる各種の配線溝や接続孔等の様々な微細加工部位に最小限の工程で当該サイズに適合したＣＮＴを形成することが可能となる。
（変形例１）
以下、第２の実施形態の変形例１について説明する。この変形例１では、本実施形態の技術思想を半導体装置の配線に適用した一例を開示する。
図１０は、第２の実施形態の変形例１による基板構造の製造方法の主要工程を示す概略断面図である。
先ず、図１０（ａ）に示すように、例えばＣＶＤ法によりシリコン基板１上にシリコン酸化膜等を堆積し、層間絶縁膜５１を形成する。そして、フォトリソグラフィー及びドライエッチングにより層間絶縁膜５１をパターニングし、それぞれ深さの異なる（順次深くなる）配線溝５２，５３，５４を形成する。ここで、各配線溝５２，５３，５４の底部にはビア孔等が形成され、下層配線等と接続されるが、ここでは、ビア孔等及び下層配線等の図示を省略する。
続いて、図１０（ｂ）に示すように、配線溝５２，５３，５４の底部に、それぞれ下地膜としてＴｉ膜５５，５６，５７を形成する。ここで、Ｔｉ膜５５，５６，５７は、この順に厚みが薄くなるように、３０ｎｍ、１０ｎｍ、１ｎｍに形成される。これらの厚みは、配線溝５２，５３，５４をそれぞれＣＮＴで充填するのに適合した値に制御されている。
続いて、図１０（ｃ）に示すように、例えばレーザアブレーション法により、パーティクル発生チャンバー内に設置されたシリコン基板１の配線溝５２，５３，５４内の底面を含む層間絶縁膜５１の全面に触媒材料、ここではＣｏ微粒子５８を堆積する。触媒材料をＣｏ微粒子５８とすることにより、微細な領域である配線溝５２，５３，５４内の底面に確実にＣｏ微粒子５８を到達させることができる。
続いて、ＣＶＤ法によりＣｏ微粒子５８にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、電界の印加方向を基板表面に垂直な方向として成長処理を実行する。その結果、図１０（ｄ）に示すように、Ｃｏ微粒子５８上のＴｉ膜５５，５６，５７の形成された部位のみにＣＮＴ５９，６０，６１が形成される。即ち、配線溝５２，５３，５４の底面以外の部位では、Ｃｏ微粒子５８下にＴｉが存しないためにＣＮＴは成長せず、Ｃｏ微粒子５８下にＴｉ膜５５，５６，５７の存する配線溝５２，５３，５４の底面のみに、当該底面から起立するようにＣＮＴ５９，６０，６１が形成される。
このとき、下地膜であるＴｉ膜を薄く堆積するほどＣＮＴが長く形成されるため、Ｃｏ微粒子５８のうち、下部にＴｉ膜５５の形成された部位からは配線溝５２を充填するＣＮＴ５９が、下部にＴｉ膜５６の形成された部位からは配線溝５３を充填するＣＮＴ５９よりも長いＣＮＴ６０が、下部にＴｉ膜５７の形成された部位からは配線溝５４を充填するＣＮＴ６０よりも長いＣＮＴ６１が、同時に形成される。この成長処理により、ＣＮＴ５９，６０，６１が配線溝５２，５３，５４の底面から当該配線溝５２，５３，５４内をそれぞれ充填するように均一密度で密集して林立してなる配線６２，６３，６４が形成されてなる基板構造が完成する。
なお、本変形例１では、層間絶縁膜５１の配線溝５２，５３，５４をＣＮＴ５９，６０，６１により充填する配線６２，６３，６４を形成する場合を例示したが、層間絶縁膜に接続孔を形成し、この接続孔を充填するようにＣＮＴを形成しても良い。
以上説明したように、本変形例１によれば、シリコン基板１にダメージを与えたり、触媒材料が汚染されたりすることなく、しかも触媒材料を触媒微粒子として堆積させることにより、更に容易且つ確実に微細な配線溝を充填するＣＮＴ５９，６０，６１を成長させることが可能となり、半導体装置等に代表される電子デバイスの各種配線に適用することができる基板構造が実現する。
更に、本変形例１によれば、下地膜であるＴｉ膜５５，５６，５７を厚みを調節して形成することにより、成長するＣＮＴ５９，６０，６１の長さを容易に制御する、具体的にはＣＮＴ５９，６０，６１をこの順に長く形成することができるため、１回の成長処理工程により、サイズの異なる配線溝や接続孔に、各サイズに適合した長さのＣＮＴを同時形成することができ、最小限の工程で当該サイズに適合したＣＮＴを形成することが可能となる。
（変形例２）
以下、第２の実施形態の変形例２について説明する。この変形例２では、本実施形態の技術思想を、基板上の隣接する領域間を架橋するようにＣＮＴを形成する場合に適用した一例を開示する。
図１１は、第２の実施形態の変形例２による基板構造の製造方法の主要工程を示す概略斜視図である。
先ず、図１１（ａ）に示すように、例えばスパッタ法によりシリコン基板１上に下地膜としてＴｉ膜７１を例えば厚み１ｎｍ程度に堆積する。そして、フォトリソグラフィー及びドライエッチングにより、このＴｉ膜７１を所望形状、図示の例では平行して隣接する一対の帯状に加工する。
続いて、シリコン１の全面にＴｉ膜７１よりも厚くフォトレジスト（不図示）を塗布し、フォトリソグラフィーにより、このフォトレジストに隣接するＴｉ膜７１間に所望形状、ここでは帯状の溝（不図示）を形成する。そして、この溝を埋め込むように、例えばスパッタ法によりフォトレジスト上にＴｉ膜７２を堆積した後、フォトレジスト及びその上のＴｉ膜４２を除去する。このとき、Ｔｉ膜７１間に、Ｔｉ膜７１も厚い厚み５ｎｍ程度に、且つ一対のＴｉ膜７１間の離間距離よりも短い離間距離で平行して隣接する一対の帯状のＴｉ膜７２が残存する。
ここで、一対のＴｉ膜７１及び一対のＴｉ膜７２の各厚みは、それぞれを架橋するＣＮＴを形成するのに適合した値に制御されている。
続いて、帯状のＴｉ膜７１，７２を覆うように、例えばスパッタ法により、シリコン基板１の全面に触媒膜、ここではＣｏ膜７３を厚み１ｎｍ程度に形成する。
続いて、ＣＶＤ法によりＣｏ膜７３にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を３５０℃〜７００℃の範囲内の値、ここでは６００℃程度に設定し、基板表面に水平にＴｉ膜７１，７２の長手方向と直交する方向に電界を印加しながら成長処理を実行する。その結果、図１１（ｂ）に示すように、Ｃｏ膜７３の表面のうち、下部にＴｉ膜７１，７２の形成された部位間を架橋するように、シリコン基板１表面に対して平行にＣＮＴ７４，７５が形成される。このとき、下地膜であるＴｉ膜を薄く堆積するほどＣＮＴが長く形成されるため、Ｃｏ膜７３表面のうち、下部にＴｉ膜７１の形成された部位間には当該部位間を架橋する長さのＣＮＴ７４が、Ｃｏ膜７３の表面のうち、下部にＴｉ膜７２の形成された部位間には当該部位間を架橋する長さのＣＮＴ７４よりも短いＣＮＴ７５が、同時に形成される。この成長処理により、隣接するＴｉ膜の離間距離に適合して、架橋距離が調節されたＮＴ７４，７５が形成されてなる構成の基板構造が完成する。
以上説明したように、本変形例２によれば、触媒材料であるＣｏ膜７３をパターニングすることなく、従ってシリコン基板１上の他の部分にダメージを与えたり、当該Ｃｏ膜７３が汚染されたりすることなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域にＣＮＴ７４，７５を成長させることが可能となり、半導体装置等に代表される電子デバイス等に広範囲で適用することができる基板構造が実現する。
更に、本変形例２によれば、下地膜であるＴｉ膜７１，７２をその厚みを調節して形成することにより、成長するＣＮＴの長さを容易に制御する、具体的にはＣＮＴ７４，７５を前者が後者よりも短くなるように形成することができるため、１回の成長処理工程により、シリコン基板１上の任意の形状・面積の各所定領域に長さの異なるＣＮＴを同時形成することができ、サイズの異なる各種の配線溝や接続孔等の様々な微細加工部位に最小限の工程で当該サイズに適合したＣＮＴを形成することが可能となる。
（変形例３）
以下、第２の実施形態の変形例３について説明する。この変形例３では、本実施形態の技術思想を半導体装置の放熱機構に適用した一例を開示する。
図１２は、第２の実施形態の変形例３による基板構造の主要構成を示す概略断面図である。
この基板構造は、いわゆるＨＥＭＴ型の半導体装置であり、ＳｉＣ等の基板８１上にチャネル層８２、スペーサ層８３、電子供給層８４が順次積層され、電子供給層８４上に、例えばＰｔ及びＡｕからなるゲート電極８５と、このゲート電極８５の両側にソース電極８６及びドレイン電極８７とがそれぞれパターン形成されている。
ソース電極８６は、電子供給層８４、スペーサ層８３及びチャネル層８２を貫通し、基板８１の裏面に形成された孔８１ａの底面に達する開口を電極材料で埋め込むように形成されており、基板８１の裏面に設けられた導電性の放熱機構８８を介して、最下部の接地電極８９と電気的に接続されている。
放熱機構８８は、ソース電極８６で発生した熱を下方へ放熱するものであり、基板８１の裏面に形成された下地膜、ここではＴｉ膜９０，９１と、Ｔｉ膜９０，９１を覆うように裏面全体に形成された触媒材料、ここでは厚み１ｎｍ程度のＣｏ膜９３と、Ｃｏ膜９３の表面から垂直方向に配向して密集するＣＮＴ９４，９５とを備えて構成されている。
ここで、Ｔｉ膜９０は、基板８１の孔８１ａの底面に厚み１ｎｍ程度にパターン形成され、Ｔｉ膜９１は、基板８１の孔８１ａを除く裏面上にＴｉ膜９０よりも厚く、ここでは厚み２．５ｎｍ程度に膜厚が制御されてパターン形成されている。Ｃｏ膜９３のうちの下部にＴｉ膜９０が存する部位にはＣＮＴ９４が、Ｃｏ膜９３のうちの下部にＴｉ膜９１が存する部位にはＣＮＴ９４よりも短いＣＮＴ９５がそれぞれ形成され、放熱機構８８の底面でＣＮＴ９４，９５の形成位置が揃うように調節されている。
以上説明したように、本変形例３によれば、触媒材料であるＣｏ膜９３をパターニングすることなく、従ってシリコン基板１上の他の部分にダメージを与えたり、当該Ｃｏ膜９３が汚染されたりすることなく、ＣＮＴ９４，９５を成長させることが可能となり、容易且つ確実に工程数を増加させることなく放熱機構を備えた基板構造が実現する。
更に、本変形例３によれば、下地膜であるＴｉ膜９０，９１をその厚みを調節して形成することにより、成長するＣＮＴの長さを容易に制御する、具体的にはＣＮＴ９４，９５を前者が後者よりも長くなるように形成することができるため、１回の成長処理工程により、基板８１の裏面の所定領域に長さの異なるＣＮＴ９４，９５を同時形成することができ、サイズの異なる様々な微細加工部位に最小限の工程で当該サイズに適合したＣＮＴを形成することが可能となる。
（第３の実施形態）
図１３は、第３の実施形態による基板構造の製造方法の主要工程を示す概略斜視図である。
先ず、図１３（ａ）に示すように、帯状のＴｉ膜１０２を形成し、Ｃｏ微粒子１０３を全面散布する。
初めに、例えばスパッタ法によりシリコン基板１０１上に下地膜としてＴｉ膜１０２を例えば厚み１ｎｍ程度に堆積する。そして、フォトリソグラフィー及びドライエッチングにより、このＴｉ膜１０２を所望形状、図示の例では帯状に加工する。
なお、シリコン基板１０１の全面にシリコン酸化膜等の絶縁膜を形成した後、この絶縁膜上にＴｉ膜１０２等を形成するようにしても良い。
次に、帯状のＴｉ膜１０２上を含むシリコン基板１０１の全面に、例えば後述するレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１０３を形成する。ここで、各Ｃｏ微粒子１０３は、幅狭で帯状のＴｉ膜１０２上に長手方向に１個ずつ付着する程度の密度で、それぞれ例えば（1）ｎｍ程度の粒径に形成される。
続いて、ＣＶＤ法によりＣｏ微粒子１０３にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、成長温度（ＣＶＤチャンバー内の環境温度）を６００℃〜９００℃の範囲内の値、ここでは８００℃程度に設定し、基板表面に水平でＴｉ膜１０２の長手方向に直交する方向に電界を印加しながら成長処理を実行する。その結果、図１３（ｂ）に示すように、シリコン基板１０１上のＣｏ微粒子１０３のうち、Ｔｉ膜１０２上に堆積したＣｏ微粒子１０３のみから電界の印加方向に沿って選択的にＣＮＴ１０４が成長し、基板構造が完成する。ここで、各ＣＮＴ１０４は、各Ｃｏ微粒子１０３の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１０３の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。
以上説明したように、本実施形態によれば、触媒材料であるＣｏ微粒子１０３を非選択的に全面に散布するため、シリコン基板１上にダメージを与えたり、当該Ｃｏ微粒子１０３が汚染されたりすることなく、容易且つ確実にシリコン基板１０１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１０４を成長させることが可能となり、半導体装置等に代表される電子デバイス等に広範囲で適用することができる基板構造が実現する。
ここで、上記した第３の実施形態の技術思想をトランジスタ構造に適用した一例について説明する。
図１４は、第３の実施形態によるトランジスタ構造の製造方法の主要工程を示す概略断面図であり、図１５は図１４（ｄ）に対応した概略平面図である。図１５中の破線Ｉ−Ｉに沿った断面が図１４（ｄ）に相当する。
先ず、図１４（ａ）に示すように、下地膜からなる帯状のガイド１１３を形成し、Ｃｏ微粒子１１４を全面散布する。
初めに、シリコン基板１１１上に絶縁膜、ここでは熱酸化法によりシリコン酸化膜１１２を膜厚３５０ｎｍ程度に形成する。
次に、シリコン酸化膜１１２の全面にレジスト膜（不図示）を塗布した後、レジスト膜をパターニングして、レジスト膜にシリコン酸化膜１１２上のガイドとなる予定領域のみを露出させる開口を形成する。その後、スパッタ法或いは蒸着法により、開口内を含むレジスト膜上の全面に下地膜となる膜、ここでは例えばＴｉ膜（不図示）を膜厚６ｎｍ程度に堆積する。そして、リフトオフ法により、レジスト膜及びその上に堆積されたＴｉ膜を除去し、上記の予定領域のみにＴｉ膜を残して、帯状のガイド１１３を形成する。
次に、帯状のＴｉ膜１１３上を含むシリコン酸化膜１１２の全面に、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１１４を形成する。ここで、各Ｃｏ微粒子１１４は、幅狭で帯状のガイド１１３上に長手方向に１個ずつ付着する程度の密度で、それぞれ例えば（1）ｎｍ程度の粒径に形成される。
具体的には、図１６に示す触媒微粒子生成システムを用い、いわゆるドライ法であるレーザアブレーション法にＣｏ微粒子１１４を生成する。
この触媒微粒子生成システムは、ターゲット、ここではＣｏターゲット２１１が配されるチャンバー２１２と、Ｃｏターゲット２１１にレーザ光を照射するレーザ２１３と、発生したパーティクルをアニールする電気炉２１４と、パーティクルをそのサイズで分級する微分型静電分級器（ＤＭＡ）２１５と、ＤＭＡ２１５で生成されたＣｏ微粒子１１４を供給するノズル２１６と、堆積する対象、ここではシリコン基板１１１を可動ステージ２１７ａ上に載置固定する堆積室２１７とを備えて構成されている。
ＤＭＡ２１５は、電気炉２１４でアニールされたパーティクルを含むガスＱｐを、シースガスＱｓにより誘導し、規定された均一サイズのパーティクルのみを選別して透過させてノズル２１６から供給するものである。シースガスＱｓは、エクセスガスとして排出される。
先ず、チャンバー２１２内を圧力約１．３ｋＰａ程度に調節し、Ｃｏターゲット２１１に対して、例えば繰り返し周波数２０ＨｚのＮｄ：ＹＡＧの２倍波であるレーザ２１３からレーザ光を照射する。このレーザ光照射によりＣｏターゲット２１１が叩かれて蒸気が発生する。この蒸気は、例えば１ｓｌｐｍ(スタンダードリッター毎分)の流量のキャリアガス（Ｈｅ）により冷却され、パーティクルが生成される。その後、このパーティクルはチューブ型の電気炉２１４において、１０００℃程度でアニールされた後、ＤＭＡ２１５により分級、ここでは１ｎｍ±１０％にサイズが揃えられる。サイズが均一に揃えられたパーティクルであるＣｏ微粒子１１４は、例えば内径４ｍｍ程度のノズル２１６を通じて、ポンプにより８００Ｐａ程度の圧力に保たれた堆積室２１７に導かれる。ノズル２１６の直下には、堆積室２１７内で可動ステージ２１７ａにシリコン基板１１１が固定されており、Ｃｏ微粒子１１４は電場または慣性、拡散により堆積される。ここで、シリコン基板１１１が載置された可動ステージ２１７ａを一定のスキャン速度で適宜スキャンすることにより、ガイド１１３上を含む絶縁膜１１２上の全面にＣｏ微粒子１１４を均一な点在密度で堆積することができる。
なお、Ｃｏ微粒子１１４を生成するに際して、ドライ法であるレーザアブレーション法の代わりに、いわゆるウェット法である逆ミセル法を用いても良い。
続いて、ＣＶＤ法によりＣｏ微粒子１１４にＣＮＴの成長処理を施す。
具体的には、熱ＣＶＤ法により、例えば反応ガスとしてアセチレン（或いはメタン、アルコールでも良い）、またはアセチレン等と水素との混合ガスをＣＶＤ装置の真空チャンバー内に導入し、圧力を２００Ｐａ程度、成長温度（真空チャンバー内の環境温度）を６００℃〜９００℃の範囲内の値、ここでは９００℃程度にそれぞれ設定する。更に、基板表面に水平でガイド１１３の長手方向に直交する方向に直流（ＤＣ）或いは交流（ＡＣ）の電界を印加しながら成長処理を実行する。その結果、図１４（ｂ）に示すように、シリコン酸化膜１１２上のＣｏ微粒子１１４のうち、ガイド１１３上に堆積したＣｏ微粒子１１４のみから電界の印加方向に沿って選択的にＣＮＴ１１５が成長し、基板構造が完成する。なお、図１４（ｂ）では、図示の便宜上、Ｃｏ微粒子１１４はガイド１１３上に堆積したもののみを示す。以下の図１４（ｃ），（ｄ）でも同様である。ここで、各ＣＮＴ１１５は、各Ｃｏ微粒子１１４の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１１４の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。これらＣＮＴ１１５は、トランジスタ構造のチャネル領域として機能することになる。
ここで、ＣＮＴ１１５を形成するに際して、熱ＣＶＤ法の代わりに、熱フィラメントによりガス解離を行う熱フィラメントＣＶＤ法を用いても良い。この場合、例えば反応ガスとしてアセチレン（或いはメタン、アルコールでも良い）、またはアセチレン等と水素との混合ガスを真空チャンバー内に導入し、圧力を１０００Ｐａ程度、成長温度（真空チャンバー内の環境温度）を６００℃程度、熱フィラメント温度を１８００℃程度にそれぞれ設定する。更に、基板表面に水平にガイド１１３の長手方向に直交する方向に直流（ＤＣ）或いは交流（ＡＣ）の電界を印加しながら成長処理を実行する。
続いて、図１４（ｃ）に示すように、ソース電極１１６及びドレイン電極１１７を形成する。
ガイド１１３上及びＣＮＴ１１５上を含むシリコン酸化膜１１２の全面にレジスト膜（不図示）を塗布した後、レジスト膜をパターニングして、ソース電極及びドレイン電極となる予定領域のみに開口をそれぞれ形成する。ここで、ソース電極の予定領域にガイド１１３が含まれる。その後、スパッタ法或いは蒸着法により、各開口内を含むレジスト膜上の全面に金属膜、ここではＴｉ（膜厚１０ｎｍ程度）／Ｐｔ（膜厚１０ｎｍ程度）／Ａｕ（膜厚３００ｎｍ程度）からなる３層金属膜（不図示）を堆積する。ここで、当該３層金属膜の代わりに、Ｐｄ，Ｍｏ及びＣｕの少なくとも１種を含む金属膜を形成しても良い。そして、リフトオフ法により、レジスト膜及びその上に堆積された３層金属膜を除去し、上記の予定領域のみに３層金属膜を残して、ソース電極１１６及びドレイン電極１１７を形成する。ここで、ソース電極１１６内にはガイド１１３、Ｃｏ微粒子１１４及びＣＮＴ１１５の一端が埋設され、ドレイン電極１１７内にはＣＮＴ１１５の他端が埋設される。即ち、均一な太さの各ＣＮＴ１１５が等間隔でソース電極１１６とドレイン電極１１７との間を架橋する形とされる。なお、図示の例では便宜上、ソース電極１１６及びドレイン電極１１７は１層の膜として記載されている。
続いて、図１４（ｄ）及び図１５に示すように、ゲート絶縁膜１１８を介してゲート電極１１９をパターン形成する。なお、図示の便宜上、図１５ではゲート絶縁膜１１８の描画を省略する。
先ず、ソース電極１１６、ドレイン電極１１７及びＣＮＴ１１５を覆うように、全面にレジスト膜（不図示）を塗布した後、レジスト膜をパターニングして、ゲート絶縁膜となる予定領域のみに開口を形成する。その後、ＣＶＤ法等により、開口内を含むレジスト膜上の全面に絶縁膜、ここではＴＥＯＳ材料を用いてシリコン酸化膜（不図示）を膜厚１０ｎｍ程度に堆積する。なお、シリコン酸化膜の代わりに、ＴｉＯ2膜やＳＴＯ膜等の高誘電率を有する絶縁膜を形成しても良い。これらの絶縁膜をゲート絶縁膜の材料に用いることにより、優れたトランジスタ特性が得られる。そして、リフトオフ法により、レジスト膜及びその上に堆積されたシリコン酸化膜を除去し、上記の予定領域のみにシリコン酸化膜を残して、ゲート絶縁膜１１８を形成する。ゲート絶縁膜１１８は、ソース電極１１６の一端からドレイン電極１１７の一端へかけてチャネル領域となる各ＣＮＴ１１５を覆う形状に形成される。
次に、ゲート絶縁膜１１８上を含む全面にレジスト膜（不図示）を塗布した後、レジスト膜をパターニングして、ゲート電極となる予定領域のみに開口を形成する。その後、スパッタ法或いは蒸着法により、各開口内を含むレジスト膜上の全面に金属膜、ここではＴｉ（膜厚１０ｎｍ程度）／Ｐｔ（膜厚１０ｎｍ程度）／Ａｕ（膜厚３００ｎｍ程度）からなる３層金属膜（不図示）を堆積する。ここで、当該３層金属膜の代わりに、Ａｌ，Ｍｏ，Ｗ及びＣｕの少なくとも１種を含む金属膜を形成しても良い。そして、リフトオフ法により、レジスト膜及びその上に堆積された３層金属膜を除去し、上記の予定領域のみに３層金属膜を残して、ゲート電極１１９を形成する。ゲート電極１１９は、ゲート絶縁膜１１８上で下部の各ＣＮＴ１１５の長手方向に直交するように、換言すればガイド１１３の長手方向と平行な帯状に形成される。
しかる後、不図示の層間絶縁膜及び接続孔、各種配線等の形成を経て、ソース電極１１６とドレイン電極１１７とを架橋する各ＣＮＴ１１５からチャネル領域が構成され、ゲート絶縁膜１１８を介してゲート電極１１９がパターン形成されてなるトランジスタ構造を完成させる。
ここで、本実施形態によるトランジスタ構造の比較例として、特許文献５の技術が挙げられる。この技術は、触媒担体膜１０４上に触媒膜１５０を薄く（２ｎｍ〜５ｎｍ程度）に形成することにより、触媒膜１５０を触媒担体膜１０４上に点在する形態に形成できるとし、図１７で各々粒径の異なる触媒膜１５０が点在する様子が明示されている。即ち、特許文献５の技術では、触媒膜１５０を極めて薄く形成することにより、触媒担体膜１０４上のみに点在するように触媒膜１５０を形成することができる旨を開示しており、その粒径には全く頓着していない。このことは、図１７でも明らかであり、触媒膜１５０の大きさは不揃いである。このような状態でＣＮＴを成長する場合、ＣＮＴの太さ等を制御することは不可能である。
これに対して本実施形態では、特許文献５の表現を借りれば、触媒膜を触媒担体膜のみに形成する工夫をするのではなく、下地膜（ガイド１１３）上の触媒微粒子（Ｃｏ微粒子１１４）のみからＣＮＴが成長する性質を利用し、言わば発想を転換して、ガイド１１３上を含む全面にＣｏ微粒子１１４を堆積する。しかもこの場合、トランジスタ特性の制御を考慮して、粒径及び点在密度が共に均一となるようにＣｏ微粒子１１４を堆積する。
このように、本実施形態は特許文献５の技術とは明らかに構成が異なるのみならず、特許文献５の技術にはない優れた効果を奏するものであり、両者は別発明である。
以上説明したように、本実施形態のトランジスタ構造によれば、触媒材料であるＣｏ微粒子１１４を非選択的に全面に散布するため、Ｃｏ微粒子１１４が汚染されることなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１１５を成長させることが可能となる。ここで、ＣＮＴ１１５を制御性良くソース電極１１６とドレイン電極１１７との間に架橋形成することができるため、所望のトランジスタ特性を得ることができ、ＣＮＴをチャネル領域に用いた信頼性の高いトランジスタ構造が実現される。
−変形例−
以下、第３の実施形態の諸変形例について説明する。これらの変形例では、第３の実施形態と同様に基板構造を製造方法と共に開示するが、ＣＮＴが成長する触媒微粒子の形成形態が第３の実施形態と異なる。なお、第３の実施形態と同一の構成部材等については同符号を記す。
（変形例１）
図１７は、第３の実施形態の変形例１による基板構造の製造方法の主要工程を示す概略斜視図である。
先ず、基幹となるＣＮＴ（基幹ＣＮＴ１２５）を形成した後、Ｃｏ微粒子１０３を形成する。
初めに、シリコン基板１０１上に、例えばレーザアブレーション法により、触媒微粒子、ここではＣｏ微粒子１２４を形成する。ここで、Ｃｏ微粒子１２４は、比較的大きな粒径、例えば（5）ｎｍ程度に形成し、理想的にはシリコン基板１０１上において後述する複数のＣＮＴ１０４の形成部分に１個のみ形成すれば良い。例えば、散布する密度を極めて低くし、シリコン基板１０１上の複数のＣＮＴ１０４の形成部分に実質的に１個のＣｏ微粒子１２４が形成されるようにレーザアブレーション法を調節して行う。
次に、熱ＣＶＤ法によりＣｏ微粒子１２４にＣＮＴの成長処理を施し、Ｃｏ微粒子１２４から基幹ＣＮＴ１２５を形成する。この基幹ＣＮＴ１２５は、Ｃｏ微粒子１２４の粒径に依存して、後述するＣＮＴ１０４よりも太く形成される。
なお、シリコン基板１０１の全面にシリコン酸化膜等の絶縁膜を形成した後、この絶縁膜上にＴｉ膜１０２等を形成するようにしても良い。
次に、基幹ＣＮＴ１２５上に、例えばレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１０３を形成する。ここで、Ｃｏ微粒子１０３がシリコン基板１０１上には付着せずに、基幹ＣＮＴ１２５上のみに付着するように、例えばＣＮＴ１２５をマイナス、Ｃｏ微粒子１０３をプラスに帯電させることにより、Ｃｏ微粒子１０３を基幹ＣＮＴ１２５上を含むシリコン基板１０１の全面に散布し、基幹ＣＮＴ１２５上のみにＣｏ微粒子１０３を形成する。このとき、各Ｃｏ微粒子１０３は、例えば１ｎｍ程度の粒径とされ、基幹ＣＮＴ１２５上の長手方向に等間隔に付着する。
なお、シリコン基板１０１の全面にシリコン酸化膜等の絶縁膜を形成した後、この絶縁膜上に基幹ＣＮＴ１２５等を形成するようにしても良い。
続いて、図１７（ｂ）に示すように、ＣＶＤ法によりＣｏ微粒子１０３にＣＮＴの成長処理を施す。なお、図１７（ｂ）の工程は、第３の実施形態の図１３（ｂ）の工程と同様であるため、説明を省略する。
その結果、基幹ＣＮＴ１２５上のＣｏ微粒子１０３から電界の印加方向に沿って選択的にＣＮＴ１０４が成長し、基板構造が完成する。ここで、各ＣＮＴ１０４は、各Ｃｏ微粒子１０３の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１０３の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。
以上説明したように、本変形例１によれば、触媒材料であるＣｏ微粒子１０３を非選択的に全面に散布するため、当該Ｃｏ微粒子１０３が汚染されたりすることなく、容易且つ確実にシリコン基板１０１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１０４を成長させることが可能となり、半導体装置等に代表される電子デバイス等に広範囲で適用することができる基板構造が実現する。
ここで、上記した第３の実施形態の変形例１の技術思想をトランジスタ構造に適用した一例について説明する。
図１８は、第３の実施形態の変形例１によるトランジスタ構造の製造方法の主要工程を示す概略断面図であり、図１９は図１８（ｄ）に対応した概略平面図である。図１９中の破線Ｉ−Ｉに沿った断面が図１８（ｄ）に相当する。
先ず、図１８（ａ）に示すように、基幹ＣＮＴ１２７を形成した後、Ｃｏ微粒子１１４を全面散布する。
初めに、シリコン基板１１１上に絶縁膜、ここでは熱酸化法によりシリコン酸化膜１１２を膜厚３５０ｎｍ程度に形成する。
次に、シリコン酸化膜１１２上に、図１６の触媒微粒子生成システムを用いたレーザアブレーション法により、触媒微粒子、ここではＣｏ微粒子を形成する。図示の便宜上、図１８の各図ではこのＣｏ微粒子を描画しないが、図１９のＣｏ微粒子１２６に相当するものである。ここで、Ｃｏ微粒子１２６は、比較的大きな粒径、例えば（5）ｎｍ程度に形成し、理想的にはシリコン酸化膜１１２上において後述する複数のＣＮＴ１１５の形成部分に１個のみ形成すれば良い。例えば、散布する密度を極めて低くし、シリコン基板１０１上の複数のＣＮＴ１１５の形成部分に実質的に１個のＣｏ微粒子１２６が形成されるようにレーザアブレーション法を調節して行う。
次に、熱ＣＶＤ法によりＣｏ微粒子１２６にＣＮＴの成長処理を施し、Ｃｏ微粒子１２６から基幹ＣＮＴ１２７を形成する。この基幹ＣＮＴ１２７は、Ｃｏ微粒子１２６の粒径に依存して、後述するＣＮＴ１１５よりも太く形成される。
次に、基幹ＣＮＴ１２７上に、図１６の触媒微粒子生成システムを用いたレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１１４を形成する。ここで、Ｃｏ微粒子１１４がシリコン酸化膜１１２上には付着せずに、基幹ＣＮＴ１２７上のみに付着するように、例えば基幹ＣＮＴ１２７をマイナス、Ｃｏ微粒子１１４をプラスに帯電させることにより、Ｃｏ微粒子１１４を基幹ＣＮＴ１２７上を含むシリコン酸化膜１１２の全面に散布し、基幹ＣＮＴ１２７上のみにＣｏ微粒子１１４を形成する。このとき、各Ｃｏ微粒子１１４は、例えば１ｎｍ程度の粒径とされ、基幹ＣＮＴ１２７上の長手方向に等間隔に付着する。
なお、Ｃｏ微粒子１１４を生成するに際して、ドライ法であるレーザアブレーション法の代わりに、いわゆるウェット法である逆ミセル法を用いても良い。
続いて、図１８（ｂ）に示すように、ＣＶＤ法によりＣｏ微粒子１１４にＣＮＴの成長処理を施す。なお、図１８（ｂ）の成長処理は、第３の実施形態の図１４（ｂ）の工程と同様であるため、説明を省略する。
この成長処理を実行した結果、基幹ＣＮＴ１２７上に堆積したＣｏ微粒子１１４から電界の印加方向に沿って選択的にＣＮＴ１１５が成長し、基板構造が完成する。ここで、各ＣＮＴ１１５は、各Ｃｏ微粒子１１４の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１１４の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。これらＣＮＴ１１５は、トランジスタ構造のチャネル領域として機能することになる。
ここで、ＣＮＴ１１５を形成するに際して、熱ＣＶＤ法の代わりに、第３の実施形態と同様に熱フィラメントによりガス解離を行う熱フィラメントＣＶＤ法を用いても良い。
続いて、図１８（ｃ）に示すように、ソース電極１１６及びドレイン電極１１７を形成する。なお、図１８（ｃ）の工程は、第３の実施形態の図１４（ｃ）の工程と同様であるため、説明を省略する。
続いて、図１８（ｄ）及び図１９に示すように、ゲート絶縁膜１１８を介してゲート電極１１９をパターン形成する。ここで、図示の便宜上、図１９ではゲート絶縁膜１１８の描画を省略する。なお、図１８（ｅ）の工程は、第３の実施形態の図１４（ｄ）の工程と同様であるため、説明を省略する。
このようにして、ソース電極１１６とドレイン電極１１７とを架橋する各ＣＮＴ１１５からチャネル領域が構成され、ゲート絶縁膜１１８を介してゲート電極１１９がパターン形成されてなるトランジスタ構造を完成させる。
以上説明したように、本変形例１のトランジスタ構造によれば、触媒材料であるＣｏ微粒子１１４を非選択的に全面に散布するため、Ｃｏ微粒子１１４が汚染されることなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１１５を成長させることが可能となる。ここで、ＣＮＴ１１５を制御性良くソース電極１１６とドレイン電極１１７との間に架橋形成することができるため、所望のトランジスタ特性を得ることができ、ＣＮＴをチャネル領域に用いた信頼性の高いトランジスタ構造が実現される。
（変形例２）
図２０は、第３の実施形態の変形例２による基板構造の製造方法の主要工程を示す概略斜視図である。
先ず、図２０（ａ）に示すように、微粒子堆積領域１２２を露出させるレジスト膜１２１を形成し、Ｃｏ微粒子１０３を全面散布する。
初めに、シリコン基板１０１の全面にレジスト膜１２１を塗布した後、レジスト膜１２１をパターニングして、レジスト膜１２１にシリコン基板１０１上の微粒子堆積領域１２２のみを露出させる開口１２１ａを形成する。
次に、レジスト膜１２１をマスクとして、開口１２１ａ内を含むレジスト膜１２１の全面に、例えばレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１０３を形成する。ここで、各Ｃｏ微粒子１０３は、シリコン基板１０１の表面に開口１２１ａで規定された幅狭で帯状の微粒子堆積領域１２２上において、長手方向に１個ずつ付着する程度の密度で、それぞれ例えば１ｎｍ程度の粒径に形成される。
なお、シリコン基板１０１の全面にシリコン酸化膜等の絶縁膜を形成した後、この絶縁膜上に微粒子堆積領域１２２等を形成するようにしても良い。
続いて、図２０（ｂ）に示すように、リフトオフ法により、レジスト膜１２１及びその上に堆積されたＣｏ微粒子１０３を除去し、微粒子堆積領域１２２のみにＣｏ微粒子１０３を残す。
続いて、図２０（ｃ）に示すように、ＣＶＤ法によりＣｏ微粒子１０３にＣＮＴの成長処理を施す。なお、図２０（ｃ）の工程は、第３の実施形態の図１３（ｂ）の工程と同様であるため、説明を省略する。
その結果、微粒子堆積領域１２２上に堆積したＣｏ微粒子１０３から電界の印加方向に沿って選択的にＣＮＴ１０４が成長し、基板構造が完成する。ここで、各ＣＮＴ１０４は、各Ｃｏ微粒子１０３の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１０３の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。
以上説明したように、本実施形態によれば、触媒材料であるＣｏ微粒子１０３を非選択的に全面に散布するため、当該Ｃｏ微粒子１０３が汚染されたりすることなく、しかもガイドとなる構造物をパターン形成することもなく、容易且つ確実にシリコン基板１０１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１０４を成長させることが可能となり、半導体装置等に代表される電子デバイス等に広範囲で適用することができる基板構造が実現する。
ここで、上記した第３の実施形態の変形例２の技術思想をトランジスタ構造に適用した一例について説明する。
図２１は、第３の実施形態の変形例２によるトランジスタ構造の製造方法の主要工程を示す概略断面図であり、図２２は図２１（ｅ）に対応した概略平面図である。図２２中の破線Ｉ−Ｉに沿った断面が図２１（ｅ）に相当する。
先ず、図２１（ａ）に示すように、微粒子堆積領域１３２を露出させるレジスト膜１３１を形成し、Ｃｏ微粒子１１４を全面散布する。
初めに、シリコン基板１１１上に絶縁膜、ここでは熱酸化法によりシリコン酸化膜１１２を膜厚３５０ｎｍ程度に形成する。
次に、シリコン酸化膜１１２の全面にレジスト膜１３１を塗布した後、レジスト膜１３１をパターニングして、レジスト膜１３１にシリコン酸化膜１１２上の微粒子堆積領域１３２のみを露出させる開口１３１ａを形成する。そして、レジスト膜１３１をマスクとして、開口１３２ａ内を含むレジスト膜１３１の全面に、図１６の触媒微粒子生成システムを用いたレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１１４を形成する。ここで、各Ｃｏ微粒子１１４は、シリコン基板１１１の表面に開口１３１ａで規定された幅狭で帯状の微粒子堆積領域１３２上において、長手方向に１個ずつ付着する程度の密度で、それぞれ例えば１ｎｍ程度の粒径に形成される。
なお、Ｃｏ微粒子１１４を生成するに際して、ドライ法であるレーザアブレーション法の代わりに、いわゆるウェット法である逆ミセル法を用いても良い。
続いて、図２１（ｂ）に示すように、リフトオフ法により、レジスト膜１３１及びその上に堆積されたＣｏ微粒子１１４を除去し、微粒子堆積領域１３２のみにＣｏ微粒子１１４を残す。
続いて、図２１（ｃ）に示すように、ＣＶＤ法によりＣｏ微粒子１１４にＣＮＴの成長処理を施す。なお、図２１（ｃ）の成長処理は、第３の実施形態の図１４（ｂ）の工程と同様であるため、説明を省略する。
この成長処理を実行した結果、微粒子堆積領域１３２上に堆積したＣｏ微粒子１１４から電界の印加方向に沿って選択的にＣＮＴ１１５が成長し、基板構造が完成する。ここで、各ＣＮＴ１１５は、各Ｃｏ微粒子１１４の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１１４の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。これらＣＮＴ１１５は、トランジスタ構造のチャネル領域として機能することになる。
ここで、ＣＮＴ１１５を形成するに際して、熱ＣＶＤ法の代わりに、第３の実施形態と同様に熱フィラメントによりガス解離を行う熱フィラメントＣＶＤ法を用いても良い。
続いて、図２１（ｄ）に示すように、ソース電極１１６及びドレイン電極１１７を形成する。なお、図２１（ｄ）の工程は、第３の実施形態の図１４（ｃ）の工程と同様であるため、説明を省略する。
続いて、図２１（ｅ）及び図１９に示すように、ゲート絶縁膜１１８を介してゲート電極１１９をパターン形成する。ここで、図示の便宜上、図２２ではゲート絶縁膜１１８の描画を省略する。なお、図２１（ｅ）の工程は、第３の実施形態の図１４（ｄ）の工程と同様であるため、説明を省略する。
このようにして、ソース電極１１６とドレイン電極１１７とを架橋する各ＣＮＴ１１５からチャネル領域が構成され、ゲート絶縁膜１１８を介してゲート電極１１９がパターン形成されてなるトランジスタ構造を完成させる。
以上説明したように、本変形例２のトランジスタ構造によれば、触媒材料であるＣｏ微粒子１１４を非選択的に全面に散布するため、Ｃｏ微粒子１１４が汚染されることなく、しかもガイドとなる構造物をパターン形成することもなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１１５を成長させることが可能となる。ここで、ＣＮＴ１１５を制御性良くソース電極１１６とドレイン電極１１７との間に架橋形成することができるため、所望のトランジスタ特性を得ることができ、ＣＮＴをチャネル領域に用いた信頼性の高いトランジスタ構造が実現される。
（変形例３）
図２３は、第３の実施形態の変形例３による基板構造の製造方法の主要工程を示す概略斜視図である。
先ず、図２３（ａ）に示すように、電荷帯電領域１２８を画定し、Ｃｏ微粒子１０３を全面散布する。
初めに、シリコン基板１０１上で電荷帯電領域１２８を画定する。具体的には、シリコン基板１０１上の触媒微粒子の堆積予定領域を、例えば電子ビーム（ＥＢ）描画装置を用いてスキャンし、当該堆積予定領域を負に帯電させ、電荷帯電領域１２８を画定する。
次に、レジスト膜１２１をマスクとして、開口１２１ａ内を含むレジスト膜１２１の全面に、例えばレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１０３を形成する。ここで、Ｃｏ微粒子１０３がシリコン基板１０１上には付着せずに、電荷帯電領域１２８上のみに付着するように、レーザアブレーション法の際にＣｏ微粒子１０３を正に帯電させて、Ｃｏ微粒子１０３を電荷帯電領域１２８上を含むシリコン基板１０１の全面に散布し、電荷帯電領域１２８上のみにＣｏ微粒子１０３を形成する。このとき、各Ｃｏ微粒子１０３は、幅狭で帯状の電荷帯電領域１２８上において、長手方向に１個ずつ付着する程度の密度で、それぞれ例えば（ ）ｎｍ程度の粒径に形成される。
なお、シリコン基板１０１の全面にシリコン酸化膜等の絶縁膜を形成した後、この絶縁膜上に電荷帯電領域１２８等を形成するようにしても良い。
続いて、図２３（ｂ）に示すように、ＣＶＤ法によりＣｏ微粒子１０３にＣＮＴの成長処理を施す。なお、図２０（ｂ）の工程は、第３の実施形態の図１３（ｂ）の工程と同様であるため、説明を省略する。
その結果、電荷帯電領域１２８上に堆積したＣｏ微粒子１０３から電界の印加方向に沿って選択的にＣＮＴ１０４が成長し、基板構造が完成する。ここで、各ＣＮＴ１０４は、各Ｃｏ微粒子１０３の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１０３の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。
以上説明したように、本変形例３によれば、触媒材料であるＣｏ微粒子１０３を非選択的に全面に散布するため、当該Ｃｏ微粒子１０３が汚染されたりすることなく、しかもガイドとなる構造物をパターン形成することもなく、容易且つ確実にシリコン基板１０１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１０４を成長させることが可能となり、半導体装置等に代表される電子デバイス等に広範囲で適用することができる基板構造が実現する。
ここで、上記した第３の実施形態の変形例３の技術思想をトランジスタ構造に適用した一例について説明する。
図２４は、第３の実施形態の変形例３によるトランジスタ構造の製造方法の主要工程を示す概略断面図であり、図２５は図２４（ｄ）に対応した概略平面図である。図２５中の破線Ｉ−Ｉに沿った断面が図２４（ｄ）に相当する。
先ず、図２４（ａ）に示すように、電荷帯電領域１３４を画定し、Ｃｏ微粒子１１４を全面散布する。
初めに、シリコン基板１１１上に絶縁膜、ここでは熱酸化法によりシリコン酸化膜１１２を膜厚３５０ｎｍ程度に形成する。
次に、シリコン酸化膜１１２上で電荷帯電領域１３４を画定する。具体的には、シリコン酸化膜１１２上の触媒微粒子の堆積予定領域を、例えば電子ビーム（ＥＢ）描画装置を用いてスキャンし、当該予定領域を負に帯電させ、１３４を画定する。
次に、電荷帯電領域１３４上を含むシリコン酸化膜１１２の全面に、図１６の触媒微粒子生成システムを用いたレーザアブレーション法により、均一な粒径及び点在密度となるように複数の触媒微粒子、ここではＣｏ微粒子１１４を形成する。ここで、Ｃｏ微粒子１１４がシリコン酸化膜１１２上には付着せずに、電荷帯電領域１３４上のみに付着するように、レーザアブレーション法の際にＣｏ微粒子１１４を正に帯電させて、Ｃｏ微粒子１１４を電荷帯電領域１３４上を含むシリコン酸化膜１１２の全面に散布し、電荷帯電領域１３４上のみにＣｏ微粒子１１４を形成する。このとき、各Ｃｏ微粒子１１４は、幅狭で帯状の電荷帯電領域１３４上において、長手方向に１個ずつ付着する程度の密度で、それぞれ例えば１ｎｍ程度の粒径に形成される。
なお、Ｃｏ微粒子１１４を生成するに際して、ドライ法であるレーザアブレーション法の代わりに、いわゆるウェット法である逆ミセル法を用いても良い。
続いて、図２４（ｂ）に示すように、ＣＶＤ法によりＣｏ微粒子１１４にＣＮＴの成長処理を施す。なお、図２４（ｂ）の成長処理は、第３の実施形態の図１４（ｂ）の工程と同様であるため、説明を省略する。
この成長処理を実行した結果、電荷帯電領域１３４上に堆積したＣｏ微粒子１１４から電界の印加方向に沿って選択的にＣＮＴ１１５が成長し、基板構造が完成する。ここで、各ＣＮＴ１１５は、各Ｃｏ微粒子１１４の粒径が均一であることに起因して太さが均一となり、各Ｃｏ微粒子１１４の点在密度が均一であり且つ上記の方向へ電界を印加することに起因して、当該方向に等間隔に形成される。これらＣＮＴ１１５は、トランジスタ構造のチャネル領域として機能することになる。
ここで、ＣＮＴ１１５を形成するに際して、熱ＣＶＤ法の代わりに、第３の実施形態と同様に熱フィラメントによりガス解離を行う熱フィラメントＣＶＤ法を用いても良い。
続いて、図２４（ｃ）に示すように、ソース電極１１６及びドレイン電極１１７を形成する。なお、図２４（ｃ）の工程は、第３の実施形態の図１４（ｃ）の工程と同様であるため、説明を省略する。
続いて、図２４（ｄ）及び図２５に示すように、ゲート絶縁膜１１８を介してゲート電極１１９をパターン形成する。ここで、図示の便宜上、図２２ではゲート絶縁膜１１８の描画を省略する。なお、図２４（ｄ）の工程は、第３の実施形態の図１４（ｄ）の工程と同様であるため、説明を省略する。
このようにして、ソース電極１１６とドレイン電極１１７とを架橋する各ＣＮＴ１１５からチャネル領域が構成され、ゲート絶縁膜１１８を介してゲート電極１１９がパターン形成されてなるトランジスタ構造を完成させる。
以上説明したように、本変形例２のトランジスタ構造によれば、触媒材料であるＣｏ微粒子１１４を非選択的に全面に散布するため、Ｃｏ微粒子１１４が汚染されることなく、しかもガイドとなる構造物をパターン形成することもなく、容易且つ確実にシリコン基板１上の任意の形状・面積の所定領域に、それぞれ等間隔且つ均一な太さで各ＣＮＴ１１５を成長させることが可能となる。ここで、ＣＮＴ１１５を制御性良くソース電極１１６とドレイン電極１１７との間に架橋形成することができるため、所望のトランジスタ特性を得ることができ、ＣＮＴをチャネル領域に用いた信頼性の高いトランジスタ構造が実現される。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）基板と、
前記基板の上方の所定領域にパターン形成された下地膜と、
前記下地膜を覆うように、前記基板の上方の全面に堆積された触媒材料と、
前記触媒材料の前記下地膜上に相当する部位のみに形成された炭素元素からなる線状構造体と
を含むことを特徴とする基板構造。
（付記２）前記触媒材料は、膜状に形成されてなることを特徴とする付記１に記載の基板構造。
（付記３）前記触媒材料は、微粒子状に堆積されてなることを特徴とする付記１に記載の基板構造。
（付記４）前記基板の上方の複数の部位に、少なくとも２種の厚みの異なる前記下地膜がパターン形成されており、前記各下地膜が薄いほど、前記触媒材料上の当該下地膜上に相当する部位に形成された前記線状構造体が長いことを特徴とする付記１〜３のいずれか１項に記載の基板構造。
（付記５）前記触媒材料の前記下地膜上に相当する部位に密集するように、複数の前記線状構造体が形成されていることを特徴とする付記１〜４のいずれか１項に記載の基板構造。
（付記６）前記線状構造体は、前記触媒材料の前記下地膜上に相当する部位から起立するように形成されていることを特徴とする付記１〜５のいずれか１項に記載の基板構造。
（付記７）前記線状構造体は、隣接する前記下地膜上に相当する部位間を架橋するように形成されていることを特徴とする付記１〜５のいずれか１項に記載の基板構造。
（付記８）前記基板の上方に窪みを有する絶縁膜が形成されており、前記窪み内を埋め込むように前記線状構造体が形成されていることを特徴とする付記６に記載の基板構造。
（付記９）前記窪みの底部に前記下地膜及び前記触媒材料が形成されており、前記底部から前記線状構造体が形成されていることを特徴とする付記８に記載の基板構造。
（付記１０）前記窪みの側壁部に前記下地膜及び前記触媒材料が形成されており、前記側壁部から前記線状構造体が形成されていることを特徴とする付記８に記載の基板構造。
（付記１１）前記絶縁膜の前記窪みは、配線溝又は接続孔であることを特徴とする付記８〜１０のいずれか１項に記載の基板構造。
（付記１２）前記下地膜は、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなることを特徴とする付記１〜１１のいずれか１項に記載の基板構造。
（付記１３）前記触媒材料は、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種であることを特徴とする付記１〜１２のいずれか１項に記載の基板構造。
（付記１４）基板の上方の所定部位に下地膜をパターン形成する工程と、
前記下地膜を覆うように前記基板の上方の全面に触媒材料を堆積する工程と、
前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位のみに前記線状構造体を形成する工程と
を含むことを特徴とする基板構造の製造方法。
（付記１５）前記下地膜をその厚みを調節して形成し、前記下地膜を薄く形成するほど、前記線状構造体が長くなるように、前記線状構造体の長さを制御することを特徴とする付記１４に記載の基板構造の製造方法。
（付記１６）基板の上方において、下地膜上に触媒材料を堆積する工程と、
前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位のみに前記線状構造体を形成する工程と
を含み、
前記下地膜をその厚みを調節して形成し、前記下地膜を薄く形成するほど、前記線状構造体が長くなるように、前記線状構造体の長さを制御することを特徴とする基板構造の製造方法。
（付記１７）前記基板の上方の複数の部位に、少なくとも２種の厚みの異なる前記下地膜を形成し、前記線状構造体の成長処理を施して、前記触媒材料上の前記各下地膜上に相当する部位にそれぞれ当該下地膜の厚みに応じた長さの前記線状構造体を同時に形成することを特徴とする付記１４〜１６のいずれか１項に記載の基板構造の製造方法。
（付記１８）前記触媒材料を、膜状にパターン形成することを特徴とする付記１４〜１７のいずれか１項に記載の基板構造の製造方法。
（付記１９）前記触媒材料を、微粒子状に堆積することを特徴とする付記１４〜１７のいずれか１項に記載の基板構造の製造方法。
（付記２０）前記触媒材料の前記下地膜上に相当する部位に密集するように、複数の前記線状構造体を形成することを特徴とする付記１４〜１９のいずれか１項に記載の基板構造の製造方法。
（付記２１）前記線状構造体を、前記触媒材料の前記下地膜上に相当する部位から起立するように形成することを特徴とする付記１４〜２０のいずれか１項に記載の基板構造の製造方法。
（付記２２）前記線状構造体を、隣接する前記下地膜上に相当する部位間を架橋するように形成することを特徴とする付記１４〜２０のいずれか１項に記載の基板構造の製造方法。
（付記２３）前記基板の上方に窪みを有する絶縁膜を形成し、前記窪み内を埋め込むように前記線状構造体を成長させることを特徴とする付記１４〜２０のいずれか１項に記載の基板構造の製造方法。
（付記２４）前記窪みの底部に前記下地膜及び前記触媒材料を形成し、前記底部から前記線状構造体を成長させることを特徴とする付記２３に記載の基板構造の製造方法。
（付記２５）前記窪みの側壁部に前記下地膜及び前記触媒材料を形成し、前記側壁部から前記線状構造体を成長させることを特徴とする付記２３に記載の基板構造の製造方法。
（付記２６）前記線状構造体の成長処理を、成長温度を３５０℃〜７００℃の範囲内の値とした低温の化学気相成長法により行うことを特徴とする付記１４〜２５のいずれか１項に記載の基板構造の製造方法。
（付記２７）前記下地膜を、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種を材料として形成することを特徴とする付記１４〜２６のいずれか１項に記載の基板構造の製造方法。
（付記２８）前記触媒材料を、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種とすることを特徴とする付記１４〜２７のいずれか１項に記載の基板構造の製造方法。
（付記２９）基板と、
前記基板の上方の所定領域にパターン形成された下地膜と、
前記下地膜上を含む前記基板の上方の全面に、均一な粒径及び密度となるように堆積された複数の触媒微粒子と、
複数の前記触媒微粒子のうち、前記下地膜上に存する前記触媒微粒子のみに形成された炭素元素からなる線状構造体と
を含むことを特徴とする基板構造。
（付記３０）
前記各線状構造体は、前記下地膜に堆積された前記各触媒微粒子から、それぞれ等間隔で均一な太さに形成されていることを特徴とする付記２９に記載の基板構造。
（付記３１）前記下地膜がソース電極上又はドレイン電極上に形成されており、
前記下地膜に堆積された前記各触媒微粒子から、前記ソース電極と前記ドレイン電極とを架橋するように、それぞれ等間隔で均一な太さに形成された前記線状構造体によりチャネル領域が形成されており、
前記線状構造体上の前記ソース電極と前記ドレイン電極との間に、ゲート絶縁膜を介してゲート電極が形成されてなるトランジスタ構造を有することを特徴とする付記３０に記載の基板構造。
（付記３２）前記下地膜は、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなることを特徴とする付記２９〜３１のいずれか１項に記載の基板構造。
（付記３３）前記触媒微粒子は、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなることを特徴とする付記２９〜３２のいずれか１項に記載の基板構造。
（付記３４）基板の上方の所定部位に下地膜をパターン形成する工程と、
前記下地膜上を含む前記基板の上方の全面に、均一な粒径及び密度となるように複数の触媒微粒子を堆積する工程と、
前記触媒微粒子に炭素元素からなる線状構造体の成長処理を施し、複数の前記触媒微粒子のうち、前記下地膜上に存する前記触媒微粒子のみに前記線状構造体を形成する工程と
を含むことを特徴とする基板構造の製造方法。
（付記３５）基板の上方に、所定部位のみを開口するマスクを形成する工程と、
前記所定部位を含む前記マスク上の全面に、均一な粒径及び密度となるように複数の触媒微粒子を堆積する工程と、
前記マスクを除去し、前記所定部位のみに複数の前記触媒微粒子を残す工程と、
前記触媒微粒子に炭素元素からなる線状構造体の成長処理を施し、前記所定部位の前記触媒微粒子に前記線状構造体を形成する工程と
を含むことを特徴とする基板構造の製造方法。
（付記３６）基板の上方の所定部位に電荷帯電領域を形成する工程と、
前記電荷帯電領域上を含む全面に、均一な粒径及び密度となるように帯電した複数の触媒微粒子を散布し、前記電荷帯電領域上のみに前記触媒微粒子を付着させる工程と、
前記触媒微粒子に炭素元素からなる線状構造体の成長処理を施し、前記所定部位の前記触媒微粒子に前記線状構造体を形成する工程と
を含むことを特徴とする基板構造の製造方法。
（付記３７）基板の上方に、炭素元素からなる基幹の線状構造体を形成する工程と、
前記基幹の線状構造体上を含む全面に、均一な粒径及び密度となるように複数の触媒微粒子を散布し、前記基幹の線状構造体上のみに前記触媒微粒子を付着させる工程と、
前記触媒微粒子に炭素元素からなる線状構造体の成長処理を施し、前記触媒微粒子に前記線状構造体を形成する工程と
を含むことを特徴とする基板構造の製造方法。
（付記３８）前記触媒微粒子を、レーザアブレーション法により生成することを特徴とする付記３４〜３７のいずれか１項に記載の基板構造の製造方法。
（付記３９）前記各線状構造体を、前記下地膜に堆積された前記各触媒微粒子から、それぞれ等間隔で均一な太さに形成することを特徴とする付記３４〜３８のいずれか１項に記載の基板構造の製造方法。
（付記４０）前記下地膜をソース電極上又はドレイン電極上に形成し、
前記下地膜に堆積された前記各触媒微粒子から、前記ソース電極と前記ドレイン電極とを架橋するように、それぞれ等間隔で均一な太さとなるように前記線状構造体を形成し、前記線状構造体によりチャネル領域を形成し、
前記線状構造体上の前記ソース電極と前記ドレイン電極との間に、ゲート絶縁膜を介してゲート電極を形成する工程を更に含むことを特徴とする付記３９に記載の基板構造の製造方法。
（付記４１）前記下地膜は、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなることを特徴とする付記３４〜４０のいずれか１項に記載の基板構造の製造方法。
（付記４２）前記触媒微粒子は、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなることを特徴とする付記３４〜４１のいずれか１項に記載の基板構造の製造方法。
下地膜の厚みとＣＮＴの長さとの関係を示す特性図である。 Ｔｉ膜の厚みが２．５ｎｍ程度、５．０ｎｍ程度、１０ｎｍ程度の各場合におけるＣＮＴを示す走査電子顕微鏡写真である。 第１の実施形態による基板構造の製造方法の主要工程を示す概略斜視図である。 成長したＣＮＴを示す走査電子顕微鏡写真である。 図４−１の写真をイラスト化して示す補助図である。 第１の実施形態の比較例を示す概略斜視図である。 第１の実施形態の変形例１による基板構造の製造方法の主要工程を示す概略断面図である。 第１の実施形態の変形例２による基板構造の製造方法の主要工程を示す概略断面図である。 第１の実施形態の変形例３による基板構造の製造方法の主要工程を示す概略断面図である。 第２の実施形態による基板構造の製造方法の主要工程を示す概略斜視図である。 第２の実施形態の変形例１による基板構造の製造方法の主要工程を示す概略断面図である。 第２の実施形態の変形例２による基板構造の製造方法の主要工程を示す概略斜視図である。 第２の実施形態の変形例３による基板構造の製造方法の主要工程を示す概略断面図である。 第３の実施形態による基板構造の製造方法の主要工程を示す概略斜視図である。 第３の実施形態によるトランジスタ構造の製造方法の主要工程を示す概略断面図である。 図１４（ｄ）に対応した概略平面図である。 第３の実施形態で用いる触媒微粒子生成システムの概略構成を示す模式図である。 第３の実施形態の変形例１による基板構造の製造方法の主要工程を示す概略斜視図である。 第３の実施形態の変形例１によるトランジスタ構造の製造方法の主要工程を示す概略断面図である。 図１８（ｄ）に対応した概略平面図である。 第３の実施形態の変形例２による基板構造の製造方法の主要工程を示す概略斜視図である。 第３の実施形態の変形例２によるトランジスタ構造の製造方法の主要工程を示す概略断面図である。 図２１（ｅ）に対応した概略平面図である。 第３の実施形態の変形例３による基板構造の製造方法の主要工程を示す概略斜視図である。 第３の実施形態の変形例３によるトランジスタ構造の製造方法の主要工程を示す概略断面図である。 図２４（ｄ）に対応した概略平面図である。
符号の説明
１，１０１，１１１ シリコン基板
２，１１，２３，３１，４１，４２，５５，５６，５７，７１，７２，９０，９１，１０２ Ｔｉ膜
３，２４，３２，４３，７３，９３ Ｃｏ膜
４，１５，２５，３３，４４，４５，５９，６０，６１，７４，７５，９４，９５，１０４，１１５ ＣＮＴ
１２，２１，５１ 層間絶縁膜
１３，２２，５２，５３，５４ 配線溝
１４，５８，１０３，１１４，１２４，１２６ Ｃｏ微粒子
１６，２６，６２，６３，６４ 配線
８１ 基板
８２ チャネル層
８３ スペーサ層
８４ 電子供給層
８５ ゲート電極
８６ ソース電極
８７ ドレイン電極
８８ 放熱機構
１１２ シリコン酸化膜
１１３ ガイド
１１６ ソース電極
１１７ ドレイン電極
１１８ ゲート絶縁膜
１１９ ゲート電極
１２１，１３１ レジスト膜
１２１ａ，１３１ａ 開口
１２２，１３２ 微粒子堆積領域
１２５，１２７ 基幹ＣＮＴ
１２８，１３４ 電荷帯電領域

Claims (10)

  1. 基板と、
    前記基板の上方の所定領域にパターン形成され、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜と、
    前記所定領域及び前記基板の上方の他の領域を覆い、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料と、
    前記触媒材料上の前記下地膜に相当する部位に形成された炭素元素からなる線状構造体と
    を含むことを特徴とする基板構造。
  2. 前記触媒材料は、膜状に形成されてなることを特徴とする請求項１に記載の基板構造。
  3. 前記触媒材料は、微粒子状に堆積されてなることを特徴とする請求項１に記載の基板構造。
  4. 前記基板の上方の複数の部位に、少なくとも２種の厚みの異なる前記下地膜がパターン形成されており、前記各下地膜が薄いほど、前記触媒材料上の当該下地膜上に相当する部位に形成された前記線状構造体が長いことを特徴とする請求項１〜３のいずれか１項に記載の基板構造。
  5. 基板の上方の所定部位に、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜をパターン形成する工程と、
    前記所定領域及び前記基板の上方の他の領域を覆うように、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料を堆積する工程と、
    前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位に前記線状構造体を形成する工程と
    を含むことを特徴とする基板構造の製造方法。
  6. 前記下地膜をその厚みを調節して形成し、前記下地膜を薄く形成するほど、前記線状構造体が長くなるように、前記線状構造体の長さを制御することを特徴とする請求項５に記載の基板構造の製造方法。
  7. 基板と、
    前記基板の上方の所定領域にパターン形成され、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜と、
    前記所定領域及び前記基板の上方の他の領域に堆積された、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる複数の触媒微粒子と、
    複数の前記触媒微粒子のうち、前記下地膜上に存する前記触媒微粒子に形成された炭素元素からなる線状構造体と
    を含むことを特徴とする基板構造。
  8. 基板の上方の所定部位に、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜をパターン形成する工程と、
    前記所定領域及び前記基板の上方の他の領域に、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる複数の触媒微粒子を堆積する工程と、
    前記触媒微粒子に炭素元素からなる線状構造体の成長処理を施し、複数の前記触媒微粒子のうち、前記下地膜上に存する前記触媒微粒子に前記線状構造体を形成する工程と
    を含むことを特徴とする基板構造の製造方法。
  9. 半導体基板と、
    前記半導体基板の上方の所定領域にパターン形成され、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜と、
    前記所定領域及び前記半導体基板の上方の他の領域を覆い、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料と、
    前記触媒材料上の前記下地膜に相当する部位に形成された炭素元素からなる線状構造体と
    を含むことを特徴とする半導体装置。
  10. 半導体基板の上方の所定部位に、チタン（Ｔｉ），タンタル（Ｔａ），モリブデン（Ｍｏ），バナジウム（Ｖ），銅（Ｃｕ），これらの金属酸化物及びこれらの金属窒化物から選ばれた少なくとも１種からなる下地膜をパターン形成する工程と、
    前記所定領域及び前記半導体基板の上方の他の領域を覆うように、鉄（Ｆｅ），ニッケル（Ｎｉ）及びコバルト（Ｃｏ）から選ばれた少なくとも１種からなる触媒材料を堆積する工程と、
    前記触媒材料に炭素元素からなる線状構造体の成長処理を施し、前記触媒材料上の前記下地膜上に相当する部位に前記線状構造体を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2005098875A 2004-08-31 2005-03-30 基板構造及びその製造方法、並びに半導体装置及びその製造方法 Active JP4213680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005098875A JP4213680B2 (ja) 2004-08-31 2005-03-30 基板構造及びその製造方法、並びに半導体装置及びその製造方法
US11/180,584 US7417320B2 (en) 2004-08-31 2005-07-14 Substrate structure and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004252752 2004-08-31
JP2005098875A JP4213680B2 (ja) 2004-08-31 2005-03-30 基板構造及びその製造方法、並びに半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006100778A JP2006100778A (ja) 2006-04-13
JP4213680B2 true JP4213680B2 (ja) 2009-01-21

Family

ID=36240246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098875A Active JP4213680B2 (ja) 2004-08-31 2005-03-30 基板構造及びその製造方法、並びに半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7417320B2 (ja)
JP (1) JP4213680B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060032402A (ko) * 2004-10-12 2006-04-17 삼성에스디아이 주식회사 카본나노튜브 에미터 및 그 제조방법과 이를 응용한전계방출소자 및 그 제조방법
KR20070040647A (ko) * 2005-10-12 2007-04-17 삼성에스디아이 주식회사 탄소나노튜브의 길이 균일화 방법 및 이를 이용한전계방출소자의 제조방법
JP5194513B2 (ja) 2007-03-29 2013-05-08 富士通セミコンダクター株式会社 配線構造及びその形成方法
JP5194514B2 (ja) * 2007-03-29 2013-05-08 富士通セミコンダクター株式会社 基板構造及びその製造方法
JP5343324B2 (ja) * 2007-04-06 2013-11-13 富士通セミコンダクター株式会社 基板構造及びその製造方法
EP2011572B1 (en) 2007-07-06 2012-12-05 Imec Method for forming catalyst nanoparticles for growing elongated nanostructures
US7790242B1 (en) 2007-10-09 2010-09-07 University Of Louisville Research Foundation, Inc. Method for electrostatic deposition of graphene on a substrate
US8668833B2 (en) * 2008-05-21 2014-03-11 Globalfoundries Singapore Pte. Ltd. Method of forming a nanostructure
JP2010108723A (ja) * 2008-10-29 2010-05-13 Univ Of Tokyo 面発光装置
KR101603767B1 (ko) * 2009-11-12 2016-03-16 삼성전자주식회사 광조사를 이용한 반도체성 카본나노튜브의 선택적 성장방법
US20110127492A1 (en) * 2009-11-30 2011-06-02 International Business Machines Corporation Field Effect Transistor Having Nanostructure Channel
JP2012156256A (ja) * 2011-01-25 2012-08-16 Toshiba Corp 半導体装置及びその製造方法
JP2013060342A (ja) * 2011-09-14 2013-04-04 Fujikura Ltd カーボンナノファイバ形成用構造体、カーボンナノファイバ構造体及びその製造方法
JP5717860B2 (ja) 2011-09-14 2015-05-13 株式会社フジクラ カーボンナノファイバ形成用構造体、カーボンナノファイバ構造体及びその製造方法並びにカーボンナノファイバ電極
DE102018006806B4 (de) * 2018-08-26 2023-01-19 Hochschule Mittweida (Fh) Verwendung wenigstens eines Lasers zur Strukturierung mindestens eines Bereichs einer Oberfläche eines Substrats mit wenigstens einem mikroelektronischen Bauelement und/oder als Träger mikroelektronischer Einheiten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232706B1 (en) 1998-11-12 2001-05-15 The Board Of Trustees Of The Leland Stanford Junior University Self-oriented bundles of carbon nanotubes and method of making same
EP1061554A1 (en) * 1999-06-15 2000-12-20 Iljin Nanotech Co., Ltd. White light source using carbon nanotubes and fabrication method thereof
WO2001003208A1 (en) 1999-07-02 2001-01-11 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
JP4644347B2 (ja) 2000-10-06 2011-03-02 株式会社アルバック 熱ｃｖｄ法によるグラファイトナノファイバー薄膜形成方法
JP2003221396A (ja) 2002-01-29 2003-08-05 Sumitomo Chem Co Ltd 遷移金属錯体および重合用触媒
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
JP3804594B2 (ja) 2002-08-02 2006-08-02 日本電気株式会社 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US6764874B1 (en) * 2003-01-30 2004-07-20 Motorola, Inc. Method for chemical vapor deposition of single walled carbon nanotubes
US7201627B2 (en) * 2003-07-31 2007-04-10 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing ultrafine carbon fiber and field emission element

Also Published As

Publication number Publication date
US7417320B2 (en) 2008-08-26
US20060290003A1 (en) 2006-12-28
JP2006100778A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4213680B2 (ja) 基板構造及びその製造方法、並びに半導体装置及びその製造方法
JP4912600B2 (ja) カーボンナノチューブの水平成長方法およびカーボンナノチューブを含む素子
US8872154B2 (en) Field effect transistor fabrication from carbon nanotubes
JP5247438B2 (ja) ナノ構造物の製造方法
JP5147277B2 (ja) 基板上にナノ粒子を位置付けるための方法
JP6948100B2 (ja) コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ
KR101149088B1 (ko) 나노미터 스케일 필라멘트 구조 합성 방법 및 그러한구조를 포함하는 전자 부품
KR101298789B1 (ko) 반도체 장치
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
US7535081B2 (en) Metal nanoline process and applications on growth of aligned nanostructure thereof
JP2006052122A (ja) 炭素ナノチューブのマトリックス構造及びその製造方法
KR20060023064A (ko) 탄소나노튜브를 가진 반도체 메모리 장치 및 이의 제조 방법
JP2004193525A (ja) 柱状構造体及びその製造方法
JPWO2007116434A1 (ja) カーボンナノチューブの製造方法
JP2006202942A (ja) ナノチューブ配線を備えた電子デバイス及びその製造方法
JP4703270B2 (ja) ナノ構造体群を用いた電子素子
US20090236608A1 (en) Method for Producing Graphitic Patterns on Silicon Carbide
JP5343324B2 (ja) 基板構造及びその製造方法
JP2005272271A (ja) カーボンナノチューブの製造方法及び半導体装置の製造方法
JP2003158093A (ja) 素子間配線形成法
JP2006518543A (ja) 基板上のナノチューブの分散成長
KR100373327B1 (ko) 수평 탄소 나노튜브를 구비하는 전자소자 및 그 제조 방법
JP2007234962A (ja) 量子ドットデバイスの製造方法及びその方法で作製したデバイスからなる集積回路
DE102010037703A1 (de) Kondensator und Verfahren zu seiner Herstellung
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4213680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5