JP4212831B2 - 電源、スパッタ用電源及びスパッタ装置 - Google Patents

電源、スパッタ用電源及びスパッタ装置 Download PDF

Info

Publication number
JP4212831B2
JP4212831B2 JP2002159005A JP2002159005A JP4212831B2 JP 4212831 B2 JP4212831 B2 JP 4212831B2 JP 2002159005 A JP2002159005 A JP 2002159005A JP 2002159005 A JP2002159005 A JP 2002159005A JP 4212831 B2 JP4212831 B2 JP 4212831B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
switching circuit
sputtering
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002159005A
Other languages
English (en)
Other versions
JP2004007885A (ja
Inventor
和彦 今川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2002159005A priority Critical patent/JP4212831B2/ja
Publication of JP2004007885A publication Critical patent/JP2004007885A/ja
Application granted granted Critical
Publication of JP4212831B2 publication Critical patent/JP4212831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Dc-Dc Converters (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電源、スパッタ用電源及びスパッタ装置に関し、特に、定電力を出力し、負荷インピーダンスの急激な上昇に対しても電源の破損などが生ずることなく、さらに、アーク放電などの突発的な短絡電流を遮断するために、順方向電流を停止するとともに逆方向に電圧を印加可能な電源、スパッタ用電源及びスパッタ装置に関する。
【0002】
【従来の技術】
各種のプラズマ応用機器や、マイクロ波などの電磁波発生器、電力スイッチング装置などにおいては、定電力出力により負荷を駆動する場合が多いが、運転中に負荷インピーダンスが急激に上昇する場合がある。このような負荷インピーダンスの急上昇は、電源を構成する電気回路あるいは電気部品に対して大きなストレスを与える場合がある。
【0003】
また、これとは別に、電源の運転中に負荷側で短絡的な突発電流が流れることがある。このような突発電流が生ずると機器の動作に弊害をもたらす場合が多いため、短絡電流を確実且つ迅速に遮断する回路が必要とされる場合が多い。
【0004】
以下、これらの具体例として、薄膜形成に用いるスパッタ用電源を例に挙げて説明する。
【0005】
図5は、DC(direct current)スパッタ装置の要部構成を表す模式図である。このスパッタ装置は、真空チャンバ101とスパッタ用DC電源110とを有する。電源110の陽極は、接続ケーブル120Aを介してチャンバ101に接続され、接地電位とされている。一方、電源110の陰極は、接続ケーブル120Bを介して、チャンバ101の内部に設けられたスパッタリング・ターゲット104に接続されている。そして、チャンバ101の内部には、薄膜を堆積する基板100が設置される。
【0006】
成膜に際しては、まず、真空排気ポンプ106によりチャンバ101内を真空状態にし、ガス供給源107からアルゴン(Ar)などの放電ガスを導入してチャンバ内を所定の放電圧力に維持する。そして、電源110によりターゲット104とチャンバ101との間に電界を印加し、グロー放電108を発生させる。すると、放電空間において生成されたプラズマ中の正イオンがターゲット104の表面に衝突し、ターゲット104の原子をはじき出す。このようなスパッタ現象を利用することにより、ターゲット104の材料からなる薄膜を基板100の上に形成することができる。
【0007】
しかし、このようなスパッタ動作中に、チャンバ101内での放電が停止する場合がある。例えば、ガス供給源107から供給されるガスとポンプ106による排気速度とのバランスが変動したような場合、放電条件が満たされなくなると放電が停止してプラズマが消失することがある。放電が停止すると、スパッタ電流が流れなくなり、負荷インピーダンスが急激に上昇する。従って、電源110は、このような負荷インピーダンスの急激な上昇に対して柔軟に対応できる構造を有する必要がある。
【0008】
また一方、スパッタ動作中に、チャンバ101内でアーク放電150が生ずる場合がある。このようなアーク放電150は、ターゲット104の近傍において生ずる場合が比較的多いが、基板100の近傍において生ずる場合もある。そして、このようなアーク放電150が生ずると、局所的に大電流が流れるために、ターゲット104や基板100に損傷が生ずる。
【0009】
例えば、ターゲット104の側でアーク放電150が生ずると、ターゲット104の微小領域に大電流が集中するために、その部分から瞬間に大量の被着材料が放出される。この現象は「スプラッシュ」などと称され、基板100の表面に被着材料の粒子が飛び散るために、被害を受けてしまう。
【0010】
一方、基板100の側にアーク放電150が生じた場合にも、基板100が損傷を受けて不良品になってしまう場合が多い。
【0011】
従って、このようなアーク放電が発生した場合に、迅速且つ確実にアークを消弧できるアーク遮断機能を有するスパッタ用電源が必要とされている。
【0012】
図6は、本発明者が本発明に至る過程で試作したスパッタ用電源を表す模式図である。
【0013】
この電源は、直流電源DCとトランジスタQ1〜4を共有した2つのインバータを有する。すなわち、直流電源DC、トランジスタQ1〜4、トランスT1及び整流器DB1を有する第1のインバータINV1と、直流電源DC、トランジスタQ1〜4、トランスT2及び整流器DB2を有する第2のインバータINV2と、を有する。
【0014】
これらインバータの出力電流は、インダクタL1とL2とによりそれぞれ平滑化されてチャンバ101及びターゲット104に供給される。
【0015】
そして、図示しないアーク検出回路により、チャンバへの出力電圧と電流からアーク放電が検出されると、スイッチング回路IGBT1及びIGBT2が閉じられ、インダクタL1、L2の電流の短絡回路を形成して、チャンバへの供給を停止する。同時に、トランスT3の出力を整流器DB3とコンデンサCBとで整流平滑した逆バイアス電圧をチャンバへ出力してアークを消去する。
【0016】
一方、スパッタ中に、チャンバ内のプラズマが消失してスパッタ電流が流れなくなると、負荷インピーダンスが急激に上昇するため、インダクタL1、L2による逆起電圧が生じる。この過電圧からスイッチング回路IGBT1及びIGBT2を保護するために、スナバ(snubber)回路SNBとバリスタZR1、ZR2が設けられている。
【0017】
【発明が解決しようとする課題】
しかし、本発明者の検討の結果、図6に表した電源は、以下の点でさらに改良の余地があることが判明した。
【0018】
まず、スナバ回路SNBやバリスタZR1、ZR2の作用によって抑制された出力電圧が、スイッチング回路IGBT1、IGBT2の耐電圧の合計値より小さくても、2つのIGBTに対して均等に加わらず一方に集中すると、そのIGBTが過電圧で破損することがある。また、一方のIGBTが破損すると、残ったほうに全電圧が集中するので、最終的には全てのIGBTが破損してしまう。
【0019】
また、バリスタZR1、ZR2は、その端子間に大きな静電容量を有し、スパッタ中は、スパッタ電圧が充電される。そして、スパッタ中にアーク放電が発生すると、チャンバ電圧(の絶対値)が急激に低下するため、これに対応してバリスタZR1、ZR2が放電する。この大きな放電電流が、アーク発生点に集中するために、アーク被害がさらに拡大する。
【0020】
以上説明したように、複数のインバータ(スイッチング回路)出力を結合して出力電圧を得る電源の場合、負荷インピーダンスの急激な上昇に対して、内部の電気回路あるいは電気部品のさらなる保護が必要とされる。
【0021】
同様の事情は、スパッタ用電源に限らず、マグネトロン電源などの各種の高圧電源について同様である。例えば、マイクロ波などの電磁波発生システムに用いられる高圧電源の場合も、マグネトロンに対して定電流を供給することにより高周波電力を発生させるが、各種の要因により発振条件などが変動すると、負荷インピーダンスが急激に上昇する場合がある。従って、このような状況においても、部品の破損などが生じない電源が必要とされている。また、マグネトロンの発振特性においても、負性抵抗的な特性が見られる場合があり、短絡的な電流の発生を遮断する回路も必要とされる。
【0022】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、負荷インピーダンスの急激な上昇に伴う過電圧などに対して回路部品が十分に保護され、しかも、アーク放電などの短絡的な電流を迅速且つ確実に遮断できる電源、スパッタ電源及びスパッタ装置を提供することにある。
【0023】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の電源は、
複数のインバータ出力と、
前記複数のインバータ出力のそれぞれに設けられた整流手段と、
前記複数のインバータ出力のそれぞれに設けられたインダクタと、
前記複数のインバータ出力のそれぞれに設けられた第1のスイッチング回路と、
逆バイアス用電源と、
を備え、
前記複数のインバータ出力のそれぞれにおける前記第1のスイッチング回路を開状態とし、前記複数のインバータ出力に設けられた前記整流手段と前記インダクタとを直列に結合することにより前記複数のインバータ出力を直列に結合した順方向電力を出力し、
前記第1のスイッチング回路を閉状態として、前記複数のインバータ出力のそれぞれについて、前記インダクタと前記第1のスイッチング回路とによる閉回路を形成し、前記逆バイアス用電源から前記順方向電力とは逆極性の逆方向電圧を出力することを特徴とする。
【0024】
上記構成によれば、複数のインバータ出力のそれぞれが過電圧に対して確実に保護され、負荷インピーダンスの急激な上昇に対しても柔軟に対処できる電源を提供できる。
【0025】
ここで、前記複数のインバータ出力のそれぞれは、第2のスイッチング回路をさらに備え、前記第2のスイッチング回路を閉状態として前記順方向電力を出力し、前記第1のスイッチング回路が前記閉状態の時に、前記第2のスイッチング回路を開状態として、前記複数のインバータ出力のそれぞれを遮断するものとすれば、アーク放電などの発生の際にインバータ出力の順方向電力を確実に遮断できる。
【0026】
また、前記インダクタと前記第1のスイッチング回路との直列接続回路の両端に並列に接続された第2の整流素子をさらに備え、前記第1のスイッチング回路が前記閉状態の時に、前記インダクタと前記第1のスイッチング回路と前記第2の整流素子とによる短絡回路が形成され、前記順方向電力の出力の際に前記インダクタを流れる電流が前記整流素子を順方向電流として流れて保存されるものとすることができる。
【0027】
また、前記複数のインバータ出力のそれぞれは、直流電源と、前記直流電源からの直流出力をスイッチングするスイッチング手段と、前記スイッチング手段から分配された複数の1次側結線と、前記複数の1次側結線のそれぞれに対応して変圧器の2次側に設けられた複数の2次側結線と、を有する多段インバータにおける前記複数の2次側結線のそれぞれから得られるものとすれば、コンパクトに高電圧が得られる。
【0028】
また、コンデンサと、前記コンデンサを放電する放電手段と、前記コンデンサに直列に接続され前記順方向電力の電流方向を順方向とする整流素子と、を有する回路が、前記第1のスイッチング回路のそれぞれ対して並列に接続されてなるものとすれば、第1のスイッチング回路を確実に保護することができる。
【0029】
ここで、前記放電手段は、前記コンデンサに並列に接続された抵抗素子を含むものとすれば、抵抗を介して安定に放電させることができる。
【0030】
また、前記コンデンサに並列に接続された電圧制限回路をさらに備えたものとすれば、過電圧の印加を確実に防ぐことができる。
【0031】
ここで、前記電圧制限回路は、バリスタまたは定電圧ダイオードの少なくともいずれかを含むものとすれば、確実且つ容易に過電圧を抑止できる。
【0032】
また、前記放電手段を流れる電流によって前記第1のスイッチング回路が駆動されるものとすれば、電圧源を省略でき、コンパクトな構成とすることができる。
【0033】
また、前記放電手段を流れる電流によって前記第2のスイッチング回路が駆動されるものとすることができる
また、前記逆バイアス用電源から流れる電流によって少なくとも前記第2のスイッチング回路のいずれかが駆動されるものとしてもよい。
【0034】
ここで、前記放電手段は、前記コンデンサに直列に接続された抵抗素子を含むものとすることができる。
【0035】
また、前記第1及び第2のスイッチング回路のそれぞれは、トランジスタを有し、前記電流によって充電されたコンデンサを定電圧電源とした制御回路から供給される制御信号により前記トランジスタの動作が制御されるものとすることができる。
【0036】
また、前記インダクタと、前記整流手段と、前記コンデンサと、前記整流素子と、は、前記第2のスイッチング回路を含まない閉回路を形成するものとすることができる。
【0037】
一方、本発明のスパッタ用電源は、上記のいずれかの電源を備え、前記順方向電力をスパッタ用電力として出力することを特徴とする。
【0038】
また、本発明のスパッタ装置は、大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、上記のスパッタ用電源と、を備え、
前記スパッタ用電力を前記真空チャンバに供給することによりスパッタを実施し、真空チャンバ内において発生する前記アーク放電を前記逆方向電圧により遮断することを特徴とする。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【0040】
(第1の実施の形態)
まず、本発明の第1の実施の形態として、出力電流を平滑化するインダクタの逆起電圧に対して、インダクタ電流の迂回路を設けることにより、回路部品を保護した電源について説明する。
【0041】
図1は、本実施形態の電源の要部を表す模式図である。
【0042】
本実施形態の電源においては、インバータの整流出力毎にインダクタを設け、その出力にIGBTが接続されている。
【0043】
すなわち、トランスT1のインバータ出力は、整流器DB1により整流され、その電流はインダクタL1により平滑化される。インダクタL1の出力は、第1のスイッチング回路IGBT1のソース端子を経由し、逆アーク防止ダイオードD0を経てチャンバへ出力される。また、整流器DB1の他方出力端子は、第1のスイッチング回路IGBT1のドレイン端子を経由して、次段のインダクタL2出力に接続されている。
【0044】
同様に、トランスT2のインバータ出力は、整流器DB2によって整流され、その電流はインダクタL2により平滑化される。インダクタL2の出力は、第2のスイッチング回路IGBT2のソース端子と、前述した第1のスイッチング回路IGBT1のドレイン端子を経由し、前段の整流器DB1の出力と接続されている。
【0045】
また、整流器DB2の他方出力端子は、逆バイアス用電源の整流器DB3と逆バイアス用のコンデンサCBの各負側端子を経由してチャンバへ出力される。また、逆バイアス用電源の整流器DB3の他方出力端子は、逆バイアス用のコンデンサCBの正側端子を経由して、第2のスイッチング回路IGBT2のドレイン端子に接続されている。
【0046】
以上説明したように、本実施形態においては、インバータの整流出力毎にインダクタ(L1、L2)を設け、それらの出力に、スイッチング回路(IGBT)がそれぞれ接続されている。
【0047】
また、アーク放電などの短絡電流を遮断するための逆電圧源(T3、DB3)に隣接するインバータ(T2、DB2)には、インダクタ(L2)を介して、逆電圧コンデンサ(CB)とインダクタ(L2)との間にスイッチング回路(IGBT2)が接続されている。
【0048】
第1のスイッチング回路IGBT1の閉動作により、インバータ(T1、DB1)出力とインダクタ(L1)とIGBT1とによる閉回路が形成される。
【0049】
また、第2のスイッチング回路IGBT2の閉動作により、インバータ(T2、DB2)出力とインダクタ(L2)と逆バイアス用コンデンサ(CB)とIGBT2からなる閉回路が形成される。
【0050】
そして、これら閉回路のそれぞれについて、コンデンサとダイオードと放電抵抗からなる過電圧防止用のスナバ回路が設けられている。
【0051】
すなわち、コンデンサCS1とダイオードDS1と放電抵抗RS1とにより構成されたスナバ回路は、第1のスイッチング回路IGBT1のドレイン端子とソース端子との間に接続されている。また、バリスタZR1は、コンデンサCS1と並列に接続されている。
【0052】
同様に、コンデンサCS2とダイオードDS2と放電抵抗RS2とにより構成されたスナバ回路は、第2のスイッチング回路IGBT2のドレイン端子とソース端子との間に接続されている。そして、バリスタZR2が、コンデンサCS2と並列に接続されている。
【0053】
これらバリスタを設けることにより、スイッチング回路IGBT1、2に過電圧が印加される時は、スナバ回路のダイオード(DS1、DS2)を通してバリスタ(ZR1、ZR2)に電流が流れる。
【0054】
以上説明した本実施形態の電源の動作についてスパッタを例に挙げて説明すると、以下の如くである。
【0055】
まず、スパッタの際には、スイッチング回路(IGBT1、IGBT2)を開状態とし、トランスT1、T2を介したインバータ出力をそれぞれ整流平滑して順方向電力をスパッタ用チャンバに供給する。
【0056】
そして、アーク放電が発生すると、図示しないアーク検出回路からの信号によりスイッチング回路(IGBT1、IGBT2)が閉状態とされる。すると、インダクタ(L1、L2)のそれぞれは、スイッチング回路を含んだ閉回路により短絡されるため、チャンバへの出力が停止する。同時に、逆バイアス用のコンデンサCBからの逆バイアス電圧がチャンバに供給され、アーク放電を消弧する。
【0057】
またさらに、スパッタ中にアーク放電が始まり出力電圧が急速に低下しても、スナバ回路のダイオード(DS1、DS2)は、スナバコンデンサ(CS1、CS2)で逆バイアスされるため、電流は流れない。この時、バリスタZR1とZR2は、スナバコンデンサ(CS1、CS2)と合わせて、放電抵抗(RS1、RS2)によって放電するが、放電電流がチャンバを流れないのでアーク被害を増大することは無い。
【0058】
一方、スパッタ中に何らかの要因で電流が無くなり、負荷インピーダンスが上昇すると、2つのインダクタ(L1、L2)がそれぞれ逆電圧を生ずる。しかし、インダクタL1の電流は、整流器DB1とダイオードDS1とコンデンサCS1を通ってインダクタL1へ戻り、コンデンサCS1を充電するので、過大なサージ電圧にはならない。
【0059】
また、インダクタL1の電流をコンデンサCS1の充電でも吸収しきれない時は、コンデンサCS1と同電圧のバリスタZR1が動作して新たな電流路を形成する。つまり、バリスタがエネルギーを消費することにより、電圧の過大な上昇を抑える。
【0060】
他方のインバータについても同様であり、第2のスイッチング回路IGBT2にかかる電圧は、スナバ回路(CS2、DS2、RS2)とバリスタ(ZR2)とにより確実に制御されて過電圧は回避される。
【0061】
その結果として、これら2つのスイッチング回路(IGBT1、IGBT2)の一方に電圧が集中して過電圧による破損などが生ずるという問題を解消できる。
【0062】
また、本実施形態においては、スイッチング回路(IGBT1、IGBT2)にコンデンサを付加することなく、それにかかる電圧を均等にすることができる。本実施形態において保護用のコンデンサを付加しない理由は、アーク放電により出力電圧が急激に低下すると、保護用コンデンサの放電電流がアークの熱点(ホット・スポット:アーク電流により過熱され、多量の熱電子が放出されやすい部分)に集中してアーク被害が増大する場合があるからである。すなわち、本実施形態においては、スイッチング回路に保護用のコンデンサを設けることく、過電圧によるこれらスイッチング回路の破損などを確実に阻止でき、同時に保護用コンデンサの追加によるアーク被害の増大も防ぐことができる。
【0063】
なお、図1においては、2つのインバータを設けた電源を例示したが、本発明はこれに限定されない。すなわち、本発明は、3つあるいはそれ以上のインバータを設けた電源についても同様に適用して同様の作用効果を得ることができる。つまり、3つ以上のインバータを設けた電源の場合にも、これらインバータのそれぞれについて、整流平滑化の素子とインダクタ電流遮断用のスイッチング回路(IGBT1など)を設け、スナバ回路と保護用素子(バリスタなど)をこれらそれぞれに設けることにより、同様の作用効果が得られる。
【0064】
また、上述した具体例に関しては、スパッタを例に挙げて説明したが、本発明の電源はスパッタに限定されるものではなく、マグネトロンの発振用電源としても同様に用いて同様の作用効果が得られる。すなわち、マグネトロンに順方向電力を供給して発振動作を生じさせ、何らかの原因により発振条件が変動して負荷インピーダンスが急激に上昇した場合にも、それぞのスイッチング回路(IGBT1、IGBT2)は、確実に保護される。さらに、突発的な短絡電流が生じた場合にも、上述したアーク放電遮断動作と同様の動作により、迅速に電流を遮断することができる。
【0065】
(第2の実施の形態)
次に、本発明の第2の実施の形態として、アーク放電などの短絡的な突発電流が発生した時にインバータ電流を遮断するスイッチを設けた電源について説明する。
【0066】
図2は、本実施形態の電源を表す模式図である。同図については、図1に関して前述したものと同様の要素については同一の符号を付して詳細な説明は省略する。
【0067】
本実施形態においても、インバータの整流出力毎にインダクタを設け、その出力にIGBTが接続されている。すなわち、トランスT1のインバータ出力は、整流器DB1により整流され、その電流はインダクタL1により平滑化される。
【0068】
同様に、トランスT2のインバータ出力は、整流器DB2により整流され、その電流はインダクタL2により平滑化される。
【0069】
そして、これらインバータに、スイッチング回路(IGBT1、IGBT2)が設けられ、閉回路を形成するようにされている。また、これらスイッチング回路の後段には、スナバ回路(CS1、CS2、DS1、DS2、RS1、RS2)とバリスタ(ZR1、ZR2)が設けられ、過電圧からスイッチング回路を保護する。
【0070】
さらに、本実施形態においては、アーク放電などの短絡的な電流が発生した時に、アークセンサ(AS)により検出して、インバータ電流を遮断するためのスイッチング回路Q5、Q6が設けられている。
【0071】
以下、本実施形態の電源の動作について、スパッタを例に挙げて説明する。
【0072】
まず、スパッタ用電力としては、第1及び第2のインバータからの電力がチャンバに供給される。すなわち、直流電源DC1、スイッチング回路Q1、Q3、トランスT1により構成される第1のインバータ出力N1は、整流器DB1及びインダクタL1で整流平滑してチャンバへ供給される。また同様に、直流電源DC1、スイッチング回路Q2、Q4、トランスT2により構成される第2のインバータ出力N2は、整流器DB2及びインダクタL2で整流平滑してチャンバへ供給される。
【0073】
スパッタ処理する時は、これらインバータを起動し、整流したインバータ電流を断続するスイッチング回路Q5・6を閉じ、さらにインダクタ電流を短絡するスイッチング回路IGBT1、IGBT2は開く。この状態で、インバータ出力をチャンバに供給する。
【0074】
一方、スパッタ中にアークセンサASがアーク放電を検出すると、制御回路DR1〜DR4に指令を送ることにより、スイッチング回路IGBT1、IGBT2を閉じ、スイッチング回路Q5、Q6を開く。これにより、逆バイアス電圧源DC2から、IGBT2、IGBT1、DA1、DA2、チャンバ、DC2という閉回路でアーク電流を急速に遮断することができる。
【0075】
さらにこの時、インダクタL1、L2に蓄積された電流エネルギーは、それぞれ、ダイオードD1とスイッチング回路IGBT1、ダイオードD2とスイッチング回路IGBT2で構成される短絡回路により保存することができる。
【0076】
所定時間の間、スパッタ電流を遮断したら、制御回路DR1〜DR4に指令を出して、IGBT1、IGBT2を開き、スイッチング回路Q5、Q6を閉じて、チャンバへのスパッタ電流の供給を再開する。
【0077】
また、スパッタ中に何らか原因でプラズマが消失して負荷インピーダンスが上昇すると、インダクタが逆起電圧を発生するが、インダクタと並列に設けられたスナバ回路(DS1、DS2とCS1、CS2とRS1、RS2)およびバリスタZR1、ZR2により電気回路が保護される。
【0078】
これらスナバ回路のコンデンサCS1・2に充電された電圧は、放電抵抗RS1、RS2により放電される。
【0079】
以上説明したように、本実施形態においても、複数のインバータのそれぞれに平滑整流素子とスイッチング回路を設け、さらにスナバ回路とバリスタをそれぞれ設けることにより、いずれかの電気部品にして電圧が集中することを回避でき、過電圧を確実に抑止できる。
【0080】
また同時に、保護用のコンデンサを設けることく、過電圧によるこれらスイッチング回路の破損などを確実に阻止でき、同時に保護用コンデンサの追加によるアーク被害の増大も防ぐことができる。
【0081】
またさらに、本実施形態においては、アーク発生時に、スイッチング回路Q5、Q6によりインバータ電流を確実に遮断し、同時に、スイッチング回路IGBT1、IGBT2、ダイオードD1、D2による迂回路を形成することにより、インダクタL1、L2の電流エネルギーを保存できる。従って、再度のスパッタ電力の投入を迅速に開始できる点で有利である。
【0082】
また、上述した具体例に関しては、スパッタを例に挙げて説明したが、本発明の電源はスパッタに限定されるものではなく、マグネトロンの発振用電源としても同様に用いて同様の作用効果が得られる。
【0083】
(第3の実施の形態)
次に、本発明の第3の実施の形態として、インバータ電流やインダクタ電流を遮断するための制御回路の電源をスナバ回路から供給する電源について説明する。
【0084】
すなわち、前述した第2実施形態の電源の場合、スイッチング回路(IGBT1、IGBT2)やスイッチング回路(Q5、Q6)を駆動するための制御回路(DR1〜DR4)が設けられている。このため、これら制御回路のそれぞれを動作させるために直流電圧源(Vcc)が必要となる。
【0085】
これらの直流電圧源(Vcc)のそれぞれは、絶縁しなければならない。また、これらの直流電圧源(Vcc)は、電源に入力する商用周波数の交流電源やインバータ出力をトランスで絶縁、降圧し、しかる後に整流、平滑化、定電圧化するものとして構成するが、電気回路としての構成は、大きく、且つ重いものとなりやすい。
【0086】
そして、本発明の場合、これらの直流電圧源(Vcc)は、インバータの数に応じて必要とされるため、例えば、5段構成あるいはそれ以上のように多数のインバータを設けた電源は、大型で複雑なものとなる。
【0087】
これに対して、本実施形態においては、これら直流電圧源を、スイッチング回路に並設したスナバ回路から供給することにより、構造を簡略化できる電源を提供する。
【0088】
図3は、本実施形態にかかる電源の要部を表す模式図である。同図については、図1及び図2に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【0089】
本実施形態の電源の特徴を列挙すると、以下の如くである。
【0090】
まず、インバータのインダクタ(L1、L2)毎に設けたスナバ回路の放電回路(RS1、RS2)と直列に定電圧回路(CD1、ZD1など)を設け、この定電圧源をインダクタ電流短絡用のスイッチング回路(IGBT1、IGBT2)及びインバータ電流を遮断するスイッチング回路(Q5)を制御する回路の電源とする。
【0091】
また、スナバ回路の挿入位置を、インバータ出力の整流器(DB1、DB2)とインダクタ(L1、L2)とからなる直列回路に対して並列にすることにより、スナバ回路のコンデンサ(CS1、CS2)を、電源出力が無くても充電できるようにする。つまり、スナバ回路は、インダクタ出力の短絡用のスイッチング回路(IGBT1、IGBT2)に対して並列に接続され、且つ、インバータ出力遮断用のスイッチング回路(Q5、Q6)を含まない閉回路をインバータ出力との間で形成するように接続される。このようにすれば、スイッチング回路(Q5、Q6)が開状態においても、スナバ回路のコンデンサ(CS1、CS2)を充電することが可能となる。
【0092】
一方、逆バイアス電圧源(DC2)に放電回路(RS3)と定電圧回路を設け、インバータ電流を遮断するスイッチング回路(Q6)の制御回路の電源とする。
【0093】
以上説明した特徴に対応して、本実施形態においては、回路構成上、以下に列挙した特徴を有する。
【0094】
まず、スナバ回路(DS1、DS2とCS1、CS2とRS1、RS2)のダイオード(DS1、DS2)を接続する個所を、インバータ出力を整流するダイオード・ブリッジ(DB1、DB2)と、このダイオード・ブリッジの出力電流を遮断するスイッチング回路(Q5、Q6)との接続点とする。
【0095】
また、スナバ回路の放電抵抗(RS1、RS2)の放電経路に、定電圧ダイオード(ZD1、ZD2)と平滑化コンデンサ(CD1、CD2)との並列接続回路を設け、コンデンサCD1の電圧をスイッチング回路IGBT1の制御回路(DR1)の直流電圧源とし、コンデンサCD2の電圧をスイッチング回路IGBT2とスイッチング回路Q5の制御回路(DR2、DR3)の直流電圧源とする。
【0096】
また、逆バイアス電圧源DC2に放電抵抗(RS3)を設けて、その放電経路に、定電圧ダイオード(ZD3)と平滑化コンデンサ(CD3)との並列接続回路を設け、コンデンサCD3の電圧をスイッチング回路Q6の制御回路(DR4)の直流電圧源とする。
【0097】
以下、本実施形態の電源の動作について、スパッタを例に挙げて説明する。
【0098】
まず、インバータが起動する前は、スナバ・コンデンサ(CS1、CS2)およびコンデンサDC2の電圧はゼロなので、スイッチング回路(IGBT1、IGBT2、Q5、Q6)の各制御回路(DR1〜DR4)の電源も電圧が無く各スイッチング回路は開状態である。
【0099】
逆バイアス電圧源DC2が起動すると、コンデンサCD3が放電抵抗RS3〜CD3を通る電流により充電される。そして、コンデンサCD3の電圧が上昇すると、スイッチング回路Q6の制御回路(DR4)が動作してスイッチング回路Q6を閉じる。
【0100】
また、インバータが起動すると、ダイオードDB1、DB2が電圧を出力し、スナバ・コンデンサ(CS1、CS2)が、DB1〜DS1〜CS1〜L1〜DB1、および、DB2〜DS2〜CS2〜L2〜DB2を通る電流によってそれぞれ充電される。
【0101】
スナバ・コンデンサ(CS1、CS2)の電圧が上昇すると、コンデンサCD1、CD2が、それぞれ、放電抵抗RS1〜CD1、放電抵抗RS2〜CD2を通る電流により充電される。そして、コンデンサCD1の電圧が上昇すると、スイッチング回路IGBT1の制御回路DR1が機能し、CD2の電圧が上昇するとIGBT2とQ5の制御回路(DR2、DR3)が機能し、スイッチング回路Q5を閉じて電源からの出力を開始する。このようにしてスイッチング回路Q5とQ6の両方が閉じると、電源が最大電圧を出力する。
【0102】
一方、放電中に何らかの原因でプラズマが消失して出力電流が無くなると、負荷インピーダンスが上昇して、インダクタ(L1、L2)に過電圧が生ずる。しかし、この電流は、L1〜DB1〜DS1〜CS1〜L1、および、L2〜DB2〜DS2〜CS2〜L2という経路でスナバ・コンデンサCS1、CS2をそれぞれ充電するので、過電圧にはならない。
【0103】
スナバ・コンデンサ(CS1、CS2)を充電した後に、さらに電圧が上昇すると、バリスタZR1、ZR2において放電が生ずるため、この放電電圧で更なる電流迂回路が構成され過電流を制限することができる。
【0104】
一方、スパッタ中にアークセンサASがアーク放電を検出した場合の動作は、第2実施形態に関して前述した電源と同様である。すなわち、アークを検出すると、制御回路DR1〜DR4に指令を送ることにより、スイッチング回路IGBT1、IGBT2を閉じ、スイッチング回路Q5、Q6を開く。これにより、逆バイアス電圧源DC2から、IGBT2、IGBT1、DA1、DA2、チャンバ、DC2という閉回路でアーク電流を急速に遮断することができる。
【0105】
さらにこの時、インダクタL1、L2に蓄積された電流エネルギーは、それぞれ、ダイオードD1とスイッチング回路IGBT1、ダイオードD2とスイッチング回路IGBT2で構成される短絡回路により保存することができる。
【0106】
所定時間の間、スパッタ電流を遮断したら、制御回路DR1〜DR4に指令を出して、IGBT1、IGBT2を開き、スイッチング回路Q5、Q6を閉じて、チャンバへのスパッタ電流の供給を再開する。
【0107】
以上説明したように、本実施形態によれば、インバータ電流を断続するスイッチング回路(Q5、Q6)や、インダクタ電流を短絡し且つ逆バイアス電圧源を出力するスイッチング回路(IGBT1、IGBT2)の制御回路(DR1〜DR4)を動作させるための電源をスナバ回路から与えることができる。
【0108】
その結果として、商用周波数のトランスや制御電源用インバータや整流器などの電気部品が不要になり、電源の軽量化、小型化が可能になる。
【0109】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【0110】
例えば、上述した具体例に関しては、スパッタ用電源を例に挙げて説明したが、本発明の電源はスパッタに限定されるものではなく、マグネトロンの発振用電源としても同様に用いて同様の作用効果が得られる。
【0111】
図4は、本発明の電源をマグネトロンの発振に用いた構成を例示する概念図である。
【0112】
すなわち、図1乃至図3に関して前述した本発明の電源110は、マグネトロン200を駆動する電源としても用いることができる。
【0113】
すなわち、図4は、マグネトロンを用いたマイクロ波発生システムを表す。本発明の電源110は、所定の直流高電圧をマグネトロン200に印加して発振させる。マグネトロン200の発振により生じたマイクロ波電力は、導波管を伝送路としてアイソレータ310、マイクロ波センサ320、マイクロ波整合器340を介して、負荷500に供給される。また、センサ320からはフィードバック信号FSが、電源110のインバータに与えられ、マイクロ波の出力電力の制御が行われる。
【0114】
このようなシステムの場合にも、マグネトロン200に順方向電力を供給して発振動作を生じさせ、何らかの原因により発振条件が変動して負荷インピーダンスが急激に上昇した場合にも、電源110のスイッチング回路(IGBT1、IGBT2)は確実に保護される。さらに、マグネトロン200において突発的な短絡的電流が生じた場合にも、電源110は、上述したアーク放電遮断動作と同様の動作により、迅速に電流を遮断することができる。
【0115】
また一方、本発明の電源、スパッタ用電源及びスパッタ装置における各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択採用したものも、本発明の要旨を包含する限り本発明の範囲に包含される。
【0116】
より具体的には、例えば、スイッチング回路としてMOSトランジスタやIGBT(Insulated Gate Bipolar Transistor)の記号により例示したものや、保護用素子としてバリスタの記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。
【0117】
また、同様に、インバータやスナバ回路の具体的な構成や、ダイオード、抵抗、トランジスタをはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。
【0118】
またさらに、本発明は、2つのインバータを設けた電源には限定されず、すなわち3つあるいはそれ以上のインバータを設けたいわゆる「多段インバータ構成」を有する電源についても同様に適用して同様の作用効果を得ることができる。
【0119】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電源、スパッタ用電源及びスパッタ装置は本発明の範囲に包含される。
【0120】
【発明の効果】
以上説明したように、本発明によれば、負荷インピーダンスの急激な上昇に対して電気素子の破損などを回避し、且つ、迅速且つ確実にアーク放電などの短絡電流を遮断でき、しかも、小型化や軽量化も実現可能な電源、スパッタ電源及びスパッタ装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図1】本発明の第1実施形態のスパッタ用電源の要部を表す模式図である。
【図2】本発明の第2実施形態のスパッタ用電源を表す模式図である。
【図3】本発明の第3実施形態にかかるスパッタ用電源の要部を表す模式図である。
【図4】本発明の電源をマグネトロン発振用電源として用いた構成を例示する概念図である。
【図5】DC(direct current)スパッタ装置の要部構成を表す模式図である。
【図6】本発明者が本発明に至る過程で試作したスパッタ用電源を表す模式図である。
【符号の説明】
100 基板
101 真空チャンバ
104 ターゲット
106 真空排気ポンプ
107 ガス供給源
108 グロー放電
110 電源(スパッタ用電源、マグネトロン用電源)
120A、120B ケーブル
150 アーク放電
200 マグネトロン
310 アイソレータ
320 センサ
340 整合器
500 負荷
AS アークセンサ
CB、CD1〜3、CS1、2 コンデンサ
D0 逆アーク防止ダイオード
D1、2、DS1、2 ダイオード
DB1〜3 整流器
DC、DC1 直流電源
DC2 逆バイアス電圧源
DR1〜DR4 制御回路
FS フィードバック信号
IGBT1,IGBT2 スイッチング回路
INV1、2 インバータ
L1、L2 インダクタ
N1、N2 インバータ出力
Q1〜6 スイッチング回路
RS1、2 放電抵抗(放電回路)
SNB スナバ回路
T1〜T3 トランス
ZR1、2 バリスタ

Claims (16)

  1. 複数のインバータ出力と、
    前記複数のインバータ出力のそれぞれに設けられた整流手段と、
    前記複数のインバータ出力のそれぞれに設けられたインダクタと、
    前記複数のインバータ出力のそれぞれに設けられた第1のスイッチング回路と、
    逆バイアス用電源と、
    を備え、
    前記複数のインバータ出力のそれぞれにおける前記第1のスイッチング回路を開状態とし、前記複数のインバータ出力に設けられた前記整流手段と前記インダクタとを直列に結合することにより前記複数のインバータ出力を直列に結合した順方向電力を出力し、
    前記第1のスイッチング回路を閉状態として、前記複数のインバータ出力のそれぞれについて、前記インダクタと前記第1のスイッチング回路とによる閉回路を形成し、前記逆バイアス用電源から前記順方向電力とは逆極性の逆方向電圧を出力することを特徴とする電源。
  2. 前記複数のインバータ出力のそれぞれは、第2のスイッチング回路をさらに備え、
    前記第2のスイッチング回路を閉状態として前記順方向電力を出力し、
    前記第1のスイッチング回路が前記閉状態の時に、前記第2のスイッチング回路を開状態として、前記複数のインバータ出力のそれぞれを遮断することを特徴とする請求項1記載の電源。
  3. 前記インダクタと前記第1のスイッチング回路との直列接続回路の両端に並列に接続された第2の整流素子をさらに備え、
    前記第1のスイッチング回路が前記閉状態の時に、前記インダクタと前記第1のスイッチング回路と前記第2の整流素子とによる短絡回路が形成され、前記順方向電力の出力の際に前記インダクタを流れる電流が前記整流素子を順方向電流として流れて保存されることを特徴とする請求項1または2に記載の電源。
  4. 前記複数のインバータ出力のそれぞれは、
    直流電源と、
    前記直流電源からの直流出力をスイッチングするスイッチング手段と、
    前記スイッチング手段から分配された複数の1次側結線と、
    前記複数の1次側結線のそれぞれに対応して変圧器の2次側に設けられた複数の2次側結線と、
    を有する多段インバータにおける前記複数の2次側結線のそれぞれから得られることを特徴とする請求項1〜3のいずれか1つに記載の電源。
  5. コンデンサと、前記コンデンサを放電する放電手段と、前記コンデンサに直列に接続され前記順方向電力の電流方向を順方向とする整流素子と、を有する回路が、前記第1のスイッチング回路のそれぞれ対して並列に接続されてなることを特徴とする請求項1〜4のいずれか1つに記載の電源。
  6. 前記放電手段は、前記コンデンサに並列に接続された抵抗素子を含むことを特徴とする請求項5記載の電源。
  7. 前記コンデンサに並列に接続された電圧制限回路をさらに備えたことを特徴とする請求項5または6に記載の電源。
  8. 前記電圧制限回路は、バリスタまたは定電圧ダイオードの少なくともいずれかを含むことを特徴とする請求項5または6に記載の電源。
  9. 前記放電手段を流れる電流によって前記第1のスイッチング回路が駆動されることを特徴とする請求項5、7及び8のいずれか1つに記載の電源。
  10. 前記放電手段を流れる電流によって前記第2のスイッチング回路が駆動されることを特徴とする請求項5、7及び8のいずれか1つに記載の電源。
  11. 前記逆バイアス用電源から流れる電流によって少なくとも前記第2のスイッチング回路のいずれかが駆動されることを特徴とする請求項9または10に記載の電源。
  12. 前記放電手段は、前記コンデンサに直列に接続された抵抗素子を含むことを特徴とする請求項9〜11のいずれか1つに記載の電源。
  13. 前記第1及び第2のスイッチング回路のそれぞれは、トランジスタを有し、
    前記電流によって充電されたコンデンサを定電圧電源とした制御回路から供給される制御信号により前記トランジスタの動作が制御されることを特徴とする請求項9〜12のいずれか1つに記載の電源。
  14. 前記インダクタと、前記整流手段と、前記コンデンサと、前記整流素子と、は、前記第2のスイッチング回路を含まない閉回路を形成することを特徴とする請求項9〜13のいずれか1つに記載の電源。
  15. 請求項1〜14のいずれか1つに記載の電源を備え、
    前記順方向電力をスパッタ用電力として出力することを特徴とするスパッタ用電源。
  16. 大気圧よりも減圧された雰囲気を維持可能な真空チャンバと、
    請求項15記載のスパッタ用電源と、
    を備え、
    前記スパッタ用電力を前記真空チャンバに供給することによりスパッタを実施し、
    真空チャンバ内において発生する前記アーク放電を前記逆方向電圧により遮断することを特徴とするスパッタ装置。
JP2002159005A 2002-05-31 2002-05-31 電源、スパッタ用電源及びスパッタ装置 Expired - Fee Related JP4212831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002159005A JP4212831B2 (ja) 2002-05-31 2002-05-31 電源、スパッタ用電源及びスパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002159005A JP4212831B2 (ja) 2002-05-31 2002-05-31 電源、スパッタ用電源及びスパッタ装置

Publications (2)

Publication Number Publication Date
JP2004007885A JP2004007885A (ja) 2004-01-08
JP4212831B2 true JP4212831B2 (ja) 2009-01-21

Family

ID=30428961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002159005A Expired - Fee Related JP4212831B2 (ja) 2002-05-31 2002-05-31 電源、スパッタ用電源及びスパッタ装置

Country Status (1)

Country Link
JP (1) JP4212831B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000919B2 (ja) * 2006-04-10 2012-08-15 四変テック株式会社 直流電源装置
JP5112921B2 (ja) * 2008-03-21 2013-01-09 新電元工業株式会社 スパッタ装置用電源回路
JP5532720B2 (ja) * 2008-07-23 2014-06-25 学校法人日本大学 同軸磁化プラズマ生成装置
JP5363177B2 (ja) * 2009-04-16 2013-12-11 オリジン電気株式会社 真空負荷用電源
JP5363281B2 (ja) * 2009-11-25 2013-12-11 株式会社アルバック 電源装置
US11296529B2 (en) 2018-05-21 2022-04-05 Scandinova Systems Ab Output rectifier and arrangement comprising an output rectifier
CN112187032B (zh) * 2019-07-04 2022-03-15 台达电子工业股份有限公司 电源供应装置及其操作方法

Also Published As

Publication number Publication date
JP2004007885A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
US8467211B2 (en) Bipolar pulsed power supply and power supply apparatus having plurality of bipolar pulsed power supplies
US8033246B2 (en) Arc suppression
US6794951B2 (en) Solid state RF power switching network
US7514935B2 (en) System and method for managing power supplied to a plasma chamber
US9147555B2 (en) Arc extinction arrangement and method for extinguishing arcs
US7898238B2 (en) Generating an output DC voltage with a boost converter having a controlled pulse-duty factor
US5882492A (en) A.C. plasma processing system
JP5399563B2 (ja) 直流電源装置
JP2009284732A5 (ja)
JP4212831B2 (ja) 電源、スパッタ用電源及びスパッタ装置
US3401303A (en) Circuit closing and interrupting apparatus
US8734627B2 (en) Power supply apparatus
JP5186281B2 (ja) バイポーラパルス電源及びこのバイポーラパルス電源を複数台並列接続してなる電源装置
JP2019036405A (ja) 電源装置および遮断スイッチ回路
JP4129860B2 (ja) 電源、スパッタ用電源及びスパッタ装置
JP4100938B2 (ja) アーク遮断回路、スパッタ用電源及びスパッタ装置
KR20240033002A (ko) 펄스-테스트 능력을 갖춘 직렬 z-소스 회로 차단기
JP2004064817A (ja) 電源、スパッタ用電源及びスパッタ装置
JP4114857B2 (ja) 電源、スパッタ用電源及びスパッタ装置
JP2004194420A (ja) 電源、電源システム、スパッタリング用電源及びスパッタリング装置
JP3505514B2 (ja) 電源回路
JP2004229401A (ja) 電源、スパッタ用電源及びスパッタ装置
JP5172135B2 (ja) 真空装置
FI62916C (fi) Koronageneratoranordning
TWI506664B (zh) 離子束源及用以濺射非傳導材料之裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4212831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees