JP4211609B2

JP4211609B2 - Thin film transistor manufacturing method

Info

Publication number: JP4211609B2
Application number: JP2004005520A
Authority: JP
Inventors: 光敏宮坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-01-13
Filing date: 2004-01-13
Publication date: 2009-01-21
Anticipated expiration: 2016-07-11
Also published as: JP2004140407A

Description

本発明は、液晶ディスプレイのアクティブマトリクス基板などに構成する薄膜トランジスタの製造方法に関するものである。更に詳しくは、本発明は、薄膜トランジスタの下地保護膜やゲート絶縁膜から固定電荷を除去するための技術に関するものである。 The present invention relates to a method of manufacturing a thin film transistor configured on an active matrix substrate of a liquid crystal display. More particularly, the present invention relates to a technique for removing fixed charges from a base protective film and a gate insulating film of a thin film transistor.

薄膜トランジスタ（以下、ＴＦＴという。）を用いた薄膜装置などでは基板の表面側に絶縁膜を形成する工程が何度かある。たとえば液晶ディスプレイのアクティブマトリクス基板の製造工程では、基板上に下地保護膜や薄膜トランジスタのゲート絶縁膜をプラズマＣＶＤ法（プラズマ化学気相堆積法）やスパッタ法などで形成する。 In a thin film device using a thin film transistor (hereinafter referred to as TFT), there are several steps of forming an insulating film on the surface side of the substrate. For example, in the manufacturing process of an active matrix substrate of a liquid crystal display, a base protective film and a gate insulating film of a thin film transistor are formed on the substrate by plasma CVD (plasma chemical vapor deposition) or sputtering.

しかし、半導体膜に接する下地保護膜やゲート絶縁膜などをプラズマＣＶＤ法やスパッタ法などで形成すると、これらの絶縁膜中に固定電荷が生じやすく、このような固定電荷の存在はＴＦＴの電気的特性を低下させるという問題点がある。たとえば図７に示すように、基板１０上の下地保護膜１１に固定電荷が存在すると、その表面に形成したチャネル領域１７では下地保護膜１１と接する部分に余分なチャネル１７０（いわゆるバックチャネル）が形成され、オフリーク電流が増大する原因となる。このような現象はチャネル領域１７が薄い程顕著である。また、ＴＦＴのソース・ドレイン領域１６から注入された電荷が下地保護膜１１やゲート絶縁膜１３の固定電荷と結合することがあるが、このような挙動は時間的に変化するため、ＴＦＴの電気的特性に経時的変化が現れてしまう。 However, when a base protective film, a gate insulating film, or the like that is in contact with the semiconductor film is formed by plasma CVD or sputtering, fixed charges are likely to be generated in these insulating films. There is a problem of deteriorating characteristics. For example, as shown in FIG. 7, when a fixed charge is present in the underlying protective film 11 on the substrate 10, an extra channel 170 (so-called back channel) is formed in a portion in contact with the underlying protective film 11 in the channel region 17 formed on the surface. As a result, the off-leakage current increases. Such a phenomenon becomes more prominent as the channel region 17 is thinner. Further, the charge injected from the source / drain region 16 of the TFT may be combined with the fixed charge of the base protective film 11 and the gate insulating film 13, but such behavior changes with time, so Changes over time in the physical characteristics.

そこで、本発明の課題は、ＴＦＴの下地保護膜やゲート絶縁膜などといった絶縁膜から固定電荷を除去することが可能なＴＦＴの製造方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a TFT manufacturing method capable of removing fixed charges from an insulating film such as a base protective film or a gate insulating film of the TFT.

上記課題を解決するため、本発明に係る薄膜トランジスタの製造方法では、基板上に半
導体膜を形成する工程と、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート
絶縁膜を９５〜１００℃の電解液中に浸漬した後、純水中に浸漬することによって前記ゲ
ート絶縁膜から固定電荷を除去する工程とを有することを特徴とする。
In order to solve the above-described problems, in the method for manufacturing a thin film transistor according to the present invention , a half-layer is formed on a substrate.
Forming a conductive film; forming a gate insulating film on the semiconductor film; and the gate.
The insulating film is immersed in an electrolytic solution at 95 to 100 ° C.
And a step of removing fixed charges from the gate insulating film.

本発明では絶縁膜形成工程において形成した絶縁膜を液中に浸漬することによって絶縁膜から固定電荷を除去しているため、この絶縁膜をＴＦＴの下地保護膜やゲート絶縁膜に用いた場合には絶縁膜中への電荷の注入が起こりにくい分、ＴＦＴの電気的特性において経時的な安定性が向上する。また、固定電荷を除去した絶縁膜をＴＦＴの下地保護膜に用いた場合にはチャネル領域にバックチャネルが形成されることがないので、オフリーク電流を低減できる。一方、固定電荷を除去した絶縁膜をＴＦＴのゲート絶縁膜に用いた場合には、ドレイン端への電子などの注入がない分、絶縁耐圧が向上する。よって、ＴＦＴの初期的な電気的特性も向上する。さらに、固定電荷を除去する方法として液中への浸漬という方法を採用しているので、基板に形成した絶縁膜全体を一括して処理でき、簡単な工程で済むという利点もある。 In the present invention, since the fixed charge is removed from the insulating film by immersing the insulating film formed in the insulating film forming step in the liquid, when this insulating film is used as a base protective film or a gate insulating film of a TFT Since the electric charge is less likely to be injected into the insulating film, the stability over time of the electrical characteristics of the TFT is improved. In addition, when an insulating film from which fixed charges are removed is used as a base protective film of a TFT, a back channel is not formed in the channel region, so that off-leakage current can be reduced. On the other hand, when an insulating film from which fixed charges have been removed is used as a gate insulating film of a TFT, the withstand voltage is improved because electrons are not injected into the drain end. Therefore, the initial electrical characteristics of the TFT are also improved. Furthermore, since a method of immersion in a liquid is adopted as a method for removing the fixed charges, there is an advantage that the entire insulating film formed on the substrate can be processed in a lump, and a simple process is sufficient.

本発明では前記固定電荷除去工程を行った後に、酸化性ガス含有雰囲気中で前記絶縁膜に熱処理を行うことが好ましい。このような熱処理を行うと、絶縁膜は焼き締めされて緻密化し、かつシリコン原子と酸素原子との結合は弱くて不安定な状態から強くて安定な状態となる。また、絶縁膜中では禁制帯中の電子やホールに対するトラップ準位が減少する。それ故、ＴＦＴの電気的特性は初期的および経時的の双方においてさらに向上する。 In the present invention, it is preferable that the insulating film is subjected to a heat treatment in an oxidizing gas-containing atmosphere after the fixed charge removing step. When such heat treatment is performed, the insulating film is baked and densified, and the bond between silicon atoms and oxygen atoms is changed from a weak and unstable state to a strong and stable state. In the insulating film, trap levels for electrons and holes in the forbidden band are reduced. Therefore, the electrical characteristics of the TFT are further improved both initially and over time.

本発明において前記固定電荷除去工程では、前記絶縁膜を電解液中または純水中のいず
れかに浸漬する。また、本発明の前記固定電荷除去工程では前記絶縁膜を電解液中に浸漬
した後、純水中に浸漬する。この場合に前記液中には気体を吹き込んで該液をバブリング
しながら前記絶縁膜を浸漬することが好ましい。
In the present invention, in the fixed charge removing step, the insulating film is immersed in either an electrolytic solution or pure water. Further, in the fixed charge removal step of the present invention after immersing the dielectric film in the electrolytic solution, immersed in pure water. In this case, it is preferable to immerse the insulating film while bubbling gas by blowing a gas into the liquid.

本発明において前記絶縁膜形成工程では、前記絶縁膜をプラズマＣＶＤ法やスパッタ法により形成する。このようなプラズマを利用して絶縁膜を形成する成膜方法では低圧ＣＶＤ法などに比較して絶縁膜中に固定電荷が生じやすい分、本発明を適用したときの効果が顕著である。 In the present invention, in the insulating film forming step, the insulating film is formed by a plasma CVD method or a sputtering method. In such a film forming method that uses plasma to form an insulating film, the effect of applying the present invention is remarkable because fixed charges are likely to be generated in the insulating film as compared with low-pressure CVD or the like.

以上説明したように、本発明に係るＴＦＴの製造方法では、絶縁膜を液中に浸漬するこ
とによって絶縁膜から固定電荷を除去することに特徴を有する。本発明によれば、固定電
荷を除去した絶縁膜をＴＦＴのゲート絶縁膜に用いているので、絶縁膜中への電荷の注入
が起こりにくい分、ＴＦＴの電気的特性において経時的な安定性が向上する。また、固定
電荷を除去した絶縁膜をＴＦＴのゲート絶縁膜に用いているので、ドレイン端への電子な
どの注入がない分、絶縁耐圧が高い。よって、ＴＦＴの初期的な電気的特性も向上する。
さらに、固定電荷を除去する方法として液中への浸漬という方法を採用しているので、基
板に形成した絶縁膜全体を一括して処理でき、簡単な工程で済むという利点もある。
As described above, the TFT manufacturing method according to the present invention is characterized in that the fixed charges are removed from the insulating film by immersing the insulating film in the liquid . According to the present invention, since an insulating film obtained by removing the fixed charge is used to Gate insulating film of the TFT, min hardly causes charge injection into the insulating film, over time stable in electrical characteristics of the TFT Improves . Also, since the insulating film obtained by removing the fixed charge is used for the gate insulating film of the TFT, min no injection of such electrons into the drain end, high withstand voltage. Therefore, the initial electrical characteristics of the TFT are also improved.
Furthermore, since a method of immersion in a liquid is adopted as a method for removing the fixed charges, there is an advantage that the entire insulating film formed on the substrate can be processed in a lump, and a simple process is sufficient.

本発明において固定電荷除去工程を行った後に酸化性ガス含有雰囲気中で絶縁膜に熱処理を行うと、絶縁膜は焼き締めされて緻密化し、かつシリコン原子と酸素原子との結合は弱くて不安定な状態から強くて安定な状態となる。また、絶縁膜では禁制帯中の電子やホールに対するトラップ準位が減少する。それ故、ＴＦＴの初期的な電気的特性、およびその経時的な安定性がさらに向上する。 In the present invention, when the insulating film is heat-treated in an oxidizing gas-containing atmosphere after performing the fixed charge removing step, the insulating film is baked and densified, and the bond between silicon atoms and oxygen atoms is weak and unstable. It becomes a strong and stable state from a normal state. In addition, in the insulating film, trap levels for electrons and holes in the forbidden band are reduced. Therefore, the initial electrical characteristics of the TFT and its stability over time are further improved.

発明の実施の形態BEST MODE FOR CARRYING OUT THE INVENTION

図１、２を参照して本発明の実施の形態を説明する。
An embodiment of the present invention will be described with reference to FIGS .

［第１の実施の形態］
ガラス基板などの表面にＴＦＴを製造する場合には、一般に図１に示すように、ガラス基板などの上にシリコン酸化膜などからなる下地保護膜を形成する下地保護膜形成工程ＳＴ１１、少なくともチャネル領域を構成するシリコン膜を形成する半導体膜形成工程ＳＴ１２、チャネル領域の表面にシリコン酸化膜などからなるゲート絶縁膜を形成するゲート絶縁膜形成工程ＳＴ１３、ゲート絶縁膜の上にタンタル膜などのゲート電極を形成するゲート電極形成工程ＳＴ１４、半導体膜に不純物イオンを導入する不純物導入工程ＳＴ１５、それらの表面を覆うシリコン酸化膜などの層間絶縁膜を形成する層間絶縁膜形成工程ＳＴ１６、層間絶縁膜にコンタクトホールを開けるコンタクトホール形成工程ＳＴ１７、これらのコンタクトホールを介してソース・ドレイン領域に電極を接続させるソース・ドレイン電極形成工程ＳＴ１８をこの順に行う。 [First Embodiment]
When manufacturing a TFT on the surface of a glass substrate or the like, generally as shown in FIG. 1, a base protective film forming step ST11 for forming a base protective film made of a silicon oxide film or the like on the glass substrate or the like, at least the channel region Semiconductor film forming step ST12 for forming a silicon film forming the gate, gate insulating film forming step ST13 for forming a gate insulating film made of a silicon oxide film on the surface of the channel region, and a gate electrode such as a tantalum film on the gate insulating film A gate electrode forming step ST14 for forming an impurity, an impurity introducing step ST15 for introducing impurity ions into the semiconductor film, an interlayer insulating film forming step ST16 for forming an interlayer insulating film such as a silicon oxide film covering the surface thereof, and contact with the interlayer insulating film Contact hole forming step ST17 for opening holes, through these contact holes The source and drain electrode formation step ST18 to connect the electrodes to the source and drain regions performing in this order.

これらの工程によって形成される各薄膜のうち、本発明では下地保護膜およびゲート絶縁膜の膜質を向上させることに特徴を有する。 Among the thin films formed by these steps, the present invention is characterized by improving the film quality of the base protective film and the gate insulating film.

本発明において下地保護膜の膜質を向上させる場合には、基板の表面に下地保護膜（絶縁膜）をプラズマＣＶＤ法やスパッタ法などにより形成した後に（下地保護膜形成工程ＳＴ１１／絶縁膜形成工程）、この下地保護膜を所定の温度に設定した液中に浸漬してこの絶縁膜から固定電荷を除去する固定電荷除去工程ＳＴ２１を行う。 In the present invention, in order to improve the film quality of the base protective film, a base protective film (insulating film) is formed on the surface of the substrate by plasma CVD or sputtering (base protective film forming step ST11 / insulating film forming step). ), A fixed charge removing step ST21 is performed in which the base protective film is immersed in a liquid set at a predetermined temperature to remove fixed charges from the insulating film.

この固定電荷除去工程ＳＴ２１では、下地保護膜を形成した後の基板を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し（電解液浸漬処理Ｔ２１１）、次に基板を純水中に浸漬して基板から上記の電解液を洗い落した後に（純水浸漬処理ＳＴ２１２）、基板に対する乾燥を行う（乾燥処理ＳＴ２１３）。この固定電荷除去工程ＳＴ２１では、下地保護膜を形成した後の基板を電解液に浸漬せずに基板をそのまま純水に浸漬し（純水浸漬処理ＳＴ２１２）、その後に基板に対する乾燥を行ってもよい（乾燥処理ＳＴ２１３）。いずれの場合でも、基板を浸漬する液には水蒸気や炭酸ガスなどを吹き込んで液をバブリングしながら基板の浸漬を行うことが好ましい。 In this fixed charge removal step ST21, the substrate after the base protective film is formed is immersed in an acidic aqueous solution such as a sulfuric acid aqueous solution or a carbonic acid aqueous solution, a neutral aqueous solution, or an alkaline aqueous solution such as an ammonia aqueous solution (electrolyte immersion treatment T211). Next, after immersing the substrate in pure water to wash out the electrolyte from the substrate (pure water immersion treatment ST212), the substrate is dried (drying treatment ST213). In the fixed charge removal step ST21, the substrate after the base protective film is formed is not immersed in the electrolytic solution, but is immersed in pure water as it is (pure water immersion treatment ST212), and then the substrate is dried. Good (drying process ST213). In any case, it is preferable to immerse the substrate while bubbling the liquid by blowing water vapor or carbon dioxide gas into the liquid in which the substrate is immersed.

そして、下地保護膜の表面に非晶質、結晶質、或いはそれらの混晶質のシリコン膜などといった半導体膜を形成する（半導体膜形成工程ＳＴ１２）。続いてレーザアニールなどを行い、半導体膜を結晶化させる場合がある（結晶化工程ＳＴ２０）。 Then, a semiconductor film such as an amorphous, crystalline, or mixed crystalline silicon film is formed on the surface of the base protective film (semiconductor film forming step ST12). Subsequently, laser annealing or the like may be performed to crystallize the semiconductor film (crystallization step ST20).

次に半導体膜の表面に、プラズマＣＶＤ法やスパッタ法などによりゲート絶縁膜を形成する（ゲート絶縁膜形成工程ＳＴ１３／絶縁膜形成工程）。 Next, a gate insulating film is formed on the surface of the semiconductor film by plasma CVD or sputtering (gate insulating film forming step ST13 / insulating film forming step).

本発明においてゲート絶縁膜の膜質を向上させるときには、このゲート絶縁膜を所定の温度に設定した液中に浸漬してこの絶縁膜から固定電荷を除去する固定電荷除去工程ＳＴ２２を行う。
この固定電荷除去工程ＳＴ２２でも、ゲート絶縁膜を形成した後の基板を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し（電解液浸漬処理ＳＴ２２１）、次に基板を純水中に浸漬して基板から上記の電解液を洗い落した後に（純水浸漬処理ＳＴ２２２）、基板に対する乾燥を行う（乾燥処理ＳＴ２２３）。この固定電荷除去工程ＳＴ２２では、下地保護膜を形成した後の基板を電解液に浸漬せずに基板をそのまま純水に浸漬し（純水浸漬処理ＳＴ２２２）、その後に基板に対する乾燥を行ってもよい（乾燥処理ＳＴ２２３）。いずれの場合でも、基板を浸漬する液には水蒸気や炭酸ガスなどを吹き込んで液をバブリングしながら基板の浸漬を行うことが好ましい。
しかる後にゲート絶縁膜の表面にゲート電極を形成する（ゲート電極形成工程ＳＴ１４）。 In the present invention, when improving the film quality of the gate insulating film, a fixed charge removing step ST22 is performed in which the gate insulating film is immersed in a liquid set at a predetermined temperature to remove fixed charges from the insulating film.
Also in this fixed charge removal step ST22, the substrate after the gate insulating film is formed is immersed in an acidic aqueous solution such as a sulfuric acid aqueous solution or a carbonic acid aqueous solution, a neutral aqueous solution, or an alkaline aqueous solution such as an ammonia aqueous solution (electrolyte immersion treatment ST221). Next, after the substrate is immersed in pure water to wash away the electrolyte from the substrate (pure water immersion treatment ST222), the substrate is dried (drying treatment ST223). In the fixed charge removal step ST22, the substrate after the base protective film is formed is not immersed in the electrolytic solution, but is immersed in pure water as it is (pure water immersion treatment ST222), and then the substrate is dried. Good (drying process ST223). In any case, it is preferable to immerse the substrate while bubbling the liquid by blowing water vapor or carbon dioxide gas into the liquid in which the substrate is immersed.
Thereafter, a gate electrode is formed on the surface of the gate insulating film (gate electrode forming step ST14).

このような工程を経て製造したＴＦＴでは、下地保護膜およびゲート絶縁膜を固定電荷除去工程ＳＴ２１、ＳＴ２２において液中に浸漬することによって、これらの絶縁膜から固定電荷を除去しているので、ＴＦＴを動作させたときに下地保護膜やゲート絶縁膜への電荷の注入が起こりにくい分、ＴＦＴの電気的特性は、経時的な安定性が高い。また、固定電荷を除去した絶縁膜をＴＦＴの下地保護膜に用いているので、チャネル領域にバックチャネルが形成されない。それ故、ＴＦＴのオフリーク電流を低減できる。また、固定電荷を除去した絶縁膜をゲート絶縁膜に用いているので、ドレイン端への電子などの注入がない分、絶縁耐圧が高い。よって、ＴＦＴの初期的な電気的特性も向上する。さらに、固定電荷を除去する方法として液中への浸漬という方法を採用しているので、基板に形成した絶縁膜全体を一括して処理でき、簡単な工程で済むという利点もある。特に本発明では、プラズマＣＶＤ法やスパッタ法により形成した下地保護膜やゲート絶縁膜に対して上記の固定電荷除去工程ＳＴ２１、ＳＴ２２を行っているため、その効果が顕著である。すなわち、プラズマＣＶＤ法やスパッタ法により形成した絶縁膜は、低圧ＣＶＤ法などといった他の成膜法に比較して固定電荷が生じやすい傾向にある分、このような絶縁膜に本発明を適用すると、その効果が顕著である。 In the TFT manufactured through such steps, the fixed charge is removed from these insulating films by immersing the base protective film and the gate insulating film in the liquid in the fixed charge removing steps ST21 and ST22. Since the electric charge is less likely to be injected into the base protective film and the gate insulating film when the is operated, the electrical characteristics of the TFT are highly stable over time. In addition, since the insulating film from which the fixed charges are removed is used as the base protective film of the TFT, no back channel is formed in the channel region. Therefore, the off-leakage current of the TFT can be reduced. In addition, since the insulating film from which the fixed charges are removed is used as the gate insulating film, the withstand voltage is high because electrons are not injected into the drain end. Therefore, the initial electrical characteristics of the TFT are also improved. Furthermore, since a method of immersion in a liquid is adopted as a method for removing the fixed charges, there is an advantage that the entire insulating film formed on the substrate can be processed in a lump, and a simple process is sufficient. In particular, in the present invention, since the above-described fixed charge removal steps ST21 and ST22 are performed on the base protective film and the gate insulating film formed by plasma CVD or sputtering, the effect is remarkable. That is, an insulating film formed by plasma CVD or sputtering tends to generate fixed charges as compared with other film forming methods such as low-pressure CVD, so that the present invention is applied to such an insulating film. The effect is remarkable.

［第２の実施の形態］
本発明でも、図２に示すように、下地保護膜形成工程ＳＴ１１、半導体膜形成工程ＳＴ１２、ゲート絶縁膜形成工程ＳＴ１３、ゲート電極形成工程ＳＴ１４、不純物導入工程ＳＴ１５、層間絶縁膜形成工程ＳＴ１６、コンタクトホール形成工程ＳＴ１７、ソース・ドレイン電極形成工程ＳＴ１８をこの順に行う。 [Second Embodiment]
Also in the present invention, as shown in FIG. 2, a base protective film forming step ST11, a semiconductor film forming step ST12, a gate insulating film forming step ST13, a gate electrode forming step ST14, an impurity introduction step ST15, an interlayer insulating film forming step ST16, contacts The hole forming step ST17 and the source / drain electrode forming step ST18 are performed in this order.

本発明において下地保護膜の膜質を向上させるときには、基板の表面に下地保護膜をプラズマＣＶＤ法やスパッタ法などにより形成した後に（下地保護膜形成工程ＳＴ１１／絶縁膜形成工程）、この下地保護膜を所定の温度に設定した液中に浸漬してこの絶縁膜から固定電荷を除去する固定電荷除去工程ＳＴ２１を行う。 In the present invention, when improving the film quality of the base protective film, the base protective film is formed on the surface of the substrate by plasma CVD or sputtering (base protective film forming step ST11 / insulating film forming step). Is fixed in a liquid set at a predetermined temperature to perform a fixed charge removal step ST21 in which the fixed charges are removed from the insulating film.

この固定電荷除去工程ＳＴ２１では、下地保護膜を形成した後の基板を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し（電解液浸漬処理Ｔ２１１）、次に基板を純水中に浸漬して基板から上記の電解液を洗い落した後に（純水浸漬処理ＳＴ２１２）、基板に対する乾燥を行う（乾燥処理ＳＴ２１３）。この固定電荷除去工程ＳＴ２１では、下地保護膜を形成した後の基板を電解液に浸漬せずに、基板をそのまま純水に浸漬し（純水浸漬処理ＳＴ２１２）、その後に基板に対する乾燥を行ってもよい（乾燥処理ＳＴ２１３）。いずれの場合でも、基板を浸漬する液には水蒸気や炭酸ガスなどを吹き込んで液をバブリングしながら基板の浸漬を行うことが好ましい。 In this fixed charge removal step ST21, the substrate after the base protective film is formed is immersed in an acidic aqueous solution such as a sulfuric acid aqueous solution or a carbonic acid aqueous solution, a neutral aqueous solution, or an alkaline aqueous solution such as an ammonia aqueous solution (electrolyte immersion treatment T211). Next, after immersing the substrate in pure water to wash out the electrolyte from the substrate (pure water immersion treatment ST212), the substrate is dried (drying treatment ST213). In this fixed charge removal step ST21, the substrate after the base protective film is formed is not immersed in the electrolytic solution, but is immersed in pure water as it is (pure water immersion treatment ST212), and then the substrate is dried. (Drying process ST213). In any case, it is preferable to immerse the substrate while bubbling the liquid by blowing water vapor or carbon dioxide gas into the liquid in which the substrate is immersed.

次に本発明では、固定電荷除去工程ＳＴ２１を行った後の下地保護膜を酸素ガスや水蒸気などといった酸化性ガスを含有する雰囲気中で加熱する熱処理工程ＳＴ３１を行う。
そして下地保護膜の表面に、非晶質、結晶質、或いはそれらの混晶質のシリコン膜などといった半導体膜を形成する（半導体膜形成工程ＳＴ１２）。続いてレーザアニールなどを行い、半導体膜を結晶化させる場合がある（結晶化工程ＳＴ２０）。
次に半導体膜の表面にプラズマＣＶＤ法やスパッタ法などによりゲート絶縁膜を形成する（ゲート絶縁膜形成工程ＳＴ１３／絶縁膜形成工程）。 Next, in the present invention, a heat treatment step ST31 is performed in which the base protective film after the fixed charge removal step ST21 is heated in an atmosphere containing an oxidizing gas such as oxygen gas or water vapor.
Then, a semiconductor film such as an amorphous, crystalline, or mixed crystalline silicon film is formed on the surface of the base protective film (semiconductor film forming step ST12). Subsequently, laser annealing or the like may be performed to crystallize the semiconductor film (crystallization step ST20).
Next, a gate insulating film is formed on the surface of the semiconductor film by plasma CVD or sputtering (gate insulating film forming step ST13 / insulating film forming step).

ここで、ゲート絶縁膜の膜質を向上させるときには、このゲート絶縁膜を所定の温度に設定した液中に浸漬してこの絶縁膜から固定電荷を除去する固定電荷除去工程ＳＴ２２を行う。
この固定電荷除去工程ＳＴ２２でも、ゲート絶縁膜を形成した後の基板を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬し（電解液浸漬処理ＳＴ２２１）、次に基板を純水中に浸漬して基板から上記の電解液を洗い落した後に（純水浸漬処理ＳＴ２２２）、基板に対する乾燥を行う（乾燥処理ＳＴ２２３）。この固定電荷除去工程ＳＴ２２では、下地保護膜を形成した後の基板を電解液に浸漬せずに、基板をそのまま純水に浸漬し（純水浸漬処理ＳＴ２２２）、その後に基板に対する乾燥を行ってもよい（乾燥処理ＳＴ２２３）。いずれの場合でも、基板を浸漬する液には水蒸気や炭酸ガスなどを吹き込んで液をバブリングしながら基板の浸漬を行うことが好ましい。 Here, when improving the film quality of the gate insulating film, a fixed charge removing step ST22 is performed in which the gate insulating film is immersed in a liquid set at a predetermined temperature to remove the fixed charges from the insulating film.
Also in this fixed charge removal step ST22, the substrate after the gate insulating film is formed is immersed in an acidic aqueous solution such as a sulfuric acid aqueous solution or a carbonic acid aqueous solution, a neutral aqueous solution, or an alkaline aqueous solution such as an ammonia aqueous solution (electrolyte immersion treatment ST221). Next, after the substrate is immersed in pure water to wash away the electrolyte from the substrate (pure water immersion treatment ST222), the substrate is dried (drying treatment ST223). In this fixed charge removal step ST22, the substrate after the base protective film is formed is not immersed in the electrolytic solution, but is immersed in pure water as it is (pure water immersion treatment ST222), and then the substrate is dried. (Drying process ST223). In any case, it is preferable to immerse the substrate while bubbling the liquid by blowing water vapor or carbon dioxide gas into the liquid in which the substrate is immersed.

次に本発明では、固定電荷除去工程ＳＴ２２を行った後のゲー絶縁膜を酸素ガスや水蒸気などといった酸化性ガスを含有する雰囲気中で加熱する熱処理工程ＳＴ３２を行う。
しかる後に基板に形成したゲート絶縁膜の表面にゲート電極を形成する（ゲート電極形成工程ＳＴ１４）。 Next, in the present invention, a heat treatment step ST32 is performed in which the gate insulating film after the fixed charge removal step ST22 is heated in an atmosphere containing an oxidizing gas such as oxygen gas or water vapor.
Thereafter, a gate electrode is formed on the surface of the gate insulating film formed on the substrate (gate electrode forming step ST14).

このような工程を経て製造したＴＦＴでは、先に説明したように、固定電荷除去工程ＳＴ２２、ＳＴ２３で固定電荷を除去した下地保護膜およびゲート絶縁膜を用いてＴＦＴを形成したので、ＴＦＴの電気的特性は初期的および経時的の双方において向上する。また、固定電荷を除去する方法として液中への浸漬という方法を採用しているので、基板に形成した絶縁膜全体を一括して処理でき、簡単な工程で済むという利点もある。特に、プラズマＣＶＤ法やスパッタ法により形成した下地保護膜やゲート絶縁膜に対して上記の固定電荷除去工程ＳＴ２１、２２を行っているため、固定電荷除去工程ＳＴ２１、２２を行った効果が顕著である。すなわち、プラズマＣＶＤ法やスパッタ法により形成した絶縁膜は、低圧ＣＶＤ法などといった他の成膜法に比較して固定電荷が生じやすい傾向にある分、このような絶縁膜に本発明を適用すると、その効果が顕著である。 In the TFT manufactured through such a process, as described above, the TFT is formed using the base protective film and the gate insulating film from which the fixed charge has been removed in the fixed charge removal processes ST22 and ST23. The physical properties improve both initially and over time. In addition, since a method of immersion in a liquid is adopted as a method for removing fixed charges, there is an advantage that the entire insulating film formed on the substrate can be processed in a lump and a simple process can be completed. In particular, since the above-described fixed charge removal steps ST21 and 22 are performed on the base protective film and gate insulating film formed by plasma CVD or sputtering, the effect of performing the fixed charge removal steps ST21 and 22 is remarkable. is there. That is, an insulating film formed by plasma CVD or sputtering tends to generate fixed charges as compared with other film forming methods such as low-pressure CVD, so that the present invention is applied to such an insulating film. The effect is remarkable.

また、本発明では固定電荷除去工程ＳＴ２１、２２を行った後に酸化性ガス含有雰囲気中で熱処理工程ＳＴ３１、３２を行っているため、下地保護膜やゲート絶縁膜は焼き締めされて緻密化し、かつシリコン原子と酸素原子との結合は弱くて不安定な状態から強くて安定な状態となる。また、絶縁膜では禁制帯中の電子やホールに対するトラップ準位が減少する。それ故、ＴＦＴの電気的特性については、初期的な特性および経時的な安定性の双方が向上する。
さらに熱処理工程ＳＴ３２では、結晶化工程ＳＴ２０で予め結晶化した半導体膜、およびゲート絶縁膜の双方に熱処理を行うことになる。このため、半導体膜において各シリコン原子が格子点からわずかにずれていても、このような微小なずれはこの熱処理工程ＳＴ３２で補正される。すなわち、先の結晶化工程ＳＴ２０の際に生じた半導体膜のストレスを解放することになって結晶の完全性が高まる。併せて結晶粒と結晶粒との間にわずかに存在する非結晶部分を結晶化させるため、半導体膜の結晶化率が高まる。また、微小結晶は再結晶化して大きな結晶に成長し、結晶粒界を減少させる。それ故、良質の半導体膜を得ることができる。 In the present invention, since the heat treatment steps ST31 and 32 are performed in an oxidizing gas-containing atmosphere after the fixed charge removal steps ST21 and 22 are performed, the base protective film and the gate insulating film are baked and densified, and The bond between the silicon atom and the oxygen atom changes from a weak and unstable state to a strong and stable state. In addition, in the insulating film, trap levels for electrons and holes in the forbidden band are reduced. Therefore, as for the electrical characteristics of the TFT, both the initial characteristics and the stability over time are improved.
Further, in the heat treatment step ST32, heat treatment is performed on both the semiconductor film crystallized in advance in the crystallization step ST20 and the gate insulating film. For this reason, even if each silicon atom is slightly shifted from the lattice point in the semiconductor film, such a slight shift is corrected in this heat treatment step ST32. That is, the stress of the semiconductor film generated in the previous crystallization step ST20 is released, and the crystal completeness is increased. In addition, since a non-crystalline portion slightly present between the crystal grains is crystallized, the crystallization rate of the semiconductor film is increased. In addition, the microcrystal is recrystallized to grow into a large crystal and reduce the grain boundary. Therefore, a good quality semiconductor film can be obtained.

［実施例］
（プラズマＣＶＤ装置の構成）
本発明の実施例に係るＴＦＴの製造方法に用いる薄膜形成装置として、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置）の構成を図３および図４を参照して説明する。図３はプラズマＣＶＤ装置の反応室付近の概略平面図、図４は、そのＡ−Ａ′線における断面図である。 [Example]
(Configuration of plasma CVD apparatus)
The structure of a plasma chemical vapor deposition apparatus (PECVD apparatus) will be described with reference to FIGS. 3 and 4 as a thin film forming apparatus used in a TFT manufacturing method according to an embodiment of the present invention. FIG. 3 is a schematic plan view of the vicinity of the reaction chamber of the plasma CVD apparatus, and FIG. 4 is a cross-sectional view taken along the line AA ′.

これらの図において、本例のプラズマＣＶＤ装置２００は容量結合型であり、プラズマは、高周波電源を用いて平行平板電極間に発生させるようになっている。 In these drawings, the plasma CVD apparatus 200 of this example is of a capacitive coupling type, and plasma is generated between parallel plate electrodes using a high frequency power source.

プラズマＣＶＤ装置２００において、反応室２０１は反応容器２０２によって外気から隔絶され、成膜中には約５ｍｔｏｒｒから約５ｔｏｒｒまでの減圧状態とされる。反応容器２０２の内部には下部平板電極２０３と上部平板電極２０４が互いに平行に配置されており、これらの２枚の電極が平行平板電極を構成している。下部平板電極２０３と上部平板電極２０４とからなる平行平板電極の間が反応室２０１である。本例では、４１０ｍｍ×５１０ｍｍの平行平板電極を用い、電極間距離は可変である。反応室２０１の容積も電極間距離の変更にともなって２０９１ｃｍ3 から１０４５５ｃｍ3 までの範囲で可変である。電極間距離の変更は下部平板電極２０３の位置を上下させることにより行うことができ、任意の距離に設定できる。電極間距離をある値に設定したときの平行平板電極の面内における電極間距離の偏差はわずか０．１ｍｍである。従って、電極間に生じる電界強度の偏差は平行平板電極の面内において１．０％以下であり、プラズマは反応室２０１において均質に発生する。 In the plasma CVD apparatus 200, the reaction chamber 201 is isolated from the outside air by the reaction vessel 202, and the pressure is reduced from about 5 mtorr to about 5 torr during film formation. Inside the reaction vessel 202, a lower plate electrode 203 and an upper plate electrode 204 are arranged in parallel to each other, and these two electrodes constitute a parallel plate electrode. A reaction chamber 201 is between the parallel plate electrodes composed of the lower plate electrode 203 and the upper plate electrode 204. In this example, 410 mm × 510 mm parallel plate electrodes are used, and the distance between the electrodes is variable. The volume of the reaction chamber 201 can also be varied in the range from 2091 cm @ 3 to 10455 cm @ 3 as the interelectrode distance is changed. The interelectrode distance can be changed by moving the position of the lower plate electrode 203 up and down, and can be set to an arbitrary distance. The deviation of the distance between the electrodes in the plane of the parallel plate electrode when the distance between the electrodes is set to a certain value is only 0.1 mm. Therefore, the deviation of the electric field strength generated between the electrodes is 1.0% or less in the plane of the parallel plate electrode, and the plasma is generated uniformly in the reaction chamber 201.

下部平板電極２０３の上には、薄膜を堆積すべきガラス製の大型の基板２０５が置かれ、基板２０５の縁辺部２ｍｍがシャドーフレーム２０６により押さえつけられる。なお、図３では、装置の構成をわかりやすいようにシャドーフレーム２０６を省略してある。 A large glass substrate 205 on which a thin film is to be deposited is placed on the lower plate electrode 203, and the edge portion 2 mm of the substrate 205 is pressed by the shadow frame 206. In FIG. 3, the shadow frame 206 is omitted for easy understanding of the configuration of the apparatus.

下部平板電極２０３の内部には、基板２０５を加熱するためのヒータ２０７（加熱手段）が設けられており、下部平板電極２０３の温度は２５℃から４００℃までの間で任意に設定できる。電極の温度をある値に設定したとき、周辺５ｍｍを除く下部平板電極２０３の面内における温度分布は設定温度に対して±１．０℃以内であり、基板２０５の大きさを４００ｍｍ×５００ｍｍに設定しても、基板２０５の面内における温度偏差を２．０℃以下に保つことができる。 A heater 207 (heating means) for heating the substrate 205 is provided inside the lower plate electrode 203, and the temperature of the lower plate electrode 203 can be arbitrarily set between 25 ° C. and 400 ° C. When the temperature of the electrode is set to a certain value, the temperature distribution in the plane of the lower plate electrode 203 excluding the peripheral 5 mm is within ± 1.0 ° C. with respect to the set temperature, and the size of the substrate 205 is set to 400 mm × 500 mm. Even if it is set, the temperature deviation in the plane of the substrate 205 can be kept at 2.0 ° C. or less.

シャドーフレーム２０６は、例えば基板２０５として汎用のガラス基板（例えば、コーニングジャパン株式会社製♯７０５９、日本電気硝子株式会社製ＯＡ−２、またはＮＨテクノグラス株式会社製ＮＡ３５等）を用いたとき、基板２０５がヒータ２０７からの熱によって凹形に変形するのを防ぐとともに、基板のエッジ部、裏面に不要な薄膜が形成されないように基板２０５を押さえている。 The shadow frame 206 is, for example, when a general-purpose glass substrate (for example, # 7059 manufactured by Corning Japan Co., Ltd., OA-2 manufactured by Nippon Electric Glass Co., Ltd., or NA35 manufactured by NH Techno Glass Co., Ltd.) is used as the substrate 205. The substrate 205 is prevented from being deformed into a concave shape by the heat from the heater 207, and the substrate 205 is pressed so that unnecessary thin films are not formed on the edge portion and the back surface of the substrate.

原料となる気体と、必要に応じて追加の気体とからなる原料ガスは、配管２０８を通して上部平板電極２０４の内部に導入され、さらに上部平板電極２０４の内部に設けられたガス拡散板２０９の間をすり抜けて上部平板電極２０４の全面から略均一な圧力で反応室２０１の流れ出る。成膜中であれば、原料ガスの一部は上部平板電極２０４から出たところで電離し、平行平板電極間にプラズマを発生させる。原料ガスの一部ないし全部は成膜に関与する。これに対し、成膜に関与しなかった残留原料ガス、および成膜の化学反応の結果として生じた生成ガスは、排気ガスとして反応容器２０２の周辺上部に設けられた排気穴２１０から排出される。 A raw material gas consisting of a raw material gas and an additional gas as required is introduced into the upper plate electrode 204 through the pipe 208 and further between the gas diffusion plates 209 provided inside the upper plate electrode 204. And the reaction chamber 201 flows out from the entire surface of the upper plate electrode 204 with a substantially uniform pressure. During film formation, part of the source gas is ionized when it exits from the upper plate electrode 204, and plasma is generated between the parallel plate electrodes. Part or all of the source gas is involved in film formation. On the other hand, the residual source gas that was not involved in the film formation and the product gas generated as a result of the chemical reaction of the film formation are exhausted from the exhaust hole 210 provided at the upper periphery of the reaction vessel 202 as an exhaust gas. .

排気穴２１０のコンダクタンスは平行平板電極間のコンダクタンスの１００倍以上であることが好ましい。さらに、平行平板電極間のコンダクタンスはガス拡散板２０９のコンダクタンスよりも十分に大きく、やはり、その値はガス拡散板２０９のコンダクタンスの１００倍以上であることが好ましい。このように構成することにより、４１０ｍｍ×５１０ｍｍの大型の上部平板電極２０４の全面より略均一な圧力で原料ガスが反応室２０１に導入され、同時に排気ガスが反応室２０１から全ての方向に均等な流量で排出される。 The conductance of the exhaust hole 210 is preferably at least 100 times the conductance between the parallel plate electrodes. Furthermore, the conductance between the parallel plate electrodes is sufficiently larger than the conductance of the gas diffusion plate 209, and the value is preferably 100 times or more the conductance of the gas diffusion plate 209. With this configuration, the source gas is introduced into the reaction chamber 201 from the entire surface of the large upper plate electrode 204 of 410 mm × 510 mm with a substantially uniform pressure, and at the same time, the exhaust gas is evenly distributed from the reaction chamber 201 in all directions. It is discharged at a flow rate.

各種の原料ガスの流量は、配管２０８に導入される前に後述するマスフローコントローラーにより所定の値に調整される。また、反応室２０１の内部の圧力は、排気穴の出口に設けられたコンダクタンス・バルブ２１１により所定の値に調整される。コンダクタンス・バルブ２１１の排気側にはターボ分子ポンプ等の真空排気装置（図示せず。）が設けられている。本例では、オイル・フリーの磁気浮上型ターボ分子ポンプが真空排気装置（真空排気手段）の一部として用いられ、反応室内の背景真空度を１０-7ｔｏｒｒ台としている。 The flow rates of various source gases are adjusted to predetermined values by a mass flow controller described later before being introduced into the pipe 208. The pressure inside the reaction chamber 201 is adjusted to a predetermined value by a conductance valve 211 provided at the outlet of the exhaust hole. An evacuation device (not shown) such as a turbo molecular pump is provided on the exhaust side of the conductance valve 211. In this example, an oil-free magnetic levitation type turbo molecular pump is used as a part of a vacuum evacuation device (evacuation means), and the background vacuum in the reaction chamber is set to 10-7 torr.

このように構成したＰＥＣＶＤ装置２００において、図４に示すように、配管２０８から反応室２０１内に原料ガスを供給するためのガス供給部２５０（ガス供給手段）には、ＴＥＯＳ（テトラエトキシシラン）などといった原料ガスを充填したガスボンベ２５０１と、これらのガスボンベ２５０１から原料ガスを反応室２０１に供給するためのガス供給経路２５０４と、この経路に介挿されたマスフローコントローラ２５０５とが構成されている。また、ガス供給部２５０には、酸素ガスなどといった原料ガスを充填したガスボンベ２６０１と、これらのガスボンベ２６０１から原料ガスを反応室２０１に供給するためのガス供給経路２６０４と、この経路に介挿されたマスフローコントローラ２６０５とが構成されている。 In the PECVD apparatus 200 configured as described above, as shown in FIG. 4, TEOS (tetraethoxysilane) is provided in a gas supply unit 250 (gas supply means) for supplying a raw material gas from a pipe 208 into the reaction chamber 201. A gas cylinder 2501 filled with a source gas such as, a gas supply path 2504 for supplying the source gas from these gas cylinders 2501 to the reaction chamber 201, and a mass flow controller 2505 interposed in the path are configured. The gas supply unit 250 includes a gas cylinder 2601 filled with a source gas such as oxygen gas, a gas supply path 2604 for supplying the source gas from these gas cylinders 2601 to the reaction chamber 201, and the path. The mass flow controller 2605 is configured.

なお、図３および図４には、ガスの流れを矢印で示してある。反応容器２０２および下部平板電極２０３は、接地電位にあり、これらと上部平板電極２０４とは、絶縁リング２１２により電気的な絶縁状態が保たれる。プラズマ発生時には、発振源２１３（電源）から出力されたＲＦ波が増幅器２１４にて増幅された後、マッチング回路２１５を介して上部平板電極２０４に印加される。
本例で用いたプラズマＣＶＤ装置２００は、上述のとおり、電極間距離およびガス流に極めて精巧な制御を実現したことにより、４００ｍｍ×５００ｍｍの大型の基板にも対応できる薄膜形成装置として構成されている。これらの基本的な設計思想され踏襲すれば、さらに大型の基板にも容易に対応でき、５５０ｍｍ×６５０ｍｍほどの大型の基板にも十分に対応し得る装置を構成できる。 In FIGS. 3 and 4, the gas flow is indicated by arrows. The reaction vessel 202 and the lower plate electrode 203 are at ground potential, and these and the upper plate electrode 204 are kept in an electrically insulated state by the insulating ring 212. When plasma is generated, an RF wave output from the oscillation source 213 (power source) is amplified by the amplifier 214 and then applied to the upper plate electrode 204 via the matching circuit 215.
As described above, the plasma CVD apparatus 200 used in this example is configured as a thin film forming apparatus that can cope with a large substrate of 400 mm × 500 mm by realizing extremely fine control over the distance between the electrodes and the gas flow. Yes. If these basic design philosophies are followed, it is possible to easily cope with a larger substrate, and it is possible to configure an apparatus that can sufficiently cope with a large substrate of about 550 mm × 650 mm.

本例では、ＲＦ電源を用いているが、マイクロ波やＶＨＦ波を発する電源を用いてもよい。また、ＲＦ電源では、工業用ＲＦ周波数（１３．５６ＭＨｚ）の整数倍である２７．１２ＭＨｚ、４０．６ＭＨｚ、５４．２４ＭＨｚ、６７．８ＭＨｚ等、いずれの周波数に設定してもよい。かかる周波数の変更は、発振源２１３、増幅器２１４、およびマッチング回路２１５を交換することにより容易に行うことができる。なお、電磁波プラズマでは周波数を上げると、プラズマ中の電子温度が上がり、ラジカルの発生が容易になる。 In this example, an RF power source is used, but a power source that generates a microwave or a VHF wave may be used. In the RF power supply, any frequency such as 27.12 MHz, 40.6 MHz, 54.24 MHz, 67.8 MHz, which is an integral multiple of the industrial RF frequency (13.56 MHz), may be set. Such a frequency change can be easily performed by exchanging the oscillation source 213, the amplifier 214, and the matching circuit 215. In the electromagnetic wave plasma, when the frequency is increased, the electron temperature in the plasma is increased, and radical generation is facilitated.

（ＴＦＴの製造方法）
本発明に係るＴＦＴの製造方法ではいくつかの絶縁膜形成工程があるが、いずれの絶縁膜形成工程も、図３および図４を参照して説明したＰＥＣＶＤ装置２００を用いる。以下に、図２に示した工程順序に沿って本例のＴＦＴの製造方法を説明する。
本例では図５（Ａ）に示すように、液晶表示パネルのアクティブマトリクス基板用の基板１０として大型の汎用の無アリカリガラスを用いる。 (TFT manufacturing method)
In the TFT manufacturing method according to the present invention, there are several insulating film forming steps. In any insulating film forming step, the PECVD apparatus 200 described with reference to FIGS. 3 and 4 is used. Below, the manufacturing method of the TFT of this example is demonstrated along the process order shown in FIG.
In this example, as shown in FIG. 5A, a large-sized general-purpose non-crisp glass is used as the substrate 10 for the active matrix substrate of the liquid crystal display panel.

まず、基板１０を清浄化した後、図５（Ｂ）に示すように基板１０の上にプラズマＣＶＤ法によりシリコン酸化膜からなる下地保護膜１１（絶縁膜）を形成する（下地保護膜形成工程ＳＴ１１／絶縁膜形成工程）。 First, after the substrate 10 is cleaned, a base protective film 11 (insulating film) made of a silicon oxide film is formed on the substrate 10 by plasma CVD as shown in FIG. 5B (base protective film forming step). ST11 / insulating film forming step).

次に図５（Ｃ）に示すように、下地保護膜１１から固定電荷を除去するために下地保護膜１１を液中に浸漬する（下地保護膜に対する固定電荷除去工程ＳＴ２１）。すなわち、下地保護膜１１を形成した後の基板１０を、まず、硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬する（電解液４１への浸漬処理ＳＴ２１１）。このときの電解液４１の温度は９５℃〜１００℃であり、電解液４１は沸騰状態にある。この際には電解液４１に水蒸気や炭酸ガスなどを吹き込んで電解液４１をバブリングしながら基板１０の浸漬を行う。次に図５（Ｄ）に示すように、基板１０を純水４２中に浸漬し、基板１０から上記の電解液を洗い落とす（純水への浸漬処理ＳＴ２１２）。このときの純水４２の温度は９５℃〜１００℃であり、純水４２は沸騰状態にある。この際にも純水４２に水蒸気などを吹き込んで純水４１をバブリングしながら基板１０の浸漬を行う。しかる後に基板１０を乾燥させる（乾燥処理ＳＴ２１３）。 Next, as shown in FIG. 5C, the base protective film 11 is immersed in the liquid in order to remove the fixed charges from the base protective film 11 (fixed charge removing step ST21 for the base protective film). That is, the substrate 10 on which the base protective film 11 is formed is first immersed in an alkaline aqueous solution such as an acidic aqueous solution such as a sulfuric acid aqueous solution or a carbonic acid aqueous solution, a neutral aqueous solution, or an ammonia aqueous solution (immersion treatment ST211 in the electrolytic solution 41). ). The temperature of the electrolytic solution 41 at this time is 95 ° C. to 100 ° C., and the electrolytic solution 41 is in a boiling state. At this time, the substrate 10 is immersed while bubbling the electrolytic solution 41 by blowing water vapor or carbon dioxide gas into the electrolytic solution 41. Next, as shown in FIG. 5D, the substrate 10 is immersed in pure water 42, and the above-described electrolytic solution is washed away from the substrate 10 (immersion process ST212 in pure water). The temperature of the pure water 42 at this time is 95 ° C. to 100 ° C., and the pure water 42 is in a boiling state. At this time, the substrate 10 is immersed while bubbling the pure water 41 by blowing water vapor or the like into the pure water 42. Thereafter, the substrate 10 is dried (drying process ST213).

次に本発明では、図５（Ｅ）に示すように、固定電荷除去工程を行った後の下地保護膜１１を酸化性ガス含有雰囲気中で炉内での熱処理や急速加熱処理を行う（下地保護膜に対する熱処理工程ＳＴ３１）。この酸化性ガスとしては、酸素ガスを含んだ窒素ガスやアルゴンガス、水蒸気を含んだ窒素ガスやアルゴンガスを用いる。ここで、水蒸気を含む雰囲気中で熱処理を行う場合には、雰囲気温度２５０℃〜３５０℃に対して水蒸気が露結しないように、露点が１００℃位になるようなガスを用いる。このような酸化性ガス含有雰囲気中で熱処理を行うと、下地保護膜１１は焼き締めされて緻密化し、かつシリコン原子と酸素原子との結合は弱くて不安定な状態から強くて安定な状態となる。また、下地保護膜１１では禁制帯中の電子やホールに対するトラップ準位が減少する。 Next, in the present invention, as shown in FIG. 5 (E), the base protective film 11 after the fixed charge removal step is subjected to heat treatment or rapid heat treatment in a furnace in an oxidizing gas-containing atmosphere (base Heat treatment step ST31) for the protective film. As this oxidizing gas, nitrogen gas or argon gas containing oxygen gas, or nitrogen gas or argon gas containing water vapor is used. Here, when the heat treatment is performed in an atmosphere containing water vapor, a gas having a dew point of about 100 ° C. is used so that the water vapor does not dew at an atmospheric temperature of 250 ° C. to 350 ° C. When the heat treatment is performed in such an oxidizing gas-containing atmosphere, the base protective film 11 is baked and densified, and the bond between the silicon atom and the oxygen atom is weak and unstable to a strong and stable state. Become. In the base protective film 11, the trap level for electrons and holes in the forbidden band is reduced.

次に図５（Ｆ）に示すように、薄膜トランジスタの能動層となるべき真性のシリコン膜などの半導体膜１２を約１５００オングストロームの膜厚で形成する（半導体膜形成工程ＳＴ１２）。この半導体膜１２はＣＶＤ法やＰＶＤ法により形成できる。このようにして得られる半導体膜１２は、そのままａｓ−ｄｅｐｏｓｉｔｅｄ膜として薄膜トランジスタのチャネル領域などの半導体層として用いることができる。 Next, as shown in FIG. 5F, a semiconductor film 12 such as an intrinsic silicon film to be an active layer of the thin film transistor is formed to a thickness of about 1500 angstrom (semiconductor film forming step ST12). The semiconductor film 12 can be formed by a CVD method or a PVD method. The semiconductor film 12 thus obtained can be used as a semiconductor layer such as a channel region of a thin film transistor as an as-deposited film.

また半導体膜１２は、図５（Ｇ）に示すようにレーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい（結晶化工程ＳＴ２０）。最初に形成した半導体膜１２が非晶質、または非晶質と微結晶とが混在する混晶質であれば、この工程は結晶化工程と称せられる。これに対して、最初に形成した半導体膜１２が多結晶質であれば、この工程は再結晶化工程と称せられる。この工程においてレーザ光などのエネルギー強度が高ければ、結晶化の際に半導体膜１２は一度溶融し冷却固化過程を経て結晶化（溶融結晶化）する。これに対して半導体膜１２の結晶化を溶融せずに固相にて進める方法を固相成長法（ＳＰＣ法）と称する。固相成長法は、５５０℃程度から６５０℃程度の温度で数時間から数十時間をかけて結晶化をすすめる熱処理法（Ｆｕｒｎａｎｃｅ−ＳＰＣ法）と、一秒未満から一分程度の短時間で７００℃から１０００℃の温度で結晶化をすすめる急速加熱処理法（ＲＴＡ法）と、およびレーザ光等のエネルギー強度が低いときに生じる極短時間固相成長法（ＶＳＴ−ＳＰＣ法）との三者に主として分類される。いずれの方法も適用可能であるが、溶融結晶化、ＲＴＡ法、ＶＳＴ−ＳＰＣ法では、照射時間が非常に短時間であり、かつ、照射領域が基板１０全体からみると局所的であるため、半導体膜１２の結晶化に際して基板１０全体が高温に熱せられることがない。それ故、基板１０には熱による変形や割れなどが生じないので、大型の基板１０を高い生産性をもって製造するのに適している。 Further, as shown in FIG. 5G, the semiconductor film 12 may be crystallized by irradiation with optical energy or electromagnetic energy such as laser light for a short time (crystallization step ST20). If the semiconductor film 12 formed first is amorphous or a mixed crystal in which amorphous and microcrystals are mixed, this process is called a crystallization process. On the other hand, if the semiconductor film 12 formed first is polycrystalline, this process is called a recrystallization process. If the energy intensity of laser light or the like is high in this step, the semiconductor film 12 is once melted during crystallization and crystallized (melted crystallization) through a cooling and solidifying process. On the other hand, a method of proceeding in the solid phase without melting the crystallization of the semiconductor film 12 is referred to as a solid phase growth method (SPC method). The solid phase growth method includes a heat treatment method (Furance-SPC method) in which crystallization is performed at a temperature of about 550 ° C. to 650 ° C. for several hours to several tens of hours, and in a short time of less than one second to about one minute. A rapid heat treatment method (RTA method) that promotes crystallization at a temperature of 700 ° C. to 1000 ° C. and an extremely short time solid phase growth method (VST-SPC method) that occurs when the energy intensity of laser light or the like is low. Are mainly classified by Any method can be applied, but in the melt crystallization, RTA method, and VST-SPC method, the irradiation time is very short, and the irradiation region is local when viewed from the entire substrate 10. The entire substrate 10 is not heated to a high temperature when the semiconductor film 12 is crystallized. Therefore, since the substrate 10 is not deformed or cracked by heat, the substrate 10 is suitable for manufacturing the large substrate 10 with high productivity.

次に図５（Ｈ）に示すように、所定のパターンをもつレジストマスク２２を形成した後、このレジストマスク２２を用いて、図５（Ｉ）に示すように半導体膜１２をパターニングし、島状の半導体膜１２とする。 Next, as shown in FIG. 5H, after forming a resist mask 22 having a predetermined pattern, the resist film 22 is used to pattern the semiconductor film 12 as shown in FIG. A semiconductor film 12 is formed.

半導体膜１２をパターニングした後は図６（Ａ）に示すように、プラズマＣＶＤ法によりシリコン酸化膜からなるゲート絶縁膜１３を形成する（ゲート絶縁膜形成工程ＳＴ１３／絶縁膜形成工程）。ゲート絶縁膜１３の形成にあたっても様々な方法が考えられるが、ゲート絶縁膜１３の形成温度は３５０℃以下であることが好ましい。これは、ＭＯＳ界面やゲート絶縁膜１３が熱劣化するのを防ぐためである。同じことは以下の全ての工程に対してもいえる。ゲート絶縁膜１３形成後の全ての工程温度は３５０℃以下に抑えなければならない。このように条件設定することにより、高性能の薄膜トランジスタを容易に、かつ安定的に製造できる。 After patterning the semiconductor film 12, a gate insulating film 13 made of a silicon oxide film is formed by plasma CVD as shown in FIG. 6A (gate insulating film forming step ST13 / insulating film forming step). Various methods are conceivable for forming the gate insulating film 13, but the formation temperature of the gate insulating film 13 is preferably 350 ° C. or lower. This is to prevent thermal degradation of the MOS interface and the gate insulating film 13. The same is true for all the following steps. All process temperatures after forming the gate insulating film 13 must be suppressed to 350 ° C. or lower. By setting the conditions in this way, a high-performance thin film transistor can be manufactured easily and stably.

次にゲート絶縁膜１３から固定電荷を除去するために、図６（Ｂ）に示すようにゲート絶縁膜１３を液中に浸漬する（ゲート絶縁膜に対する固定電荷除去工程ＳＴ２２）。すなわち、ゲート絶縁膜１３を形成した後の基板１０を硫酸水溶液や炭酸水溶液などといった酸性水溶液、中性水溶液、あるいはアンモニア水溶液などといったアルカリ水溶液に浸漬する（電解液４３への浸漬処理ＳＴ２２１）。このときの電解液４３の温度は９５℃〜１００℃であり、電解液４３は沸騰状態にある。この際には電解液４３に水蒸気や炭酸ガスなどを吹き込んで電解液４３をバブリングしながら基板１０の浸漬を行う。次に図６（Ｃ）に示すように、基板１０を純水４４中に浸漬し、基板１０から上記の電解液を洗い落とす（純水への浸漬処理ＳＴ２２２）。このときの純水４４の温度は９５℃〜１００℃であり、純水４４は沸騰状態にある。この際にも純水４４に水蒸気などを吹き込んで純水４４をバブリングしながら基板１０の浸漬を行う。しかる後に基板１０を乾燥させる（乾燥処理ＳＴ２２３）。 Next, in order to remove fixed charges from the gate insulating film 13, the gate insulating film 13 is immersed in a solution as shown in FIG. 6B (fixed charge removing step ST22 for the gate insulating film). That is, the substrate 10 after the gate insulating film 13 is formed is immersed in an alkaline aqueous solution such as an acidic aqueous solution such as a sulfuric acid aqueous solution or a carbonic acid aqueous solution, a neutral aqueous solution, or an ammonia aqueous solution (immersion treatment ST221 in the electrolytic solution 43). The temperature of the electrolytic solution 43 at this time is 95 ° C. to 100 ° C., and the electrolytic solution 43 is in a boiling state. At this time, the substrate 10 is immersed while bubbling the electrolytic solution 43 by blowing water vapor or carbon dioxide gas into the electrolytic solution 43. Next, as shown in FIG. 6C, the substrate 10 is immersed in pure water 44, and the electrolyte solution is washed away from the substrate 10 (immersion process ST222 in pure water). The temperature of the pure water 44 at this time is 95 ° C. to 100 ° C., and the pure water 44 is in a boiling state. At this time, the substrate 10 is immersed while bubbling pure water 44 by blowing water vapor into the pure water 44. Thereafter, the substrate 10 is dried (drying process ST223).

次に本発明では、次に図６（Ｄ）に示すように、固定電荷除去工程を行った後のゲート絶縁膜１３を酸化性ガス含有雰囲気中で加熱する（ゲート絶縁膜に対する熱処理工程ＳＴ３２）。この酸化性ガスとしては、酸素ガスを含んだ窒素ガスやアルゴンガス、水蒸気を含んだ窒素ガスやアルゴンガスを用いる。ここで、水蒸気を含む雰囲気中で熱処理を行う場合には、雰囲気温度２５０℃〜３５０℃に対して水蒸気が露結しないように、露点が１００℃位になるようなガスを用いる。このような酸化性ガス含有雰囲気中で熱処理を行うと、絶縁膜は焼き締めされて緻密化し、かつシリコン原子と酸素原子との結合は弱くて不安定な状態から強くて安定な状態となる。また、絶縁膜では禁制帯中の電子やホールに対するトラップ準位が減少する。さらにこの熱処理工程では、半導体膜１２およびゲート絶縁膜１３の双方に熱処理を行うことになる。このため、各シリコン原子が格子点からわずかにずれていても、このような微小なずれはこの熱処理工程で補正される。すなわち、先の結晶化の工程の際に生じた半導体膜１２のストレスを解放することになって結晶の完全性が高まる。併せて結晶粒と結晶粒との間にわずかに存在する非結晶部分を結晶化させるため、半導体膜１２の結晶化率が高まる。また、微小結晶は再結晶化して大きな結晶に成長し、結晶粒界を減少させる。それ故、良質の半導体膜１２を得ることができる。
ここで行う熱処理としては炉内での熱処理でもよいが、急速加熱処理を行うと、高温になる分、熱処理の効果が高い。しかも、急速加熱処理によればスループットもよい。 Next, in the present invention, as shown in FIG. 6D, the gate insulating film 13 after the fixed charge removing step is heated in an oxidizing gas-containing atmosphere (heat treatment step ST32 for the gate insulating film). . As this oxidizing gas, nitrogen gas or argon gas containing oxygen gas, or nitrogen gas or argon gas containing water vapor is used. Here, when the heat treatment is performed in an atmosphere containing water vapor, a gas having a dew point of about 100 ° C. is used so that the water vapor does not dew at an atmospheric temperature of 250 ° C. to 350 ° C. When heat treatment is performed in such an oxidizing gas-containing atmosphere, the insulating film is baked and densified, and the bond between silicon atoms and oxygen atoms changes from a weak and unstable state to a strong and stable state. In addition, in the insulating film, trap levels for electrons and holes in the forbidden band are reduced. Further, in this heat treatment step, both the semiconductor film 12 and the gate insulating film 13 are heat treated. For this reason, even if each silicon atom is slightly displaced from the lattice point, such a slight displacement is corrected by this heat treatment step. That is, the stress of the semiconductor film 12 generated in the previous crystallization process is released, and the crystal completeness is increased. In addition, since a non-crystalline portion slightly present between the crystal grains is crystallized, the crystallization rate of the semiconductor film 12 is increased. In addition, the microcrystal is recrystallized to grow into a large crystal and reduce the grain boundary. Therefore, a high-quality semiconductor film 12 can be obtained.
The heat treatment performed here may be a heat treatment in a furnace, but if a rapid heat treatment is performed, the effect of the heat treatment is high due to the high temperature. In addition, the rapid heating process provides good throughput.

次に図６（Ｅ）に示すように、ゲート電極となる薄膜２１をＣＶＤ法やＰＶＤ法などで堆積する。通常はゲート電極とゲート配線とは、同一の材料で同一の工程により形成される。このため、電極材料としては、電気抵抗が低く、かつ３５０℃程度の熱処理工程に対して安定であることが求められる。ゲート電極となる薄膜２１を堆積した後、図６（Ｆ）に示すようにパターニングを行い、ゲート電極１５を形成する（ゲート電極形成工程ＳＴ１４）。次に半導体膜１２に対して不純物イオンを導入し、ソース・ドレイン領域１６およびチャネル領域１７を形成する（不純物導入工程ＳＴ１５）。 Next, as shown in FIG. 6E, a thin film 21 to be a gate electrode is deposited by a CVD method, a PVD method, or the like. Usually, the gate electrode and the gate wiring are formed of the same material and in the same process. For this reason, as an electrode material, it is calculated | required that it is stable with respect to the heat processing process of low electrical resistance and about 350 degreeC. After the thin film 21 to be the gate electrode is deposited, patterning is performed as shown in FIG. 6F to form the gate electrode 15 (gate electrode forming step ST14). Next, impurity ions are introduced into the semiconductor film 12 to form a source / drain region 16 and a channel region 17 (impurity introduction step ST15).

このとき、ゲート電極１５がイオン注入のマスクとなるため、チャネル領域１７は、ゲート電極１５下のみに形成される自己整合構造となる。不純物イオンの導入は、質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法との二種類が適用され得る。
イオン・ドーピング法の原料ガスとしては、水素中に希釈された濃度が０．１％程度のホスフィン（ＰＨ3 ）やジボラン（Ｂ2 Ｈ6 ）などの注入不純物の水素化物を用いる。イオン打ち込み法では、所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。前述のとおり、ＭＯＳ界面やゲート絶縁膜１３を安定に保つにはイオン・ドーピング法あるいはイオン打ち込み法のいずれの方法であってもイオン注入時の基板温度は３５０℃以下でなければならない。一方、注入不純物の活性化を３５０℃以下の低温で常に安定的に行うには、イオン注入時の基板１０の温度は２００℃以上であることが好ましい。トランジスタのしきい値電圧を調整するためにチャネルドープを行う場合、あるいはＬＤＤ構造を作成するといったように低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板１０の温度は２５０℃以上であることが必要となる。このように、基板１０の温度が高い状態でイオン注入を行うと、半導体膜１２のイオン注入に伴う結晶破壊の際に再結晶化も同時に生じるので、結果的にはイオン注入部の非晶質化を防ぐことができる。すなわち、イオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が３５０℃程度以下と低温であっても注入イオンの活性化が可能になる。ＣＭＯＳ構造となるように薄膜トランジスタを製造するときには、ポリイミド樹脂などの適当なマスク材を用いてＮＭＯＳまたはＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。 At this time, since the gate electrode 15 serves as an ion implantation mask, the channel region 17 has a self-aligned structure formed only under the gate electrode 15. Impurity ions are introduced by ion doping using a mass non-separable ion implanter to inject hydrogen compounds and hydrogen, and only desired impurity ions are implanted using a mass separated ion implanter. Two types of ion implantation methods can be applied.
As a source gas for the ion doping method, a hydride of an implanted impurity such as phosphine (PH3) or diborane (B2 H6) diluted in hydrogen to a concentration of about 0.1% is used. In the ion implantation method, only a desired impurity element is implanted, and then hydrogen ions (protons and hydrogen molecular ions) are implanted. As described above, in order to keep the MOS interface and the gate insulating film 13 stable, the substrate temperature at the time of ion implantation must be 350 ° C. or lower regardless of the ion doping method or the ion implantation method. On the other hand, in order to always stably activate the implanted impurities at a low temperature of 350 ° C. or lower, the temperature of the substrate 10 at the time of ion implantation is preferably 200 ° C. or higher. In order to reliably activate impurity ions implanted at a low concentration at a low temperature, such as when channel doping is performed to adjust the threshold voltage of a transistor or when an LDD structure is formed, a substrate at the time of ion implantation is used. The temperature of 10 needs to be 250 ° C. or higher. As described above, when ion implantation is performed in a state where the temperature of the substrate 10 is high, recrystallization occurs at the same time as the crystal breakage accompanying the ion implantation of the semiconductor film 12, and as a result, the amorphous region of the ion implanted portion is obtained. Can be prevented. That is, the ion-implanted region remains as crystalline after the implantation, and the implanted ions can be activated even if the subsequent activation temperature is as low as about 350 ° C. or less. When a thin film transistor is manufactured to have a CMOS structure, one of NMOS and PMOS is alternately covered with a mask using an appropriate mask material such as polyimide resin, and each ion implantation is performed by the above-described method.

次に、図６（Ｇ）に示すように、層間絶縁膜１８をＣＶＤ法あるいはＰＶＤ法で形成する（層間絶縁膜形成工程ＳＴ１６）。イオン注入と層間絶縁膜１８の形成後、３５０℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜１８の焼き締めを行う。この熱処理温度は注入イオンを確実に活性化する為にも２５０℃程度以上が好ましい。ゲート絶縁膜１３と層間絶縁膜１８とではその膜品質が異なっている。このため、層間絶縁膜１８を形成した後、二つの絶縁膜にコンタクトホール１９を開ける際、絶縁膜のエッチング速度が違っているのが普通である。このような条件下ではコンタクトホール１９の形状が下方程広い逆テーパー状になったり或いは庇が発生してしまい、その後にソース・ドレイン電極２６を形成した時に電気的な導通がうまく取れない原因（接続不良の原因）となる。このような接続不良は層間絶縁膜１８を焼き締めることによって効果的に防止できる。 Next, as shown in FIG. 6G, an interlayer insulating film 18 is formed by a CVD method or a PVD method (interlayer insulating film forming step ST16). After the ion implantation and the formation of the interlayer insulating film 18, heat treatment is performed for several tens of minutes to several hours in an appropriate thermal environment of about 350 ° C. or less to activate the implanted ions and to bake the interlayer insulating film 18. The heat treatment temperature is preferably about 250 ° C. or higher in order to reliably activate the implanted ions. The gate insulating film 13 and the interlayer insulating film 18 have different film quality. For this reason, when the contact hole 19 is opened in the two insulating films after the interlayer insulating film 18 is formed, the etching rates of the insulating films are usually different. Under such conditions, the shape of the contact hole 19 becomes a reverse taper wider toward the lower side, or wrinkles occur, and the reason why the electrical continuity cannot be obtained well when the source / drain electrode 26 is formed thereafter ( Cause poor connection). Such poor connection can be effectively prevented by baking the interlayer insulating film 18.

なお、層間絶縁膜１８を形成した後にソース・ドレイン領域１６上にコンタクトホール１９を開孔し（コンタクトホール形成工程ＳＴ１７）、しかる後にソース・ドレイン電極２６を形成する（ソース・ドレイン電極形成工程ＳＴ１８）。 After forming the interlayer insulating film 18, a contact hole 19 is formed on the source / drain region 16 (contact hole forming step ST17), and then a source / drain electrode 26 is formed (source / drain electrode forming step ST18). ).

この際にはＰＶＤ法やＣＶＤ法などを用いる。このようにしてＴＦＴ３０が形成される。
このように形成したＴＦＴでは、絶縁膜を液中に浸漬することによって絶縁膜から固定電荷を除去しているため、この絶縁膜をＴＦＴの下地保護膜１１やゲート絶縁膜１３に用いた場合には絶縁膜中への電荷の注入が起こりにくい分、ＴＦＴの電気的特性において経時的な安定性が向上する。また、固定電荷を除去した絶縁膜をＴＦＴの下地保護膜１１に用いているので、チャネル領域１７にバックチャネルが形成されることがない。一方、固定電荷を除去した絶縁膜をＴＦＴのゲート絶縁膜１３に用いているので、ドレイン端への電子などの注入がない分、絶縁耐圧が向上する。よって、ＴＦＴの初期的な電気的特性も向上する。さらに、固定電荷を除去する方法として液中への浸漬という方法を採用しているので、基板に形成した絶縁膜全体を一括して処理でき、簡単な工程で済むという利点もある。 At this time, a PVD method, a CVD method or the like is used. In this way, the TFT 30 is formed.
In the TFT formed as described above, the fixed charge is removed from the insulating film by immersing the insulating film in the liquid. Therefore, when this insulating film is used as the base protective film 11 or the gate insulating film 13 of the TFT, Since the electric charge is less likely to be injected into the insulating film, the stability over time of the electrical characteristics of the TFT is improved. In addition, since the insulating film from which the fixed charges are removed is used for the base protective film 11 of the TFT, no back channel is formed in the channel region 17. On the other hand, since the insulating film from which the fixed charges are removed is used for the gate insulating film 13 of the TFT, the withstand voltage is improved as much as electrons are not injected into the drain end. Therefore, the initial electrical characteristics of the TFT are also improved. Furthermore, since a method of immersion in a liquid is adopted as a method for removing the fixed charges, there is an advantage that the entire insulating film formed on the substrate can be processed in a lump, and a simple process is sufficient.

［その他の実施例］
本発明のＴＦＴの製造方法において、スパッタ法により成膜した絶縁膜にも固定電荷が発生しやすいので、この絶縁膜にも本発明を適用してもよい。すなわち、スパッタ装置では、反応室内のターゲットと基板とによって構成された平行平板電極に高周波電界を形成するとともに、反応室内に供給されたスパッタガスを用いてプラズマを形成し、ターゲットからスパッタ蒸発させた原子または分子と、反応室内に供給した酸素ガスなどとによって基板上にシリコン酸化膜を形成する。また、スパッタ法あるいはプラズマＣＶＤ法に限らず、その他の成膜方法で形成した絶縁膜（下地保護膜やゲート絶縁膜）に本発明を適用してもよいことは勿論である。

[Other Examples]
In the TFT manufacturing method of the present invention, fixed charges are likely to be generated in an insulating film formed by sputtering, and therefore the present invention may be applied to this insulating film. That is, in the sputtering apparatus, a high-frequency electric field is formed on the parallel plate electrode constituted by the target and the substrate in the reaction chamber, and plasma is formed using the sputtering gas supplied into the reaction chamber, and the sputtering is evaporated from the target. A silicon oxide film is formed on the substrate with atoms or molecules and oxygen gas supplied into the reaction chamber. Needless to say, the present invention may be applied to an insulating film (a base protective film or a gate insulating film) formed not only by a sputtering method or a plasma CVD method but also by other film forming methods.

本発明を適用したＴＦＴの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of TFT to which this invention is applied. 本発明を適用したＴＦＴの別の製造方法を示す工程図である。It is process drawing which shows another manufacturing method of TFT to which this invention is applied. プラズマＣＶＤ装置の反応室付近の概略平面図である。It is a schematic plan view of the vicinity of the reaction chamber of the plasma CVD apparatus. 図３のＡ−Ａ′線における断面図である。It is sectional drawing in the AA 'line of FIG. 本発明の実施例に係るＴＦＴの製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of TFT which concerns on the Example of this invention. 図５に続いて行う工程の断面図である。FIG. 6 is a cross-sectional view of a process performed subsequent to FIG. 5. ＴＦＴの断面図である。It is sectional drawing of TFT.

符号の説明Explanation of symbols

１０基板
１１下地保護膜
１２半導体膜
１３ゲート絶縁膜
ＳＴ１１下地保護膜形成工程
ＳＴ１２半導体膜形成工程
ＳＴ１３ゲート絶縁膜形成工程
ＳＴ１４ゲート電極形成工程
ＳＴ１５不純物導入工程
ＳＴ１６層間絶縁膜形成工程
ＳＴ１７コンタクトホール形成工程
ＳＴ１８ソース・ドレイン電極形成工程
ＳＴ２１、ＳＴ２２固定電荷除去工程
ＳＴ３１、ＳＴ３２熱処理工程
DESCRIPTION OF SYMBOLS 10 Substrate 11 Underlying protective film 12 Semiconductor film 13 Gate insulating film ST11 Underlying protective film forming process ST12 Semiconductor film forming process ST13 Gate insulating film forming process ST14 Gate electrode forming process ST15 Impurity introduction process ST16 Interlayer insulating film forming process ST17 Contact hole forming process ST18 Source / drain electrode formation step ST21, ST22 Fixed charge removal step ST31, ST32 Heat treatment step

Claims

薄膜トランジスタの製造方法において、
基板上に半導体膜を形成する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を９５〜１００℃の電解液中に浸漬した後、純水中に浸漬することに
よって前記ゲート絶縁膜から固定電荷を除去する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。 In the method of manufacturing a thin film transistor,
Forming a semiconductor film on the substrate;
Forming a gate insulating film on the semiconductor film;
Removing the fixed charge from the gate insulating film by immersing the gate insulating film in an electrolytic solution at 95 to 100 ° C. and then immersing in pure water;
A method for producing a thin film transistor, comprising:

請求項１において、前記ゲート絶縁膜から前記固定電荷を除去した後、前記絶縁膜を酸
化性ガス含有雰囲気中で熱処理する工程を有することを特徴とする薄膜トランジスタの製
造方法。 2. The method for manufacturing a thin film transistor according to claim 1, further comprising a step of heat-treating the insulating film in an oxidizing gas-containing atmosphere after removing the fixed charge from the gate insulating film.

請求項１又は請求項２において、前記ゲート絶縁膜から前記固定電荷を除去する工程で
は、前記電解液中に気体を吹き込んで前記電解液をバブリングしながら前記ゲート絶縁膜
を浸漬することを特徴とする薄膜トランジスタの製造方法。 3. The step of removing the fixed charge from the gate insulating film according to claim 1 or 2, wherein the gate insulating film is immersed while bubbling the electrolytic solution by blowing a gas into the electrolytic solution. A method for manufacturing a thin film transistor.