JP4204103B2 - 積分回路 - Google Patents
積分回路 Download PDFInfo
- Publication number
- JP4204103B2 JP4204103B2 JP21477198A JP21477198A JP4204103B2 JP 4204103 B2 JP4204103 B2 JP 4204103B2 JP 21477198 A JP21477198 A JP 21477198A JP 21477198 A JP21477198 A JP 21477198A JP 4204103 B2 JP4204103 B2 JP 4204103B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- potential
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の属する技術分野】
本発明は、フィルタ回路などに用いるのに好適な積分回路に関し、特に半導体集積回路上の占有面積を低減し、かつ高い直流利得を得られるように構成したものである。
【0002】
【従来の技術】
従来、フィルタ回路の一つとして、電圧電流変換回路と容量による積分回路を組み合わせ、所望のフィルタ特性を得るようにしたものがある。この種のフィルタ回路において、特にQ値の高いフィルタ特性を実現する場合、積分回路の振幅・位相特性の理想特性からのズレがフィルタ特性を劣化させてしまうという問題がある。
【0003】
積分回路の振幅・位相特性のズレを改善し理想特性に近づける方法として、積分回路の入出力ともに差動である全差動形式とする構成がある。この場合、積分回路出力の動作電位を決めるための同相帰還回路が必要となる。このような同相帰還回路を有した積分回路の例として、特開平5-14119号に記載されたものが知られている。
【0004】
図5に示す従来の積分回路において、トランジスタQ1、Q2からなる相互コンダクタンス回路は、ベースを入力端とし共通接続したエミッタが電流源I1と接続されている。電流出力端であるトランジスタQ1、Q2のコレクタに、可変電流源を構成するトランジスタQ3、Q4のコレクタと、トランジスタQ6、Q7のベースを接続し、電流出力端と電源Vccとの間にそれぞれ積分容量C1a、C1bを接続している。トランジスタQ6、Q7は各エミッタに電流源I2、I3を接続した、いわゆるエミッタフォロワ回路であり、そのエミッタ間に等しい抵抗R1、R2を直列接続することで、2つの抵抗間の接続点から中点電圧を得ている。
【0005】
中点電圧は共通エミッタに電流源I4を接続したトランジスタ対Q8、Q9からなる比較回路で基準電圧Vrefと比較する。比較した出力は、トランジスタQ9のコレククから電流としてダイオード接続されたトランジスタQ5に出力される。ダイオード接続されたトランジスタQ5はトランジスタQ3、Q4のベースと電源Vcc間に接続され、カレントミラー回路を構成し、中点電圧と基準電圧Vrefが等しくなるようにトランジスタQ3、Q4の電流が制御され、積分回路の動作電位が決められる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の積分回路においては、相互コンダクタンス回路の電流出力端に接続されたエミッタフォロワ回路のエミッタ間に、中点電圧を得るために抵抗が直列接続されているので、積分回路の直流利得を高くするためには抵抗値が大きくなり、半導体集積回路上で構成した場合に占有面積が増すという問題を有していた。
【0007】
また、図6に示すように、より低い電源電圧で積分回路を動作させるために、電流出力端に接続されたエミッタフォロワ回路がない構成とした場合、中点電圧を得るための抵抗が電流出力端に直接接続されるので、より抵抗値を大きくする必要が生じ、さらに半導体集積回路上での占有面積が増すという問題を有していた。
【0008】
本発明は、上記従来の問題を解決するもので、半導体集積回路上の占有面積を低減し、かつ高い直流利得の積分回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記問題を解決するために本発明は、電圧電流変換回路の差動出力端の一方の電位と基準電位の電位差を電流として出力する第1の比較手段と、他方の電位と前記基準電位の電位差を電流として出力する第2の比較手段とを設けて、2つ比較手段の出力電流を加算し、差動出力端の同相電位と基準電位が等しくなるよう制御している。
【0010】
これにより、差動出力端の中点電位を検出するための抵抗が不用となるので、半導体集積回路上の占有面積を低減し、かつ高い直流利得の積分回路が得られる。
【0011】
【発明の実施の形態】
本発明の請求項1に記載の発明は、差動出力端にそれぞれ可変電流源を接続した電圧電流変換回路と、前記差動出力端の一方の電位と基準電位の電位差を電流として出力する第1の比較手段と、前記差動出力端の他方の電位と前記基準電位の電位差を電流として出力する第2の比較手段と、前記第1の比較手段と前記第2の比較手段の出力電流を加算し、前記差動出力端の同相電位と前記基準電位が等しくなるように前記可変電流源の電流量を制御する電流制御手段と、少なくとも前記差動出力端と接地間に接続した容量とを備えた積分回路としたものであり、半導体集積回路上の占有面積を低減し、かつ高い直流利得が得られるという作用を有する。
【0012】
また、請求項2に記載の発明は、前記第1の比較手段および前記第2の比較手段は、エミッタが共通に接続された第1の差動対と第2の差動対からなり、前記可変電流源と前記電流制御手段がカレントミラー回路を構成するトランジスタからなり、前記差動出力端の両方の電位と前記基準電位は、それぞれエミッタフォロワを介して第1と第2の差動対に入力されること特徴とする請求項1記載の積分回路としたものであり、半導体集積回路上の占有面積を低減し、かつ高い直流利得が得られるという作用を有する。
【0013】
また、請求項3に記載の発明は、前記差動出力端の両方の電位と前記基準電位は、前記第1と第2の差動対のベースに入力されること特徴とする請求項2記載の積分回路としたものであり、より低い電源電圧での動作においても、半導体集積回路上の占有面積を低減し、かつ高い直流利得が得られるという作用を有する。
【0014】
また、請求項4に記載の発明は、前記電圧電流変換回路の入力にエミッタフォロワを接続し、前記電圧電流変換回路の出力と前記可変電流源の間にトランジスタを挿入してカスケード接続としたことを特徴とする請求項2記載の積分回路としたものであり、半導体集積回路上の占有面積を低減し、かつ高い直流利得が得られる。また、積分回路の入出力インピーダンスをより高くできるという作用を有する。
【0016】
また、請求項5に記載の発明は、請求項1乃至請求項4のいずれかに記載の積分回路を用いてフィルタ回路を構成したものであり、半導体集積回路上の占有面積を低減できるという作用を有する。
【0017】
また、請求項6に記載の発明は、請求項5に記載のフィルタ回路を無線通信装置の送信部、あるいは受信部に設けたものであり、装置を小型化することができるという作用を有する。
【0018】
以下、本発明の実施の形態について、図1から図4を用いて説明する。
【0019】
(第1の実施の形態)
図1に示す本発明の第1の実施の形態の積分回路において、電圧電流変換回路1は、正側入力端子2と負側入力端子3に入力電圧信号が入力され、電流出力端である正側出力端子4と負側出力端子5から電流が出力される。正側出力端子4と負側出力端子5に、それぞれ可変電流源を構成するトランジスタ6、7のコレクタ、トランジスタ8、9のベース、電源Vccとの間に積分容量10、11が接続されている。トランジスタ8、9は各エミッタに電流源12、13を接続した、いわゆるエミッタフォロワ回路である。
【0020】
正側出力端子4の電位は、トランジスタ8のエミッタから出力され、共通エミッタに電流源14を接続したトランジスタ対15、16からなる比較回路のトランジスタ15のベースに入力される。
【0021】
負側出力端子5の電位は、トランジスタ9のエミッタから出力され、共通エミッタに電流源19を接続したトランジスタ対17、18からなる比較回路のトランジスタ18のベースに入力される。
【0022】
基準電圧Vrefはエミッタに電流源20を接続しエミッタフォロワを構成するトランジスタ21のベースに入力され、さらにトランジスタ21のエミッタはトランジスタ16、17のベースに接続される。
【0023】
正側出力端子4と基準電圧Vrefの電位差に応じて、トランジスタ対15、16のそれぞれのコレクタから電流が出力され、負側出力端子5と基準電圧Vrefの電位差に応じて、トランジスタ対17、18のそれぞれのコレクタから電流が出力される。
【0024】
トランジスタ15、18のコレクタは電源Vccに接続される。トランジスタ16、17のコレクタは、ダイオード接続されたトランジスタ22に接続される。ダイオード接続されたトランジスタ22はトランジスタ6、7のベースと電源Vccとの間に接続され、カレントミラー回路を構成する。
【0025】
電圧電流変換回路1には、一例として、共通エミッタに電流源を接続したトランジスタ対を用いてもよいが、その他の電圧電流変換回路を用いてもよい。
【0026】
ここで、トランジスタ対15、16とトランジスタ対17、18は同一の回路であり、電流源14と電流源19は同一の電流値であるとき、正側出力端子4と負側出力端子5との差動電位に対しては、トランジスタ16、17のコレクタ電流の増減は相殺し、トランジスタ22に流れる電流は変化しない。
【0027】
一方、正側出力端子4と負側出力端子5の同相電位に対しては、基準電圧Vrefとの電位差に応じてトランジスタ22に流れる電流が変化して負帰還がかかり、正側出力端子4と負側出力端子5の同相電位と基準電圧Vrefが等しくなるようにトランジスタ6、7の電流が制御され、積分回路の動作電位が決められる。
【0028】
図5に示す従来例との違いは、電圧電流変換回路1の差動出力端に接続されたエミッタフォロワ回路のエミッタ間に、中点電圧を得るための直列接続された抵抗がない点である。各エミッタフォロワ回路の出力には、トランジスタ対で構成された比較回路のベースが接続されており、入力インピーダンスが高いため、積分回路の直流利得を高くすることができるという効果が得られる。
【0029】
(第2の実施の形態)
図2は本発明の第2の実施の形態の積分回路の構成を示したものである。図1の積分回路と異なる点は、トランジスタ8、9、21と電流源12、13、20から構成されるエミッタフォロワ回路がない点であり、正側出力端子4の電位は、共通エミッタに電流源14を接続したトランジスタ対15、16からなる比較回路のトランジスタ15のベースに入力される。負側出力端子5の電位は、共通エミッタに電流源19を接続したトランジスタ対17、18からなる比較回路のトランジスタ18のベースに入力される。基準電圧Vrefはトランジスタ16、17のベースに接続される。
【0030】
図6に示す従来例との違いは、電圧電流変換回路の差動出力端の間に、中点電圧を得るための直列接続された抵抗がない点である。電圧電流変換回路1の出力には、トランジスタ対で構成された比較回路のベースが接続されており、入力インピーダンスが高いため、積分回路の直流利得を高くすることができるという効果が得られる。また、エミッタフォロワがない分、より低い電源電圧においても積分回路が動作可能であるという効果が得られる。
【0031】
(第3の実施の形態)
図3は本発明の第3の実施の形態の積分回路の構成を示したものである。図1の積分回路と異なる点は、電圧電流変換回路1の入力にトランジスタ31、32の各エミッタに電流源33、34を接続したエミッタフォロワ回路を接続し、さらに電圧電流変換回路1の各出力と可変電流源を構成するトランジスタ6、7のコレクタとの間にトランジスタ35、36を挿入してカスケード接続とし、トランジスタ35、36のベースに接続された電圧源37を設けた点である。これにより、積分回路の入出力インピーダンスをより高くできるという効果が得られる。
【0032】
(第4の実施の形態)
図4は本発明の第4の実施の形態の積分回路を用いて構成したフィルタ回路の一例としてのバンドパスフィルタ回路である。バンドパスフィルタ回路は、電圧電流変換回路101、102、103、104、容量105、106、107、108から構成される。
【0033】
電圧電流変換回路101〜104の相互コンダクタンスをそれぞれgm1〜gm4とし、電圧電流変換回路102、104の出力に接続された容量105、106の平衡線路間相当の容量値をCa、電圧電流変換回路103の出力に接続された容量107、108の平衡線路間相当の容量値をCbとすると、このフィルタの伝達関数H(s)は、次の式(1)により表わすことができる。
H(s)=(s・gm1/Ca)÷
(s^2+s・gm4/Ca+gm2・gm3/(Ca・Cb)) … (1)
【0034】
このようなフィルタ回路を、直流利得が高い積分回路を用いて構成すれば、半導体集積回路上の占有面積を増すことなく、高いQ値のフィルタ特性が得られる。このフィルタ回路は、送受信部を有する無線通信装置において、送信部、あるいは受信部のフィルタ回路に適用することにより、無線通信装置を小型化することが可能となる。従って、無線通信装置を性能良くかつ安価に提供することができる。
【0035】
なお、以上の説明では、積分容量を電圧電流変換回路の差動出力端と電源Vccとの間に積分容量を接続した例で説明したが、電圧電流変換回路の差動出力端の間に積分容量を接続してもよい。
【0036】
また、以上の説明では、トランジスタをバイポーラトランジスタで構成した例で説明したが、MOSトランジスタ等のその他の半導体プロセスによるトランジスタついても同様に実施可能である。
【0037】
また、以上の説明では、フィルタ回路の一例としての図4に示すバンドパスフィルタ回路で説明したが、これに限定されるものではなく、電圧電流変換回路と容量による積分回路を組み合わせ、所望のフィルタ特性を得るようにしたものであればよい。
【0038】
【発明の効果】
以上のように本発明は、積分回路の差動出力端の差動電位は相殺し、同相電位のみを電流として出力する比較手段を設け、差動出力端の中点電位を検出するための抵抗が不用な構成とすることで、半導体集積回路上の占有面積を低減し、かつ積分回路の直流利得の高利得化が図られる。
【0039】
また、このような積分回路を用いてフィルタ回路を構成すれば、半導体集積回路上の占有面積を増すことなく、高いQ値のフィルタ特性が得られる。
【0040】
さらに、このフィルタ回路を無線通信装置の送信部、あるいは受信部に組み込むことにより、無線通信装置を小型化することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における積分回路の構成を示すブロック図、
【図2】本発明の第2の実施の形態における積分回路の構成を示すブロック図、
【図3】本発明の第3の実施の形態における積分回路の構成を示すブロック図、
【図4】本発明の第4の実施の形態における積分回路を用いたバンドパスフィルタ回路の構成を示すブロック図、
【図5】従来の積分回路の構成を示すブロック図、
【図6】従来の他の積分回路の構成を示すブロック図である。
【符号の説明】
1 電圧電流変換回路
6、7、22、35、36 PNPトランジスタ
8、9、15〜18、21 NPNトランジスタ
31、32 NPNトランジスタ
10、11 容量
12〜14、19、20、33、34 電流源
101〜104 電圧電流変換回路
R1、R2 抵抗
C1a、C1b 容量
Vref 基準電圧
Vcc 電源
I1〜I4 電流源
Claims (6)
- 差動出力端にそれぞれ可変電流源を接続した電圧電流変換回路と、前記差動出力端の一方の電位と基準電位の電位差を電流として出力する第1の比較手段と、前記差動出力端の他方の電位と前記基準電位の電位差を電流として出力する第2の比較手段と、前記第1の比較手段と前記第2の比較手段の出力電流を加算し、前記差動出力端の同相電位と前記基準電位が等しくなるように前記可変電流源の電流量を制御する電流制御手段と、少なくとも前記差動出力端と接地間に接続した容量とからなること特徴とする積分回路。
- 前記第1の比較手段および前記第2の比較手段は、エミッタが共通に接続された第1の差動対と第2の差動対からなり、前記可変電流源と前記電流制御手段がカレントミラー回路を構成するトランジスタからなり、前記差動出力端の両方の電位と前記基準電位は、それぞれエミッタフォロワを介して第1と第2の差動対に入力されること特徴とする請求項1記載の積分回路。
- 前記差動出力端の両方の電位と前記基準電位は、前記第1と第2の差動対のベースに入力されること特徴とする請求項2記載の積分回路。
- 前記電圧電流変換回路の入力にエミッタフォロワを接続し、前記電圧電流変換回路の出力と前記可変電流源の間にトランジスタを挿入してカスケード接続としたことを特徴とする請求項2記載の積分回路。
- 請求項1乃至請求項4記載のいずれかに記載の積分回路を備えることを特徴とするフィルタ回路。
- 請求項5に記載のフィルタ回路を送信部、あるいは受信部に備えることを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21477198A JP4204103B2 (ja) | 1998-07-15 | 1998-07-15 | 積分回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21477198A JP4204103B2 (ja) | 1998-07-15 | 1998-07-15 | 積分回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031787A JP2000031787A (ja) | 2000-01-28 |
JP4204103B2 true JP4204103B2 (ja) | 2009-01-07 |
Family
ID=16661274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21477198A Expired - Fee Related JP4204103B2 (ja) | 1998-07-15 | 1998-07-15 | 積分回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4204103B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6838946B2 (en) * | 2002-04-10 | 2005-01-04 | Qualcomm Incorporated | Circuit and method for adjusting circuit tolerances |
WO2011031086A2 (ko) * | 2009-09-10 | 2011-03-17 | 주식회사 엘지화학 | 신규한 헤테로고리 유도체 및 이를 이용한 유기 발광 소자 |
-
1998
- 1998-07-15 JP JP21477198A patent/JP4204103B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000031787A (ja) | 2000-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
US5392002A (en) | Low voltage bipolar negative impedance converter | |
EP0270156A1 (en) | Filter arrangement | |
JPH06310940A (ja) | 四象限乗算回路及びこの回路を有するfm受信機 | |
JP4045959B2 (ja) | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 | |
JP4204103B2 (ja) | 積分回路 | |
US6268769B1 (en) | Operational amplifier | |
EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
JP3874649B2 (ja) | 平衡回路 | |
JPH09331220A (ja) | 利得可変増幅器 | |
JPH11513228A (ja) | フィルタ及び発振器用の相補トランスコンダクタを具えている電子回路 | |
USRE30173E (en) | Current mirror amplifier | |
JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
GB2272812A (en) | Active filter capable of effectively eliminating common mode noise component | |
JPH0379906B2 (ja) | ||
JPH0114726B2 (ja) | ||
WO2005039044A1 (en) | Electronic circuit for amplification of a bipolar signal | |
JP2629951B2 (ja) | 位相調整回路 | |
JPS59813Y2 (ja) | 増幅回路 | |
JP4298493B2 (ja) | 集積回路フィルタ | |
JP3070714B2 (ja) | フィルタ回路 | |
JP2937765B2 (ja) | 電圧制御増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |