JP4197399B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4197399B2 JP4197399B2 JP2001085018A JP2001085018A JP4197399B2 JP 4197399 B2 JP4197399 B2 JP 4197399B2 JP 2001085018 A JP2001085018 A JP 2001085018A JP 2001085018 A JP2001085018 A JP 2001085018A JP 4197399 B2 JP4197399 B2 JP 4197399B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor substrate
- mask
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、炭化珪素を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
炭化珪素を用いたパワー用の半導体装置は珪素を用いた半導体装置に比べて優れた特性を持つ。このため炭化珪素を用いたパワー用半導体装置の製造方法に関する研究が盛んに行われている。
【０００３】
炭化珪素半導体装置の製造方法で重要な工程の一つであるイオン注入は、例えば Materials Science Forum 264-268(1998), p675-680 にあるようにイオン注入後の活性化アニール処理に１５００℃以上の高温が必要であるという特徴を持っている。このため、選択イオン注入を行うために使用する注入用のマスクは活性化アニール処理を行う前に除去する必要があり、セルフアライン工程を行うことが困難である。
【０００４】
【発明が解決しようとする課題】
上述のように従来のイオン注入で用いる注入用マスクは、活性化アニール処理前に除去する必要があるために、活性化アニール処理後の工程において必要なマスクを再度形成しなければならない。マスクは、フォトリソグラフィー工程により作製される。フォトリソグラフィー工程では、前工程のマスクパターンと次工程のマスクパターンを合わせるという作業があり、パターンを合わせる精度が製造された半導体装置の特性のバラツキや歩留まりに大きく影響を与える。このため、可能な限りフォトリソグラフィー工程の回数を減らすことが望ましい。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、フォトリソグラフィー工程の回数を減らしたセルフアライン工程による炭化珪素半導体装置の製造方法であり、このセルフアライン工程により、製造された炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる炭化珪素半導体装置の製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基板に対して所定の部分に設けたマスクを介してエッチングを行い凸部を作製する凸部形成工程と、凸部形成工程で使用するマスクを用いてイオン注入を行うイオン注入工程と、イオン注入工程後に活性化アニールを行う活性化アニール工程と、凸部が形成された炭化珪素半導体基板上に炭化珪素をエピタキシャル成長させ炭化珪素半導体層を形成する炭化珪素半導体層形成工程と、炭化珪素半導体層をマスクを使わずにエッチングし、炭化珪素半導体基板の凸部周辺にのみ炭化珪素半導体領域を残す炭化珪素半導体領域残存工程とを有する。
【０００７】
また、イオン注入工程後に凸部形成行程を行う。
【０００８】
【発明の実施の形態】
実施の形態１．
図１はこの発明の炭化珪素半導体装置の製造方法の実施の形態１を説明する説明図である。図１において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、３は炭化珪素半導体基板１上にエピタキシャル成長した炭化珪素半導体層あるいは炭化珪素半導体領域である。
【０００９】
まず、炭化珪素半導体基板１上にマスク２を形成し（図中（ａ））、ＲＩＥなどの異方性エッチングを行い炭化珪素半導体基板１に凸部を形成する（図中（ｂ）：凸部形成工程）。
【００１０】
次に、凸部が形成された炭化珪素半導体基板１上の全面に炭化珪素半導体基板１と同一または異なる導電型の炭化珪素をエピタキシャル成長させ炭化珪素半導体層３を形成する（図中（ｃ）：炭化珪素半導体層形成工程）。形成された炭化珪素半導体層３の厚さは、炭化珪素半導体基板１の上下方向に関して凸部の上面、底面では薄く、一方、側面は厚くなっている。
【００１１】
さらに、炭化珪素半導体基板１上の全面に形成された炭化珪素半導体層３に対して、マスクを使わずにＲＩＥなどの異方性エッチングを行えば、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残すことができる（図中（ｄ）：炭化珪素半導体領域残存工程）。
【００１２】
このような工程を有する炭化珪素半導体装置においては、フォトリソグラフィー工程の回数が少ないセルフアライン工程により、製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００１３】
本実施の形態では、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭化珪素半導体基板１の凸部の上部、底部に炭化珪素半導体領域３を薄く残してもよく、上述と同様に製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００１４】
また、本実施の形態では、炭化珪素半導体基板１の構造について特に説明していないが、炭化珪素半導体基板１は単一の炭化珪素半導体層または複数の炭化珪素半導体層であっても上述と同様の効果を得ることができる。
【００１５】
さらに、炭化珪素半導体基板１が複数の炭化珪素半導体層を持つ場合、各炭化珪素半導体層が同一の導電型または異なる導電型を含むものであっても上述と同様の効果を得ることができる。
【００１６】
さらにまた、炭化珪素半導体基板１の一部にイオン注入または拡散などにより炭化珪素半導体基板１と同一または異なる導電型の炭化珪素半導体領域を形成したものであっても上述と同様の効果を得ることができる。
【００１７】
また、炭化珪素半導体基板１の表面は平坦なものまたは凹凸のあるものであっても上述と同様の効果を得ることができる。
【００１８】
このように、本実施の形態の炭化珪素半導体装置の製造方法は、一つのマスク２を用いて炭化珪素半導体基板１上に凸部を形成し、凸部が形成された炭化珪素半導体基板１上に炭化珪素をエピタキシャル成長させて炭化珪素半導体層３を形成する。この炭化珪素半導体層３は、上下方向に関して凸部の上面、底面では薄く、側面は厚くなっているため異方性エッチングを行えば凸部の上面、底面は炭化珪素半導体層３が除去され、側面にのみ炭化珪素半導体領域３が残る。すなわち、炭化珪素のエピタキシャル成長と異方性エッチングを行うことでマスクを用いることなく、つまりフォトリソグラフィー工程を行わずにセルフアライン工程で炭化珪素半導体基板１の凸部周辺に炭化珪素半導体領域３を形成することができる。
【００１９】
実施の形態２．
図２はこの発明の炭化珪素半導体装置の製造方法の実施の形態２を説明する説明図である。図２において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、３は炭化珪素半導体基板１上にエピタキシャル成長した炭化珪素半導体層あるいは炭化珪素半導体領域、４はイオン注入により形成した炭化珪素半導体層である。
【００２０】
まず、炭化珪素半導体基板１上にマスク２を形成し（図中（ａ））、マスク２を用いてイオン注入を行い炭化珪素半導体層４を形成し（図中（ｂ））、ＲＩＥなどの異方性エッチングを行い炭化珪素半導体基板１に凸部を形成する（図中（ｃ）：凸部形成工程）。
【００２１】
次に、凸部が形成された炭化珪素半導体基板１上の全面に、炭化珪素半導体基板１と同一または異なる導電型の炭化珪素をエピタキシャル成長させ炭化珪素半導体層３を形成する（図中（ｄ）：炭化珪素半導体層形成工程）。
【００２２】
さらに、上述の実施の形態１と同様にマスクを使わずにＲＩＥなどの異方性エッチングを行えば炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残すことができる（図中（ｅ）：炭化珪素半導体領域残存工程）。
【００２３】
このような工程を有する炭化珪素半導体装置においては、フォトリソグラフィー工程の回数が少ないセルフアライン工程により、炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００２４】
本実施の形態では、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭化珪素半導体基板１の凸部の上部、底部に炭化珪素半導体領域３を薄く残してもよく、上記と同様に製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００２５】
また、本実施の形態では、炭化珪素半導体基板１の構造について特に説明していないが、炭化珪素半導体基板１は単一の炭化珪素半導体層または複数の炭化珪素半導体層であっても上述と同様の効果を得ることができる。
【００２６】
さらに、炭化珪素半導体基板１が複数の炭化珪素半導体層を持つ場合、各炭化珪素半導体層が同一の導電型または異なる導電型を含むものであっても上述と同様の効果を得ることができる。
【００２７】
さらにまた、炭化珪素半導体基板１の一部にイオン注入または拡散などにより炭化珪素半導体基板１と同一または異なる導電型の炭化珪素半導体領域を形成したものであっても上述と同様の効果を得ることができる。
【００２８】
また、炭化珪素半導体基板１の表面は平坦なものまたは凹凸のあるものであっても上述と同様の効果を得ることができる。
【００２９】
実施の形態３．
図３はこの発明の炭化珪素半導体装置の製造方法の実施の形態３を説明する説明図である。図３において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、３は炭化珪素半導体基板１上にエピタキシャル成長した炭化珪素半導体層あるいは炭化珪素半導体領域、４はイオン注入により形成した炭化珪素半導体層、５はマスク２を形成するためのマスクである。
【００３０】
まず、炭化珪素半導体基板１上にマスク２を形成するために、マスク５を用いてＲＩＥなどの異方性エッチングなどによりマスク２を形成する際、同時に炭化珪素半導体基板１までエッチングを行い、炭化珪素半導体基板１に凸部を形成する（図中（ｂ）：凸部形成工程）。
【００３１】
次に、マスク２を用いてイオン注入を行うことにより炭化珪素半導体層４を形成し（図中（ｃ））、凸部が形成された炭化珪素半導体基板１上の全面に炭化珪素半導体基板１と同一または異なる導電型の炭化珪素をエピタキシャル成長させ炭化珪素半導体層３を形成する（図中（ｄ）：炭化珪素半導体層形成工程）。
【００３２】
さらに、上述の実施の形態１と同様にマスクを使わずにＲＩＥなどの異方性エッチングを行えば炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残すことができる（図中（ｅ）：炭化珪素半導体領域残存工程）。
【００３３】
このような工程を有する炭化珪素半導体装置においては、フォトリソグラフィー工程の回数が少ないセルフアライン工程により、炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００３４】
本実施の形態では、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭化珪素半導体基板１の凸部の上部、底部に炭化珪素半導体領域３を薄く残してもよく、上記と同様に製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００３５】
また、本実施の形態では、炭化珪素半導体基板１の構造について特に説明していないが、炭化珪素半導体基板１は単一の炭化珪素半導体層または複数の炭化珪素半導体層であっても上述と同様の効果を得ることができる。
【００３６】
さらに、炭化珪素半導体基板１が複数の炭化珪素半導体層を持つ場合、各炭化珪素半導体層が同一の導電型または異なる導電型を含むものであっても上述と同様の効果を得ることができる。
【００３７】
さらにまた、炭化珪素半導体基板１の一部にイオン注入または拡散などにより炭化珪素半導体基板１と同一または異なる導電型の炭化珪素半導体領域を形成したものであっても上述と同様の効果を得ることができる。
【００３８】
また、炭化珪素半導体基板１の表面は平坦なものまたは凹凸のあるものであっても上述と同様の効果を得ることができる。
【００３９】
実施の形態４．
図４はこの発明の炭化珪素半導体装置の製造方法の実施の形態４を説明するＭＯＳ型電界効果トランジスタの製造方法の説明図である。図４において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、５はマスク２を形成するためのマスク、６はｎ+型炭化珪素半導体層、７はｎ-型炭化珪素半導体層、８はｐ型炭化珪素半導体領域、９は炭化珪素半導体チャネル領域、１０はｎ型炭化珪素半導体ソース領域、１１はゲート酸化膜、１２はゲート電極、１３はソース電極、１４はドレイン電極である。
【００４０】
まず、上述の実施の形態３と同様の方法によりマスク５を使ってマスク２及び炭化珪素基板１に凸部を形成し（図中（ａ）〜（ｃ））、マスク２を使ってイオン注入を行うことによりｐ型炭化珪素半導体領域８を形成し（図中（ｄ））、上述の実施の形態１と同様の方法により炭化珪素半導体基板１の凸部周辺に炭化珪素半導体基板１と同一の導電型または異なる導電型の炭化珪素半導体チャネル領域９を形成し（図中（ｅ））、さらにその周辺にｎ型炭化珪素半導体ソース領域１０を形成し（図中（ｆ））、ゲート酸化膜１１、ゲート電極１２、ソース電極１３、ドレイン電極１４を形成することによりＭＯＳ型電界効果トランジスタを作製することができる（図中（ｇ））。
【００４１】
このような工程を有する炭化珪素半導体装置においては、マスク５のみ、つまり１回のフォトリソグラフィー工程でｐ型炭化珪素半導体領域８、炭化珪素半導体チャネル領域９、ｎ型炭化珪素半導体ソース領域１０を形成することができ、作製したＭＯＳ型電界効果トランジスタの特性のバラツキを抑え、歩留まりを向上することができる。
【００４２】
また、本実施の形態では、炭化珪素半導体基板１の導電型をｎ型とし、ｎチャネル型のＭＯＳ型電界効果トランジスタについて説明したが、炭化珪素半導体基板１がｐ型の場合、８をｎ型の炭化珪素半導体領域、１０をｐ型炭化珪素半導体ソース領域とすればｐチャネル型のＭＯＳ型電界効果トランジスタを作製することができ、本実施の形態とを得ることができる。
【００４３】
【発明の効果】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基板に対して所定の部分に設けたマスクを介してエッチングを行い凸部を作製する凸部形成工程と、凸部形成工程で使用するマスクを用いてイオン注入を行うイオン注入工程と、イオン注入工程後に活性化アニールを行う活性化アニール工程と、凸部が形成された炭化珪素半導体基板上に炭化珪素をエピタキシャル成長させ炭化珪素半導体層を形成する炭化珪素半導体層形成工程と、炭化珪素半導体層をマスクを使わずにエッチングし、炭化珪素半導体基板の凸部周辺にのみ炭化珪素半導体領域を残す炭化珪素半導体領域残存工程とを有する。そのため、炭化珪素半導体装置を製造するのに必要なマスクの数を少なくでき、つまりフォトリソグラフィー工程の回数を少なくでき、製造した炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上できる。
【００４４】
また、イオン注入工程後に凸部形成工程を行うので凸部形成工程にて設けるマスクは、イオン注入工程で使用したマスクをそのまま使用できる。そのため、さらにフォトリソグラフィー工程を少なくして、セルフアライン工程で炭化珪素半導体基板の凸部周辺に炭化珪素半導体領域を形成することができる。
【図面の簡単な説明】
【図１】 この発明の炭化珪素半導体装置の製造方法の実施の形態１を説明する説明図である。
【図２】 この発明の炭化珪素半導体装置の製造方法の実施の形態２を説明する説明図である。
【図３】 この発明の炭化珪素半導体装置の製造方法の実施の形態３を説明する説明図である。
【図４】 この発明の炭化珪素半導体装置の製造方法の実施の形態４を説明するＭＯＳ型電界効果トランジスタの製造方法の説明図である。
【符号の説明】
１ 炭化珪素半導体基板、２ マスク、３ エピタキシャル成長した炭化珪素半導体領域、４ イオン注入または熱拡散などにより形成した炭化珪素半導体領域、５ マスク２を形成するためのマスク、６ ｎ+型炭化珪素半導体層、７ ｎ-型炭化珪素半導体層、８ ｐ型炭化珪素半導体領域、９ 炭化珪素半導体チャネル領域、１０ 炭化珪素半導体ソース領域、１１ ゲート酸化膜、１２ ゲート電極、１３ ソース電極、１４ ドレイン電極。
【発明の属する技術分野】
この発明は、炭化珪素を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
炭化珪素を用いたパワー用の半導体装置は珪素を用いた半導体装置に比べて優れた特性を持つ。このため炭化珪素を用いたパワー用半導体装置の製造方法に関する研究が盛んに行われている。
【０００３】
炭化珪素半導体装置の製造方法で重要な工程の一つであるイオン注入は、例えば Materials Science Forum 264-268(1998), p675-680 にあるようにイオン注入後の活性化アニール処理に１５００℃以上の高温が必要であるという特徴を持っている。このため、選択イオン注入を行うために使用する注入用のマスクは活性化アニール処理を行う前に除去する必要があり、セルフアライン工程を行うことが困難である。
【０００４】
【発明が解決しようとする課題】
上述のように従来のイオン注入で用いる注入用マスクは、活性化アニール処理前に除去する必要があるために、活性化アニール処理後の工程において必要なマスクを再度形成しなければならない。マスクは、フォトリソグラフィー工程により作製される。フォトリソグラフィー工程では、前工程のマスクパターンと次工程のマスクパターンを合わせるという作業があり、パターンを合わせる精度が製造された半導体装置の特性のバラツキや歩留まりに大きく影響を与える。このため、可能な限りフォトリソグラフィー工程の回数を減らすことが望ましい。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、フォトリソグラフィー工程の回数を減らしたセルフアライン工程による炭化珪素半導体装置の製造方法であり、このセルフアライン工程により、製造された炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる炭化珪素半導体装置の製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基板に対して所定の部分に設けたマスクを介してエッチングを行い凸部を作製する凸部形成工程と、凸部形成工程で使用するマスクを用いてイオン注入を行うイオン注入工程と、イオン注入工程後に活性化アニールを行う活性化アニール工程と、凸部が形成された炭化珪素半導体基板上に炭化珪素をエピタキシャル成長させ炭化珪素半導体層を形成する炭化珪素半導体層形成工程と、炭化珪素半導体層をマスクを使わずにエッチングし、炭化珪素半導体基板の凸部周辺にのみ炭化珪素半導体領域を残す炭化珪素半導体領域残存工程とを有する。
【０００７】
また、イオン注入工程後に凸部形成行程を行う。
【０００８】
【発明の実施の形態】
実施の形態１．
図１はこの発明の炭化珪素半導体装置の製造方法の実施の形態１を説明する説明図である。図１において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、３は炭化珪素半導体基板１上にエピタキシャル成長した炭化珪素半導体層あるいは炭化珪素半導体領域である。
【０００９】
まず、炭化珪素半導体基板１上にマスク２を形成し（図中（ａ））、ＲＩＥなどの異方性エッチングを行い炭化珪素半導体基板１に凸部を形成する（図中（ｂ）：凸部形成工程）。
【００１０】
次に、凸部が形成された炭化珪素半導体基板１上の全面に炭化珪素半導体基板１と同一または異なる導電型の炭化珪素をエピタキシャル成長させ炭化珪素半導体層３を形成する（図中（ｃ）：炭化珪素半導体層形成工程）。形成された炭化珪素半導体層３の厚さは、炭化珪素半導体基板１の上下方向に関して凸部の上面、底面では薄く、一方、側面は厚くなっている。
【００１１】
さらに、炭化珪素半導体基板１上の全面に形成された炭化珪素半導体層３に対して、マスクを使わずにＲＩＥなどの異方性エッチングを行えば、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残すことができる（図中（ｄ）：炭化珪素半導体領域残存工程）。
【００１２】
このような工程を有する炭化珪素半導体装置においては、フォトリソグラフィー工程の回数が少ないセルフアライン工程により、製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００１３】
本実施の形態では、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭化珪素半導体基板１の凸部の上部、底部に炭化珪素半導体領域３を薄く残してもよく、上述と同様に製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００１４】
また、本実施の形態では、炭化珪素半導体基板１の構造について特に説明していないが、炭化珪素半導体基板１は単一の炭化珪素半導体層または複数の炭化珪素半導体層であっても上述と同様の効果を得ることができる。
【００１５】
さらに、炭化珪素半導体基板１が複数の炭化珪素半導体層を持つ場合、各炭化珪素半導体層が同一の導電型または異なる導電型を含むものであっても上述と同様の効果を得ることができる。
【００１６】
さらにまた、炭化珪素半導体基板１の一部にイオン注入または拡散などにより炭化珪素半導体基板１と同一または異なる導電型の炭化珪素半導体領域を形成したものであっても上述と同様の効果を得ることができる。
【００１７】
また、炭化珪素半導体基板１の表面は平坦なものまたは凹凸のあるものであっても上述と同様の効果を得ることができる。
【００１８】
このように、本実施の形態の炭化珪素半導体装置の製造方法は、一つのマスク２を用いて炭化珪素半導体基板１上に凸部を形成し、凸部が形成された炭化珪素半導体基板１上に炭化珪素をエピタキシャル成長させて炭化珪素半導体層３を形成する。この炭化珪素半導体層３は、上下方向に関して凸部の上面、底面では薄く、側面は厚くなっているため異方性エッチングを行えば凸部の上面、底面は炭化珪素半導体層３が除去され、側面にのみ炭化珪素半導体領域３が残る。すなわち、炭化珪素のエピタキシャル成長と異方性エッチングを行うことでマスクを用いることなく、つまりフォトリソグラフィー工程を行わずにセルフアライン工程で炭化珪素半導体基板１の凸部周辺に炭化珪素半導体領域３を形成することができる。
【００１９】
実施の形態２．
図２はこの発明の炭化珪素半導体装置の製造方法の実施の形態２を説明する説明図である。図２において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、３は炭化珪素半導体基板１上にエピタキシャル成長した炭化珪素半導体層あるいは炭化珪素半導体領域、４はイオン注入により形成した炭化珪素半導体層である。
【００２０】
まず、炭化珪素半導体基板１上にマスク２を形成し（図中（ａ））、マスク２を用いてイオン注入を行い炭化珪素半導体層４を形成し（図中（ｂ））、ＲＩＥなどの異方性エッチングを行い炭化珪素半導体基板１に凸部を形成する（図中（ｃ）：凸部形成工程）。
【００２１】
次に、凸部が形成された炭化珪素半導体基板１上の全面に、炭化珪素半導体基板１と同一または異なる導電型の炭化珪素をエピタキシャル成長させ炭化珪素半導体層３を形成する（図中（ｄ）：炭化珪素半導体層形成工程）。
【００２２】
さらに、上述の実施の形態１と同様にマスクを使わずにＲＩＥなどの異方性エッチングを行えば炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残すことができる（図中（ｅ）：炭化珪素半導体領域残存工程）。
【００２３】
このような工程を有する炭化珪素半導体装置においては、フォトリソグラフィー工程の回数が少ないセルフアライン工程により、炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００２４】
本実施の形態では、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭化珪素半導体基板１の凸部の上部、底部に炭化珪素半導体領域３を薄く残してもよく、上記と同様に製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００２５】
また、本実施の形態では、炭化珪素半導体基板１の構造について特に説明していないが、炭化珪素半導体基板１は単一の炭化珪素半導体層または複数の炭化珪素半導体層であっても上述と同様の効果を得ることができる。
【００２６】
さらに、炭化珪素半導体基板１が複数の炭化珪素半導体層を持つ場合、各炭化珪素半導体層が同一の導電型または異なる導電型を含むものであっても上述と同様の効果を得ることができる。
【００２７】
さらにまた、炭化珪素半導体基板１の一部にイオン注入または拡散などにより炭化珪素半導体基板１と同一または異なる導電型の炭化珪素半導体領域を形成したものであっても上述と同様の効果を得ることができる。
【００２８】
また、炭化珪素半導体基板１の表面は平坦なものまたは凹凸のあるものであっても上述と同様の効果を得ることができる。
【００２９】
実施の形態３．
図３はこの発明の炭化珪素半導体装置の製造方法の実施の形態３を説明する説明図である。図３において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、３は炭化珪素半導体基板１上にエピタキシャル成長した炭化珪素半導体層あるいは炭化珪素半導体領域、４はイオン注入により形成した炭化珪素半導体層、５はマスク２を形成するためのマスクである。
【００３０】
まず、炭化珪素半導体基板１上にマスク２を形成するために、マスク５を用いてＲＩＥなどの異方性エッチングなどによりマスク２を形成する際、同時に炭化珪素半導体基板１までエッチングを行い、炭化珪素半導体基板１に凸部を形成する（図中（ｂ）：凸部形成工程）。
【００３１】
次に、マスク２を用いてイオン注入を行うことにより炭化珪素半導体層４を形成し（図中（ｃ））、凸部が形成された炭化珪素半導体基板１上の全面に炭化珪素半導体基板１と同一または異なる導電型の炭化珪素をエピタキシャル成長させ炭化珪素半導体層３を形成する（図中（ｄ）：炭化珪素半導体層形成工程）。
【００３２】
さらに、上述の実施の形態１と同様にマスクを使わずにＲＩＥなどの異方性エッチングを行えば炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残すことができる（図中（ｅ）：炭化珪素半導体領域残存工程）。
【００３３】
このような工程を有する炭化珪素半導体装置においては、フォトリソグラフィー工程の回数が少ないセルフアライン工程により、炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００３４】
本実施の形態では、炭化珪素半導体基板１の凸部周辺にのみ炭化珪素半導体領域３を残したが、炭化珪素半導体基板１の凸部の上部、底部に炭化珪素半導体領域３を薄く残してもよく、上記と同様に製造する炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上することができる。
【００３５】
また、本実施の形態では、炭化珪素半導体基板１の構造について特に説明していないが、炭化珪素半導体基板１は単一の炭化珪素半導体層または複数の炭化珪素半導体層であっても上述と同様の効果を得ることができる。
【００３６】
さらに、炭化珪素半導体基板１が複数の炭化珪素半導体層を持つ場合、各炭化珪素半導体層が同一の導電型または異なる導電型を含むものであっても上述と同様の効果を得ることができる。
【００３７】
さらにまた、炭化珪素半導体基板１の一部にイオン注入または拡散などにより炭化珪素半導体基板１と同一または異なる導電型の炭化珪素半導体領域を形成したものであっても上述と同様の効果を得ることができる。
【００３８】
また、炭化珪素半導体基板１の表面は平坦なものまたは凹凸のあるものであっても上述と同様の効果を得ることができる。
【００３９】
実施の形態４．
図４はこの発明の炭化珪素半導体装置の製造方法の実施の形態４を説明するＭＯＳ型電界効果トランジスタの製造方法の説明図である。図４において、１は炭化珪素半導体基板、２はレジストまたは熱酸化膜または金属膜などからなるマスク、５はマスク２を形成するためのマスク、６はｎ+型炭化珪素半導体層、７はｎ-型炭化珪素半導体層、８はｐ型炭化珪素半導体領域、９は炭化珪素半導体チャネル領域、１０はｎ型炭化珪素半導体ソース領域、１１はゲート酸化膜、１２はゲート電極、１３はソース電極、１４はドレイン電極である。
【００４０】
まず、上述の実施の形態３と同様の方法によりマスク５を使ってマスク２及び炭化珪素基板１に凸部を形成し（図中（ａ）〜（ｃ））、マスク２を使ってイオン注入を行うことによりｐ型炭化珪素半導体領域８を形成し（図中（ｄ））、上述の実施の形態１と同様の方法により炭化珪素半導体基板１の凸部周辺に炭化珪素半導体基板１と同一の導電型または異なる導電型の炭化珪素半導体チャネル領域９を形成し（図中（ｅ））、さらにその周辺にｎ型炭化珪素半導体ソース領域１０を形成し（図中（ｆ））、ゲート酸化膜１１、ゲート電極１２、ソース電極１３、ドレイン電極１４を形成することによりＭＯＳ型電界効果トランジスタを作製することができる（図中（ｇ））。
【００４１】
このような工程を有する炭化珪素半導体装置においては、マスク５のみ、つまり１回のフォトリソグラフィー工程でｐ型炭化珪素半導体領域８、炭化珪素半導体チャネル領域９、ｎ型炭化珪素半導体ソース領域１０を形成することができ、作製したＭＯＳ型電界効果トランジスタの特性のバラツキを抑え、歩留まりを向上することができる。
【００４２】
また、本実施の形態では、炭化珪素半導体基板１の導電型をｎ型とし、ｎチャネル型のＭＯＳ型電界効果トランジスタについて説明したが、炭化珪素半導体基板１がｐ型の場合、８をｎ型の炭化珪素半導体領域、１０をｐ型炭化珪素半導体ソース領域とすればｐチャネル型のＭＯＳ型電界効果トランジスタを作製することができ、本実施の形態とを得ることができる。
【００４３】
【発明の効果】
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基板に対して所定の部分に設けたマスクを介してエッチングを行い凸部を作製する凸部形成工程と、凸部形成工程で使用するマスクを用いてイオン注入を行うイオン注入工程と、イオン注入工程後に活性化アニールを行う活性化アニール工程と、凸部が形成された炭化珪素半導体基板上に炭化珪素をエピタキシャル成長させ炭化珪素半導体層を形成する炭化珪素半導体層形成工程と、炭化珪素半導体層をマスクを使わずにエッチングし、炭化珪素半導体基板の凸部周辺にのみ炭化珪素半導体領域を残す炭化珪素半導体領域残存工程とを有する。そのため、炭化珪素半導体装置を製造するのに必要なマスクの数を少なくでき、つまりフォトリソグラフィー工程の回数を少なくでき、製造した炭化珪素半導体装置の特性のバラツキを抑え、歩留まりを向上できる。
【００４４】
また、イオン注入工程後に凸部形成工程を行うので凸部形成工程にて設けるマスクは、イオン注入工程で使用したマスクをそのまま使用できる。そのため、さらにフォトリソグラフィー工程を少なくして、セルフアライン工程で炭化珪素半導体基板の凸部周辺に炭化珪素半導体領域を形成することができる。
【図面の簡単な説明】
【図１】 この発明の炭化珪素半導体装置の製造方法の実施の形態１を説明する説明図である。
【図２】 この発明の炭化珪素半導体装置の製造方法の実施の形態２を説明する説明図である。
【図３】 この発明の炭化珪素半導体装置の製造方法の実施の形態３を説明する説明図である。
【図４】 この発明の炭化珪素半導体装置の製造方法の実施の形態４を説明するＭＯＳ型電界効果トランジスタの製造方法の説明図である。
【符号の説明】
１ 炭化珪素半導体基板、２ マスク、３ エピタキシャル成長した炭化珪素半導体領域、４ イオン注入または熱拡散などにより形成した炭化珪素半導体領域、５ マスク２を形成するためのマスク、６ ｎ+型炭化珪素半導体層、７ ｎ-型炭化珪素半導体層、８ ｐ型炭化珪素半導体領域、９ 炭化珪素半導体チャネル領域、１０ 炭化珪素半導体ソース領域、１１ ゲート酸化膜、１２ ゲート電極、１３ ソース電極、１４ ドレイン電極。
Claims (2)
- 炭化珪素半導体基板に対して所定の部分に設けたマスクを介してエッチングを行い凸部を作製する凸部形成工程と、
上記凸部形成工程で使用するマスクを用いてイオン注入を行うイオン注入工程と、
上記イオン注入工程後に活性化アニールを行う活性化アニール工程と、
上記凸部が形成された上記炭化珪素半導体基板上に炭化珪素をエピタキシャル成長させ炭化珪素半導体層を形成する炭化珪素半導体層形成工程と、
上記炭化珪素半導体層をマスクを使わずにエッチングし、上記炭化珪素半導体基板の上記凸部周辺にのみ炭化珪素半導体領域を残す炭化珪素半導体領域残存工程と
を有することを特徴とする炭化珪素半導体装置の製造方法。 - イオン注入工程後に凸部形成行程を行う
ことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085018A JP4197399B2 (ja) | 2001-03-23 | 2001-03-23 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085018A JP4197399B2 (ja) | 2001-03-23 | 2001-03-23 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289854A JP2002289854A (ja) | 2002-10-04 |
| JP4197399B2 true JP4197399B2 (ja) | 2008-12-17 |
Family
ID=18940602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085018A Expired - Lifetime JP4197399B2 (ja) | 2001-03-23 | 2001-03-23 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4197399B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873081B1 (ko) | 2007-05-29 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
-
2001
- 2001-03-23 JP JP2001085018A patent/JP4197399B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289854A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082683B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| WO2012055143A1 (zh) | 晶体管及其制造方法 | |
| JP6871562B2 (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JPS6212167A (ja) | 溝部を有する縦形半導体装置の製造方法 | |
| JP4197399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003069043A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2002280554A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0311765A (ja) | 半導体装置の製造方法 | |
| JPH0298142A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2803619B2 (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
| JP3638189B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JP2500427B2 (ja) | バイポ―ラ型半導体装置の製造方法 | |
| KR100776173B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JPH05275637A (ja) | 相補型半導体装置の製造方法 | |
| JPH04216651A (ja) | 半導体装置の製造方法 | |
| JPH0290628A (ja) | 半導体装置の製造方法 | |
| JPS62147776A (ja) | 半導体装置の製造方法 | |
| JP2005347638A (ja) | 接合型電界効果トランジスタ、接合型高電子移動度電界効果トランジスタ及びこれらの製造方法 | |
| JPH09191016A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH06236996A (ja) | 半導体装置の製造方法 | |
| JPH04368133A (ja) | 半導体装置及びその製造方法 | |
| JPH10135234A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4197399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |