JP4196351B2

JP4196351B2 - Film capacitor manufacturing method

Info

Publication number: JP4196351B2
Application number: JP2005157429A
Authority: JP
Inventors: 貴志男横内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-05-30
Filing date: 2005-05-30
Publication date: 2008-12-17
Anticipated expiration: 2020-03-28
Also published as: JP2005252308A

Description

本発明はフィルム状コンデンサの製造方法に関するものであり、特に、ハイエンドサーバ等の高周波信号を伝送する電子装置に対するデカップリングコンデンサの低インダクタンス化のための構成に特徴のあるフィルム状コンデンサの製造方法に関するものである。 The present invention relates to a method for manufacturing a film capacitor, and more particularly to a method for manufacturing a film capacitor characterized by a configuration for reducing the inductance of a decoupling capacitor for an electronic device that transmits a high-frequency signal such as a high-end server. Is.

近年、マクロプロセッサをはじめとするデジタルＬＳＩの高速化と低消費電力化が進み、ＬＳＩの負荷インピーダンスの急激な変動や、電源電圧の変動を抑えるためのデカップリングコンデンサの性能向上が要請されており、また、高速動作デジタルＬＳＩのＧＨｚ帯の高周波領域における安定したＬＳＩの動作が要求されている。 In recent years, macro LSIs and other digital LSIs have become faster and consume less power, and there has been a need to improve the performance of decoupling capacitors to suppress rapid fluctuations in LSI load impedance and fluctuations in power supply voltage. In addition, there is a demand for stable LSI operation in the high-frequency region of the GHz band of high-speed operation digital LSIs.

この様な電源電圧変動や高周波ノイズによるＬＳＩの誤動作を防止するためには、ＬＳＩチップのなるべく近傍にデカップリングコンデンサ、即ち、バイパスコンデンサを実装する必要がある。 In order to prevent such malfunction of the LSI due to power supply voltage fluctuations and high frequency noise, it is necessary to mount a decoupling capacitor, that is, a bypass capacitor as close as possible to the LSI chip.

図９参照
図９は、従来のデカプリングコンデンサ及びＬＳＩを実装した電子回路装置の概略的構成図であり、多層配線層を設けた回路配線基板７４にＬＳＩチップ７１を実装するとともに、ＬＳＩチップ７１の近傍にデカップリングコンデンサとなるチップコンデンサ７３を実装したものであり、チップコンデンサ７３の一方の端子を接地ライン７６に接続するとともに、他方の端子をＬＳＩチップ７１の電源端子７２と接続している電源ライン７５に接続する。 See FIG.
FIG. 9 is a schematic configuration diagram of an electronic circuit device on which a conventional decoupling capacitor and an LSI are mounted. The LSI chip 71 is mounted on a circuit wiring board 74 provided with a multilayer wiring layer, and is located in the vicinity of the LSI chip 71. A chip capacitor 73 to be a decoupling capacitor is mounted, and one terminal of the chip capacitor 73 is connected to the ground line 76 and the other terminal is connected to the power terminal 72 of the LSI chip 71. Connect to.

しかし、図９のように回路配線基板７４の表面にデカップリングコンデンサを実装する方法の場合には、チップコンデンサ７３とＬＳＩチップ７１との間での配線の引回しが避けられないため、引回し配線層に付随する寄生インダクタンスにより、高速動作ＬＳＩに対しての電源電圧変動の抑止効果や高周波リップル吸収効果には限界がある。 However, in the case of the method of mounting a decoupling capacitor on the surface of the circuit wiring board 74 as shown in FIG. 9, the wiring between the chip capacitor 73 and the LSI chip 71 is unavoidable. Due to the parasitic inductance associated with the wiring layer, there is a limit to the effect of suppressing fluctuations in power supply voltage and the effect of absorbing high-frequency ripple for high-speed operation LSIs.

したがって、電源電圧の変動抑止のためには、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）の低減がコンデンサに求められることになる。特に、配線の引回しによるインダクタンスの増加は、デカップリングコンデンサの高周波特性の劣化の主因となるため等価直列インダクタンス（ＥＳＬ）の低減がより重要になる。 Therefore, in order to suppress fluctuations in the power supply voltage, reduction of equivalent series resistance (ESR) and equivalent series inductance (ESL) is required for the capacitor. In particular, an increase in inductance due to wiring routing is a major cause of deterioration of the high-frequency characteristics of the decoupling capacitor, and therefore reduction of equivalent series inductance (ESL) becomes more important.

そこで、コンデンサ内蔵回路基板や、表面に誘電体膜を形成したセラミック回路基板（例えば、特許文献１参照）などが提案されており、それによって、ＬＳＩチップの直下にデカップリングコンデンサを配置して、ＬＳＩ電源、接地端子からコンデンサまでの配線引回しを最短にしようとするものである。 Therefore, a circuit board with a built-in capacitor, a ceramic circuit board with a dielectric film formed on the surface (see, for example, Patent Document 1), etc. have been proposed, whereby a decoupling capacitor is arranged immediately below the LSI chip, It is intended to minimize the wiring route from the LSI power supply and the ground terminal to the capacitor.

また、回路基板とは別に、インターポーザタイプのコンデンサ基板を用いてＬＳＩチップとデカップリングコンデンサの接続距離を最短にすることがで提案されているので、その一例を図１０を参照して説明する。 Further, since it has been proposed to use an interposer type capacitor substrate separately from the circuit substrate to minimize the connection distance between the LSI chip and the decoupling capacitor, an example will be described with reference to FIG.

図１０参照
図１０は、インターポーザタイプのコンデンサ基板を介してＬＳＩを実装した電子回路装置の概略的構成図であり、ＬＳＩチップ８１の信号端子はコンデンサ基板８２に設けたスルービアを介して回路配線基板８３に設けた信号ライン８６に接続される。
一方、ＬＳＩチップ８１の電源端子と接地端子は、コンデンサ基板８２に設けたデカップリングコンデンサを構成する一対のベタ電極層の一方に互いに接続したビアを介して電源ライン８４及び接地ライン８５に夫々接続される。
特開平４−２１１１９１号公報 See FIG.
FIG. 10 is a schematic configuration diagram of an electronic circuit device in which an LSI is mounted via an interposer type capacitor substrate. A signal terminal of the LSI chip 81 is provided on the circuit wiring board 83 via a through via provided on the capacitor board 82. Connected to the signal line 86.
On the other hand, the power supply terminal and the ground terminal of the LSI chip 81 are respectively connected to the power supply line 84 and the ground line 85 via vias connected to one of a pair of solid electrode layers constituting a decoupling capacitor provided on the capacitor substrate 82. Is done.
Japanese Patent Laid-Open No. 4-211191

しかし、上述のコンデンサ内蔵基板の場合には、高誘電体材料の焼成に７００℃程度の高温が必要であるため、回路基板を構成するベース材料やその製造工程が限定されるという問題がある。
また、コンデンサ層の層数の増加に伴って、製造歩留りが低下するという問題や製造コストが増大するという問題がある。 However, in the case of the above-mentioned capacitor built-in substrate, since a high temperature of about 700 ° C. is required for firing the high dielectric material, there is a problem that the base material constituting the circuit substrate and the manufacturing process thereof are limited.
In addition, as the number of capacitor layers increases, there is a problem that the manufacturing yield decreases and the manufacturing cost increases.

一方、インターポーザタイプのコンデンサ基板の場合には、ハイエンドサーバのように、ＬＳＩチップの端子数が数千を越えるものがあり、その様なＬＳＩチップに対応するためには、微小径且つ微小ピッチのインターポーザ基板が必要になるが、ビアの径の微小化と微小ピッチ化に伴って製造が困難になるという問題がある。
例えば、コンデンサ基板をグリーンシート法を用いて製造した場合、スルービアのピッチは１００〜２００μｍが限界となる。 On the other hand, in the case of an interposer type capacitor substrate, there are some terminals of an LSI chip that exceed several thousand, such as a high-end server, and in order to support such an LSI chip, a small diameter and a small pitch. Although an interposer substrate is required, there is a problem that manufacturing becomes difficult as the via diameter becomes smaller and the pitch becomes smaller.
For example, when the capacitor substrate is manufactured using the green sheet method, the pitch of through vias is limited to 100 to 200 μm.

また、コンデンサ基板の低インピーダンス化、即ち、低ＥＳＬ化のためには、薄膜コンデンサが望ましいが、薄層化にともなってピンホール等に起因するリーク電流が問題となるため、低欠陥スルービア基板が必要になるが、薄層化の進展に伴って低欠陥スルービア基板の製造が困難になるという問題がある。 A thin film capacitor is desirable for lowering the impedance of the capacitor substrate, that is, lowering ESL. However, leakage current due to pinholes and the like becomes a problem as the layer becomes thinner. Although necessary, there is a problem that it becomes difficult to manufacture a low-defect through-via substrate with the progress of thinning.

したがって、本発明は、微小径且つ微小ピッチのスルービアを有する低インダクタンスのフィルム状コンデンサを提供することを目的とする。 Accordingly, an object of the present invention is to provide a low-inductance film-like capacitor having through-vias having a minute diameter and a minute pitch.

ここで、図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、表裏面に電極が設けられ、当該電極と電気的に接続されるビアを有するフィルム状コンデンサの製造方法において、基板１上に、第一の樹脂絶縁層８、電源配線及び信号配線の導通に必要なビア５，６を通過させる孔を設けるベタ電極層２、誘電体材料層３、接地配線及び信号配線の導通に必要なビア６，７を通過させる孔を設けるベタ電極層４、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、基板１の裏面からレーザ光９を照射することによって第一の樹脂絶縁層８の基板１との界面側を蒸発させ、基板１から剥離することを特徴とするフィルム状コンデンサの製造方法。 Here, means for solving the problems in the present invention will be described with reference to FIG.
See Figure 1
(1) The present invention relates to a method of manufacturing a film capacitor having electrodes provided on the front and back surfaces and vias electrically connected to the electrodes, on the substrate 1, the first resin insulating layer 8, the power wiring Also, a solid electrode layer 2 provided with holes through which the vias 5 and 6 necessary for the conduction of the signal wiring are provided, a solid material provided with holes through which the vias 6 and 7 necessary for the conduction of the dielectric material layer 3, the ground wiring and the signal wiring are passed. After forming at least one cycle of the film capacitor composed of the electrode layer 4 and the second resin insulation layer, the first resin insulation layer 8 and the substrate 1 are irradiated by irradiating the laser beam 9 from the back surface of the substrate 1. A method for producing a film capacitor, wherein the interface side is evaporated and peeled off from the substrate 1.

この様に、インターポーザタイプのコンデンサとしてグリーンシート法を用いずにフィルム状コンデンサとすることによって、半導体製造技術を転用することができ、それによって、膜厚の薄い誘電体材料層３を有し、且つ、微小径且つ微小ピッチのスルービア６を有する低インダクタンスのフィルム状コンデンサの実現が可能になる。 Thus, by using a film-like capacitor without using the green sheet method as an interposer type capacitor, the semiconductor manufacturing technology can be diverted, thereby having a thin dielectric material layer 3, In addition, it is possible to realize a low-inductance film-like capacitor having through vias 6 having a minute diameter and a minute pitch.

特に、フィルム状コンデンサを製造する際に、表面が平滑で第一の樹脂絶縁層８を設けた基板１を用いることによって薄膜のフィルム状コンデンサを半導体製造技術を用いて精度良く且つ再現性良く形成することができ、また、形成後に基板１から剥離することによって、コンデンサ基板として層厚化することがない。 In particular, when manufacturing a film capacitor, a thin film capacitor is formed with high precision and reproducibility using semiconductor manufacturing technology by using the substrate 1 having a smooth surface and the first resin insulating layer 8 provided. In addition, by peeling from the substrate 1 after formation, the capacitor substrate is not thickened.

また、レーザアブレーションによって樹脂絶縁層８の基板１との界面側を蒸発して基板１を剥離するドライプロセスを用いることにより、基板１の剥離工程が簡素化され、且つ、ウェットプロセスのように、誘電体材料層３や電極パッド等が薬液により侵される虞がなくなる。 In addition, by using a dry process in which the interface side of the resin insulating layer 8 with the substrate 1 is evaporated by laser ablation and the substrate 1 is peeled off, the peeling process of the substrate 1 is simplified, and like a wet process, There is no possibility that the dielectric material layer 3, the electrode pad, and the like are attacked by the chemical solution.

また、誘電体材料層３として、半導体強誘電体メモリ等に使用されているペロブスカイト構造の高誘電体膜を適用することによって、高誘電率の薄膜をピンホールフリーで形成することができ、それによって、一層の誘電体材料膜のみであっても大きな容量を実現することができる。 Moreover, by applying a high dielectric film having a perovskite structure used in semiconductor ferroelectric memory or the like as the dielectric material layer 3, a thin film having a high dielectric constant can be formed free of pinholes. Thus, a large capacity can be realized even with only one dielectric material film.

（２）また、本発明は、上記（１）において、基板１の剥離後に、誘電体材料層３の形成工程において炭化した第一の樹脂絶縁層８を除去したのち、新たな樹脂絶縁層を設けたことを特徴とする。
この様に、誘電体材料層３を形成する際の加熱工程において部分的に炭化して保護絶縁層として不適当になっている第一の樹脂絶縁層８を除去しているので、コンデンサ基板の信頼性を向上することができる。 (2) Further, in the present invention, after removing the first resin insulating layer 8 carbonized in the step of forming the dielectric material layer 3 after the substrate 1 is peeled off in the above (1), a new resin insulating layer is formed. It is provided.
In this way, the first resin insulating layer 8 that is partially carbonized and unsuitable as a protective insulating layer is removed in the heating step when forming the dielectric material layer 3, so that the capacitor substrate Reliability can be improved.

（３）また、本発明は、フィルム状コンデンサの製造方法において、ガラス基板の周辺部にのみＣｒ密着層を選択的に形成した後、Ｃｒ密着層が選択的に形成されたガラス基板上に、ポリイミドからなる第一の樹脂絶縁層、電源配線及び信号配線の導通に必要なビアを通過させる孔を設けたベタ電極層、ペロブスカイト構造を有する誘電体材料層、接地配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、及び、ポリイミドからなる第二の樹脂絶縁層からなるフィルム状コンデンサを形成し、次いで、ガラス基板の裏面からレーザ光を照射することによって、フィルム状コンデンサにおけるＣｒ密着層の内側の部分を蒸発させ、蒸発させた部分の外側を取り除き、次いで、残った部分について、フィルム状コンデンサをガラス基板から剥離することを特徴とする。(3) Further, in the method for manufacturing a film capacitor according to the present invention, after the Cr adhesion layer is selectively formed only on the peripheral portion of the glass substrate, the Cr adhesion layer is selectively formed on the glass substrate. Necessary for the conduction of the first resin insulation layer made of polyimide, the solid electrode layer with holes for passing the vias necessary for the conduction of the power supply wiring and signal wiring, the dielectric material layer having the perovskite structure, the ground wiring and the signal wiring A film-like capacitor is formed by forming a solid electrode layer having a hole through which a simple via passes and a second resin insulating layer made of polyimide, and then irradiating a laser beam from the back surface of the glass substrate. Evaporate the inner part of the Cr adhesion layer in FIG. 1, remove the outer part of the evaporated part, and then apply a film capacitor to the remaining part. Characterized by peeling from the glass substrate.

本発明によれば、表面が平滑な無垢基板を用いるとともに、半導体製造技術を用いてデカップリング用のフィルム状コンデンサを作製しているので、高密度のスルービアを有する低欠陥のフィルム状コンデンサとすることができ、それによって等価直列インダクタンス（ＥＳＬ）を小さくすることができるので、デジタルＬＳＩの高速化に伴う高周波領域における電源電圧変動及び高周波ノイズを効果的に低減することができ、ひいては、高速デジタルＬＳＩの動作の信頼性の向上、或いは、高密度実装化に寄与するところが大きい。 According to the present invention, a solid substrate having a smooth surface is used, and a film capacitor for decoupling is produced using a semiconductor manufacturing technique, so that a low-defect film capacitor having a high-density through via is obtained. Therefore, the equivalent series inductance (ESL) can be reduced, so that power supply voltage fluctuations and high-frequency noise in the high-frequency region associated with high-speed digital LSIs can be effectively reduced. It greatly contributes to improving the reliability of LSI operation or high-density mounting.

本発明は、基板上に、第一の樹脂絶縁層、電源配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、誘電体材料層、接地配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、レーザ光照射により第一の樹脂絶縁層の基板側の界面を蒸発させて基板から剥離するものである。 The present invention is necessary for conduction of a solid electrode layer, a dielectric material layer, a ground wiring, and a signal wiring provided with a hole through which a first resin insulating layer, a via necessary for the conduction of the power supply wiring and the signal wiring are passed on the substrate. After forming at least one period of a solid electrode layer with holes for passing through holes and a film-like capacitor made of the second resin insulation layer, the substrate side interface of the first resin insulation layer is evaporated by laser light irradiation. And peeled from the substrate.

ここで、図２乃至図６を参照して本発明の実施例１を説明するが、まず、図２乃至図５を参照して本発明の実施例１の製造工程を説明する。
なお、各図は、フィルム状コンデンサの要部断面図である。
図２参照
まず、サファイア基板１１上に、ポリイミド樹脂を塗布し、加熱硬化させ、さらに７００℃に加熱することによって、厚さが、例えば、１０μｍの炭化の進んだポリイミド層１２を形成したのち、スパッタリング法を用いて厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることによって下部ベタ電極層１３を形成する。 Here, the first embodiment of the present invention will be described with reference to FIGS. 2 to 6. First, the manufacturing process of the first embodiment of the present invention will be described with reference to FIGS.
In addition, each figure is principal part sectional drawing of a film-like capacitor | condenser.
See Figure 2
First, a polyimide resin is applied on the sapphire substrate 11, cured by heating, and further heated to 700 ° C. to form a carbonized polyimide layer 12 having a thickness of, for example, 10 μm. The lower solid electrode layer 13 is formed by sequentially depositing a Ti film having a thickness of, for example, 0.1 μm and a Pt film having a thickness of 0.2 μm.

次いで、全面にレジストを塗布し、露光・現像することによって、電源用のビアを絶縁分離する埋込絶縁層を形成するための凹部を有するレジストパターン１４を形成したのち、スパッタリング法によって、全面に厚さが、例えば、０．５μｍのＳｉＯ₂膜１５を堆積させて、凹部に堆積したＳｉＯ₂膜を埋込絶縁層１６とする。 Next, a resist is coated on the entire surface, exposed and developed to form a resist pattern 14 having a recess for forming a buried insulating layer for insulating and isolating the power supply via, and then formed on the entire surface by sputtering. A SiO ₂ film 15 having a thickness of, for example, 0.5 μm is deposited, and the SiO ₂ film deposited in the recess is used as the buried insulating layer 16.

次いで、レジストパターン１４を除去して、その上に堆積したＳｉＯ₂膜１５を同時にリフトオフしたのち、再び、全面にレジストを塗布し、露光・現像することによって、信号用のスルービア及び接地用のビアを絶縁する埋込絶縁層を形成するための凹部１８を有するレジストパターン１７を形成したのち、レジストパターン１７をマスクとして下部ベタ電極層１２の露出部をエッチング除去することによって、凹部１８に囲まれた信号用のスルービア及び接地用のビアの一部を形成する。 Next, the resist pattern 14 is removed, and the SiO ₂ film 15 deposited thereon is lifted off at the same time. Then, a resist is applied to the entire surface, exposed and developed again, so that a signal through via and a ground via are formed. After forming a resist pattern 17 having a recess 18 for forming a buried insulating layer that insulates the substrate, the exposed portion of the lower solid electrode layer 12 is etched away using the resist pattern 17 as a mask, thereby being surrounded by the recess 18. A part of the signal through via and the ground via are formed.

次いで、再び、スパッタリング法によって、全面に厚さが、例えば、０．８μｍのＳｉＯ₂膜１９を堆積させて、凹部１８に堆積したＳｉＯ₂膜をスルービア及びビアを絶縁分離する埋込絶縁層２０とする。 Next, again, a buried insulating layer 20 is formed by depositing an SiO ₂ film 19 having a thickness of, for example, 0.8 μm on the entire surface by sputtering, and insulating and separating the through via and the via from the SiO ₂ film deposited in the recess 18. And

図３参照
次いで、レジストパターン１７を除去して、その上に堆積したＳｉＯ₂膜１９を同時にリフトオフして埋込絶縁層２０を残存させる。 See Figure 3
Next, the resist pattern 17 is removed, and the SiO ₂ film 19 deposited thereon is simultaneously lifted off to leave the buried insulating layer 20.

次いで、全面に、ゾル・ゲル法を用いて（Ｂａ，Ｓｒ）ＴｉＯ₃、即ち、ＢＳＴからなる高誘電率膜２１を形成する。
この高誘電率膜２１の製造工程としては、Ｓｒ，Ｂａ，Ｔｉの各アルコキシドを混合した混合溶液をスピンコート法によって、例えば、２０００ｒｐｍで３０秒間塗布したのち、例えば、１２０℃で１０分間乾燥させ、次いで、３００℃で１０分間の仮焼成を行い、この工程を、例えば、４回繰り返したのち、例えば、７００℃の高温の酸素雰囲気中で６０分間本焼成を行うことによってＳｒ，Ｂａ，Ｔｉをペロブスカイト酸化物として結晶化させることによって、例えば、全体の厚さが４００ｎｍのＢＳＴ膜とする。
因に、この様に形成したＢＳＴ膜の比誘電率は５００であり、また、損失は２％以下であった。 Next, a high dielectric constant film 21 made of (Ba, Sr) TiO ₃ , that is, BST is formed on the entire surface by using a sol-gel method.
As a manufacturing process of the high dielectric constant film 21, a mixed solution in which each alkoxide of Sr, Ba, Ti is mixed is applied by spin coating, for example, at 2000 rpm for 30 seconds, and then dried at, for example, 120 ° C. for 10 minutes. Then, pre-baking is performed at 300 ° C. for 10 minutes, and this process is repeated, for example, four times, and then, for example, main baking is performed for 60 minutes in a high-temperature oxygen atmosphere at 700 ° C. Is crystallized as a perovskite oxide, for example, to form a BST film having a total thickness of 400 nm.
Incidentally, the relative dielectric constant of the BST film thus formed was 500, and the loss was 2% or less.

次いで、ＮＨ₄Ｆ：ＨＦ＝６：１のバッファードフッ酸を用いてエッチングバックすることによって、埋込絶縁層１６及び埋込絶縁層２０の頂部が露出するまで高誘電体膜２１をエッチング除去する。 Next, the high dielectric film 21 is etched away until the tops of the buried insulating layer 16 and the buried insulating layer 20 are exposed by etching back using buffered hydrofluoric acid of NH ₄ F: HF = 6: 1. To do.

次いで、全面にレジストを塗布し、露光・現像することによって、埋込絶縁層１６及び埋込絶縁層２０の内端部に一致する開口、即ち、スルービア及びビアに対応する開口を有するレジストパターン２２を設け、このレジストパターン２２をマスクとして露出している高誘電体膜２１をＮＨ₄Ｆ：ＨＦ＝６：１のバッファードフッ酸を用いてエッチングすることによってビアホールとなる凹部２３を形成する。 Next, a resist is coated on the entire surface, exposed and developed to form a resist pattern 22 having openings corresponding to the inner ends of the buried insulating layer 16 and the buried insulating layer 20, that is, openings corresponding to through vias and vias. Then, the high dielectric film 21 exposed using the resist pattern 22 as a mask is etched using NH ₄ F: HF = 6: 1 buffered hydrofluoric acid to form a recess 23 that becomes a via hole.

図４参照
次いで、レジストパターン２２を除去したのち、再び、スパッタリング法を用いて厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることによって凹部２３を埋め込む上部ベタ電極層２４を形成する。 See Figure 4
Next, after removing the resist pattern 22, the upper solid electrode layer that fills the recess 23 by sequentially depositing, for example, a 0.1 μm thick Ti film and a 0.2 μm thick Pt film by sputtering again. 24 is formed.

次いで、再び、全面にレジストを塗布し、露光・現像することによって、埋込絶縁層１６及び信号用スルービアを形成するための埋込絶縁層２０の頂部に一致する開口を有するレジストパターン２５を設け、このレジストパターン２５をマスクとして露出している上部ベタ電極層２４を選択的にエッチング除去して凹部２６を形成する。 Next, a resist pattern 25 having an opening coinciding with the top of the buried insulating layer 16 for forming the buried insulating layer 16 and the signal through via is again provided by applying a resist to the entire surface, exposing and developing. Then, the upper solid electrode layer 24 exposed using the resist pattern 25 as a mask is selectively removed by etching to form a recess 26.

次いで、レジストパターン２５を除去したのち、全面にポリイミド樹脂を塗布し、加熱硬化することによって厚さが、例えば、１０μｍのポリイミド層２７を形成し、次いで、再び、全面にレジストを塗布し、露光・現像することによって、各スルービア及び各ビアに対応する開口を有するレジストパターン２８を設け、このレジストパターン２８をマスクとして露出しているポリイミド層２７を選択的にエッチング除去する。 Next, after removing the resist pattern 25, a polyimide resin is applied to the entire surface, and is cured by heating to form a polyimide layer 27 having a thickness of, for example, 10 μm. By developing, a resist pattern 28 having an opening corresponding to each through via and each via is provided, and the exposed polyimide layer 27 is selectively removed by etching using the resist pattern 28 as a mask.

次いで、レジストパターン２８を除去したのち、再び、スパッタリング法を用いて厚さが、例えば、０．０５μｍのＣｒ膜、２μｍのＮｉ膜、と０．２μｍのＡｕ膜を順次堆積させ、次いで、通常のフォトエッチング工程によってスルービアに接続する電極パッド３０，３２を形成するとともに、ビアに接続する電極パッド２９，３１を形成する。 Next, after removing the resist pattern 28, a sputtering method is used again to successively deposit, for example, a 0.05 μm Cr film, a 2 μm Ni film, and a 0.2 μm Au film, The electrode pads 30 and 32 connected to the through vias are formed by the photo-etching process, and the electrode pads 29 and 31 connected to the vias are formed.

図５参照
次いで、エキシマレーザを用いてサファイア基板１１の裏面からレーザ光３３を照射することによって、サファイア基板１１の界面側のポリイミド層１２を蒸発させるレーザアブレーションによってサファイア基板１１との接着力を低下させる。 See Figure 5
Next, by irradiating laser light 33 from the back surface of the sapphire substrate 11 using an excimer laser, the adhesive force with the sapphire substrate 11 is reduced by laser ablation that evaporates the polyimide layer 12 on the interface side of the sapphire substrate 11.

次いで、フィルム状コンデンサ積層体をサファイア基板１１から剥離する。 Next, the film capacitor laminate is peeled from the sapphire substrate 11.

次いで、プラズマエッチング法を用いて、サファイア基板１１に接していたポリイミド層１２を選択的に除去する。
即ち、ポリイミド層１２は、７００℃の高温状態に約１時間晒され、部分的に炭化させているため、保護絶縁層として不適当になっているためである。 Next, the polyimide layer 12 in contact with the sapphire substrate 11 is selectively removed using a plasma etching method.
That is, the polyimide layer 12 is exposed to a high temperature state of 700 ° C. for about 1 hour and partially carbonized, so that it is not suitable as a protective insulating layer.

次いで、ポリイミド層３４を介してスルービアに接続する電極パッド３６，３８を形成するとともに、ビアに接続する電極パッド３５，３７を形成することによって、フィルム状コンデンサの基本構成が完成する。 Next, the electrode pads 36 and 38 connected to the through vias are formed through the polyimide layer 34, and the electrode pads 35 and 37 connected to the vias are formed, thereby completing the basic configuration of the film capacitor.

図６参照
図６は、上記の工程によって形成したフィルム状コンデンサを用いた実装構造の概略的断面図であり、ＬＳＩチップ４０の接地端子４１は、フィルム状コンデンサ３９に設けた電極パッド３５及び電極パッド２９を介して実装回路基板４５に設けた接地ライン４７に接続され、一方、ＬＳＩチップ４０の電源端子４２は電極パッド３７及び電極パッド３１を介して実装回路基板４５に設けた電源ライン４６に接続され、デカップリングコンデンサとして作用することになる。 See FIG.
FIG. 6 is a schematic cross-sectional view of a mounting structure using the film capacitor formed by the above process. The ground terminal 41 of the LSI chip 40 includes the electrode pad 35 and the electrode pad 29 provided on the film capacitor 39. The power supply terminal 42 of the LSI chip 40 is connected to the power supply line 46 provided on the mounting circuit board 45 via the electrode pad 37 and the electrode pad 31, while being connected to the ground line 47 provided on the mounting circuit board 45. It will act as a decoupling capacitor.

また、ＬＳＩチップ４０に設けた信号端子４３，４４は、それぞれ絶縁されたスルービアに接続する電極パッド３６及び電極パッド３０、或いは、電極パッド３８及び電極パッド３２を介して信号ライン４８，４９に接続される。 The signal terminals 43 and 44 provided on the LSI chip 40 are connected to the signal lines 48 and 49 via the electrode pad 36 and the electrode pad 30 connected to the insulated through vias, or the electrode pad 38 and the electrode pad 32, respectively. Is done.

この様に、本発明の実施例１においては、表面が平滑でポリイミド層を設けた無垢の基板を用い、半導体製造プロセスを利用してフィルム状コンデンサを形成しているので、高密度のスルービアを有する低欠陥のフィルム状コンデンサを精度良く且つ再現性良く製造することが可能になる。 Thus, in Example 1 of the present invention, a solid substrate with a smooth surface and a polyimide layer is used, and a film capacitor is formed using a semiconductor manufacturing process. It becomes possible to manufacture a film capacitor having a low defect with high accuracy and good reproducibility.

次に、図７を参照して、本発明の実施例２を説明するが、フィルム状コンデンサ積層構造自体は上記の実施例１と全く同様であるので、同様の部分の説明は省略する。
図７参照
まず、ガラス基板５１の周辺部にのみＣｒ密着層５２を選択的に設けたのち、全面にポリイミド樹脂を塗布し、加熱硬化させることによって厚さが１０μｍのポリイミド層５３を形成し、以降は、上記の実施例１と全く同様の工程で電極パッド２９〜３２までを形成する。
なお、この場合、Ｃｒ密着層５２は、レジストマスクを用いて選択的に堆積させても良く、或いは、全面にＣｒ膜を堆積させたのち、中央部を選択的にエッチング除去しても良いものである。 Next, Example 2 of the present invention will be described with reference to FIG. 7, but since the film-like capacitor multilayer structure itself is exactly the same as Example 1 described above, description of similar parts is omitted.
See FIG.
First, after selectively providing the Cr adhesion layer 52 only on the periphery of the glass substrate 51, a polyimide resin is applied to the entire surface, and the polyimide layer 53 having a thickness of 10 μm is formed by heating and curing. Thereafter, The electrode pads 29 to 32 are formed in the same process as in the first embodiment.
In this case, the Cr adhesion layer 52 may be selectively deposited using a resist mask, or the central portion may be selectively etched away after a Cr film is deposited on the entire surface. It is.

次いで、ガラス基板５１の裏面或いはフィルム状コンデンサ側からＹＡＧレーザ或いはＣＯ₂レーザを用いてＣｒ密着層５２の内端部近傍にのみレーザ光５４を照射して、照射部のフィルム状コンデンサ積層構造を蒸発させて太い破線の外側の周辺部が樹脂層のみとなる構成にする。 Next, the laser light 54 is irradiated only from the back surface of the glass substrate 51 or the film capacitor side to the vicinity of the inner end of the Cr adhesion layer 52 using a YAG laser or a CO ₂ laser, so that the film capacitor multilayer structure of the irradiated portion is obtained. It is made to evaporate so that the outer peripheral part of the thick broken line is only the resin layer.

次いで、フィルム状コンデンサ積層構造をガラス基板５１から剥離する。
この場合、ガラス基板５１とポリイミド層５３との接着力は弱いため、Ｃｒ密着層５２と密着しているポリイミド層５３が切り取られるようにレーザスクライブを行うことによって、容易に剥離させることが可能になる。 Next, the film capacitor laminated structure is peeled off from the glass substrate 51.
In this case, since the adhesive force between the glass substrate 51 and the polyimide layer 53 is weak, it can be easily separated by performing laser scribing so that the polyimide layer 53 in close contact with the Cr adhesive layer 52 is cut off. Become.

以降は、ポリイミド層５３を除去したのち、図５の後段の工程を行うことによって、上記の実施例１と同様の構造のフィルム状コンデンサを製造することができる。 Thereafter, after the polyimide layer 53 is removed, the film capacitor having the same structure as that of the first embodiment can be manufactured by performing the subsequent process of FIG.

この様にＣｒ等の密着性改善層を用いることにより、基板とポリイミド層等の絶縁層として、密着性が良好でない組合せを用いた場合に適用できるものであり、基板及び剥離用絶縁層の材料の選択の幅を拡げることができる。 In this way, by using an adhesion improving layer such as Cr, it can be applied when a combination having poor adhesion is used as an insulating layer such as a substrate and a polyimide layer. The range of choices can be expanded.

次に、図８を参照して、本発明の実施例３を説明する。
図８参照
まず、サファイア基板１１上に厚さ１０μｍのポリイミド層１２を形成したのち、全面にスパッタリング法を用いて厚さが、例えば、０．０５μｍのＣｒ膜、２μｍのＮｉ膜、と０．２μｍのＡｕ膜を順次堆積させ、次いで、通常のフォトエッチング工程によって信号用スルービアに接続するための電極パッド３６，３８、電源用ビアに接続するための電極パッド３７、及び、接地用ビアに接続するための電極パッド３５を形成する。 Next, Embodiment 3 of the present invention will be described with reference to FIG.
See FIG.
First, after a polyimide layer 12 having a thickness of 10 μm is formed on the sapphire substrate 11, for example, a 0.05 μm Cr film, a 2 μm Ni film, and a 0.2 μm Au film are formed on the entire surface by sputtering. A film is sequentially deposited, and then electrode pads 36 and 38 for connection to signal through vias by an ordinary photoetching process, electrode pad 37 for connection to power supply vias, and connection to ground vias. An electrode pad 35 is formed.

次いで、再び、全面にポリイミド樹脂を塗布し、加熱硬化することによって厚さが、例えば、１０μｍのポリイミド層６５を形成したのち、再び、通常のフォトエッチング工程によって電極パッド３５〜３８に達するビアホールを形成し、次いで、全面に、スパッタリング法を用いて厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることによってビアホールを埋め込む下部ベタ電極層１３を形成する。 Next, again, a polyimide resin is applied to the entire surface and cured by heating to form a polyimide layer 65 having a thickness of, for example, 10 μm. Then, via holes reaching the electrode pads 35 to 38 are again formed by a normal photoetching process. Then, a lower solid electrode layer 13 for filling a via hole is formed on the entire surface by sequentially depositing a Ti film having a thickness of, for example, 0.1 μm and a Pt film having a thickness of 0.2 μm using a sputtering method.

以降は、図２〜図４と同様の工程を行うことによって、フィルム状コンデンサ積層構造を形成するが、この場合には、誘電体膜としてゾル・ゲル法によって形成したＢＳＴ膜からなる高誘電体膜の代わりにスパッタリング法を用いてＳｉＮ膜６６を形成したものである。
この様にして、フィルム状コンデンサ積層構造を形成したのち、サファイア基板１１の裏面からエキシマレーザを用いてレーザ光３３を照射し、サファイア基板１１とポリイミド層１２との密着性を低下させる。 Thereafter, a film-like capacitor multilayer structure is formed by performing the same processes as in FIGS. 2 to 4. In this case, a high dielectric made of a BST film formed by a sol-gel method as a dielectric film is used. A SiN film 66 is formed by sputtering instead of the film.
In this way, after forming the film-like capacitor multilayer structure, the laser beam 33 is irradiated from the back surface of the sapphire substrate 11 using an excimer laser, and the adhesion between the sapphire substrate 11 and the polyimide layer 12 is lowered.

次いで、フィルム状コンデンサ積層構造をポリイミド層１２ごと、サファイア基板１１から剥離する。 Next, the film capacitor laminated structure is peeled from the sapphire substrate 11 together with the polyimide layer 12.

次いで、ポリイミド層１２を化学的にエッチング除去することによって、フィルム状コンデンサが得られる。 Next, the polyimide capacitor 12 is chemically removed by etching to obtain a film capacitor.

この本発明の実施例３においては、全ての成膜工程及びパターニング工程を硬質のサファイア基板１１上において行っているので、パターン精度が向上する。 In the third embodiment of the present invention, since all film forming steps and patterning steps are performed on the hard sapphire substrate 11, the pattern accuracy is improved.

以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、本発明の実施例１及び実施例２においては、高誘電体膜としてＢＳＴ膜を用いているが、ＢＳＴ膜に限られるものではなく、ＳＢＴ（ＳｒＢｉ₂Ｔａ₂Ｏ₉）膜等のＢｉ系層状ペロブスカイト酸化物やＰＺＴ膜等の他の高誘電率膜を用いても良いものである。 Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications can be made.
For example, in the first and second embodiments of the present invention, the BST film is used as the high dielectric film. However, the present invention is not limited to the BST film, and Bi such as an SBT (SrBi ₂ Ta ₂ O ₉ ) film is used. Other high dielectric constant films such as a system layered perovskite oxide or PZT film may be used.

また、この様な高誘電体膜の製造方法としては、ゾル・ゲル法に限られるものではなく、スパッタリング法やＭＯＶＰＥ法、或いは、ＭＯＤ（ＭｅｔａｌＯｒｇａｎｉｃＤｅｃｏｍｐｏｓｉｔｉｏｎ）法を用いても良いものである。 In addition, the manufacturing method of such a high dielectric film is not limited to the sol-gel method, and a sputtering method, a MOVPE method, or a MOD (Metal Organic Decomposition) method may be used.

例えば、高誘電体膜をスパッタリング法によって形成する場合には、（Ｐｂ，Ｚｒ）ＴｉＯ₃ターゲットを用い、例えば、Ａｒ：Ｏ₂＝３６ｓｃｃｍ：４ｓｃｃｍを流し、成膜室の真空度を０．５Ｐａとした状態で、１２０Ｗの電力を印加し、１０時間かけて厚さ２００ｎｍのＰＺＴ膜を形成すれば良い。 For example, when a high dielectric film is formed by a sputtering method, a (Pb, Zr) TiO ₃ target is used, for example, Ar: O ₂ = 36 sccm: 4 sccm is passed, and the degree of vacuum in the film formation chamber is 0.5 Pa. In this state, a power of 120 W is applied and a PZT film having a thickness of 200 nm may be formed over 10 hours.

また、上記の各実施例においては、フィルム状コンデンサのベース層としてポリイミド樹脂を用いているが、ポリイミド樹脂に限られるものではなく、エポキシ樹脂やフッ化ポリイミド樹脂等の他の有機物絶縁層を用いても良いものである。 In each of the above embodiments, polyimide resin is used as the base layer of the film capacitor. However, it is not limited to polyimide resin, and other organic insulating layers such as epoxy resin and fluorinated polyimide resin are used. It is good.

また、上記の実施例３においては、誘電体膜を形成する前にフィルム状コンデンサのベース層の一部を構成するポリイミド層６５を形成しているため、誘電体膜として低温で形成が可能なＳｉＮ膜を用いているが、必ずしも、ＳｉＮ膜に限られるものではなく、本焼成工程において高温雰囲気に晒され多少劣化するもの、高誘電体膜を用いても良いものであり、その場合にはポリイミド樹脂の代わりにより耐熱性の高い絶縁膜を用いることが望ましい。 In Example 3 described above, since the polyimide layer 65 constituting a part of the base layer of the film capacitor is formed before the dielectric film is formed, the dielectric film can be formed at a low temperature. Although a SiN film is used, it is not necessarily limited to a SiN film. In this case, a film that is exposed to a high temperature atmosphere and deteriorates to some extent or a high dielectric film may be used. It is desirable to use an insulating film with higher heat resistance instead of polyimide resin.

また、上記の各実施例においては、フィルム状コンデンサを構成する対向電極を上部ベタ電極層と下部ベタ電極層の２層構造で構成し、単層構造のコンデンサとしているが、ベタ電極層を３層以上設けて複数層構造のコンデンサとしても良いものである。 In each of the above embodiments, the counter electrode constituting the film-like capacitor is constituted by a two-layer structure of an upper solid electrode layer and a lower solid electrode layer to form a single-layer capacitor. It is also possible to provide a capacitor having a multilayer structure by providing more than one layer.

本発明の原理的構成の説明図である。It is explanatory drawing of the fundamental structure of this invention. 本発明の実施例１の途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle of Example 1 of this invention. 本発明の実施例１の図２以降の途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle after FIG. 2 of Example 1 of this invention. 本発明の実施例１の図３以降の途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle after FIG. 3 of Example 1 of this invention. 本発明の実施例１の図４以降の製造工程の説明図である。It is explanatory drawing of the manufacturing process after FIG. 4 of Example 1 of this invention. 本発明の実施例１のフィルム状コンデンサを用いた実装構造の説明図である。It is explanatory drawing of the mounting structure using the film-shaped capacitor of Example 1 of this invention. 本発明の実施例２の製造工程の説明図である。It is explanatory drawing of the manufacturing process of Example 2 of this invention. 本発明の実施例３の製造工程の説明図である。It is explanatory drawing of the manufacturing process of Example 3 of this invention. 従来のデカップリングコンデンサの実装構造の説明図である。It is explanatory drawing of the mounting structure of the conventional decoupling capacitor. 従来のインターポーザタイプのコンデンサ基板を用いた実装構造の説明図である。It is explanatory drawing of the mounting structure using the conventional interposer type capacitor substrate.

符号の説明Explanation of symbols

１基板
２ベタ電極層
３誘電体材料層
４ベタ電極層
５ビア
６ビア
７ビア
８樹脂絶縁層
９レーザ光
１１サファイア基板
１２ポリイミド層
１３下部ベタ電極層
１４レジストパターン
１５ＳｉＯ₂膜
１６埋込絶縁層
１７レジストパターン
１８凹部
１９ＳｉＯ₂膜
２０埋込絶縁層
２１高誘電体膜
２２レジストパターン
２３凹部
２４上部ベタ電極層
２５レジストパターン
２６凹部
２７ポリイミド層
２８レジストパターン
２９電極パッド
３０電極パッド
３１電極パッド
３２電極パッド
３３レーザ光
３４ポリイミド層
３５電極パッド
３６電極パッド
３７電極パッド
３８電極パッド
３９フィルム状コンデンサ
４０ＬＳＩチップ
４１接地端子
４２電源端子
４３信号端子
４４信号端子
４５実装回路基板
４６電源ライン
４７接地ライン
４８信号ライン
４９信号ライン
５１ガラス基板
５２Ｃｒ密着層
５３ポリイミド層
５４レーザ光
６５ポリイミド層
６６ＳｉＮ膜
７１ＬＳＩチップ
７２電源端子
７３チップコンデンサ
７４回路配線基板
７５電源ライン
７６接地ライン
８１ＬＳＩチップ
８２コンデンサ基板
８３回路配線基板
８４電源ライン
８５接地ライン
８６信号ライン DESCRIPTION OF SYMBOLS 1 Substrate 2 Solid electrode layer 3 Dielectric material layer 4 Solid electrode layer 5 Via 6 Via 7 Via 8 Resin insulating layer 9 Laser beam 11 Sapphire substrate 12 Polyimide layer 13 Lower solid electrode layer 14 Resist pattern 15 SiO ₂ film 16 Embedded insulation Layer 17 resist pattern 18 recess 19 SiO ₂ film 20 buried insulating layer 21 high dielectric film 22 resist pattern 23 recess 24 upper solid electrode layer 25 resist pattern 26 recess 27 polyimide layer 28 resist pattern 29 electrode pad 30 electrode pad 31 electrode pad 32 Electrode Pad 33 Laser Light 34 Polyimide Layer 35 Electrode Pad 36 Electrode Pad 37 Electrode Pad 38 Electrode Pad 39 Film Capacitor 40 LSI Chip 41 Ground Terminal 42 Power Terminal 43 Signal Terminal 44 Signal Terminal 45 Mounting Circuit Board 6 Power line 47 Ground line 48 Signal line 49 Signal line 51 Glass substrate 52 Cr adhesion layer 53 Polyimide layer 54 Laser light 65 Polyimide layer 66 SiN film 71 LSI chip 72 Power supply terminal 73 Chip capacitor 74 Circuit wiring board 75 Power supply line 76 Ground line 81 LSI chip 82 Capacitor board 83 Circuit wiring board 84 Power supply line 85 Ground line 86 Signal line

Claims

表裏面に電極が設けられ、当該電極と電気的に接続されるビアを有するフィルム状コンデンサの製造方法において、基板上に、第一の樹脂絶縁層、電源配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、誘電体材料層、接地配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、前記基板の裏面からレーザ光を照射することによって前記第一の樹脂絶縁層の基板との界面側を蒸発させ、前記基板から剥離することを特徴とするフィルム状コンデンサの製造方法。 In the method of manufacturing a film capacitor having electrodes provided on the front and back surfaces and vias electrically connected to the electrodes, vias necessary for conduction of the first resin insulating layer, the power supply wiring, and the signal wiring on the substrate A film electrode capacitor comprising a solid electrode layer for providing a hole for passing through, a solid electrode layer for providing a hole for passing a via necessary for conduction of the dielectric material layer, ground wiring and signal wiring, and a second resin insulating layer After forming at least one cycle, the interface side of the first resin insulation layer with the substrate is evaporated by irradiating a laser beam from the back surface of the substrate, and the film-like capacitor is peeled off from the substrate. Production method.

上記基板の剥離後に、上記誘電体材料層の形成工程において炭化した第一の樹脂絶縁層を除去したのち、新たな樹脂絶縁層を設けたことを特徴とする請求項１記載のフィルム状コンデンサの製造方法。 2. The film capacitor according to claim 1, wherein after the substrate is peeled , the first resin insulating layer carbonized in the dielectric material layer forming step is removed, and then a new resin insulating layer is provided. Manufacturing method.

ガラス基板の周辺部にのみＣｒ密着層を選択的に形成した後、前記Ｃｒ密着層が選択的に形成された前記ガラス基板上に、ポリイミドからなる第一の樹脂絶縁層、電源配線及び信号配線の導通に必要なビアを通過させる孔を設けたベタ電極層、ペロブスカイト構造を有する誘電体材料層、接地配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、及び、ポリイミドからなる第二の樹脂絶縁層からなるフィルム状コンデンサを形成し、次いで、前記ガラス基板の裏面からレーザ光を照射することによって、前記フィルム状コンデンサにおける前記Ｃｒ密着層の内側の部分を蒸発させ、前記蒸発させた部分の外側を取り除き、次いで、残った部分について、前記フィルム状コンデンサを前記ガラス基板から剥離することを特徴とするフィルム状コンデンサの製造方法。After selectively forming the Cr adhesion layer only on the periphery of the glass substrate, the first resin insulation layer made of polyimide, the power supply wiring, and the signal wiring are formed on the glass substrate on which the Cr adhesion layer is selectively formed. Solid electrode layer provided with a hole for passing a via necessary for conduction, a dielectric material layer having a perovskite structure, a solid electrode layer provided with a hole for passing a via necessary for conduction of ground wiring and signal wiring, and polyimide Forming a film capacitor composed of the second resin insulation layer, and then irradiating a laser beam from the back surface of the glass substrate to evaporate the inner part of the Cr adhesion layer in the film capacitor, The outside of the evaporated part is removed, and then the film capacitor is peeled off from the glass substrate for the remaining part. Method for producing a film-shaped capacitor to.