JP4194959B2 - シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 - Google Patents
シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 Download PDFInfo
- Publication number
- JP4194959B2 JP4194959B2 JP2004034960A JP2004034960A JP4194959B2 JP 4194959 B2 JP4194959 B2 JP 4194959B2 JP 2004034960 A JP2004034960 A JP 2004034960A JP 2004034960 A JP2004034960 A JP 2004034960A JP 4194959 B2 JP4194959 B2 JP 4194959B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- verified
- verification
- programmable device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
する信号状態保持手段を有する上記CADシミュレータが、一時保持された上記信号状態に基づいて、検証結果が異なる場合の再度のシミュレーションを検証結果の不一致箇所に最も近い上記保持周期から開始するのに対して、上記プログラマブルデバイスは、上記不一致箇所に最も近い保持周期までは単独で動作するように構成される。
図1は、本発明の実施の形態1によるシミュレーション解析システムの一構成例を示したブロック図である。本実施の形態によるシミュレーション解析システム1は、被検証回路のシミュレーションを実行するCADシミュレータ2を有し、各種情報処理を行うパーソナルコンピュータA1と、周辺機器との入出力制御を行う周辺回路3及びプログラマブルデバイスとしてのFPGA(Field Programmable Gate Array)4を搭載するボードA2とからなり、USBなどの通信手段を介して互いに接続されている。
実施の形態1では、CADシミュレータ2による動作検証及びFPGA4による動作検証がシミュレーションデータごとに交互に行われる場合の例について説明した。これに対し、本実施の形態では、各シミュレーションデータに対してCADシミュレータ2による動作検証及びFPGA4による動作検証が最初から同時に行われる場合について説明する。
実施の形態1及び2では、CADシミュレータ2により論理検証された電気回路をFPGA4に書き込み、当該電気回路が実際に正しく動作するか否かを確認する動作確認によって不一致箇所の解析が行われる場合の例について説明した。これに対し、本実施の形態では、FPGA4に被検証回路を書き込み、このFPGA4を動作させることで、CADシミュレータ2を用いるのに比べて当該被検証回路の論理検証を高速化するアクセラレータ装置に本発明が適用される場合について説明する。
2a 内部信号ダンプ制御部、2b 波形ビューワ、2c 信号状態保持部、
2d PLI制御部、3 周辺回路、4 FPGA、4a 内部信号ダンプ回路、
4b 被検証回路、5 回路構成記憶部、6 主制御部、7 並列動作制御部、
8 表示部、9 通信制御部、10 試験データ記憶部、
A1 パーソナルコンピュータ、A2 ボード
Claims (5)
- 被検証回路が書き込まれ、ハードウエアによる被検証回路の動作検証を行うプログラマブルデバイスと、
情報処理装置上において被検証回路のシミュレーションを実行し、ソフトウエアによる被検証回路の動作検証を行うCADシミュレータと、
上記ハードウエアによる検証結果及び上記ソフトウエアによる検証結果が互いに異なる場合に、検証結果に不一致を生じさせたシミュレーションデータに基づいて、上記プログラマブルデバイス及び上記CADシミュレータを動作周期ごとに同期させながら並列動作させる並列動作手段と、
上記プログラマブルデバイス及び上記CADシミュレータの出力波形を動作周期ごとにに表示する表示手段とを備え、
上記CADシミュレータは、被検証回路内の記憶素子における信号状態を上記シミュレーションデータの入力開始から検証結果の出力終了までのシミュレーション期間よりも短い保持周期で一時保持する信号状態保持手段を有し、
上記CADシミュレータが、一時保持された上記信号状態に基づいて、検証結果が異なる場合の再度のシミュレーションを検証結果の不一致箇所に最も近い上記保持周期から開始するのに対して、上記プログラマブルデバイスは、上記不一致箇所に最も近い保持周期までは単独で動作することを特徴とするシミュレーション解析システム。 - 上記プログラマブルデバイスは、上記CADシミュレータによる再度のシミュレーションに基づいて並列動作を開始し、
上記表示手段が、上記不一致箇所に最も近い保持周期から上記プログラマブルデバイス内における信号状態の表示を開始することを特徴とする請求項1に記載のシミュレーション解析システム。 - 上記プログラマブルデバイスが、周辺機器との入出力制御を行う周辺回路を搭載したボード上に設けられ、
上記表示手段が、上記周辺回路内における信号状態の表示を行うことを特徴とする請求項1に記載のシミュレーション解析システム。 - 被検証回路が書き込まれ、ハードウエアによる被検証回路の動作検証を行うプログラマブルデバイスと、情報処理装置上において被検証回路のシミュレーションを実行し、ソフトウエアによる被検証回路の動作検証を行うCADシミュレータとを動作周期ごとに同期させながら並列動作させる並列動作手段と、
上記プログラマブルデバイス及びCADシミュレータの出力波形を動作周期ごとに表示する表示手段とを備え、
上記並列動作手段が、上記ハードウエアによる検証結果及び上記ソフトウエアによる検証結果が互いに異なる場合に、検証結果に不一致を生じさせたシミュレーションデータに基づいて、上記プログラマブルデバイス及び上記CADシミュレータを並列動作させ、
被検証回路内の記憶素子における信号状態を上記シミュレーションデータの入力開始から検証結果の出力終了までのシミュレーション期間よりも短い保持周期で一時保持する信号状態保持手段を有する上記CADシミュレータが、一時保持された上記信号状態に基づいて、検証結果が異なる場合の再度のシミュレーションを検証結果の不一致箇所に最も近い上記保持周期から開始するのに対して、上記プログラマブルデバイスは、上記不一致箇所に最も近い保持周期までは単独で動作することを特徴とするアクセラレータ装置。 - 被検証回路が書き込まれ、ハードウエアによる被検証回路の動作検証を行うプログラマブルデバイスと、情報処理装置上において被検証回路のシミュレーションを実行し、ソフトウエアによる被検証回路の動作検証を行うCADシミュレータとを動作周期ごとに同期させながら並列動作させる並列動作手段と、
上記プログラマブルデバイス及びCADシミュレータの出力波形を動作周期ごとに表示する表示手段とを備え、
上記並列動作手段が、上記ハードウエアによる検証結果及び上記ソフトウエアによる検証結果が互いに異なる場合に、検証結果に不一致を生じさせたシミュレーションデータに基づいて、上記プログラマブルデバイス及び上記CADシミュレータを並列動作させ、
被検証回路内の記憶素子における信号状態を上記シミュレーションデータの入力開始から検証結果の出力終了までのシミュレーション期間よりも短い保持周期で一時保持する信号状態保持手段を有する上記CADシミュレータが、一時保持された上記信号状態に基づいて、検証結果が異なる場合の再度のシミュレーションを検証結果の不一致箇所に最も近い上記保持周期から開始するのに対して、上記プログラマブルデバイスは、上記不一致箇所に最も近い保持周期までは単独で動作することを特徴とするエミュレータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034960A JP4194959B2 (ja) | 2004-02-12 | 2004-02-12 | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004034960A JP4194959B2 (ja) | 2004-02-12 | 2004-02-12 | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005227958A JP2005227958A (ja) | 2005-08-25 |
JP4194959B2 true JP4194959B2 (ja) | 2008-12-10 |
Family
ID=35002639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004034960A Expired - Fee Related JP4194959B2 (ja) | 2004-02-12 | 2004-02-12 | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4194959B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107783005B (zh) * | 2017-10-11 | 2020-07-31 | 广东小天才科技有限公司 | 用于设备故障诊断的方法、装置、设备、***及存储介质 |
CN109033560B (zh) * | 2018-07-05 | 2023-04-18 | 南方电网科学研究院有限责任公司 | 一种电力电子电路的仿真方法 |
CN113049915B (zh) * | 2021-03-17 | 2022-06-17 | 福建奥通迈胜电力科技有限公司 | 一种用于录波型故障指示器的故障仿真模拟*** |
-
2004
- 2004-02-12 JP JP2004034960A patent/JP4194959B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005227958A (ja) | 2005-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9495492B1 (en) | Implementing synchronous triggers for waveform capture in an FPGA prototyping system | |
JP2002189611A (ja) | エミュレーション装置及びその方法 | |
JPH07230484A (ja) | 有限状態マシン遷移アナライザ | |
KR20000017333A (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
US8214701B1 (en) | Hardware and software debugging | |
US20070157134A1 (en) | Method for testing a hardware circuit block written in a hardware description language | |
CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
CN111400997A (zh) | 一种基于同步执行的处理器核验证方法、***及介质 | |
Arshak et al. | Testing FPGA based digital system using XILINX ChipScope logic analyzer | |
US6985840B1 (en) | Circuit property verification system | |
JP4194959B2 (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
CN106546910A (zh) | 基于位流回读的fpga测试平台 | |
CN117435483A (zh) | 基于Formal工具的仿真验证激励生成方法、装置、介质及终端 | |
JP2011248597A (ja) | テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法 | |
CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
US7681156B2 (en) | Transmission circuit simulator and transmission circuit simulation program storage medium | |
US10816600B1 (en) | Protocol analysis and visualization during simulation | |
US20050066232A1 (en) | Debug circuit | |
US20050108596A1 (en) | Method of verifying circuitry used for testing a new logic component prior to the first release of the component | |
EP4047482A1 (en) | Improved checking of correctness of a plc program | |
US11017141B2 (en) | Method for troubleshooting the program logic of a system of distributed progammable gate arrays | |
JP5723675B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
JP2008107872A (ja) | 半導体集積回路 | |
US20210173989A1 (en) | Simulation signal viewing method and system for digital product | |
CN115616387B (zh) | 一种基于芯片的控制信号校准方法、*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |