JP4183550B2 - メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 - Google Patents
メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP4183550B2 JP4183550B2 JP2003122224A JP2003122224A JP4183550B2 JP 4183550 B2 JP4183550 B2 JP 4183550B2 JP 2003122224 A JP2003122224 A JP 2003122224A JP 2003122224 A JP2003122224 A JP 2003122224A JP 4183550 B2 JP4183550 B2 JP 4183550B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- data
- block
- buffer
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
本発明は、メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法に関する。
【従来の技術】
近年、メモリカードやシリコンディスクなどのフラッシュメモリシステムに用いられる半導体メモリとして、フラッシュメモリが用いられることが多い。このフラッシュメモリは不揮発性メモリの一種であり、電源が投入されているか否かに関わらず、データが保持されるていることが要求される。
ところで、上記のような装置に特に用いられることが多いNAND型フラッシュメモリは、メモリセルを消去状態(論理値=1)から書込状態(論理値=0)に変化させる場合には、メモリセル単位で行うことができるが、メモリセルを書込状態(0)から消去状態(1)に変化させる場合には、メモリセル単位で行うことができず、複数のメモリセルからなる所定の消去単位(ブロック)でしかこれを行うことができない。かかる一括消去動作は、一般的に「ブロック消去」と呼ばれている。
上記のような特性により、NAND型フラッシュメモリ用いた装置では、デ―タを書き込む際に、ブロック消去された領域領域を検索し、検出された空き領域に対して新たなデータを書込んでいる。又、消去単位であるブロックは複数のページ(例えば、32枚のページ)で構成されているため、1枚のページのデータだけを書き変える場合であっても、そのページが含まれるブロックの他のページの全データを、ブロック消去されている領域に再度書込まなければならない。従って、NAND型フラッシュメモリ用いた装置では、データが書込まれているブロックのデータを、別のブロックに再度書込みするブロック間転送処理が頻繁に発生する。
【発明が解決しようとする課題】
上記ブロック間転送処理と、フラッシュメモリシステムが装着されるホストコンピュータからの指示によるデータの書込み処理は、別々に処理した方が処理の効率は良いが、途中で不意に電源が切断される場合等を考慮すれば、ホストコンピュータからの指示によるデータの書込み処理の途中にブロック間転送処理を割込ませなければならない場合がある。
そこで、本発明は、ブロック間転送処理やデータの書込み処理の効率の低下を抑えつつ、データの書込み処理の途中にブロック間転送処理を割込ませることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供することを目的とする。
【課題を解決するための手段】
本発明にかかる目的は、フラッシュメモリに書込むデータ、又はフラッシュメモリから読出すデータを保持する複数のバッファと、
前記バッファのフル又はエンプティの状態を検知する第1の検知機能と、
ブロック間転送処理の要求を検知する第2の検知機能とを備え、
前記第2の検知機能によりブロック間転送処理の要求を検知したときに、
前記バッファから前記フラッシュメモリへの書込み処理を停止し、
更に、前記第1の検知機能により、前記バッファが全てフルの状態であることを検知したときに、
前記フラッシュメモリに書込むデータを前記バッファに取込む処理を停止すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始し、
更に、前記第1の検知機能により、前記バッファが全てエンプティの状態であることを検知したときに、
前記バッファを使用してブロック間転送処理を実行すると共に、
前記ブロック間転送処理で使用されない前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始するように構成されていることを特徴とするメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムによって達成される。
更に、前記ブロック間転送処理の終了を検知する第3の検知機能とを備え、
前記第3の検知機能によりブロック間転送処理の終了を検知したときに、
前記ブロック間転送処理で使用されていた前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始するように構成されていることを特徴とすることにより、より良い効果(処理効率の低下抑制)を得ることができる。
本発明にかかる目的は、ブロック間転送処理の要求を検知したときに、
フラッシュメモリに書込むデータ、又はフラッシュメモリから読出すデータを保持する複数のバッファから前記フラッシュメモリへの書込み処理を停止し、
更に、前記バッファが全てフルの状態であることを検知したときに、
前記フラッシュメモリに書込むデータを前記バッファに取込む処理を停止すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始し、
更に、前記バッファが全てエンプティの状態であることを検知したときに、
前記バッファを使用してブロック間転送処理を実行すると共に、
前記ブロック間転送処理で使用されない前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始することを特徴とするフラッシュメモリの制御方法によって達成される。
更に、前記ブロック間転送処理の終了を検知したときに、
前記ブロック間転送処理で使用されていた前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始することを特徴とすることにより、より良い効果(処理効率の低下抑制)を得ることができる。
【発明の実施の形態】
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
[フラッシュメモリシステム1の説明]
図1は、本発明にかかるフラッシュメモリシステム1を概略的に示すブロック図であり、このフラッシュメモリシステム1は一般的にはPCカードやコンパクトフラッシュ(サンディスク社の登録標)等に収められている。又、同図に示したようにフラッシュメモリシステム1は、フラッシュメモリ2と、コントローラ3で構成されている。
尚、上記PCカードはPCMCIA(Personal Computer Memory Card International Association)の規格に準拠しており、上記コンパクトフラッシュはCFA(CompactFlash Association)の規格に準拠している。又、本発明はSSFDC Forumの「SmartMedia((株)東芝の登録商標)」、MultiMedia Card Associationの提唱する「MMC(MultiMedia Card)」、ソニー株式会社が提唱する「メモリースティック(ソニー(株)の商標)」などに本発明を適用することも可能である。
又、フラッシュメモリシステム1が収められたPCカードやコンパクトフラッシュは、通常ホストコンピュータ4に着脱可能に装着されて使用され、ホストコンピュータ4に対に対して一種の外部記憶装置として用いられる。ホストコンピュータ4としては、文字、音声、あるいは画像情報等の種々の情報を処理するパーソナルコンピュータやデジタルスチルカメラをはじめとする各種情報処理装置が挙げられる。
図1に示したフラッシュメモリ2は、ページ単位で読出し又は書込みを、ブロック単位で消去を実行するデバイスであり、例えば、1ブロックは32ページで構成され、1ページは512バイトのユーザ領域と16バイトの冗長領域で構成され、ホストコンピュータ4側から見た場合1ページは512バイトで構成されている。
[コントローラ3の説明]
図1のコントローラ3は、ホストインターフェース制御ブロック5と、マイクロプロセッサ6と、ホストインターフェースブロック7と、ワークエリア8と、バッファ9と、フラッシュメモリインターフェースブロック10と、ECC(エラー・コレクション・コード)ブロック11と、フラッシュシーケンサブロック12とから構成される。これら機能ブロックによって構成されるコントローラ3は、一つの半導体チップ上に集積されている。以下に各ブロックの機能を説明する。
マイクロプロセッサ6は、コントローラ3を構成する各機能ブロック全体の動作を制御する機能ブロックである。
ホストインターフェース制御ブロック5は、ホストインターフェースブロック7の動作を制御する機能ブロックである。ここで、ホストインターフェース制御ブロック5は、ホストインターフェースブロック7の動作を設定する動作設定レジスタ(図示せず)を備えており、この動作設定レジスタに基づきホストインターフェースブロック7は動作する。
ホストインターフェースブロック7は、マイクロプロセッサ6による制御のもと、ホストコンピュータ4とデータ、アドレス情報、ステータス情報及び外部コマンド情報の授受を行なう機能ブロックである。
すなわち、フラッシュメモリシステム1がホストコンピュータ4に装着されると、フラッシュメモリシステム1とホストコンピュータ4とは、外部バス13を介して相互に接続され、かかる状態において、ホストコンピュータ4よりフラッシュメモリシステム1に供給されるデータ等は、ホストインタ―フェースブロック7を入口としてコントローラ3の内部に取り込まれ、フラッシュメモリシステム1からホストコンピュータ4に供給されるデータ等は、ホストインターフェースブロック7を出口としてホストコンピュータ4に供給される。
さらに、ホストインターフェースブロック7は、ホストコンピュータ4より供給されるホストアドレス及び外部コマンドを一時的に格納するタスクファイルレジスタ(図示せず)及びエラーが発生した場合にセットされるエラーレジスタ(図示せず)等を有している。
ワークエリア8は、フラッシュメモリ2の制御に必要なデータが一時的に格納される作業領域であり、複数のSRAMセルによって構成される機能ブロックである。
バッファ9は、フラッシュメモリ2から読み出されたデータ及びフラッシュメモリ2に書き込むべきデータを一時的に蓄積する機能ブロックである。すなわち、フラッシュメモリ2から読み出された
データは、ホストコンピュータ4が受け取り可能な状態となるまでバッファ9に保持され、フラッシュメモリ2に書き込むべきデータは、フラッシュメモリ2が書き込み可能な状態となるまでバッファ9に保持される。
ここで、バッファ9はFIFO(ファーストインファーストアウト)構造バッファを2個備えており(以下、一方のFIFO構造バッファをFIFO−A、他方をFIFO−Bと言う。)、これらのFIFO構造バッファを交互に使用することにより、フラッシュメモリ2へのデータ書込み、又はフラッシュメモリ2からのデータ読出しに要する時間を短縮している。
例えば、フラッシュメモリ2へのデータ書込む場合、ホストコンピュータ4から送られてくるデータはホストインターフェースブロック7を介して、FIFO−AとFIFO−Bに順次取込まれる。
ここでは、先にエンプティ(以下、FIFO構造バッファが空の状態をエンプティと言う。)になった方のFIFO構造バッファに優先的にデータが取り込まれる。一方、FIFO−AとFIFO−Bに取込まれたデータは、フラッシュメモリインターフェースブロック10を介して、順次フラッシュメモリ2に送られる。ここでは、先にフル(以下、FIFO構造バッファに容量一杯までデータが取込まれている状態をフルと言う。)なった方のFIFO構造バッファのデータが優先的にフラッシュメモリ2に送られる。
又、FIFO構造バッファがフルになるまでデータを取込んだときに、その状態を示すフラグレジスタ(図示せず)にフルフラグがセットされる。又、FIFO構造バッファに取込まれているデータを全て送出し、FIFO構造バッファがエンプティになったときに、フラグレジスタ(図示せず)にエンプティフラグがセットされる。
フラッシュメモリインターフェースブロック10は、内部バス14を介して、フラッシュメモリ2とデータ、アドレス情報、ステータス情報及び内部コマンド情報の授受を行う機能ブロックである。ここで、「内部コマンド」とは、コントローラ3からフラッシュメモリ2に与えられるコマンドであり、ホストコンピュータ4からフラッシュメモリシステム1に与えられるコマンドである「外部コマンド」と区別される。
ECCブロック11は、フラッシュメモリ2に書き込むデ―タに付加すべきエラーコレクションコードを生成するとともに、読み出しデータに付加されたエラーコレクションコードに基づいて、読み出したデータに含まれる誤りを検出・訂正する機能ブロックである。
フラッシュシーケンサブロック12は、内部コマンドに基づくフラッシュメモリ2の動作を制御する機能ブロックである。フラッシュシーケンサブロック12は、複数のレジスタ(図示せず)を備え、この複数のレジスタに内部コマンドを実行する際に必要な情報が、マイクロプロセッサ6による制御のもとに設定される。この複数のレジスタに内部コマンドを実行する際に必要な情報が設定されると、フラッシュシーケンサブロック12は、その情報に基づいて内部コマンドを実行する。
[メモリセルの説明]
次に、図2及び3参照して図1に示したフラッシュメモリ2を構成するメモリセル16の具体的な構造について説明する。
図2は、フラッシュメモリ2を構成するメモリセル16の構造を概略的に示す断面図である。同図に示したように、メモリセル16は、P型半導体基板17に形成されたN型のソース拡散領域18及びドレイン拡散領域19と、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17を覆って形成されたトンネル酸化膜20と、トンネル酸化膜20上に形成されたフローティングゲ―ト電極21と、フローティングゲート電極21上に形成された絶縁膜22と、絶縁膜22上に形成されたコントロールゲ―ト電極23とから構成される。このような構成を有するメモリセル16が、メモリセルアレイ7内で複数個直列に接続されている。
メモリセル16は、フローティングゲート電極21に電子が注入されているか否かによって、「消去状態(電子が蓄積されていない状態)」と「書込状態(電子が蓄積されている状態)」のいずれかの状態が示される。ここで、1つのメモリセル16は1ビットのデータに対応し、メモリセル16の「消去状態」が論理値の「1」のデータに対応し、メモリセル16の「書込状態」が論理値の「0」のデータに対応する。
「消去状態」においては、フローティングゲート電極21に電子が蓄積されていないため、コントロールゲート電極23に読み出し電圧が印加されていないときには、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にチャネルが形成されず、ソース拡散領域18とドレイン拡散領域19は電気的に絶縁される。一方、コントロールゲート電極23に読み出し電圧が印加されると、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にチャネル(図示せず)が形成され、ソース拡散領域18とドレイン拡散領域19は、このチャネルによって電気的に接続される。
すなわち、「消去状態」においてはコントロールゲート電極23に読み出し電圧が印加されていない状態では、ソース拡散領域18とドレイン拡散領域19とは電気的に絶縁され、コントロールゲート電極23に読み出し電圧が印加された状態では、ソース拡散領域18とドレイン拡散領域19とは電気的に接続される。
図3は、「書込状態」であるメモリセル16を概略的に示す断面図である。同図に示したように、「書込状態」とは、フローティングゲート電極21に電子が蓄積されている状態を指す。フローティングゲート電極21はトンネル酸化膜20及び絶縁膜22に挟まれているため、一旦、フローティングゲート電極21に注入された電子は、きわめて長時間フローティングゲート電極21内にとどまる。この「書込状態」においては、フローティングゲート電極21に電子が蓄積されているので、コントロールゲート電極23に読み出し電圧が印加されているか否かに関わらず、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にはチャネル24が形成される。したがって、「書込状態」においてはソース拡散領域18とドレイン拡散領域19とは、コントロ―ルゲート電極23に読み出し電圧が印加されているか否かに関わらず、チャネル24によって常に電気的に接続状態となる。
又、上記メモリセル16が消去状態であるか書込状態であるかは、次のようにして読み出すことができる。メモリセル16はメモリセルアレイ7内で複数個直列に接続されている。この直列体の中で選択するメモリセル16に低レベル電圧を印加し、それ以外のメモリセル16のコントロールゲート電極23に高レベル電圧が印加する。この状態でメモリセル16の直列体が導通状態であるか否かの検出が行われる。その結果、この直列体が導通状態でれば、選択されたメモリセル16は書込状態であると判断され、絶縁状態であれば、選択されたフラッシュメモリセル16は消去状態であると判断される。このようにして、直列体に含まれる任意のメモリセル16に保持されたデータが「0」であるのか「1」であるのかを読み出すことができる。
又、消去状態であるメモリセル16を書込状態に変化させる場合は、コントロールゲート電極23が高電位側となる高電圧が印加し、トンネル酸化膜20を介してフローティングゲート電極21へ電子を注入する。この際、FN(ファウラ―ノルトハイム)トンネル電流が流れフロ―ティングゲート電極21に電子が注入される。一方、書込状態であるフラッシュメモリセル16を消去状態に変化させる場合は、コントロールゲート電極23が低電位側となる高電圧が印加し、トンネル酸化膜20を介してフローティングゲート電極21に蓄積された電子を排出する。
[フラッシュメモリのメモリ構造の説明]
次に、フラッシュメモリ2のメモリ構造を説明する。図4は、フラッシュメモリ2のメモリ構造を概略的に示す図である。図4に示したように、フラッシュメモリ2はデータの読み出し及び書き込みにおけるアクセス単位である「ページ」と、データの消去単位である「ブロック」で構成されている。
上記「ページ」は512バイトのユーザ領域25と16バイトの冗長領域26によって構成される。ユーザ領域25は、ホストコンピュータ4より供給されるユーザデ―タが格納される領域であり、冗長領域26は、ECCブロック11によって生成されたエラーコレクションコード等の付加情報が格納される領域である。エラ―コレクションコードは、対応するユーザ領域25に格納されたデータに含まれる誤りを訂正するための付加情報であり、ユーザ領域25に格納されたデータに含まれる誤りが所定数以下であれば、これを訂正し、正しいデータとするために用いられる。
上記冗長領域26には、エラーコレクションコードの他に、「消去フラグ」と「対応論理ブロックアドレス」が格納されている。「消去フラグ」は、そのブロックが消去済みブロックであるか否かを示すフラグであり、「対応論理ブロックアドレス」は、そのブロックにデータが格納されている場合に、そのブロックがどの論理ブロックアドレスに対応するかを示している。尚、「消去フラグ」を設けずに、「対応論理ブロックアドレス」が格納されているか否かで、そのブロックが消去済みブロックであるか否かを判断(「対応論理ブロックアドレス」が格納されていない場合は消去済みブロックであると判断する。)する場合もある。
又、上記「ブロック」は32枚の「ページ」で構成されている。ここでフラッシュメモリはデータの上書きができないため、1枚の「ページ」のデータだけを書き変える場合であっても、その「ページ」が含まれる「ブロック」の32枚の「ページ」の全データを、全ての「ページ」のデータが消去されている「ブロック」に再度書込まなければならない。
ここで、特定の「ページ」をアクセスする場合、ホストアドレスのうち、下位5ビット(「ブロック」が32枚の「ページ」で構成されている場合)をページアドレス、残りの上位ビットをブロックアドレスとすれば、ブロックアドレスは「ブロック」を特定するために用いられ、ページアドレスは特定された「ブロック」に含まれる「ページ」(ページ0〜ページ31)を特定するために用いられる。
[論理ブロックアドレスと物理ブロックアドレスの説明]
上述のとおり、フラッシュメモリはデータの上書きができないため、既にデータの書き込まれた「ページ」に対し、これと異なる新しいデータを書き込むためには、一旦、既に書き込まれているデータを消去した後に新しいデータを書き込むという処理が必要となる。この際、消去はブロック単位で処理されるため、新しいデータを書き込む「ページ」のデータを消去しようとすると、その「ページ」が含まれる「ブロック」の全ての「ページ」のデータが消去されてしまう。したがって、ある「ページ」に既に書き込まれているデータを書替える場合、書替える「ページ」が含まれる「ブロック」の他の全ページのデータについても、書替える「ページ」のデータを書込む他の消去済ブロックに移動させるという処理が必要となる。
上記のようにデータを書替える場合、書替えの後のデータは書替え前の「ブロック」と異なる「ブロック」に書込まれるため、ホストアドレスに基づくブロックアドレス(以下、ホストアドレスに基づくブロックアドレスを論理ブロックアドレスと言う。)と、この論理ブロックアドレスに対応するフラッシュメモリ2内でのブロックアドレス(以下、フラッシュメモリ2内でのブロックアドレスを物理ブロックアドレスと言う。)との対応関係は、データを書替える毎に動的に変化する。このため、論理ブロックアドレスと物理ブロックアドレスの対応関係が書込まれたアドレス変換テーブルが必要となる。
上記「アドレス変換テーブル」は、「論理ブロックアドレス」と「物理ブロックアドレス」の対応関係を示したテーブルであり、図1に示したワークエリア8に格納されている。そして、この「アドレス変換テーブル」は、上述のような理由により、フラッシュメモリ2に書込まれているデータが書替えられる毎に、その書替えに関わった部分の対応関係が更新される。
[書き込みキューの説明]
図5は、図1に示したワークエリア8に格納されている書き込みキュー28のデータ構造を示す概略図である。
図5に示したように、書き込みキュー28は、キュー0〜キュー7からなる8つのキューによって構成されており、各キューには物理ブロックアドレスが格納されている。ここで、各キューには、それぞれ消去済みブロックの物理ブロックアドレスが格納される。したがって、書き込みキュー28は、最大8つの消去済みブロックの物理ブロックアドレスを保持することができる。この書き込みキュー28は、図4に示した冗長領域26に格納されている「消去フラグ」又は「対応論理ブロックアドレス」を参照して消去済みブロック検出し、検出したブロックの物理ブロックアドレスをキュー0〜キュー7に格納する。
[初期設定動作]
図1に示したフラッシュメモリシステム1の初期設定動作について説明する。この初期設定動作は、フラッシュメモリシステム1がホストコンピュータ4に装着された時や、ホストコンピュータ4によりリセットが指示された際に実行される。
この初期設定動作では、マイクロプロセッサ6による制御のもと、アドレス変換テーブルや図5に示した書き込みキュー28の作成が開始され、その作成が完了すると初期設定動作は終了する。
尚、フラッシュメモリシステム1の初期設定動作が行われている間は、コントローラ3はビジー状態となり、ホストコンピュータ4からのデータの読み出しや書き込みの指示は拒否される。かかるビジー状態は、フラッシュメモリシステム1の初期設定動作が終了すると解除される。
[本発明に係る処理の説明]
以下、本発明に係る処理のフローチャートを示す図6を参照しながら、その処理について説明する。
下記の処理では、ホストコンピュータ4からのデータの書込み指示に従って、複数のページにデータの書込む処理の途中に、ブロック間転送の処理を割り込ませる場合の処理の流れについて説明する。ここで、ブロック間転送とは、特定のブロックのページに書込まれているデータを、他の消去済みブロックの対応するページに複写する処理である。この処理では、特定のブロックのページに書込まれているデータを、一旦FIFO構造バッファ(FIFO−A又はFIFO−B)に読出し、読み出したデータを、他の消去済みブロックの対応するページに書込んでいる。
尚、図6に示すフローチャートの開始時点では、ホストインターフェース制御ブロック5が備える動作設定レジスタには、FIFO−AとFIFO−Bに順次(先にエンプティになったFIFO構造バッファが優先される。以下、この順番をFO順と言う。)データを取込む動作モード(以下、FIFO−AとFIFO−BにFO順でデータを取込む動作モードを2バッファモードと言う。)が設定されている。一方、マイクロプロセッサ6による制御のもと、フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対して後述する書込み用シーケンサが順次設定され、この設定に基づきFIFO−AとFIFO−Bに取込まれているデータが順次(先にフルになったFIFO構造バッファが優先される。以下、この順番をFI順と言う。)フラッシュメモリ2に書込まれている。
ステップ1:
現在実行している処理(フラッシュメモリ2に対するデータ書込み処理)の終了後に、フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対して、新たな設定を行なわない。従って、現在実行している処理の終了後に新たな内部コマンドは実行されない。
ステップ2:
現在実行している処理の終了後に、FIFO−A及びFIFO−Bがフルになるのを待ち、つまりフルフラグが設定されるのを待ち、フルフラグが設定された後にステップ3に進む。ここで、ホストインターフェースブロック7は2バッファモードで動作しているので、ホストコンピュータ4から送られてくるデータは、FO順でFIFO−AとFIFO−Bに取込まれる。従って、現在実行している処理の終了後に、FIFO−A及びFIFO−Bがフルになり、バッファ9のフラグレジスタ(図示せず)にフルフラグがセットされる。
ステップ3:
ホストインターフェース制御ブロック5が備える動作設定レジスタに、FIFO−A及びFIFO−Bにデータを取込む処理を停止する動作モード(以下、FIFO−A及びFIFO−Bにデータを取込む処理を停止する動作モードを停止モードと言う。)が設定される。
ステップ4:
マイクロプロセッサ6による制御のもと、フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対して以下のような書込み用シーケンサが設定される。
1)内部コマンドとして内部書込みコマンドがフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。
2)書込み先のページに対応する物理アドレスと、書込むページ数がフラッシュシ―ケンサブロック12内の所定のレジスタ(図示せず)に設定される。ここで、書込み先のページに対応する物理アドレスは、図5に示した書き込みキュー28から読み出した消去済みブロックの物理ブロックアドレスに、論理アドレスのページアドレス部分を付加して生成する。又、フラッシュメモリ2に書込むデータは、FIFO−A及びFIFO−Bに既に取込まれているデータなので、ページ数は2が設定される。
次に、フラッシュシーケンサブロック12が、上記書込み用シーケンサの設定に基づいて内部コマンドを実行する。この内部コマンドを実行すると、フラッシュメモリインターフェースブロック10から、内部バス14を介してフラッシュメモリ2に内部コマンドを実行するための情報が供給される。その結果、FIFO−A及びFIFO−Bに取込まれていたデータがFI順でフラッシュメモリ2に書込まれる。尚、書込み先の物理アドレスは、書込むページ数に応じて、自動的にインクリメント(ページ分の加算処理)されるので、先に書込まれるデータの書込み先物理アドレスをA0とすれば、後から書込まれるデータの書込み先物理アドレスはA0+1になる。ページ数が3以上の場合も同様に処理される。
ステップ5:
FIFO−A及びFIFO−Bがエンプティになるのを待ち、つまりエンプティフラグが設定されるのを待ち、エンプティフラグが設定された後にステップ6に進む。ここで、ホストインターフェースブロック7は停止モードになっているので、FIFO−AとFIFO−Bに新たなデータは取込まれない。従って、現在実行している処理の終了後に、FIFO−A及びFIFO−Bはエンプティになり、バッファ9のフラグレジスタ(図示せず)にエンプティフラグがセットされる。尚、ステップ4で、処理が完了したときにFIFO−A及びFIFO−Bがエンプティになるように書込み用シーケンサを設定して、処理の終了後にステップ6に進んでもよい。ここで、データ書込み処理が終了するとフラッシュシーケンサブロック12が有するレジスタ(図示せず)に、処理が終了したことを示すフラグが設定される。従って、このフラグによりデータ書込み処理が終了したことを検知することができる。
ステップ6:
フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対して、新たな書込み用シーケンサの設定を行なわない。従って、ステップ4の書込み処理終了後は、新たな内部書込みコマンドは実行されない。
ステップ7:
マイクロプロセッサ6による制御のもと、フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対して以下のような転送用シーケンサが設定される。
1)内部コマンドとして内部転送コマンドがフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。
2)転送元及び転送先の物理アドレスと、転送するページ数がフラッシュシ―ケンサブロック12内の所定のレジスタ(図示せず)に設定される。ここで、転送先の物理アドレスは、図5に示した書き込みキュー28から読み出した消去済みブロックの物理ブロックアドレスに、転送元の物理アドレスのページアドレス部分を付加して生成する。又、ブロック間転送に使用するFIFO構造バッファとしてFIFO−Bを選択する。ここで、ブロック間転送に使用するFIFO構造バッファは特に限定されない。
次に、フラッシュシーケンサブロック12が、上記書込み用シーケンサの設定に基づいて内部コマンドを実行する。この内部コマンドを実行すると、フラッシュメモリインターフェースブロック10から、内部バス14を介してフラッシュメモリ2に内部コマンドを実行するための情報が供給される。その結果、転送元のページに書込まれているデータがFIFO−Bに取込まれ、続いてFIFO−Bに取込まれたデータが転送先のページに書込まれる。
尚、転送元及び転送先の物理アドレスは、転送するページ数に応じて、自動的にインクリメント(ページ分の加算処理)されるので、最初に転送される転送元の物理アドレスをA1、転送先の物理アドレスをA2とすれば、2番目に転送される転送元の物理アドレスはA1+1、転送先の物理アドレスはA2+1になる。ページ数が3以上の場合も同様に処理される。
ステップ8:
ステップ7のブロック間転送処理を開始した後に、ホストインターフェース制御ブロック5が備える動作設定レジスタに、FIFO−Aだけにデータを取込む動作モード(以下、FIFO−Aだけにデータを取込む動作モードを1バッファモードと言う。)が設定される。その結果、ホストインターフェースブロック7の動作モードは停止モードから1バッファモードに切替わり、ホストコンピュータ4から送られてくるデータは、FIFO−Aに取込まれるようになる。尚、この1バッファモードへの切替えはステップ7のブロック間転送処理を開始する前に行なってもよい。
ステップ9:
ステップ7の転送処理が終了するのを待ち、転送処理の終了後に、ステップ10に進む。ここで、転送処理が終了するとフラッシュシーケンサブロック12が有するレジスタ(図示せず)に、処理が終了したことを示すフラグが設定される。従って、このフラグにより転送処理が終了したことを検知することができる。
ステップ10:
ホストインターフェース制御ブロック5が備える動作設定レジスタに、2バッファモードが設定される。その結果、ホストインターフェースブロック7の動作モードは1バッファモードから2バッファモードに切替わり、ホストコンピュータ4から送られてくるデータは、FIFO−AとFIFO−BにFO順で取込まれるようになる。
ステップ11:
マイクロプロセッサ6による制御のもと、フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対して以下のような書込み用シーケンサが設定される。
1)内部コマンドとして内部書込みコマンドがフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。
2)書込み先のページに対応する物理アドレスと、書込むページ数がフラッシュシ―ケンサブロック12内の所定のレジスタ(図示せず)に設定される。ここで、書込み先のページに対応する物理アドレスは、図5に示した書き込みキュー28から読み出した消去済みブロックの物理ブロックアドレスに、論理アドレスのページアドレス部分を付加して生成する。
次に、フラッシュシーケンサブロック12が、上記書込み用シーケンサの設定に基づいて内部コマンドを実行する。この内部コマンドを実行すると、フラッシュメモリインターフェースブロック10から、内部バス14を介してフラッシュメモリ2に内部コマンドを実行するための情報が供給される。その結果、FIFO−A及びFIFO−Bに取込まれたデータが、書込むページ数に応じてFI順でフラッシュメモリ2に書込まれる。尚、書込み先の物理アドレスは、上述のように書込むページ数に応じて、自動的にインクリメント(ページ分の加算処理)される。
尚、以上の説明では、バッファ9がFIFO構造バッファを2個備えている場合について述べたが、3以上のバッファを備えている場合でも同様に実施するすることができる。例えば、n個のFIFO構造バッファを備えている場合は、ステップ7のときにホストインターフェースブロック7は、n−1個のFIFO構造バッファにデータを取込む動作モードになり、つまり、ブロック間転送処理に使用しないFIFO構造バッファにだけデータを取込む動作モードになり、ブロック間転送処理を行なわないとき(上記で2バッファモードのとき)は、n個のFIFO構造バッファにデータを取込む動作モードになる。又、n個のFIFO構造バッファを備えている場合であっても、FO順でFIFO構造バッファにデータが取込まれ、FI順でFIFO構造バッファのデータが送出される。
【発明の効果】
以上説明したように、本発明によれば、ブロック間転送処理やデータの書込み処理の効率の低下を抑えつつ、データの書込み処理の途中にブロック間転送処理を割込ませることができる。
【図面の簡単な説明】
【図1】図1は、本発明に係るフラッシュメモリシステム1を概略的に示すブロック図である。
【図2】図2は、フラッシュメモリ2を構成するメモリセル16の構造を概略的に示す断面図である。
【図3】図3は、書込状態であるメモリセル16を概略的に示す断面図である。
【図4】図4は、フラッシュメモリ2のアドレス空間の構造を概略的に示す図である。
【図5】図5は、ワークエリア8に格納される書き込みキュー28のデータ構造を示す概略図である。
【図6】図6は、本発明に係るフラッシュメモリシステム1の動作を示すフロ―チャートである。
【符号の説明】
1 フラッシュメモリシステム
2 フラッシュメモリ
3 コントローラ
4 ホストコンピュータ
5 ホストインターフェース制御ブロック
6 マイクロプロセッサ
7 ホストインターフェースブロック
8 ワークエリア
9 バッファ
10 フラッシュメモリインターフェースブロック
11 ECCブロック
12 フラッシュシーケンサブロック
13 外部バス
14 内部バス
16 メモリセル
17 P型半導体基板
18 ソース拡散領域
19 ドレイン拡散領域
20 トンネル酸化膜
21 フローティングゲート電極
22 絶縁膜
23 コントロールゲート電極
24 チャネル
25 ユーザ領域
26 冗長領域
28 書き込みキュー
Claims (6)
- フラッシュメモリに書込むデータ、又はフラッシュメモリから読出すデータを保持する複数のバッファと、
前記バッファのフル又はエンプティの状態を検知する第1の検知機能と、
ブロック間転送処理の要求を検知する第2の検知機能とを備え、
前記第2の検知機能によりブロック間転送処理の要求を検知したときに、
前記バッファから前記フラッシュメモリへの書込み処理を停止し、
更に、前記第1の検知機能により、前記バッファが全てフルの状態であることを検知したときに、
前記フラッシュメモリに書込むデータを前記バッファに取込む処理を停止すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始し、
更に、前記第1の検知機能により、前記バッファが全てエンプティの状態であることを検知したときに、
前記バッファを使用してブロック間転送処理を実行すると共に、
前記ブロック間転送処理で使用されない前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始するように構成されていることを特徴とするメモリコントローラ。 - 前記ブロック間転送処理の終了を検知する第3の検知機能とを備え、
前記第3の検知機能によりブロック間転送処理の終了を検知したときに、
前記ブロック間転送処理で使用されていた前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始するように構成されていることを特徴とする請求項1記載のメモリコントローラ。 - フラッシュメモリに書込むデータ、又はフラッシュメモリから読出すデータを保持する複数のバッファと、
前記バッファのフル又はエンプティの状態を検知する第1の検知機能と、
ブロック間転送処理の要求を検知する第2の検知機能とを備え、
前記第2の検知機能によりブロック間転送処理の要求を検知したときに、
前記バッファから前記フラッシュメモリへの書込み処理を停止し、
更に、前記第1の検知機能により、前記バッファが全てフルの状態であることを検知したときに、
前記フラッシュメモリに書込むデータを前記バッファに取込む処理を停止すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始し、
更に、前記第1の検知機能により、前記バッファが全てエンプティの状態であることを検知したときに、
前記バッファを使用してブロック間転送処理を実行すると共に、
前記ブロック間転送処理で使用されない前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始するように構成されていることを特徴とするメモリコントローラを備えるフラッシュメモリシステム。 - 前記ブロック間転送処理の終了を検知する第3の検知機能とを備え、
前記第3の検知機能によりブロック間転送処理の終了を検知したときに、
前記ブロック間転送処理で使用されていた前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始するように構成されていることを特徴とする請求項3記載のメモリコントローラを備えるフラッシュメモリシステム。 - ブロック間転送処理の要求を検知したときに、
フラッシュメモリに書込むデータ、又はフラッシュメモリから読出すデータを保持する複数のバッファから前記フラッシュメモリへの書込み処理を停止し、
更に、前記バッファが全てフルの状態であることを検知したときに、
前記フラッシュメモリに書込むデータを前記バッファに取込む処理を停止すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始し、
更に、前記バッファが全てエンプティの状態であることを検知したときに、
前記バッファを使用してブロック間転送処理を実行すると共に、
前記ブロック間転送処理で使用されない前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始することを特徴とするフラッシュメモリの制御方法。 - 前記ブロック間転送処理の終了を検知したときに、
前記ブロック間転送処理で使用されていた前記バッファに、フラッシュメモリに書込むデータを取込む処理を開始すると共に、
前記バッファから前記フラッシュメモリへの書込み処理を開始することを特徴とする請求項5記載のフラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122224A JP4183550B2 (ja) | 2003-04-25 | 2003-04-25 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122224A JP4183550B2 (ja) | 2003-04-25 | 2003-04-25 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004326574A JP2004326574A (ja) | 2004-11-18 |
JP4183550B2 true JP4183550B2 (ja) | 2008-11-19 |
Family
ID=33500532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003122224A Expired - Fee Related JP4183550B2 (ja) | 2003-04-25 | 2003-04-25 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4183550B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102080542B1 (ko) | 2013-06-27 | 2020-02-25 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
-
2003
- 2003-04-25 JP JP2003122224A patent/JP4183550B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004326574A (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9075740B2 (en) | Memory system | |
JP4834676B2 (ja) | オンチップ不揮発性メモリ書き込みキャッシュを使用するシステムおよび方法 | |
JP3921174B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4256600B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2011107851A (ja) | メモリシステム | |
JP2008152464A (ja) | 記憶装置 | |
JP4236485B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4173410B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
JP4183550B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4233213B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4316824B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4213053B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP3999564B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4177301B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4282410B2 (ja) | フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム | |
JP4042898B2 (ja) | メモリコントローラ及びこれを備えるメモリシステム並びにフラッシュメモリの制御方法 | |
JP2005107599A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4561110B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4282401B2 (ja) | フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム | |
JP4222879B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4366283B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
JP4194473B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム | |
JP4251950B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |