JP4183008B2 - マイクロリレー - Google Patents

マイクロリレー Download PDF

Info

Publication number
JP4183008B2
JP4183008B2 JP2007050098A JP2007050098A JP4183008B2 JP 4183008 B2 JP4183008 B2 JP 4183008B2 JP 2007050098 A JP2007050098 A JP 2007050098A JP 2007050098 A JP2007050098 A JP 2007050098A JP 4183008 B2 JP4183008 B2 JP 4183008B2
Authority
JP
Japan
Prior art keywords
armature
movable contact
longitudinal direction
fixed
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007050098A
Other languages
English (en)
Other versions
JP2007180047A (ja
Inventor
慎一 岸本
健 橋本
勉 下村
英樹 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2007050098A priority Critical patent/JP4183008B2/ja
Publication of JP2007180047A publication Critical patent/JP2007180047A/ja
Application granted granted Critical
Publication of JP4183008B2 publication Critical patent/JP4183008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H51/00Electromagnetic relays
    • H01H51/22Polarised relays
    • H01H51/2272Polarised relays comprising rockable armature, rocking movement around central axis parallel to the main plane of the armature
    • H01H51/2281Contacts rigidly combined with armature

Landscapes

  • Micromachines (AREA)

Description

本発明は、マイクロリレーに関するものである。
従来から、静電駆動型のマイクロリレーに比べて駆動力を大きくできるマイクロリレーとして、電磁石装置の電磁力を利用してアーマチュアを駆動し接点を開閉するようにしたマイクロリレーが知られている(例えば、特許文献1参照)。
以下、この種のマイクロリレーの一例について、図2〜図7を参照しながら説明する。
このマイクロリレーは、ヨーク20に巻回されたコイル22,22への励磁電流に応じて磁束を発生する電磁石装置2と、矩形板状のガラス基板からなり厚み方向の一面側において長手方向の両端部それぞれに各一対の固定接点14が設けられたベース基板1と、ベース基板1の上記一表面側に固着される枠状(矩形枠状)のフレーム部31およびフレーム部31の内側に配置されて4本の支持ばね部32を介してフレーム部31に揺動自在に支持され電磁石装置2により駆動されるアーマチュア30およびアーマチュア30にそれぞれ2本の接圧ばね部35を介して支持されそれぞれ可動接点39が設けられた2つの可動接点基台部34を有するアーマチュアブロック3と、アーマチュアブロック3におけるベース基板1とは反対側で周部がフレーム部31に固着された矩形板状のガラス基板からなるカバー4とを備えている。
電磁石装置2におけるヨーク20は、2つのコイル22,22が直接巻回される細長の矩形板状のコイル巻回部20aと、コイル巻回部20aの長手方向の両端部それぞれからアーマチュア30に近づく向きに延設されコイル22,22への励磁電流に応じて互いの先端面が異極に励磁される一対の脚片20b,20bと、ヨーク20の両脚片20b,20bの間でコイル巻回部20aの長手方向の中央部に重ねて配置された矩形板状の永久磁石21と、細長の矩形板状であってヨーク20のコイル巻回部20aにおける永久磁石21との対向面とは反対側でコイル巻回部20aと直交するようにコイル巻回部20aに固着されるプリント基板23とを備えている。なお、ヨーク20は、電磁軟鉄などの鉄板を曲げ加工、鋳造加工、プレス加工などにより加工することによって形成されており、両脚片20b,20bの断面が矩形状に形成されている。
永久磁石21は、コイル巻回部20aとの重ね方向(厚み方向)の両面それぞれの磁極面21a,21bが異極に着磁されており、一方の磁極面21bがヨーク20のコイル巻回部20aに当接し、他方の磁極面21aがヨーク20の両脚片20b,20bの先端面と同一平面上に位置するように厚み寸法を設定してある。
また、各コイル22,22はそれぞれ、永久磁石21とヨーク20の脚片20b,20bとによって口軸方向(つまり、コイル巻回部20aの長手方向)への移動が規制される。プリント基板23は、絶縁基板23aの一表面における長手方向の両端部に導体パターン23bが形成されており、各導体パターン23bにおいて円形状に形成された部位が外部接続用電極を構成し、矩形状に形成された部位がコイル接続部を構成している。ここにおいて、コイル接続部には、コイル22,22の端末が接続されるが、コイル22,22は、外部接続用電極間に電源を接続してコイル22,22へ励磁電流を流したときにヨーク20の両脚片20b,20bの先端面が互いに異なる磁極となるように接続されている。なお、各導体パターン23bにおける外部接続用電極には、導電性材料(例えば、Au,Ag,Cu,半田など)からなるバンプ24が適宜固着されるが、バンプ24を固着する代わりに、ボンディングワイヤをボンディングしてもよい。
ベース基板1は、パイレックス(登録商標)のような耐熱ガラスにより形成されており、外周形状が矩形状であって、中央部には厚み方向に貫通し電磁石装置2を収納する収納孔16が貫設され、四隅の各近傍には厚み方向に貫通するスルーホール10が貫設されている。また、ベース基板1の厚み方向の両面であって各スルーホール10それぞれの周縁にはランド12が形成されている。ここに、ベース基板1の厚み方向において重なるランド12同士はスルーホール10の内周面に被着された導電性材料(例えば、Cu,Cr,Ti,Pt,Co,Ni,Au,あるいはこれらの合金など)からなる導体層(図示せず)により電気的に接続されている。また、ベース基板1の厚み方向の他表面側の各ランド12にはバンプ13が適宜固着されており、バンプ13をランド12に固着することによって、ベース基板1の上記他表面側ではスルーホール10の開口面がバンプ13により覆われる。スルーホール10の開口面は円形状であって、ベース基板1の上記一表面には、それぞれスルーホール10の開口面およびランド12を覆う4枚のシリコン薄膜からなる蓋体19が固着されている。
また、上述の各一対の固定接点14は、ベース基板1の長手方向の両端部においてベース基板1の短手方向に離間して形成された2つのスルーホール10の間で上記短手方向に並設されており、上記短手方向において隣り合うスルーホール10の周縁に形成されたランド12と導電パターン18を介して電気的に接続されている。ここに、固定接点14および導電パターン18およびランド12の材料としては、例えば、Cr,Ti,Pt,Co,Cu,Ni,Au,あるいはこれらの合金などの導電性材料を採用すればよく、バンプ13の材料としては、例えば、Au,Ag,Cu,半田などの導電性材料を採用すればよい。なお、上述のスルーホール10および収納孔16は、例えば、サンドブラスト法やエッチング法などによって形成すればよく、上述の導体層は、例えば、めっき法、蒸着法、スパッタ法などによって形成すればよい。
また、収納孔16の開口面は十字状であって、ベース基板1の上記一表面側には、収納孔16を閉塞するシリコン薄膜からなる蓋体17が固着されている。すなわち、電磁石装置2は、ヨーク20の両脚片20b,20bの各先端面が蓋体17と対向する形で収納孔16に挿入される。なお、本例では、収納孔16の内周面と蓋体17とで囲まれる空間が電磁石装置2を収納する収納部を構成しており、電磁石装置20は、永久磁石21がベース基板1の厚み寸法内でアーマチュア30とヨーク20とにより形成される磁路中に設けられ、プリント基板23における絶縁基板23aの表面がベース基板1の上記他表面と略面一となっている。なお、蓋体17,19は、シリコン基板をエッチングや研磨などで薄膜化することにより形成したシリコン薄膜により構成されており、厚み寸法を20μmに設定してある。ここに、蓋体17の厚み寸法は20μmに限定するものではなく、例えば、5μm〜50μm程度の範囲内で適宜設定すればよい。また、蓋体17,19は、シリコン薄膜に限らず、ガラス基板をエッチングや研磨などで薄膜化することにより形成したガラス薄膜により構成してもよい。
収納孔16は、ベース基板1の上記一表面から上記他表面に近づくにつれて徐々に開口面積が大きくなるテーパ形状となっており、ベース基板1の上記他表面側から電磁石装置2を挿入しやすく、且つ、ベース基板1の上記一表面における収納孔16の開口面積を比較的小さくすることができる。
アーマチュアブロック3は、シリコン基板からなる半導体基板を半導体微細加工プロセスにより加工することによって、上述の矩形枠状のフレーム部31と、上述の4本の支持ばね32と、フレーム部31の内側に配置されアーマチュア30の一部を構成する矩形板状の可動基台部30aと、上述の4本の接圧ばね部35と、上述の2つの可動接点基台部34とを形成してあり、可動基台部30aと、可動基台部30aにおけるベース基板1との対向面に固着された磁性体(例えば、軟鉄、電磁ステンレス、パーマロイなど)からなる矩形板状の磁性体部30bとでアーマチュア30を構成している。したがって、アーマチュア30が4本の支持ばね部32を介してフレーム部31に揺動自在に支持されている。なお、可動基台部30aはフレーム部31よりも薄肉であり、アーマチュア30の厚み寸法は、アーマチュアブロック3とベース基板1とを固着した状態においてアーマチュア30の磁性体部30bと蓋体17との間に所定のギャップが形成されるように設定されている。
上述の支持ばね部32は、可動基台部30aの短手方向の両側面側で可動基台部30aの長手方向に離間して2箇所に形成されている。各支持ばね部32は、一端部がフレーム部31に連続一体に連結され他端部が可動基台部30aに連続一体に連結されている。なお、各支持ばね部32は、平面形状において上記一端部と上記他端部との間の部位を同一面内で蛇行した形状に形成することにより長さ寸法を長くしてあり、アーマチュア30が揺動する際に各支持ばね部32にかかる応力を分散させることができ、各支持ばね部32が破損するのを防止することができる。
また、可動基台部30aは、短手方向の両側縁の中央部から矩形状の突片36が連続一体に延設され、フレーム部31の内周面において突片36に対応する部位からも矩形状の突片37が連続一体に延設されている。すなわち、可動基台部30aから延設された突片36とフレーム部31から延設された突片37とは互いの先端面同士が対向している。ここに、可動基台部30aから延設された各突片36の先端面には凸部36aが形成されており、フレーム部31から延設された各突片37の先端面には、凸部36aが入り込む凹部37aが形成されている。したがって、凸部36aが凹部37aの内周面に当接することでフレーム部31の厚み方向に直交する面内におけるアーマチュア30の移動が規制される。なお、アーマチュア30の同一の側縁側に配設される2つの支持ばね部32は、突片36の両側に位置している。
また、アーマチュアブロック3は、アーマチュア30の長手方向においてアーマチュア30の両端部とフレーム部31との間にそれぞれ可動接点基台部34が配置されており、各可動接点基台部34におけるベース基板1との対向面に導電性材料からなる可動接点39が固着されている。ここに、可動接点基台部34は上述の2本の接圧ばね部35を介して可動基台部30aに支持されている。なお、可動基台部30aは上述のように矩形板状に形成されており、磁性体部30bの変位量を制限するストッパ部33が四隅それぞれから連続一体に延設されており、接圧ばね部35の平面形状は、ストッパ部33の外周縁の3辺に沿ったコ字状に形成されている。このストッパ部33は、ベース基板1の上記一表面と接触することにより磁性体部30bの変位量を制限する。
なお、アーマチュアブロック3は、上述の説明から分かるように、フレーム部31、可動基台部30a、支持ばね部32、可動接点保持部34、接圧ばね部35が上述の半導体基板の一部により構成されている。半導体基板としては、例えば厚み寸法が200μm程度のシリコン基板を用いればよいが、当該厚み寸法は特に限定するものではなく、例えば、50μm〜300μm程度の範囲で適宜設定すればよい。
また、可動接点基台部34の厚み寸法と可動接点39の厚み寸法との合計寸法についても、接点開成状態において可動接点39と固定接点14との間の距離が所定距離となるように設定されている。
カバー4は、パイレックス(登録商標)のような耐熱ガラスにより構成されており、アーマチュアブロック3との対向面にアーマチュア30の揺動空間を確保する凹所4aが形成されている。
ところで、上述のアーマチュアブロック3のフレーム部31におけるベース基板1との対向面の周部には全周に亙って接合用金属薄膜38bが形成され、カバー4との対向面の周部には全周に亙って接合用金属薄膜38aが形成されている。また、ベース基板1におけるアーマチュアブロック3との対向面の周部にも全周に亙って接合用金属薄膜15が形成され、カバー4におけるアーマチュアブロック3との対向面の周部にも全周に亙って接合用金属薄膜42が形成されている。したがって、アーマチュアブロック3とベース基板1およびカバー4とを圧接または陽極接合により気密的に接合することができ、ベース基板1とカバー4とフレーム部31とで囲まれる空間の気密性を向上できる。
その結果、上記のマイクロリレーは、ベース基板1と、カバー4と、ベース基板1とカバー4との間に介在するフレーム部31とで囲まれる気密空間(密閉空間)内に、アーマチュア30、可動接点33、固定接点14が収納される。なお、上述の接合用金属薄膜15,38a,38b,42の材料としては、例えば、Au,Al−Siなどを採用すればよい。
以上説明したマイクロリレーをプリント基板のような実装基板に実装する際には、例えばベース基板1の上記他表面側において露出した2個のバンプ24および4個のバンプ13それぞれを上記実装基板の一表面側に形成された導体パターンに接続すればよい。
次に、上記のマイクロリレーの動作について説明する。
上記のマイクロリレーでは、コイル22,22への通電が行われると、磁化の向きに応じて磁性体部30bの長手方向の一端部がヨーク20の一方の脚片20bに吸引されてアーマチュア30が揺動しアーマチュア30の一端側の可動接点基台部34に固着された可動接点39が対向する一対の固定接点14,14に所定の接点圧で接触する(つまり、一対の固定接点14,14間が可動接点39を介して短絡される)。この状態で通電を停止しても、永久磁石21の発生する磁束により、吸引力が維持され、そのままの状態が保持される。
また、コイル22,22への通電方向を逆向きにすると、アーマチュア30の磁性体部30bがヨーク20の他方の脚片20bに吸引されてアーマチュア30が揺動しアーマチュア30の他端側の可動接点基台部34に保持された可動接点39が対向する一対の固定接点14,14に所定の接点圧で接触する。この状態で通電を停止しても、永久磁石21の発生する磁束により、吸引力が維持され、そのままの状態が保持される。
なお、上記のマイクロリレーは、永久磁石21による磁性体部30bの吸引力が支持ばね32による復帰力よりも強くなるように支持ばね32のばね定数を設定してあるが、永久磁石21による磁性体部30bの吸引力が支持ばね32による復帰力よりも弱くなるように支持ばね32のばね定数を設定してもよい。
以上説明したマイクロリレーによれば、アーマチュアブロック3におけるベース基板1とは反対側で周部がフレーム部31に固着されたカバー4を備えていることにより、アーマチュア3および固定接点14および可動接点39が密閉空間内に配置されるので、可動接点39と固定接点14との間に異物が侵入するのを防止できて可動接点39と固定接点14との接触信頼性を向上させることができる。また、リレー全体の厚み寸法をベース基板1の厚み寸法とアーマチュアブロック3のフレーム部31の厚み寸法とカバー4の厚み寸法との合計寸法によって規定することができ、ベース基板1とカバー4とフレーム部31とで構成される器体の薄型化が可能となる。
また、上記のマイクロリレーでは、永久磁石21がコイル巻回部20aの長手方向の中央部におけるアーマチュア30側に重ねて配置され重ね方向の両面が異極に着磁されているので、アーマチュア30の長手方向の中心部を中心としてアーマチュア30が揺動可能となり、耐衝撃性が向上する。また、アーマチュア30の可動基台部30aから延設した各突片36におけるベース基板1との対向面から支点突起36bを突設してあるので、このような一対の支点突起36bを設けることでアーマチュア30の揺動動作をより安定させることができる。
ところで、上記のマイクロリレーでは、図2(b)に示すように、可動接点39における固定接点14との対向面を固定接点14側へ突出する凸曲面に形成しているので、従来のように固定接点と可動接点との互いの対向面が平面状に形成されている場合に比べて、可動接点39と固定接点14との接触信頼性をより向上させることができ、しかも、アーマチュア30に2本の接圧ばね部35を介して支持された可動接点基台部34に可動接点39が設けられているので、所望の接点圧を得ることができるとともに接触信頼性の更なる向上を図れる。なお、上記凸曲面については所望の曲率半径を設定した曲面としてもよいし、仮想的な球面の一部を構成する曲面(いわゆるSR形状)としてもよい。
なお、可動接点39における固定接点14との対向面を固定接点14側へ突出する凸曲面に形成する代わりに、図8に示すように固定接点14における可動接点39との対向面を可動接点39側へ突出する凸曲面に形成してもよいし、固定接点14と可動接点39との互いの対向面を他方側へ突出する凸曲面に形成してもよい。
特開平5−114347号公報
ここで、可動接点39の平面形状において幅が狭くなる部分(電路の断面積が小さくなる部分)が形成されていると、一対の固定接点14,14間を短絡する可動接点39の抵抗値が高くなってしまう。
本発明は、上記事由に鑑みて為されたものであり、その目的は、一対の固定接点間を短絡する可動接点の抵抗値を小さくすることができるマイクロリレーを提供することにある。
請求項1の発明は、電磁石装置を収納する収納部が形成され且つ厚み方向の一表面側に一対の固定接点が設けられたベース基板と、ベース基板の前記一表面側に固着される枠状のフレーム部、および、フレーム部の内側に配置されて支持ばね部を介してフレーム部に揺動自在に支持され電磁石装置により駆動されるアーマチュア、および、アーマチュアに接圧ばね部を介して支持された可動接点基台部、および、可動接点基台部に設けられて一対の固定接点に跨って接離する可動接点を有するアーマチュアブロックと、アーマチュアブロックにおけるベース基板とは反対側で周部がフレーム部に固着されたカバーとを備え、アーマチュアはフレーム部に囲まれる面内での形状が長方形状であって、可動接点基台部は、アーマチュアの短手方向を長手方向とし、長手方向での両端部においてそれぞれ接圧ばね部に連結され、一対の固定接点はアーマチュアの長手方向に並設されていて、可動接点基台部の長手方向の両端部には、それぞれ、平面形状が矩形状で一対の固定接点に跨って配置される可動接点が設けられ、可動接点基台部の長手方向の中間部は両端部に比べて細幅に形成されていることを特徴とする。
この発明によれば、可動接点の平面形状において幅が狭くなる部分(電路の断面積が小さくなる部分)が形成されているものに比べて、一対の固定接点間を短絡する可動接点の抵抗値を小さくすることができる。
請求項1の発明は、可動接点基台部の長手方向の両端部には、それぞれ、平面形状が矩形状で一対の固定接点に跨って配置される可動接点が設けられ、可動接点基台部の長手方向の中間部は両端部に比べて細幅に形成されているので、可動接点の平面形状において幅が狭くなる部分(電路の断面積が小さくなる部分)が形成されているものに比べて、一対の固定接点間を短絡する可動接点の抵抗値を小さくすることができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
本実施形態のマイクロリレーの基本構成は図2〜図8の例と略同じであって、図1に示すように一対の固定接点14,14がアーマチュア30の長手方向(図1の左右方向)に並設されている点、可動接点基台部34の形状、可動接点基台部34に一対の固定接点14,14に接離可能な可動接点39を2つ設けている点が相違する。他の構成は従来例と同様なので図示および説明を省略する。なお、本実施形態においても、図2〜図8の例と同様に、可動接点39と固定接点14との互いの対向面の一方に他方側へ突出する凸曲面を形成してあるので、従来例と同様に可動接点39と固定接点14との接触信頼性を向上できる。
本実施形態における可動接点基台部34は長手方向の両端部それぞれに平面形状が矩形状で一対の固定接点14に跨って配置される可動接点39を設け、長手方向の中間部を両端部に比べて細幅に形成してある。
しかして、本実施形態のマイクロリレーでは、可動接点39の平面形状において幅が狭くなる部分(電路の断面積が小さくなる部分)が形成されているものに比べて、一対の固定接点14,14間を短絡する可動接点39の抵抗値を小さくすることができる。
本発明の実施形態の要部平面図である。 マイクロリレーの一例を示し、(a)は分解斜視図、(b)は可動接点が固定接点に接触した状態の要部断面図である。 同上を示す斜視図である。 同上の要部分解斜視図である。 同上におけるアーマチュアブロックを示し、(a)は平面図、(b)は下面図である。 同上におけるアーマチュアブロックの分解斜視図である。 同上に用いるカバーの斜視図である。 同上の他の構成例において可動接点が固定接点に接触した状態の要部断面図である。
符号の説明
1 ベース基板
2 電磁石装置
3 アーマチュアブロック
4 カバー
14 固定接点
30 アーマチュア
31 フレーム部
32 支持ばね部
34 可動接点基台部
35 接圧ばね部
39 可動接点

Claims (1)

  1. 電磁石装置を収納する収納部が形成され且つ厚み方向の一表面側に一対の固定接点が設けられたベース基板と、
    ベース基板の前記一表面側に固着される枠状のフレーム部、および、フレーム部の内側に配置されて支持ばね部を介してフレーム部に揺動自在に支持され電磁石装置により駆動されるアーマチュア、および、アーマチュアに接圧ばね部を介して支持された可動接点基台部、および、可動接点基台部に設けられて一対の固定接点に跨って接離する可動接点を有するアーマチュアブロックと、
    アーマチュアブロックにおけるベース基板とは反対側で周部がフレーム部に固着されたカバーとを備え、
    アーマチュアはフレーム部に囲まれる面内での形状が長方形状であって、
    可動接点基台部は、アーマチュアの短手方向を長手方向とし、長手方向での両端部においてそれぞれ接圧ばね部に連結され、
    一対の固定接点はアーマチュアの長手方向に並設されていて、
    可動接点基台部の長手方向の両端部には、それぞれ、平面形状が矩形状で一対の固定接点に跨って配置される可動接点が設けられ、
    可動接点基台部の長手方向の中間部は両端部に比べて細幅に形成されていることを特徴とするマイクロリレー
JP2007050098A 2007-02-28 2007-02-28 マイクロリレー Expired - Fee Related JP4183008B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007050098A JP4183008B2 (ja) 2007-02-28 2007-02-28 マイクロリレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007050098A JP4183008B2 (ja) 2007-02-28 2007-02-28 マイクロリレー

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004018962A Division JP4059201B2 (ja) 2004-01-27 2004-01-27 マイクロリレー

Publications (2)

Publication Number Publication Date
JP2007180047A JP2007180047A (ja) 2007-07-12
JP4183008B2 true JP4183008B2 (ja) 2008-11-19

Family

ID=38304981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007050098A Expired - Fee Related JP4183008B2 (ja) 2007-02-28 2007-02-28 マイクロリレー

Country Status (1)

Country Link
JP (1) JP4183008B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405147B2 (en) 2005-07-11 2013-03-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US8536636B2 (en) 2007-04-26 2013-09-17 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US8559907B2 (en) 2004-06-23 2013-10-15 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8583111B2 (en) 2001-10-10 2013-11-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US8604864B2 (en) 2008-02-28 2013-12-10 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8583111B2 (en) 2001-10-10 2013-11-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US8649754B2 (en) 2004-06-23 2014-02-11 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8559907B2 (en) 2004-06-23 2013-10-15 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8405147B2 (en) 2005-07-11 2013-03-26 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
US8536636B2 (en) 2007-04-26 2013-09-17 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8604864B2 (en) 2008-02-28 2013-12-10 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9293262B2 (en) 2008-02-28 2016-03-22 Peregrine Semiconductor Corporation Digitally tuned capacitors with tapered and reconfigurable quality factors
US8669804B2 (en) 2008-02-28 2014-03-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9197194B2 (en) 2008-02-28 2015-11-24 Peregrine Semiconductor Corporation Methods and apparatuses for use in tuning reactance in a circuit device
US9106227B2 (en) 2008-02-28 2015-08-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11018662B2 (en) 2018-03-28 2021-05-25 Psemi Corporation AC coupling modules for bias ladders
US11418183B2 (en) 2018-03-28 2022-08-16 Psemi Corporation AC coupling modules for bias ladders
US11870431B2 (en) 2018-03-28 2024-01-09 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Also Published As

Publication number Publication date
JP2007180047A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
JP4183008B2 (ja) マイクロリレー
WO2005071707A1 (ja) マイクロリレー
JP4265542B2 (ja) マイクロリレー
JP4222320B2 (ja) マイクロリレー
JP4059201B2 (ja) マイクロリレー
JP4059203B2 (ja) マイクロリレー
JP2011090816A (ja) 接点装置及びそれを用いたリレー、並びにマイクロリレー
JP4020081B2 (ja) マイクロリレー
JP4059204B2 (ja) マイクロリレー
JP4059200B2 (ja) マイクロリレー
JP4196008B2 (ja) マイクロリレー
JP4059198B2 (ja) マイクロリレーおよびその製造方法
JP4069869B2 (ja) マイクロリレーおよびこれを用いたマトリクスリレー
JP4222319B2 (ja) マイクロリレー
JP4196010B2 (ja) ガラス基板と半導体基板との接合方法並びにマイクロリレーの製造方法
JP4059205B2 (ja) マイクロリレー
JP4222313B2 (ja) マイクロリレー
JP4971969B2 (ja) マイクロリレー
JP4063228B2 (ja) マイクロリレー
JP4107244B2 (ja) マイクロリレー
JP4059199B2 (ja) マイクロリレー
JP4720760B2 (ja) マイクロリレー
JP2006210062A (ja) マイクロリレー
JP4222318B2 (ja) マイクロリレー
JP2011086588A (ja) 接点装置及びそれを用いたリレー、並びにマイクロリレー

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees