JP4178259B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP4178259B2 JP4178259B2 JP2002256937A JP2002256937A JP4178259B2 JP 4178259 B2 JP4178259 B2 JP 4178259B2 JP 2002256937 A JP2002256937 A JP 2002256937A JP 2002256937 A JP2002256937 A JP 2002256937A JP 4178259 B2 JP4178259 B2 JP 4178259B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- via hole
- outer edge
- wiring pattern
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【発明の属する技術分野】
本発明は、基板上に厚膜の感光性ペーストを塗布し、露光、現像した後に焼成してチップコイル等の製造に用いて好適な電子部品の製造方法に関する。
【0002】
【従来の技術】
一般に、チップコイル、コンデンサ、抵抗、複数のストリップ線路が多層に積層された素子等の電子部品の製造方法(第1の従来技術)として、外形寸法が数十mm程度の基板(ウエハ)の表面に、配線パターンからなる電極層と該電極層を絶縁する絶縁層とを交互に積層したものが知られている(例えば、特開2002−15933号公報等)。
【0003】
このような第1の従来技術では、基板の表面側に感光性導電ペーストを塗布、露光、現像した後に焼成して配線パターンからなる電極層を形成する一方、電極層を覆って基板の表面側に感光性絶縁ペーストを塗布、露光、現像した後に焼成してビアホールを有する絶縁層を形成し、複数層の電極層を絶縁層に設けたビアホールを通じて接続している。
【0004】
また、第2の従来技術として、ウエハ上に塗布したレジストをフォトマスクを用いて露光、現像した後にエッチング工程を行う半導体装置の製造方法が知られている(例えば、特開平7−43881号公報等)。この場合、エッチング速度がウエハの中央部と外縁部とで異なる点に着目し、エッチング後の素子寸法を均一化するためにエッチング速度が速い部位と遅い部位とでフォトマスクの素子パターンを異なる大きさに設定している。
【0005】
また、第3の従来技術として、絶縁基板上に蒸着、スパッタ等を用いて強磁性体薄膜を形成し、該強磁性体薄膜上に塗布したレジストをフォトマスクを用いて露光、現像した後にエッチング工程を行う磁気抵抗素子の製造方法が知られている(例えば、実開平5−72157号公報等)。この場合、強磁性体薄膜の膜厚が絶縁基板上で異なる点に着目し、強磁性体薄膜の膜厚の厚い部位ではフォトマスクのライン幅を狭くし、薄い部位ではフォトマスクのライン幅を広くしている。これにより、第3の従来技術では、絶縁基板の全面に亘って磁気抵抗素子の断面積をほぼ等しくし、磁気抵抗素子の特性を均一化している。
【0006】
さらに、第4の従来技術として、絶縁基板の表面に導電膜を形成し、該導電膜上に塗布したレジストをフォトマスクを用いて露光、現像した後にエッチング工程を行い、スパイラル状のコイル導体パターンを形成するインダクタの製造方法が知られている(例えば、特開2000−68142号公報等)。この場合、エッチング速度がコイル導体パターンの外周側と内周側とで異なる点に着目し、エッチング速度が速い外周側ではフォトマスクのパターン幅を太くし、遅い内周側ではフォトマスクのパターン幅を狭くしている。これにより、第4の従来技術では、各コイル導体パターン対して、導体パターンのパターン幅を全長に亘ってほぼ均一化している。
【0007】
【発明が解決しようとする課題】
ところで、上述した第1の従来技術では、基板上に塗布した感光性導電ペースト、感光性絶縁ペーストをそれぞれ焼成するから、これらのペーストと基板との熱収縮率の差によって基板の中央部が外縁部に比べて表面側に突出または凹陥し、基板に凸湾曲状または凹湾曲状の反りが生じる傾向がある。
【0008】
そして、基板が凸湾曲状に反った場合には、基板の外縁部側ではフォトマスクとペーストとの間に隙間が発生し、フォトマスクを通過した光が広がる露光ボケが生じる。この結果、例えばネガ型の感光性導電ペーストを使用したときには、配線パターンの幅が露光ボケによって太くなり、隣接する配線パターン間で現像残りが発生し、隣接する配線パターンとの間が短絡してショート不良が生じることがある。また、ネガ型の感光性絶縁ペーストを使用したときには、露光ボケによってビアホールに対応した部位にまで光が照射され、ビアホールが開口しないという問題がある。
【0009】
一方、基板が凹湾曲状に反った場合には、基板の中央部側でフォトマスクとペーストとの間に隙間が発生し、露光ボケによる露光量不足によって現像時に基板の中央部側で配線パターン(電極層)の剥離等が生じることがある。また、凹陥した基板の中央部側に現像液が溜まり易いから、感光性導電ペースト、感光性絶縁ペーストの現像が過度に進行する過現像が生じ、電極層の剥離やビアホールが過大に大きくなるという問題がある。
【0010】
また、第2〜第4の従来技術では、基板上でエッチング速度の違う部位や強磁性体薄膜の膜厚が違う部位が生じる点に着目し、フォトマスクによる素子パターンの大きさを変える技術が開示されている。しかし、第2〜第4の従来技術は、いずれも感光性導電ペースト、感光性絶縁ペーストを用いたものではないから、これらのペーストの焼成によって基板に反りが生じ、露光ボケ等が発生する点は何ら考慮されておらず、露光ボケ等にするショート不良、ビアホールの開口不良等を解消する技術は開示されていなかった。
【0011】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、感光性導電ペーストや感光性絶縁ペーストを焼成することによって、基板に反りが生じたときでも、電極層の剥離を防止できると共に、ビアホールを確実に開口させることができ、生産性、信頼性を高めることができる電子部品の製造方法を提供することにある。
【0012】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、基板の表面に配線パターンからなる電極層と該電極層を絶縁する絶縁層とを交互に積層し、前記複数層の電極層を前記絶縁層に設けたビアホールを通じて接続する電子部品の製造方法に適用される。
【0013】
そして、請求項1の発明が採用する構成の特徴は、前記基板の表面側にネガ型の感光性導電ペーストを塗布し、該感光性導電ペーストを配線パターン用開口部を有する配線用フォトマスクを用いて露光し、該露光後の感光性導電ペーストを現像した後に焼成して前記配線パターンからなる電極層を形成し、該電極層を覆って前記基板の表面側にネガ型の感光性絶縁ペーストを塗布し、該感光性絶縁ペーストをビアホール用遮光部を有するビアホール用フォトマスクを用いて露光し、該露光後の感光性絶縁ペーストを現像した後に焼成して前記ビアホールを有する絶縁層を形成する構成とし、前記配線用フォトマスクの配線パターン用開口部の幅は、前記基板の中央部に比べて外縁部の方が小さい値に設定し、前記ビアホール用フォトマスクのビアホール用遮光部の外径は、前記基板の中央部に比べて外縁部の方が大きい値に設定したことにある。
【0014】
ここで、ペーストの焼成に伴って例えば基板の中央部が外縁部に比べて表面側に向けて突出して凸湾曲状に変形した場合には、基板の外縁部側で感光性導電ペーストと配線用フォトマスクとの間に隙間が形成される。このとき、隙間寸法の大きな基板の外縁部側では、配線用フォトマスクを通じて露光したときに、配線パターン用開口部を通過した光が回折現象によって広がり(露光ボケ)、配線パターンが太くなる傾向がある。これに対し、本発明では、配線パターン用開口部の幅は基板の中央部に比べて外縁部の方が小さい値に設定したから、基板の外縁部側で配線パターン用開口部を通過した光が隙間寸法に応じて広がっても、基板の中央部側と同程度の幅寸法で配線パターンを形成することができる。
【0015】
一方、ペーストの焼成に伴って例えば基板の中央部が外縁部に比べて表面から窪み凹湾曲状に変形した場合には、基板の中央部側で感光性導電ペーストと配線用フォトマスクとの間に隙間が形成される。このとき、隙間寸法の大きな基板の中央部側では、配線用フォトマスクを通じて露光したときに、配線パターン用開口部を通過した光が回折現象によって広がり、感光性導電ペーストに照射される露光量が不足し易いのに加えて、現像液が溜まって必要以上に現像が進むこと(過現像)がある。これに対し、本発明では、配線パターン用開口部の幅は基板の中央部に比べて外縁部の方が小さい値に設定したから、基板の中央部で配線パターン用開口部の幅を大きくすることができ、十分な露光量を確保できると共に、過現像が生じても配線パターンを確実に固定することができる。
また、ペーストの焼成に伴って例えば基板の中央部が外縁部に比べて表面から突出して凸湾曲状に変形した場合には、基板の外縁部側で感光性絶縁ペーストとビアホール用フォトマスクとの間に隙間が形成される。このとき、隙間寸法の大きな基板の外縁部側では、ビアホール用フォトマスクを通じて露光したときに、ビアホール用遮光部の周囲を通過した光が回折現象によって広がり(露光ボケ)、ビアホールまで露光されてしまう傾向がある。これに対し、本発明では、ビアホール用遮光部の外径は基板の中央部に比べて外縁部の方が大きい値に設定したから、基板の外縁部側でビアホールが縮小しても、基板の中央部側と同程度の開口寸法をもったビアホールを形成することができる。
一方、ペーストの焼成に伴って例えば基板の中央部が外縁部に比べて表面から窪み凹湾曲状に変形した場合には、基板の中央部では現像液が溜まって必要以上に現像が進むこと(過現像)があり、ビアホールの開口寸法が必要以上に大きくなる傾向がある。これに対し、本発明では、ビアホール用遮光部の外径は基板の中央部に比べて外縁部の方が大きい値に設定したから、基板の中央部でビアホール用遮光部の外径を小さくし、ビアホールの開口寸法を予め小さくすることができる。これにより、過現像が生じても基板の外縁部側と中央部側とで同程度の開口寸法をもったビアホールを形成することができる。
【0016】
請求項2の発明は、前記基板の外形寸法をL[mm]としたときに、前記感光性導電ペーストの塗布厚みに対する前記配線パターン用開口部の幅は、中央部に比べて外縁部の方が(1−0.0009×L)倍以下の値に設定したことにある。
【0017】
これにより、配線パターン用開口部の幅を基板の全面に亘ってほぼ同じ値に設定したときに比べて、配線パターンに剥離が生じる発生率を例えば4分の1程度に低減することができる。
【0018】
請求項3の発明は、前記基板の外形寸法をL[mm]としたときに、前記感光性導電ペーストの塗布厚みに対する前記配線パターン用開口部の幅は、中央部に比べて外縁部の方が(1−0.0017×L)倍以下の値に設定したことにある。
【0019】
これにより、基板の全面に亘って感光性導電ペーストに十分な露光量を確保して配線パターンを確実に固定することができ、配線パターンの剥離をほとんど無くすことができる。
【0024】
請求項4の発明は、前記基板の外形寸法をL[mm]としたときに、前記感光性絶縁ペーストの塗布厚みに対する前記ビアホール用遮光部の外径は、中央部に比べて外縁部の方が(1+0.0021×L)倍以上の値に設定したことにある。
【0025】
これにより、ビアホール用遮光部の外径を基板の全面に亘ってほぼ同じ値に設定したときに比べて、ビアホールが開口せずに断線が生じる発生率を例えば10分の1程度に低減することができる。
【0026】
請求項5の発明は、前記基板の外形寸法をL[mm]としたときに、前記感光性絶縁ペーストの塗布厚みに対する前記ビアホール用遮光部の外径は、中央部に比べて外縁部の方が(1+0.0043×L)倍以上の値に設定したことにある。
【0027】
これにより、基板の全面に亘ってビアホールを確実に開口させることができ、断線の発生をほとんど無くすことができる。
【0028】
【発明の実施の形態】
以下、本発明の実施の形態による電子部品の製造方法として、チップコイルの製造方法を例に挙げて添付図面を参照しつつ詳細に説明する。
【0029】
まず、本実施の形態による製造方法が適用されるチップコイルについて図1ないし図3を参照しつつ説明する。
【0030】
図において、1はチップコイルの外形を構成する略角柱状のチップで、該チップ1は後述するセラミック基板2、絶縁層3,4,5、絶縁保護層6、コイル電極8〜11等によって大略構成されている。
【0031】
また、チップ1は、例えば縦方向に対して0.6mm程度の長さ寸法を有し、横方向に対して0.3mm程度の長さ寸法を有している。なお、チップ1は、例えば縦方向に対して1.0mm程度の長さ寸法を有し、横方向に対して0.5mm程度の長さ寸法を有する構成としてもよい。
【0032】
2は例えばアルミナ等の絶縁性のセラミックス材料を用いて形成されたセラミック基板で、該セラミック基板2は、略四角形の平板状をなし、0.1mm〜0.3mmの範囲内で例えば0.15mm程度の厚さ寸法を有している。なお、セラミック基板2の厚さ寸法は、例えば0.2mmまたは0.25mm程度の値に設定してもよい。
【0033】
3〜5はセラミック基板2の表面に積層された3層の絶縁層で、該各絶縁層3〜5は、感光性ガラスペースト等のネガ型の感光性絶縁ペーストを塗布、露光、現像した後に焼成して形成され、例えば30μm程度の厚さ寸法を有している。
【0034】
6は最上層の絶縁層5の表面に積層された絶縁保護層で、該絶縁保護層6は、絶縁層3〜5と同様に例えばガラスペースト等の絶縁性材料によって形成され、後述する最上層のコイル電極11を覆っている。
【0035】
7はチップ1の内部に形成された螺旋状のコイルで、該コイル7は後述する4層のコイル電極8〜11によって構成され、その始端と終端が引出し部7A,7Bとなって後述の外部電極15,16にそれぞれ接続されている。
【0036】
8〜11は絶縁層3〜5と交互に積層された電極層をなすコイル電極で、該コイル電極8〜11は、ネガ型の感光性導電ペーストを塗布した後に渦巻き状等の配線パターンを露光、現像し、焼成することによって、例えば12μm程度の厚さ寸法をもって形成されている。そして、コイル電極8〜11は、後述するビアホール12〜14を介して互いに電気的に直列接続されている。
【0037】
ここで、最下層のコイル電極8は、セラミック基板2と最下層の絶縁層3との間に配設され、その一端側がチップ1の一側端面1Aに向けて延びて外部電極15に接続され、他端側が後述のビアホール12を介して中間層のコイル電極9に接続されている。
【0038】
また、中間層のコイル電極9は、2層の絶縁層3,4間に配設され、その一端側がビアホール12を介して最下層のコイル電極8に接続され、他端側がビアホール13を介して他の中間層のコイル電極10に接続されている。
【0039】
また、中間層のコイル電極10は、2層の絶縁層4,5間に配設され、その一端側がビアホール13を介して中間層のコイル電極9に接続され、他端側がビアホール14を介して最上層のコイル電極11に接続されている。
【0040】
さらに、最上層のコイル電極11は、最上層の絶縁層5と絶縁保護層6との間に配設され、その一端側がビアホール14を介して中間層のコイル電極10に接続され、他端側がチップ1の他側端面1Bに延びて外部電極16に接続されている。
【0041】
12〜14は絶縁層3〜5に形成された合計3個のビアホールで、該各ビアホール12〜14は、コイル電極8〜11の一端側にそれぞれ位置して、絶縁層3〜5を貫通して形成されている。そして、ビアホール12〜14は、その内部にコイル電極8〜11と同様の導電性材料(導電ペースト)が充填されることによって、コイル電極8〜11を互いに直列接続している。
【0042】
15,16はチップ1の両端面1A,1Bにそれぞれ設けられた外部電極で、該外部電極15,16は、チップ1の裏面に設けられた底面電極15A,16Aとチップ1の端面1A,1Bに設けられた端面電極15B,16Bとによって構成されている。また、端面電極15B,16Bは、図3に示すようにチップ1の裏面側で底面電極15A,16Aにそれぞれ接続され、例えばチップ1の端面1A,1Bに導電ペーストを塗布、乾燥および焼成して焼成電極を形成した後に該焼成電極上に銅、ニッケル、錫等のめっき膜を設けることによって形成されている。そして、一方の外部電極15は最下層のコイル電極8に接続され、他方の外部電極16は最上層のコイル電極11に接続されている。
【0043】
本実施の形態に適用されるチップコイルは上述の如き構成を有するもので、次に、その製造方法について図4ないし図12を参照しつつ説明する。
【0044】
まず、セラミック基板2と同じ0.15mm程度の厚さ寸法を有し、外形寸法Lをなす一辺が例えば3インチ(76.2mm)の四角形状をなす大型のセラミック基板21を用意する。そして、このセラミック基板21の表面に略全面に亘って後述するネガ型の感光性導電ペースト41を塗布し、配線用フォトマスク43(図5参照)を被せた状態で露光した後に、現像、焼成して複数のコイル電極8からなる電極層22(コイル電極8)を形成する。
【0045】
次に、電極層22を覆ってセラミック基板21の表面に略全面に亘って後述するネガ型の感光性絶縁ペースト44を塗布し、ビアホール用フォトマスク46(図6参照)を被せた状態で露光した後に、現像、焼成して複数のビアホール12を有する絶縁層23(絶縁層3)を形成する。
【0046】
その後、電極層22、絶縁層23と同様にして、電極層24(コイル電極9)、絶縁層25(絶縁層4)、電極層26(コイル電極10)、絶縁層27(絶縁層5)、電極層28(コイル電極11)の順序で電極層24,26,28と絶縁層25,27とを交互に積層する。
【0047】
また、電極層22,24,26,28と絶縁層23,25,27とを交互に積層するときには、電極層22,24,26,28のコイル電極8〜11を絶縁層23,25,27に設けたビアホール12〜14を通じて互いに直列接続し、例えば10万個程度のコイル7をアレイ状に配置する。この状態で、最上層の電極層28を絶縁保護層29(絶縁保護層6)によって覆う。
【0048】
次に、コイル7が形成されたセラミック基板21の表面、裏面または両面(表面と裏面)にレーザ(例えばYAGレーザ等)を用いて一次分割用のブレイク溝30と該ブレイク溝30と直交する二次分割用のブレイク溝31とを格子状に形成する。このとき、ブレイク溝30は、アレイ状に配置された複数のコイル7を区切るように縦方向と横方向に延びる格子状に形成される。
【0049】
次に、セラミック基板21に対してローラを押し当てるローラブレイクを行い、セラミック基板21を一次分割用のブレイク溝30に沿って折曲させて一次分割し、多数のチップ1が縦方向に1列につながったスティック(図示せず)を形成する。このとき、スティックのうち一次分割によって露出した両端面にはコイル7の引出し部7A,7Bが露出する。
【0050】
このため、一次分割によって露出したスティックの両端面には、外部電極15,16用の導電ペースト(図示せず)を塗布し、乾燥する。その後、スティックに対して再びローラブレイクを行い、スティックを二次分割用のブレイク溝31に沿って二次分割し、チップ1毎に分離する。
【0051】
最後に、導電ペーストを焼成した後、この焼成電極にめっき処理を施すことによって外部電極15,16を形成し、チップコイルが完成する(図1参照)。
【0052】
ここで、電極層22,24,26,28を形成するときには、図5に示すように、セラミック基板21の表面に全面に亘ってネガ型の感光性導電ペースト41を塗布(印刷)する。
【0053】
次に、この感光性導電ペースト41の表面にコイル電極8〜11に対応して渦巻き形状をなす多数の配線パターン用開口部42を有する配線用フォトマスク43を載置し、配線用フォトマスク43を通じて感光性導電ペースト41を露光する。
【0054】
その後、現像液を用いて露光が終了した感光性導電ペースト41をアルカリ溶液等で現像し、配線パターン用開口部42を通じて光が照射された部分(配線パターン)を残し、他の部分の感光性導電ペースト41を除去する。そして、配線パターンが残存したセラミック基板21を焼成し、複数のコイル電極8,9,10,11からなる電極層22,24,26,28を形成する。
【0055】
一方、絶縁層23,25,27を形成するときには、図6に示すように、セラミック基板21の全面に亘ってネガ型の感光性絶縁ペースト44を塗布(印刷)する。
【0056】
そして、この感光性絶縁ペースト44の表面にビアホール12〜14に対応して小径の円形状をなした多数のビアホール用遮光部45を有するビアホール用フォトマスク46を載置し、ビアホール用フォトマスク46を通じて感光性絶縁ペースト44を露光する。
【0057】
その後、現像液を用いて露光が終了した感光性絶縁ペースト44を現像し、ビアホール用フォトマスク46を通じて光が照射された部分を残し、ビアホール用遮光部45によって遮光された部分の感光性絶縁ペースト44を除去してビアホールをなす貫通孔を形成する。そして、貫通孔が形成された感光性絶縁ペースト44が残存したセラミック基板21を焼成し、多数のビアホール12,13,14を有する絶縁層23,25,27を形成する。
【0058】
次に、図7ないし図12に基づいて、配線用フォトマスク43の配線パターン用開口部42の幅寸法とビアホール用フォトマスク46のビアホール用遮光部45の外径寸法について検討する。
【0059】
まず、配線用フォトマスク43の配線パターン用開口部42について検討すると、渦巻き形状をなして帯状に延びるコイル電極8〜11に対応して帯状をなして延びる配線パターン用開口部42の幅寸法は、図7および図8に示すようにセラミック基板21の中央部での幅寸法W1に比べて外縁部での幅寸法W2の方が小さい値(W1<W2)に設定されている。この理由は、セラミック基板21の反りによって感光性導電ペースト41と配線用フォトマスク43との間に隙間が生じ、この隙間による露光ボケ等に伴うショート不良や剥離を防ぐためである。
【0060】
即ち、感光性導電ペースト41と感光性絶縁ペースト44をそれぞれ焼成したときには、セラミック基板21とこれらのペースト41,44との熱収縮率の違いによってセラミック基板21の中央部が外縁部に比べて表面側に向けて突出して凸湾曲状に変形すること、またはセラミック基板21の中央部が外縁部に比べて表面から凹陥して凹湾曲状に変形することがある。
【0061】
そして、例えばセラミック基板21が凸湾曲状に変形した場合には、セラミック基板21の外縁部側で感光性導電ペースト41と配線用フォトマスク43との間に隙間が形成される。このとき、隙間寸法の大きなセラミックス基板21の外縁部側では、配線用フォトマスク43を通じて露光したときに、配線パターン用開口部42を通過した光が回折現象によって広がり(露光ボケ)、配線パターン(コイル電極8〜11)が太くなる傾向がある。この結果、セラミック基板21の外縁部側に位置するコイル電極8〜11では、渦巻き形状をなすコイル電極8〜11の内周側と外周側とが短絡し、ショート不良が生じることがある。
【0062】
これに対し、本実施の形態では、配線パターン用開口部42の幅寸法は、セラミック基板21の中央部での幅寸法W1に比べて外縁部での幅寸法W2の方が小さい値に設定したから、セラミック基板21の外縁部側で配線パターン用開口部42を通過した光が隙間寸法に応じて広がっても、セラミック基板42の中央部側と同程度の幅寸法でコイル電極8〜11を形成することができ、ショート不良を防止することができる。
【0063】
一方、セラミック基板21が凹湾曲状に変形した場合には、セラミック基板21の中央部側で感光性導電ペースト41と配線用フォトマスク43との間に隙間が形成される。このとき、隙間寸法の大きなセラミック基板21の中央部側では、配線用フォトマスク43を通じて露光したときに、配線パターン用開口部42を通過した光が回折現象によって広がって感光性導電ペースト41に照射される露光量が不足し易いのに加えて、現像液が溜まって必要以上に現像が進むこと(過現像)がある。この結果、セラミック基板21の中央部側に位置するコイル電極8〜11では、セラミック基板21から剥離してしまうことがある。
【0064】
これに対し、本実施の形態では、配線パターン用開口部42の幅寸法は、セラミック基板21の中央部での幅寸法W1に比べて外縁部での幅寸法W2の方が小さい値に設定したから、セラミック基板21の中央部側に位置するコイル電極8〜11に対しても幅寸法W1の大きな配線パターン用開口部42を用いて十分な露光量を確保でき、過現像が生じてもコイル電極8〜11を確実に固定することができる。
【0065】
そこで、配線パターン用開口部42の幅寸法の最適な値を調べるために、配線パターン用開口部42の幅寸法をセラミック基板21の全面に亘って同じ値に設定した場合、中央部と外縁部とで2段階または3段階に亘って変化させた場合のそれぞれについてコイル電極8〜11を形成し、コイル電極8〜11の剥離の発生率を調べた。その結果を以下の表1に示す。
【0066】
【表1】
【0067】
なお、セラミック基板21には外形寸法Lが76.2mm(3インチ)四方で、厚さ寸法が0.15mmのものを使用し、セラミック基板21は最大で1mm程度だけその表面から凹陥するものとしている。また、感光性導電ペースト41はセラミック基板21の全面に亘って例えば12μm程度の略等しい厚さ寸法をもって塗布するものとする。さらに、表1の結果は、セラミック基板21に例えば10万個のチップコイルを製造したときに、配線パターンが剥離したチップコイルの個数を計測し、全体の個数(10万個)に対して剥離が発生したチップコイルが占める割合を剥離の発生率として表している。
【0068】
また、セラミック基板21の中央部と外縁部との間で配線パターン用開口部42の幅寸法を2段階に変化させるときには、図11中に二点鎖線で示すように、セラミック基板21の中央部側のうち例えば25.4mm〜50.8mm(1インチ〜2インチ)四方の領域A1内では、配線パターン用開口部42の幅寸法W1を13μmに設定し、領域A1を取囲む枠形状をなす領域A2では、配線パターン用開口部42の幅寸法W2を12μmに設定している。
【0069】
一方、セラミック基板21の中央部と外縁部との間で配線パターン用開口部42の幅寸法を3段階に変化させるときには、図12中に二点鎖線で示すように、セラミック基板21の中央部側のうち例えば20.3mm〜30.5mm(0.8インチ〜1.2インチ)四方の領域B1内では、配線パターン用開口部42の幅寸法W1を14μmに設定し、領域B1を取囲む例えば45.7mm〜55.9mm(1.8インチ〜2.2インチ)四方の枠状の領域B3内では、配線パターン用開口部42の幅寸法W3を13μmに設定し、領域B3を取囲む枠形状をなす領域B2では、配線パターン用開口部42の幅寸法W2を12μmに設定している。
【0070】
この結果、外形寸法Lが76.2mm四方のセラミック基板21を加工する場合には、セラミック基板21の中央部と外縁部との間で配線パターン用開口部42の幅寸法を2段階に変化させたときのように、中央部の幅寸法W1に対して外縁部の幅寸法W2を例えば0.93倍以下(W2≦0.93W1)に設定することによって、配線パターン用開口部42の幅寸法をセラミック基板21の全面に亘ってほぼ同じ値に設定したときに比べて、コイル電極8〜11に剥離が生じる発生率を例えば4分の1以下に低減することができることが分かった。
【0071】
また、外形寸法Lが76.2mm四方のセラミック基板21を加工する場合には、セラミック基板21の中央部と外縁部との間で配線パターン用開口部42の幅寸法を3段階に変化させたときのように、中央部の幅寸法W1に対して外縁部の幅寸法W2を例えば0.86倍以下(W2≦0.86W1)に設定することによって、セラミック基板21の全面に亘って感光性導電ペースト41に十分な露光量を確保してコイル電極8〜11を確実に固定することができ、コイル電極8〜11の剥離をほとんど無くすことができることが分かった。
【0072】
一方、セラミック基板21が凸湾曲状に変形した場合でも、配線パターン用開口部42の幅寸法をセラミック基板21の中央部での幅寸法W1に比べて外縁部での幅寸法W2の方が小さい値に設定する。これにより、セラミック基板21の外縁部側で配線パターン用開口部42を通過した光が隙間寸法に応じて広がっても、セラミック基板21の中央部側と同程度の幅寸法でコイル電極8〜11を形成することができ、ショート不良を防止することができることが分かった。
【0073】
なお、本実施の形態では、感光性導電ペースト41の厚さ寸法をセラミック基板21の全面に亘って略均一にするものとしたが、感光性導電ペースト41の厚さ寸法がセラミック基板21の中央部の厚さ寸法T1と外縁部の厚さ寸法T2とで異なる場合もある。そして、感光性導電ペースト41の厚さ寸法が大きくなるに従って、感光性導電ペースト41に光が透過し難くなるから、露光し難い傾向がある。
【0074】
このため、このような場合には、セラミック基板21の外縁部での感光性導電ペースト41の厚み寸法T2に対する配線パターン用開口部42の幅寸法W2の比率(W2/T2)が、セラミック基板21の中央部での感光性導電ペースト41の厚み寸法T1に対する配線パターン用開口部42の幅寸法W1の比率(W1/T1)に対して0.93倍以下(W2/T2≦0.93W1/T1)となるように設定するのが好ましい。これにより、上述と同様にコイル電極8〜11に剥離が生じる発生率を低減できる。
【0075】
また、感光性導電ペースト41の厚み寸法T1,T2に対する配線パターン用開口部42の幅寸法W1,W2の比率を0.86倍以下(W2/T2≦0.93W1/T1)となるように設定したときには、コイル電極8〜11の剥離の発生をほぼ無くすることができる。
【0076】
さらに、セラミック基板21の外形寸法Lが大きくなるに従って、感光性導電ペースト41と配線用フォトマスク43との間に隙間寸法が大きくなる傾向がある。このため、感光性導電ペースト41の厚み寸法(塗布厚み)に対する配線パターン用開口部42の幅寸法は、中央部の比率(W1/T1)に比べて外縁部の比率(W2/T2)の方が(1−0.0009×L)倍以下の値に設定してもよく、(1−0.0017×L)倍以下の値に設定するのがより好ましい。
【0077】
次に、ビアホール用フォトマスク46のビアホール用遮光部45について検討すると、略円形状をなすビアホール用遮光部45の外径寸法は、図9および図10に示すようにセラミック基板21の中央部での外径寸法φ1に比べて外縁部での外径寸法φ2の方が大きい値(φ1<φ2)に設定されている。この理由は、セラミック基板21の反りによって感光性絶縁ペースト44とビアホール用フォトマスク46と間に隙間が生じ、この隙間による露光ボケ等に伴うビアホール12〜14の開口不良や過大に大きくなるのを防ぐためである。
【0078】
例えばセラミック基板21が凸湾曲状に変形した場合には、セラミック基板21の外縁部側で感光性絶縁ペースト44とビアホール用フォトマスク46との間に隙間が形成される。このとき、隙間寸法の大きなセラミックス基板21の外縁部側では、ビアホール用フォトマスク46を通じて露光したときに、ビアホール用遮光部45の周囲を通過した光が回折現象によって広がり(露光ボケ)、ビアホール12〜14に対応した位置の感光性絶縁ペースト44まで露光されてしまう傾向がある。この結果、セラミック基板21の外縁部側に位置する感光性絶縁ペースト44を現像によって除去することができず、ビアホール12〜14が開口しない開口不良が生じることがある。
【0079】
これに対し、本実施の形態では、ビアホール用遮光部45の外径寸法は、セラミック基板21の中央部での外径寸法φ1に比べて外縁部での外径寸法φ2の方が小さい値に設定したから、露光ボケによってセラミック基板21の外縁部側でビアホール12〜14の開口寸法が縮小しても、中央部側と同程度の開口寸法をもったビアホール12〜14を形成でき、ビアホール12〜14を確実に開口させることができる。
【0080】
一方、セラミック基板21が凹湾曲状に変形した場合には、セラミック基板21の中央部では現像液が溜まって必要以上に現像が進むこと(過現像)があり、ビアホール12〜14の外径が必要以上に大きくなると共に、絶縁層23,25,27が部分的にセラミック基板21から剥離してしまうことがある。
【0081】
これに対し、本実施の形態では、ビアホール用遮光部45の外径寸法は、セラミック基板21の中央部での外径寸法φ1に比べて外縁部での外径寸法φ2の方が大きい値に設定したから、セラミック基板21の中央部側に位置するビアホール12〜14の開口寸法を予め小さくすることができる。これにより、過現像が生じてもセラミック基板21の外縁部側と中央部側とで同程度の開口寸法をもったビアホール12〜14を形成することができると共に、中央部側の感光性絶縁ペースト44を十分に露光することができ、絶縁層23,25,27を確実にセラミック基板21に固定することができる。
【0082】
そこで、ビアホール用遮光部45の外径寸法の最適な値を調べるために、ビアホール用遮光部45の外径寸法をセラミック基板21の全面に亘って同じ値に設定した場合、中央部と外縁部とで2段階または3段階に亘って変化させた場合のそれぞれについてビアホール12〜14を形成し、ビアホール12〜14の開口不良の発生率を調べた。その結果を以下の表2に示す。
【0083】
【表2】
【0084】
なお、セラミック基板21には外形寸法Lが76.2mm(3インチ)四方で、厚さ寸法が0.15mmのものを使用し、セラミック基板21は最大で1mm程度だけその表面から突出するものとしている。また、感光性絶縁ペースト44はセラミック基板21の全面に亘って例えば30μm程度の略等しい厚さ寸法をもって塗布するものとする。さらに、表1の結果は、セラミック基板21に例えば10万個のチップコイルを製造したときに、ビアホール12〜14に開口不良が発生したチップコイルの個数を計測し、全体の個数(10万個)に対して開口不良が発生したチップコイルが占める割合を開口不良の発生率として表している。
【0085】
また、セラミック基板21の中央部と外縁部との間でビアホール用遮光部45の外径寸法を2段階に変化させるときには、図11中の領域A1ではビアホール用遮光部45の外径寸法φ1を30μmに設定し、領域A2ではビアホール用遮光部45の外径寸法φ2を35μmに設定している。
【0086】
一方、セラミック基板21の中央部と外縁部との間でビアホール用遮光部45の外径寸法を3段階に変化させるときには、図12中の最中央部側の領域B1ではビアホール用遮光部45の外径寸法φ1を30μmに設定し、中間に位置する領域B3ではビアホール用遮光部45の外径寸法φ3を35μmに設定し、最外縁部側の領域B2ではビアホール用遮光部45の外径寸法φ2を40μmに設定している。
【0087】
この結果、外形寸法Lが76.2mm四方のセラミック基板21を加工する場合には、セラミック基板21の中央部と外縁部との間でビアホール用遮光部45の外径寸法を2段階に変化させたときのように、中央部の外径寸法φ1に対して外縁部の外径寸法φ2を例えば1.16倍以上(φ2≧1.16φ1)に設定することによって、ビアホール用遮光部45の外径寸法をセラミック基板21の全面に亘ってほぼ同じ値に設定したときに比べて、ビアホール12〜14に開口不良が生じる発生率を例えば10分の1程度まで低減することができることが分かった。
【0088】
また、外形寸法Lが76.2mm四方のセラミック基板21を加工する場合には、セラミック基板21の中央部と外縁部との間でビアホール用遮光部45の外径寸法を3段階に変化させたときのように、中央部の外径寸法φ1に対して外縁部の外径寸法φ2を例えば1.33倍以上(φ2≧1.33φ1)に設定することによって、セラミック基板21の全面に亘ってビアホール12〜14を確実に開口させることができ、開口不良による断線の発生をほとんど無くすことができることが分かった。
【0089】
一方、セラミック基板21が凹湾曲状に変形した場合でも、ビアホール用遮光部45の外径寸法をセラミック基板21の中央部での外径寸法φ1に比べて外縁部での外径寸法φ2の方が大きい値(φ2>φ1)に設定する。これにより、セラミック基板21の中央部側に位置するビアホール12〜14の開口寸法を予め小さくすることができるから、過現像が生じてもセラミック基板21の外縁部側と中央部側とで同程度の開口寸法をもったビアホール12〜14を形成することができると共に、過現像によって絶縁層23,25,27が剥離するのを防ぐことができる。
【0090】
なお、本実施の形態では、感光性絶縁ペースト44の厚さ寸法をセラミック基板21の全面に亘って略均一にするものとしたが、感光性絶縁ペースト44の厚さ寸法がセラミック基板21の中央部の厚さ寸法T1と外縁部の厚さ寸法T2とで異なる場合もある。
【0091】
この場合には、セラミック基板21の外縁部での感光性絶縁ペースト44の厚み寸法T2に対するビアホール用遮光部45の外径寸法φ2の比率(φ2/T2)が、セラミック基板21の中央部での感光性絶縁ペースト44の厚み寸法T1に対するビアホール用遮光部45の外径寸法φ1の比率(φ1/T1)に対して1.16倍以上(φ2/T2≧1.16φ1/T1)となるように設定するのが好ましい。これにより、上述と同様にビアホール12〜14の開口不良の発生率を低減できる。
【0092】
また、感光性絶縁ペースト44の厚み寸法T1,T2に対するビアホール用遮光部45の外径寸法φ1,φ2の比率を1.33倍以上(φ2/T2≧1.33φ1/T1)となるように設定したときには、ビアホール12〜14の開口不良の発生をほとんど無くすることができる。
【0093】
さらに、セラミック基板21の外形寸法Lが大きくなるに従って、感光性絶縁ペースト44とビアホール用フォトマスク46との間に隙間寸法が大きくなる傾向がある。このため、感光性絶縁ペースト44の厚み寸法(塗布厚み)に対するビアホール用遮光部45の外径寸法は、中央部の比率(φ1/T1)に比べて外縁部の比率(φ2/T2)の方が例えば(1+0.0021×L)倍以上の値に設定してもよく、(1+0.0043×L)倍以上の値に設定するのがより好ましい。
【0094】
かくして、本実施の形態では、配線用フォトマスク43の配線パターン用開口部42の幅寸法をセラミック基板21の中央部の幅寸法W1に比べて外縁部の幅寸法W2の方が小さい値に設定したから、ペーストの焼成に伴ってセラミック基板21が凸湾曲状または凹湾曲状のいずれに変形したときでも、ショート不良やコイル電極8〜11の剥離を防ぐことができる。
【0095】
ビアホール用フォトマスク46のビアホール用遮光部45の外径寸法をセラミック基板21の中央部の外径寸法φ1に比べて外縁部の外径寸法φ2の方が大きい値に設定したから、ペーストの焼成に伴ってセラミック基板21が凸湾曲状または凹湾曲状のいずれに変形したときでも、ビアホール12〜14を確実に開口させることができると共に、絶縁層23,25,27の剥離を防ぐことができ、生産性、信頼性を高めることができる。
【0096】
なお、前記実施の形態では、配線用フォトマスク43の配線パターン用開口部42の幅寸法とビアホール用フォトマスク46のビアホール用遮光部45の外径寸法をセラミック基板21の中央部と外縁部との間で2段階または3段階に変化させるものとした。しかし、本発明はこれに限らず、配線パターン用開口部の幅寸法とビアホール用遮光部の外径寸法をセラミック基板の中央部と外縁部との間で連続的に変化させるものとした。
【0097】
また、前記実施の形態では、4層の電極層22,24,26,28と3層の絶縁層23,25,27とを交互に積層するものとしたが、5層以上の電極層と絶縁層と4層以上の絶縁層とを交互に積層する構成としてもよく、3層以下の電極層と2層以下の絶縁層とを交互に積層する構成としてもよい。
【0098】
さらに、前記実施の形態では、電子部品としてチップコイルを例に挙げて説明したが、コンデンサ、抵抗、複数のストリップ線路が多層に積層された素子等の他の電子部品の製造方法にも広く適用できるものである。
【0099】
【発明の効果】
以上詳述した如く、請求項1の発明によれば、配線用フォトマスクの配線パターン用開口部の幅寸法を基板の中央部に比べて外縁部の方が小さい値に設定したから、ペーストの焼成に伴って基板が凸湾曲状または凹湾曲状のいずれに変形したときでも、ショート不良や配線パターンの剥離を防ぐことができ、生産性、信頼性を向上させることができる。
また、請求項1の発明によれば、ビアホール用フォトマスクのビアホール用遮光部の外径寸法を基板の中央部に比べて外縁部の方が大きい値に設定したから、ペーストの焼成に伴って基板が凸湾曲状または凹湾曲状のいずれに変形したときでも、ビアホールを確実に開口させることができると共に、絶縁層の剥離を防ぐことができ、生産性、信頼性を高めることができる。
【0100】
請求項2の発明によれば、基板の外形寸法をL[mm]としたときに、感光性導電ペーストの塗布厚みに対する配線パターン用開口部の幅を中央部に比べて外縁部の方が(1−0.0009×L)倍以下の値に設定したから、配線パターン用開口部の幅を基板の全面に亘ってほぼ同じ値に設定したときに比べて、配線パターンに剥離が生じる発生率を例えば4分の1程度に低減することができる。
【0101】
請求項3の発明によれば、基板の外形寸法をL[mm]としたときに、感光性導電ペーストの塗布厚みに対する配線パターン用開口部の幅を中央部に比べて外縁部の方が(1−0.0017×L)倍以下の値に設定したから、基板の全面に亘って感光性導電ペーストに十分な露光量を確保して配線パターンを確実に固定することができ、配線パターンの剥離をほとんど無くすことができる。
【0103】
請求項4の発明によれば、基板の外形寸法をL[mm]としたときに、感光性絶縁ペーストの塗布厚みに対するビアホール用遮光部の外径を中央部に比べて外縁部の方が(1+0.0021×L)倍以上の値に設定したから、ビアホール用遮光部の外径を基板の全面に亘ってほぼ同じ値に設定したときに比べて、ビアホールが開口せずに断線が生じる発生率を例えば10分の1程度に低減することができる。
【0104】
請求項5の発明によれば、基板の外形寸法をL[mm]としたときに、感光性絶縁ペーストの塗布厚みに対するビアホール用遮光部の外径を中央部に比べて外縁部の方が(1+0.0043×L)倍以上の値に設定したから、基板の全面に亘ってビアホールを確実に開口させることができ、断線の発生をほとんど無くすことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態が適用されるチップコイルを示す斜視図である。
【図2】図1中のチップを分解して示す分解斜視図である。
【図3】図1中のチップコイルを矢示III−III方向からみた断面図である。
【図4】本実施の形態による製造方法を用いてセラミック基板に電極層と絶縁層を積層した状態を示す分解斜視図である。
【図5】セラミック基板に配線用フォトマスクを被せる状態を示す斜視図である。
【図6】セラミック基板にビアホール用フォトマスクを被せる状態を示す斜視図である。
【図7】配線用フォトマスクのうちセラミック基板の中央部側に位置する配線パターン用開口部を示す拡大平面図である。
【図8】配線用フォトマスクのうちセラミック基板の外縁部側に位置する配線パターン用開口部を示す拡大平面図である。
【図9】ビアホール用フォトマスクのうちセラミック基板の中央部側に位置するビアホール用遮光部を示す拡大平面図である。
【図10】ビアホール用フォトマスクのうちセラミック基板の外縁部側に位置するビアホール用遮光部を示す拡大平面図である。
【図11】配線パターン用開口部の幅寸法またはビアホール用遮光部の外径寸法を2段階に変化させたときのセラミック基板上での各段階の領域を示す平面図である。
【図12】配線パターン用開口部の幅寸法またはビアホール用遮光部の外径寸法を3段階に変化させたときのセラミック基板上での各段階の領域を示す平面図である。
【符号の説明】
1 チップ
2,21 セラミック基板
3〜5,23,25,27 絶縁層
6,29 絶縁保護層
7 コイル
8〜11 コイル電極(電極層)
12〜14 ビアホール
15,16 外部電極
22,24,26,28 電極層
41 感光性導電ペースト
42 配線パターン用開口部
43 配線用フォトマスク
44 感光性絶縁ペースト
45 ビアホール用遮光部
46 ビアホール用フォトマスク
Claims (5)
- 基板の表面に配線パターンからなる電極層と該電極層を絶縁する絶縁層とを交互に積層し、前記複数層の電極層を前記絶縁層に設けたビアホールを通じて接続する電子部品の製造方法において、
前記基板の表面側にネガ型の感光性導電ペーストを塗布し、該感光性導電ペーストを配線パターン用開口部を有する配線用フォトマスクを用いて露光し、該露光後の感光性導電ペーストを現像した後に焼成して前記配線パターンからなる電極層を形成し、
該電極層を覆って前記基板の表面側にネガ型の感光性絶縁ペーストを塗布し、該感光性絶縁ペーストをビアホール用遮光部を有するビアホール用フォトマスクを用いて露光し、該露光後の感光性絶縁ペーストを現像した後に焼成して前記ビアホールを有する絶縁層を形成する構成とし、
前記配線用フォトマスクの配線パターン用開口部の幅は、前記基板の中央部に比べて外縁部の方が小さい値に設定し、
前記ビアホール用フォトマスクのビアホール用遮光部の外径は、前記基板の中央部に比べて外縁部の方が大きい値に設定したことを特徴とする電子部品の製造方法。 - 前記基板の外形寸法をL[mm]としたときに、前記感光性導電ペーストの塗布厚みに対する前記配線パターン用開口部の幅は、中央部に比べて外縁部の方が(1−0.0009×L)倍以下の値に設定してなる請求項1に記載の電子部品の製造方法。
- 前記基板の外形寸法をL[mm]としたときに、前記感光性導電ペーストの塗布厚みに対する前記配線パターン用開口部の幅は、中央部に比べて外縁部の方が(1−0.0017×L)倍以下の値に設定してなる請求項1に記載の電子部品の製造方法。
- 前記基板の外形寸法をL[mm]としたときに、前記感光性絶縁ペーストの塗布厚みに対する前記ビアホール用遮光部の外径は、中央部に比べて外縁部の方が(1+0.0021×L)倍以上の値に設定してなる請求項1,2または3に記載の電子部品の製造方法。
- 前記基板の外形寸法をL[mm]としたときに、前記感光性絶縁ペーストの塗布厚みに対する前記ビアホール用遮光部の外径は、中央部に比べて外縁部の方が(1+0.0043×L)倍以上の値に設定してなる請求項1,2または3に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002256937A JP4178259B2 (ja) | 2002-09-02 | 2002-09-02 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002256937A JP4178259B2 (ja) | 2002-09-02 | 2002-09-02 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095960A JP2004095960A (ja) | 2004-03-25 |
JP4178259B2 true JP4178259B2 (ja) | 2008-11-12 |
Family
ID=32062013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002256937A Expired - Fee Related JP4178259B2 (ja) | 2002-09-02 | 2002-09-02 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4178259B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NO20080077L (no) * | 2008-01-04 | 2009-07-06 | Harald Benestad | Sensor og deteksjonsanordning for anvendelse av sensoren |
WO2015033788A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社 村田製作所 | 積層電子部品の製造方法 |
CN116031172B (zh) * | 2023-01-09 | 2024-02-13 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3202839B2 (ja) * | 1993-01-26 | 2001-08-27 | 松下電工株式会社 | 立体回路板の製造方法 |
JPH0945570A (ja) * | 1995-08-03 | 1997-02-14 | Koa Corp | 電子部品およびその製造方法 |
JP3406506B2 (ja) * | 1997-03-24 | 2003-05-12 | シャープ株式会社 | フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置 |
JPH11273997A (ja) * | 1998-03-18 | 1999-10-08 | Tdk Corp | 電子部品及びその製造方法 |
JP3094993B2 (ja) * | 1998-07-23 | 2000-10-03 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2001028474A (ja) * | 1999-05-12 | 2001-01-30 | Tdk Corp | 電子部品及びその製造方法 |
JP2002015933A (ja) * | 2000-06-27 | 2002-01-18 | Murata Mfg Co Ltd | インダクタ用導体パターンの形成方法およびインダクタの製造方法 |
JP2003234231A (ja) * | 2002-02-08 | 2003-08-22 | Toko Inc | 積層型電子部品の製造方法 |
-
2002
- 2002-09-02 JP JP2002256937A patent/JP4178259B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004095960A (ja) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI271751B (en) | Method of manufacturing electronic component, mother substrate, and electronic component | |
US7735221B2 (en) | Method for manufacturing a multilayer wiring board | |
CN112739069B (zh) | 一种改善电镀铜层剥离不净的方法 | |
US6723494B2 (en) | Conductor pattern and electronic component having the same | |
JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP4178259B2 (ja) | 電子部品の製造方法 | |
CN116744585B (zh) | 超薄介厚基板及其制作方法、音圈马达 | |
EP0836228A2 (en) | Improvements in or relating to carrier tapes | |
KR101538046B1 (ko) | 세라믹 소자 제조방법 및 세라믹 소자 | |
JP2004207267A (ja) | 半導体装置及びその製造方法 | |
TWI282611B (en) | Methods of manufacturing chip array resistor | |
KR100401516B1 (ko) | 런너 메탈을 갖는 패키지의 제조방법 | |
JP2020013838A (ja) | 半導体素子搭載用基板の製造方法 | |
US4701767A (en) | Magnetic recording head and method for manufacturing | |
JPH01189102A (ja) | 回路部品の電極製造方法 | |
TWI810843B (zh) | 導電結構及其製造方法 | |
TWI700022B (zh) | 用於電路板的金屬回蝕製程及經金屬回蝕處理的電路板 | |
KR101083711B1 (ko) | 평판표시소자 검사용 점등 보드 및 그 제조방법 | |
JP3982655B2 (ja) | 電子部品の製造方法 | |
GB2184606A (en) | Method of producing metallic thin film coil | |
JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
JP2022137791A (ja) | 積層コイル部品の製造方法 | |
TWI225702B (en) | Method of manufacturing lead frame | |
JPH0575232A (ja) | フレキシブル基板の導電パターン形成方法 | |
JP2929882B2 (ja) | 半導体装置用キャリアテープおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |