JP4170120B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4170120B2
JP4170120B2 JP2003076646A JP2003076646A JP4170120B2 JP 4170120 B2 JP4170120 B2 JP 4170120B2 JP 2003076646 A JP2003076646 A JP 2003076646A JP 2003076646 A JP2003076646 A JP 2003076646A JP 4170120 B2 JP4170120 B2 JP 4170120B2
Authority
JP
Japan
Prior art keywords
film
gas
substrate
silicon nitride
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003076646A
Other languages
English (en)
Other versions
JP2004288753A (ja
JP2004288753A5 (ja
Inventor
充弘 一條
勇臣 浅見
邦彦 福地
聡志 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003076646A priority Critical patent/JP4170120B2/ja
Priority to US10/804,053 priority patent/US7465966B2/en
Publication of JP2004288753A publication Critical patent/JP2004288753A/ja
Publication of JP2004288753A5 publication Critical patent/JP2004288753A5/ja
Application granted granted Critical
Publication of JP4170120B2 publication Critical patent/JP4170120B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜の成膜方法に関する。また、該成膜方法を用いた半導体装置の作製方法に関する。
【0002】
【従来の技術】
従来の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的手段を用いたPVD(physical vapor deposition)法、熱、プラズマ、光等のエネルギーを用い化学反応を用いたCVD(chemical vapor deposition)法、塗布又はコーティングにより形成する表面重合法又はゾルゲル法、電気メッキ法等が代表例として挙げられる。
【0003】
半導体装置を構成する膜は、膜厚が1μm程度、若しくはそれ以下で数nm以上の薄膜であり、これらの成膜方法には、CVD法及びスパッタリング法が多用されている。
【0004】
半導体装置に用いられる薄膜の代表例の一つとして、導電膜、又は配線間を絶縁分離する為に種々の絶縁膜が用いられている。このような絶縁膜の代表例として窒化珪素膜がある。窒化珪素膜は、アルカリイオンや水分の侵入を妨げる効果がある。このため、基板のコーティング膜や半導体素子の保護膜として用いられている。
【0005】
一方、絶縁膜の成膜方法として、プラズマCVD法が用いられている。プラズマCVD法には、段差被覆性が高い、耐湿性に優れている、低い温度で成膜可能である、等の利点があり、多用されている(特許文献1)。
【0006】
【特許文献1】
特開平8−274089号公報
【0007】
【発明が解決しようとする課題】
プラズマCVD法によって形成される膜、代表的に窒化珪素膜は、含有水素濃度が比較的高い。これは、反応性気体にシラン、窒素のほかにアンモニアを用いているためである。
【0008】
このように、含有水素濃度の高い膜は、加熱、電圧の印加等によって膜中の水素が膜中から脱離してしまう。この結果、半導体素子及び半導体素子を用いた半導体装置において、閾値の変動、劣化の加速等それらの特性が変動するという問題が生じる。
【0009】
このため、プラズマCVD法で形成した膜を、高温で加熱する「水素だし」の工程が必須である。また、水素だしをしなくとも水素含有量の少ない膜を形成するため、特許文献1に示されるように、原料ガスの分解量を制御した状態で成膜する方法等が提案されている。
【0010】
また、アンモニアの分解量を制御することにより、窒化珪素膜の水素を制御できる発明が特許文献1に記載されている。
【0011】
通常のCVD法で膜を形成する場合、高温加熱が必要である。一方、プラズマCVD法では、比較的低温(400℃程度)で成膜することが可能だが、膜中の水素濃度を低減するためには、480℃以上の加熱が必要である。この場合、下地膜として耐熱性の低い材料で形成される膜、代表的にはアクリルなどの有機樹脂、アルミニウム配線等を用いた場合、これらの上にプラズマCVD法を用いて膜を形成することはできない。
【0012】
スパッタリング法で膜を形成する場合、膜の特性に応じて原料ガス及びターゲットを選別することができる。例えば、水素の含有量の少ない窒化珪素膜を形成するためには、ターゲットにシリコン又は窒化珪素を用い、スパッタリングガスに窒素、アルゴン、又は窒素とアルゴンを用いればよい。このため、原料ガス由来の混入物(代表的には、プラズマCVD法で用いるアンモニア(NH3)の水素)を低減することができる。
【0013】
また、スパッタリング法を用いると低温での成膜が可能であるため、耐熱温度の低い有機樹脂基板または有機樹脂部材上に、直接成膜することができる。
【0014】
しかし、スパッタリング法には、▲1▼大面積基板対応のターゲットの作製が困難であり且つ高価、▲2▼チャンバー内のセルフクリーニングができず、チャンバー内を開放してメンテナンスを行わなければならないため、生産効率が低下する、▲3▼成膜時、雰囲気中の不純物が膜内に混入しやすい、▲4▼ターゲット中の不純物が生成物中に混入する、等の問題がある。
【0015】
そこで、本発明は、原料由来の混入物濃度が少ない膜を形成することが可能であって、かつ耐熱性の低い部材にも成膜が可能な、成膜方法を提案する。また、半導体特性を保つことが可能な膜を成膜する方法を提案する。
【0016】
【課題を解決するための手段】
本発明の要旨は、珪化物気体等の反応性気体を電磁エネルギーまたは熱エネルギーにより分解して、少なくとも直流、交流または高周波電力を印加可能な電極上に膜を堆積させ、その後基板をチャンバー内に導入し、希ガス等を導入して該電極上の膜をスパッタリングして、基板上に被膜を形成するものである。本発明によれば、水素化物気体、代表的には窒化水素を用いずとも膜を形成することが可能であるため、水素含有率の低い膜を基板上に形成できる。
【0017】
さらに、スパッタリングによって基板の被処理面に被膜を形成するため高温の加熱を必要としない。よって、これらの膜を半導体素子の膜(基板からの不純物をブロッキングする下地絶縁膜、ゲート絶縁膜、層間絶縁膜間、保護膜)として形成する場合、耐熱温度の低い有機樹脂膜、有機樹脂基板の被処理面に接して形成することができる。
【0018】
このような本発明の要旨に基づく本発明の成膜方法及び半導体装置の作製方法は、以下に示す構成を包含することができる。
【0019】
チャンバーに第1の気体を用いて第1の膜を成膜した後、チャンバー内に基板を搬入し、該第1の膜及び第2の気体を用いて、第2の膜を前記基板の被処理面に形成する成膜方法である。
【0020】
第2の膜として、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜等を形成することができる。
【0021】
第1の膜と第2の膜とは、同一の材料で形成されていてもよい。この場合、第2のガスには、希ガスから選ばれる一種又は複数種を用いることができる。
【0022】
また、第1の膜と第2のガスとを反応させて第2の膜を形成させてもよい。この場合、第2のガスには、希ガスから選ばれる一種又は複数種と共に反応ガスを用いる。
【0023】
第2の膜が窒化珪素膜である場合、第1の気体に珪化物気体及び窒素を用い、第2の気体に、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、及びキセノン(Xe)から選ばれる一種又は複数種を用いる。
【0024】
また、同様に、第1の気体に珪化物気体を用い、第2の気体に、窒素とヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、及びキセノン(Xe)から選ばれる一種又は複数種とを用いることもできる。
【0025】
第2の膜は酸化珪素膜である場合、第1の気体に珪化物気体及び酸素を用い、第2の気体に、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、及びキセノン(Xe)から選ばれる一種又は複数種を用いる。
【0026】
また、同様に、第1の気体に珪化物気体を用い、第2の気体に、酸素と、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、及びキセノン(Xe)から選ばれる一種又は複数種を用いることもできる。
【0027】
また、第2の膜が酸化窒化珪素膜である場合、第1の気体にシラン酸素及び窒素、若しくは珪化物気体及び窒素酸化物を用い、前記第2の気体に、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、及びキセノン(Xe)から選ばれる一種又は複数種を用いる。
【0028】
また、同様に、第1の気体に珪化物気体を用い、第2の気体に、酸素と、窒素と、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、及びキセノン(Xe)から選ばれる一種又は複数種とを用いることもできる。
【0029】
珪化物気体としては、モノシラン、ジシラン、トリシラン等を用いることができる。
【0030】
第2の膜を形成するときのチャンバーの圧力は、20Pa以下である。また、第2の膜は、ガラス基板、プラスチック基板、有機樹脂膜上に形成される。
【0031】
第1の膜の形成方法はプラズマCVD法を用いることができ、第2の膜の析出方法はスパッタリング法を用いることができる。
【0032】
又、本発明は上記の成膜方法により形成された第2の膜を、半導体素子の基板からの不純物をブロッキングする下地絶縁膜、ゲート絶縁膜、層間絶縁膜間、保護膜として用いて半導体装置を作製する半導体装置の作製方法である。なお、半導体素子は、薄膜トランジスタ、有機薄膜トランジスタ、薄膜ダイオード、光電変換素子、又は抵抗である。
【0033】
【発明の実施の形態】
(実施の形態1)
本実施の形態では、基板被処理面に形成する膜の代表例として、窒化珪素膜を採用し、これを成膜する工程を述べる。なお、窒化珪素膜の代わりに、酸化珪素膜、酸化窒化珪素膜を採用することもできる。
【0034】
図1を用いて本発明で用いるプラズマCVD装置のチャンバーの断面図を説明する。図1(A)において、接地されたチャンバー108a内には、高周波電源105aに接続された第1の電極(上部電極、シャワー電極、高周波電極)121及び接地されている第2の電極(下部電極、接地電極)125が設けられている。第1の電極121は、中空構造であって、供給系106aから供給される原料ガスが電極内を通過し、電離されチャンバー内に供給される。また、チャンバーには、排気系107aが設けられ、反応後の排気ガスを排出する。なお、本実施の形態では、電極構造が中空構造(複数のシャワー板が重なりガスを分散する構造、いわゆるシャワーヘッド構造。)となっているがこの構造に限られない。供給系が第1の電極と別に設けられていてもよい。また、供給系106a及び排気系107aには、バルブ(106c、107c)が設けられており、供給するガス圧及びチャンバー内の圧力を制御する。
【0035】
チャンバーの外壁には、ヒータ126が設けられている。このため、チャンバー内はホットウオール構造となっている。
【0036】
また、チャンバーの側面には窓(図示しない。)が設けられ、この窓を開閉して基板が収納されているカセット室からロボットアーム等の搬送機構を経由して基板をチャンバー内に移送することができる。
【0037】
次に、図1を用いて、成膜方法を述べる。本実施の形態においては、窒化珪素膜の形成方法を述べる。
【0038】
まず始めに、プラズマCVD法によって、窒化珪素膜を形成する。ここでは、原料ガスにシランガス及び窒素を用いる。また、成膜条件は、チャンバー内の圧力を1.33×101〜1.33×103Pa(1×10-1〜1×101torr)、成膜温度を80〜600℃とし、高周波電源の電源周波数を10〜500MHzとする。なお、窒化珪素膜の成膜分布は、ヒータの温度に依存する。
【0039】
図1(A)に示すように、チャンバー内にシランガス及び窒素を供給系106aより導入し、電源のスイッチ122を接続し、電極に高周波電圧を印加し、プラズマ123を発生させる。このプラズマ中で生成されるシランガス又は窒素のイオン、ラジカルなどの化学的に活性な励起種が反応して生成物である窒化珪素膜124を形成する。窒化珪素膜は、チャンバー内、特に第1の電極121及び第2の電極125に形成される。窒化珪素膜124の膜厚は、ピーリングが生じない1μm以下が好ましい。
【0040】
次に、スパッタリング法によって、ターゲットとなる窒化珪素物を基板に析出させる。ここではヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)等の不活性ガスの一種又は複数種をスパッタガスとして用いる。また、窒素を用いる方が好ましい。本実施の形態では、不活性ガスとしてアルゴンを用いる。スパッタリング条件は、チャンバー内の圧力を20Pa以下、好ましくは1.33×10-1〜1.33×101Pa(1×10-3〜1×10-1torr)とし、高周波電源の電源周波数を10〜500MHzとする。チャンバー内の温度は、析出させる基板又は下地材料の耐熱温度によって任意に設定することが可能であり、室温でも基板表面に生成物を析出することが可能である。
【0041】
図1(B)に示すように、チャンバー内に基板127を設置し、供給系106aからチャンバー内に窒素及びアルゴンを導入する。次に、窒化珪素膜をターゲット、アルゴンをスパッタガスとしてスパッタリングして、窒化珪素膜124を基板の被処理面に析出させる。図1(B)において、124bは、基板表面にスパッタリングされた窒化珪素膜である。
【0042】
図7において、本実施の形態における反応について説明する。なお、図7は、第1の電極表面及び基板表面の拡大図である。
【0043】
第1の電極121表面にプラズマCVD法によって形成された窒化珪素膜(ターゲット)124aに、スパッタガス(図7においては、アルゴンイオン)が衝突し、ターゲットから窒化珪素化合物がスパッタリングされて基板127上に析出(703)する。なお、スパッタガスとして、不活性ガスのほかに窒素を用いることにより、スパッタガスの衝突により窒素の一部が排除された窒化珪素化合物(704)に、窒素を補い、基板上に析出(705)させることができる。
【0044】
なお、スパッタ率の向上を目的として、第1の電極121に磁石を配置してもよい。そうすると、電場と磁場の直交するマグネトロン放電を利用することができる。
【0045】
また、本実施の形態のスパッタリング工程では、中空構造の電極内からガスを導入しているが、窒素及びアルゴンの供給系は任意の場所から供給することができる。
【0046】
また、ターゲットとなる窒化珪素膜を作製する前に、NF3、フロロカーボン、SF6、COxなどのガスなどのガスをチャンバー内に供給して、チャンバー内部のクリーニングを行うことが好適である。このように、プラズマCVD装置は、チャンバーの内部のクリーニングが簡単に行えるため、スパッタ装置に比べてメンテナンスが少なくて済む。
【0047】
また、プラズマCVD法で形成した生成物をスパッタリングし基板上に析出させるため、従来のスパッタリング法と比較しターゲット又はチャンバー雰囲気に含まれる不純物の混入を避けて生成物を形成することができる。また、従来のプラズマCVD法と異なり、原料由来の不純物、特に水素の混入が少ない窒化珪素膜を基板の被処理面に形成することができる。
【0048】
(実施の形態2)
本実施の形態においては、実施の形態1で示した図1に示される成膜装置を用いて窒化珪素膜を形成する工程を説明する。実施の形態1と同様のものを指す符号は共通して用いる。なお、本実施の形態を用いて窒化珪素膜の代わりに、酸化珪素膜、酸化窒化珪素膜を形成することもできる。
【0049】
まず始めに、プラズマCVD法によって、シリコン膜を形成する。ここでは、原料ガスにシランガスを用いる。また、成膜条件は、チャンバー内の圧力を1.33×101〜1.33×103Pa(1×10-1〜1×101torr)、成膜温度を300〜600℃とし、高周波電源の電源周波数を10〜500MHzとする。
【0050】
図1(A)に示すように、チャンバー内にシランガスを供給系106aより導入し、電源のスイッチ122を接続し、電極に高周波電圧を印加し、プラズマ123を発生させ、生成物であるシリコン膜124を形成する。シリコンは、チャンバー内、特に第1の電極121及び第2の電極125に形成される。シリコン124の膜厚は、ピーリングが生じない1μm以下が好ましい。
【0051】
次に、スパッタリング法によって、ターゲットとなるシリコンを基板に析出させる。スパッタリングガスとして、窒素並びにヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)等の不活性ガスの一種又は複数種を用い、反応性スパッタリングによって窒化珪素膜を形成する。本実施の形態では、不活性ガスとしてアルゴンを用いる。スパッタリング条件は、チャンバー内の圧力を20Pa以下、好ましくは1.33×10-1〜1.33×101Pa(1×10-3〜1×10-1torr)とし、高周波電源の電源周波数を10〜500MHzとする。チャンバー内の温度は、析出させる基板又は下地材料の耐熱温度によって任意に設定することが可能であり、室温でも基板表面に生成物を析出することが可能である。
【0052】
図1(B)に示すように、同一のチャンバー内に基板127を設置し、供給系106aからチャンバー内にアルゴン及び窒素を導入する。次に、シリコン膜をターゲット、アルゴンをスパッタガスとしてスパッタリングして、窒化珪素膜を基板の被処理面に析出させる。図1において、124bは、基板表面にスパッタリングされた窒化珪素膜である。
【0053】
図8において、本実施の形態における反応について説明する。第1の電極121表面にプラズマCVD法によって形成されたシリコン膜(ターゲット)801に、スパッタガスであるアルゴンイオン及び反応ガスである窒素イオンが衝突する。ここでは、アルゴンイオンによるスパッタリングと窒素イオンによる反応とが同時に進行する。アルゴンイオンによりスパッタされたシリコンは基板上で窒素イオンと反応して窒化珪素化合物803aとなり基板上に析出する。又、ターゲット(シリコン膜)上で窒素イオンと反応し形成された窒化珪素化合物は、そのまま基板上に析出(803b)する。
【0054】
また、プラズマCVD方法で形成した生成物をスパッタリングし基板上に析出させるため、従来のスパッタリング法と比較しターゲット又はチャンバー雰囲気に含まれる不純物の混入を避けて生成物を形成することができる。また、従来のプラズマCVD法と異なり、原料由来の不純物、特に水素の混入が少ない窒化珪素膜を基板の被処理面に形成することができる。
【0055】
(実施の形態3)
本実施の形態においては、ひとつのチャンバーにおいて、異なる種類の膜を成膜する工程について説明する。ここでは、第1の膜として、窒化珪素膜、第2の膜として酸化珪素膜を形成する工程を述べる。
【0056】
実施の形態1または実施の形態2の工程によって、基板上に窒化珪素膜を形成する。
【0057】
この後、チャンバー内から基板を搬送室へ移動し、NF3、フロロカーボン、SF6、COxなどのクリーニングガス用いてチャンバー内をクリーニングする。
【0058】
次に、プラズマCVD法の原料ガスとしてシラン及び酸素を用いて実施の形態1の方法によりターゲットの酸化珪素膜を形成する。次に、窒化珪素膜が成膜された基板をチャンバー内に搬入し、スパッタリングガスをアルゴンガスとして、実施の形態1の方法により、窒化珪素膜が成膜された基板表面に酸化珪素膜を形成する。
【0059】
なお、酸化珪素膜の成膜方法として、実施の形態2の工程を用いることもできる。
【0060】
このような工程を得ることにより、少ない装置で複数種の成膜が可能である。この工程を半導体素子及び半導体素子を有する半導体装置の作製に用いることにより、従来より少ない装置でこれらを作製することが可能であり、コスト削減を図ることができる。
【0061】
【実施例】
[実施例1]
本実施例において、アクティブマトリクス基板及びそれを用いた表示装置の作製方法を述べる。なお、実施の形態1で示した成膜方法によって、半導体素子の一つであるTFTの保護膜である窒化珪素膜を形成している。
【0062】
本実施例では、本発明を用いて形成された半導体素子及び該半導体素子を有するアクティブマトリクス基板の作製工程を、図4〜図6を用いて説明する。なお、本実施例において、半導体素子の代表例として、薄膜トランジスタを用いるが、この他、有機薄膜トランジスタ、薄膜ダイオード、光電変換素子、抵抗等も半導体素子として用いることができる。
【0063】
図4(A)に示すように、ガラス基板(第1の基板601)上に下地絶縁膜602を形成する。本実施例では、下地絶縁膜を2層構造とし、SiH4、NH3、及びN2Oを反応ガスとして成膜される第一の酸化窒化シリコン膜を50〜100nm、SiH4、及びN2Oを反応ガスとして成膜される第二の酸化窒化シリコン膜を100〜150nmの厚さに積層形成する。
【0064】
次に、下地絶縁膜上に、プラズマCVD法や減圧CVD法、或いはスパッタリング法等の公知の手法により非晶質シリコン膜603(膜厚54nm)を積層形成する。
【0065】
次に特開平8−78329号公報に記載の公知技術によって非晶質シリコン膜603を結晶化する。同公報記載の技術は、非晶質シリコン膜に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。
【0066】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。ここでは、脱水素化のための熱処理(450℃、1時間)の後、結晶化のための熱処理(550℃〜650℃で4〜24時間)を行う。
【0067】
この後、結晶性シリコン膜中から金属元素のゲッタリングを行い、結晶性シリコン膜中の金属元素を除去又は濃度を低減する。ゲッタリングの手法としては、結晶シリコン膜の一部にリン又は希ガス(代表的にはアルゴン)などを添加してゲッタリングサイトを形成した後、熱処理を行って金属元素を移動させる方法、若しくはリン又は希ガスなどを含有した非晶質シリコン膜又は結晶質シリコン膜を酸化膜を介して積層し、ゲッタリングサイトとして熱処理を行って金属元素をゲッタリングサイトに移動させる方法を用いれば良い。ゲッタリング後の結晶性シリコン膜の不純物金属元素濃度を1×1017/cm3以下(SIMS(二次イオン質量分析法)の測定限界以下)とすることが好ましく、より好ましくはICP−MS(誘導結合高周波プラズマ分光質量分析法)により5×1016/cm3以下とすることである。
【0068】
次いで、結晶化率(膜の全体積における結晶成分の割合)を高め、結晶粒内に残される欠陥を補修するために、結晶性シリコン膜605に対してレーザ光を照射することが好ましい。(図4(B))。
【0069】
次に、結晶性シリコン膜を用い、公知の手法によりTFTを形成する。図4(C)にその図を示す。結晶質シリコン膜を所望の形状にエッチングし、活性領域611〜614を形成する。次に、シリコン膜の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜615となるシリコンを主成分とする絶縁膜を形成する。
【0070】
次いで、ゲート絶縁膜表面を洗浄した後、ゲート電極616〜619を形成する。本実施例では、ゲート電極は積層構造をしており、ゲート絶縁膜に接する第1導電膜616a及び該第1導電膜に接する第2導電膜616bからなる。第1導電膜は窒化タンタル膜からなり、第2の導電膜は、タングステン膜からなる。ただし、ゲート電極の材料は、これに限られるものではなく、いずれもタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、銀―銅―パラジウム合金(AgPdCu合金)を用いてもよい。さらに、本実施例では、ゲート電極を積層構造としたが、これに限られるものではなく単層構造でも多層構造でもよい。
【0071】
次に、半導体にn型を付与する不純物元素(P、As等)及びP型を付与する不純物元素(B等)、ここではリン及びボロンを適宜添加して、nチャネル型TFT及びpチャネル型TFTのソース領域及びドレイン領域620〜627、及びLDD領域(Light doped drain 領域)628〜631を形成する。LDD領域628〜630の一部は、各ゲート電極に覆われているが、LDD領域631では、各ゲート電極に覆われていない。なお、ゲート電極及びLDD領域の形成工程に関しては、特開2001−345453号公報に開示された工程を適応すればよい。
【0072】
次に、図5に示すようにゲート電極及びゲート絶縁膜上に第2絶縁膜634を形成した後、添加した不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。この工程は、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体膜との界面へのプラズマダメージを回復することができる。
【0073】
次に、第2絶縁膜634上に第1の層間絶縁膜635を形成する。第1の層間絶縁膜には、無機絶縁膜又は有機材料樹脂を用いることができる。なお、有機樹脂を用いる場合は、感光性樹脂及び非感光性樹脂を用いることができる。感光性有機樹脂を用いた場合、フォトリソフラフィ工程による露光処理を行い、感光性有機樹脂をエッチングすると曲率を有する第1の開口部を形成することができる。このように曲率を有する開口部を形成することは、後に形成する電極の被覆率(カバレッジ)が高くなるという効果がある。本実施例では、第1の層間絶縁膜に、厚さ1.05μmの非感光性アクリル樹脂膜を形成する。
【0074】
次に、第1の層間絶縁膜のパターニング及びエッチングを行い、第1の開口部を形成する。この後、第1の開口部及び第1の層間絶縁膜635を覆うように窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなる第3の絶縁膜636を形成する。本実施例では、第3の層間絶縁膜に窒化珪素膜を用いる。
【0075】
次に、フォトリソグラフィ工程による露光処理を行った後、第3の絶縁膜636、第2絶縁膜634、及びゲート絶縁膜615を順次エッチングし、第2の開口部を形成する。このときの、エッチング処理は、ドライエッチング処理でもウエットエッチング処理でもよい。本実施例では、ドライエッチングにより第2の開口部を形成する。
【0076】
次に、第2の開口部を形成した後、第3絶縁膜上及び第2の開口部に金属膜を形成し、フォトリソグラフィ工程による露光の後、金属膜をエッチングしてソース電極及びドレイン電極637〜643を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いる。本実施例では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極ドレイン電極637〜643を形成する。その後、第1の画素電極644を形成する。
【0077】
以上の様にして、nチャネル型TFT640、643及びpチャネル型641、642を作製することができる。
【0078】
また、nチャネル型TFT640とpチャネル型TFT641をCMOS回路として駆動回路650に用い、pチャネル型TFT642、nチャネル型643を画素領域651に用いることにより、駆動回路と画素領域を同一基板上に形成したアクティブマトリクス基板670を得ることができる。
【0079】
次に、アクティブマトリクス基板上にEL(Electro Luminescence)素子を形成して表示装置を作製する工程を示す。
【0080】
図6(A)は、表示装置を示す上面図、図6(B)は図6(A)をA−A’で切断した断面図である。点線で示された681はソース信号線駆動回路、682は画素領域、683はゲート信号線駆動回路である。また、684は対向基板、685は一対の基板間隔を保持するためのギャップ材が含有されているシール材であり、シール材685で囲まれた内側は、封止材で充填されている。
【0081】
図6(B)は、表示装置の断面図である。アクティブマトリクス基板670の画素部651において、EL素子が形成されている。また、図5の駆動回路としては、ソース線駆動回路652が示されており、nチャネル型TFT640とpチャネル型TFT641とを組み合わせたCMOS回路が形成される。さらに、アクティブマトリクス基板670と対向基板648とが、シール材685及び封止材691を用いて封止されている。
【0082】
以下に、表示装置の作製方法を述べる。
【0083】
図6(B)に示すように、アクティブマトリクス基板670表面に第2の層間絶縁膜間661を形成し、第3の開口部を形成する。なお、図5の画素部のpチャネル型TFT642を画素の電流制御用TFTとして用い、nチャネル型TFT643を画素のスイッチングTFTとして用いる。また、第2の層間絶縁膜661には、無機絶縁膜又は有機材料樹脂を用いることができる。本実施例では、第2の層間絶縁膜に、感光性アクリル樹脂膜を用い、パターニング及びウエットエッチングを行い、なだらかな内壁を有する第3の開口部を形成する。
【0084】
その後、第2の層間絶縁膜上に第4の絶縁膜662を形成したのち、第4の開口部を形成し、第1の画素電極637を露出させる。本実施例では、第4の絶縁膜に窒化珪素膜を用い、実施の形態1の手法により形成する。まず始めに、図1(A)に示すようなチャンバー内の圧力を、10Paとし、原料ガスであるシランガス及び窒素を流量比1:200の割合で導入し、電極に高周波電圧13.56MHzを印加して、プラズマ123を発生させる共に生成物である窒化珪素膜を形成する。
【0085】
次に、図1(B)に示すように、チャンバー内に第3の開口部まで形成した基板を設置する。窒化珪素膜をターゲットとし、供給系106aを介してチャンバー内に導入されたアルゴンガスをスパッタリングガスとして、窒化珪素膜を基板表面に析出させる。このとき、窒化珪素膜は、アクリル樹脂上に形成するため、チャンバー内の温度を200℃以下とする。
【0086】
第2の層間絶縁膜661に有機材料樹脂を用いた場合、第4の絶縁膜の窒化珪素膜は、該有機材料樹脂から発生するガスや基板全体から発生する水分をブロッキングする効果がある。このため、第4の絶縁膜を形成することにより、EL素子の劣化を抑制することができる。また、後に第4の絶縁膜表面に形成する電極材料の金属イオン(代表的には、リチウムイオン(Li+)、ナトリウムイオン(Na+)、カリウムイオン(K+)等のアルカリ金属イオン)をブロッキングする効果もある。本工程で形成した窒化珪素膜は、水素の含有量が少ないため、電圧の印加、加熱等により窒化珪素膜から水素が脱離することがない。よって、従来のプラズマCVD法とで形成されたものと比較して、水分又は金属イオンのブロッキング効果が更に高まる。
【0087】
次に、画素電極637及び第4の絶縁膜662の上にはEL層663、陰極として機能する第2の画素電極664及びパッシベーション膜665を設ける。第1の画素電極637、EL層663、第2の画素電極664が重畳する部位が実質的に発光する素子(EL素子)となる。
【0088】
このEL層663の構成は公知の構成を用いることができる。第1の画素電極637と第2の画素電極664との間に配設するEL層663には、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれ、これらの層が積層された形態又はこれらの層を形成する材料の一部又は全部が混合された形態をとることができる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層/発光層/電子輸送層/陰極等の順に積層した構造を有していても良い。
【0089】
発光層は有機化合物を用いて形成されている。代表的には、その分子数から区分された低分子系有機化合物、中分子系有機化合物、高分子系有機化合物から選ばれた一種又は複数種の層を有する。また、電子注入輸送性又は正孔注入輸送性を有する無機化合物から形成される電子注入輸送層又は正孔注入輸送層を組み合わせて形成しても良い。なお、中分子とは、昇華性や溶解性を有しない有機化合物の凝集体(好ましくは、重合度10以下)又は連鎖する分子の長さが5μm以下(好ましくは50nm以下)の有機化合物のことをいう。
【0090】
発光層の主体となる発光材料を以下にまとめる。低分子系有機化合物としては、トリス−8−キノリノラトアルミニウム錯体やビス(ベンゾキノリラト)ベリリウム錯体等の金属錯体をはじめとし、フェニルアントラセン誘導体、テトラアリールジアミン誘導体、ジスチリルベンゼン誘導体等が適用可能である。また、これらの材料をホストとし、クマリン誘導体、DCM、キナクリドン、ルブレン等をドーパントとして添加することで、量子効率を上げ、高輝度化、高効率化を図ることができる。
高分子系有機化合物としては、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系等があり、ポリ(パラフェニレンビニレン)(poly(p-phenylene vinylene)):(PPV)、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン)(poly(2,5-dialkoxy-1,4-phenylene vinylene)):(RO−PPV)、ポリ(2−(2'−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)(poly[2-(2'-ethylhexoxy)-5-methoxy-1,4-phenylene vinylene]):(MEH−PPV)、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)(poly[2-(dialkoxyphenyl)-1,4-phenylene vinylene]):(ROPh−PPV)、ポリパラフェニレン(poly[p-phenylene]):(PPP)、ポリ(2,5−ジアルコキシ−1,4−フェニレン)(poly(2,5-dialkoxy-1,4-phenylene)):(RO−PPP)、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)(poly(2,5-dihexoxy-1,4-phenylene))、ポリチオフェン(polythiophene):(PT)、ポリ(3−アルキルチオフェン)(poly(3-alkylthiophene)):(PAT)、ポリ(3−ヘキシルチオフェン)(poly(3-hexylthiophene)):(PHT)、ポリ(3−シクロヘキシルチオフェン)(poly(3-cyclohexylthiophene)):(PCHT)、ポリ(3−シクロヘキシル−4−メチルチオフェン)(poly(3-cyclohexyl-4-methylthiophene)):(PCHMT)、ポリ(3,4−ジシクロヘキシルチオフェン)(poly(3,4-dicyclohexylthiophene)):(PDCHT)、ポリ[3−(4−オクチルフェニル)−チオフェン](poly[3-(4octylphenyl)-thiophene]):(POPT)、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン](poly[3-(4-octylphenyl)-2,2-bithiophene]):(PTOPT)、ポリフルオレン(polyfluorene):(PF)、ポリ(9,9−ジアルキルフルオレン)(poly(9,9-dialkylfluorene):(PDAF)、ポリ(9,9−ジオクチルフルオレン)(poly(9,9-dioctylfluorene):(PDOF)等が挙げられる。
【0091】
電子注入輸送層又は正孔注入輸送層として用いることができる無機化合物には、ダイヤモンド状カーボン(DLC)、Si、Ge、CN、及びこれらの酸化物又は窒化物の他、これらにP、B、N等が適宜ドーピングされたものがある。また、アルカリ金属又はアルカリ土類金属の、酸化物、窒化物又はフッ化物をも、用いることができる。さらには、当該金属とZn、Sn、V、Ru、Sm、またはInとの化合物もしくは合金であっても良い。
【0092】
また、これらの各層を混合した混合接合構造を形成しても良い。
【0093】
なお、EL素子の発光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。本発明に係るEL素子は、いずれか一方の発光を用いていても良く、又は両方の発光を用いていても良い。
【0094】
第2の画素電極664としては、金属成分とアルカリ金属又はアルカリ土類金属、若しくはその両者を含む成分とからなる多成分の合金若しくは化合物を用いる。金属成分としては、Al、Au、Fe、V、Pd等が挙げられる。一方、アルカリ金属又はアルカリ土類金属の具体例としては、Li(リチウム)、Na(ナトリウム)、K(カリウム)、Rb(ルビジウム)、Cs(セシウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)等が挙げられる。その他、これら以外にもYb(イッテルビウム)、Lu(ルテチウム)、Nd(ネオジウム)、Tm(ツリウム)等を適用しても良い。第2電極は、上記金属成分にアルカリ金属又はアルカリ土類金属のうち仕事関数が3eV以下のものを0.01〜10重量%含ませた合金若しくは化合物とする。陰極として機能させる目的において、第2電極の厚さは適宜設定すれば良いが、概ね0.01〜1μmの範囲内として、電子ビーム蒸着法で形成すれば良い。
【0095】
また、パッシベーション膜665としては、窒化シリコン膜、窒化アルミニウム膜、炭素を主成分とする薄膜(DLC膜、CN膜など)その他の水分や酸素に高いブロッキング性を示す絶縁膜を用いることができる。
【0096】
次に、EL素子1を封止するために不活性気体雰囲気でシール材685及び封止材691で対向基板684を貼り合わせる。なお、シール材685としてはフィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、封止材691としては透光性が高く、且つ、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、シール材685及び封止材691はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0097】
なお、本実施例では、表示装置としてEL表示装置の作製工程を述べたがこれに限られるものではなく、液晶表示装置、電界放出表示装置等を適応することもできる。
【0098】
また、本実施例では、第4の成膜方法として実施の形態1を用いたが、これに代えて実施の形態2を用いることもできる。
【0099】
また、本実施例では、本発明の成膜方法を保護膜である第4の絶縁膜に用いたが、これに限らず下地絶縁膜、非晶質シリコン膜、ゲート絶縁膜、第2の絶縁膜、パッシベーション膜の作製に用いることもできる。
【0100】
さらには、前記実施例に示した表示装置を、様々な電子機器のディスプレイとして利用することができる。なお、電子機器とは、表示装置を搭載した製品と定義する。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ(ノート型を含む)、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。
【0101】
本実施例を用いることにより、アルカリ金属イオン又は水分による半導体素子またはEL素子の劣化を抑制することができ、表示装置を歩留まり高く作製することができる。
【0102】
[実施例2]
本実施例では、実施例1に用いる成膜装置について図2及び図3を用いて説明する。両図において、同じものを指す符号は共通して用いる。本発明の成膜装置は、成膜室及び搬送室を有し、成膜室104a、104bの間に搬送室102bが配置され、搬送室102a、102bが隣接して配置された構造を有する。各成膜室には、縦方向に重ねて配置された10個のチャ ンバー108a、108bを具備し、各チャンバー108a、108bには、成膜ガスを供給する供給系106a、106b、排気ガスを排気する排気系107a、107b 及び電源105a、105bを具備する。
【0103】
本装置は、各成膜室104a、104bにおいて、複数のチャンバー108a、108bの全ての供給系は、一つの供給源に接続されていることを特徴とする。同様に、複数のチャンバー108a、108bの全ての排気系は、一つの排気口に接続されていることを特徴とする。本特徴により、本装置では複数のチャンバー108a、108b を縦方向に重ねて配置しているにもかかわらず、供給系106a、106bと排気系107a、107bとを簡単に配置することができる。また、成膜室104a、104bには、各成膜室の圧力を減圧するための排気系(図示しない。)が設けられている。チャンバー内の圧力と成膜室内の圧力とを制御することにより、成膜、及びチャンバー内のクリーニングを交互に行うことができ、効率良く成膜を行うことができる。
【0104】
図3において、カセット室101a、101bには所望のサイズのガラス基板、プラスチック基板に代表される樹脂基板等の絶縁表面を有する基板がセットされる。基板の搬送方式として、図示する装置では水平搬送を採用するが、第五世代以降のメータ角の基板を用いる場合、搬送機の占有面積の低減を目的として、基板を縦置きにした縦形搬送を行ってもよい。
【0105】
搬送室102a、102bの各々には、搬送機構(ロボットアーム)103a、103bが具備されている。搬送機構により、カセット室101a、101bにセットされた基板が各成膜室104a、104bに搬送される。そして、成膜室104a、104bのチャンバー108a、108bにおいて、搬送された基板の被処理面に対して所定の処理が行われる。なお、チャンバー108a、108bに間する説明は、実施の形態1で述べているので、ここでは省略する。また、本実施例において、搬送室が複数設けられているが、これは一つでもよい。
【0106】
本実施例では、数十枚の基板を一度に処理するバッチ式装置を例示したが、基板を一枚ずつ処理する枚葉式装置に本発明を適用することもできる。
【0107】
本実施例のように、複数のチャンバーを有する成膜装置で成膜することにより、同時に多数の基板に同条件で形成される膜を形成することができる。このため、基板間のバラツキを低減することが可能となり、歩留まりの向上させることができる。また、スループットも向上することができる。
【0108】
【発明の効果】
本発明は、同一チャンバー内において、プラズマCVD方法で形成した生成物をスパッタリングし基板の被処理面上に析出させる成膜方法及びそれを用いた半導体装置の作製方法である。本発明により、従来のスパッタリング法と比較し、ターゲット又は雰囲気に含まれる不純物の混入を避けて生成物を形成することができる。
【0109】
また、従来のプラズマCVD法と異なり、原料由来の不純物、特に水素の混入が少ない生成物を基板の被処理面に成膜することができる。このため、電圧印加又は加熱等の影響を受けにくい膜を形成することができる。
【0110】
また、基板の被処理面に成膜する際は、スパッタリングによって成膜するため高温の加熱を必要とせず、樹脂等の耐熱性の低い基板、部材、膜上に成膜することが可能である。
【0111】
また、本発明の作製方法によって作製した膜を半導体装置、代表的には半導体装置を構成する半導体素子の保護膜に用いることにより、半導体装置の劣化を抑制することが可能となる。
【0112】
また、複数のチャンバーを有する成膜装置で本発明の成膜方法を行うと、同時に多数の基板に同条件で膜を形成することができる。このため、基板間のバラツキを低減することが可能となり、歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明で用いるチャンバーの断面図。
【図2】本発明で用いる成膜装置の斜視図。
【図3】本発明で用いる成膜装置の上面図。
【図4】本発明を用いたアクティブマトリクス基板の作製工程を示す図。
【図5】本発明を用いたアクティブマトリクス基板の作製工程を示す図。
【図6】本発明を用いた表示装置の作製工程を示す図。
【図7】本発明の反応工程を示す模式図。
【図8】本発明の反応工程を示す模式図。

Claims (8)

  1. 上部電極及び下部電極を有するチャンバー内において、プラズマCVD法を用いて少なくとも前記上部電極の表面に第1の窒化珪素膜を形成し、
    前記上部電極と前記下部電極との間に基板を配置し、
    前記上部電極の表面に形成された前記第1の窒化珪素膜を、窒素ガスを含有する不活性ガスを用いてスパッタリングすることによって、前記基板上の被処理面に第2の窒化珪素膜を形成することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記第1の窒化珪素膜は、前記下部電極にも形成されることを特徴とする半導体装置の作製方法。
  3. 請求項1又は請求項2において、
    前記上部電極はシャワーヘッド構造を有し、前記プラズマCVD法用のガス及び前記スパッタリング用のガスは前記上部電極から供給されることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記上部電極には磁石が配置されており、
    前記スパッタリングはマグネトロン放電により行われることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第1の窒化珪素膜の形成前に、前記チャンバー内をクリーニングすることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、
    1μm以下の膜厚で前記第1の窒化珪素膜を形成すること特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一項において、
    前記基板には半導体素子が形成されていることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記不活性ガスは、ヘリウム(He)ガス、ネオン(Ne)ガス、アルゴン(Ar)ガス、クリプトン(Kr)ガス、又はキセノン(Xe)ガスから選ばれる一種又は複数種からなることを特徴とする半導体装置の作製方法。
JP2003076646A 2003-03-19 2003-03-19 半導体装置の作製方法 Expired - Fee Related JP4170120B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003076646A JP4170120B2 (ja) 2003-03-19 2003-03-19 半導体装置の作製方法
US10/804,053 US7465966B2 (en) 2003-03-19 2004-03-19 Film formation method and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003076646A JP4170120B2 (ja) 2003-03-19 2003-03-19 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004288753A JP2004288753A (ja) 2004-10-14
JP2004288753A5 JP2004288753A5 (ja) 2006-04-06
JP4170120B2 true JP4170120B2 (ja) 2008-10-22

Family

ID=32984815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076646A Expired - Fee Related JP4170120B2 (ja) 2003-03-19 2003-03-19 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US7465966B2 (ja)
JP (1) JP4170120B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824520B2 (en) * 2003-03-26 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Plasma treatment apparatus
JP4745247B2 (ja) * 2004-11-05 2011-08-10 株式会社日立国際電気 半導体装置の製造方法
RU2413338C2 (ru) * 2006-03-03 2011-02-27 Конинклейке Филипс Электроникс Н.В. Электролюминесцентное устройство
US7727773B2 (en) * 2006-10-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing an analytical sample and method of analyzing an analytical sample
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012029709A1 (ja) * 2010-08-31 2012-03-08 株式会社島津製作所 非晶質窒化珪素膜およびその製造方法
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012186158A (ja) * 2011-02-14 2012-09-27 Semiconductor Energy Lab Co Ltd 照明装置及び発光装置の作製方法及び製造装置
CN107799656B (zh) * 2016-09-07 2019-12-06 元太科技工业股份有限公司 有机发光元件
WO2020208774A1 (ja) * 2019-04-11 2020-10-15 シャープ株式会社 発光素子および表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US52950A (en) * 1866-03-06 Iproveivient in tailorsj measures
JPS5892218A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5968921A (ja) 1982-10-12 1984-04-19 Matsushita Electric Ind Co Ltd 薄膜の形成方法
JPH0640546B2 (ja) 1985-07-09 1994-05-25 松下電器産業株式会社 窒化シリコン薄膜の製造方法
JP2642849B2 (ja) * 1993-08-24 1997-08-20 株式会社フロンテック 薄膜の製造方法および製造装置
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6699530B2 (en) * 1995-07-06 2004-03-02 Applied Materials, Inc. Method for constructing a film on a semiconductor wafer
JP3045945B2 (ja) 1995-03-30 2000-05-29 川崎製鉄株式会社 窒化珪素薄膜の形成方法
US6631022B1 (en) * 1999-05-28 2003-10-07 Sony Corporation Optical device, a fabrication method thereof, a driving method thereof and a camera system
JP2000340562A (ja) 1999-05-31 2000-12-08 Hitachi Ltd 半導体装置及びその製造方法
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
US20040185673A1 (en) 2004-09-23
JP2004288753A (ja) 2004-10-14
US7465966B2 (en) 2008-12-16

Similar Documents

Publication Publication Date Title
EP1547448B1 (en) Fabricating method of organic compound-containing layer
JP5072184B2 (ja) 成膜方法
TWI278255B (en) Light emitting device and method of manufacturing the same
US7432529B2 (en) Light emitting apparatus and method for manufacturing the same
TW556358B (en) Light emitting device and method of manufacturing the same
TWI324184B (en) Method of fabricating light-emitting device and apparatus for manufacturing light-emitting device
JP4627966B2 (ja) 発光装置およびその作製方法
JP5322354B2 (ja) 製造装置
US7939835B2 (en) Light emitting apparatus and method for manufacturing the same
JP4294305B2 (ja) 成膜装置および成膜方法
CN102174688B (zh) 掩模、容器和制造装置
TWI355675B (en) A silicon nitride film, a semiconductor device, a
JP4493905B2 (ja) 発光装置及びその作製方法
JP4170120B2 (ja) 半導体装置の作製方法
JP2008308766A (ja) 成膜方法
JP2004146369A (ja) 製造装置および発光装置の作製方法
JP4993938B2 (ja) 半導体装置の作製方法
JP4439894B2 (ja) 蒸着用るつぼ及び蒸着装置
JP4451054B2 (ja) 発光装置及びその作製方法
JP4634698B2 (ja) 蒸着装置
JP2004263299A (ja) 製造装置
JP4558277B2 (ja) 発光装置の作製方法
JP2004111386A (ja) 製造装置、発光装置、および有機化合物を含む層の作製方法
JP2002083773A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees