JP4169071B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4169071B2
JP4169071B2 JP2006344131A JP2006344131A JP4169071B2 JP 4169071 B2 JP4169071 B2 JP 4169071B2 JP 2006344131 A JP2006344131 A JP 2006344131A JP 2006344131 A JP2006344131 A JP 2006344131A JP 4169071 B2 JP4169071 B2 JP 4169071B2
Authority
JP
Japan
Prior art keywords
thin film
crystal grain
display device
active region
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006344131A
Other languages
English (en)
Other versions
JP2008004912A (ja
Inventor
敏夫 藤野
暁夫 町田
正洋 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006344131A priority Critical patent/JP4169071B2/ja
Priority to TW096116921A priority patent/TWI364613B/zh
Priority to EP07010275A priority patent/EP1860699A1/en
Priority to US11/753,949 priority patent/US7541615B2/en
Publication of JP2008004912A publication Critical patent/JP2008004912A/ja
Application granted granted Critical
Publication of JP4169071B2 publication Critical patent/JP4169071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置に関し、特には画素電極用のスイッチング素子として薄膜トランジスタを設けてなるアクティブマトリックス表示を行う表示装置に関する。
液晶表示装置や発光素子として有機電界発光素子を用いたフラットパネル型の表示装置においては、複数画素のアクティブマトリックス表示を行うためのスイッチング素子として、薄膜トランジスタ（thin film transistor：ＴＦＴ）が用いられている。薄膜トランジスタには、多結晶シリコン（poly-Si）を活性領域に用いたＴＦＴ（多結晶シリコンＴＦＴ）と、非晶質シリコン（アモルファスＳｉ）を活性領域に用いたＴＦＴ（非晶質シリコンＴＦＴ）とがある。
このうち、多結晶シリコンＴＦＴは、非晶質シリコンＴＦＴと比較してキャリアの移動度が１０倍から１００倍程度大きく、オン電流の劣化も小さいという特徴があり、スイッチング素子の構成材料として非常に優れた特性を有している。
このような多結晶シリコンＴＦＴの製造技術として、おおむね６００℃以下の低温プロセスのみを用いて非晶質シリコン膜を多結晶化させる、いわゆる低温ポリシリコンプロセスが開発され、基板の低コスト化が実現されている。例えば、エキシマレーザを用いた低温ポリシリコンプロセスにおいては、ライン状に整形されたレーザ光を、わずかずつ移動させて大部分を重複させながら非晶質シリコン膜に対してパルス照射し、同一箇所に１０〜２０回のレーザ光照射を行う。これにより、活性領域の全面において結晶粒径が均一化された多結晶が得られるようにしている。
また、低温ポリシリコンプロセスの他の例として、例えばＹＡＧレーザーの高調波から得られた連続するレーザ光を、照射エネルギーが一定になるように一定速度で移動させながら非晶質シリコン膜に対して照射して結晶化領域を形成し、結晶粒界のない領域が薄膜トランジスタの活性領域となるようにパターン形成する方法が提案されている（下記特許文献1参照）。
また、コロンビア大学等からは、マスクを用いた多段照射で結晶の横方向成長の幅を規定する方法として、Sequential lateral solidification(ＳＬＳ)が提案されている（下記非特許文献１参照）。
特開２００３−７７８３４号公報（特に００９１〜００９２段落、０１６９段落参照） A.T.Vouysas，A.Limnov and J.S.Im、「Journal of Applied Physics」(2003)，Vol.94，P.7445-7452
近年、上述したフラットパネル型の表示装置においては、さらなる動画特性やコントラスト特性の向上を目的としてハイフレームレートの表示装置の開発が進められ、また有機電界発光素子等の自発光型の素子を用いた新しい表示装置の開発も進められている。これにともない、このような表示装置に対応可能な画素電極用のスイッチング素子として、急激に大きな電流を流しても特性劣化が無く、また各スイッチング素子の特性バラツキが小さい薄膜トランジスタの開発が求められている。
しかしながら、上述した従来の低温ポリシリコンプロセスによって得られた多結晶シリコンＴＦＴは、比較的大きな電流を流しやすい特性であってキャリアの移動度も大きく特性劣化も小さいことが非常に有利である反面、非晶質シリコンＴＦＴと比較して素子間の特性、特に初期の閾値電圧やオン電流が大きくばらつくことが問題となっている。
このようなバラツキを防止するために、上述したエキシマレーザを用いた結晶化においては、波長と同等の３００nm程度の同じような結晶が成長した膜を用いることで素子のバラツキを最小限にすることが試みられてきた。しかしながら、このようにして多結晶化した膜を用いても、素子間の特性バラツキを抑える効果が十分ではなかった。
この原因は、従来のエキシマレーザニール装置を用いた結晶化方法で結晶化する場合、多結晶シリコン膜の各結晶粒の大きさを高精度に制御することが困難であり、不揃いの粒径となってしまうためである。粒径の不均一性は、各薄膜トランジスタ（ＴＦＴ）のチャネル部における結晶粒界数のばらつきに繋がり、その結果として薄膜トランジスタ（ＴＦＴ）の特性がばらつくという問題になっている（例えば、K.Yamaguchi;et al;J.Appl.Phys.,Vol.89,No.1,pp.590、M.Kimura et al;JAP.J.APPL.PHYSI.Vol.40 Part1 (2001),No.1、他）。またこの問題は、特に有機電界発光素子を用いた表示装置においては、表示部での色むら等として現れてくるため非常に大きな問題となる。
そして、以上のような薄膜トランジスタの特性バラツキは、上記特許文献１に記載の低温ポリシリコンプロセスであっても十分に抑えることは困難である。これは、チャンネル内部を構成する結晶領域が大きくなるために、結晶内部の欠陥や、転移等の有無による影響が特性のばらつきに大きく反映されるためと思われる。また、ＳＬＳ法を適用して得られた多結晶シリコンＴＦＴにおける移動度バラツキは、先に示した非特許文献２の図８より、最適プロセスにおいても１０％以上あることが読み取れる。これは、ラテラル成長部分の結晶領域において無数の非制御な結晶粒界が存在していることに起因すると思われる。
そこで本発明は、トランジスタ特性の経時変化が小さくかつキャリア移動度が高速でありながらも、トランジスタ特性が均一で高精度に制御された薄膜トランジスタを画素電極のスイッチング素子として用いることにより、色ムラや輝度ムラのない表示特性の良好な表示装置を提供することを目的とする。
このような目的を達成するための本発明の表示装置は、複数の画素電極と当該各画素電極を駆動するための薄膜トランジスタとを配列形成した駆動基板を有する。各薄膜トランジスタは、エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備えている。そして特に、ゲート電極と重なる前記活性領域のチャネル部では、結晶状態がチャネル長方向に周期的に変化しており、略同一の結晶状態が当該チャネル部を横切っていることを特徴としている。
このような構成の表示装置では、画素電極を駆動するための薄膜トランジスタのチャネル部を通過するキャリアは、必ず周期的に設けられた結晶粒界を横切って移動することになる。このため、この周期を制御することにより、当該薄膜トランジスタにおけるトランジスタ特性（キャリア移動度）が精度良好に制御されるようになる。例えば、周期の大きさやチャネル部に配置される周期の数（結晶粒界の本数）を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。そして、このような構成において、各周期内の結晶状態を所定の状態とすることにより、多結晶化させた半導体薄膜を用いた素子の長所である、高いキャリア移動度が維持され、かつ素子特性の劣化も抑えられることが判った。
以上説明したように本発明によれば、素子特性の経時変化が小さくかつキャリア移動度が高速でありながらも、高精度にキャリア移動度が制御された薄膜トランジスタを画素電極の駆動用に用いているため、表示装置の輝度ムラや色ムラの発生を防止でき表示特性の向上を図ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の実施形態においては、一例として画素のスイッチング素子としてトップゲート型の多結晶シリコンＴＦＴを用いた液晶表示装置に本発明を適用した構成を説明する。
≪表示装置の概略構成≫
図１は、本発明の表示装置の一例として、液晶パネルを備えた表示装置の概略断面図を示す。この図に示すように、本実施形態の表示装置１は、液晶パネル１０１を備えている。この液晶パネル１０１は、対向配置された第１基板１０３と第２基板１０４との間に液晶層１０５を狭持してなる。
このうち第１基板１０３は、合成石英などの光透過性の絶縁基板を用いて構成され、その中央部を表示領域１０３ａとし、この表示領域１０３ａの液晶層１０５に向かう面上に画素電極とこれを駆動するスイッチング素子としての薄膜トランジスタを配列形成してなる、いわゆる駆動基板として構成されている。また、第２基板１０４は、合成石英などの光透過性の絶縁基板を用いて構成され、液晶層１０５に向かう面上に対向電極を配置してなる。そして、液晶層１０５は、第１基板１０３と第２基板１０４の周縁部間に設けられた封止剤１０６によって、第１基板１０３と第２基板１０４との間に充填封止されている。
図２には、このような表示装置における第１基板１０３側の回路図を示す。この図に示すように、第１基板１０３の中央部に配置された表示領域１０３ａには、複数の走査線１１１と信号線１１２とが行列状に配置されている。そして、走査線１１１と信号線１１２との各交差部に、薄膜トランジスタ（ＴＦＴ）Ｔｒ１、これに接続された補助容量素子１１４、および画素電極１１５が設けられている。そして、表示領域１０３ａ周囲の周辺領域１０３ｂには、各走査線１１１が接続された垂直転送回路１１６、各信号線１１２が接続された水平転送回路１１７などの周辺回路が配置されている。尚、これらの周辺回路も、薄膜トランジスタＴｒ２や容量素子、さらにはこれらを接続する配線パターンによって構成されている。
そして、本実施形態の表示装置においては、第１基板１０３側の表示領域１０３ａに設けられた薄膜トランジスタＴｒ１、および周辺領域１０３ｂに設けられた薄膜トランジスタＴｒ２における各活性領域５ａの結晶状態、およびこの結晶状態に対するゲート電極９の配置状態が特徴的である。
図３は、薄膜トランジスタＴｒ１，Ｔｒ２の概略構成を示す平面図である。図３に示すように、各薄膜トランジスタＴｒ１，Ｔｒ２は、それぞれ半導体薄膜５からなる活性領域５ａと、この活性領域５ａの中央部を横切る状態で配線されたゲート電極９とを備えている。
このうち半導体薄膜５からなる活性領域５ａは、非晶質シリコンとして成膜された半導体薄膜５にレーザ光のようなエネルギービームを照射することによって多結晶化させた領域である。また、半導体薄膜５は、活性領域５ａを含む島状にパターニングされていることとする。この場合、図示したように、多結晶化された活性領域５ａの周囲に非晶質の半導体薄膜５部分が残らない様に、半導体薄膜５がパターニングされていても良い。また、活性領域５ａの周囲に非晶質の半導体薄膜５部分が残っていても良い。
以上のような活性領域５ａにおいては、ゲート電極９と重なる活性領域５ａが、チャネル部Ｃとなっている。また、活性領域５ａにおいて、このチャネル部Ｃを挟んだ両側の領域がソース／ドレイン１１となっている。
図４は、本実施形態に特徴的である各薄膜トランジスタＴｒ１，Ｔｒ２のチャネル部Ｃを中心とした活性領域５ａ-1，５ａ-2の構成を示す平面図である。図４（ａ）は薄膜トランジスタＴｒ１の活性領域５ａ-1を示す平面図であり、図４（ｂ）は薄膜トランジスタＴｒ２の活性領域５ａ-2の構成を示す平面図である。
これらの図に示すように、表示領域１０３ａに設けられた薄膜トランジスタＴｒ１の活性領域５ａ-1には、例えば三日月形状の結晶粒ｂ，ｂ，…がゲート電極９の延設方向に沿って配列されている。一方、周辺領域１０３ｂに設けられた薄膜トランジスタＴｒ２の活性領域５ａ-2には、帯状の結晶粒Ｂがゲート電極９と略同一方向に延設されている。
以下、各薄膜トランジスタＴｒ１，Ｔｒ２の活性領域５ａ-1，５ａ-2の詳細な構成を、それぞれの構成と活性領域の作製方法の順に説明する。
≪表示領域の薄膜トランジスタＴｒ１の構成≫
図４（ａ）の拡大平面図に示すように、表示領域１０３ａに設けられた薄膜トランジスタＴｒ１の活性領域５ａ-1は、三日月形状の結晶粒ｂ，ｂ，…の配列によって構成されている。
この活性領域５ａ-1では、少なくともチャネル部Ｃにおける結晶状態をチャネル長方向に周期的に変化させてなり、略同一の結晶状態が当該チャネル部を横切っている。特にここでは、少なくともゲート電極９と重なるチャネル部Ｃに、当該チャネル部Ｃを横切る状態で、ゲート電極９の延設方向に沿って一連の結晶粒界ａが複数本設けられており、これらの結晶粒界aは、チャネル長Ｌ方向に所定の周期Ｐを保って周期的に設けられていることとする。
そして、結晶粒界ａ−ａ間の結晶状態は、ゲート電極９の延設方向に沿って略同一となっている。尚、上述したように周期的に結晶粒界ａが配置された構成は、チャネル部Ｃだけではなく、各活性領域５ａ-1の全域に及んでいても良い。
そして、以上のような一連の結晶粒界ａは、以降の製造方法で詳細に説明するように、例えば、所定の周期Ｐを保ってエネルギービームを平行に走査させることによって生じる走査方向と平行な結晶粒界である。
また、ゲート電極５の線幅（すなわちチャネル長Ｌに対応する）は、ここで形成する薄膜トランジスタの規格に基づいて設計されており、その下方に所定本数の結晶粒界ａがチャネル部Ｃをチャネル幅Ｗ方向に横切るように配置されるよう設定されていることとする。そして、特に表示領域に設けられた薄膜トランジスタＴｒ１であれば、特性の同一性が求められるため、チャネル部Ｃには、略同一本数の結晶粒界ａが設けられていることが特に重要である。ここで略同一本数とは、所定本数に対して±１本の範囲であることが好ましい。
また、チャネル部Ｃに設けられる結晶粒界ａの数は、所定本数に対する実際の本数の割合のバラツキが小さいほど、薄膜トランジスタの特性バラツキを均一化できる。このため、チャネル部Ｃに設けられる結晶粒界ａの本数は２本以上で多いほうが良い。具体的には、後の実施例でも説明するように、チャネル部には、チャネル幅方向に延設された結晶粒界ａが２５本程度設けられるように、チャネル長に合わせて周期Ｐが設定されることが好ましい。ただし、チャネル部Ｃにおいてチャネル長Ｌ方向を横切る結晶粒界ａが多いほど、チャネル長Ｌ方向におけるキャリア移動度が低くなるため、キャリア移動度がある程度高く保たれる範囲で結晶粒界ａの本数が多いほど良い。
また、以上のようにチャネル部Ｃ内に配置される結晶粒界ａの本数を安定化させるため、活性領域５ａ-1内における少なくともチャネル部Ｃ内においては、複数の結晶粒界ａは平行に配置され、その周期Ｐは一定であることとする。
図５は、薄膜トランジスタＴｒ１におけるチャネル部Ｃ（活性領域５ａ-1）の第１の例を示す拡大平面図である。この図に示すように、上述したように結晶粒界ａが配置されたチャネル部Ｃ（活性領域５ａ-1）においては、結晶粒界ａの間に、結晶粒界ａの延設方向に凸となる三日月形状の結晶粒ｂが配列されている構成となっていることが好ましい。これらの結晶粒ｂは、結晶粒界ａ−ａ間にわたる大きさであって、結晶粒界ａの延設方向に沿って配列されていることとする。そして、チャネル部Ｃを含む活性領域５ａ-1は、結晶粒界ａが周期的に配置されると共に、非晶質領域を含まずに全面が結晶化されていることが好ましい。
図６は、薄膜トランジスタＴｒ１におけるチャネル部Ｃ（活性領域５ａ-1）の第２の例を示す拡大平面図である。この図に示すように、表示領域に設けられる画素スイッチング用の薄膜トランジスタＴｒ１では、結晶粒界ａ１が非晶質領域として構成されていても良い。そして非晶質領域（非晶質帯）として構成された所定幅の結晶粒界ａ１の間に、結晶粒界ａ１の延設方向に凸となる三日月形状の結晶粒ｂが配列された結晶質帯が設けられた構成となっていることが好ましい。これらの結晶粒ｂは、結晶粒界ａ１−ａ１間にわたる大きさであって、結晶粒界ａ１の延設方向に沿って配列されていることとする。
尚、結晶粒界ａ１が非晶質領域として構成されている例としては、図６に示した第２の例に限定されることはない。
例えば、図７（ａ）に示すように、非晶質領域として構成された結晶粒界ａ１の間に、この結晶粒界ａ１の延設方向に凸となる三日月形状の結晶粒ｂが２列（またはこれ以上の複数列）で配列されていても良い。この場合、結晶粒ｂが配列された列間には、結晶粒界ａ１の延設方向に沿った一連の線状の結晶粒界ａが設けられ、結晶粒界ａ１−ａ間にわたる大きさで結晶粒界ａ１，ａの延設方向に凸となる三日月形状の結晶粒ｂが配列される。そして、非晶質領域として構成されて所定の周期Ｐで設けられた結晶粒界ａ１の間に、２列以上の複数列で結晶粒ｂを配列した周期構造となる。
さらに、非晶質領域として構成された結晶粒界ａ１の間に配列される結晶粒ｂは三日月形状に限定されることはない。
例えば、図７（ｂ）に示すように、三日月形状をさらに線対称形状に２分割した半三日月形状の結晶粒ｂ’を配列しても良い。この場合、結晶粒ｂ’が配列された列間には、非晶質領域として構成された結晶粒界ａ１と、線状の結晶粒界ａとが交互に設けられることになる。
以上のような三日月形状の結晶粒ｂおよび半三日月形状の結晶粒ｂ’は、結晶粒界ａ，ａ１の延設方向に沿ってエネルギービームを走査させることによって形成された結晶粒であり、その形成方法については、次の製造方法において詳細に説明する。
＜表示領域の薄膜トランジスタＴｒ１の作製方法−１＞
先ず、図４（ａ）および図５を用いて説明した構成の薄膜トランジスタＴｒ１の製造方法を、図８に基づき、他の図面を参照しつつ説明する。
先ず、図８（１）に示すように、薄膜半導体装置を形成する基板３ａを用意する。この基板３ａとしては、非晶質基板のガラス、石英、サファイア基板、プラスチック基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。
そして、この基板３ａの一主面上に、当該基板３ａへの熱伝導を防止するための絶縁性のバッファー層３ｂを設ける。バッファー層３ｂとしては、例えば、珪素酸化物や、珪素窒化物、珪素炭化物の他、Ｔｉ，Ａｌ，Ｚｒ，Ｈｆ等の酸化膜を用いても構わない。これらのバッファー層３ｂの形成は、ＣＶＤ、スパッタ、および蒸着等の公知の真空成膜技術によって行うことができる。また、バッファー層としては、無機系ＳＯＧ膜や有機系ＳＯＧ等の層間絶縁膜等として通常使用される絶縁層を用いることもできる。さらに金属膜の陽極酸化で形成される誘電体膜や、ゾルゲル法やＭＯＤ（Metal Organic Deposition）法等の公知の技術で成膜された膜であっても良い。
次に、以上のように表面がバッファー層３ｂで覆われた第１基板１０３の一主面上に、非晶質の半導体薄膜５を形成する。ここでは、一例としてＰＥ−ＣＶＤ（plasma enhancement-chemical vapor deposition）法による非晶質シリコンからなる半導体薄膜５の形成を行う。このようにして得られた半導体薄膜５は、多量の水素が含有された、いわゆる水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる。また、ここで形成する半導体薄膜５の膜厚は、例えば膜厚２０ｎｍ〜１００ｎｍであることとする。
尚、半導体薄膜５の形成は、成膜温度を低く抑えられる方法であれば上述したＰＥ−ＣＶＤ法に限定されることはなく、塗布法によって行っても良い。この場合、ポリシラン化合物を溶媒に混ぜた混合物を、基板１０３上に塗布成膜し、その後、乾燥、アニールを施すことにより半導体薄膜５を形成する。そして、先のＰＥ−ＣＶＤ法や、ここで示した塗布法などの成膜温度が低く抑えられた成膜方法では、いずれの場合にも成膜条件により多少の変動はあるが、０．５ａtoms％〜１５ａtoms％程度の水素を含有した水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）からなる半導体薄膜５が得られる。
次に、必要に応じて半導体薄膜５中の過剰水素イオンを脱離させるための、いわゆる水素抜きアニール処理を行う。このような水素抜きアニール処理としては、例えば４００℃から６００℃の炉アニールを行う。ただし、次に行う結晶化のためのアニール処理が、半導体薄膜５中において水素イオンをガス化膨張させることなくレーザ光の照射部から余剰水素を除去するように、照射エネルギーを調整して行われる場合には、水素抜きアニール処理を省略しても良い。
以上の後、図８（２）に示すように、半導体薄膜５に設定した活性領域５ａ-1に、エネルギービームとしてレーザ光Ｌｈを照射して結晶化させるための結晶化工程を行う。
この結晶化工程においては、半導体薄膜５に対してレーザ光Ｌｈを所定の速度で所定の方向に走査させながら照射する。
この際、レーザ光Ｌｈの照射位置を、次に形成するゲート電極（９）の幅方向（すなわちチャネル長Ｌ方向）に所定ピッチで移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させる。ここで、レーザ光Ｌｈの走査方向ｙは、ゲート電極（９）の延設方向とほぼ一致する方向、すなわちチャネル幅Ｗ方向と一致させる。したがって、各活性領域５ａ-1においては、ゲート電極（９）の配線方向によって、それぞれ設定され方向にレーザ光Ｌｈの照射位置を移動させ、移動させた各照射位置において所定の走査方向ｙにレーザ光Ｌｈを走査させることとする。
またこの結晶化工程においては、レーザ光Ｌｈを走査させる方向ｙと平行に、一連の結晶粒界ａが所定の周期Ｐで現れるように、レーザ光Ｌｈの照射量、照射スポット径、走査速度、および照射位置の移動ピッチなどを設定する。
このような結晶化工程として、例えば図９（ａ）に示すような爆発的結晶化を適用した方法が例示される。爆発的結晶化が生じるようにレーザ光Ｌｈを照射するためには、レーザ光Ｌｈの走査時に照射領域の半導体薄膜５が完全に溶融するまえに周囲の領域に熱が伝導するように照射領域の大きさや照射速度、照射エネルギーを制御したレーザ光Ｌｈの照射条件を設定する。
この際、半導体薄膜５に照射するレーザ光Ｌｈの波長は、半導体薄膜５の膜厚とその吸収係数に基づき、半導体薄膜５を透過せず無駄なく吸収される様に、比較的吸収係数が小さくなる波長が選択される。すなわち、厚さ５０ｎｍの非晶質シリコンからなる半導体薄膜５を例にとると、波長３５０ｎｍ〜４７０ｎｍのレーザ光が好ましく用いられる。このような波長のレーザ光Ｌｈの発振源としては、例えばＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器が対応する。またレーザ光Ｌｈの波長以外の照射条件として、レーザ光Ｌｈを照射する対物レンズの開口数Ｎａ、レーザ光Ｌｈの走査速度や照射エネルギー等を調整することによっても、半導体薄膜５の爆発的結晶化が行われるようにすることができる。
そして、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ１で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙに、上述した照射条件でレーザ光Ｌｈを走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非結晶の領域が残ることなく、かつ走査方向ｙと平行に連続した結晶粒界ａが生じるように、上記移動ピッチｐ１に対するレーザ光Ｌｈのスポット径ｒ１を調整する。
これにより、移動ピッチｐ１と同じ幅の周期Ｐで結晶粒界ａが設けられるように半導体薄膜５の多結晶化が進められる。そして、結晶粒界ａ−ａ間には、レーザ光Ｌｈの走査方向ｙに向かって凸となる三日月形状の結晶粒ｂが、結晶粒界ａの延設方向に沿って配列された状態となる。
ここで、レーザ光Ｌｈのスポット径ｒ１およびレーザ光Ｌｈの照射位置の移動ピッチｐ１（結晶粒界ａの周期Ｐ）は、チャネル部に設けられる結晶粒界aの本数（周期数）を規定する重要なファクターになる。装置の構成において説明したように、チャネル部に設けられる結晶粒界aの本数（周期数）は、キャリア移動度を保てる範囲でトランジスタ特性のバラツキを均一化できる程度に多く設定されることとしたが、さらにここではプロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように、移動ピッチｐ１（結晶粒界ａの周期Ｐ）が設定されていることとする。そして、この移動ピッチｐ１に合わせて、非結晶の領域が残らず連続した結晶粒界ａが生じるように、レーザ光Ｌｈのスポット径ｒ１が設定される。
そこで、一般的な薄膜トランジスタのチャネル長（ゲート電極の線幅）を１０μｍ以下と仮定すると、生産性も考慮して、チャネル部Ｃに２５本程度の結晶粒界ａが配置されるようにすることが好ましい。この場合、レーザ光Ｌｈの照射位置の移動ピッチｐ１（結晶粒界ａの周期Ｐ）が４００ｎｍ程度に設定される。そして、スポット径ｒ１は、移動ピッチｐ１（結晶粒界ａの周期Ｐ）とほぼ同程度に合わせ、隣接するレーザ光Ｌｈの各照射位置間に、走査方向ｙと平行な連続した結晶粒界ａが生じるように、１ｎｍ〜１０μｍの範囲で数百ｎｍ程度に設定されることになる。また、このスポット径ｒ１は、チャネル長を越えない範囲であることとする。
またこの結晶化工程は、上述した爆発的結晶化のほかにも、図９（ｂ）に示すように、レーザ光Ｌｈの照射スポットの中心付近に、走査方向ｙと平行な連続した結晶粒界ａを生じさせるように行っても良い。このような位置に結晶粒界ａが生じるようにレーザ光Ｌｈを照射するためには、レーザ光Ｌｈの各照射位置において半導体薄膜５がその深さ方向の全域で完全溶融するように、当該レーザ光Ｌｈを走査させることとする。
この際、半導体薄膜５の膜厚とその吸収係数に基づき、レーザ光Ｌｈの波長、さらにはレーザ光Ｌｈを照射する対物レンズの開口数Ｎａ、レーザ光Ｌｈの走査速度や照射エネルギー等の照射条件を調整することで、半導体薄膜５を深さ方向に完全溶融させる。このような結晶化を行う場合であっても、例えば図９（ａ）を用いて説明した爆発的結晶化と同様に、ＧａＮ系の化合物半導体レーザ発振器、さらにはＹＡＧレーザ発振器による波長３５０ｎｍ〜４７０ｎｍのレーザ光Ｌｈを用いることができ、上述した照射条件を調整することにより、半導体薄膜５を深さ方向において完全溶融させる。
この場合、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ２で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙ（上述したゲート配線の延設方向）に走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非結晶の領域が残ることなく、かつ走査方向ｙと平行な連続した結晶粒界ａが生じるように、レーザ光Ｌｈの移動ピッチｐ２に対するレーザ光Ｌｈのスポット径ｒ２（チャネル長Ｌ方向）を調整する。
これにより、移動ピッチｐ２と同じ幅の周期Ｐで結晶粒界ａが設けられるように半導体薄膜５の多結晶化が進められる。そして、結晶粒界ａ−ａ間には、レーザ光Ｌｈの走査方向ｙと逆の方向に向かって凸となる三日月形状の結晶粒ｂが、結晶粒界ａの延設方向に沿って配列された状態となる。このような結晶化工程によれば、結晶粒ｂは、レーザ光Ｌｈの照射によって半導体薄膜５を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好であり、キャリア移動度が高められる。
この場合、レーザ光Ｌｈのスポット径ｒ２およびレーザ光Ｌｈの照射位置の移動ピッチｐ２（結晶粒界ａの周期Ｐ）は、プロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように設定されていることは、図９（ａ）を用いて説明した爆発的結晶化と同様である。
ここで、上述した図９（ａ），図９（ｂ）を用いて説明した各結晶化工程においては、レーザ光Ｌｈの照射によって形成される結晶粒界aの特性を一定化させることが極めて重要である。結晶粒界aの特性を一定化する要因としては、各照射位置においてのレーザの照射エネルギー密度が一定であること、走査速度が一定であること、照射位置の移動ピッチｐ１，ｐ２が一定（周期Ｐが一定）であること、半導体薄膜５の膜厚が均一であること等が求められる。
さらに、レーザ光Ｌｈの照射エネルギー密度を一定とするために、少なくとも活性領域５ａ-1に対してレーザ光Ｌｈを照射している間においては、レーザ光Ｌｈが連続発振された状態となっていることが望ましい。ここで、連続発振とは、半導体薄膜５の温度が低下しない範囲の休止（例えば５０ｎｓ以下の休止）がある場合も含むこととする。また、レーザ光Ｌｈの照射エネルギー密度を一定として上述の照射を行うためには、エネルギーのフィードバック機能やフォーカスサーボ機能を備えたレーザ光の照射装置を用いることが望ましい。エネルギーのフィードバック機能やフォーカスサーボ機能は光ディスク等のカッティングマシーン等で使われる公知の技術で構築されることが可能である。
また、半導体薄膜５に対するレーザ光Ｌｈの照射は、レーザ照射の走査速度が一定になる領域で設定する。
そして、半導体薄膜に対するレーザ光の照射位置の移動は相対的でよく、固定されたレーザ光の照射位置に対して半導体薄膜が形成された基板側を移動させても良いし、固定された基板に対してレーザ光の照射位置を移動させても良い。また、基板１とレーザ光の照射位置との両方を移動させても良い。
さらに、上述した図９（ａ），図９（ｂ）を用いて説明した各結晶化工程におけるレーザ光Ｌｈの平行な走査は、１つのレーザ発振器を用いて順次行っても良いし、複数のレーザ発振器を用いて行っても良い。また、表示装置を駆動するための薄膜トランジスタの作製を考えた場合、複数の活性領域５ａ-1に対して同時に行われることが好ましい。つまり、基板３の表面側に設定配列された複数の活性領域５ａ-1に対してレーザ光Ｌａを同時に多点照射することにより、複数の活性領域５ａ-1に対して結晶化工程を同時に行えることが、生産性を考慮した場合には好ましい方法である。
このようなレーザ光Ｌｈの多点照射を実現するためには、レーザ光の発振源として半導体レーザ発振器が好適に用いられる。半導体レーザ発振器は、エキシマレーザやＹＡＧレーザなどの他のレーザ発振器と比較して非常に小型であるため、１つの装置内に複数配置が可能であり、かつ連続照射で定格２００ｍＷの出力が可能である。
半導体レーザ発振器を用いることにより、大面積化に対応して半導体レーザの個数を増やすことで基板サイズに対して柔軟に装置設計が対応することが可能となる。このため、大型基板上に同じ性能のトランジスターを多数並べた構造を得ることができ、研究レベルで報告があるようなマスクを用いて粒界を制御する方法に比べて大面積で均一な特性のトランジスターを形成することに有利である。
以上説明した結晶化のための結晶化工程を終了した後には、図８（３）に示すように、結晶化させた活性領域５ａ-1を残すような所定形状に半導体薄膜５をパターンエッチングし、各活性領域５ａ-1を島状に分割して素子分離する。この場合、図示したように、活性領域５ａ-1の周囲に結晶化させていない半導体薄膜５部分が残らない様に、半導体薄膜５をパターンエッチングしても良い。また、活性領域５ａ-1の周囲に結晶化させていない半導体薄膜５部分が残る様に、半導体薄膜５をパターンエッチングしても良い。尚、このような半導体薄膜５のパターンエッチングは、上述した結晶化工程の前に行っても良い。この場合、活性領域５ａ-1の予定となる領域を含む島状にパターニングされた各半導体薄膜５に対して、上述した結晶化工程が施されることになる。
次に、パターニングされた活性領域５ａ-1を覆う状態で基板１の上部にゲート絶縁膜７を形成する。このゲート絶縁膜７は、酸化シリコンや窒化シリコンからなるもので良く、通常のＰＥ−ＣＶＤによる公知の方法で成膜可能であり、この他にも塗布型の絶縁層として公知のＳＯＧ等の成膜を行っても良い。尚、このゲート絶縁膜７の形成は、半導体薄膜５をパターンエッチングする前に行っても良い。
次に、上述したような島状に分割した各活性領域５ａ-1の中央部を横切る形状のゲート電極９を、ゲート絶縁膜７上に形成する。ここでは、図４（ａ）を用いて説明したように、各活性領域５ａ-1に形成された結晶粒界ａの延設方向に沿って、ゲート電極９を形成する。この際、同一特性の素子であれば、下方に同一本数の結晶粒界ａが配置されるように、同一線幅のゲート電極９をパターン形成する。
以上のゲート電極９を形成する際には、先ず、スパッタ法または蒸着法により、例えばアルミニウムからなる電極材料層を成膜し、次にリソグラフィー法によってこの電極材料層上にレジストパターンを形成する。その後、このレジストパターンをマスクに用いて電極材料層をエッチングすることにより、ゲート電極９をパターン形成する。
尚、ゲート電極９の形成は、このような手順に限定されることはなく、例えば金属微粒子を塗布して印刷する手法であっても良い。また、ゲート電極９を形成する際の電極材料層のエッチングにおいては、続けてゲート絶縁膜７をエッチングしても良い。
その後、図８（４）に示すように、ゲート電極９をマスクに用いて、活性領域５ａ-1に自己整合的に不純物が導入されたソース・ドレイン１１を形成する。ここでは、例えばゲート電極９をマスクに用いたイオンインプランテーションを行う。
これにより、ゲート電極９の下方には結晶化された活性領域５ａ-1において不純物が導入されない部分からなるチャネル部Ｃが形成される。これらのソース・ドレイン１１およびゲート電極９の下方のチャネル部Ｃは、半導体薄膜５を結晶化させた多結晶シリコンで構成されるため、以上によって図４（ａ）および図５を用いて説明した構成の薄膜トランジスタＴｒ１が得られる。
＜表示領域の薄膜トランジスタＴｒ１の作製方法−２＞
図６を用いて説明した構成の活性領域５ａ-1を備えた薄膜トランジスタＴｒ１を作製する場合には、例えば先に図９（ａ）を用いて説明した爆発的結晶化を適用した方法が例示される。
ただしここでは、図１０に示すように、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ１で移動させる際、隣接するレーザ光Ｌｈの各照射位置間に、非晶質領域として構成された所定幅の結晶粒界ａ１が残るように、レーザ光Ｌｈが重ならない範囲でレーザ光Ｌｈのスポット径ｒ１に対して上記移動ピッチｐ１を調整する。
これにより、移動ピッチｐ１と同じ周期Ｐで、非晶質領域として構成された所定幅の結晶粒界ａ１が設けられるように半導体薄膜５の多結晶化を進める。これにより、非晶質の結晶粒界ａ１−ａ１間には、レーザ光Ｌｈの走査方向ｙに向かって凸となる三日月形状の結晶粒ｂが、結晶粒界ａ１の延設方向に沿って配列形成される。
また図７（ａ）を用いて説明したように、三日月形状の結晶粒ｂを非晶質の結晶粒界ａ１−ａ１間に複数列（例えば２列）で配列させる場合には、走査方向ｙへの１回目のレーザ光Ｌｈの走査の後、レーザ光Ｌｈが重なりを持つ第１の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの２回目のレーザ光Ｌｈの走査を行う。これにより、非結晶の領域を残すことなく、1回目の走査によって形成された結晶粒ｂとの間に走査方向ｙに連続した結晶粒界ａを形成しながら、２列目の結晶粒ｂを形成する。そして、結晶粒界ａを挟んだ両側に三日月状の結晶粒ｂを配列形成する。その後、非晶質領域として構成された所定幅の結晶粒界ａ１が残るように、レーザ光Ｌｈが重ならない第２の所定ピッチでレーザ光Ｌｈの照射位置をチャネル長Ｌ方向に移動させ、移動させた照射位置において走査方向ｙへの１回目のレーザ光Ｌｈの走査を行う。以降は、第1の所定ピッチと第２の所定ピッチとを固定して、上述した２回目のレーザ光Ｌｈの走査と、１回目のレーザ光Ｌｈの走査とを繰り返し行う。尚、所定幅の結晶粒界ａ１−ａ１間に三日月形状の結晶粒ｂを３列以上の複数列で配列させる場合には、第１の所定ピッチで照射位置を移動させて行う２回目のレーザ光Ｌｈの走査の後、さらに第1の所定ピッチで照射位置を移動させて３回目（さらにはそれ以上）のレーザ光の走査を行い、次いで１回目のレーザ光Ｌｈの走査を行い、以降２回目以降を繰り返し行う。
＜表示領域の薄膜トランジスタＴｒ１の作製方法−３＞
先ず、図７（ｂ）を用いて説明した構成の活性領域５ａ-1を備えた薄膜トランジスタＴｒ１を作製する場合には、例えば先に図９（ｂ）を用いて説明した、半導体薄膜５を深さ方向の全域で完全溶融させる結晶化を適用した方法が例示される。
ここでは、図１１に示すように、レーザ光Ｌｈをチャネル長Ｌ方向に所定の移動ピッチｐ２で移動させた各照射位置において、このチャネル長Ｌ方向と略垂直な走査方向ｙ（上述したゲート配線の延設方向）に走査させる。この際、隣接するレーザ光Ｌｈの各照射位置間に、非晶質領域として構成された所定幅の結晶粒界ａ１が残るように、レーザ光Ｌｈのスポット径ｒ２（チャネル長Ｌ方向）に対するレーザ光Ｌｈの移動ピッチｐ２を調整する。
そして、半導体薄膜５を深さ方向において完全溶融させるように照射条件を調整することにより、レーザ光Ｌｈの走査の中心に走査方向ｙに沿って一連の結晶粒界ａが形成されるように結晶化が進み、この結晶粒界ａを挟んだ両側に、半三日月状の結晶粒ｂ’が結晶粒界ａの延設方向に沿って形成される。また、半三日月状の結晶粒ｂ’が配列された両側に非晶質領域として構成された所定幅の結晶粒界ａ１が残される。このような結晶化工程によれば、結晶粒ｂ’は、レーザ光Ｌｈの照射によって半導体薄膜５を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好であり、キャリア移動度が高められる。
≪周辺領域の薄膜トランジスタＴｒ２の構成≫
図４（ｂ）の拡大平面図に示すように、周辺領域１０３ｂに設けられた薄膜トランジスタＴｒ２の活性領域５ａ-2は、帯状の結晶粒Ｂ，Ｂ，…の配列によって構成されている。
この活性領域５ａ-2では、少なくともチャネル部Ｃにおける結晶状態をチャネル長方向に周期的に変化させてなり、略同一の結晶状態が当該チャネル部を横切っている。特にここでは、少なくともゲート電極９と重なるチャネル部Ｃに、当該チャネル部Ｃを横切る状態で、ゲート電極９の延設方向に沿って一連の結晶粒界ａが複数本設けられており、これらの結晶粒界aは、チャネル長Ｌ方向に所定の周期Ｐ’を保って周期的に設けられていることとする。
そして、結晶粒界ａ−ａ間には、ピッチＰ’と同一幅の帯状の結晶粒Ｂが結晶粒ａの延設方向に沿って設けられている。尚、このような帯状の結晶粒Ｂを周期的に配置した構成は、チャネル部Ｃだけではなく、各活性領域５ａ-2の全域に及んでいても良い。
尚、ゲート電極９の線幅（すなわちチャネル長Ｌに対応する）は、ここで形成する薄膜トランジスタの規格に基づいて設計されており、その下方に所定本数の結晶粒界ａがチャネル部Ｃをチャネル幅Ｗ方向に横切るように配置されるよう設定されていることなどは、表示領域に設けられた薄膜トランジスタＴｒ１と同様である。
＜周辺領域の薄膜トランジスタＴｒ２の作製方法＞
以上のような周辺領域１０３ｂの薄膜トランジスタＴｒ２の作製は、先に図８を用いて説明した表示領域の薄膜トランジスタＴｒ１の作製方法において、半導体薄膜５の結晶化を以下のような手順に変更すれば良い。
先ず、図１２（１）に示すように、レーザ光Ｌｈを、所定の速度で一定の走査方向ｙに走査させながら照射する。そして特に、レーザ光Ｌｈの照射によって半導体薄膜５がその深さ方向において完全溶融されるように、半導体薄膜の膜厚に合わせてレーザ光Ｌｈの照射条件を設定する。またこの結晶化工程においては、以上のように選択された波長のレーザ光Ｌｈを、ビームプロファイルがガウシアン形状のスポットビームとして用いることが好ましい。
このようなレーザ光Ｌｈの走査により、半導体薄膜が完全溶融した走査路においては、レーザ光Ｌｈの通過にともなって凝固が進み、レーザ光Ｌｈの走査中心φに沿って結晶粒Ｂ’が配列形成される。この際、レーザ光Ｌｈをガウシアン形状とすることで、レーザ光Ｌｈの照射部分の温度は、レーザ光Ｌｈのビームプロファイル（Beam Profile）のガウシアン形状に対応し、レーザ光Ｌｈの走査中心φで最も高く、両端で最も低くなる。そのため、レーザ光Ｌｈを走査方向ｙに走査しながら照射することにより、半導体薄膜５が完全溶融した走査路において、走査中心φと離れた遠い位置（レーザ光の走査路の両側端）から結晶凝固が開始され、走査路の両側端に一定数の結晶の種が発生する。そして、さらにレーザ光Ｌｈの走査を進めることにより、走査中心φ側に向かって走査方向ｙに凝固が進められ、結晶の種Ｂ’が走査方向ｙに向かって走査中心φ側に引っ張られる状態で凝固が進み、走査中心φが最後に結晶化される。この際、走査中心φにおいて凝固が会合するように、上述した照射条件の範囲でさらにレーザ光Ｌｈの走査速度および出力を調整しても良い。これにより、走査中心φから走査路の両側に向かって末広がりに広がる半三日月状、つまり三日月を線対称となる線で２分割した形状の結晶粒Ｂ’が得られる。
またこの場合、上述したレーザ光Ｌｈの照射条件により、レーザ光Ｌｈの走査方向ｙにおける結晶粒Ｂ’の幅Ｗ１が調整される。ここで、走査方向ｙにおける結晶粒Ｂ’の幅Ｗ１は、結晶粒界ａの周期（所定ピッチＰ’）となる。このため、上述した、レーザ光Ｌｈの照射条件、すなわち、レーザ光Ｌｈの波長、レーザ光Ｌｈを照射する対物レンズの開口数Ｎａ、レーザ光Ｌｈの走査速度や照射エネルギー等を、レーザ光Ｌｈの照射によって半導体薄膜がその深さ方向において完全溶融される範囲で、かつ結晶粒Ｂ’が所定の幅Ｗ１＝Ｐ’となるように設定されることが重要である。
次に、図１２（２）に示すように、先に照射されたレーザ光Ｌｈの走査路に対して、所定のピッチｐで走査路をずらし２回目のレーザ光Ｌｈの走査を行う。この際、レーザ光Ｌｈの走査方向ｙは、１回目の走査と平行な一定方向であることとする。そして、平行に走査されるレーザ光Ｌｈのピッチｐ（走査路のずらし幅）は、レーザ光Ｌｈの直径(走査方向ｙに対して垂直な方向の照射径）ｒ３以下であることとする。これにより、隣接するレーザ光Ｌｈの走査位置に形成された結晶粒Ｂ’の結晶性を引き継ぐように、２回目のレーザ光Ｌｈの走査での凝固を進め、レーザ光Ｌｈの走査方向ｙと異なる方向（走査方向ｙに対して略垂直となる方向）に結晶粒Ｂ’を成長させる。
またこの際、平行に走査されるレーザ光Ｌｈのピッチｐはレーザ光Ｌｈの照射半径（ｒ３／２）以下とすることが好ましい。これにより、結晶粒Ｂ’の成長方向を一定方向に制御することが容易になる。これは、先に述べたように、ガウシアン形状のレーザ光Ｌｈを走査させた場合には、走査路の両端から走査中心φ側に向かって走査方向ｙに凝固が進められるため、走査中心φに対して線対称な形状の結晶粒Ｂ’が形成される。このため、レーザ光Ｌｈのピッチｐを、レーザ光Ｌｈの照射半径（ｒ３／２）以下とすることにより、走査路の一端側から走査中心φ側に向かって走査方向ｙに凝固が進められた結晶粒Ｂ’部分のみを残して結晶化が進められる。このため、結晶粒Ｂ’の成長方向を一定方向に制御することが容易になるのである。例えば、幅Ｗ１＝数１００ｎｍの結晶粒Ｂ’を、その幅Ｗ１を保って成長させる場合には、照射径ｒ＝２００ｎｍ〜５００ｎｍのスポット形状のレーザ光Ｌｈを、照射半径（ｒ３／２）以下の狭いピッチｐで走査路をずらして走査させる。
以降、図１２（３）に示すように、所定のピッチｐで走査路をずらしながら、それぞれのずらした位置において３回目以降のレーザ光Ｌｈの走査を順次行う。これにより、レーザ光Ｌｈの走査方向ｙと異なる方向への結晶粒Ｂ’の成長をさらに進め、走査方向ｙに対して略垂直となる方向に帯状に延設された帯状の結晶粒Ｂを形成する。この際、各位置においてのレーザ光Ｌｈの走査を、１回目の走査と同様の照射条件で行うことにより、帯状の結晶粒Ｂの走査方向ｙの幅Ｗ１が一定に保たれる。そして、このような帯状の結晶粒Ｂが、走査方向ｙに配列されることで、幅Ｗ１で周期的に結晶粒界ａが設けられた結晶領域が形成される。つまり、帯状の結晶粒Ｂの幅Ｗ１と同一の所定ピッチＰ’で結晶粒界ａが周期的に設けられる。
ここで、帯状の結晶粒Ｂの幅Ｗ１（すなわち結晶粒界ａのピッチＰ’）は、薄膜半導体装置のチャネル部に設けられる結晶粒界aの本数を規定する重要なファクターになることは、上述した実施形態と同様である。
以上説明した結晶化の他にも、図４（ｂ）に示した結晶粒界ａ間が一連の帯状の結晶粒Ｂとなるような結晶化を行う手順としては、例えば、ライン状に整形されたレーザ光を、ライン状の短軸方向に周期Ｐで移動させてパルス照射する方法が例示される。このような方法であっても、レーザ光のライン状を一部のみ重ねることで、レーザ光が重ねて照射された部分に結晶粒界ａを形成することが可能である。この場合、ライン状の短手方向をチャネル長Ｌ方向とすることで、チャネル長Ｌ方向に周期的に結晶粒界が設けられる。またこの方法は、請求項に示すような、エネルギービームが重なりを持つ範囲内で、エネルギービームの照射位置を所定の移動方向に所定ピッチで移動させることにより、移動方向と異なる方向に結晶粒界を延設しながら多結晶化を行う方法の一例ともなる。
≪表示装置の作製方法≫
以上説明した薄膜トランジスタＴｒ１，Ｔｒ２を設けた表示装置として、図１および図２を用いて説明した液晶表示装置を作製する場合には、以下のように行う。
先ず、図８（１）に示すように、第１基板１０３上に半導体薄膜５を成膜した後、表示領域１０３ａ上および周辺領域１０３ｂの半導体薄膜５に対して、それぞれ上述した結晶化を行う。この際、半導体レーザ発振器を用いた結晶化を行うことにより、各領域に対して異なるレーザ光照射による結晶化が行われるため、好ましい。
その後、第１基板１０３上の表示領域１０３ａ上および周辺領域１０３ｂに対して、図８（３）とその後の図８（４）で説明した工程とを同一工程で行い、第１基板１０３上に薄膜トランジスタＴｒ１，Ｔｒ２を形成する。
その後、図１３（１）に示すように、薄膜トランジスタＴｒ１（Ｔｒ２）を覆う状態で層間絶縁膜２１を形成する。次に、この層間絶縁膜２１に、薄膜トランジスタＴｒ１（Ｔｒ２）のソース・ドレイン１１に達する接続孔２１ａを形成する。そして、この接続孔２１ａを介してソース・ドレイン１１に接続された配線２３を、層間絶縁膜２１上に形成する。尚、以上までと同一工程で、容量素子や配線パターンなど、その他の必要な回路部材を形成する。
次いで、配線２３を覆う状態で平坦化絶縁膜２５を形成し、配線２３に達する接続孔２５ａを平坦化絶縁膜２５に形成する。次に、この接続孔２５ａと配線２３を介して、表示領域１０３ａの薄膜トランジスタＴｒ１におけるソース・ドレイン１１に接続された画素電極１１５を、平坦化絶縁膜２５上に形成する。この画素電極１１５は、液晶表示装置の表示タイプによって透明電極または反射電極として形成する。尚、図１３は、表示領域における１画素の要部断面となっている。
その後、ここでの図示は省略したが、画素電極１１５を覆う配向膜を平坦化絶縁膜上に形成し、第１基板１０３側を駆動基板として完成させる。
一方、図１３（２）に示すように、第１基板（駆動基板）１０３に対向配置させる第２基板１０４を用意する。この第２基板１０４上には、共通電極３１を設け、さらにここでの図示を省略した配向膜で共通電極３１を覆ってなる。尚、共通電極３１は透明電極からなることとする。
そして、第１基板（駆動基板）１０３と第２基板（対向基板）１０４とを、画素電極１１５と共通電極３１とを向かい合わせた状態で、スペーサ３３を介して対向配置する。そして、スペーサ３３によって所定間隔に保たれた基板１０３−１０４間に液晶相１０５を充填封止し、表示装置１を完成させる。
以上説明した本実施形態の表示装置１によれば、表示領域１０３ａに設けられた画素電極駆動用の薄膜Ｔｒ１においては、図４（ａ）を参照すると、ゲート電極９に沿って延設された結晶粒界ａが、チャネル部Ｃを横切るとともにチャネル長Ｌ方向に周期的に配置された構成とすることで、チャネル部Ｃを通過するキャリアは、必ず周期的に配置された結晶粒界ａを横切って移動することになる。このため、この周期Ｐを制御することにより、薄膜半導体装置１における薄膜トランジスタＴＦＴのトランジスタ特性（キャリア移動度）を精度良好に制御することが可能になる。つまり、周期Ｐの大きさやチャネル部Ｃに配置される結晶粒界ａの数を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。
しかも、結晶粒界ａ−ａ間にわたる大きさの結晶粒ｂを結晶粒界ａに沿って配列した構成では、チャネル部Ｃに非晶質の領域を含まず、素子特性の劣化が抑えられる。また、結晶粒界ａ−ａ間においては、キャリアが結晶粒ｂ−ｂ間の粒界を通過することがないため、チャネル長Ｌ方向のキャリア移動度が高く維持される。
そして、結晶粒界ａの周期Ｐは、上述したようにレーザ光Ｌｈの照射条件によって良好に制御することが可能であることから、上述したトランジスタ特性が精度良好に制御された薄膜トランジスタＴＦＴを形成することが可能である。
したがって、このような薄膜トランジスタＴｒ１を画素のスイッチング素子として用いて表示装置１を構成することにより、表示装置１の高性能化を図り、表示部での色むらを防止することが可能になる。
また、しかも、周辺領域１０３ｂに設けられた周辺回路用の薄膜Ｔｒ２においては、図４（ｂ）を参照すると、特に、結晶粒界ａ−ａ間の結晶状態は、同一の帯状の結晶粒Ｂで構成されている。このため、表示領域１０３ａに設けた薄膜トランジスタＴｒ１よりも、さらにチャネル長Ｌ方向のキャリア移動度が高く維持される。
したがって、このような薄膜トランジスタＴｒ２を用いて表示装置１の周辺回路を構成することにより、より高性能な表示を行うことが可能になる。
尚、上述した実施形態においては、本発明を液晶表示装置に適用した構成を説明した。しかしながら、本発明の表示装置は、画素電極のスイッチング素子として薄膜トランジスタを設けたアクティブマトリックス型の表示装置に広く適用可能であり、同様の効果を得ることができる。例えば、本発明をアクティブマトリックス型の有機ＥＬ表示装置に適用する場合、薄膜トランジスタＴｒ１を用いた画素電極の駆動回路の構成を変更し、この画素電極上に正孔注入層、発光層、電子輸送層などの必要機能を有する有機層を積層させ、さらに有機層上に共通電極を陰極（または陽極）として形成すれば良い。このような有機ＥＬ表示装置においては、特に表示ムラの問題が大きいため、本発明の適用は画質を向上させるうえで非常に有効な手段となる。
＜実施例１＞
表示領域の薄膜トランジスタＴｒ１に用いるための結晶化を行った。
先ず、絶縁性の基板上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜を成膜した。
次に、この半導体薄膜の各活性領域に、レーザ光Ｌｈを照射して多結晶化する結晶化工程を行った。ここでは、図９（a）を参照し、以下の条件で半導体薄膜の結晶化工程を行った。
・チャネル長Ｌ方向のスポット径ｒ１ ＝５００ｎｍ
・走査方向ｙのスポット径 ＝３００ｎｍ
・対物レンズの実効ＮＡ ＝０．６
・チャネル長Ｌ方向への移動ピッチｐ１＝４００ｎｍ
・走査方向ｙへの走査速度ｖｔ ＝３ｍ／秒
・基板上での照射エネルギー ＝１５ｍＷ相当
尚、半導体薄膜に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
このようなレーザ光Ｌｈの照射による結晶化を行った領域を、走査型電子顕微鏡（ＳＥＭ）で観察したところ、周期Ｐ＝４００ｎｍで設けられた一連の結晶粒界ａ−ａ間に、走査方向ｙ方向に凸となる均一な三日月形状の結晶粒ｂが規則正しく配列された多結晶領域が得られていることが確認された。
＜実施例２＞
表示領域の薄膜トランジスタＴｒ１に用いるための結晶化を行った。
先ず、絶縁性の基板上に、ＰＥ−ＣＶＤ法によって膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜を成膜した。次に、半導体薄膜中の過剰水素イオンを脱離させるため、真空中において５００℃、１時間のアニール処理(水素抜きアニール処理）を施した。
次に、この半導体薄膜の各活性領域に、レーザ光Ｌｈを照射して多結晶化する結晶化工程を行った。ここでは、図９（ｂ）を参照し、以下の条件で半導体薄膜の結晶化工程を行った。
・チャネル長Ｌ方向のスポット径ｒ２ ＝約５００ｎｍの円形状
・対物レンズの実効ＮＡ ＝０．８
・チャネル長Ｌ方向への移動ピッチｐ２＝４００ｎｍ
・走査方向ｙへの走査速度ｖｔ ＝１ｍ／秒
・基板上での照射エネルギー ＝１２ｍＷ相当
尚、半導体薄膜に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
このようなレーザ光Ｌｈの照射による結晶化を行った領域を、走査型電子顕微鏡（ＳＥＭ）で観察したところ、周期Ｐ＝４００ｎｍで設けられた一連の結晶粒界ａ−ａ間に、走査方向ｙと逆方向に凸となる均一な三日月形状の結晶粒ｂが規則正しく配列された多結晶領域が得られていることが確認された。
＜実施例３＞
表示領域の薄膜トランジスタＴｒ１に用いるための結晶化を行った。
先ず、実施例２と同様の手順で、水素抜き処理を施した膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜を形成した。
次に、この半導体薄膜の各活性領域に、レーザ光Ｌｈを照射して多結晶化する結晶化工程を行った。ここでは、実施例２と同様に図９（ｂ）を参照し、以下の条件で半導体薄膜の結晶化工程を行った。
・チャネル長Ｌ方向のスポット径ｒ２ ＝約５００ｎｍの円形状
・対物レンズの実効ＮＡ ＝０．４
・チャネル長Ｌ方向への移動ピッチｐ２＝６００ｎｍ
・走査方向ｙへの走査速度ｖｔ ＝３ｍ／秒
・基板上での照射エネルギー ＝１２ｍＷ相当
尚、半導体薄膜に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
このようなレーザ光Ｌｈの照射による結晶化を行った領域を、走査型電子顕微鏡（ＳＥＭ）で観察したところ、周期Ｐ＝６００ｎｍで設けられた一連の結晶粒界ａ−ａ間に、走査方向ｙと逆方向に凸となる均一な三日月形状の結晶粒ｂが規則正しく配列された多結晶領域が得られていることが確認された。
＜実施例４＞
周辺領域の薄膜トランジスタＴｒ２に用いるための結晶化を行った。
先ず、実施例２と同様の手順で、水素抜き処理を施した膜厚５０ｎｍの非晶質シリコンからなる半導体薄膜を形成した。
次に、この半導体薄膜の各活性領域に、レーザ光Ｌｈを照射して多結晶化する結晶化工程を行った。ここでは、図１２を参照し、以下の条件で半導体薄膜の結晶化工程を行った。
・チャネル長Ｌ方向のスポット径ｒ３ ＝約５００ｎｍの円形状
・対物レンズの実効ＮＡ ＝０．８
・走査方向ｙと直交する方向への移動ピッチｐ ＝１００ｎｍ
・走査方向ｙ（チャネル長Ｌ方向）の走査速度ｖｔ＝１ｍ／秒、
・基板上での照射エネルギー ＝１２ｍＷ相当
尚、半導体薄膜に対するレーザ光Ｌｈの照射は、常にフォーカスサーボをかけ、高速での走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
このようなレーザ光Ｌｈの照射による結晶化を行った領域を、走査型電子顕微鏡（ＳＥＭ）で観察したところ、走査方向ｙと略垂直方向に延設された帯状の結晶粒Ｂが規則的に配列された多結晶領域が得られていることが確認された。これらの帯状の結晶粒Ｂの幅Ｗ１（つまり結晶粒界ａの周期Ｐ’）＝約４００ｎｍであった。
＜実施例５＞
周辺領域の薄膜トランジスタＴｒ２に用いるための結晶化を行った。
実施例４において、レーザ光Ｌｈの照射条件を以下のように変更したこと以外は、実施例４と同様に行った。
・チャネル長Ｌ方向のスポット径ｒ３ ＝約５００ｎｍの円形状
・対物レンズの実効ＮＡ ＝０．４
・チャネル長Ｌと直交する方向への移動ピッチｐ ＝２００ｎｍ
・走査方向ｙ（チャネル長Ｌ方向）の走査速度ｖｔ＝３ｍ／秒、
・基板上での照射エネルギー ＝１２ｍＷ相当
このようなレーザ光Ｌｈの照射による結晶化を行った領域を、走査型電子顕微鏡（ＳＥＭ）で観察したところ、走査方向ｙと略垂直方向に延設された帯状の結晶粒Ｂが規則的に配列させた結晶領域が得られていることが確認された。これらの帯状の結晶粒Ｂの幅Ｗ１（つまり結晶粒界ａの周期Ｐ’）＝約２００ｎｍであった。
＜実施例２-1〜５-2＞
実施例２-1、２-2、３-1、３-2では、実施例２，３のようにして多結晶化した領域を用いて図４（ａ）に示した表示領域用の薄膜トランジスタＴｒ１を作製した。また、実施例４-1、４-2、５-1、５-2では、実施例４，５のようにして多結晶化した領域を用いて図４（ｂ）に示した周辺領域用の薄膜トランジスタＴｒ２を作製した。
各実施例２-1〜５-2においては、下記表１に示すように、チャネル長（ゲート線幅）Ｌ＝１０μｍ，２０μｍ、チャネル幅Ｗ＝５０μｍの各薄膜トランジスタＴｒ１，Ｔｒ２を作製した。また、図４を用いて説明したように、薄膜トランジスタＴｒ１，Ｔｒ２ともに、結晶粒界ａと平行にゲート配線５を設けた。尚、実施例２-1〜５-2の各薄膜トランジスタにおけるチャネル部の結晶粒界ａの本数は、表１に示す通りである。
Figure 0004169071
作製した各薄膜トランジスタについてしきい値Ｖthのばらつき、およびキャリアの移動度を測定した。また、実施例２，３の表示領域用の薄膜トランジスタＴｒ１についてはオン電流のバラツキを測定した。これらの結果を上記表１に合わせて示す。尚、各実施例および比較例は実験的プロセスによって行われている。このため、対物レンズの実効ＮＡ０．４である実施例３，５は他の例と比較してプロセス（具体的にはハンドリング性）が改善された結果も含まれている。
この結果から、表示領域用の薄膜トランジスタＴｒ１（実施例２-1〜３-2）においては、結晶粒界ａの本数が多いほど（周期数が多いほど）、オン電流のバラツキ±σおよびしきい値Ｖｔｈのバラツキσが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。特に、プロセスの改善がなかった対物レンズの実効ＮＡ０．８(実施例２）においても、結晶粒界ａの本数が２５本程度であれば、オン電流のバラツキが３％以内に抑えられており、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。また対物レンズの実効ＮＡ＝０．４と低い場合でも、実効ＮＡ＝０．８同様にオン電流のバラツキ±σを充分低く抑えられることが確認された。
また、周辺領域用の薄膜トランジスタＴｒ２（実施例４-1〜５-2）においても、結晶粒界ａの本数が多いほど、トランジスタ間のＶｔｈばらつきが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。特に、プロセスの改善がなかった対物レンズの実効ＮＡ０．８(実施例４）においても、結晶粒界ａの本数が５０本以上であれば、しきい値Ｖｔｈのバラツキが０．２Ｖ以内に抑えられ、高い移動度を持つ周辺回路領域に配置されるスイッチング素子として、極めて有益であることが確認された。しかも、対物レンズの実効ＮＡ＝０．４と低い場合でも、実効ＮＡ＝０．８同様にしきい値Ｖｔｈのバラツキσを充分低く抑えられることが確認された。
実施形態の表示装置の概略断面図である。 実施形態の表示装置の回路図である。 実施形態の表示装置に設けた薄膜トランジスタの概略構成を示す平面図である。 実施形態の表示装置に設けた薄膜トランジスタのチャネル部を中心とした活性領域の構成を示す平面図である。 表示領域の薄膜トランジスタにおけるチャネル部（活性領域）の第１の例を示す拡大平面図である。 表示領域の薄膜トランジスタにおけるチャネル部（活性領域）の第２の例を示す拡大平面図である。 表示領域の薄膜トランジスタにおけるチャネル部（活性領域）の他の例を示す拡大平面図である。 薄膜トランジスタの作製方法を説明する断面工程図である。 表示領域の薄膜トランジスタにおけるチャネル部（活性領域）の結晶化方法の一例を示す拡大平面図である。 表示領域の薄膜トランジスタにおけるチャネル部（活性領域）の結晶化方法の他の例を示す拡大平面図である。 表示領域の薄膜トランジスタにおけるチャネル部（活性領域）の結晶化方法のさらに他の例を示す拡大平面図である。 周辺領域の薄膜トランジスタにおけるチャネル部（活性領域）の結晶化方法の一例を示す拡大平面図である。 表示装置の製造工程図である。
符号の説明
１…表示装置、５…半導体薄膜、５ａ-1，５ａ-2…活性領域、９…ゲート電極、１０３…第１基板（駆動基板）、１０３ａ…表示領域、１０３ｂ…周辺領域、１１５…画素電極、ａ…結晶粒界、ａ１…結晶粒界（非晶質帯）、ｂ…三日月状の結晶粒、Ｂ…帯状の結晶粒、Ｃ…チャネル部、Ｌ…チャネル長、Ｌｈ…レーザ光（エネルギービーム）、Ｐ，Ｐ’…周期、Ｔｒ１，Ｔｒ２…薄膜トランジスタ

Claims (6)

  1. 複数の画素電極と当該各画素電極を駆動するための薄膜トランジスタとを配列形成した駆動基板を有する表示装置であって、
    エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備え、
    前記ゲート電極と重なる前記活性領域のチャネル部では、当該ゲート電極の延設方向に沿って結晶粒界が周期的に配置されると共に、当該結晶粒界と結晶粒界との間には結晶粒界の延方向に凸となる三日月状の結晶粒が配列されたことにより、結晶状態がチャネル長方向に周期的に変化している
    ことを特徴とする表示装置。
  2. 請求項１記載の表示装置において、
    前記三日月状の結晶粒は結晶粒界間にわたる大きさであって、前記チャネル部は非晶質領域を含まずに全面が結晶化されている
    ことを特徴とする表示装置。
  3. 複数の画素電極と当該各画素電極を駆動するための薄膜トランジスタとを配列形成した駆動基板を有する表示装置であって、
    エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備え、
    前記ゲート電極と重なる前記活性領域のチャネル部では、結晶状態がチャネル長方向に周期的に変化しており、略同一の結晶状態がチャネル部を横切っていると共に、前記結晶状態の変化の周期毎に、前記活性領域を横切る状態で非晶質帯と結晶質帯とが交互に設けられており、
    前記結晶質帯には、当該結晶質帯の幅方向にわたる大きさで当該結晶質帯の延設方向に凸となる三日月形状の結晶粒が、当該結晶質帯の延設方向に配列されている
    ことを特徴とする表示装置。
  4. 請求項1〜３のうちの１項に記載の表示装置において、
    前記チャネル部には、前記結晶状態の変化の周期が２周期以上の所定数で設けられている
    ことを特徴とする表示装置。
  5. 請求項1〜４のうちの１項に記載の表示装置において、
    前記画素電極と薄膜トランジスタが配列形成された表示領域の周囲に、薄膜トランジスタを用いて構成された周辺回路が設けられており、
    前記周辺回路を構成する薄膜トランジスタは、
    エネルギービームの照射によって多結晶化した活性領域を有する半導体薄膜と、当該活性領域を横切るように設けられたゲート電極とを備え、
    前記ゲート電極と重なる前記活性領域のチャネル部には、当該チャネル部を横切る状態で当該ゲート電極に沿って帯状の結晶粒が延設され、当該帯状の結晶粒がチャネル長方向に周期的に設けられている
    ことを特徴とする表示装置。
  6. 請求項1〜５のうちの１項に記載の表示装置において、
    前記周辺回路を構成する薄膜トランジスタのチャネル部には、前記帯状の結晶粒の粒界が２周期以上の所定数で設けられている
    ことを特徴とする表示装置。
JP2006344131A 2006-05-25 2006-12-21 表示装置 Expired - Fee Related JP4169071B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006344131A JP4169071B2 (ja) 2006-05-25 2006-12-21 表示装置
TW096116921A TWI364613B (en) 2006-05-25 2007-05-11 Display
EP07010275A EP1860699A1 (en) 2006-05-25 2007-05-23 Display having thin fim transistors with channel region of varying crystal state
US11/753,949 US7541615B2 (en) 2006-05-25 2007-05-25 Display device including thin film transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006144847 2006-05-25
JP2006344131A JP4169071B2 (ja) 2006-05-25 2006-12-21 表示装置

Publications (2)

Publication Number Publication Date
JP2008004912A JP2008004912A (ja) 2008-01-10
JP4169071B2 true JP4169071B2 (ja) 2008-10-22

Family

ID=38458059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344131A Expired - Fee Related JP4169071B2 (ja) 2006-05-25 2006-12-21 表示装置

Country Status (4)

Country Link
US (1) US7541615B2 (ja)
EP (1) EP1860699A1 (ja)
JP (1) JP4169071B2 (ja)
TW (1) TWI364613B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
EP2219231A1 (en) * 2009-02-12 2010-08-18 Excico France Method and apparatus for irradiating a photovoltaic material surface by laser energy
KR20110041107A (ko) * 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
JP5370189B2 (ja) * 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
US11753578B2 (en) 2021-04-26 2023-09-12 Halliburton Energy Services, Inc. Methods of treating paraffins, iron sulfide, hydrogen sulfide, and/or bacteria

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP2003077834A (ja) 2001-09-05 2003-03-14 Matsushita Electric Ind Co Ltd 結晶化半導体膜の形成方法およびその製造装置と薄膜トランジスタの製造方法およびそれらを用いた表示装置
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
JP2003332350A (ja) 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
KR100919635B1 (ko) * 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
KR100496297B1 (ko) * 2003-03-06 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100525443B1 (ko) 2003-12-24 2005-11-02 엘지.필립스 엘시디 주식회사 결정화 장비 및 이를 이용한 결정화 방법
KR100975523B1 (ko) 2003-12-30 2010-08-13 삼성전자주식회사 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
JP2006100661A (ja) 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008004912A (ja) 2008-01-10
TW200801756A (en) 2008-01-01
US7541615B2 (en) 2009-06-02
TWI364613B (en) 2012-05-21
EP1860699A1 (en) 2007-11-28
US20070290209A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
KR100618184B1 (ko) 결정화 방법
JP4583004B2 (ja) アクティブ・マトリクス基板の製造方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4169071B2 (ja) 表示装置
US9236487B2 (en) Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
US7651928B2 (en) Method for crystallizing a semiconductor thin film
US7557050B2 (en) Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
TW575866B (en) Display device with active-matrix transistor and method for manufacturing the same
CN100573886C (zh) 显示装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP2007281465A (ja) 多結晶膜の形成方法
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees