JP4167905B2 - 半導体集積回路のレシーバ回路 - Google Patents
半導体集積回路のレシーバ回路 Download PDFInfo
- Publication number
- JP4167905B2 JP4167905B2 JP2003004749A JP2003004749A JP4167905B2 JP 4167905 B2 JP4167905 B2 JP 4167905B2 JP 2003004749 A JP2003004749 A JP 2003004749A JP 2003004749 A JP2003004749 A JP 2003004749A JP 4167905 B2 JP4167905 B2 JP 4167905B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transistors
- voltage
- clock signal
- output terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 8
- 230000008859 change Effects 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
- H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関するものであり、より詳しくは外部から入力される信号を内部回路に伝達するための半導体集積回路のレシーバ回路（ｒｅｃｅｉｖｅｒ ｃｉｒｃｕｉｔ）に関するものである。
【０００２】
【従来の技術】
レシーバ回路は半導体メモリ装置のような集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）内に設けられ、外部から集積回路に供給される信号を受信し、その受信された信号を内部信号に変換した後に、変換された内部信号を集積回路内の各回路ブロックに供給する。
【０００３】
図１は同期ダイナミックランダムアクセスメモリ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＳＤＲＡＭ）に備えられるレシーバ回路の一例を示す図である。レシーバ回路１は前置増幅器（Ｐｒｅ−ａｍｐｌｉｆｉｅｒ）１０、１次増幅器３０、及び２次増幅器５０を含む。
【０００４】
前置増幅器１０は抵抗１１、１２と一対の差動入力トランジスタ１３、１４、及び制御トランジスタ１５から構成される。一対の差動入力トランジスタ１３、１４のゲートには外部から入力されるデータ信号Ｄと基準電圧Ｖｒｅｆが各々連結される。制御トランジスタ１５のゲートに印加されるバイアス電圧Ｖｂｉａｓが制御トランジスタ１５をターンオンさせるのに充分にハイレベル（例えば、０．８Ｖ）である時に、差動入力トランジスタ１３、１４は差動増幅動作を遂行する。バイアス電圧Ｖｂｉａｓが充分にハイレベルである時に、データ信号Ｄと基準電圧Ｖｒｅｆとの差による一対の差動入力トランジスタ１３、１４のドレイン端子の電圧は前置増幅された差動信号ＰＱＢ、ＰＱとして各々出力される。
【０００５】
１次増幅器３０は一対のプリチャージトランジスタ３１、３２、一対の定電流源トランジスタ３３、３４、一対の等化（ｅｑｕａｌｉｚｅｒ）トランジスタ３５、３６、一対の電圧感知トランジスタ３７、３８、一対の差動入力トランジスタ３９、４０、及び一対の制御トランジスタ４１、４２を含む。このような構成を有する１次増幅器３０はクロック信号ＣＬＫがハイレベルである時に、前置増幅器１０内の差動入力トランジスタ１３、１４のドレイン端子ＰＱＢ、ＰＱの電圧を差動入力トランジスタ３９、４０のゲート端子に各々受け入れて増幅し、電圧感知トランジスタ３７、３８のドレイン端子の電圧を１次増幅された差動信号ＩＱ、ＩＱＢとして各々出力する。
【０００６】
２次増幅器２０は一対のキャパシタ５１、５２、一対のプリチャージトランジスタ５３、５４、一対の定電流源トランジスタ５５、５６、一対のインバーター５７、５８、一対の電圧感知トランジスタ５９、６０、及び一対の差動入力トランジスタ６１、６２を含む。このような構成を有する２次増幅器５０は１次増幅器３０からの出力信号ＩＱＢ、ＩＱを受け入れて増幅し、電圧感知トランジスタ５９、６０のドレイン端子の電圧を２次増幅された差動信号Ｑ、ＱＢとして各々出力する。２次増幅された差動信号Ｑ、ＱＢは半導体集積回路の内部回路に供給される。
【０００７】
前述したような構成を有する従来のレシーバ回路１の動作は次の通りである。先ず、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時に、レシーバ回路１は次の通り動作する。データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時に、前置増幅器１０内の差動入力トランジスタ１３のオン−抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は差動入力トランジスタ１４のオン−抵抗より大きくなる。その結果、差動入力トランジスタ１３のドレイン端子の電圧は差動入力トランジスタ１４のドレイン端子の電圧より低くなる。即ち、差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より低くなる。前置増幅器１０からの差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より低い時に、１次増幅器３０内の差動入力トランジスタ３９のオン−抵抗は差動入力トランジスタ４０のオン−抵抗より大きくなる。その結果、電圧感知トランジスタ３７のドレイン端子ＩＱの電圧はトランジスタ３８のドレイン端子の電圧ＩＱＢより高くなる。即ち、差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より高くなる。１次増幅器３０からの差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より高い時に、２次増幅器５０内の差動入力トランジスタ６１のオン−抵抗は差動入力トランジスタ６２のオン−抵抗より小さくなる。その結果、電圧感知トランジスタ５９のドレイン端子の電圧は電圧感知トランジスタ６０のドレイン端子の電圧より低くなる。このように、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時に、差動信号Ｑの電圧は差動信号ＱＢの電圧より高い。
【０００８】
次に、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い時に、レシーバ回路１は次の通り動作する。データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い時に、前置増幅器１０内の差動入力トランジスタ１３のオン−抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は差動入力トランジスタ１３のオン−抵抗より小さくなる。その結果、差動入力トランジスタ１３のドレイン端子の電圧は差動入力トランジスタ１４のドレイン端子の電圧より高くなる。即ち、差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より高くなる。前置増幅器１０からの差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より高い時に、１次増幅器３０内の差動入力トランジスタ３９のオン−抵抗は差動入力トランジスタ４０のオン−抵抗より小さくなる。その結果、電圧感知トランジスタ３７のドレイン端子ＩＱの電圧はトランジスタ３８のドレイン端子の電圧ＩＱＢより小さくなる。即ち、差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より小さくなる。１次増幅器３０からの差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より低い時に、２次増幅器５０内の差動入力トランジスタ６１のオン−抵抗は差動入力トランジスタ６２のオン−抵抗より高くなる。その結果、電圧感知トランジスタ５９のドレイン端子の電圧は電圧感知トランジスタ６０のドレイン端子の電圧より高くなる。このように、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い時に、差動信号Ｑの電圧は差動信号ＱＢの電圧より低い。
【０００９】
例えば、図１に示されたレシーバ回路１の前置増幅器１０で差動入力トランジスタ１４のゲートに印加される基準電圧Ｖｒｅｆが１．２Ｖである時に、差動入力トランジスタ１３のゲートに印加されるデータ信号の電圧レベルは１．２Ｖ±０．４Ｖである。
【００１０】
一方、ＮＭＯＳトランジスタである制御トランジスタ１５の飽和条件（ｓａｔｕｒａｔｉｏｎ ｃｏｎｄｉｔｉｏｎ）は次の式１の通りである。
【００１１】
【式１】
Ｖｄｓ≧（Ｖｇｓ−Ｖｔｈ）
制御トランジスタ１５のゲートに印加されるバイアス電圧（Ｖｂｉａｓ）が０．８Ｖであり、制御トランジスタ１５のスレッショルド電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）Ｖｔｈが０．４Ｖである時に、制御トランジスタ１５のドレイン端子の電圧Ｖｄｓは次の式２の通りである。
【００１２】
【式２】
Ｖｄｓ＝０．８−０．４−△
ここで、△はオーバードライブ（ｏｖｅｒ−ｄｒｉｖｅ）電圧であり、０．１Ｖを若干超える程度の電圧である。例えば、△が０．１Ｖである時に、Ｖｄｓは０．３Ｖである。したがって、式１のような飽和条件が満足されないので、制御トランジスタ１５の安定された動作は保障されない。
【００１３】
もしバイアス電圧Ｖｂｉａｓを０．８Ｖから０．７Ｖへ低めると、制御トランジスタ１５はドレイン端子の電圧Ｖｄｓが０．３Ｖ以上である時に、Ｖｄｓ＝（０．７−０．４）という状態によって飽和されるので、比較的安定された動作を保障することができる。しかし、バイアス電圧Ｖｂｉａｓを０．８Ｖから０．７Ｖへ低めるためには、制御トランジスタ１５のサイズを増加しなければならず、それにより制御トランジスタ１５の接合容量（ｊｕｎｃｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）は増加する。接合容量が増加することによって、高い周波数で同相除去比（ｃｏｍｍｏｎ ｍｏｄｅ ｒｅｊｅｃｔｉｏｎ ｒａｔｅ）が減少する。
【００１４】
さらに、従来の前置増幅器１０は所定レベルのバイアス電圧Ｖｂｉａｓが印加される時に、データ信号Ｄの入力と関係なく常に動作した。即ち、データ信号Ｄが入力されない状態でも、レシーバ回路１が動作して不要な電流消費があった。
【００１５】
こうした問題点を解決するために、前置増幅器を使用しないレシーバ回路１が提案された。即ち、レシーバ回路１に前置増幅器１０を構成せず、１次増幅器３０内の一対の差動入力トランジスタ３９、４０のゲートに基準電圧Ｖｒｅｆとデータ信号Ｄを各々連結する。これはスイッチＳＷ１〜ＳＷ４をオンさせ、ノードａ〜ｄの連結を切ることによって達成される。
【００１６】
この構成によると、クロック信号ＣＬＫがローレベルである時に、一対の制御トランジスタ４１、４２はターンオフされ、一対のプリチャージトランジスタ３１、３２によって一対の差動入力トランジスタ３９、４０のドレイン端子はＶＤＤ−Ｖｔｈ３７（但し、Ｖｔｈ３７は電圧感知トランジスタ３７のスレッショルド電圧）ＶとＶＤＤ−Ｖｔｈ３８（但し、Ｖｔｈ３８は電圧感知トランジスタ３８のスレッショルド電圧）Ｖにプリチャージされる。クロック信号ＣＬＫがハイレベルに遷移する時に、一対の制御トランジスタ４１、４２がターンオンされることによって、一対の差動入力トランジスタ３９、４０のドレイン端子の電圧は接地電圧（即ち、０Ｖ）に近接する。
【００１７】
一方、基準電圧Ｖｒｅｆが提供される差動入力トランジスタ３９のゲート端子とドレイン端子、及びゲート端子とソース端子との間には結合容量が存在する。
【００１８】
一般的に、一つの半導体集積回路は多数の入力端子を有し、各々の入力端子には図１に示されたようなレシーバ回路１が連結される。基準電圧Ｖｒｅｆが多数のレシーバ回路に共通に提供される時に、基準電圧Ｖｒｅｆが提供される差動入力トランジスタの結合容量の総合は、差動入力トランジスタ３９のドレイン端子がＶＤＤ−Ｖｔｈ３７Ｖから０Ｖへディスチャージされる時に、基準電圧Ｖｒｅｆを低めるノイズとして作用する。こうしたノイズをいわゆる”キックバックノイズ”（ｋｉｃｋ−ｂａｃｋ ｎｏｉｓｅ）という。基準電圧Ｖｒｅｆを基準とする時、データ信号Ｄの振れ幅（ｓｗｉｎｇ ｗｉｄｔｈ）が充分に大きければ、基準電圧Ｖｒｅｆが多少低くなっても、レシーバの動作には特別な影響を及ぼさない。しかし、データ信号Ｄの振れ幅が減少すると、従来のレシーバ回路はデータ信号Ｄのレベルを正確に感知することができない。
【００１９】
【発明が解決しようとする課題】
本発明の目的はキックバックノイズを減少させることによりデータ信号の感知精度が向上されたレシーバ回路を提供することである。
【００２０】
【課題を解決するための手段】
前述した目的を解決するために本発明の一特徴によると、クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路は、クロック信号の第２区間中基準電圧と入力信号の電圧差を１次増幅して、第１及び第２出力端子に出力する第１増幅器及び第１及び第２出力端子からの一対の相補出力を２次増幅して第１及び第２出力信号を出力する第２増幅器を含む。特に、第１増幅器は、クロック信号の第１区間の間、第１及び第２ノードをプリチャージし、クロック信号の第２区間の間、第１及び第２ノードの電圧差を増幅する増幅回路、各々のゲートがクロック信号と連結され、各々のドレインが第１及び第２ノードに連結された一対のスイッチングトランジスタ、そして各々のゲートが基準電圧及び入力信号と連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタを含む。スイッチングトランジスタと差動入力トランジスタは各々ＮＭＯＳトランジスタである。
【００２１】
クロック信号の第２区間中、スイッチングトランジスタは第１及び第２ノードを一対の差動入力トランジスタのドレインに各々連結する。
【００２２】
第１増幅器は、クロック信号の第２区間の間、第１及び第２出力端子に定電流を供給する定電流源回路をさらに含み、定電流源回路は、各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて第１及び第２出力端子に各々連結される一対の定電流源トランジスタで構成される。定電流源トランジスタは各々ＰＭＯＳトランジスタである。
【００２３】
増幅回路は、各々のソースが電源電圧と連結され、各々のドレインが第１及び第２出力端子に連結され、そして各々のゲートがクロック信号と連結された一対のプリチャージトランジスタ及び各々のドレインとゲートがクロスカップリングされて第１及び第２出力端子に連結され、各々のソースが第１及び第２ノードと連結された一対の電圧感知トランジスタから構成される。プリチャージトランジスタは各々ＰＭＯＳトランジスタであり、一対の電圧感知トランジスタは各々ＮＭＯＳトランジスタである。
【００２４】
本発明に他の特徴によると、クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路は、クロック信号の第２区間の間、基準電圧と入力信号の電圧差を１次増幅して第１及び第２出力端子に出力する第１増幅器と、第１及び第２出力端子からの一対の相補出力を２次増幅して第１及び第２出力信号を出力する第２増幅器とを含む。特に第１増幅器は、クロック信号の第１区間の間、第１及び第２ノードをプリチャージし、第１及び第２ノードの電圧差を増幅して第１及び第２出力端子に出力する増幅回路と、各々のゲートがクロック信号と連結され、各々のドレインが第１及び第２ノードに連結された一対のスイッチングトランジスタと、各々のゲートが基準電圧及び入力信号と連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、一対の差動入力トランジスタのドレイン端子の間に連結された抵抗とを含む。
【００２５】
クロック信号の第２区間の間、スイッチングトランジスタは第１及び第２ノードを一対の差動入力トランジスタのドレインに各々連結する。
【００２６】
第１増幅器は、クロック信号の第２区間の間、第１及び第２出力端子に定電流を供給する定電流源回路をさらに含み、定電流源回路は、各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて第１及び第２出力端子に各々連結される一対の定電流源トランジスタで構成される。
【００２７】
増幅回路は、各々のソースが電源電圧と連結され、各々のドレインが第１及び第２出力端子に連結され、そして各々のゲートがクロック信号と連結された一対のプリチャージトランジスタと、各々のドレインとゲートがクロスカップリングされて第１及び第２出力端子に連結され、各々のソースが第１及び第２ノードと連結された一対の電圧感知トランジスタとを含む。
【００２８】
本発明の又他の特徴によると、クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路は、クロック信号の第２区間の間、基準電圧と入力信号の電圧差を１次増幅して第１及び第２出力端子に出力する第１増幅器と、第１及び第２出力端子からの一対の相補出力を２次増幅して第１及び第２出力信号を出力する第２増幅器とを含む。特に、第１増幅器は、クロック信号の第１区間の間、第１及び第２ノードをプリチャージし、クロック信号の第２区間の間、第１及び第２ノードの電圧差を増幅する増幅回路と、各々のゲートがクロック信号と連結され、各々のドレインが第１及び第２ノードに連結された一対のスイッチングトランジスタと、各々のゲートが基準電圧及び入力信号に連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された第１及び第２差動入力トランジスタと、ゲートが基準電圧と連結され、ドレインが前記第２差動入力トランジスタのソースと連結され、そしてソースが前記接地電圧と連結された第１ディスチャージトランジスタと、ゲートが前記入力信号と連結され、ドレインが前記第１差動入力トランジスタのソースと連結され、そしてソースが前記接地電圧と連結された第２ディスチャージトランジスタとを含む。前記クロック信号の第２区間間、スイッチングトランジスタは前記第１及び第２ノードを前記一対の差動入力トランジスタのドレインに各々連結される。
【００２９】
本発明のレシーバ回路は、クロック信号がローレベルである間、基準電圧とデータ信号を各々受け入れる一対の差動入力トランジスタのドレイン端子を接地電圧と連結することによって、クロック信号がハイレベルに遷移する時に、一対の差動入力トランジスタの結合容量によるキックバックノイズを減少させる。
【００３０】
【発明の実施の形態】
以下、本発明の望ましい実施形態を添付した図面を参照して詳細に説明する。
【００３１】
（第１の実施形態）
図２は本発明の望ましい第１の実施形態によるレシーバ回路の詳細な構成を示す図面である。図２を参照すると、本発明のレシーバ回路は基準電圧Ｖｒｅｆと入力信号Ｄの差を１次増幅する１次増幅器１００と１次増幅器１００からの差動信号ＩＱ、ＩＱＢを受け入れて２次増幅する２次増幅器２００を含む。
【００３２】
１次増幅器１００は一対のプリチャージトランジスタ１０１、１０２、一対の定電流源トランジスタ１０３、１０４、等化（ｅｑｕａｌｉｚｅｒ）トランジスタ１０５、一対の電圧感知トランジスタ１０６、１０７、一対のスイッチングトランジスタ１０８、１０９、及び一対の差動入力トランジスタ１１０、１１１を含む。
【００３３】
一対のプリチャージトランジスタ１０１、１０２各々はＰＭＯＳトランジスタで構成される。プリチャージトランジスタ１０１、１０２のソースは電源電圧ＶＤＤと連結され、それらのドレインは第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、そしてそれらのゲートはクロック信号ＣＬＫと連結される。
【００３４】
一対の定電流源トランジスタ１０３、１０４各々はＰＭＯＳトランジスタで構成される。定電流源トランジスタ１０３、１０４のソースは電源電圧ＶＤＤと連結され、それらのドレインとゲートはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結される。
【００３５】
等化トランジスタ１０５はＰＭＯＳトランジスタで構成され、それのドレインとソースは第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それのゲートはクロック信号ＣＬＫと連結される。
【００３６】
一対の電圧感知トランジスタ１０６、１０７各々はＮＭＯＳトランジスタで構成される。電圧感知トランジスタ１０６、１０７のドレインとゲートはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それらのソースは第１及び第２ノードＮ１、Ｎ２に各々連結される。
【００３７】
一対のスイッチングトランジスタ１０８、１０９各々はＮＭＯＳトランジスタで構成される。スイッチングトランジスタ１０８、１０９のドレインドレインは第１及び第２ノードＮ１、Ｎ２に各々連結され、それらのソースは第３及び第４ノードＮ３、Ｎ４に各々連結され、そしてそれらのゲートはクロック信号ＣＬＫと連結される。
【００３８】
一対の差動入力トランジスタ１１０、１１１各々はＮＭＯＳトランジスタで構成される。差動入力トランジスタ１１０、１１１のドレインは第３及び第４ノードＮ３、Ｎ４に各々連結され、それらのソースは接地電圧と連結され、そしてそれらのゲートは基準電圧Ｖｒｅｆとデータ信号Ｄに各々連結される。
【００３９】
第１及び第２出力端子ＯＵＴ１、ＯＵＴ２からの一対の差動信号ＩＱ、ＩＱＢは２次増幅器２００に提供される。
【００４０】
２次増幅器２００はインバーター２０１−２０４、ＰＭＯＳトランジスタ２０５−２０８及びＮＭＯＳトランジスタ２０９−２１２を含む。インバーター２０１、２０２は第１及び第２出力端子ＯＵＴ１、ＯＵＴ２からの一対の差動信号ＩＱ、ＩＱＢを各々受け入れる。インバーター２０３はインバーター２０２の出力を受け入れ、インバーター２０４はインバーター２０１の出力を受け入れる。ＰＭＯＳトランジスタ２０５、２０６のソースは電源電圧ＶＤＤと連結され、それらのドレインは第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結され、それらのゲートはインバーター２０３、２０４の出力に各々連結される。ＰＭＯＳトランジスタ２０７、２０８のソースは電源電圧ＶＤＤと連結され、それらのドレインとゲートはクロスカップリングされて第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結される。ＮＭＯＳトランジスタ２０９、２１０のドレインとゲートはクロスカップリングされて第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結され、それらのソースは接地電圧ＶＳＳと連結される。ＮＭＯＳトランジスタ２１１、２１２のドレインは第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結され、それらのソースは接地電圧ＶＳＳと連結され、そしてゲートはインバーター２０１、２０２の出力に各々連結される。
【００４１】
前述したような構成を有する本発明のレシーバ回路は次の通りに動作する。クロック信号ＣＬＫがローレベルである時に、１次増幅器１００内の一対のプリチャージトランジスタ１０１、１０２は全てターンオンされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２は電源電圧ＶＤＤにプリチャージされる。第１及び第２出力端子ＯＵＴ１、ＯＵＴ２がプリチャージされることによって、電源感知トランジスタ１０６、１０７がターンオンされて第１及び第２ノードＮ１、Ｎ２は（ＶＤＤ−Ｖｔｈ１０６）Ｖ（但し、Ｖｔｈ１０６はトランジスタ１０６のスレッショルド電圧）及び（ＶＤＤ−Ｖｔｈ１０７）Ｖ（但し、Ｖｔｈ１０７はトランジスタ１０７のスレッショルド電圧）に各々プリチャージされる。この際、一対のスイッチングトランジスタ１０８、１０９は全てターンオフされた状態なので、第１及び第３ノードＮ１、Ｎ３の間、そして第２及び第４ノードＮ２、Ｎ４の間は連結されない状態である。一方、基準電圧Ｖｒｅｆにより差動入力トランジスタ１１０がターンオン状態なので、第３ノードＮ３は接地電圧ＶＳＳに近接した水準の電圧に維持される。第１及び第２出力端子ＯＵＴ１、ＯＵＴ２がプリチャージされて１次増幅器１００からの差動信号ＯＵＴ１、ＯＵＴ２が全てハイレベルである時、２次増幅器２００内のインバーター２０３、２０４の出力は全てハイレベルなので第３及び第４出力端子ＯＵＴ３、ＯＵＴ４の差動信号Ｑ、ＱＢはフローティング（ｆｌｏａｔｉｎｇ）される。
【００４２】
クロック信号ＣＬＫがハイレベルに遷移する時に、一対のプリチャージトランジスタ１０１、１０２及び等化トランジスタ１０５はターンオフされ、一対の定電流源トランジスタ１０３、１０４はターンオンされる。よって、第１及び第２出力端子ＯＵＴ１、ＯＵＴ２は定電流源トランジスタ１０３、１０４を通じて提供される電流によりチャージされる。そして、第１及び第３ノードＮ１、Ｎ３の間、そして第２及び第４ノードＮ２、Ｎ４の間が連結されることにより、１次増幅器１００はデータ信号Ｄと基準電圧Ｖｒｅｆの差を感知及び増幅する動作を遂行する。
【００４３】
先ず、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時の、１次増幅器１００の動作は次の通りである。この実施形態で基準電圧Ｖｒｅｆは１．４Ｖであり、データ信号Ｄは１．８Ｖから１．０Ｖの間で振れるものと仮定する。クロック信号ＣＬＫがハイレベルである時に、データ信号Ｄが基準電圧Ｖｒｅｆより高い１．８Ｖであれば、差動入力トランジスタ１１１のオン−抵抗は差動入力トランジスタ１１０のオン−抵抗より低い。だから、電圧感知トランジスタ１０７のソース端子（即ち、第２ノードＮ２）の電圧は電圧感知トランジスタ１０６のソース端子（即ち、第１ノードＮ１）の電圧より低くなる。その結果、差動信号ＩＱＢの電圧は差動信号ＩＱの電圧より低くなる。
【００４４】
一方、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い１．０Ｖである時、差動入力トランジスタ１１１のオン−抵抗は差動入力トランジスタ１１０のオン−抵抗より高い。だから、電圧感知トランジスタ１０７のソース端子（即ち、第２ノードＮ２）の電圧は電圧感知トランジスタ１０６のソース端子（即ち、第１ノードＮ１）の電圧より高くなる。その結果、差動信号ＩＱＢの電圧は差動信号ＩＱの電圧より高くなる。
【００４５】
ここで、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、１次増幅器１００の動作を再び考察すると、クロック信号ＣＬＫがローレベルである時に、接地電圧ＶＳＳレベルを維持している第３ノードＮ３の電圧はスイッチングトランジスタ１０８がターンオンされることにより、所定のレベルまで上昇し、再び接地電圧ＶＳＳに下降する。この際、第３ノードＮ３の最大上昇電圧は大略０．５＊（ＶＤＤ−Ｖｔｈ）Ｖである。図１に示された従来技術と比較すると、従来の１次増幅器３０内の差動入力トランジスタ３９はクロック信号ＣＬＫがローレベルである時に、ターンオフされ、クロック信号ＣＬＫがハイレベルになることにより、ターンオンされる。多数個の差動入力トランジスタに共通に提供される基準電圧Ｖｒｅｆは差動入力トランジスタのドレイン端子が（ＶＤＤ−Ｖｔｈ）Ｖから０Ｖへディスチャージされる時に、結合容量によるキックバックノイズの影響を受けた。しかし、本発明の１次増幅器１００内の差動入力トランジスタ１１０のドレイン端子はクロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、最大０．５＊（ＶＤＤ−Ｖｔｈ）Ｖまで上昇し、再び０Ｖに落ちるので、従来技術のレシーバ回路に比べてキックバックノイズが半分に減少される。
【００４６】
図３はレシーバ回路に入力されるデータ信号Ｄの波形図であり、図４は図３に示されたデータ信号Ｄが図２に示された本発明のレシーバ回路に入力される時の、基準電圧Ｖｒｅｆの変化を示す波形図である。図５は図３に示されたデータ信号Ｄが図１に示された従来技術の前置増幅器を除外したレシーバ回路の１次増幅器に直接入力される時の、基準電圧Ｖｒｅｆの変化を示す波形図である。但し、図４及び図５は基準電圧Ｖｒｅｆが１６個のレシーバ回路に共通に提供される時の基準電圧Ｖｒｅｆ変化を示す。
【００４７】
図３に示されたデータ信号Ｄは最大１．２５Ｖから最小１．１５Ｖの間で振れる。外部から提供される基準電圧Ｖｒｅｆが１．２Ｖであり、図３に示されたようなデータ信号Ｄが図２に示された本発明のレシーバ回路に入力される時に、基準電圧Ｖｒｅｆは１．２４７６Ｖまで上昇する。即ち、基準電圧Ｖｒｅｆの最大変化量は１．２４７６Ｖ−１．２Ｖ＝０．０４７６Ｖである。一方、外部から提供される基準電圧Ｖｒｅｆが１．２Ｖであり、図３に示されたようなデータ信号Ｄが図１に示された従来技術のレシーバ回路に入力される時、基準電圧Ｖｒｅｆは１．１０５Ｖまで下降する。即ち、基準電圧Ｖｒｅｆの変化量は１．２Ｖ−１．０９８４Ｖ＝０．１０１６Ｖである。
【００４８】
以上のような比較で分かるように、本発明によるレシーバ回路の基準電圧の変化量０．０４７６Ｖは従来技術によるレシーバ回路の基準電圧の変化量０．１０１６Ｖに比べて半分程度に減少する。例えば、図３に示されたデータ信号Ｄが１．１５Ｖである時に、従来のレシーバ回路によると、基準電圧Ｖｒｅｆは１．２Ｖから１．０９８４Ｖへ下降する。その結果、データ信号Ｄの電圧が基準電圧Ｖｒｅｆ＝１．２Ｖに比べて低いと判別されなければならないことにも関わらず、データ信号Ｄの電圧が基準電圧Ｖｒｅｆ=１．２Ｖより高いと判別される。しかし、本発明のレシーバ回路による基準電圧Ｖｒｅｆの電圧範囲１．２３〜１．１８Ｖはデータ信号Ｄの電圧範囲１．２５〜１．１５Ｖより狭く、データ信号Ｄを常に正確に感知及び増幅することができる。
【００４９】
（第２の実施形態）
図６は図２に示されたレシーバ回路１０００を変形したレシーバ回路２０００を示している。図６に示されたレシーバ回路２００は１次増幅器１５０内の第３及び第４ノードＮ３、Ｎ４の間に非常に大きい抵抗値を有する抵抗１２０を連結したことを除いては、図２に示されたレシーバ回路１０００と同一である。図２及び図６で同一な構成要素の参照符号は同一であり、重複する部分に対する詳細な説明は省略する。
【００５０】
先ず、再び図２を参照すると、クロック信号ＣＬＫがローレベルである時に、データ信号Ｄの電圧が差動入力トランジスタ１１１のスレッショルド電圧より低いローレベルであれば、第４ノードＮ４はフローティングされる。その結果、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、データ信号Ｄの電圧が差動入力トランジスタ１１１のスレッショルド電圧より高いハイレベルに遷移すれば、差動入力トランジスタ１１１の結合容量により、データ信号Ｄの電圧レベルが変化されることができる。このような差動入力トランジスタ１１１の結合容量により、データ信号Ｄの電圧レベルが正確に感知されないことを防止するため、図６に示されたレシーバ回路２０００は抵抗１２０を付加的に含む。
【００５１】
非常に大きい値を有する抵抗１２０が第３及び第４ノードＮ３、Ｎ４の間に連結されることにより、差動入力トランジスタ１１１がターンオフされた状態で第４ノードＮ４はフローティングされず、接地電圧ＶＳＳと連結される。従って、前述のように、差動入力トランジスタ１１１のドレイン端子の最大上昇電圧は０．５＊（ＶＤＤ−Ｖｔｈ）Ｖになって結合容量によるデータ信号Ｄの電圧レベル変化を減少し得る。
【００５２】
（第３の実施形態）
図７は図２に示されたレシーバ回路１０００を変形したレシーバ回路３０００を示す図面である。図７に示されたレシーバ回路３０００は図２に示された一次増幅器内の第４ノードＮ４と接地電圧ＶＳＳとの間、及び第３ノードＮ３と接地電圧ＶＳＳとの間にＮＭＯＳトランジスタ３０１、３０２を各々連結した。ＮＭＯＳトランジスタ３０１、３０２のゲートは基準電圧Ｖｒｅｆとデータ信号Ｄに各々連結される。但し、ＮＭＯＳトランジスタ３０１、３０２の大きさは差動入力トランジスタ１１０、１１１のそれに比べて小さい。
【００５３】
このような構成を有するレシーバ回路３０００はデータ信号Ｄの電圧が差動入力トランジスタ１１１のスレッショルド電圧より低く、差動入力トランジスタ１１１がターンオフされる時に、ＮＭＯＳトランジスタ３０１を通じて第４ノードＮ４を接地電圧ＶＳＳと連結する。ＮＭＯＳトランジスタ３０２はクロック信号ＣＬＫがハイレベルである間、１次増幅器１７０の電圧感知トランジスタ１０６、１０７が感知動作を遂行する時に、電圧感知トランジスタ１０６、１０７のドレイン端子の電圧を同一にディスチャージするためのものである。
【００５４】
従って、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、差動入力トランジスタ１１１の結合容量によりデータ信号Ｄの電圧レベルが正確に感知されないことを防止することができる。
【００５５】
（第４の実施形態）
最近、半導体集積回路はさらに高集積化、低電圧動作化されている。したがって、差動入力トランジスタ１１０、１１１のゲートに印加される電圧レベルが低くなれば、第３及び第４ノードＮ３、Ｎ４がディスチャージされる速度は遅くなり、それによって、出力信号ＩＱ、ＩＱＢのセットアップ／ホールド時間（ｓｅｔｕｐ／ｈｏｌｄ ｔｉｍｅ）が長くなる。これは半導体集積回路の動作速度に大影響を及ぼす。
【００５６】
図８は図２に示された一次増幅器１００に一対のディスチャージトランジスタ４０１、４０２を付加した一次増幅器４００を含むレシーバ回路４０００を示している。図２及び図８で同一な構成要素の引出符号は同一であり、重複される部分に対する詳細な説明は省略する。
【００５７】
図８を参照すると、一次増幅器４００はクロック信号ＣＬＫを所定の時間遅延させて出力する遅延回路４０３と各々のゲートが遅延回路４０３からの遅延されたクロック信号と連結され、各々のドレインが第３ノードＮ３と連結され、そして各々のソースが接地電圧と連結された一対のディスチャージトランジスタ４０１、４０２を含む。
【００５８】
例えば、前記遅延回路４０３は複数のインバーター（図示せず）で構成されることができる。但し、インバーターの個数は偶数である。クロック信号ＣＬＫがローレベルである間、一対のディスチャージトランジスタ４０１、４０２はターンオフされる。クロック信号ＣＬＫがローレベルからハイレベルへ遷移した後に、遅延回路４０３の遅延時間が経過されれば、ディスチャージトランジスタ４０１、４０２がターンオンされる。したがって、第３及び第４ノードＮ３、Ｎ４の電圧レベルはディスチャージトランジスタ４０１、４０２が連結されない時より速くディスチャージされる。この結果、出力信号ＩＱ、ＩＱＢのセットアップ／ホールド時間を短縮させることができる。
【００５９】
一方、一次増幅器４００に遅延回路４０３を備えず、ディスチャージトランジスタ４０１、４０２のゲートをクロック信号ＣＬＫに直接連結する場合に、クロック信号ＣＬＫがローレベルからハイレベルへ遷移すると同時に、第３及び第４ノードＮ３、Ｎ４をディスチャージすることができる。
【００６０】
（第５の実施形態）
図９は図２に示された一次増幅器１００を変形した他の実施形態を示す図面である。図２及び図９で同一な構成要素の引出符号は同一であり、重複される部分に対する詳細な説明は省略する。
【００６１】
先の第４の実施形態において、製造工程上の誤差により一対の電圧感知トランジスタ１０６、１０７のスレッショルド電圧が完全に一致しない場合（すなわち、容量が互いに異なる場合）に、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、一対の電圧感知トランジスタ１０６、１０７の容量の差は差動入力トランジスタ１１０の結合容量を誘発する。これは結局、基準電圧Ｖｒｅｆを変化させるキックバックノイズを発生する。図９に示された第５の実施形態では上述の問題を防止するために、一対の電圧感知トランジスタと一対のスイッチングトランジスタの位置を換えて配列する。
【００６２】
図９を参照すると、一次増幅器４００は図２に示された一次増幅器１００と同一に一対のプリチャージトランジスタ１０１、１０２、一対の定電流源トランジスタ１０３、１０４及び等化トランジスタ１０５を含み、それらの連結関係も同一である。一次増幅器４００は上述のような構成要素の以外に、一対のスイッチングトランジスタ５０１、５０２、一対の電圧感知トランジスタ５０３、５０４、一対のディスチャージトランジスタ５０５、５０６及び一対の差動入力トランジスタ１１０、１１１を含む。この実施形態において、前記トランジスタ５０１−５０６は各々ＮＭＯＳトランジスタである。
【００６３】
一対のスイッチングトランジスタ５０１、５０２のドレインは第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それらのソースはノードＮ１１、Ｎ１２に各々連結され、そしてそれらのゲートはクロック信号ＣＬＫと連結される。
【００６４】
一対の電圧感知トランジスタ５０３、５０４のゲートとドレインはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結される。
【００６５】
一対のディスチャージトランジスタ５０５、５０６のゲートとドレインはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それらのソースは接地電圧ＶＳＳと連結される。
【００６６】
一対の差動入力トランジスタ１１０、１１１のドレインは電圧感知トランジスタ５０３、５０４のソースに各々連結され、それらのソースは接地電圧ＶＳＳと連結される。
【００６７】
上述のような構成を有する一次増幅器５００の動作は次の通りである。先ず、クロック信号ＣＬＫがローレベルである時に、プリチャージトランジスタ１０１、１０２によって第１及び第２出力端子ＯＵＴ１、ＯＵＴ２が電源レベルにプリチャージされる。それによって、一対の電圧感知トランジスタ５０３、５０４とディスチャージトランジスタ５０５、５０６がターンオンされる。この時に、スイッチングトランジスタ５０１、５０２はターンオフされるので、ノードＮ１１、Ｎ１２は接地電圧ＶＳＳにプリチャージされる。
【００６８】
クロック信号ＣＬＫがローレベルからハイレベルへ遷移すれば、一対のスイッチングトランジスタ５０１、５０２がターンオンされてノードＮ１１、Ｎ１２にＶＤＤ−Ｖｔｈの電圧が供給される。電圧感知トランジスタ５０３、５０４は差動入力トランジスタ１１０、１１１に各々印加される信号Ｖｒｅｆ、Ｄの電圧差を感知及び増幅して差動信号ＩＱ、ＩＱＢを出力する。一方、クロック信号がローレベルからハイレベルへ遷移すると同時にノードＮ１１、Ｎ１２はディスチャージトランジスタ５０５、５０６によってディスチャージされる。
【００６９】
このような第５の実施形態によると、クロック信号ＣＬＫがローレベルである間、ノードＮ１１、Ｎ１２は接地電圧ＶＳＳにプリチャージされ、クロック信号ＣＬＫがハイレベルへ遷移した後にも、ノードＮ１１、Ｎ１２は接地電圧ＶＳＳレベルで大きく変換しないので、基準電圧Ｖｒｅｆに影響を及ぼさない。
【００７０】
例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことはよく理解できる。むしろ、本発明の範囲は多様な変形例及びそれと類似な構成を全部含むことができる。したがって、特許請求の範囲はそのような変形例及びそれと類似な構成を全部含むよう、広く解釈されるすべきものである。
【００７１】
【発明の効果】
以上のような本発明によると、差動入力トランジスタの結合容量による基準電圧のキックバックノイズを減少させることにより、レシーバ回路のデータ信号感知の精度が向上される。
【図面の簡単な説明】
【図１】同期ダイナミックランダムアクセスメモリに備えられるレシーバ回路の一例を示す図である。
【図２】本発明の望ましい第１の実施形態によるレシーバ回路の詳細な構成を示す図である。
【図３】レシーバ回路に入力されるデータ信号の波形図である。
【図４】図３に示されたデータ信号が図２に示された本発明のレシーバ回路に入力される時に、基準電圧の変化を示す波形図である。
【図５】図３に示されたデータ信号が図１に示された従来技術の前置増幅器を除外したレシーバ回路の１次増幅器に直接入力される時に、基準電圧の変化を示す波形図である。
【図６】第２の実施形態によるレシーバ回路を示す図である。
【図７】第３の実施形態によるレシーバ回路を示す図である。
【図８】第４の実施形態によるレシーバ回路を示す図である。
【図９】第５の実施形態によるレシーバ回路を示す図である。
【符号の説明】
１０００，２０００，３０００，４０００，５０００ レシーバ回路
１００，１５０，３００，４００，５００ １次増幅器
２００ ２次増幅器
【発明の属する技術分野】
本発明は半導体集積回路に関するものであり、より詳しくは外部から入力される信号を内部回路に伝達するための半導体集積回路のレシーバ回路（ｒｅｃｅｉｖｅｒ ｃｉｒｃｕｉｔ）に関するものである。
【０００２】
【従来の技術】
レシーバ回路は半導体メモリ装置のような集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）内に設けられ、外部から集積回路に供給される信号を受信し、その受信された信号を内部信号に変換した後に、変換された内部信号を集積回路内の各回路ブロックに供給する。
【０００３】
図１は同期ダイナミックランダムアクセスメモリ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＳＤＲＡＭ）に備えられるレシーバ回路の一例を示す図である。レシーバ回路１は前置増幅器（Ｐｒｅ−ａｍｐｌｉｆｉｅｒ）１０、１次増幅器３０、及び２次増幅器５０を含む。
【０００４】
前置増幅器１０は抵抗１１、１２と一対の差動入力トランジスタ１３、１４、及び制御トランジスタ１５から構成される。一対の差動入力トランジスタ１３、１４のゲートには外部から入力されるデータ信号Ｄと基準電圧Ｖｒｅｆが各々連結される。制御トランジスタ１５のゲートに印加されるバイアス電圧Ｖｂｉａｓが制御トランジスタ１５をターンオンさせるのに充分にハイレベル（例えば、０．８Ｖ）である時に、差動入力トランジスタ１３、１４は差動増幅動作を遂行する。バイアス電圧Ｖｂｉａｓが充分にハイレベルである時に、データ信号Ｄと基準電圧Ｖｒｅｆとの差による一対の差動入力トランジスタ１３、１４のドレイン端子の電圧は前置増幅された差動信号ＰＱＢ、ＰＱとして各々出力される。
【０００５】
１次増幅器３０は一対のプリチャージトランジスタ３１、３２、一対の定電流源トランジスタ３３、３４、一対の等化（ｅｑｕａｌｉｚｅｒ）トランジスタ３５、３６、一対の電圧感知トランジスタ３７、３８、一対の差動入力トランジスタ３９、４０、及び一対の制御トランジスタ４１、４２を含む。このような構成を有する１次増幅器３０はクロック信号ＣＬＫがハイレベルである時に、前置増幅器１０内の差動入力トランジスタ１３、１４のドレイン端子ＰＱＢ、ＰＱの電圧を差動入力トランジスタ３９、４０のゲート端子に各々受け入れて増幅し、電圧感知トランジスタ３７、３８のドレイン端子の電圧を１次増幅された差動信号ＩＱ、ＩＱＢとして各々出力する。
【０００６】
２次増幅器２０は一対のキャパシタ５１、５２、一対のプリチャージトランジスタ５３、５４、一対の定電流源トランジスタ５５、５６、一対のインバーター５７、５８、一対の電圧感知トランジスタ５９、６０、及び一対の差動入力トランジスタ６１、６２を含む。このような構成を有する２次増幅器５０は１次増幅器３０からの出力信号ＩＱＢ、ＩＱを受け入れて増幅し、電圧感知トランジスタ５９、６０のドレイン端子の電圧を２次増幅された差動信号Ｑ、ＱＢとして各々出力する。２次増幅された差動信号Ｑ、ＱＢは半導体集積回路の内部回路に供給される。
【０００７】
前述したような構成を有する従来のレシーバ回路１の動作は次の通りである。先ず、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時に、レシーバ回路１は次の通り動作する。データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時に、前置増幅器１０内の差動入力トランジスタ１３のオン−抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は差動入力トランジスタ１４のオン−抵抗より大きくなる。その結果、差動入力トランジスタ１３のドレイン端子の電圧は差動入力トランジスタ１４のドレイン端子の電圧より低くなる。即ち、差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より低くなる。前置増幅器１０からの差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より低い時に、１次増幅器３０内の差動入力トランジスタ３９のオン−抵抗は差動入力トランジスタ４０のオン−抵抗より大きくなる。その結果、電圧感知トランジスタ３７のドレイン端子ＩＱの電圧はトランジスタ３８のドレイン端子の電圧ＩＱＢより高くなる。即ち、差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より高くなる。１次増幅器３０からの差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より高い時に、２次増幅器５０内の差動入力トランジスタ６１のオン−抵抗は差動入力トランジスタ６２のオン−抵抗より小さくなる。その結果、電圧感知トランジスタ５９のドレイン端子の電圧は電圧感知トランジスタ６０のドレイン端子の電圧より低くなる。このように、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時に、差動信号Ｑの電圧は差動信号ＱＢの電圧より高い。
【０００８】
次に、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い時に、レシーバ回路１は次の通り動作する。データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い時に、前置増幅器１０内の差動入力トランジスタ１３のオン−抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は差動入力トランジスタ１３のオン−抵抗より小さくなる。その結果、差動入力トランジスタ１３のドレイン端子の電圧は差動入力トランジスタ１４のドレイン端子の電圧より高くなる。即ち、差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より高くなる。前置増幅器１０からの差動信号ＰＱＢの電圧が差動信号ＰＱの電圧より高い時に、１次増幅器３０内の差動入力トランジスタ３９のオン−抵抗は差動入力トランジスタ４０のオン−抵抗より小さくなる。その結果、電圧感知トランジスタ３７のドレイン端子ＩＱの電圧はトランジスタ３８のドレイン端子の電圧ＩＱＢより小さくなる。即ち、差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より小さくなる。１次増幅器３０からの差動信号ＩＱの電圧が差動信号ＩＱＢの電圧より低い時に、２次増幅器５０内の差動入力トランジスタ６１のオン−抵抗は差動入力トランジスタ６２のオン−抵抗より高くなる。その結果、電圧感知トランジスタ５９のドレイン端子の電圧は電圧感知トランジスタ６０のドレイン端子の電圧より高くなる。このように、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い時に、差動信号Ｑの電圧は差動信号ＱＢの電圧より低い。
【０００９】
例えば、図１に示されたレシーバ回路１の前置増幅器１０で差動入力トランジスタ１４のゲートに印加される基準電圧Ｖｒｅｆが１．２Ｖである時に、差動入力トランジスタ１３のゲートに印加されるデータ信号の電圧レベルは１．２Ｖ±０．４Ｖである。
【００１０】
一方、ＮＭＯＳトランジスタである制御トランジスタ１５の飽和条件（ｓａｔｕｒａｔｉｏｎ ｃｏｎｄｉｔｉｏｎ）は次の式１の通りである。
【００１１】
【式１】
Ｖｄｓ≧（Ｖｇｓ−Ｖｔｈ）
制御トランジスタ１５のゲートに印加されるバイアス電圧（Ｖｂｉａｓ）が０．８Ｖであり、制御トランジスタ１５のスレッショルド電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）Ｖｔｈが０．４Ｖである時に、制御トランジスタ１５のドレイン端子の電圧Ｖｄｓは次の式２の通りである。
【００１２】
【式２】
Ｖｄｓ＝０．８−０．４−△
ここで、△はオーバードライブ（ｏｖｅｒ−ｄｒｉｖｅ）電圧であり、０．１Ｖを若干超える程度の電圧である。例えば、△が０．１Ｖである時に、Ｖｄｓは０．３Ｖである。したがって、式１のような飽和条件が満足されないので、制御トランジスタ１５の安定された動作は保障されない。
【００１３】
もしバイアス電圧Ｖｂｉａｓを０．８Ｖから０．７Ｖへ低めると、制御トランジスタ１５はドレイン端子の電圧Ｖｄｓが０．３Ｖ以上である時に、Ｖｄｓ＝（０．７−０．４）という状態によって飽和されるので、比較的安定された動作を保障することができる。しかし、バイアス電圧Ｖｂｉａｓを０．８Ｖから０．７Ｖへ低めるためには、制御トランジスタ１５のサイズを増加しなければならず、それにより制御トランジスタ１５の接合容量（ｊｕｎｃｔｉｏｎ ｃａｐａｃｉｔａｎｃｅ）は増加する。接合容量が増加することによって、高い周波数で同相除去比（ｃｏｍｍｏｎ ｍｏｄｅ ｒｅｊｅｃｔｉｏｎ ｒａｔｅ）が減少する。
【００１４】
さらに、従来の前置増幅器１０は所定レベルのバイアス電圧Ｖｂｉａｓが印加される時に、データ信号Ｄの入力と関係なく常に動作した。即ち、データ信号Ｄが入力されない状態でも、レシーバ回路１が動作して不要な電流消費があった。
【００１５】
こうした問題点を解決するために、前置増幅器を使用しないレシーバ回路１が提案された。即ち、レシーバ回路１に前置増幅器１０を構成せず、１次増幅器３０内の一対の差動入力トランジスタ３９、４０のゲートに基準電圧Ｖｒｅｆとデータ信号Ｄを各々連結する。これはスイッチＳＷ１〜ＳＷ４をオンさせ、ノードａ〜ｄの連結を切ることによって達成される。
【００１６】
この構成によると、クロック信号ＣＬＫがローレベルである時に、一対の制御トランジスタ４１、４２はターンオフされ、一対のプリチャージトランジスタ３１、３２によって一対の差動入力トランジスタ３９、４０のドレイン端子はＶＤＤ−Ｖｔｈ３７（但し、Ｖｔｈ３７は電圧感知トランジスタ３７のスレッショルド電圧）ＶとＶＤＤ−Ｖｔｈ３８（但し、Ｖｔｈ３８は電圧感知トランジスタ３８のスレッショルド電圧）Ｖにプリチャージされる。クロック信号ＣＬＫがハイレベルに遷移する時に、一対の制御トランジスタ４１、４２がターンオンされることによって、一対の差動入力トランジスタ３９、４０のドレイン端子の電圧は接地電圧（即ち、０Ｖ）に近接する。
【００１７】
一方、基準電圧Ｖｒｅｆが提供される差動入力トランジスタ３９のゲート端子とドレイン端子、及びゲート端子とソース端子との間には結合容量が存在する。
【００１８】
一般的に、一つの半導体集積回路は多数の入力端子を有し、各々の入力端子には図１に示されたようなレシーバ回路１が連結される。基準電圧Ｖｒｅｆが多数のレシーバ回路に共通に提供される時に、基準電圧Ｖｒｅｆが提供される差動入力トランジスタの結合容量の総合は、差動入力トランジスタ３９のドレイン端子がＶＤＤ−Ｖｔｈ３７Ｖから０Ｖへディスチャージされる時に、基準電圧Ｖｒｅｆを低めるノイズとして作用する。こうしたノイズをいわゆる”キックバックノイズ”（ｋｉｃｋ−ｂａｃｋ ｎｏｉｓｅ）という。基準電圧Ｖｒｅｆを基準とする時、データ信号Ｄの振れ幅（ｓｗｉｎｇ ｗｉｄｔｈ）が充分に大きければ、基準電圧Ｖｒｅｆが多少低くなっても、レシーバの動作には特別な影響を及ぼさない。しかし、データ信号Ｄの振れ幅が減少すると、従来のレシーバ回路はデータ信号Ｄのレベルを正確に感知することができない。
【００１９】
【発明が解決しようとする課題】
本発明の目的はキックバックノイズを減少させることによりデータ信号の感知精度が向上されたレシーバ回路を提供することである。
【００２０】
【課題を解決するための手段】
前述した目的を解決するために本発明の一特徴によると、クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路は、クロック信号の第２区間中基準電圧と入力信号の電圧差を１次増幅して、第１及び第２出力端子に出力する第１増幅器及び第１及び第２出力端子からの一対の相補出力を２次増幅して第１及び第２出力信号を出力する第２増幅器を含む。特に、第１増幅器は、クロック信号の第１区間の間、第１及び第２ノードをプリチャージし、クロック信号の第２区間の間、第１及び第２ノードの電圧差を増幅する増幅回路、各々のゲートがクロック信号と連結され、各々のドレインが第１及び第２ノードに連結された一対のスイッチングトランジスタ、そして各々のゲートが基準電圧及び入力信号と連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタを含む。スイッチングトランジスタと差動入力トランジスタは各々ＮＭＯＳトランジスタである。
【００２１】
クロック信号の第２区間中、スイッチングトランジスタは第１及び第２ノードを一対の差動入力トランジスタのドレインに各々連結する。
【００２２】
第１増幅器は、クロック信号の第２区間の間、第１及び第２出力端子に定電流を供給する定電流源回路をさらに含み、定電流源回路は、各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて第１及び第２出力端子に各々連結される一対の定電流源トランジスタで構成される。定電流源トランジスタは各々ＰＭＯＳトランジスタである。
【００２３】
増幅回路は、各々のソースが電源電圧と連結され、各々のドレインが第１及び第２出力端子に連結され、そして各々のゲートがクロック信号と連結された一対のプリチャージトランジスタ及び各々のドレインとゲートがクロスカップリングされて第１及び第２出力端子に連結され、各々のソースが第１及び第２ノードと連結された一対の電圧感知トランジスタから構成される。プリチャージトランジスタは各々ＰＭＯＳトランジスタであり、一対の電圧感知トランジスタは各々ＮＭＯＳトランジスタである。
【００２４】
本発明に他の特徴によると、クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路は、クロック信号の第２区間の間、基準電圧と入力信号の電圧差を１次増幅して第１及び第２出力端子に出力する第１増幅器と、第１及び第２出力端子からの一対の相補出力を２次増幅して第１及び第２出力信号を出力する第２増幅器とを含む。特に第１増幅器は、クロック信号の第１区間の間、第１及び第２ノードをプリチャージし、第１及び第２ノードの電圧差を増幅して第１及び第２出力端子に出力する増幅回路と、各々のゲートがクロック信号と連結され、各々のドレインが第１及び第２ノードに連結された一対のスイッチングトランジスタと、各々のゲートが基準電圧及び入力信号と連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、一対の差動入力トランジスタのドレイン端子の間に連結された抵抗とを含む。
【００２５】
クロック信号の第２区間の間、スイッチングトランジスタは第１及び第２ノードを一対の差動入力トランジスタのドレインに各々連結する。
【００２６】
第１増幅器は、クロック信号の第２区間の間、第１及び第２出力端子に定電流を供給する定電流源回路をさらに含み、定電流源回路は、各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて第１及び第２出力端子に各々連結される一対の定電流源トランジスタで構成される。
【００２７】
増幅回路は、各々のソースが電源電圧と連結され、各々のドレインが第１及び第２出力端子に連結され、そして各々のゲートがクロック信号と連結された一対のプリチャージトランジスタと、各々のドレインとゲートがクロスカップリングされて第１及び第２出力端子に連結され、各々のソースが第１及び第２ノードと連結された一対の電圧感知トランジスタとを含む。
【００２８】
本発明の又他の特徴によると、クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路は、クロック信号の第２区間の間、基準電圧と入力信号の電圧差を１次増幅して第１及び第２出力端子に出力する第１増幅器と、第１及び第２出力端子からの一対の相補出力を２次増幅して第１及び第２出力信号を出力する第２増幅器とを含む。特に、第１増幅器は、クロック信号の第１区間の間、第１及び第２ノードをプリチャージし、クロック信号の第２区間の間、第１及び第２ノードの電圧差を増幅する増幅回路と、各々のゲートがクロック信号と連結され、各々のドレインが第１及び第２ノードに連結された一対のスイッチングトランジスタと、各々のゲートが基準電圧及び入力信号に連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された第１及び第２差動入力トランジスタと、ゲートが基準電圧と連結され、ドレインが前記第２差動入力トランジスタのソースと連結され、そしてソースが前記接地電圧と連結された第１ディスチャージトランジスタと、ゲートが前記入力信号と連結され、ドレインが前記第１差動入力トランジスタのソースと連結され、そしてソースが前記接地電圧と連結された第２ディスチャージトランジスタとを含む。前記クロック信号の第２区間間、スイッチングトランジスタは前記第１及び第２ノードを前記一対の差動入力トランジスタのドレインに各々連結される。
【００２９】
本発明のレシーバ回路は、クロック信号がローレベルである間、基準電圧とデータ信号を各々受け入れる一対の差動入力トランジスタのドレイン端子を接地電圧と連結することによって、クロック信号がハイレベルに遷移する時に、一対の差動入力トランジスタの結合容量によるキックバックノイズを減少させる。
【００３０】
【発明の実施の形態】
以下、本発明の望ましい実施形態を添付した図面を参照して詳細に説明する。
【００３１】
（第１の実施形態）
図２は本発明の望ましい第１の実施形態によるレシーバ回路の詳細な構成を示す図面である。図２を参照すると、本発明のレシーバ回路は基準電圧Ｖｒｅｆと入力信号Ｄの差を１次増幅する１次増幅器１００と１次増幅器１００からの差動信号ＩＱ、ＩＱＢを受け入れて２次増幅する２次増幅器２００を含む。
【００３２】
１次増幅器１００は一対のプリチャージトランジスタ１０１、１０２、一対の定電流源トランジスタ１０３、１０４、等化（ｅｑｕａｌｉｚｅｒ）トランジスタ１０５、一対の電圧感知トランジスタ１０６、１０７、一対のスイッチングトランジスタ１０８、１０９、及び一対の差動入力トランジスタ１１０、１１１を含む。
【００３３】
一対のプリチャージトランジスタ１０１、１０２各々はＰＭＯＳトランジスタで構成される。プリチャージトランジスタ１０１、１０２のソースは電源電圧ＶＤＤと連結され、それらのドレインは第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、そしてそれらのゲートはクロック信号ＣＬＫと連結される。
【００３４】
一対の定電流源トランジスタ１０３、１０４各々はＰＭＯＳトランジスタで構成される。定電流源トランジスタ１０３、１０４のソースは電源電圧ＶＤＤと連結され、それらのドレインとゲートはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結される。
【００３５】
等化トランジスタ１０５はＰＭＯＳトランジスタで構成され、それのドレインとソースは第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それのゲートはクロック信号ＣＬＫと連結される。
【００３６】
一対の電圧感知トランジスタ１０６、１０７各々はＮＭＯＳトランジスタで構成される。電圧感知トランジスタ１０６、１０７のドレインとゲートはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それらのソースは第１及び第２ノードＮ１、Ｎ２に各々連結される。
【００３７】
一対のスイッチングトランジスタ１０８、１０９各々はＮＭＯＳトランジスタで構成される。スイッチングトランジスタ１０８、１０９のドレインドレインは第１及び第２ノードＮ１、Ｎ２に各々連結され、それらのソースは第３及び第４ノードＮ３、Ｎ４に各々連結され、そしてそれらのゲートはクロック信号ＣＬＫと連結される。
【００３８】
一対の差動入力トランジスタ１１０、１１１各々はＮＭＯＳトランジスタで構成される。差動入力トランジスタ１１０、１１１のドレインは第３及び第４ノードＮ３、Ｎ４に各々連結され、それらのソースは接地電圧と連結され、そしてそれらのゲートは基準電圧Ｖｒｅｆとデータ信号Ｄに各々連結される。
【００３９】
第１及び第２出力端子ＯＵＴ１、ＯＵＴ２からの一対の差動信号ＩＱ、ＩＱＢは２次増幅器２００に提供される。
【００４０】
２次増幅器２００はインバーター２０１−２０４、ＰＭＯＳトランジスタ２０５−２０８及びＮＭＯＳトランジスタ２０９−２１２を含む。インバーター２０１、２０２は第１及び第２出力端子ＯＵＴ１、ＯＵＴ２からの一対の差動信号ＩＱ、ＩＱＢを各々受け入れる。インバーター２０３はインバーター２０２の出力を受け入れ、インバーター２０４はインバーター２０１の出力を受け入れる。ＰＭＯＳトランジスタ２０５、２０６のソースは電源電圧ＶＤＤと連結され、それらのドレインは第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結され、それらのゲートはインバーター２０３、２０４の出力に各々連結される。ＰＭＯＳトランジスタ２０７、２０８のソースは電源電圧ＶＤＤと連結され、それらのドレインとゲートはクロスカップリングされて第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結される。ＮＭＯＳトランジスタ２０９、２１０のドレインとゲートはクロスカップリングされて第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結され、それらのソースは接地電圧ＶＳＳと連結される。ＮＭＯＳトランジスタ２１１、２１２のドレインは第３及び第４出力端子ＯＵＴ３、ＯＵＴ４に各々連結され、それらのソースは接地電圧ＶＳＳと連結され、そしてゲートはインバーター２０１、２０２の出力に各々連結される。
【００４１】
前述したような構成を有する本発明のレシーバ回路は次の通りに動作する。クロック信号ＣＬＫがローレベルである時に、１次増幅器１００内の一対のプリチャージトランジスタ１０１、１０２は全てターンオンされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２は電源電圧ＶＤＤにプリチャージされる。第１及び第２出力端子ＯＵＴ１、ＯＵＴ２がプリチャージされることによって、電源感知トランジスタ１０６、１０７がターンオンされて第１及び第２ノードＮ１、Ｎ２は（ＶＤＤ−Ｖｔｈ１０６）Ｖ（但し、Ｖｔｈ１０６はトランジスタ１０６のスレッショルド電圧）及び（ＶＤＤ−Ｖｔｈ１０７）Ｖ（但し、Ｖｔｈ１０７はトランジスタ１０７のスレッショルド電圧）に各々プリチャージされる。この際、一対のスイッチングトランジスタ１０８、１０９は全てターンオフされた状態なので、第１及び第３ノードＮ１、Ｎ３の間、そして第２及び第４ノードＮ２、Ｎ４の間は連結されない状態である。一方、基準電圧Ｖｒｅｆにより差動入力トランジスタ１１０がターンオン状態なので、第３ノードＮ３は接地電圧ＶＳＳに近接した水準の電圧に維持される。第１及び第２出力端子ＯＵＴ１、ＯＵＴ２がプリチャージされて１次増幅器１００からの差動信号ＯＵＴ１、ＯＵＴ２が全てハイレベルである時、２次増幅器２００内のインバーター２０３、２０４の出力は全てハイレベルなので第３及び第４出力端子ＯＵＴ３、ＯＵＴ４の差動信号Ｑ、ＱＢはフローティング（ｆｌｏａｔｉｎｇ）される。
【００４２】
クロック信号ＣＬＫがハイレベルに遷移する時に、一対のプリチャージトランジスタ１０１、１０２及び等化トランジスタ１０５はターンオフされ、一対の定電流源トランジスタ１０３、１０４はターンオンされる。よって、第１及び第２出力端子ＯＵＴ１、ＯＵＴ２は定電流源トランジスタ１０３、１０４を通じて提供される電流によりチャージされる。そして、第１及び第３ノードＮ１、Ｎ３の間、そして第２及び第４ノードＮ２、Ｎ４の間が連結されることにより、１次増幅器１００はデータ信号Ｄと基準電圧Ｖｒｅｆの差を感知及び増幅する動作を遂行する。
【００４３】
先ず、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより高い時の、１次増幅器１００の動作は次の通りである。この実施形態で基準電圧Ｖｒｅｆは１．４Ｖであり、データ信号Ｄは１．８Ｖから１．０Ｖの間で振れるものと仮定する。クロック信号ＣＬＫがハイレベルである時に、データ信号Ｄが基準電圧Ｖｒｅｆより高い１．８Ｖであれば、差動入力トランジスタ１１１のオン−抵抗は差動入力トランジスタ１１０のオン−抵抗より低い。だから、電圧感知トランジスタ１０７のソース端子（即ち、第２ノードＮ２）の電圧は電圧感知トランジスタ１０６のソース端子（即ち、第１ノードＮ１）の電圧より低くなる。その結果、差動信号ＩＱＢの電圧は差動信号ＩＱの電圧より低くなる。
【００４４】
一方、データ信号Ｄの電圧が基準電圧Ｖｒｅｆより低い１．０Ｖである時、差動入力トランジスタ１１１のオン−抵抗は差動入力トランジスタ１１０のオン−抵抗より高い。だから、電圧感知トランジスタ１０７のソース端子（即ち、第２ノードＮ２）の電圧は電圧感知トランジスタ１０６のソース端子（即ち、第１ノードＮ１）の電圧より高くなる。その結果、差動信号ＩＱＢの電圧は差動信号ＩＱの電圧より高くなる。
【００４５】
ここで、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、１次増幅器１００の動作を再び考察すると、クロック信号ＣＬＫがローレベルである時に、接地電圧ＶＳＳレベルを維持している第３ノードＮ３の電圧はスイッチングトランジスタ１０８がターンオンされることにより、所定のレベルまで上昇し、再び接地電圧ＶＳＳに下降する。この際、第３ノードＮ３の最大上昇電圧は大略０．５＊（ＶＤＤ−Ｖｔｈ）Ｖである。図１に示された従来技術と比較すると、従来の１次増幅器３０内の差動入力トランジスタ３９はクロック信号ＣＬＫがローレベルである時に、ターンオフされ、クロック信号ＣＬＫがハイレベルになることにより、ターンオンされる。多数個の差動入力トランジスタに共通に提供される基準電圧Ｖｒｅｆは差動入力トランジスタのドレイン端子が（ＶＤＤ−Ｖｔｈ）Ｖから０Ｖへディスチャージされる時に、結合容量によるキックバックノイズの影響を受けた。しかし、本発明の１次増幅器１００内の差動入力トランジスタ１１０のドレイン端子はクロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、最大０．５＊（ＶＤＤ−Ｖｔｈ）Ｖまで上昇し、再び０Ｖに落ちるので、従来技術のレシーバ回路に比べてキックバックノイズが半分に減少される。
【００４６】
図３はレシーバ回路に入力されるデータ信号Ｄの波形図であり、図４は図３に示されたデータ信号Ｄが図２に示された本発明のレシーバ回路に入力される時の、基準電圧Ｖｒｅｆの変化を示す波形図である。図５は図３に示されたデータ信号Ｄが図１に示された従来技術の前置増幅器を除外したレシーバ回路の１次増幅器に直接入力される時の、基準電圧Ｖｒｅｆの変化を示す波形図である。但し、図４及び図５は基準電圧Ｖｒｅｆが１６個のレシーバ回路に共通に提供される時の基準電圧Ｖｒｅｆ変化を示す。
【００４７】
図３に示されたデータ信号Ｄは最大１．２５Ｖから最小１．１５Ｖの間で振れる。外部から提供される基準電圧Ｖｒｅｆが１．２Ｖであり、図３に示されたようなデータ信号Ｄが図２に示された本発明のレシーバ回路に入力される時に、基準電圧Ｖｒｅｆは１．２４７６Ｖまで上昇する。即ち、基準電圧Ｖｒｅｆの最大変化量は１．２４７６Ｖ−１．２Ｖ＝０．０４７６Ｖである。一方、外部から提供される基準電圧Ｖｒｅｆが１．２Ｖであり、図３に示されたようなデータ信号Ｄが図１に示された従来技術のレシーバ回路に入力される時、基準電圧Ｖｒｅｆは１．１０５Ｖまで下降する。即ち、基準電圧Ｖｒｅｆの変化量は１．２Ｖ−１．０９８４Ｖ＝０．１０１６Ｖである。
【００４８】
以上のような比較で分かるように、本発明によるレシーバ回路の基準電圧の変化量０．０４７６Ｖは従来技術によるレシーバ回路の基準電圧の変化量０．１０１６Ｖに比べて半分程度に減少する。例えば、図３に示されたデータ信号Ｄが１．１５Ｖである時に、従来のレシーバ回路によると、基準電圧Ｖｒｅｆは１．２Ｖから１．０９８４Ｖへ下降する。その結果、データ信号Ｄの電圧が基準電圧Ｖｒｅｆ＝１．２Ｖに比べて低いと判別されなければならないことにも関わらず、データ信号Ｄの電圧が基準電圧Ｖｒｅｆ=１．２Ｖより高いと判別される。しかし、本発明のレシーバ回路による基準電圧Ｖｒｅｆの電圧範囲１．２３〜１．１８Ｖはデータ信号Ｄの電圧範囲１．２５〜１．１５Ｖより狭く、データ信号Ｄを常に正確に感知及び増幅することができる。
【００４９】
（第２の実施形態）
図６は図２に示されたレシーバ回路１０００を変形したレシーバ回路２０００を示している。図６に示されたレシーバ回路２００は１次増幅器１５０内の第３及び第４ノードＮ３、Ｎ４の間に非常に大きい抵抗値を有する抵抗１２０を連結したことを除いては、図２に示されたレシーバ回路１０００と同一である。図２及び図６で同一な構成要素の参照符号は同一であり、重複する部分に対する詳細な説明は省略する。
【００５０】
先ず、再び図２を参照すると、クロック信号ＣＬＫがローレベルである時に、データ信号Ｄの電圧が差動入力トランジスタ１１１のスレッショルド電圧より低いローレベルであれば、第４ノードＮ４はフローティングされる。その結果、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、データ信号Ｄの電圧が差動入力トランジスタ１１１のスレッショルド電圧より高いハイレベルに遷移すれば、差動入力トランジスタ１１１の結合容量により、データ信号Ｄの電圧レベルが変化されることができる。このような差動入力トランジスタ１１１の結合容量により、データ信号Ｄの電圧レベルが正確に感知されないことを防止するため、図６に示されたレシーバ回路２０００は抵抗１２０を付加的に含む。
【００５１】
非常に大きい値を有する抵抗１２０が第３及び第４ノードＮ３、Ｎ４の間に連結されることにより、差動入力トランジスタ１１１がターンオフされた状態で第４ノードＮ４はフローティングされず、接地電圧ＶＳＳと連結される。従って、前述のように、差動入力トランジスタ１１１のドレイン端子の最大上昇電圧は０．５＊（ＶＤＤ−Ｖｔｈ）Ｖになって結合容量によるデータ信号Ｄの電圧レベル変化を減少し得る。
【００５２】
（第３の実施形態）
図７は図２に示されたレシーバ回路１０００を変形したレシーバ回路３０００を示す図面である。図７に示されたレシーバ回路３０００は図２に示された一次増幅器内の第４ノードＮ４と接地電圧ＶＳＳとの間、及び第３ノードＮ３と接地電圧ＶＳＳとの間にＮＭＯＳトランジスタ３０１、３０２を各々連結した。ＮＭＯＳトランジスタ３０１、３０２のゲートは基準電圧Ｖｒｅｆとデータ信号Ｄに各々連結される。但し、ＮＭＯＳトランジスタ３０１、３０２の大きさは差動入力トランジスタ１１０、１１１のそれに比べて小さい。
【００５３】
このような構成を有するレシーバ回路３０００はデータ信号Ｄの電圧が差動入力トランジスタ１１１のスレッショルド電圧より低く、差動入力トランジスタ１１１がターンオフされる時に、ＮＭＯＳトランジスタ３０１を通じて第４ノードＮ４を接地電圧ＶＳＳと連結する。ＮＭＯＳトランジスタ３０２はクロック信号ＣＬＫがハイレベルである間、１次増幅器１７０の電圧感知トランジスタ１０６、１０７が感知動作を遂行する時に、電圧感知トランジスタ１０６、１０７のドレイン端子の電圧を同一にディスチャージするためのものである。
【００５４】
従って、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、差動入力トランジスタ１１１の結合容量によりデータ信号Ｄの電圧レベルが正確に感知されないことを防止することができる。
【００５５】
（第４の実施形態）
最近、半導体集積回路はさらに高集積化、低電圧動作化されている。したがって、差動入力トランジスタ１１０、１１１のゲートに印加される電圧レベルが低くなれば、第３及び第４ノードＮ３、Ｎ４がディスチャージされる速度は遅くなり、それによって、出力信号ＩＱ、ＩＱＢのセットアップ／ホールド時間（ｓｅｔｕｐ／ｈｏｌｄ ｔｉｍｅ）が長くなる。これは半導体集積回路の動作速度に大影響を及ぼす。
【００５６】
図８は図２に示された一次増幅器１００に一対のディスチャージトランジスタ４０１、４０２を付加した一次増幅器４００を含むレシーバ回路４０００を示している。図２及び図８で同一な構成要素の引出符号は同一であり、重複される部分に対する詳細な説明は省略する。
【００５７】
図８を参照すると、一次増幅器４００はクロック信号ＣＬＫを所定の時間遅延させて出力する遅延回路４０３と各々のゲートが遅延回路４０３からの遅延されたクロック信号と連結され、各々のドレインが第３ノードＮ３と連結され、そして各々のソースが接地電圧と連結された一対のディスチャージトランジスタ４０１、４０２を含む。
【００５８】
例えば、前記遅延回路４０３は複数のインバーター（図示せず）で構成されることができる。但し、インバーターの個数は偶数である。クロック信号ＣＬＫがローレベルである間、一対のディスチャージトランジスタ４０１、４０２はターンオフされる。クロック信号ＣＬＫがローレベルからハイレベルへ遷移した後に、遅延回路４０３の遅延時間が経過されれば、ディスチャージトランジスタ４０１、４０２がターンオンされる。したがって、第３及び第４ノードＮ３、Ｎ４の電圧レベルはディスチャージトランジスタ４０１、４０２が連結されない時より速くディスチャージされる。この結果、出力信号ＩＱ、ＩＱＢのセットアップ／ホールド時間を短縮させることができる。
【００５９】
一方、一次増幅器４００に遅延回路４０３を備えず、ディスチャージトランジスタ４０１、４０２のゲートをクロック信号ＣＬＫに直接連結する場合に、クロック信号ＣＬＫがローレベルからハイレベルへ遷移すると同時に、第３及び第４ノードＮ３、Ｎ４をディスチャージすることができる。
【００６０】
（第５の実施形態）
図９は図２に示された一次増幅器１００を変形した他の実施形態を示す図面である。図２及び図９で同一な構成要素の引出符号は同一であり、重複される部分に対する詳細な説明は省略する。
【００６１】
先の第４の実施形態において、製造工程上の誤差により一対の電圧感知トランジスタ１０６、１０７のスレッショルド電圧が完全に一致しない場合（すなわち、容量が互いに異なる場合）に、クロック信号ＣＬＫがローレベルからハイレベルへ遷移する時に、一対の電圧感知トランジスタ１０６、１０７の容量の差は差動入力トランジスタ１１０の結合容量を誘発する。これは結局、基準電圧Ｖｒｅｆを変化させるキックバックノイズを発生する。図９に示された第５の実施形態では上述の問題を防止するために、一対の電圧感知トランジスタと一対のスイッチングトランジスタの位置を換えて配列する。
【００６２】
図９を参照すると、一次増幅器４００は図２に示された一次増幅器１００と同一に一対のプリチャージトランジスタ１０１、１０２、一対の定電流源トランジスタ１０３、１０４及び等化トランジスタ１０５を含み、それらの連結関係も同一である。一次増幅器４００は上述のような構成要素の以外に、一対のスイッチングトランジスタ５０１、５０２、一対の電圧感知トランジスタ５０３、５０４、一対のディスチャージトランジスタ５０５、５０６及び一対の差動入力トランジスタ１１０、１１１を含む。この実施形態において、前記トランジスタ５０１−５０６は各々ＮＭＯＳトランジスタである。
【００６３】
一対のスイッチングトランジスタ５０１、５０２のドレインは第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それらのソースはノードＮ１１、Ｎ１２に各々連結され、そしてそれらのゲートはクロック信号ＣＬＫと連結される。
【００６４】
一対の電圧感知トランジスタ５０３、５０４のゲートとドレインはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結される。
【００６５】
一対のディスチャージトランジスタ５０５、５０６のゲートとドレインはクロスカップリングされて第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に各々連結され、それらのソースは接地電圧ＶＳＳと連結される。
【００６６】
一対の差動入力トランジスタ１１０、１１１のドレインは電圧感知トランジスタ５０３、５０４のソースに各々連結され、それらのソースは接地電圧ＶＳＳと連結される。
【００６７】
上述のような構成を有する一次増幅器５００の動作は次の通りである。先ず、クロック信号ＣＬＫがローレベルである時に、プリチャージトランジスタ１０１、１０２によって第１及び第２出力端子ＯＵＴ１、ＯＵＴ２が電源レベルにプリチャージされる。それによって、一対の電圧感知トランジスタ５０３、５０４とディスチャージトランジスタ５０５、５０６がターンオンされる。この時に、スイッチングトランジスタ５０１、５０２はターンオフされるので、ノードＮ１１、Ｎ１２は接地電圧ＶＳＳにプリチャージされる。
【００６８】
クロック信号ＣＬＫがローレベルからハイレベルへ遷移すれば、一対のスイッチングトランジスタ５０１、５０２がターンオンされてノードＮ１１、Ｎ１２にＶＤＤ−Ｖｔｈの電圧が供給される。電圧感知トランジスタ５０３、５０４は差動入力トランジスタ１１０、１１１に各々印加される信号Ｖｒｅｆ、Ｄの電圧差を感知及び増幅して差動信号ＩＱ、ＩＱＢを出力する。一方、クロック信号がローレベルからハイレベルへ遷移すると同時にノードＮ１１、Ｎ１２はディスチャージトランジスタ５０５、５０６によってディスチャージされる。
【００６９】
このような第５の実施形態によると、クロック信号ＣＬＫがローレベルである間、ノードＮ１１、Ｎ１２は接地電圧ＶＳＳにプリチャージされ、クロック信号ＣＬＫがハイレベルへ遷移した後にも、ノードＮ１１、Ｎ１２は接地電圧ＶＳＳレベルで大きく変換しないので、基準電圧Ｖｒｅｆに影響を及ぼさない。
【００７０】
例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことはよく理解できる。むしろ、本発明の範囲は多様な変形例及びそれと類似な構成を全部含むことができる。したがって、特許請求の範囲はそのような変形例及びそれと類似な構成を全部含むよう、広く解釈されるすべきものである。
【００７１】
【発明の効果】
以上のような本発明によると、差動入力トランジスタの結合容量による基準電圧のキックバックノイズを減少させることにより、レシーバ回路のデータ信号感知の精度が向上される。
【図面の簡単な説明】
【図１】同期ダイナミックランダムアクセスメモリに備えられるレシーバ回路の一例を示す図である。
【図２】本発明の望ましい第１の実施形態によるレシーバ回路の詳細な構成を示す図である。
【図３】レシーバ回路に入力されるデータ信号の波形図である。
【図４】図３に示されたデータ信号が図２に示された本発明のレシーバ回路に入力される時に、基準電圧の変化を示す波形図である。
【図５】図３に示されたデータ信号が図１に示された従来技術の前置増幅器を除外したレシーバ回路の１次増幅器に直接入力される時に、基準電圧の変化を示す波形図である。
【図６】第２の実施形態によるレシーバ回路を示す図である。
【図７】第３の実施形態によるレシーバ回路を示す図である。
【図８】第４の実施形態によるレシーバ回路を示す図である。
【図９】第５の実施形態によるレシーバ回路を示す図である。
【符号の説明】
１０００，２０００，３０００，４０００，５０００ レシーバ回路
１００，１５０，３００，４００，５００ １次増幅器
２００ ２次増幅器
Claims (12)
- クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路において、
クロック信号の第２区間の間、基準電圧と入力信号の電圧差を一次増幅して第１及び第２出力端子に出力する第１増幅器と、
前記第１及び第２出力端子からの一対の相補出力を二次増幅して前記第１及び第２出力信号を出力する第２増幅器を含み、
前記第１増幅器は、
前記クロック信号の第１区間の間、第１及び第２ノードをプリチャージする増幅回路と、
各々のゲートが前記クロック信号と連結され、各々のドレインが前記第１及び第２ノードに連結された一対のスイッチングトランジスタと、
各々のゲートが前記基準電圧及び前記入力信号に連結され、各々のドレインが前記スイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された第１及び第２差動入力トランジスタと、
ゲートが前記基準電圧と連結され、ドレインが前記第２差動入力トランジスタのドレインと連結され、そしてソースが前記接地電圧と連結された第１ディスチャージトランジスタと、
ゲートが前記入力信号と連結され、ドレインが前記第１差動入力トランジスタのドレインと連結され、そしてソースが前記接地電圧と連結された第２ディスチャージトランジスタとを含むことを特徴とするレシーバ回路。 - 前記クロック信号の前記第２区間の間、前記スイッチングトランジスタは前記第１及び第２ノードを前記一対の差動入力トランジスタのドレインに各々連結することを特徴とする請求項１に記載のレシーバ回路。
- 前記第１増幅器は、
前記クロック信号の前記第２区間の間、前記第１及び第２出力端子に定電流を供給する定電流源回路をさらに含み、
前記定電流源回路は、
各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて前記第１及び第２出力端子に各々連結される一対の定電流源トランジスタを含むことを特徴とする請求項１に記載のレシーバ回路。 - 前記増幅回路は、
各々のソースが電源電圧と連結され、各々のドレインが前記第１及び第２出力端子に連結され、そして各々のゲートが前記クロック信号と連結された一対のプリチャージトランジスタと、
各々のドレインとゲートがクロスカップリングされて前記第１及第２出力端子に連結され、各々のソースが前記第１及び第２ノードと連結された一対の電圧感知トランジスタとを含むことを特徴とする請求項１に記載のレシーバ回路。 - 前記クロック信号によって制御されるゲート及び前記第１及び第２出力端子の間に形成された電流通路を有する等化トランジスタをさらに含み、
前記等化トラジスタは前記クロック信号の前記第１区間の間、前記第１及び第２出力端子の電圧を同一にすることを特徴とする請求項１に記載のレシーバ回路。 - クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路において、
クロック信号の第２区間の間、基準電圧と入力信号の電圧差を一次増幅して第１及び第２出力端子に出力する第１増幅器と、
前記第１及び第２出力端子からの一対の相補出力を二次増幅して前記第１及び第２出力信号を出力する第２増幅器とを含み、
前記第１増幅器は、
前記クロック信号の第１区間の間、第１及び第２ノードをプリチャージする増幅回路と、
各々のゲートが前記クロック信号と連結され、各々のドレインが前記第１及び第２ノードに連結された一対のスイッチングトランジスタと、
各々のゲートが前記基準電圧及び前記入力信号と連結され、各々のドレインが前記スイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、
各々のゲートが前記クロック信号と連結され、各々のドレインが前記スイッチングトランジスタのソースに連結され、そして各々のソースが前記接地電圧と連結された一対のディスチャージトランジスタをさらに含み、
前記基準電圧は、変化量が入力信号の変化量に対応して設定されたことを特徴とするレシーバ回路。 - 前記クロック信号の前記第２区間の間、前記スイッチングトランジスタは前記第１及び第２ノードを前記一対の差動トランジスタのドレインに各々連結することを特徴とする請求項６に記載のレシーバ回路。
- 前記第１増幅器は、
前記クロック信号の前記第２区間の間、前記第１及び第２出力端子に定電流を供給する定電流源回路をさらに含むことを特徴とする請求項６に記載のレシーバ回路。 - 前記増幅回路は、
各々のソースが電源電圧と連結され、各々のドレインが前記第１及び第２出力端子に連結され、そして各々のゲートが前記クロック信号と連結された一対のプリチャージトランジスタと、
各々のドレインとゲートがクロスカップリングされて前記第１及び第２出力端子に連結され、各々のソースが前記第１及び第２ノードに連結された一対の電圧感知トランジスタとを含むことを特徴とする請求項６に記載のレシーバ回路。 - 前記クロック信号を所定の時間遅延させて出力する遅延回路をさらに含み、
前記ディスチャージトランジスタ各々のゲートは前記遅延されたクロック信号と連結されることを特徴とする請求項６に記載のレシーバ回路。 - クロック信号に同期されて入力信号を受け入れ、第１及び第２出力信号を出力するレシーバ回路において、
クロック信号の第２区間の間、基準電圧と入力信号の電圧差を一次増幅して第１及び第２出力端子に出力する第１増幅器と、
前記第１及び第２出力端子からの一対の相補出力を二次増幅して前記第１及び第２出力信号を出力する第２増幅器とを含み、
前記第１増幅器は、
各々のゲートが前記クロック信号と連結され、各々のソースが電源電圧と連結され、そして各々のドレインが前記第１及び第２出力端子に連結された一対のプリチャージトランジスタと、
各々のソースが前記電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて前記第１及び第２出力端子に連結された一対の定電流源トランジスタと、
各々のゲートが前記クロック信号と連結され、そして各々のドレインが前記第１及び第２出力端子に連結される一対のスイッチングトランジスタと、
各々のゲートがクロスカップリングされて前記第１及び第２出力端子に連結され、そして各々のドレインが前記一対のスイッチングトランジスタのソースに連結された一対の電圧感知トランジスタと、
各々のゲートが前記基準電圧及び前記入力信号に連結され、各々のドレインが前記一対の電圧感知トランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、
各々のゲートがクロスカップリングされて前記第１及び第２出力端子に連結され、各々のドレインが前記一対のスイッチングトランジスタのソースに連結され、そして各々のソースが前記接地電圧と連結された一対のディスチャージトランジスタとを含むことを特徴とするレシーバ回路。 - 前記クロック信号の第１区間の間、前記一対の電圧感知トランジスタ各々のドレイン端子が前記接地電圧にプリチャージされることを特徴とする請求項１１に記載のレシーバ回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20020001692 | 2002-01-11 | ||
| KR2002-001692 | 2002-01-11 | ||
| KR2002-003870 | 2002-01-23 | ||
| KR10-2002-0003870A KR100443643B1 (ko) | 2002-01-11 | 2002-01-23 | 반도체 집적 회로의 리시버 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273938A JP2003273938A (ja) | 2003-09-26 |
| JP4167905B2 true JP4167905B2 (ja) | 2008-10-22 |
Family
ID=26639571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003004749A Expired - Fee Related JP4167905B2 (ja) | 2002-01-11 | 2003-01-10 | 半導体集積回路のレシーバ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6744284B2 (ja) |
| JP (1) | JP4167905B2 (ja) |
| TW (1) | TWI271035B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825696B2 (en) * | 2001-06-27 | 2004-11-30 | Intel Corporation | Dual-stage comparator unit |
| JP3866111B2 (ja) * | 2002-01-18 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体集積回路及びバーンイン方法 |
| US6750679B1 (en) * | 2002-12-24 | 2004-06-15 | Sun Microsystems, Inc. | Clocked full-rail differential logic with sense amplifier and single-rail logic |
| JP3874733B2 (ja) * | 2003-02-28 | 2007-01-31 | 富士通株式会社 | 高速入力信号の受信回路 |
| US20050134355A1 (en) * | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
| KR100713907B1 (ko) * | 2005-06-10 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 장치의 라인 구동 회로 |
| US7865164B2 (en) * | 2007-09-27 | 2011-01-04 | Qualcomm Incorporated | Apparatus and methods for downconverting radio frequency signals |
| KR100915833B1 (ko) * | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리시버 |
| JP5807549B2 (ja) | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびａ／ｄ変換回路 |
| JP5942798B2 (ja) | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびａ／ｄ変換回路 |
| CN103812498B (zh) * | 2012-11-13 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 过驱动装置 |
| US8988129B2 (en) * | 2013-08-21 | 2015-03-24 | Freescale Semiconductor, Inc. | Level shifter with static precharge circuit |
| US9911471B1 (en) * | 2017-02-14 | 2018-03-06 | Micron Technology, Inc. | Input buffer circuit |
| US10211832B1 (en) * | 2017-12-05 | 2019-02-19 | Micron Technology, Inc. | Input buffer circuit |
| US11386036B2 (en) * | 2018-08-06 | 2022-07-12 | Texas Instruments Incorporated | Embedded universal serial bus 2 repeater |
| JP6978549B1 (ja) | 2020-06-23 | 2021-12-08 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 入力レシーバ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243685A (ja) | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 半導体装置 |
| EP0726578A1 (en) * | 1995-02-09 | 1996-08-14 | International Business Machines Corporation | Multiple reference sense amplifier |
| US5917758A (en) * | 1996-11-04 | 1999-06-29 | Micron Technology, Inc. | Adjustable output driver circuit |
| US5825209A (en) * | 1997-02-27 | 1998-10-20 | Rambus Inc. | Quadrature phase detector |
| KR100258362B1 (ko) | 1997-11-21 | 2000-06-01 | 김영환 | 반도체 소자의 기준전압 발생장치 |
| US6046612A (en) * | 1998-07-27 | 2000-04-04 | National Semiconductor Corporation | Self-resetting comparator circuit and method |
| KR100425474B1 (ko) * | 2001-11-21 | 2004-03-30 | 삼성전자주식회사 | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 |
-
2002
- 2002-08-07 TW TW091117797A patent/TWI271035B/zh not_active IP Right Cessation
- 2002-10-01 US US10/262,444 patent/US6744284B2/en not_active Expired - Lifetime
-
2003
- 2003-01-10 JP JP2003004749A patent/JP4167905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6744284B2 (en) | 2004-06-01 |
| JP2003273938A (ja) | 2003-09-26 |
| US20030132779A1 (en) | 2003-07-17 |
| TWI271035B (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4167905B2 (ja) | 半導体集積回路のレシーバ回路 | |
| US7479818B2 (en) | Sense amplifier flip flop | |
| US5977798A (en) | Low-latency small-swing clocked receiver | |
| US6717448B2 (en) | Data output method and data output circuit for applying reduced precharge level | |
| US7403045B2 (en) | Comparator circuit with reduced switching noise | |
| US7583110B2 (en) | High-speed, low-power input buffer for integrated circuit devices | |
| KR100560942B1 (ko) | Ｐｖｔ 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치 | |
| KR100190763B1 (ko) | 차동 증폭기 | |
| US20040008068A1 (en) | Flip-flop for high-speed operation | |
| KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
| US7102439B2 (en) | Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels | |
| US8856577B2 (en) | Semiconductor device having multiplexer | |
| US20050275461A1 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
| US6489809B2 (en) | Circuit for receiving and driving a clock-signal | |
| JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
| US8942053B2 (en) | Generating and amplifying differential signals | |
| US7518411B2 (en) | Data receiving apparatus using semi-dual reference voltage | |
| US6492836B2 (en) | Receiver immune to slope-reversal noise | |
| KR100443643B1 (ko) | 반도체 집적 회로의 리시버 회로 | |
| US6351155B1 (en) | High-speed sense amplifier capable of cascade connection | |
| KR100930400B1 (ko) | 차동 증폭기 및 이를 이용한 입력 회로 | |
| US6704242B2 (en) | Semiconductor integrated circuit | |
| KR100838367B1 (ko) | 이단 입력버퍼를 구비하는 반도체메모리소자 | |
| US6977530B1 (en) | Pulse shaper circuit for sense amplifier enable driver | |
| KR100365942B1 (ko) | 데이타출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070511 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070810 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |