JP4167905B2 - 半導体集積回路のレシーバ回路 - Google Patents
半導体集積回路のレシーバ回路 Download PDFInfo
- Publication number
- JP4167905B2 JP4167905B2 JP2003004749A JP2003004749A JP4167905B2 JP 4167905 B2 JP4167905 B2 JP 4167905B2 JP 2003004749 A JP2003004749 A JP 2003004749A JP 2003004749 A JP2003004749 A JP 2003004749A JP 4167905 B2 JP4167905 B2 JP 4167905B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transistors
- voltage
- clock signal
- output terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 8
- 230000008859 change Effects 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
- H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は半導体集積回路に関するものであり、より詳しくは外部から入力される信号を内部回路に伝達するための半導体集積回路のレシーバ回路(receiver circuit)に関するものである。
【0002】
【従来の技術】
レシーバ回路は半導体メモリ装置のような集積回路(Integrated Circuit:IC)内に設けられ、外部から集積回路に供給される信号を受信し、その受信された信号を内部信号に変換した後に、変換された内部信号を集積回路内の各回路ブロックに供給する。
【0003】
図1は同期ダイナミックランダムアクセスメモリ(Synchronous Dynamic Random Access Memory:SDRAM)に備えられるレシーバ回路の一例を示す図である。レシーバ回路1は前置増幅器(Pre−amplifier)10、1次増幅器30、及び2次増幅器50を含む。
【0004】
前置増幅器10は抵抗11、12と一対の差動入力トランジスタ13、14、及び制御トランジスタ15から構成される。一対の差動入力トランジスタ13、14のゲートには外部から入力されるデータ信号Dと基準電圧Vrefが各々連結される。制御トランジスタ15のゲートに印加されるバイアス電圧Vbiasが制御トランジスタ15をターンオンさせるのに充分にハイレベル(例えば、0.8V)である時に、差動入力トランジスタ13、14は差動増幅動作を遂行する。バイアス電圧Vbiasが充分にハイレベルである時に、データ信号Dと基準電圧Vrefとの差による一対の差動入力トランジスタ13、14のドレイン端子の電圧は前置増幅された差動信号PQB、PQとして各々出力される。
【0005】
1次増幅器30は一対のプリチャージトランジスタ31、32、一対の定電流源トランジスタ33、34、一対の等化(equalizer)トランジスタ35、36、一対の電圧感知トランジスタ37、38、一対の差動入力トランジスタ39、40、及び一対の制御トランジスタ41、42を含む。このような構成を有する1次増幅器30はクロック信号CLKがハイレベルである時に、前置増幅器10内の差動入力トランジスタ13、14のドレイン端子PQB、PQの電圧を差動入力トランジスタ39、40のゲート端子に各々受け入れて増幅し、電圧感知トランジスタ37、38のドレイン端子の電圧を1次増幅された差動信号IQ、IQBとして各々出力する。
【0006】
2次増幅器20は一対のキャパシタ51、52、一対のプリチャージトランジスタ53、54、一対の定電流源トランジスタ55、56、一対のインバーター57、58、一対の電圧感知トランジスタ59、60、及び一対の差動入力トランジスタ61、62を含む。このような構成を有する2次増幅器50は1次増幅器30からの出力信号IQB、IQを受け入れて増幅し、電圧感知トランジスタ59、60のドレイン端子の電圧を2次増幅された差動信号Q、QBとして各々出力する。2次増幅された差動信号Q、QBは半導体集積回路の内部回路に供給される。
【0007】
前述したような構成を有する従来のレシーバ回路1の動作は次の通りである。先ず、データ信号Dの電圧が基準電圧Vrefより高い時に、レシーバ回路1は次の通り動作する。データ信号Dの電圧が基準電圧Vrefより高い時に、前置増幅器10内の差動入力トランジスタ13のオン−抵抗(on−resistance)は差動入力トランジスタ14のオン−抵抗より大きくなる。その結果、差動入力トランジスタ13のドレイン端子の電圧は差動入力トランジスタ14のドレイン端子の電圧より低くなる。即ち、差動信号PQBの電圧が差動信号PQの電圧より低くなる。前置増幅器10からの差動信号PQBの電圧が差動信号PQの電圧より低い時に、1次増幅器30内の差動入力トランジスタ39のオン−抵抗は差動入力トランジスタ40のオン−抵抗より大きくなる。その結果、電圧感知トランジスタ37のドレイン端子IQの電圧はトランジスタ38のドレイン端子の電圧IQBより高くなる。即ち、差動信号IQの電圧が差動信号IQBの電圧より高くなる。1次増幅器30からの差動信号IQの電圧が差動信号IQBの電圧より高い時に、2次増幅器50内の差動入力トランジスタ61のオン−抵抗は差動入力トランジスタ62のオン−抵抗より小さくなる。その結果、電圧感知トランジスタ59のドレイン端子の電圧は電圧感知トランジスタ60のドレイン端子の電圧より低くなる。このように、データ信号Dの電圧が基準電圧Vrefより高い時に、差動信号Qの電圧は差動信号QBの電圧より高い。
【0008】
次に、データ信号Dの電圧が基準電圧Vrefより低い時に、レシーバ回路1は次の通り動作する。データ信号Dの電圧が基準電圧Vrefより低い時に、前置増幅器10内の差動入力トランジスタ13のオン−抵抗(on−resistance)は差動入力トランジスタ13のオン−抵抗より小さくなる。その結果、差動入力トランジスタ13のドレイン端子の電圧は差動入力トランジスタ14のドレイン端子の電圧より高くなる。即ち、差動信号PQBの電圧が差動信号PQの電圧より高くなる。前置増幅器10からの差動信号PQBの電圧が差動信号PQの電圧より高い時に、1次増幅器30内の差動入力トランジスタ39のオン−抵抗は差動入力トランジスタ40のオン−抵抗より小さくなる。その結果、電圧感知トランジスタ37のドレイン端子IQの電圧はトランジスタ38のドレイン端子の電圧IQBより小さくなる。即ち、差動信号IQの電圧が差動信号IQBの電圧より小さくなる。1次増幅器30からの差動信号IQの電圧が差動信号IQBの電圧より低い時に、2次増幅器50内の差動入力トランジスタ61のオン−抵抗は差動入力トランジスタ62のオン−抵抗より高くなる。その結果、電圧感知トランジスタ59のドレイン端子の電圧は電圧感知トランジスタ60のドレイン端子の電圧より高くなる。このように、データ信号Dの電圧が基準電圧Vrefより低い時に、差動信号Qの電圧は差動信号QBの電圧より低い。
【0009】
例えば、図1に示されたレシーバ回路1の前置増幅器10で差動入力トランジスタ14のゲートに印加される基準電圧Vrefが1.2Vである時に、差動入力トランジスタ13のゲートに印加されるデータ信号の電圧レベルは1.2V±0.4Vである。
【0010】
一方、NMOSトランジスタである制御トランジスタ15の飽和条件(saturation condition)は次の式1の通りである。
【0011】
【式1】
Vds≧(Vgs−Vth)
制御トランジスタ15のゲートに印加されるバイアス電圧(Vbias)が0.8Vであり、制御トランジスタ15のスレッショルド電圧(threshold voltage)Vthが0.4Vである時に、制御トランジスタ15のドレイン端子の電圧Vdsは次の式2の通りである。
【0012】
【式2】
Vds=0.8−0.4−△
ここで、△はオーバードライブ(over−drive)電圧であり、0.1Vを若干超える程度の電圧である。例えば、△が0.1Vである時に、Vdsは0.3Vである。したがって、式1のような飽和条件が満足されないので、制御トランジスタ15の安定された動作は保障されない。
【0013】
もしバイアス電圧Vbiasを0.8Vから0.7Vへ低めると、制御トランジスタ15はドレイン端子の電圧Vdsが0.3V以上である時に、Vds=(0.7−0.4)という状態によって飽和されるので、比較的安定された動作を保障することができる。しかし、バイアス電圧Vbiasを0.8Vから0.7Vへ低めるためには、制御トランジスタ15のサイズを増加しなければならず、それにより制御トランジスタ15の接合容量(junction capacitance)は増加する。接合容量が増加することによって、高い周波数で同相除去比(common mode rejection rate)が減少する。
【0014】
さらに、従来の前置増幅器10は所定レベルのバイアス電圧Vbiasが印加される時に、データ信号Dの入力と関係なく常に動作した。即ち、データ信号Dが入力されない状態でも、レシーバ回路1が動作して不要な電流消費があった。
【0015】
こうした問題点を解決するために、前置増幅器を使用しないレシーバ回路1が提案された。即ち、レシーバ回路1に前置増幅器10を構成せず、1次増幅器30内の一対の差動入力トランジスタ39、40のゲートに基準電圧Vrefとデータ信号Dを各々連結する。これはスイッチSW1〜SW4をオンさせ、ノードa〜dの連結を切ることによって達成される。
【0016】
この構成によると、クロック信号CLKがローレベルである時に、一対の制御トランジスタ41、42はターンオフされ、一対のプリチャージトランジスタ31、32によって一対の差動入力トランジスタ39、40のドレイン端子はVDD−Vth37(但し、Vth37は電圧感知トランジスタ37のスレッショルド電圧)VとVDD−Vth38(但し、Vth38は電圧感知トランジスタ38のスレッショルド電圧)Vにプリチャージされる。クロック信号CLKがハイレベルに遷移する時に、一対の制御トランジスタ41、42がターンオンされることによって、一対の差動入力トランジスタ39、40のドレイン端子の電圧は接地電圧(即ち、0V)に近接する。
【0017】
一方、基準電圧Vrefが提供される差動入力トランジスタ39のゲート端子とドレイン端子、及びゲート端子とソース端子との間には結合容量が存在する。
【0018】
一般的に、一つの半導体集積回路は多数の入力端子を有し、各々の入力端子には図1に示されたようなレシーバ回路1が連結される。基準電圧Vrefが多数のレシーバ回路に共通に提供される時に、基準電圧Vrefが提供される差動入力トランジスタの結合容量の総合は、差動入力トランジスタ39のドレイン端子がVDD−Vth37Vから0Vへディスチャージされる時に、基準電圧Vrefを低めるノイズとして作用する。こうしたノイズをいわゆる”キックバックノイズ”(kick−back noise)という。基準電圧Vrefを基準とする時、データ信号Dの振れ幅(swing width)が充分に大きければ、基準電圧Vrefが多少低くなっても、レシーバの動作には特別な影響を及ぼさない。しかし、データ信号Dの振れ幅が減少すると、従来のレシーバ回路はデータ信号Dのレベルを正確に感知することができない。
【0019】
【発明が解決しようとする課題】
本発明の目的はキックバックノイズを減少させることによりデータ信号の感知精度が向上されたレシーバ回路を提供することである。
【0020】
【課題を解決するための手段】
前述した目的を解決するために本発明の一特徴によると、クロック信号に同期されて入力信号を受け入れ、第1及び第2出力信号を出力するレシーバ回路は、クロック信号の第2区間中基準電圧と入力信号の電圧差を1次増幅して、第1及び第2出力端子に出力する第1増幅器及び第1及び第2出力端子からの一対の相補出力を2次増幅して第1及び第2出力信号を出力する第2増幅器を含む。特に、第1増幅器は、クロック信号の第1区間の間、第1及び第2ノードをプリチャージし、クロック信号の第2区間の間、第1及び第2ノードの電圧差を増幅する増幅回路、各々のゲートがクロック信号と連結され、各々のドレインが第1及び第2ノードに連結された一対のスイッチングトランジスタ、そして各々のゲートが基準電圧及び入力信号と連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタを含む。スイッチングトランジスタと差動入力トランジスタは各々NMOSトランジスタである。
【0021】
クロック信号の第2区間中、スイッチングトランジスタは第1及び第2ノードを一対の差動入力トランジスタのドレインに各々連結する。
【0022】
第1増幅器は、クロック信号の第2区間の間、第1及び第2出力端子に定電流を供給する定電流源回路をさらに含み、定電流源回路は、各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて第1及び第2出力端子に各々連結される一対の定電流源トランジスタで構成される。定電流源トランジスタは各々PMOSトランジスタである。
【0023】
増幅回路は、各々のソースが電源電圧と連結され、各々のドレインが第1及び第2出力端子に連結され、そして各々のゲートがクロック信号と連結された一対のプリチャージトランジスタ及び各々のドレインとゲートがクロスカップリングされて第1及び第2出力端子に連結され、各々のソースが第1及び第2ノードと連結された一対の電圧感知トランジスタから構成される。プリチャージトランジスタは各々PMOSトランジスタであり、一対の電圧感知トランジスタは各々NMOSトランジスタである。
【0024】
本発明に他の特徴によると、クロック信号に同期されて入力信号を受け入れ、第1及び第2出力信号を出力するレシーバ回路は、クロック信号の第2区間の間、基準電圧と入力信号の電圧差を1次増幅して第1及び第2出力端子に出力する第1増幅器と、第1及び第2出力端子からの一対の相補出力を2次増幅して第1及び第2出力信号を出力する第2増幅器とを含む。特に第1増幅器は、クロック信号の第1区間の間、第1及び第2ノードをプリチャージし、第1及び第2ノードの電圧差を増幅して第1及び第2出力端子に出力する増幅回路と、各々のゲートがクロック信号と連結され、各々のドレインが第1及び第2ノードに連結された一対のスイッチングトランジスタと、各々のゲートが基準電圧及び入力信号と連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、一対の差動入力トランジスタのドレイン端子の間に連結された抵抗とを含む。
【0025】
クロック信号の第2区間の間、スイッチングトランジスタは第1及び第2ノードを一対の差動入力トランジスタのドレインに各々連結する。
【0026】
第1増幅器は、クロック信号の第2区間の間、第1及び第2出力端子に定電流を供給する定電流源回路をさらに含み、定電流源回路は、各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて第1及び第2出力端子に各々連結される一対の定電流源トランジスタで構成される。
【0027】
増幅回路は、各々のソースが電源電圧と連結され、各々のドレインが第1及び第2出力端子に連結され、そして各々のゲートがクロック信号と連結された一対のプリチャージトランジスタと、各々のドレインとゲートがクロスカップリングされて第1及び第2出力端子に連結され、各々のソースが第1及び第2ノードと連結された一対の電圧感知トランジスタとを含む。
【0028】
本発明の又他の特徴によると、クロック信号に同期されて入力信号を受け入れ、第1及び第2出力信号を出力するレシーバ回路は、クロック信号の第2区間の間、基準電圧と入力信号の電圧差を1次増幅して第1及び第2出力端子に出力する第1増幅器と、第1及び第2出力端子からの一対の相補出力を2次増幅して第1及び第2出力信号を出力する第2増幅器とを含む。特に、第1増幅器は、クロック信号の第1区間の間、第1及び第2ノードをプリチャージし、クロック信号の第2区間の間、第1及び第2ノードの電圧差を増幅する増幅回路と、各々のゲートがクロック信号と連結され、各々のドレインが第1及び第2ノードに連結された一対のスイッチングトランジスタと、各々のゲートが基準電圧及び入力信号に連結され、各々のドレインがスイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された第1及び第2差動入力トランジスタと、ゲートが基準電圧と連結され、ドレインが前記第2差動入力トランジスタのソースと連結され、そしてソースが前記接地電圧と連結された第1ディスチャージトランジスタと、ゲートが前記入力信号と連結され、ドレインが前記第1差動入力トランジスタのソースと連結され、そしてソースが前記接地電圧と連結された第2ディスチャージトランジスタとを含む。前記クロック信号の第2区間間、スイッチングトランジスタは前記第1及び第2ノードを前記一対の差動入力トランジスタのドレインに各々連結される。
【0029】
本発明のレシーバ回路は、クロック信号がローレベルである間、基準電圧とデータ信号を各々受け入れる一対の差動入力トランジスタのドレイン端子を接地電圧と連結することによって、クロック信号がハイレベルに遷移する時に、一対の差動入力トランジスタの結合容量によるキックバックノイズを減少させる。
【0030】
【発明の実施の形態】
以下、本発明の望ましい実施形態を添付した図面を参照して詳細に説明する。
【0031】
(第1の実施形態)
図2は本発明の望ましい第1の実施形態によるレシーバ回路の詳細な構成を示す図面である。図2を参照すると、本発明のレシーバ回路は基準電圧Vrefと入力信号Dの差を1次増幅する1次増幅器100と1次増幅器100からの差動信号IQ、IQBを受け入れて2次増幅する2次増幅器200を含む。
【0032】
1次増幅器100は一対のプリチャージトランジスタ101、102、一対の定電流源トランジスタ103、104、等化(equalizer)トランジスタ105、一対の電圧感知トランジスタ106、107、一対のスイッチングトランジスタ108、109、及び一対の差動入力トランジスタ110、111を含む。
【0033】
一対のプリチャージトランジスタ101、102各々はPMOSトランジスタで構成される。プリチャージトランジスタ101、102のソースは電源電圧VDDと連結され、それらのドレインは第1及び第2出力端子OUT1、OUT2に各々連結され、そしてそれらのゲートはクロック信号CLKと連結される。
【0034】
一対の定電流源トランジスタ103、104各々はPMOSトランジスタで構成される。定電流源トランジスタ103、104のソースは電源電圧VDDと連結され、それらのドレインとゲートはクロスカップリングされて第1及び第2出力端子OUT1、OUT2に各々連結される。
【0035】
等化トランジスタ105はPMOSトランジスタで構成され、それのドレインとソースは第1及び第2出力端子OUT1、OUT2に各々連結され、それのゲートはクロック信号CLKと連結される。
【0036】
一対の電圧感知トランジスタ106、107各々はNMOSトランジスタで構成される。電圧感知トランジスタ106、107のドレインとゲートはクロスカップリングされて第1及び第2出力端子OUT1、OUT2に各々連結され、それらのソースは第1及び第2ノードN1、N2に各々連結される。
【0037】
一対のスイッチングトランジスタ108、109各々はNMOSトランジスタで構成される。スイッチングトランジスタ108、109のドレインドレインは第1及び第2ノードN1、N2に各々連結され、それらのソースは第3及び第4ノードN3、N4に各々連結され、そしてそれらのゲートはクロック信号CLKと連結される。
【0038】
一対の差動入力トランジスタ110、111各々はNMOSトランジスタで構成される。差動入力トランジスタ110、111のドレインは第3及び第4ノードN3、N4に各々連結され、それらのソースは接地電圧と連結され、そしてそれらのゲートは基準電圧Vrefとデータ信号Dに各々連結される。
【0039】
第1及び第2出力端子OUT1、OUT2からの一対の差動信号IQ、IQBは2次増幅器200に提供される。
【0040】
2次増幅器200はインバーター201−204、PMOSトランジスタ205−208及びNMOSトランジスタ209−212を含む。インバーター201、202は第1及び第2出力端子OUT1、OUT2からの一対の差動信号IQ、IQBを各々受け入れる。インバーター203はインバーター202の出力を受け入れ、インバーター204はインバーター201の出力を受け入れる。PMOSトランジスタ205、206のソースは電源電圧VDDと連結され、それらのドレインは第3及び第4出力端子OUT3、OUT4に各々連結され、それらのゲートはインバーター203、204の出力に各々連結される。PMOSトランジスタ207、208のソースは電源電圧VDDと連結され、それらのドレインとゲートはクロスカップリングされて第3及び第4出力端子OUT3、OUT4に各々連結される。NMOSトランジスタ209、210のドレインとゲートはクロスカップリングされて第3及び第4出力端子OUT3、OUT4に各々連結され、それらのソースは接地電圧VSSと連結される。NMOSトランジスタ211、212のドレインは第3及び第4出力端子OUT3、OUT4に各々連結され、それらのソースは接地電圧VSSと連結され、そしてゲートはインバーター201、202の出力に各々連結される。
【0041】
前述したような構成を有する本発明のレシーバ回路は次の通りに動作する。クロック信号CLKがローレベルである時に、1次増幅器100内の一対のプリチャージトランジスタ101、102は全てターンオンされて第1及び第2出力端子OUT1、OUT2は電源電圧VDDにプリチャージされる。第1及び第2出力端子OUT1、OUT2がプリチャージされることによって、電源感知トランジスタ106、107がターンオンされて第1及び第2ノードN1、N2は(VDD−Vth106)V(但し、Vth106はトランジスタ106のスレッショルド電圧)及び(VDD−Vth107)V(但し、Vth107はトランジスタ107のスレッショルド電圧)に各々プリチャージされる。この際、一対のスイッチングトランジスタ108、109は全てターンオフされた状態なので、第1及び第3ノードN1、N3の間、そして第2及び第4ノードN2、N4の間は連結されない状態である。一方、基準電圧Vrefにより差動入力トランジスタ110がターンオン状態なので、第3ノードN3は接地電圧VSSに近接した水準の電圧に維持される。第1及び第2出力端子OUT1、OUT2がプリチャージされて1次増幅器100からの差動信号OUT1、OUT2が全てハイレベルである時、2次増幅器200内のインバーター203、204の出力は全てハイレベルなので第3及び第4出力端子OUT3、OUT4の差動信号Q、QBはフローティング(floating)される。
【0042】
クロック信号CLKがハイレベルに遷移する時に、一対のプリチャージトランジスタ101、102及び等化トランジスタ105はターンオフされ、一対の定電流源トランジスタ103、104はターンオンされる。よって、第1及び第2出力端子OUT1、OUT2は定電流源トランジスタ103、104を通じて提供される電流によりチャージされる。そして、第1及び第3ノードN1、N3の間、そして第2及び第4ノードN2、N4の間が連結されることにより、1次増幅器100はデータ信号Dと基準電圧Vrefの差を感知及び増幅する動作を遂行する。
【0043】
先ず、データ信号Dの電圧が基準電圧Vrefより高い時の、1次増幅器100の動作は次の通りである。この実施形態で基準電圧Vrefは1.4Vであり、データ信号Dは1.8Vから1.0Vの間で振れるものと仮定する。クロック信号CLKがハイレベルである時に、データ信号Dが基準電圧Vrefより高い1.8Vであれば、差動入力トランジスタ111のオン−抵抗は差動入力トランジスタ110のオン−抵抗より低い。だから、電圧感知トランジスタ107のソース端子(即ち、第2ノードN2)の電圧は電圧感知トランジスタ106のソース端子(即ち、第1ノードN1)の電圧より低くなる。その結果、差動信号IQBの電圧は差動信号IQの電圧より低くなる。
【0044】
一方、データ信号Dの電圧が基準電圧Vrefより低い1.0Vである時、差動入力トランジスタ111のオン−抵抗は差動入力トランジスタ110のオン−抵抗より高い。だから、電圧感知トランジスタ107のソース端子(即ち、第2ノードN2)の電圧は電圧感知トランジスタ106のソース端子(即ち、第1ノードN1)の電圧より高くなる。その結果、差動信号IQBの電圧は差動信号IQの電圧より高くなる。
【0045】
ここで、クロック信号CLKがローレベルからハイレベルへ遷移する時に、1次増幅器100の動作を再び考察すると、クロック信号CLKがローレベルである時に、接地電圧VSSレベルを維持している第3ノードN3の電圧はスイッチングトランジスタ108がターンオンされることにより、所定のレベルまで上昇し、再び接地電圧VSSに下降する。この際、第3ノードN3の最大上昇電圧は大略0.5*(VDD−Vth)Vである。図1に示された従来技術と比較すると、従来の1次増幅器30内の差動入力トランジスタ39はクロック信号CLKがローレベルである時に、ターンオフされ、クロック信号CLKがハイレベルになることにより、ターンオンされる。多数個の差動入力トランジスタに共通に提供される基準電圧Vrefは差動入力トランジスタのドレイン端子が(VDD−Vth)Vから0Vへディスチャージされる時に、結合容量によるキックバックノイズの影響を受けた。しかし、本発明の1次増幅器100内の差動入力トランジスタ110のドレイン端子はクロック信号CLKがローレベルからハイレベルへ遷移する時に、最大0.5*(VDD−Vth)Vまで上昇し、再び0Vに落ちるので、従来技術のレシーバ回路に比べてキックバックノイズが半分に減少される。
【0046】
図3はレシーバ回路に入力されるデータ信号Dの波形図であり、図4は図3に示されたデータ信号Dが図2に示された本発明のレシーバ回路に入力される時の、基準電圧Vrefの変化を示す波形図である。図5は図3に示されたデータ信号Dが図1に示された従来技術の前置増幅器を除外したレシーバ回路の1次増幅器に直接入力される時の、基準電圧Vrefの変化を示す波形図である。但し、図4及び図5は基準電圧Vrefが16個のレシーバ回路に共通に提供される時の基準電圧Vref変化を示す。
【0047】
図3に示されたデータ信号Dは最大1.25Vから最小1.15Vの間で振れる。外部から提供される基準電圧Vrefが1.2Vであり、図3に示されたようなデータ信号Dが図2に示された本発明のレシーバ回路に入力される時に、基準電圧Vrefは1.2476Vまで上昇する。即ち、基準電圧Vrefの最大変化量は1.2476V−1.2V=0.0476Vである。一方、外部から提供される基準電圧Vrefが1.2Vであり、図3に示されたようなデータ信号Dが図1に示された従来技術のレシーバ回路に入力される時、基準電圧Vrefは1.105Vまで下降する。即ち、基準電圧Vrefの変化量は1.2V−1.0984V=0.1016Vである。
【0048】
以上のような比較で分かるように、本発明によるレシーバ回路の基準電圧の変化量0.0476Vは従来技術によるレシーバ回路の基準電圧の変化量0.1016Vに比べて半分程度に減少する。例えば、図3に示されたデータ信号Dが1.15Vである時に、従来のレシーバ回路によると、基準電圧Vrefは1.2Vから1.0984Vへ下降する。その結果、データ信号Dの電圧が基準電圧Vref=1.2Vに比べて低いと判別されなければならないことにも関わらず、データ信号Dの電圧が基準電圧Vref=1.2Vより高いと判別される。しかし、本発明のレシーバ回路による基準電圧Vrefの電圧範囲1.23〜1.18Vはデータ信号Dの電圧範囲1.25〜1.15Vより狭く、データ信号Dを常に正確に感知及び増幅することができる。
【0049】
(第2の実施形態)
図6は図2に示されたレシーバ回路1000を変形したレシーバ回路2000を示している。図6に示されたレシーバ回路200は1次増幅器150内の第3及び第4ノードN3、N4の間に非常に大きい抵抗値を有する抵抗120を連結したことを除いては、図2に示されたレシーバ回路1000と同一である。図2及び図6で同一な構成要素の参照符号は同一であり、重複する部分に対する詳細な説明は省略する。
【0050】
先ず、再び図2を参照すると、クロック信号CLKがローレベルである時に、データ信号Dの電圧が差動入力トランジスタ111のスレッショルド電圧より低いローレベルであれば、第4ノードN4はフローティングされる。その結果、クロック信号CLKがローレベルからハイレベルへ遷移する時に、データ信号Dの電圧が差動入力トランジスタ111のスレッショルド電圧より高いハイレベルに遷移すれば、差動入力トランジスタ111の結合容量により、データ信号Dの電圧レベルが変化されることができる。このような差動入力トランジスタ111の結合容量により、データ信号Dの電圧レベルが正確に感知されないことを防止するため、図6に示されたレシーバ回路2000は抵抗120を付加的に含む。
【0051】
非常に大きい値を有する抵抗120が第3及び第4ノードN3、N4の間に連結されることにより、差動入力トランジスタ111がターンオフされた状態で第4ノードN4はフローティングされず、接地電圧VSSと連結される。従って、前述のように、差動入力トランジスタ111のドレイン端子の最大上昇電圧は0.5*(VDD−Vth)Vになって結合容量によるデータ信号Dの電圧レベル変化を減少し得る。
【0052】
(第3の実施形態)
図7は図2に示されたレシーバ回路1000を変形したレシーバ回路3000を示す図面である。図7に示されたレシーバ回路3000は図2に示された一次増幅器内の第4ノードN4と接地電圧VSSとの間、及び第3ノードN3と接地電圧VSSとの間にNMOSトランジスタ301、302を各々連結した。NMOSトランジスタ301、302のゲートは基準電圧Vrefとデータ信号Dに各々連結される。但し、NMOSトランジスタ301、302の大きさは差動入力トランジスタ110、111のそれに比べて小さい。
【0053】
このような構成を有するレシーバ回路3000はデータ信号Dの電圧が差動入力トランジスタ111のスレッショルド電圧より低く、差動入力トランジスタ111がターンオフされる時に、NMOSトランジスタ301を通じて第4ノードN4を接地電圧VSSと連結する。NMOSトランジスタ302はクロック信号CLKがハイレベルである間、1次増幅器170の電圧感知トランジスタ106、107が感知動作を遂行する時に、電圧感知トランジスタ106、107のドレイン端子の電圧を同一にディスチャージするためのものである。
【0054】
従って、クロック信号CLKがローレベルからハイレベルへ遷移する時に、差動入力トランジスタ111の結合容量によりデータ信号Dの電圧レベルが正確に感知されないことを防止することができる。
【0055】
(第4の実施形態)
最近、半導体集積回路はさらに高集積化、低電圧動作化されている。したがって、差動入力トランジスタ110、111のゲートに印加される電圧レベルが低くなれば、第3及び第4ノードN3、N4がディスチャージされる速度は遅くなり、それによって、出力信号IQ、IQBのセットアップ/ホールド時間(setup/hold time)が長くなる。これは半導体集積回路の動作速度に大影響を及ぼす。
【0056】
図8は図2に示された一次増幅器100に一対のディスチャージトランジスタ401、402を付加した一次増幅器400を含むレシーバ回路4000を示している。図2及び図8で同一な構成要素の引出符号は同一であり、重複される部分に対する詳細な説明は省略する。
【0057】
図8を参照すると、一次増幅器400はクロック信号CLKを所定の時間遅延させて出力する遅延回路403と各々のゲートが遅延回路403からの遅延されたクロック信号と連結され、各々のドレインが第3ノードN3と連結され、そして各々のソースが接地電圧と連結された一対のディスチャージトランジスタ401、402を含む。
【0058】
例えば、前記遅延回路403は複数のインバーター(図示せず)で構成されることができる。但し、インバーターの個数は偶数である。クロック信号CLKがローレベルである間、一対のディスチャージトランジスタ401、402はターンオフされる。クロック信号CLKがローレベルからハイレベルへ遷移した後に、遅延回路403の遅延時間が経過されれば、ディスチャージトランジスタ401、402がターンオンされる。したがって、第3及び第4ノードN3、N4の電圧レベルはディスチャージトランジスタ401、402が連結されない時より速くディスチャージされる。この結果、出力信号IQ、IQBのセットアップ/ホールド時間を短縮させることができる。
【0059】
一方、一次増幅器400に遅延回路403を備えず、ディスチャージトランジスタ401、402のゲートをクロック信号CLKに直接連結する場合に、クロック信号CLKがローレベルからハイレベルへ遷移すると同時に、第3及び第4ノードN3、N4をディスチャージすることができる。
【0060】
(第5の実施形態)
図9は図2に示された一次増幅器100を変形した他の実施形態を示す図面である。図2及び図9で同一な構成要素の引出符号は同一であり、重複される部分に対する詳細な説明は省略する。
【0061】
先の第4の実施形態において、製造工程上の誤差により一対の電圧感知トランジスタ106、107のスレッショルド電圧が完全に一致しない場合(すなわち、容量が互いに異なる場合)に、クロック信号CLKがローレベルからハイレベルへ遷移する時に、一対の電圧感知トランジスタ106、107の容量の差は差動入力トランジスタ110の結合容量を誘発する。これは結局、基準電圧Vrefを変化させるキックバックノイズを発生する。図9に示された第5の実施形態では上述の問題を防止するために、一対の電圧感知トランジスタと一対のスイッチングトランジスタの位置を換えて配列する。
【0062】
図9を参照すると、一次増幅器400は図2に示された一次増幅器100と同一に一対のプリチャージトランジスタ101、102、一対の定電流源トランジスタ103、104及び等化トランジスタ105を含み、それらの連結関係も同一である。一次増幅器400は上述のような構成要素の以外に、一対のスイッチングトランジスタ501、502、一対の電圧感知トランジスタ503、504、一対のディスチャージトランジスタ505、506及び一対の差動入力トランジスタ110、111を含む。この実施形態において、前記トランジスタ501−506は各々NMOSトランジスタである。
【0063】
一対のスイッチングトランジスタ501、502のドレインは第1及び第2出力端子OUT1、OUT2に各々連結され、それらのソースはノードN11、N12に各々連結され、そしてそれらのゲートはクロック信号CLKと連結される。
【0064】
一対の電圧感知トランジスタ503、504のゲートとドレインはクロスカップリングされて第1及び第2出力端子OUT1、OUT2に各々連結される。
【0065】
一対のディスチャージトランジスタ505、506のゲートとドレインはクロスカップリングされて第1及び第2出力端子OUT1、OUT2に各々連結され、それらのソースは接地電圧VSSと連結される。
【0066】
一対の差動入力トランジスタ110、111のドレインは電圧感知トランジスタ503、504のソースに各々連結され、それらのソースは接地電圧VSSと連結される。
【0067】
上述のような構成を有する一次増幅器500の動作は次の通りである。先ず、クロック信号CLKがローレベルである時に、プリチャージトランジスタ101、102によって第1及び第2出力端子OUT1、OUT2が電源レベルにプリチャージされる。それによって、一対の電圧感知トランジスタ503、504とディスチャージトランジスタ505、506がターンオンされる。この時に、スイッチングトランジスタ501、502はターンオフされるので、ノードN11、N12は接地電圧VSSにプリチャージされる。
【0068】
クロック信号CLKがローレベルからハイレベルへ遷移すれば、一対のスイッチングトランジスタ501、502がターンオンされてノードN11、N12にVDD−Vthの電圧が供給される。電圧感知トランジスタ503、504は差動入力トランジスタ110、111に各々印加される信号Vref、Dの電圧差を感知及び増幅して差動信号IQ、IQBを出力する。一方、クロック信号がローレベルからハイレベルへ遷移すると同時にノードN11、N12はディスチャージトランジスタ505、506によってディスチャージされる。
【0069】
このような第5の実施形態によると、クロック信号CLKがローレベルである間、ノードN11、N12は接地電圧VSSにプリチャージされ、クロック信号CLKがハイレベルへ遷移した後にも、ノードN11、N12は接地電圧VSSレベルで大きく変換しないので、基準電圧Vrefに影響を及ぼさない。
【0070】
例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことはよく理解できる。むしろ、本発明の範囲は多様な変形例及びそれと類似な構成を全部含むことができる。したがって、特許請求の範囲はそのような変形例及びそれと類似な構成を全部含むよう、広く解釈されるすべきものである。
【0071】
【発明の効果】
以上のような本発明によると、差動入力トランジスタの結合容量による基準電圧のキックバックノイズを減少させることにより、レシーバ回路のデータ信号感知の精度が向上される。
【図面の簡単な説明】
【図1】同期ダイナミックランダムアクセスメモリに備えられるレシーバ回路の一例を示す図である。
【図2】本発明の望ましい第1の実施形態によるレシーバ回路の詳細な構成を示す図である。
【図3】レシーバ回路に入力されるデータ信号の波形図である。
【図4】図3に示されたデータ信号が図2に示された本発明のレシーバ回路に入力される時に、基準電圧の変化を示す波形図である。
【図5】図3に示されたデータ信号が図1に示された従来技術の前置増幅器を除外したレシーバ回路の1次増幅器に直接入力される時に、基準電圧の変化を示す波形図である。
【図6】第2の実施形態によるレシーバ回路を示す図である。
【図7】第3の実施形態によるレシーバ回路を示す図である。
【図8】第4の実施形態によるレシーバ回路を示す図である。
【図9】第5の実施形態によるレシーバ回路を示す図である。
【符号の説明】
1000,2000,3000,4000,5000 レシーバ回路
100,150,300,400,500 1次増幅器
200 2次増幅器
Claims (12)
- クロック信号に同期されて入力信号を受け入れ、第1及び第2出力信号を出力するレシーバ回路において、
クロック信号の第2区間の間、基準電圧と入力信号の電圧差を一次増幅して第1及び第2出力端子に出力する第1増幅器と、
前記第1及び第2出力端子からの一対の相補出力を二次増幅して前記第1及び第2出力信号を出力する第2増幅器を含み、
前記第1増幅器は、
前記クロック信号の第1区間の間、第1及び第2ノードをプリチャージする増幅回路と、
各々のゲートが前記クロック信号と連結され、各々のドレインが前記第1及び第2ノードに連結された一対のスイッチングトランジスタと、
各々のゲートが前記基準電圧及び前記入力信号に連結され、各々のドレインが前記スイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された第1及び第2差動入力トランジスタと、
ゲートが前記基準電圧と連結され、ドレインが前記第2差動入力トランジスタのドレインと連結され、そしてソースが前記接地電圧と連結された第1ディスチャージトランジスタと、
ゲートが前記入力信号と連結され、ドレインが前記第1差動入力トランジスタのドレインと連結され、そしてソースが前記接地電圧と連結された第2ディスチャージトランジスタとを含むことを特徴とするレシーバ回路。 - 前記クロック信号の前記第2区間の間、前記スイッチングトランジスタは前記第1及び第2ノードを前記一対の差動入力トランジスタのドレインに各々連結することを特徴とする請求項1に記載のレシーバ回路。
- 前記第1増幅器は、
前記クロック信号の前記第2区間の間、前記第1及び第2出力端子に定電流を供給する定電流源回路をさらに含み、
前記定電流源回路は、
各々のソースが電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて前記第1及び第2出力端子に各々連結される一対の定電流源トランジスタを含むことを特徴とする請求項1に記載のレシーバ回路。 - 前記増幅回路は、
各々のソースが電源電圧と連結され、各々のドレインが前記第1及び第2出力端子に連結され、そして各々のゲートが前記クロック信号と連結された一対のプリチャージトランジスタと、
各々のドレインとゲートがクロスカップリングされて前記第1及第2出力端子に連結され、各々のソースが前記第1及び第2ノードと連結された一対の電圧感知トランジスタとを含むことを特徴とする請求項1に記載のレシーバ回路。 - 前記クロック信号によって制御されるゲート及び前記第1及び第2出力端子の間に形成された電流通路を有する等化トランジスタをさらに含み、
前記等化トラジスタは前記クロック信号の前記第1区間の間、前記第1及び第2出力端子の電圧を同一にすることを特徴とする請求項1に記載のレシーバ回路。 - クロック信号に同期されて入力信号を受け入れ、第1及び第2出力信号を出力するレシーバ回路において、
クロック信号の第2区間の間、基準電圧と入力信号の電圧差を一次増幅して第1及び第2出力端子に出力する第1増幅器と、
前記第1及び第2出力端子からの一対の相補出力を二次増幅して前記第1及び第2出力信号を出力する第2増幅器とを含み、
前記第1増幅器は、
前記クロック信号の第1区間の間、第1及び第2ノードをプリチャージする増幅回路と、
各々のゲートが前記クロック信号と連結され、各々のドレインが前記第1及び第2ノードに連結された一対のスイッチングトランジスタと、
各々のゲートが前記基準電圧及び前記入力信号と連結され、各々のドレインが前記スイッチングトランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、
各々のゲートが前記クロック信号と連結され、各々のドレインが前記スイッチングトランジスタのソースに連結され、そして各々のソースが前記接地電圧と連結された一対のディスチャージトランジスタをさらに含み、
前記基準電圧は、変化量が入力信号の変化量に対応して設定されたことを特徴とするレシーバ回路。 - 前記クロック信号の前記第2区間の間、前記スイッチングトランジスタは前記第1及び第2ノードを前記一対の差動トランジスタのドレインに各々連結することを特徴とする請求項6に記載のレシーバ回路。
- 前記第1増幅器は、
前記クロック信号の前記第2区間の間、前記第1及び第2出力端子に定電流を供給する定電流源回路をさらに含むことを特徴とする請求項6に記載のレシーバ回路。 - 前記増幅回路は、
各々のソースが電源電圧と連結され、各々のドレインが前記第1及び第2出力端子に連結され、そして各々のゲートが前記クロック信号と連結された一対のプリチャージトランジスタと、
各々のドレインとゲートがクロスカップリングされて前記第1及び第2出力端子に連結され、各々のソースが前記第1及び第2ノードに連結された一対の電圧感知トランジスタとを含むことを特徴とする請求項6に記載のレシーバ回路。 - 前記クロック信号を所定の時間遅延させて出力する遅延回路をさらに含み、
前記ディスチャージトランジスタ各々のゲートは前記遅延されたクロック信号と連結されることを特徴とする請求項6に記載のレシーバ回路。 - クロック信号に同期されて入力信号を受け入れ、第1及び第2出力信号を出力するレシーバ回路において、
クロック信号の第2区間の間、基準電圧と入力信号の電圧差を一次増幅して第1及び第2出力端子に出力する第1増幅器と、
前記第1及び第2出力端子からの一対の相補出力を二次増幅して前記第1及び第2出力信号を出力する第2増幅器とを含み、
前記第1増幅器は、
各々のゲートが前記クロック信号と連結され、各々のソースが電源電圧と連結され、そして各々のドレインが前記第1及び第2出力端子に連結された一対のプリチャージトランジスタと、
各々のソースが前記電源電圧と連結され、各々のゲートとドレインがクロスカップリングされて前記第1及び第2出力端子に連結された一対の定電流源トランジスタと、
各々のゲートが前記クロック信号と連結され、そして各々のドレインが前記第1及び第2出力端子に連結される一対のスイッチングトランジスタと、
各々のゲートがクロスカップリングされて前記第1及び第2出力端子に連結され、そして各々のドレインが前記一対のスイッチングトランジスタのソースに連結された一対の電圧感知トランジスタと、
各々のゲートが前記基準電圧及び前記入力信号に連結され、各々のドレインが前記一対の電圧感知トランジスタのソースに連結され、そして各々のソースが接地電圧と連結された一対の差動入力トランジスタと、
各々のゲートがクロスカップリングされて前記第1及び第2出力端子に連結され、各々のドレインが前記一対のスイッチングトランジスタのソースに連結され、そして各々のソースが前記接地電圧と連結された一対のディスチャージトランジスタとを含むことを特徴とするレシーバ回路。 - 前記クロック信号の第1区間の間、前記一対の電圧感知トランジスタ各々のドレイン端子が前記接地電圧にプリチャージされることを特徴とする請求項11に記載のレシーバ回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020001692 | 2002-01-11 | ||
KR2002-001692 | 2002-01-11 | ||
KR2002-003870 | 2002-01-23 | ||
KR10-2002-0003870A KR100443643B1 (ko) | 2002-01-11 | 2002-01-23 | 반도체 집적 회로의 리시버 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273938A JP2003273938A (ja) | 2003-09-26 |
JP4167905B2 true JP4167905B2 (ja) | 2008-10-22 |
Family
ID=26639571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003004749A Expired - Fee Related JP4167905B2 (ja) | 2002-01-11 | 2003-01-10 | 半導体集積回路のレシーバ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6744284B2 (ja) |
JP (1) | JP4167905B2 (ja) |
TW (1) | TWI271035B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825696B2 (en) * | 2001-06-27 | 2004-11-30 | Intel Corporation | Dual-stage comparator unit |
JP3866111B2 (ja) * | 2002-01-18 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体集積回路及びバーンイン方法 |
US6750679B1 (en) * | 2002-12-24 | 2004-06-15 | Sun Microsystems, Inc. | Clocked full-rail differential logic with sense amplifier and single-rail logic |
JP3874733B2 (ja) * | 2003-02-28 | 2007-01-31 | 富士通株式会社 | 高速入力信号の受信回路 |
US20050134355A1 (en) * | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
KR100713907B1 (ko) * | 2005-06-10 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 장치의 라인 구동 회로 |
US7865164B2 (en) * | 2007-09-27 | 2011-01-04 | Qualcomm Incorporated | Apparatus and methods for downconverting radio frequency signals |
KR100915833B1 (ko) * | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리시버 |
JP5807549B2 (ja) | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびa/d変換回路 |
JP5942798B2 (ja) | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびa/d変換回路 |
CN103812498B (zh) * | 2012-11-13 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 过驱动装置 |
US8988129B2 (en) * | 2013-08-21 | 2015-03-24 | Freescale Semiconductor, Inc. | Level shifter with static precharge circuit |
US9911471B1 (en) * | 2017-02-14 | 2018-03-06 | Micron Technology, Inc. | Input buffer circuit |
US10211832B1 (en) * | 2017-12-05 | 2019-02-19 | Micron Technology, Inc. | Input buffer circuit |
US11386036B2 (en) * | 2018-08-06 | 2022-07-12 | Texas Instruments Incorporated | Embedded universal serial bus 2 repeater |
JP6978549B1 (ja) | 2020-06-23 | 2021-12-08 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 入力レシーバ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06243685A (ja) | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 半導体装置 |
EP0726578A1 (en) * | 1995-02-09 | 1996-08-14 | International Business Machines Corporation | Multiple reference sense amplifier |
US5917758A (en) * | 1996-11-04 | 1999-06-29 | Micron Technology, Inc. | Adjustable output driver circuit |
US5825209A (en) * | 1997-02-27 | 1998-10-20 | Rambus Inc. | Quadrature phase detector |
KR100258362B1 (ko) | 1997-11-21 | 2000-06-01 | 김영환 | 반도체 소자의 기준전압 발생장치 |
US6046612A (en) * | 1998-07-27 | 2000-04-04 | National Semiconductor Corporation | Self-resetting comparator circuit and method |
KR100425474B1 (ko) * | 2001-11-21 | 2004-03-30 | 삼성전자주식회사 | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 |
-
2002
- 2002-08-07 TW TW091117797A patent/TWI271035B/zh not_active IP Right Cessation
- 2002-10-01 US US10/262,444 patent/US6744284B2/en not_active Expired - Lifetime
-
2003
- 2003-01-10 JP JP2003004749A patent/JP4167905B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6744284B2 (en) | 2004-06-01 |
JP2003273938A (ja) | 2003-09-26 |
US20030132779A1 (en) | 2003-07-17 |
TWI271035B (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4167905B2 (ja) | 半導体集積回路のレシーバ回路 | |
US7479818B2 (en) | Sense amplifier flip flop | |
US5977798A (en) | Low-latency small-swing clocked receiver | |
US6717448B2 (en) | Data output method and data output circuit for applying reduced precharge level | |
US7403045B2 (en) | Comparator circuit with reduced switching noise | |
US7583110B2 (en) | High-speed, low-power input buffer for integrated circuit devices | |
KR100560942B1 (ko) | Pvt 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치 | |
KR100190763B1 (ko) | 차동 증폭기 | |
US20040008068A1 (en) | Flip-flop for high-speed operation | |
KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
US7102439B2 (en) | Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels | |
US8856577B2 (en) | Semiconductor device having multiplexer | |
US20050275461A1 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
US6489809B2 (en) | Circuit for receiving and driving a clock-signal | |
JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
US8942053B2 (en) | Generating and amplifying differential signals | |
US7518411B2 (en) | Data receiving apparatus using semi-dual reference voltage | |
US6492836B2 (en) | Receiver immune to slope-reversal noise | |
KR100443643B1 (ko) | 반도체 집적 회로의 리시버 회로 | |
US6351155B1 (en) | High-speed sense amplifier capable of cascade connection | |
KR100930400B1 (ko) | 차동 증폭기 및 이를 이용한 입력 회로 | |
US6704242B2 (en) | Semiconductor integrated circuit | |
KR100838367B1 (ko) | 이단 입력버퍼를 구비하는 반도체메모리소자 | |
US6977530B1 (en) | Pulse shaper circuit for sense amplifier enable driver | |
KR100365942B1 (ko) | 데이타출력버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070810 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |