JP4166298B2 - 化学元素の受容材料中への導入方法 - Google Patents
化学元素の受容材料中への導入方法 Download PDFInfo
- Publication number
- JP4166298B2 JP4166298B2 JP13263097A JP13263097A JP4166298B2 JP 4166298 B2 JP4166298 B2 JP 4166298B2 JP 13263097 A JP13263097 A JP 13263097A JP 13263097 A JP13263097 A JP 13263097A JP 4166298 B2 JP4166298 B2 JP 4166298B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- source
- doping
- film
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 53
- 239000000463 material Substances 0.000 title claims description 46
- 229910052729 chemical element Inorganic materials 0.000 title claims description 6
- 239000000126 substance Substances 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 239000004065 semiconductor Substances 0.000 description 28
- 239000000758 substrate Substances 0.000 description 28
- 239000002019 doping agent Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 239000010409 thin film Substances 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 238000013459 approach Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 238000000608 laser ablation Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000002887 superconductor Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000012776 electronic material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002341 toxic gas Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical class [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- DCZNSJVFOQPSRV-UHFFFAOYSA-N n,n-diphenyl-4-[4-(n-phenylanilino)phenyl]aniline Chemical class C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 DCZNSJVFOQPSRV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2225—Diffusion sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2233—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、概して、半導体及び超伝導体のような電子材料の電気特性を変える方法に関する。更に詳細には、本発明はレーザソースを用いて電子材料に低温で選択的にドープすることに関する。
【0002】
【従来技術及び発明が解決しようとする課題】
薄膜シリコン技法は、大領域高解像度液晶ディズプレイパネル(「LCDs])及び2次元画像センサアレイにおいて広く用いられてきた。それらは共に同様のピクセルマトリックスを有する。一般に、ピクセルは、薄膜トランジスタ(「TFT」)のゲート及びドレインと接続される金属線の交差(交点)により定義される。電圧パルスがゲートラインに印加されると、電荷をピクセルから出力ライン又は出力ラインからピクセルへ移動する。LCDでは、各ピクセルはTFT及びキャパシタを含み、キャパシタを充電すると液晶分子が回転する。センサアレイでは、各ピクセルはTFTとアモルファスシリコンp−i−nダイオードを含み、TFTがオンにされると、アモルファスシリコンp−i−nダイオードが光により生成される電荷を格納し、その電荷を外部読み出し電子装置に出力する。より小型でより高速のTFTを製造できることが、大領域ディスプレイ又はセンサの解像度及び応答時間を改良する重要な要素となる。
【0003】
より高速でより小型のTFTを生成するためには、浅くて高度にドープされる領域を、TFTのソース及びドレイン電極下で形成することが必要である。浅く高度にドープされたソース及びドレイン領域はより小型なデバイスジオメトリ、より低い接触抵抗、及びより低い接合キャパシタンスを生成し、次にそれらにより、より高いアパーチャ比及びより良好な応答時間が得られる。
【0004】
半導体材料にドープするために一般的に使用される技法は、イオン注入法であり、これは一般にBF3 及びPF5 のような有毒ガスを必要とする。この方法は環境に有害なおそれがあるだけでなく、半導体材料の格子に実質的な損傷をもたらす。注入イオンにより生じる損傷をなくすためには、半導体材料は、一般に600℃を越える高温の長いアニーリングサイクルを経なくてはならない。このようなアニーリング方法は、拡散のために、浅い接合部及び高度ドープ領域を形成することを難しくする。更に悪いことには、ホウ素のようなある種のドーパント(ドープ剤)は、高温のアニーリング工程がなくても、いわゆる「チャンネル効果」のために注入時に、深い接合部を生成する傾向がある。
【0005】
浅い接合部を形成する難しさに加えて、イオン注入は、大領域ディスプレイ及びセンサの製造に不適切である。その理由は、それらは典型的には、構造的な一体性及び安定性が高温で低下するガラス基体上で製造されるためである。従って、このような基体に高温にしない方法を開発することは重要である。更に、注入方法は、現在のところ、デバイス及び回路が組み立てられる基体の大きさを限定している。サイズ10〜11インチよりも大きな基体に使用可能な市販のイオン注入装置の可用性が非常に限定される。従って、TFT中で浅い接合及び高度なドーピングレベルを得るために、レーザを用いることにより、少なくとも600℃未満の低温ドーピング方法を開発する広範な努力が行われてきた。
【0006】
一つのアプローチはガス浸漬レーザドーピング(GILD;Gas Immersion Laser Doping )として一般に知られている。このアプローチの一例は、"Ultra-Shallow High-Concentration Boron Profiles for CMOS Processing" (IEEE Electron Device Letters, vol. EDL-6, No.6, 1985 年 6月) に記載されている。このアプローチ下では、半導体試料は、BF3 及びPF5 のようなガス状のドーパントが導入されている反応チャンバ中に配される。次に、パルスエキシマーレーザーを使用して、その試料を照射する。レーザーのエネルギーはガス分子を破壊して、半導体材料の薄層を溶融する。次に、充分な運動エネルギーを有する分子はその溶融した半導体により吸収される。従って、この方法のドーピング有効性は、溶融半導体材料により吸収されるドーパントの量に依存する。
【0007】
このアプローチ下では、試料の基体は低温のままである。その理由は、各レーザパルスは、ほんの約30〜50nsだけ持続して、材料のほとんど少しの単層を十分に溶融する。短期間のために、非常に浅い接合部を得ることができる。しかしながら、ドーパントの組み込みは、所与の温度での平衡表面吸収速度により制限されるために、高度ドーピングレベルを得ることは非常に難しい。ドーピングレベルを向上するためには、試料を多数のパルスで照射する必要があるが、これはこの方法のスループットに悪影響を与える。言い換えれば、このようなプロセスが高度なドーピングを達成することは難しい。
【0008】
別のアプローチでは、"In Situ Crystallization and Doping of a-Si Film by Means of Spin-On Glass" (MRS Symposium Proceedings, vol 345, p.59-64, 1994) に記載されたような固体ソースを使用する。このアプローチ下では、リンドープするスピン・オン・グラス( SOG;spin-on-glass )のような、レーザを通過させる膜がまず試料上に作られる。レーザがSOGを有する試料を照射すると、試料は適切な高い温度まで加熱されるので、SOG中のドーパントを試料中に拡散することができる。しかしながら、SOG膜は透明なので、SOG自身でレーザエネルギーを吸収しない。このアプローチは、材料のドーパント固体溶解性限界により制限され、これも低ドーパントレベルを生じることになる。低ドーピング有効性以外の別の欠点は、半導体試料上の固体ドーピングソースを除去することに伴う困難である。レーザは、ドーピング表面とその下にある材料との界面を変えて、ドーピングソースを除去する時に下の材料の表面を損傷することがよくある。
【0009】
最近、比較的高いドーピング効率をレーザを用いて生成できるアプローチが、”Low Temperadture Fabrication of Poly-Silicon TFT's Using In-Situ Chemically Cleaning Method" [Material Research Society Symposium, v. 283, p0. 629-634 (1993)]) に説明された。このアプローチ下では、レーザを通過させないドープアモルファスシリコン層がプラズマ化学蒸着法(PECVD)として知られている方法により蒸着される。次に、レーザを使用して、ドープアモルファスシリコン層を溶融して再結晶化し、比較的浅くて高度なドープ領域を得る。しかしながら、このプロセスは、後続の蒸着材料の除去に関する問題を解決していない。下にある半導体材料の方法と同様の方法でエッチング剤に応答するドープアモルファスシリコン層を選択的に除去することは難しい。
【0010】
本発明は、レーザ処理の低温特性の利点があるが、浅い接合部及び高度ドーピングも生成する技法を提供する。この方法は、レーザアブレーション(蒸発)を用いて比較的強力な原子を生成し、半導体材料にドープする。レーザアブレーションの背後の化学及び物理を説明するものは、"Pulsed Laser Ablation As A Source of Energetic Reactants: Synthesis of Superconductors and Thin Films" [Material Research Society Symposium Proceeding, vol. 191, pp. 3-10 (1990)] と題されたものがある。
【0011】
本発明はレーザパルスと、基体に近接して配置されている透明プレート上に蒸着する不透明な薄いソース膜との間の迅速な相互作用を使用する。不透明なソース膜が照射されると、その膜はレーザエネルギーを吸収し、大量の強力な化学的ラジカルを生成する。同時に、基体材料の厚い表面層はレーザにより溶融される。レーザアブレーションにより生成された化学的ラジカルと関係するエネルギーのために、それらは半導体材料によってより有効に吸収される。この技法を半導体にドーピングするのに用いると、本発明は低温処理及び浅い接合部を得るだけでなく、最小の追加処理複雑性で高度なドーピングレベルを得ることができる。浅い接合及び高度なドーピングレベルを生成できることにより、低い抵抗及びキャパシタンスでTFTを形成できるので、高密度で大領域のディスプレイを作ることができる。
【0012】
本発明の別の利点は、透明プレート上のソース膜が事前パターン形成されてもよく、またn型でもp型でもよいので、ドーピングパターンを半導体試料へ直接転写することができることである。この特性は高価な光学投影装置を必要とするフォトリソグラフィック処理に対する必要性を置換する。また、処理後、ソースプレートを他の目的のために再使用又はリサイクル可能である。
【0013】
本発明の更に他の目的は、BF3 及びPF5 のような有毒ガスが必要とされないことである。従って、このプロセスのための特別なガスチャンバを必要としない。従って、そのプロセスを高真空チャンバを用いずに実行することができる。
【0014】
更に本発明の別の利点は、大領域基体上への薄膜の低温蒸着を可能にすることである。この技法は、高温で劣化しがちな材料上に膜を蒸着するのに特に有用である。本発明はまた薄膜を基体上へ選択的に蒸着する。
【0015】
【課題を解決するための手段】
本発明の態様は、化学元素(化学エレメント)を受容材料中に導入する方法であって:前記受容材料に近接してレーザエネルギーを吸収するソース膜を配するステップを有し、前記ソース膜が前記化学元素を含み;前記ソース膜をレーザソースで照射するステップを有し、前記レーザソースが前記ソース膜をアブレーションして前記受容材料の表面層を溶融し;前記ソース膜からアブレーションされる前記化学元素を前記溶融面層中に導入するステップを有し;前記表面層の電気特性を変えるステップを、有する。
【0016】
低い基体温度、浅い接合、選択的蒸着、及び大領域処理適合性のような上記利点により、本発明の広範な用途が可能になる。本発明の利点及び目的は下記の発明の詳細な説明、その好適な実施の形態、図面及び請求項から当業者に明白になるであろう。
【0017】
【発明の実施の形態】
図1は、本発明の好適な実施の形態を示す。半導体試料のような電子材料にドーピングする近接レーザの用途を説明する。この近接ドーピングシステムは、レーザソース100、ソース膜102、ソースプレート104、及びドーピング領域が形成されるべき半導体試料106を含む。適切なレーザソースはXeCl、Krf又はArfのようなパルス化エキシマレーザとする。Yagレーザも使用可能である。
【0018】
この実施の形態では、レーザを通過させない材料から作られているソース膜102は図2に示されるようにソースプレート104に蒸着している。ソースプレートは、典型的にはガラスや石英のようなレーザを通す材料から作られている。ソース膜の化学的な組成は特定の用途に依存する。PSi合金は一般に、n型ドーピングをシリコン中に形成するために使用され、また、BSiはp型ドーピングを形成するためによく用いられる。本発明が、III−V化合物半導体又は超伝導材料のような他の電子材料に適用される場合には、ソース膜は異なる化学組成を有するであろう。例えば、GaAs又はYBa2 Cu3 O7 のような超伝導材料をこの技法でドープするためには、シリコン膜を使用可能である。
【0019】
図3に示されるように、蒸着ソース膜102を有するソースプレート104は、表を下にして半導体試料106に近接して配置されている。ソース膜102と半導体試料106との間のギャップ112は、0〜数mmの範囲である。典型的なギャップは数μmである。このギャップのサイズは、スペーサ108の高さにより決定される。一般的にソース膜と試料との間のギャップが小さいほど、大量のドーパントが半導体試料に吸収されることになる。
【0020】
図1に示されるように、試料106がソース膜102に近接して配置された後、レーザはソースプレート104を通ってソース膜102の領域上を照射する。レーザーエネルギーは移動して透明なソースプレート104を通った後、ソース膜102により吸収される。このプロセスの間に、レーザパルスはソース膜102をアブレーション(蒸発)して、強力なドーパントを試料106中だけでなく、ソース膜102と試料106との間のギャップ中へ開放する。これらの化学的ラジカルはほぼ100eVの運動エネルギーを有し得る。
【0021】
ソース膜102をアブレーションすることに加えて、レーザエネルギーはまた、図1に示されるような試料106の表面領域114を溶融する。レーザによる溶融される領域の深さは一般的にはレーザエネルギー及びパルス幅に依存し、また試料106の熱搬送特性にも依存する。典型的には、レーザパルスのパルス幅は、約50nsである。ドーパントが試料の溶融領域と接触するようになると、ドーパントは試料中に組み込まれる。ドーパントは材料を再び固化すると活性になる。試料中に組み込まれるドーパントの量は、レーザーエネルギー、及びソースプレートと試料との間のギャップに依存する。
【0022】
図4及び図5は、BSi及びPSi合金からレーザエネルギーの関数としてアブレーションした一次化学ラジカルに成される残留ガス解析(RGA)の測定結果を示す。パルスレーザがBSi膜をアブレーションすると、一次化学ラジカルは、BSi(39)、B(11)及びB2 Siとなるが、レーザがPSiをアブレーションすると、化学ラジカルは殆どP及びPSiとなる。一般的にPSi膜のアブレーションエネルギースレショルドはBSiのものよりもずっと低く、より有効なn型ドーピングを生成する。前述されたように、試料中のドーピングレベルはレーザエネルギー密度及びレーザショット密度のようなファクタに依存する。デバイス中で低抵抗を得るためには、高度ドーピングレベルを得なければならない。
【0023】
図6及び図7はそれぞれ、レーザエネルギー密度、及びショット密度の関数としてリンドープアモルファスシリコン試料のシート抵抗を示す。実線は様々なレーザエネルギー密度でレーザパルス100ショットを受けた試料からのデータ点を接続する。点線は、450mJ/cm2 で100ショットの更なるドライブインステップを受けた試料からのデータ点を接続する。図6に示されるように、約1kΩ/□くらい低いシート抵抗を、約150mJ/cm2 で100ショットの初期ドーピングプロセス、次に、450mJ/cm2 のレーザ密度で100ショットの別のドライブインプロプロセスを用いて得ることができる。一般的に、図6の実線で示されるように、より低いシート抵抗はドーピングプロセス中により高いレーザエネルギー密度を用いることにより得られる。また、試料のシート抵抗を、図6の点線で示されたように更なるドライブインを用いることにより更に低下することができる。同様に、図7は、250mJ/cm2 のレーザソースからの16ショットのレーザドーピングプロセスにより得ることができる1kΩ/□未満のシート抵抗を示す。
【0024】
図8はレーザショット密度の関数としてリンドープアモルファスシリコン試料のシート抵抗を示す。図8の全試料は、200mJ/cm2 のフルエンスを有するレーザソース100ショットで照射した。次に、四角の点で表したデータ点は、様々なレーザショット密度で450mJ/cm2 の更なるドライブインステップを受けた。図8に示されるように、ドライプインステップはシート抵抗を1桁分(10倍)だけ低下させる。
【0025】
図9は、様々なレーザエネルギー密度の100ショットの関数としてホウ素ドープアモルファスシリコン試料のシート抵抗を示す。図9の全試料は、様々のエネルギー密度のレーザソース100ショットで照射された。次に、試料は、350mJ/cm2 で100ショットの更なるドライブインステップを受けた。約2kΩ/□くらいの低いシート抵抗は130mJ/cm2 で100ショットの近接レーザドーピング方法により得られた。これらの結果は、典型的なイオン注入方法により得られたシート抵抗と比べて向上したことを示す。ホウ素のドーピング有効性は、BSi膜アブレーションエネルギーを低下させることにより更に改良され、これはソース膜の化学的組成と密度とを変更することにより達成することができる。
【0026】
図10乃至図15は、シリコン試料中のリン及びホウ素の深さを示す二次イオン量質量分析法(SIMS)の測定結果を示す。特に、図10は、異なるレーザエネルギー密度でのパルスレーザ100ショットによりドープされたシリコン試料中のリンドーパントの深さ及びプロファイルを示す。同様に図11は、250mJ/cm2 のパルスレーザーで16〜400ショットにわたるレーザショット密度によりドープされたシリコン試料中のリンドーパントの深さ及びプロファイルを示す。
【0027】
図12は、異なるレーザエネルギー密度及び異なるレーザショット密度でパルスレーザによりドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。点線は、パルスレーザ100ショットを250mJ/cm2 で受けた試料のドーピングプロファイルを表す。実線は、更なるドライブインプロセス400ショットを350mJ/cm2 で受けた試料を表す。図13は、パルスレーザ100ショットを130mJ/cm2 、及びドライブインステップ100ショットを350mJ/cm2 で受けたシリコン試料中のホウ素のドーピングプロファイルを示す。図10乃至図13に示されるように、ドーピングレベル及び深さは共にレーザエネルギー密度及びショット密度を増加することにより増大する。
【0028】
一方、図14及び図15は、従来のイオン注入方法により1015cm-2の量をドープされたシリコン試料のドーピングプロッファイルを示す。特に、図14は、リンを注入されたシリコン試料のドーピングプロファイルを示し、図15はホウ素を注入されたシリコン試料のドーピングプロッファイルを示す。図14及び図15は共に、そのイオン注入が近接レーザドーピングのイオン注入よりも深い接合深さを生成することを示す。これらの結果は、近接レーザドーピングがn型及びp型層を形成するのに実際的で有効な技法であることを示す。
【0029】
また、ドーピング深さ及びレベルを決定する他のパラメータにはソース膜厚み及び後ドーピング処理ステップがある。この実施の形態で使用される典型的な膜厚みは10nmであり、これは代表的なエキシマレーザの光吸収深さに匹敵するか、それよりも少ない値である。従って、レーザーエネルギーの幾らかは、下にある試料に到達してその表面を溶融し得る。ドーピングの均一性は、反復レーザ照射を用いることにより更に改良され得る。恐らく、更に重要なことには、x及びyの両方向の試料を横切るようにレーザビームを走査することで、本発明を大領域デバイス処理に容易に適用できることである。
【0030】
また、本発明を用いて図16(A)及び図16(B)に示されたようなCMOSトランジスタを製造することができる。図16(A)では、シリコンウェハ700にパターン形成するために、n型ソースプレート702は、選択された領域中のレーザ通過を阻止するAl、Cr又はTiWのような金属膜722でマスクされる。近接レーザ技法によりドープされる領域の位置は、領域728のような金属マスクプレート中の開口部により画定される。レーザ704がソースプレート702を介して照射すると、金属マスクで保護されていない領域は、レーザエネルギーがソース膜をアブレーションすることにより試料をドープする。金属マスク722で覆われた領域はフォトンが通過しないのでドーピングが生じない。図16(A)では、金属マスク722はp型TFT712を保護し、レーザはn型トランジスタ710のソース及びドレイン領域726をドープする。ゲート金属724はn型TFTのソース及びドレイン領域をマスクする。同様に図16(B)では、金属マスク708は、n型TFT710を保護して、レーザはp型TFT712のソース及びドレイン領域714をドープする。また、ゲート金属716は、p型TFTのソース及びドレイン領域をマスクする。
【0031】
本発明はまた、図17に示されるようにトップゲートポリシリコン(Poly-Si)TFTの製造に用いられ得る。図17は、ソースプレート804上に蒸着し、トランジスタのゲート金属808に近接して配置された薄いソース膜806を照射するレーザ802を示す。レーザがソース膜806を照射すると、レーザエネルギーはソース膜806をアブレーションして、強力なドーパントがポリシリコン層810中のソース及びドレイン領域820及び822に組み込まれる。ゲート金属808をマスクとして使用することで、近接レーザドーピングは、ゲート電極の周りにドープ領域を形成することを一般的に必要とするトランジスタの製造方法を、大いに簡素化することができた。
【0032】
本発明はまた、ドーピングIII−V半導体レーザ、光学導波管、及びLEDデバイスに使用可能である。図18は光学的及び電気的閉じ込めを半導体レーザで形成する近接レーザドーピング技法の使用例を示す。ソース膜902は、石英ソースプレート906上の金属マスク904を覆うように蒸着する薄いシリコン層である。代表的なソース膜は、PECVDにより蒸着するアモルファスシリコンである。半導体材料908のデバイス構造は、GaAs/AlAs規則格子である。レーザ900がソース膜902をアブレーションすると、シリコン原子が膜から蒸発し、非マスク領域910中に組み込まれ、規則格子908のそれらの領域にGa及びAl原子を相互拡散するか不規則化(disordering) する。AlAsはGaAsと比べて、広いバンドギャップ及び小さな反射率を有するので、電気的及び光学的閉じ込めを、その相互混合方法により領域910において得ることができる。同様の方法を、従来のドーピングが困難で有効でない、InP/InGaAsp規則格子やGaNのような他の半導体材料に適用することができる。
【0033】
図19は、意図せずにドープした真性(intrinsic) GaAs試料中のシリコンの深さ及びドーピングレベルを示すSIMS測定結果を示す。実線は530mJ/cm2 の密度での3レーザショットが約1020cm-3の高いシリコン表面濃度及び約0.08μmの接合深さを生成できることを示す。点線は、試料中のガリウム濃度を示す。
【0034】
本発明の他の用途は、半導体を水素で表面処理(passivate) することである。例えば、低温PECVD方法で蒸着するアモルファスシリコン及びSiN膜は、近接レーザドーピング用の水素化ソースとして使用可能な大量の水素を含みむ。大量の水素を、PECVDで蒸着した窒素が豊富なSiN膜を用いてパルス化レーザ照射により生成することができる。この方法により生成された水素原子は、アモルファス又は他結晶シリコンウェハのような半導体の欠陥(疵)を有効に表面処理する。言い換えれば、この技法を用いて水素をシリコン及びpoly−SiTFTのような表面処理デバイス中に導入可能である。
【0035】
この近接レーザアブレーション技法の更に他の用途は、薄膜を蒸着することである。本発明は大領域基体上に薄膜を低温蒸着する。また、本発明により薄膜を基体材料上にパターン形成蒸着可能になる。このアプローチは高温で劣化し易いGaAsのような材料上に膜を蒸着するのに特に有用である。
【0036】
図20はシリコンの層をGaAs上へ蒸着するための構成を示す。図20に示されるように、シリコン薄膜1106はレーザエネルギーを通すプレート1102上にまず蒸着される。この蒸着ステップは、基体材料に影響しないので、高温で実行されてもよい。次に、シリコン膜1106はGaAs基体1110に近接して配置される。次にレーザ1100を使用して、シリコン膜をアブレーションする。次にアブレーションされたシリコン原子をGaAs基体1110上で凝縮して薄膜を形成する。
【0037】
代表的なレーザソースには波長が308nmのXeClがある。シリコン膜1106の厚みは、シリコン中のレーザの光吸収深さよりも大きくなるべきなので、レーザエネルギーの大半はシリコン膜1106により吸収される。膜がレーザエネルギーを全く吸収しない場合、その透過量は最低になるのでGaAs基体1110中で溶融は起きない。GaAs基体1110の表面は、その方法により溶融されないので、シリコン膜1106からのシリコン原子は、GaAs基体中に組み込まれない。変わりに、アモルファスシリコンの薄層はGaAsに蒸着される。この方法は、所望の量のアモルファスシリコンを蒸着するまで繰り返すことができる。この技法を使用して、大領域上に薄膜を単に、その領域を走査するレーザを走査することにより蒸着することができる。また、膜をソースとして用いることにより、均一蒸着を得ることができる。
【0038】
一般的に、薄膜の蒸着中に、基体を高温に加熱するので、その分子は化学結合するのに十分なエネルギーを有する。本発明の下では、ソース膜からアブレーションされたドーパントと関係して増大した運動エネルギーのために、基体材料を高温に加熱する必要がない。運動エネルギーがドーパントにより供給される場合、この技法は、基体に供給されるべき追加の熱エネルギーを必要としないこともある。
【0039】
図21は本発明が個々の成分を含むソースから成る多成分薄膜を蒸着することを示す。例えば、図21では、CuO7 、BaO及びY2 O3 を含むソース薄膜1204をソースプレート1202に蒸着する。次に、プレート1202を基体1212に近接して配置する。レーザ1206がソース膜1204をアブレーションすると、超伝導体材料であるYBa2 Cu3 O7 が基体1212上に形成される。蒸着膜の組成は、それぞれの個々のソース膜の相対厚み及び組成を変更することにより調整することができる。代表的なソース膜の厚みは100nmである。
【0040】
更に重要なことには、この技法は薄膜をパターン蒸着する。GaN、超伝導体及び発光ダイオード(LED)を作るための有機材料(例えば、トリフェニルジアミン誘導体、又はアルミニウム錯体)のようなある種の材料は、エッチングでは非常に除去しづらい。しかしながら、蒸着膜は基体の全領域でなくて幾らかの領域を覆うことが望まれる状況がある。従来からの蒸着方法では、先ず、全面膜(ブランケット膜)を基体上へ蒸着し、次にフォトリソグラフィックマスキングをした。マスクを蒸着膜上に形成した後、露出領域をエッチングにより除去した。しかしながら、エッチングにより、GaNのようなある種の材料を容易に除去できず、これは特定のエッチング具を必要とする。同等の重要性のために、エッチングプロセスは、基体の表面を損傷することがあるので、基体上に材料のパターン形成蒸着が可能になる技法を有することは望ましい。
【0041】
本発明下では、レーザは蒸着が望まれる領域を選択的に照射可能である。事実上、レーザを移動することで、望ましい蒸着パターンを、基体上に直接「書き込む」ことができる。典型的なビームサイズは約1μmなので、大変微細なパターン鮮鋭度を達成することができる。
【0042】
別のアプローチは、蒸着が望ましくない領域中のレーザエネルギーを阻止するマスクの使用法による。マスク1104を図20に示されたようにソースプレート1102上に直接配置することができる。また、図22に示されるようにマスクを、マスクがソース膜上に投影される方法でレーザソース付近に配置することができる。
【0043】
即ち、本発明はシリコンをGaAs上に蒸着することに限定されず、半導体、超伝導体、又は石英のような他の材料上への材料の蒸着にも適用可能である。例えば、本発明はシリコンやSi上にGe、GaN又はYBa2 Cu5 O7 、若しくは超伝導体上にSiGeを蒸着することに用いるこができる。
【0044】
本発明は特定の実施の形態に関係して記述されたが、本発明はこのような実施の形態に限定されるわけではなく、請求項の範囲内の変更及び等価の構成を含む。
【図面の簡単な説明】
【図1】材料への近接レーザドーピングの用途を示す。
【図2】蒸着ソース膜を有するソースプレートを示す。
【図3】半導体試料に近接したソース膜を示す。
【図4】B−Si膜により生成されるドーパントの種類及び量を示す。
【図5】P−Si膜により生成されるドーパントの種類及び量を示す。
【図6】リンドープアモルファスシリコン(a−Si)試料中のレーザエネルギー密度の関数として、シート抵抗を示す。
【図7】リンドープアモルファスシリコン試料中のレーザショット密度の関数としてシート抵抗を示す。
【図8】レーザショット密度の関数として、リンドープアモルファスシリコン試料のシート抵抗を示し、丸いデータ点は200mJ/cm2 で100ショットのドーピング処理を受けた試料を表し、また四角い点は様々なショット密度で450mJ/cm2 の追加のドライブイン(打ち込み)を受けた試料を示す。
【図9】様々なレーザーエネルギー密度100ショットの関数としてホウ素ドープアモルファスシリコン試料のシート抵抗を示す。ドーピング処理に加えて、全試料はまた350mJ/cm2 で100ショットの追加のドライブインステップを受けた。
【図10】パルスレーザにより異なるレーザエネルギー密度でドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。
【図11】パルスレーザにより異なるレーザショット密度でドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。
【図12】250mJ/cm2 で100ショットのパルスレーザによりドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。点線は350mJ/cm2 で400ショットの更なるドライブインステップを受けた試料を表す。
【図13】ドライブインステップ後のシリコン試料中のホウ素の深さ及びドーピングプロファイルを示す。
【図14】従来のイオン注入方法により、1015cm-2のリン量を用いてドープされたシリコン試料のドーピングプロファイルを示す。
【図15】従来のイオン注入方法により、1015cm-2のホウ素量を用いてドープされたシリコン試料のドーピングプロファイルを示す。
【図16】(A)は、近接レーザドーピングによりドープされたソース及びドレイン領域を有するn型TFTを示す。(B)は、近接レーザドーピングによりドープされたソース及びドレイン領域を有するp型TFTを示す。
【図17】近接レーザドーピングによりドープされたソース及びドレイン領域を有するトップ−ゲートTFTを示す。
【図18】GaAs/AlAs規則格子中に光学的及び電気的閉じ込めを形成する近接レーザドーピングの使用を示す。
【図19】近接レーザドーピングにより、意図せずにドープした真性GaAs試料に導入されるシリコンの深さ及びドーピングレベルを測定する二次イオン質量分析法(SIMS)の結果を示す。
【図20】近接レーザアブレーションの薄膜蒸着への用途を示す。
【図21】近接レーザアブレーションの多成分合金形成への用途を示す。
【図22】近接レーザアブレーションの薄膜を投影金属マスクによりパターン付着することへの用途を示す。
【符号の説明】
100 レーザソース
102 ソース膜
104 ソースプレート
106 試料
110 基体
Claims (1)
- 化学元素を受容材料中に導入する方法であって、
前記受容材料に近接してレーザエネルギーを吸収するソース膜を配するステップを有し、前記ソース膜が前記化学元素を含み、前記ソース膜を前記受容材料の溶融閾値を超えるエネルギー密度のレーザソースで照射するステップを有し、前記レーザソースが前記ソース膜から化学ラジカルをアブレーションして前記受容材料の表面層を溶融し、前記ソース膜からアブレーションされる前記化学ラジカルを前記受容材料の前記溶融面層中に導入するステップを有し、前記表面層の電気特性を変えるステップを有する、化学元素の受容材料中への導入方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/655,549 US5871826A (en) | 1996-05-30 | 1996-05-30 | Proximity laser doping technique for electronic materials |
US655549 | 1996-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1050624A JPH1050624A (ja) | 1998-02-20 |
JP4166298B2 true JP4166298B2 (ja) | 2008-10-15 |
Family
ID=24629340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13263097A Expired - Lifetime JP4166298B2 (ja) | 1996-05-30 | 1997-05-22 | 化学元素の受容材料中への導入方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5871826A (ja) |
JP (1) | JP4166298B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424244A (en) * | 1992-03-26 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
US6040019A (en) * | 1997-02-14 | 2000-03-21 | Advanced Micro Devices, Inc. | Method of selectively annealing damaged doped regions |
US6060127A (en) * | 1998-03-31 | 2000-05-09 | Matsushita Electric Industrial Co., Ltd. | Mechanically restricted laser deposition |
US6504175B1 (en) * | 1998-04-28 | 2003-01-07 | Xerox Corporation | Hybrid polycrystalline and amorphous silicon structures on a shared substrate |
US6586318B1 (en) * | 1999-12-28 | 2003-07-01 | Xerox Corporation | Thin phosphorus nitride film as an N-type doping source used in laser doping technology |
US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
AU2003274671A1 (en) * | 2002-10-28 | 2004-05-13 | Orbotech Ltd. | Selectable area laser assisted processing of substrates |
US20040169176A1 (en) * | 2003-02-28 | 2004-09-02 | Peterson Paul E. | Methods of forming thin film transistors and related systems |
US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
US20060234269A1 (en) * | 2005-04-18 | 2006-10-19 | Matthew Asplund | Laser Modification and Functionalization of Substrates |
US20090309114A1 (en) * | 2008-01-16 | 2009-12-17 | Luminus Devices, Inc. | Wavelength converting light-emitting devices and methods of making the same |
US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
EP2583312A2 (en) | 2010-06-18 | 2013-04-24 | Sionyx, Inc. | High speed photosensitive devices and associated methods |
WO2012137211A1 (en) * | 2011-04-07 | 2012-10-11 | Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. | Process for contact doping |
US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
GB201202128D0 (en) | 2012-02-08 | 2012-03-21 | Univ Leeds | Novel material |
ES2443240B1 (es) * | 2012-07-06 | 2015-06-02 | Universitat Politècnica De Catalunya | Método para el dopado selectivo de un semiconductor mediante transferencia inducida por láser |
US9209345B2 (en) | 2013-06-29 | 2015-12-08 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
WO2016031826A1 (ja) * | 2014-08-29 | 2016-03-03 | 帝人株式会社 | ドーピング方法、及びドーピング用積層体 |
CN111247625B (zh) * | 2017-12-21 | 2024-03-08 | 极光先进雷射株式会社 | 激光照射*** |
WO2019123611A1 (ja) * | 2017-12-21 | 2019-06-27 | ギガフォトン株式会社 | レーザ照射方法、及びレーザ照射システム |
CN116799080A (zh) * | 2021-04-26 | 2023-09-22 | 浙江晶科能源有限公司 | 光伏电池及其制作方法、光伏组件 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4642144A (en) * | 1983-10-06 | 1987-02-10 | Exxon Research And Engineering Company | Proximity doping of amorphous semiconductors |
US4556437A (en) * | 1984-07-16 | 1985-12-03 | Victory Engineering Corporation | Method of diffusing silicon slices with doping materials |
US4661177A (en) * | 1985-10-08 | 1987-04-28 | Varian Associates, Inc. | Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources |
FR2594853A1 (fr) * | 1986-02-25 | 1987-08-28 | Commissariat Energie Atomique | Procede et dispositif de traitement d'un materiau par effet thermo-ionique en vue d'en modifier ses proprietes physico-chimiques |
US4970196A (en) * | 1987-01-15 | 1990-11-13 | The Johns Hopkins University | Method and apparatus for the thin film deposition of materials with a high power pulsed laser |
-
1996
- 1996-05-30 US US08/655,549 patent/US5871826A/en not_active Expired - Lifetime
-
1997
- 1997-05-22 JP JP13263097A patent/JP4166298B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5871826A (en) | 1999-02-16 |
JPH1050624A (ja) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4166298B2 (ja) | 化学元素の受容材料中への導入方法 | |
US6586318B1 (en) | Thin phosphorus nitride film as an N-type doping source used in laser doping technology | |
US7169657B2 (en) | Process for laser processing and apparatus for use in the same | |
Mei et al. | Laser dehydrogenation/crystallization of plasma‐enhanced chemical vapor deposited amorphous silicon for hybrid thin film transistors | |
JP4295922B2 (ja) | 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法 | |
US5654203A (en) | Method for manufacturing a thin film transistor using catalyst elements to promote crystallization | |
KR100322655B1 (ko) | 반도체장치와결정규소반도체의제작방법 | |
US6348367B1 (en) | Method for manufacturing a semiconductor device | |
US7241702B2 (en) | Processing method for annealing and doping a semiconductor | |
US5183780A (en) | Method of fabricating semiconductor device | |
Fogarassy et al. | Pulsed laser crystallization and doping for the fabrication of high-quality poly-Si TFTs | |
US7560365B2 (en) | Method of semiconductor thin film crystallization and semiconductor device fabrication | |
US6355544B1 (en) | Selective high concentration doping of semiconductor material utilizing laser annealing | |
US4364778A (en) | Formation of multilayer dopant distributions in a semiconductor | |
Giust et al. | Laser-processed thin-film transistors fabricated from sputtered amorphous-silicon films | |
US5328855A (en) | Formation of semiconductor diamond | |
Sameshima et al. | Fabrication of heavily-doped polycrystalline silicon film using a laser-doping technique | |
JP2771472B2 (ja) | 半導体装置の製造方法 | |
US6589364B1 (en) | Formation of doped silicon-germanium alloy utilizing laser crystallization | |
US6204160B1 (en) | Method for making electrical contacts and junctions in silicon carbide | |
JPH04250617A (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
KR100724741B1 (ko) | 박막트랜지스터 제조방법 | |
JPH09306839A (ja) | 半導体の溶融結晶化方法及び不純物活性化方法 | |
Kräutle et al. | Laser-induced doping of GaAs | |
JPH07321335A (ja) | 半導体装置の作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080730 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |