JP4165472B2 - デバイス - Google Patents

デバイス Download PDF

Info

Publication number
JP4165472B2
JP4165472B2 JP2004230702A JP2004230702A JP4165472B2 JP 4165472 B2 JP4165472 B2 JP 4165472B2 JP 2004230702 A JP2004230702 A JP 2004230702A JP 2004230702 A JP2004230702 A JP 2004230702A JP 4165472 B2 JP4165472 B2 JP 4165472B2
Authority
JP
Japan
Prior art keywords
usb controller
host
function
initialization
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004230702A
Other languages
English (en)
Other versions
JP2004355656A (ja
JP2004355656A5 (ja
Inventor
敏彦 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004230702A priority Critical patent/JP4165472B2/ja
Publication of JP2004355656A publication Critical patent/JP2004355656A/ja
Publication of JP2004355656A5 publication Critical patent/JP2004355656A5/ja
Application granted granted Critical
Publication of JP4165472B2 publication Critical patent/JP4165472B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、ホストと周辺のデバイスとの間の通信インタフェースの一つであるUSB(Universal Serial Bus:ユニバーサルシリアルバス)インタフェースを提供するUSBコントローラに関する。
デバイスに搭載されるUSBインタフェースは、ホストと双方向通信を行うための2本の信号線を有している。この信号線の一方はデバイス側おいてデバイスの電源ラインにプルアップ抵抗を介して接続されており、ケーブルで接続された状態で電源投入されると、デバイスの電源投入と同時にプルアップされる。これによりホスト側はデバイスの電源投入を知る。デバイスの電源投入の後、ホスト又はUSBハブは通信に先立ってバスリセット信号を発行する。デバイスのUSBインタフェースは、バスリセット信号を受けると、以後通信が正常に行えるようデフォルト状態になる必要がある。その際、USBインタフェースを提供するUSBコントローラは、USBインタフェースの動作を安定に行うために初期化を行う必要がある。そこで、従来のUSBインタフェースは、バスリセット信号が入ってからそれが解除されるまでの期間(バスリセット期間)に初期化を行なっている。バスリセット期間は10msec程度である。
特開平7-219692
デバイスが正常に通信を行えるようになるためには、上述したUSBコントローラの初期化だけでなく、それ以前にデバイス自体のCPUやレジスタやメモリ等の初期化なども完了させておく必要があり、それにはバスリセット期間以上の相当の時間がかかる。ところが、ホスト側からは、デバイスの電源投入を知ると直ちにバスリセット信号を発行し、それに間髪を入れずに通信データを送り出してくる可能性がある。このような場合、デバイスでは、バスリセット期間だけでは全ての初期化が完了できず、よって、通信データが正常に受信できないという不具合が生じる。
従って、本発明の目的は、デバイスの電源投入を知って直ちにホストがバスリセット信号を発行した場合でも、バスリセット解除直後から確実に通信ができる、デバイスのUSBインタフェースを備えたデバイス提供することにある。
本発明のデバイスは、ホストに電源オン、オフを知らせる信号線を制御して、デバイスの電源投入からUSBコントローラの初期化が完了するまでの初期化期間中、ホストに対する擬似的な電源オフ状態を作り、初期化期間後に信号線を電源オン状態に移行させる。典型的には、前述のようにデバイスの電源で信号線がプルアップされると電源投入をホストに知らせることになるので、電源が投入されても初期化が終わるまで信号線をプルアップせず、初期化後にプルアップするようにする。このような制御を実現するため、後述する実施形態では、デバイスの電源ラインと信号線とを、トランジスタなどのスイッチング素子で接続し、初期化期間中はスイッチング素子をオフ状態に維持し、初期化後にスイッチング素子をターンオンして信号線をプルアップする。或いは、デバイスの電源ラインと信号線との間に初期化期間相当の遅延時間をもった遅延回路を介在させることにより、プルアップの開始を初期化完了時点後または完了時点近くまで遅延させるようにしてもよい。
本発明によれば、デバイスの電源投入後USBコントローラの初期化が終了してから、ホスト側がデバイスの電源投入を知るので、ホスト側が電源投入を知って直ちにバスリセット信号を発行して通信を開始しても、USBコントローラは確実にその通信を行うことができる。
以下、図面に基づいて本発明の実施の形態を詳細に説明する。
図1は、本発明の一実施形態にかかるデバイスの全体ブロック図である。
図1に示すように、デバイスは、外部のホスト(図示せず)に対してUSBインタフェースを提供するUSBコントローラ1と、このデバイスのファンクションを実現する装置、典型的にはCPU3を有している。USBコントローラ1とCPU3とはバスで接続され、アドレス信号、データ、割り込み信号などのやり取りが行なえる。デバイスの電源投入時には、デバイスで発生するシステムリセット信号がCPU3及びUSBコントローラ1に入る。
USBコントローラ1は前記ホストと双方向通信を行うための2本の信号線D+、D−を有しており、これら信号線D+、D−は抵抗R1、R3をそれぞれ通して、ホスト又はUSBハブなどからのUSBケーブル(何れも図示せず)と結合するためのコネクタ5に接続されている。2本の信号線D+、D−は、通信データの伝送路としての役割だけでなく、デバイスの種類や電源状態をホスト側に知らせる役割ももっている。すなわち、信号線D+は、デバイス側でその電位がハイレベルにプルアップされると、デバイスは高速デバイスであって、そのデバイスの電源が投入されていることをホスト側へ通知することになる。もう一方の信号線D−は、これがデバイス側でハイレベルにプルアップされると、そのデバイスは低速デバイスであり、その電源が投入されていることをホスト側へ知らせることになる。
本実施形態は、デバイスが高速デバイスである場合を例示しており、信号線D+がプルアップ抵抗R5及びスイッチング素子、例えばPNPトランジスタQ1のコレクタ−エミッタパス、を通じてデバイスの電源ライン(直流プラスライン)に接続されている。また、PNPトランジスタQ1のベースは、ベース抵抗R7を通してUSBコントローラ1の制御端子LEDOUTに接続されている。従って、デバイスの電源が投入されただけでは信号線D+はプルアップされず、その後USBコントローラ1が制御端子LEDOUTからPNPトランジスタQ1をターンオンして初めて、信号線D+がプルアップされホスト側にデバイスの電源投入が通知されるようになっている。なお、デバイスが低速デバイスである場合は、信号線D−に対して同様のプルアップ回路が結合される。両方の信号線D+、D−に同様にプルアップ回路を設け、いずれか一方がデバイスの種類に応じて選択できるようになっていてもよい。
以下、上記構成の下でのデバイス電源投入後の動作を図2のフローチャートに従って説明する。
デバイスの電源が投入されると、デバイスのシステムリセット信号がCPU3及びUSBコントローラ1に入力される。システムリセット信号が解除された時点(S1)から、まずCPU3が初期化(S2)を開始する。このシステムリセット解除時点では、USBコントローラ1においては、トランジスタQ1はOFF状態であり、割り込み機能はマスクされて割り込みディゼーブル状態であり、また、ハードウェア自動処理機能CPU3に処理を任せた場合、USBインタフェースとして時間的に間に合わない一部の処理を、USBコントローラ1内のハードウェアが自動的に処理する機能もこの時点ではディセーブル状態である。
CPU3は、自身の初期化を終了すると、USBコントローラ1の初期化(S3)を開始する。このUSBコントローラ1の初期化では、CPU3は、USBコントローラ1内に記録されている割り込みのゴミを消して割り込み機能を初期化し、USBコントローラ1のモード設定を行ってハードウエア自動処理機能をイネーブルにする。
その後、CPU3は割り込み設定を行う(S4)。すなわち、CPU3の割り込み受信をイネーブルにし、USBコントローラ1の割り込み機能をイネーブルにする(S4)。以上でUSBコントローラ1の初期化が完了する。すると、USBコントローラ1は、制御端子LEDOUTを介してトランジスタQ1がターンオンして、ホストに対して電源投入を知らせる(S5)。
以上ように、デバイスの電源が投入されても、USBコントローラ1の初期化が完了するまでは、信号線D+、D−をローレベルに保持して、ホスト側に対して擬似的な電源オフ状態を作っておく。そして、USBコントローラ1の初期化が完了したときに初めて、ホスト側に電源投入を知らせる。電源投入を知って、ホストが直ちにバスリセット信号を発行し通信を開始しても、デバイス側は既に通信準備が整っているから正常に通信を行うことができる。
以上説明した実施の形態は、あくまで本発明の説明のための例示であり、本発明の技術的範囲を上記実施形態にのみ限定する趣旨ではない。本発明はその趣旨を逸脱することなく、上述の具体的な構成以外の様々な形態でも実施することが出来る。例えば、信号線のプルアップ回路の具体構成は上記実施例のようである必要はなく、要するに初期化終了時点近くまでプルアップを遅延させ得るものであるならば、例えば初期化に要する時間分の遅延時間をもった遅延回路や、その他の構成であっても構わない。
本発明の一実施形態の全体構成を示すブロック図。 本発明の一実施形態の電源投入後の動作を表すフローチャート。
符号の説明
1 USBコントローラ
3 CPU
5 コネクタ
Q1 トランジスタ(スイッチング素子)
R1,R3,R5,R7 抵抗

Claims (3)

  1. ファンクション装置と、ホストとの通信機能を提供するUSBコントローラとを備えたデバイスにおいて、
    前記USBコントローラは、
    前記ホストと通信を行うための2本のデータ信号線と、
    前記2本のデータ信号線のうちの所定の一方のデータ信号線をプルアップするためのプルアップ回路と、
    前記USBコントローラの割り込み機能がイネーブルにされた後に、前記プルアップ回路に前記所定の一方のデータ信号線をプルアップさせる制御回路と、
    を備え、
    前記ファンクション装置は、前記デバイスの電源投入後に初期化され、該初期化後に前記USBコントローラの割り込み機能をイネーブルにすること、
    を特徴とするデバイス。
  2. 前記ファンクション装置は、前記ファンクション装置の割り込み受信をイネーブルにすることを特徴とする請求項記載のデバイス。
  3. ファンクション装置と、ホストとの通信機能を提供するUSBコントローラとを備えたデバイスにおいて、
    前記USBコントローラは前記ホストと通信を行うためのデータ信号線を備え、
    前記USBコントローラは、前記USBコントローラの割り込み機能がイネーブルにされた後に、前記デバイスの電源投入を前記データ信号線を介して前記ホストに知らせ、
    前記ファンクション装置は、前記デバイスの電源投入後に初期化され、該初期化後に前記USBコントローラの割り込み機能をイネーブルにすること、
    を特徴とするデバイス。
JP2004230702A 2004-08-06 2004-08-06 デバイス Expired - Lifetime JP4165472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230702A JP4165472B2 (ja) 2004-08-06 2004-08-06 デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230702A JP4165472B2 (ja) 2004-08-06 2004-08-06 デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP09017898A Division JP4045009B2 (ja) 1998-04-02 1998-04-02 Usbコントローラ及びこれを搭載したデバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008008906A Division JP4254898B2 (ja) 2008-01-18 2008-01-18 デバイス

Publications (3)

Publication Number Publication Date
JP2004355656A JP2004355656A (ja) 2004-12-16
JP2004355656A5 JP2004355656A5 (ja) 2005-10-27
JP4165472B2 true JP4165472B2 (ja) 2008-10-15

Family

ID=34056451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230702A Expired - Lifetime JP4165472B2 (ja) 2004-08-06 2004-08-06 デバイス

Country Status (1)

Country Link
JP (1) JP4165472B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151415A (ja) * 2007-12-19 2009-07-09 Seiko Epson Corp 印刷装置およびusbデバイスの認識方法

Also Published As

Publication number Publication date
JP2004355656A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
US6415342B1 (en) Universal serial bus controlled connect and disconnect
US7268561B2 (en) USB attach detection for USB 1.1 and USB OTG devices
US20040148451A1 (en) USB controlling apparatus for data transfer between computers and method for the same
JP4960899B2 (ja) 画像処理装置、シリアルバス制御方法、シリアルバス制御プログラム、及び記録媒体
WO2018103417A1 (zh) 终端设备、读写设备、数据传输***和硬件初始化方法
JP2000056871A (ja) Usbシステム用のemsエンハンスメント回路
KR100687923B1 (ko) 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
TWI394346B (zh) 具快充手持式多媒體裝置的主機板
JPH10301899A (ja) 電子機器及びインタフェース回路
KR100695791B1 (ko) 통신 장치 및 그 제어 방법
US20190213159A1 (en) Universal serial bus type-c interface circuit and pin bypass method thereof
JP4045009B2 (ja) Usbコントローラ及びこれを搭載したデバイス
US9397752B2 (en) Optical transceiver modules, optical transmission devices, and optical transmission methods
WO2010115363A1 (zh) 一种数据传输速度的自适应方法及***设备
JP2001067156A5 (ja) コンピュータ周辺機器及びその制御方法、撮像装置及びその制御方法並びにコンピュータ可読記憶媒体
JP4529441B2 (ja) 画像処理装置およびホスト装置
JP4254898B2 (ja) デバイス
JP4165472B2 (ja) デバイス
US20060230191A1 (en) Method for enabling or disabling a peripheral device that is maintained electrically connected to a computer system
JP4337945B2 (ja) Usbコントローラ
JP2008065364A (ja) 拡張システム、アドインカード及び外部装置
US6232678B1 (en) Electronic appliance
JP2003122458A (ja) コンピュータ装置、コントローラ、コンピュータ装置の制御方法
JP2001306413A (ja) Usb通信デバイス
KR100711006B1 (ko) Usb 장치에서의 vbus 전력 제어 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term