JP4162569B2 - バックゲート・バイアス回路を備えたレベル・シフタ - Google Patents
バックゲート・バイアス回路を備えたレベル・シフタ Download PDFInfo
- Publication number
- JP4162569B2 JP4162569B2 JP2003365809A JP2003365809A JP4162569B2 JP 4162569 B2 JP4162569 B2 JP 4162569B2 JP 2003365809 A JP2003365809 A JP 2003365809A JP 2003365809 A JP2003365809 A JP 2003365809A JP 4162569 B2 JP4162569 B2 JP 4162569B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- drain
- input terminal
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
Description
薄膜トランジスタ液晶表示装置(TFT−LCD)内部の電子エレメント全てを駆動するためには、TFT−LCDはレベル・シフタによって、コンピュータ系デバイスから来るような入力電圧レベルから出力電圧レベルにシフトしなければならない。TFTの閾値電圧はCMOSのそれよりも高いので、従来技術のTFT−LCDの殆どは、検出回路を利用して、過剰に低い入力電圧によって起こるレベル・シフタの動作不良を回避している。
データ伝送中に処理すべきデータ量が増々増えつつあるために、TFT−LCDの動作周波数も上昇している。しかしながら、第1トランジスタ2及び第2トランジスタ4が常にアクティブ状態にあるために、前述のレベル・シフタでは速度の向上が制限される。その上、前述のレベル・シフタには、電流源(第1電流源14及び第2電流源16)から検出用トランジスタ(第5トランジスタ10及び第6トランジスタ12)を介して接地まで至る2本のDC経路がある。これら2本のDC経路のため、レベル・シフタが動作中か否かには関わらず、電源30が供給されている間は不要な電力消費が生ずる。何故なら、第5トランジスタ10及び第6トランジスタ12の接続がこの一定電源を必要とするからである。
Claims (18)
- 薄膜トランジスタ液晶表示装置(TFT−LCD)に用いるレベル・シフタであって、
ソース、ドレイン、ゲート、及びバックゲートを備えた第1トランジスタと、ソース、ドレイン、ゲート、及びバックゲートを備えた第2トランジスタとを備え、入力電圧レベルを出力電圧レベルにシフトするシフト回路と、
入力端子及び出力端子を備えた第1バイアス回路と、
を備えており、
前記第1バイアス回路の入力端子を前記第1トランジスタのゲートに接続し、前記第1バイアス回路の出力端子を前記第1トランジスタのバックゲートに接続し、前記入力電圧レベルに応じて前記第1トランジスタの閾値電圧を調節するようにしたことを特徴とするレベル・シフタ。 - 請求項1記載のレベル・シフタにおいて、前記第1トランジスタ及び第2トランジスタが双方共n−チャネルTFTであることを特徴とするレベル・シフタ。
- 請求項2記載のレベル・シフタであって、更に、入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路を備えており、前記シフト回路が、
前記入力電圧レベルを入力する第1入力端子と、
前記入力電圧レベルを逆位相で入力する第2入力端子と、
p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第3トランジスタと、
p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第4トランジスタと、
を備えており、
前記第2バイアス回路の入力端子を前記第2トランジスタのゲートに接続し、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのゲートを前記第1入力端子に接続し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのゲートを前記第2入力端子に接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのゲートに接続し、前記第3トランジスタ及び前記第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力することを特徴とするレベル・シフタ。 - 請求項2記載のレベル・シフタであって、更に、入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路を備えており、前記シフト回路が、
前記入力電圧レベルを入力する第1入力端子と、
前記入力電圧レベルを逆位相で入力する第2入力端子と、
p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第3トランジスタと、
p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第4トランジスタと、
を備えており、
前記第2バイアス回路の入力端子を前記第2トランジスタのゲートに接続し、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのゲートを前記第1入力端子に接続し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのゲートを前記第2入力端子に接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第4トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第3トランジスタ及び前記第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力することを特徴とするレベル・シフタ。 - 請求項2記載のレベル・シフタであって、更に、入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路を備えており、前記シフト回路が、
前記入力電圧レベルを入力する入力端子と、
p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第3トランジスタと、
p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第4トランジスタと、
を備えており、前記第1バイアス回路及び前記第2バイアス回路の入力端子を双方共前記第1トランジスタのゲートに接続し、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのゲートを前記シフト回路の入力端子に接続し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのゲートを前記第2トランジスタのバックゲートに接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのゲートに接続し、前記第3トランジスタ及び第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力することを特徴とするレベル・シフタ。 - 請求項3、4、又は5記載のレベル・シフタにおいて、前記第1バイアス回路がインバータを備えていることを特徴とするレベル・シフタ。
- 請求項3、4、又は5記載のレベル・シフタにおいて、前記第2バイアス回路がインバータを備えていることを特徴とするレベル・シフタ。
- TFT−LCDに用いるレベル・シフタであって、
n−チャネルTFTであり、ソース、ドレイン、ゲート、及びバックゲートを備えた第1トランジスタと、n−チャネルTFTであり、ソース、ドレイン、ゲート、及びバックゲートを備えた第2トランジスタと、p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第3トランジスタと、p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第4トランジスタとを備え、入力電圧レベルを出力電圧レベルにシフトするシフト回路と、
入力端子及び出力端子を備えた第1バイアス回路と、
を備えており、
前記第1バイアス回路の入力端子を前記第1トランジスタのゲートに接続し、前記第1バイアス回路の出力端子を前記第1トランジスタのバックゲートに接続し、前記入力電圧レベルに応じて前記第1トランジスタの閾値電圧を調節するようにしたことを特徴とするレベル・シフタ。 - 請求項8記載のレベル・シフタであって、更に、入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路を備えており、前記シフト回路が、
前記入力電圧レベルを入力する第1入力端子と、
前記入力電圧レベルを逆位相で入力する第2入力端子と、
を備えており、
前記第2バイアス回路の入力端子を前記第2トランジスタのゲートに接続し、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのゲートを前記第1入力端子に接続し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのゲートを前記第2入力端子に接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのゲートに接続し、前記第3トランジスタ及び前記第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力することを特徴とするレベル・シフタ。 - 請求項8記載のレベル・シフタであって、更に、入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路を備えており、前記シフト回路が、
前記入力電圧レベルを入力する第1入力端子と、
前記入力電圧レベルを逆位相で入力する第2入力端子と、
を備えており、
前記第2バイアス回路の入力端子を前記第2トランジスタのゲートに接続し、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのゲートを前記第1入力端子に接続し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのゲートを前記第2入力端子に接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第4トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第3トランジスタ及び前記第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力することを特徴とするレベル・シフタ。 - 請求項8記載のレベル・シフタであって、更に、入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路を備えており、前記シフト回路が、前記入力電圧レベルを入力する入力端子を備えており、
前記第1バイアス回路及び前記第2バイアス回路の入力端子を双方共前記第1トランジスタのゲートに接続し、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのゲートを前記シフト回路の入力端子に接続し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのゲートを前記第2トランジスタのバックゲートに接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのゲートに接続し、前記第3トランジスタ及び第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力することを特徴とするレベル・シフタ。 - 請求項9、10、又は11記載のレベル・シフタにおいて、前記第1バイアス回路がインバータを備えていることを特徴とするレベル・シフタ。
- 請求項9、10、又は11記載のレベル・シフタにおいて、前記第2バイアス回路がインバータを備えていることを特徴とするレベル・シフタ。
- TFT−LCDに用いるレベル・シフタであって、
入力電圧レベルを入力する第1入力端子と、
前記入力電圧レベルを逆位相で入力する第2入力端子と、
n−チャネルTFTであり、ソース、ドレイン、ゲート、及びバックゲートを備えた第1トランジスタと、n−チャネルTFTであり、ソース、ドレイン、ゲート、及びバックゲートを備えた第2トランジスタと、p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第3トランジスタと、p−チャネルTFTであり、ソース、ドレイン、及びゲートを備えた第4トランジスタとを備え、入力電圧レベルを出力電圧レベルにシフトするシフト回路と、
入力端子及び出力端子を備え、前記第1トランジスタのバックゲートをバイアスする第1バイアス回路と、
入力端子及び出力端子を備え、前記第2トランジスタのバックゲートをバイアスする第2バイアス回路と、
を備えており、
前記第1バイアス回路の入力端子を前記第1トランジスタのゲートに接続し、前記第2バイアス回路の入力端子を前記第2トランジスタのゲートに接続し、前記第1バイアス回路の出力端子を前記第1トランジスタのバックゲートに接続し、前記第2バイアス回路の出力端子を前記第2トランジスタのバックゲートに接続し、前記第1トランジスタのゲートを前記第1入力端子に接続し、前記第2トランジスタのゲートを前記第2入力端子に接続したことを特徴とするレベル・シフタ。 - 請求項14記載のレベル・シフタにおいて、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのゲートに接続し、前記第3トランジスタ及び前記第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力するようにしたことを特徴とするレベル・シフタ。
- 請求項14記載のレベル・シフタにおいて、前記第1トランジスタ及び前記第2トランジスタのソースを双方共接地し、前記第1トランジスタのドレインを前記第3トランジスタのドレインに接続し、前記第2トランジスタのドレインを前記第4トランジスタのドレインに接続し、前記第3トランジスタのゲートを前記第4トランジスタのドレインに接続し、前記第4トランジスタのゲートを前記第3トランジスタのドレインに接続し、前記第3トランジスタ及び前記第4トランジスタのソースを双方共電源に接続し、前記出力電圧レベルを前記第4トランジスタのドレインから出力するようにしたことを特徴とするレベル・シフタ。
- 請求項15又は16記載のレベル・シフタにおいて、前記第1バイアス回路がインバータを備えていることを特徴とするレベル・シフタ。
- 請求項15又は16記載のレベル・シフタにおいて、前記第2バイアス回路がインバータを備えていることを特徴とするレベル・シフタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091124958A TW571513B (en) | 2002-10-25 | 2002-10-25 | Level shifter with body-biased circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004145350A JP2004145350A (ja) | 2004-05-20 |
JP4162569B2 true JP4162569B2 (ja) | 2008-10-08 |
Family
ID=32466560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003365809A Expired - Fee Related JP4162569B2 (ja) | 2002-10-25 | 2003-10-27 | バックゲート・バイアス回路を備えたレベル・シフタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7123236B2 (ja) |
JP (1) | JP4162569B2 (ja) |
TW (1) | TW571513B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253663B2 (en) * | 2005-06-15 | 2007-08-07 | Ati Technologies Inc. | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7893719B2 (en) | 2005-06-15 | 2011-02-22 | Ati Technologies, Ulc | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
JP2008009063A (ja) | 2006-06-28 | 2008-01-17 | Sanyo Electric Co Ltd | 電圧調整回路 |
US7880550B2 (en) * | 2009-06-12 | 2011-02-01 | Freescale Semiconductor, Inc. | Voltage translation using feedback to adjust output voltage range |
JP5530344B2 (ja) * | 2010-12-08 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | レベルシフト回路及びそれを備えた駆動回路 |
US8766680B2 (en) | 2012-09-26 | 2014-07-01 | Freescale Semiconductor, Inc. | Voltage translation circuit |
US9209819B2 (en) | 2012-09-26 | 2015-12-08 | Freescale Semiconductor, Inc. | Phase locked loop with burn-in mode |
US8558591B1 (en) | 2012-09-28 | 2013-10-15 | Freescale Semiconductor, Inc. | Phase locked loop with power supply control |
CN104616618B (zh) | 2015-03-09 | 2017-04-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、显示面板及显示装置 |
CN116978332B (zh) * | 2023-08-15 | 2024-07-09 | 禹创半导体(深圳)有限公司 | 一种电压转换电路及驱动装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222395B1 (en) * | 1999-01-04 | 2001-04-24 | International Business Machines Corporation | Single-ended semiconductor receiver with built in threshold voltage difference |
JP2002280895A (ja) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | レベルシフタ回路、および画像表示応用機器 |
-
2002
- 2002-10-25 TW TW091124958A patent/TW571513B/zh not_active IP Right Cessation
-
2003
- 2003-10-24 US US10/691,530 patent/US7123236B2/en not_active Expired - Fee Related
- 2003-10-27 JP JP2003365809A patent/JP4162569B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004145350A (ja) | 2004-05-20 |
US7123236B2 (en) | 2006-10-17 |
US20040257327A1 (en) | 2004-12-23 |
TW571513B (en) | 2004-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6476637B1 (en) | Voltage level shifter and display device | |
US7847612B2 (en) | Level shift circuit | |
US8427206B2 (en) | Buffer and display device | |
US8102357B2 (en) | Display device | |
US7406146B2 (en) | Shift register circuit | |
US20060164374A1 (en) | Source driver and source driving method | |
TWI410937B (zh) | 半導體積體電路 | |
JP2008310076A (ja) | 電流駆動装置 | |
US20110279438A1 (en) | Buffer circuit | |
US20120092322A1 (en) | Liquid crystal display drive circuit and method for driving same | |
JP4162569B2 (ja) | バックゲート・バイアス回路を備えたレベル・シフタ | |
US7501874B2 (en) | Level shift circuit | |
US20080036522A1 (en) | Level-shifting circuits and methods of level shifting | |
US7242220B2 (en) | Signal transmitting system and method and signal driving device thereof | |
US7639247B2 (en) | Output circuit in a driving circuit and driving method of a display device | |
US20030218605A1 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
KR100300902B1 (ko) | 아날로그디지털변환기및레벨시프터 | |
US8405438B2 (en) | Semiconductor circuit and method of retrieving signal to semiconductor circuit | |
JP5024760B2 (ja) | 信号レベル変換回路 | |
US20050231238A1 (en) | Two-ended voltage level shifter for TFT LCD gate driver | |
US7215173B2 (en) | Low-swing level shifter | |
US8669802B2 (en) | Wide range level shift system | |
KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 | |
JP3211830B2 (ja) | Cmosレベル・シフタ回路 | |
US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070717 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070720 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070817 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070918 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |